JP2008060414A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2008060414A JP2008060414A JP2006236809A JP2006236809A JP2008060414A JP 2008060414 A JP2008060414 A JP 2008060414A JP 2006236809 A JP2006236809 A JP 2006236809A JP 2006236809 A JP2006236809 A JP 2006236809A JP 2008060414 A JP2008060414 A JP 2008060414A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- wiring
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、LSI(Large Scale Integrated circuit)等の微細配線構造の半導体装置では、配線抵抗低減、信頼性向上を図るため銅を主成分とした銅配線が広く用いられている。銅配線を使用した半導体装置では、配線の酸化に起因する、配線特性の劣化が問題となるため、酸素を含んだ絶縁膜が直接銅配線と接しないように酸化防止用保護膜を銅配線と絶縁膜間に成膜する必要がある。また同時に、銅配線界面における銅拡散を起因とするエレクトロマイグレーション(Electro-Migration;以下EMと言う)による配線特性の劣化を防ぐため、銅配線との密着性の高い保護膜を銅配線界面に成膜する必要もある。 In recent years, in a semiconductor device having a fine wiring structure such as an LSI (Large Scale Integrated circuit), a copper wiring mainly composed of copper is widely used in order to reduce wiring resistance and improve reliability. In a semiconductor device using copper wiring, deterioration of wiring characteristics due to wiring oxidation becomes a problem. Therefore, an anti-oxidation protective film is connected to the copper wiring so that the insulating film containing oxygen is not in direct contact with the copper wiring. It is necessary to form a film between insulating films. At the same time, a protective film with high adhesion to the copper wiring is formed on the copper wiring interface in order to prevent deterioration of wiring characteristics due to electromigration (hereinafter referred to as EM) due to copper diffusion at the copper wiring interface. There is also a need to membrane.
これに対して、無電解めっき法により、酸化防止効果が高く、また銅配線界面との密着性の高いコバルトを含有したキャップ膜を銅配線上に形成することにより、配線表面の酸化による配線特性劣化を防止し、更にEM耐性の向上を図った半導体装置が知られている(例えば、特許文献1参照)。 On the other hand, wiring characteristics due to oxidation of the wiring surface by forming a cap film containing cobalt that has high anti-oxidation effect and high adhesion to the copper wiring interface by the electroless plating method on the copper wiring. There is known a semiconductor device that prevents deterioration and further improves EM resistance (see, for example, Patent Document 1).
しかし、無電解めっき法によりキャップ膜を配線上に形成する場合、キャップ膜を銅配線表面全体に対して均一に成膜することが困難であるため、銅配線表面全体をキャップ膜で確実に覆うことができない場合がある。このため、銅配線表面の酸化を十分に防止することができず、またさらにEM耐性を向上することができないため、半導体装置の信頼性を確保することができない恐れがある。 However, when the cap film is formed on the wiring by the electroless plating method, it is difficult to uniformly form the cap film on the entire copper wiring surface, so that the entire copper wiring surface is securely covered with the cap film. It may not be possible. For this reason, the oxidation of the copper wiring surface cannot be sufficiently prevented, and the EM resistance cannot be further improved, so that there is a possibility that the reliability of the semiconductor device cannot be ensured.
また一方、半導体装置に銅配線ヒューズが形成されている場合、露出したヒューズ溶断面の酸化により、ヒューズ溶断面が腐食して、半導体装置の信頼性を損ねる場合がある。 On the other hand, when a copper wiring fuse is formed in the semiconductor device, the fuse melting section may be corroded due to oxidation of the exposed fuse melting section, thereby impairing the reliability of the semiconductor device.
さらに、半導体装置の導体パッドにボンディングワイヤが接続されている場合、ボンディングワイヤ形成部を除く露出した導体パッド表面が酸化されて腐食される恐れがある。現在のところ、酸化防止のためアルミニウム等を導体パッド上に形成する従来技術が知られているが、製造工程が増加するとともに製造コストが高くなるという問題があり、簡易かつ安価な方法により、導体パッド表面の酸化を防止して、半導体装置の信頼性を向上することが困難とされている。
本発明は、上記問題点を解決するためになされたもので、導電部材の酸化を防止して信頼性を向上した半導体装置及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device and a manufacturing method thereof in which the reliability of the conductive member is improved by preventing oxidation of the conductive member.
上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、半導体基板上に第一の絶縁層を形成する工程と、前記第一の絶縁層に溝を形成し、前記溝内に表面に銅を含有する配線層を形成する工程と、前記配線層表面上にコバルトを含有したキャップ膜を形成する工程と、前記キャップ膜形成部を除く前記配線層表面に窒素含有銅シリサイド膜を形成する工程を備えたことを特徴とする。 In order to achieve the above object, a method for manufacturing a semiconductor device of one embodiment of the present invention includes a step of forming a first insulating layer over a semiconductor substrate, forming a groove in the first insulating layer, and forming the groove. Forming a copper-containing wiring layer on the surface; forming a cobalt-containing cap film on the wiring layer surface; and nitrogen-containing copper silicide on the wiring layer surface excluding the cap film forming portion A step of forming a film is provided.
また、本発明の別の一態様の半導体装置の製造方法は、半導体基板上に第一の絶縁層を形成する工程と、前記第一の絶縁層に溝を形成し、前記溝内に表面に銅を含有する配線層を形成する工程と、前記配線層表面に窒素含有銅シリサイド膜を形成する工程と、前記窒素含有銅シリサイド膜表面上にコバルトを含有したキャップ膜を形成する工程を備えたことを特徴とする。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first insulating layer on a semiconductor substrate; forming a groove in the first insulating layer; and forming a groove in the groove. A step of forming a wiring layer containing copper, a step of forming a nitrogen-containing copper silicide film on the surface of the wiring layer, and a step of forming a cap film containing cobalt on the surface of the nitrogen-containing copper silicide film. It is characterized by that.
また、本発明の別の一態様の半導体装置の製造方法は、半導体基板上に第一の絶縁層を形成する工程と、前記第一の絶縁層に溝を形成し、前記溝に表面に銅を含有する配線層を形成する工程と、前記配線層表面に窒素含有銅シリサイド膜を形成する工程と、前記窒素含有銅シリサイド膜表面に上にコバルトを含有したキャップ膜を形成する工程と、を備えたことを特徴とする。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first insulating layer on a semiconductor substrate; forming a groove in the first insulating layer; and forming copper on the surface of the groove. A step of forming a wiring layer containing copper, a step of forming a nitrogen-containing copper silicide film on the surface of the wiring layer, and a step of forming a cap film containing cobalt on the surface of the nitrogen-containing copper silicide film. It is characterized by having.
また、本発明の別の一態様の半導体装置は、半導体基板上に形成された層間絶縁層と、前記層間絶縁層内に形成された表面に銅を含有する配線層と、前記配線層表面上に形成されたコバルトを含有したキャップ膜と、前記キャップ膜形成部を除く前記配線層表面に形成された窒素含有銅シリサイド膜を備えたことを特徴とする。 According to another aspect of the present invention, there is provided a semiconductor device including: an interlayer insulating layer formed over a semiconductor substrate; a wiring layer containing copper on a surface formed in the interlayer insulating layer; And a cobalt-containing cap silicide film formed on the surface of the wiring layer excluding the cap film forming portion.
また、本発明の別の一態様の半導体装置は、半導体基板上の絶縁層に形成された開口部と、前記開口部に表面が露出した銅含有部材と、露出した前記銅含有部材の表面に形成された窒素含有銅シリサイド膜を備えたことを特徴とする。 According to another aspect of the present invention, there is provided a semiconductor device including an opening formed in an insulating layer on a semiconductor substrate, a copper-containing member whose surface is exposed in the opening, and an exposed surface of the copper-containing member. A nitrogen-containing copper silicide film is provided.
本発明によれば、導電部材の酸化を防止して、高信頼性の半導体装置を提供することができる。 According to the present invention, it is possible to provide a highly reliable semiconductor device by preventing oxidation of the conductive member.
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照して説明する。 A semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described below with reference to the drawings.
まず、図1を参照して、本発明の実施例1に係る半導体装置の構成を説明する。図1は、本実施例に係る半導体装置の要部を示す断面図である。 First, the configuration of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view showing the main part of the semiconductor device according to this embodiment.
本実施例に係る半導体装置は、シリコン基板等の半導体基板(図示を省略)上にシリコン酸化膜等により構成される層間絶縁層が積層され、また層間絶縁層内に微細プラグ及び微細配線層がそれぞれ積層形成された多層配線構造を有している。本実施例では、微細プラグ及び微細配線層は、銅又は銅合金を構成材料としている。 In the semiconductor device according to the present embodiment, an interlayer insulating layer composed of a silicon oxide film or the like is laminated on a semiconductor substrate such as a silicon substrate (not shown), and fine plugs and fine wiring layers are formed in the interlayer insulating layer. Each has a multi-layered wiring structure formed by stacking. In this embodiment, the fine plug and the fine wiring layer are made of copper or a copper alloy as a constituent material.
図1に示すように、本実施例に係る半導体装置では、所定の層間絶縁層100(第一の絶縁層100)に、所定の設計位置に配置される配線層101が形成されている。配線層101の側面及び底面には、チタンナイトライド、タンタルナイトライド、チタン、タンタル等のバリア膜102が形成されており、このバリア膜102により配線層101から配線層101と隣接する第一の絶縁層100等への銅成分の拡散が抑制される。
As shown in FIG. 1, in the semiconductor device according to the present embodiment, a
また、第一の絶縁層100上には上層の層間絶縁層103(第二の絶縁層103)が形成され、第二の絶縁層103内にはプラグ104が第二の絶縁層103を上下に貫通するように形成されている。プラグ104は、配線層101上に形成されており、配線層101とその上層の配線層(図示を省略)とを電気的に接続する機能を有している。また、プラグ104の側面及び底面にも、第二の絶縁層103への銅成分の拡散を防止するためのバリア膜102が形成されている。
Further, an upper interlayer insulating layer 103 (second insulating layer 103) is formed on the first
配線層101と第二の絶縁層103又はプラグ104との界面において、配線層101上にキャップ膜105が形成されている。キャップ膜105は、無電解めっき法により形成されるコバルトを構成成分とする薄膜の高融点金属であり、例えば、コバルトにタングステン等の金属成分を添加したコバルト化合物、CoWB、CoWP、CoWBP、CoBP、CoB、CoP等である。このキャップ膜105は、酸化防止機能を有するとともに、配線層101の銅表面に対する密着性の高い薄膜である。従って、キャップ膜105を配線層101上に形成することにより、配線層101表面への酸化ガスの曝露、さらには水分の侵入を回避して配線層101表面の酸化を抑制することが可能となり、また配線層101表面と第二の絶縁層103の界面における銅成分の拡散を防止することによりEM耐性を向上することができる。
A
しかし、図1に示すように、無電解めっき法により配線層101上に形成されたキャップ膜105は、全ての配線表面上に均一な膜を形成することが非常に困難であり、配線層101表面上全体をキャップ膜105で確実に覆うことが難しい。つまり、配線層101端部におけるキャップ膜105の成膜崩れやキャップ膜105中のボイドの発生等により、配線層101表面の一部において、キャップ膜105に覆われない部分が存在することになる。従って、キャップ膜105に覆われない配線層101表面の一部は、酸化されやすくなり、またEM耐性においても耐性劣化が懸念される。
However, as shown in FIG. 1, the
そこで、本実施例に係る半導体装置では、配線層101表面全体における酸化を確実に防止するため、キャップ膜105に覆われていない配線層101表面には、配線層101表面の銅成分をシリサイド化して窒化処理を施した窒素含有銅シリサイド膜106が形成されている。この窒素含有銅シリサイド膜106は、配線層101表面を、シリコンを含む反応性ガス、例えばシランガスに曝露し、シリコン原子を銅配線層101表面から銅配線層101内部へ浸透させて銅シリサイド疎膜を形成し、さらに配線層101表面に窒素を含む反応性ガス、例えばアンモニアガスを用いてプラズマ処理を施して銅シリサイド膜を窒化することにより形成される絶縁膜である。
Therefore, in the semiconductor device according to the present embodiment, the copper component on the surface of the
窒素含有銅シリサイド膜106は、キャップ膜105に比較して、配線層101の銅表面への密着性が低い膜であるが、良好な膜質を有しかつ均一に成膜することが容易な薄膜である。従って、キャップ膜105によって覆われていない配線層101表面に窒素含有銅シリサイド膜106を形成することで、配線層101表面全体をキャップ膜105及び窒素含有銅シリサイド膜106の双方により確実に覆うことが可能となり、銅配線層101表面の酸化、銅配線層101表面におけるEMを効果的に防止することが可能となる。
The nitrogen-containing
本実施例に係る半導体装置は、素子等が形成された単結晶シリコン等の半導体基板上に、CVD法等を用いてシリコン酸化膜等の層間絶縁層を積層し、それぞれの層間絶縁層内の所定の設計位置に配線層及びプラグ等の配線材料を形成して配線回路を構築することにより製造される。 In the semiconductor device according to the present embodiment, an interlayer insulating layer such as a silicon oxide film is stacked on a semiconductor substrate such as single crystal silicon on which an element or the like is formed using a CVD method or the like. It is manufactured by forming a wiring circuit by forming a wiring material such as a wiring layer and a plug at a predetermined design position.
ここで以下に、図2を参照して、本実施例に係る半導体装置の層間絶縁層内に形成される配線層の製造方法を説明する。図2は、本実施例に係る半導体装置の要部の製造方法を示す工程断面図である。 Hereafter, with reference to FIG. 2, a method of manufacturing a wiring layer formed in the interlayer insulating layer of the semiconductor device according to the present embodiment will be described. FIG. 2 is a process cross-sectional view illustrating the manufacturing method of the main part of the semiconductor device according to the present embodiment.
まず、図2(a)に示すように、半導体基板(図示を省略)上に、例えば配線層又は導電プラグ等を形成した層間絶縁層を積層した後、CVD法等により所定の層間絶縁層100(第一の絶縁層100)を形成する。さらに、フォトリソグラフィにより、層間絶縁層100上に、レジスト膜(図示を省略)を形成して、レジスト膜に配線形成用のパターンを形成した後、RIE(Reactive Ion Etching)により、レジスト膜をマスクにして第一の絶縁層100をエッチング除去し、第一の絶縁層100に配線層101を形成するための溝107を形成する。ここで、図2では、紙面に向かって左側に配線密度が疎である配線領域を示し、反対に紙面に向かって右側に配線密度が密である配線領域を示している。
First, as shown in FIG. 2A, an interlayer insulating layer formed with, for example, a wiring layer or a conductive plug is laminated on a semiconductor substrate (not shown), and then a predetermined
次に、図2(b)に示すように、スパッタリング法等により、第一の絶縁層100上及び配線形成用の溝107内部に、例えばチタンナイトライド、タンタルナイトライド等の配線材料の拡散防止用のバリア膜材料及び銅を主成分とする配線材料を順に形成し、さらに、CMP(Chemical Mechanical Polishing)により、配線形成用の溝107外部の配線材料及びバリア膜材料を順に研磨除去することにより、第一の絶縁層100内部に配線層101及びバリア膜102を形成する。
Next, as shown in FIG. 2B, the diffusion prevention of the wiring material such as titanium nitride or tantalum nitride is performed on the first insulating
次に、図2(c)に示すように、無電解めっき法を用いて、配線層101上に配線層101表面の酸化防止及びEM耐性向上のためのコバルトを含有したキャップ膜105、例えばCoWB、CoWP、CoBP等を自己整合的に形成する。ここで、キャップ膜105の具体的な形成方法について、以下に説明する。
Next, as shown in FIG. 2C, a
まず、配線層101が露出した第一の絶縁層100表面を、銅よりもイオン化傾向の小さい金属元素、例えばパラジウムを含んだ塩化パラジウム水溶液に浸漬して、配線層101表面の銅原子をパラジウム原子に置換させ、銅配線層101表面のみにパラジウムのめっき層を自己整合的に形成する。このパラジウムのめっき層は触媒活性層として機能するものであり、このように配線層101表面に置換金属のめっき層を形成する処理を、配線層101表面の活性化処理とする。
First, the surface of the first insulating
さらに、配線層101表面に活性化処理を施した後、塩化コバルト水溶液等を含むめっき液を使用した無電解めっき法により、配線層101表面の触媒活性層形成部にコバルトを構成成分として含んだキャップ膜105を自己整合的に形成する。本実施例に係るキャップ膜105は、シリコン炭化膜、シリコン窒化膜等を構成材料とする一般的なキャップ膜105に比較して、銅配線層101表面との密着度が高いため、配線層101表面の酸化をより効果的に防止することができ、配線層101表面のEM耐性を向上することが可能である。
Furthermore, after the activation treatment was performed on the surface of the
なお、このとき、置換される金属を含有しない第一の絶縁層100には触媒活性層が形成されず、銅配線層101表面のみに触媒活性層が形成されているため、キャップ膜105は銅配線層101上にのみ形成される。通常、CVD法等を使用して配線層101上に導電性のキャップ膜を形成する場合には、膜形成後に例えばフォトリソグラフィ及びRIEにより、銅配線層上或いはその近傍以外のキャップ膜を除去して配線間を絶縁する必要があるが、本実施例に係るキャップ膜105は銅配線層101上にのみ選択的に形成されるため、キャップ膜105除去工程が不必要であり製造が容易である。
At this time, since the catalytically active layer is not formed on the first insulating
また、キャップ膜105は、他の無電解めっき法によっても形成することができる。すなわち、CMP工程により銅配線層101を研磨した後、酸系薬液、例えばクエン酸、塩酸、希硫酸等の銅酸化物と反応し、かつ銅には大きな損傷を加えない薬液を使用して、銅配線層101表面の酸化物を除去すること等により銅配線層101表面を活性化させた後、窒素フォーミングガス下において、ボロン又はリンを含んだ50℃から150℃程度の硫酸系コバルト(Co)薬液を銅配線層101表面上に供給する。
The
このとき、例えばボロン(B)を触媒とした場合、ボロン酸化物は銅(Cu)に3価の電子を与えることでB3+になり、銅配線層101表面にはボロンによって与えられた電子により負の電荷が蓄積する。この銅配線層101表面に硫酸系薬液中のCo2+が引き寄せられて銅配線層101表面に蓄積され、コバルト膜105(キャップ膜105)が銅配線層101表面上に成膜される。一方、絶縁層100にはボロンが電子を与えることができないため、絶縁層100上にコバルト膜105が成膜されず、銅配線層101表面上のみに選択的な成膜が可能となる。
At this time, for example, when boron (B) is used as a catalyst, the boron oxide becomes B 3+ by giving trivalent electrons to copper (Cu), and the surface of the
なお、このようにコバルトを含有した高融点キャップ膜105を成膜した後、常温程度の温度下で酸系薬液(硫酸、フッ酸、リン酸、塩酸等)を用いて銅配線層101表面を洗浄し、めっき液残渣の除去とコバルト含有キャップ膜105表面の安定化を図る。
After forming the high melting
以上のような無電解めっき法により、配線層101表面上に密着性の高いキャップ膜105を形成することができるが、一方でキャップ膜105を配線層101上に均一に成膜することが非常に困難であり、成膜における選択崩れやボイドの発生により、配線層101表面全体をキャップ膜105で確実に覆うことができず、配線層101の一部が露出し、キャップ膜105のみでは配線層101の酸化を十分に防止することができない場合がある。
By the electroless plating method as described above, the
また、無電解めっき法により配線層101上に形成するキャップ膜105は、配線層101形成領域の配線密度の違いによって形成速度が異なる場合がある。つまり、図2に示すように、配線密度が疎である領域の配線層101上では膜形成速度が遅く、反対に配線密度が密である領域の配線層101上では膜形成速度が速くなる傾向がみられる。このため、半導体装置内部の配線層101上のキャップ膜105が全体として均一の厚みに形成されず、この導電性のキャップ膜105の厚みが局所的に増大した配線領域においては近接する配線層或いはプラグとの間で電気的短絡が発生する恐れがあり、反対にキャップ膜105の厚みが局所的に薄く形成された配線領域においては、キャップ膜105により配線層101表面を確実に覆うことができず、配線層101表面の酸化を十分に防止することができなくなる恐れがある。
In addition, the formation speed of the
そこで次に、上述の問題を解決するべく、図2(d)に示すように、キャップ膜105に覆われていない露出した配線層101表面に窒素含有銅シリサイド膜106を自己整合的に形成することにより、配線層101表面全体を覆って配線層101表面の酸化防止を図る。
Therefore, next, in order to solve the above-described problem, as shown in FIG. 2D, a nitrogen-containing
具体的には、配線層101表面にキャップ膜105を形成後、まず、半導体装置を200℃から400℃程度の一定の高温雰囲気に保った低圧チャンバー内に保持し、露出した配線層101の銅表面部にシランガスを曝露し、銅配線表面から銅配線内部にシリコンを浸透させて銅シリサイド膜を形成する。さらに、一定の低圧状態を維持したまま、アンモニアガスを供給し、高周波電界を加えることによりアンモニアプラズマ処理を施し、配線層101の銅表面の銅シリサイド膜形成部を窒化させることで自己整合的に窒素含有銅シリサイド膜106を形成する。なお、銅配線層101表層のシリコンは、熱処理工程を経て銅配線101内部へ拡散し配線抵抗を上昇させてしまう原因ともなり得るので、十分な窒化を施し安定な窒素含有銅シリサイド膜106にすることが必要となる。
Specifically, after forming the
この窒素含有銅シリサイド膜106は、キャップ膜105よりも均一に形成することが容易な、良好な膜質を有する薄膜である。このため、キャップ膜105中のボイドの発生等により露出した配線層101表面を、この窒素含有銅シリサイド膜106により確実に覆うことができる。
The nitrogen-containing
これにより、配線層101表面は、EM耐性の高いキャップ膜105によりその大部分が覆われ、さらにキャップ膜105により覆われなかった配線層101表面は、窒素含有銅シリサイド膜106により覆われるため、配線層101表面の酸化を効果的に防止することと、EM耐性に優れた配線を形成することの両立が可能となる。
As a result, the surface of the
また、図2(c)及び図2(d)に示す工程において、膜形成速度の速い配線密度の高い配線層101上にキャップ膜105が一定の膜厚に成膜された時点でキャップ膜105の成膜を停止し、続いて、配線層101表面に窒素含有銅シリサイド膜106を形成する。
これにより、膜形成速度の大きい配線密度の高い配線層101上にキャップ膜105が過剰形成されることが抑制され、近接する配線層101間等における電気的短絡を防止することができる。なお、配線密度が低い配線層101表面にキャップ膜105が十分に成膜されなかったとしても、窒素含有銅シリサイド膜106により配線層101表面が覆われるため、配線密度が低い配線層101表面も酸化を効果的に防止することができる。
Further, in the process shown in FIGS. 2C and 2D, when the
As a result, the
また、配線密度の高い配線層101はEM耐性が低下する場合があるが、このEMに厳しい配線層101に対して重点的にEM耐性に優れたキャップ膜105を成膜することが可能となる。
In addition, although the
なお、配線層の酸化を防止する従来技術として、無電解めっき法によりコバルトを含有したキャップ膜を配線層上に積層することで、配線層等の酸化の防止を図る従来技術が知られているが、この従来技術によればコバルトを含有したキャップ膜にボイド等が発生する恐れがあることから、積層したキャップ膜により配線層表面を確実に覆うことができないため、配線層の酸化を十分に防止することができない恐れがある。 As a conventional technique for preventing oxidation of the wiring layer, a conventional technique for preventing oxidation of the wiring layer or the like by laminating a cap film containing cobalt on the wiring layer by an electroless plating method is known. However, according to this prior art, voids and the like may occur in the cap film containing cobalt. Therefore, the wiring layer surface cannot be reliably covered with the laminated cap film, so that the wiring layer is sufficiently oxidized. There is a risk that it cannot be prevented.
また、別の従来技術として、配線層表面に上述した窒素含有銅シリサイド膜のみを形成して、配線層表面の酸化防止、銅の絶縁膜中への洩れ防止、EM耐性改善を図る従来技術が知られている。一方、本実施例に係る半導体装置では、窒素含有銅シリサイド膜106よりも銅配線界面との密着性が高くEM拡散活性化エネルギーの高いコバルトを含有したキャップ膜105により配線層101表面の大部分を覆うことでEM耐性強化を図っている。従って、本実施例に係る半導体装置によれば、この従来技術を使用した半導体装置に比較して、配線層表面の酸化を効果的に防止することができるとともにEM耐性を強化することができる。
As another conventional technique, there is a conventional technique in which only the above-described nitrogen-containing copper silicide film is formed on the surface of the wiring layer to prevent oxidation of the wiring layer surface, to prevent leakage of copper into the insulating film, and to improve EM resistance. Are known. On the other hand, in the semiconductor device according to this example, most of the surface of the
またさらに、別の従来技術として、配線層上にキャップ膜を形成せずに配線層表面に上述した窒素含有銅シリサイド膜を形成して、さらに窒素含有銅シリサイド膜上にCVD法によりシリコン窒化膜又はシリコン炭化膜を形成して配線層表面の酸化防止を図る従来技術が知られている。しかし、シリコン窒化膜又はシリコン炭化膜は、本実施例に係る窒素含有銅シリサイド膜106に比較して、銅配線層表面に対する密着度が低いため、配線のEM耐性が十分とは言えず、また従来のCVD法によるシリコン窒化膜を併用すると、膜自体の容量が大きいシリコン窒化膜が回路全面を覆ってしまうため、配線間容量の増加に伴う信号遅延により半導体装置の性能を劣化する恐れがある。さらに、この従来技術を使用した半導体装置において、配線層上あるいはその近傍にのみシリコン窒化膜又はシリコン炭化膜を残置させ配線間容量の低減を図る場合には、CVD法によるシリコン窒化膜又はシリコン炭化膜の成膜後、フォトリソグラフィ及びRIEによりシリコン窒化膜又はシリコン炭化膜を加工する必要が生じるため、本実施例に係る窒素含有銅シリサイド膜106の形成工程に比較して、製造工程が大幅に増加して製造コストが上昇する。
Furthermore, as another conventional technique, the above-described nitrogen-containing copper silicide film is formed on the surface of the wiring layer without forming a cap film on the wiring layer, and a silicon nitride film is further formed on the nitrogen-containing copper silicide film by a CVD method. Alternatively, a conventional technique for forming a silicon carbide film to prevent oxidation of the wiring layer surface is known. However, since the silicon nitride film or silicon carbide film has a lower degree of adhesion to the copper wiring layer surface than the nitrogen-containing
従って、本実施例に係るキャップ膜105及び窒素含有銅シリサイド膜106からなる配線層101表面の酸化防止膜は、従来技術に係る配線層の酸化防止膜に比較して、酸化防止効果が高くまたEM耐性に優れ、さらにその形成が容易でかつ低容量化の実現が可能であるということができる。
Therefore, the antioxidant film on the surface of the
次に、キャップ膜105及び窒素含有銅シリサイド膜106を形成した後、図2(e)に示すように、CVD法等を使用して、第一の絶縁層100上に上層層間絶縁層となる第二の絶縁層103を形成する。さらに、図示は省略するが、フォトリソグラフィ及びRIEにより、第二の絶縁層103にホールを形成した後、配線層101と電気的に接続されるプラグをホールに埋め込み形成する。
Next, after forming the
以上の工程により製造される半導体装置によれば、配線層101と第二の絶縁層103との界面において、配線層101は、その大部分がEM耐性の高いキャップ膜105により覆われ、さらにキャップ膜105により覆われていない表面部には、膜質の良好な窒素含有銅シリサイド膜106が形成されているため、配線層101表面の酸化を効果的に防止することができ、半導体装置の信頼性を向上することができる。
According to the semiconductor device manufactured by the above process, the
なお上述した本実施例に係る半導体装置の製造方法において、図2(c)に示したようにキャップ膜105を一度形成した後、キャップ膜105が形成されなかった配線層101表面に再度活性化処理を施し、さらにその配線層101表面にキャップ膜105を再度形成してもよい。この場合であれば、配線層101表面のほぼ全体を密着性の高いキャップ膜105で覆うことが可能となるため、酸化防止効果をより一層高めることが可能となる。また、図3に示す半導体装置のように、配線層101表面のほぼ全体をキャップ膜105で覆うことができれば、図2(d)に示した窒素含有銅シリサイド膜106の形成工程を省略しても良い。
In the semiconductor device manufacturing method according to this embodiment described above, after forming the
(実施例1の変形例)
次に、図2及び図4を参照して、実施例1に係る半導体装置の製造方法の変形例を示す。図4は、実施例1の変形例に係る半導体装置の要部の製造方法を示した工程断面図である。上述の実施例1に係る半導体装置の製造工程によれば、配線層101上に無電解めっき法によりキャップ膜105を形成した後、露出した配線層101表面に窒素含有銅シリサイド膜106を形成しているが、本変形例に係る半導体装置の製造方法ではこの二つの膜の形成順序を変更している。
(Modification of Example 1)
Next, with reference to FIGS. 2 and 4, a modification of the method for manufacturing the semiconductor device according to the first embodiment will be described. FIG. 4 is a process cross-sectional view illustrating the method of manufacturing the main part of the semiconductor device according to the variation of the first embodiment. According to the manufacturing process of the semiconductor device according to Example 1 described above, after forming the
まず、図2(a)及び図2(b)に示すように、半導体基板(図示を省略)に配線層又はプラグ等が形成された層間絶縁層を積層した後、フォトリソグラフィ及びRIEにより、所定の層間絶縁層である第一の絶縁層100に配線層101を形成するための溝107を形成する。さらに、第一の絶縁層100上及び溝107内部にバリア膜材料及び銅を主成分とする配線材料を順に形成した後、溝107外部の配線材料及びバリア膜材料を順に研磨除去して、第一の絶縁層100内部に配線層101及びバリア膜102を形成する。
First, as shown in FIGS. 2A and 2B, an interlayer insulating layer having a wiring layer, a plug, or the like formed thereon is stacked on a semiconductor substrate (not shown), and then predetermined by photolithography and RIE. A
次に、図4(a)に示すように、第一の絶縁層100表面に露出した配線層101表面に、窒素含有銅シリサイド膜106を自己整合的に形成する。
Next, as shown in FIG. 4A, a nitrogen-containing
つまり、高温雰囲気に保った低圧チャンバー内において、配線層101の銅表面部にシランガスを曝露して銅シリサイド膜を形成し、さらに、一定の低圧状態でアンモニアガスを用いて配線層101表面にアンモニアプラズマ処理を施し、窒素含有銅シリサイド膜106を形成する。このとき、アンモニアプラズマ処理により銅シリサイド膜中に含有される窒素を一定濃度以下にすることで、配線層101表面を導電性の窒素含有銅シリサイド膜114で覆うことが可能である。この窒素含有銅シリサイド膜106は、無電解めっき法により形成される上述のキャップ膜105に比較して、銅表面への均一な成膜が容易であり、配線層101表面にほぼ均一に形成することができる。
That is, in a low pressure chamber maintained in a high temperature atmosphere, a silane gas is exposed to the copper surface portion of the
次に、図4(b)に示すように、窒素含有銅シリサイド膜106が形成された配線層101表面上に、無電解めっき法によりコバルトを含有したキャップ膜105を形成する。
Next, as shown in FIG. 4B, a
キャップ膜105の形成方法は、図2(c)に示すキャップ膜105の形成方法とほぼ同様である。つまり、窒素含有銅シリサイド膜106が形成された配線層101表面を塩化パラジウム水溶液に浸漬して、配線層101表面の銅成分が存在する領域に触媒活性層となるパラジウムめっき層を自己整合的に形成する。触媒活性層を形成後、硫酸コバルト水溶液等を含むめっき液を使用した無電解めっき法により、配線層101表面の触媒活性層形成部にコバルト化合物を構成成分とするキャップ膜105を形成する。
The method for forming the
本変形例に係る無電解めっき法により形成されるキャップ膜105は、配線層101表面の窒素含有銅シリサイド膜106中の銅成分が存在する領域にのみ形成された触媒活性層上にしか形成されないため、上述の図2に示す実施例1に係る半導体装置のキャップ膜105に比較して、配線層101表面に容易には形成しにくい場合がある。
The
しかし、本変形例に係る配線層101は、その表面の全体に窒素含有銅シリサイド膜106が形成されるとともに、窒素含有銅シリサイド膜106の少なくとも一部上にはキャップ膜105が形成されている。このため、配線層101表面の一部において窒素含有銅シリサイド膜106とキャップ膜105の積層構造が形成されることとなり、上述したようなキャップ膜105又は窒素含有銅シリサイド膜106の単層による配線層101表面の酸化防止効果に比較して、酸化防止効果を局所的に強化することができる。
However, the
次に、窒素含有銅シリサイド膜106及びキャップ膜105を形成した後、図4(c)に示すように、CVD法等を使用して、第一の絶縁層100上に上層層間絶縁層となる第二の絶縁層103を形成し、図示は省略するものの、第二の絶縁層103内に配線層101と電気的に接続されるプラグを埋め込み形成する。
Next, after forming the nitrogen-containing
このとき、第二の絶縁層103にプラグ埋め込み用の溝をRIEにより形成する際、溝底面に露出する窒素含有銅シリサイド膜106を、このRIEに用いられるCF系のエッチングガスにより剥離することが可能である。従って、プラグと配線層101界面の窒素含有銅シリサイド膜106を容易に剥離することができるため、プラグと配線層101を接触させることもできる。
At this time, when the plug embedding groove is formed in the second insulating
以上の工程により製造される本変形例に係る半導体装置によれば、配線層101と第二の絶縁層103との界面において、配線層101は、その表面の全面に膜質の良好な窒素含有銅シリサイド膜106が形成され、さらにその一部上にEM耐性の高いキャップ膜105が形成されているために、配線層101表面の酸化をより効果的に防止して、配線層101表面の銅成分の第二の絶縁層103への拡散を防止することができ、半導体装置の信頼性を向上することができる。
According to the semiconductor device according to this modification manufactured through the above steps, the
続いて、以下に、図5を参照して、本実施例に係る半導体装置のさらに他の構成例を示す。図5は、本実施例に係る半導体装置のさらに他の構成を示す断面図である。 Next, still another configuration example of the semiconductor device according to the present embodiment will be described with reference to FIG. FIG. 5 is a cross-sectional view showing still another configuration of the semiconductor device according to this example.
図5(a)に示す半導体装置は、配線金属の酸化をより効果的に防止するため、第一の絶縁層100及び配線層101上に形成されたキャップ膜105及び配線層101表面に形成された窒素含有銅シリサイド膜106を覆うようにバリア絶縁膜108が形成されている。このバリア絶縁膜108は、例えば、CVD法等により形成される絶縁性のシリコン炭化膜又はシリコン窒化膜等である。
The semiconductor device shown in FIG. 5A is formed on the surface of the
この半導体装置によれば、配線層101と第二の絶縁層103との界面において、配線層101上に、キャップ膜105及び窒素含有銅シリサイド膜106のみならず配線金属の酸化防止効果を有するバリア絶縁膜108が形成されているため、上述の半導体装置に比較して、配線層101表面の酸化防止効果をより向上することができる。なおこのとき、可能な限り配線間の容量を低減するため、フォトリソグラフィ及びRIEにより、配線層101上及びバリア膜102上以外の領域に形成されたバリア絶縁膜108を除去してもよい。
According to this semiconductor device, at the interface between the
なお、図3に示された配線層101上にキャップ膜105が形成された半導体装置において、バリア絶縁膜を配線層101上のキャップ膜105を覆うように形成してもよい。また、図4の工程断面図に示された配線層101表面に窒素含有銅シリサイド膜106が形成され、さらに窒素含有銅シリサイド膜106上にキャップ膜105が形成された半導体装置において、バリア絶縁膜を窒素含有銅シリサイド膜106及びキャップ膜105を覆うように形成してもよい。
In the semiconductor device in which the
また、図5(b)に示す半導体装置では、配線層101上に形成されたキャップ膜105の高さが第一の絶縁層100の高さとほぼ等しい、或いは第一の絶縁層100の高さより低い構造となっている。この半導体装置の構造は、図2(b)に示すように第一の絶縁層100に配線層101を形成した後、RIEにより、配線層101上部をエッチング除去し、さらに無電解めっき法により配線層101上に、第一の絶縁層100と同等の高さ程度までキャップ膜105を形成することにより構築することができる。
In the semiconductor device shown in FIG. 5B, the height of the
この半導体装置によれば、配線層101上に形成されたキャップ膜105及び配線層101表面に形成された窒素含有銅シリサイド膜106により、配線層101表面の酸化を防止することができるだけでなく、配線密度の異なる配線層101上に形成されるキャップ膜105の表面高さの差異を調整することができる。つまり、配線密度の高い配線層101上では配線密度の低い配線層101上に比べてキャップ膜105の形成速度が相対的に速くなるが、キャップ膜105の形成前に配線層101上部をエッチング除去しておくことで、キャップ膜105の表面高さを配線密度の低い配線層101上に形成されるキャップ膜105の表面高さとほぼ同等にすることができる。
According to this semiconductor device, not only the
また、図3に示された配線層101上にキャップ膜105が形成された半導体装置、あるいは図4の工程断面図に示された配線層101表面に窒素含有銅シリサイド膜106が形成され、さらに窒素含有銅シリサイド膜106上にキャップ膜105が形成された半導体装置においても、キャップ膜105又は窒素含有銅シリサイド膜106を配線層上などに形成する前に、配線層101上部をエッチング除去してもよい。
Further, a semiconductor device in which a
なお、上述した実施例及び実施例の変形例に係る半導体装置では、配線層101表面の周囲に形成されたバリア膜102上にはキャップ膜105が形成されていないが、無電解めっき法により、このバリア膜102上にまでキャップ膜105を形成して、バリア膜102の酸化を防止してもよい。
In the semiconductor device according to the above-described embodiment and the modified example of the embodiment, the
本発明の実施例2に係る半導体装置の構成について、図6を参照して説明する。図6は、本発明の実施例2に係る半導体装置の要部を示す断面図である。本実施例に係る半導体装置は、溶断後のヒューズを備えた半導体装置に係るものである。 The configuration of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view showing the main parts of the semiconductor device according to Example 2 of the present invention. The semiconductor device according to this example relates to a semiconductor device provided with a fuse after fusing.
本実施例に係る半導体装置では、半導体基板(図示を省略する)上にシリコン酸化膜等の層間絶縁層が積層されており、それぞれの層間絶縁層には配線層又はプラグ等の配線材料が形成されており、多層構造の配線回路が構築されている。 In the semiconductor device according to this embodiment, an interlayer insulating layer such as a silicon oxide film is laminated on a semiconductor substrate (not shown), and a wiring material such as a wiring layer or a plug is formed in each interlayer insulating layer. Thus, a wiring circuit having a multilayer structure is constructed.
図6に示すように、所定の絶縁層109(層間絶縁層)には、配線層等の配線材料110に加え、レーザー光等を照射することにより溶断された銅ヒューズ111及び銅ヒューズ111の溶断に伴って形成された開口部112が形成されている。この絶縁層109上には、銅ヒューズ111を溶断するための溶断用開口部113及びプラグ等の配線材料110を備えた上層の絶縁層109が形成されている。なお、図示を省略するが、配線材料110の側面および底面には、バリア膜が形成されている。
As shown in FIG. 6, a predetermined insulating layer 109 (interlayer insulating layer) is blown by irradiating a laser beam or the like in addition to the
さらに、銅ヒューズ111の溶断面は開口部112の内壁に露出されており、露出された銅ヒューズ111表面(溶断面)には、銅ヒューズ111表面の酸化を防止して腐食を抑制するため、窒素含有銅シリサイド膜114が選択的に形成されている。
Further, the melted cross section of the
この酸化防止機能を有する窒素含有銅シリサイド膜114は、上述の実施例1における窒素含有銅シリサイド膜106と同様の薄膜であり、実施例1と同様の方法により銅ヒューズ111表面に形成される。つまり、窒素含有銅シリサイド膜114は、ヒューズ111を溶断後、高温低圧下で露出したヒューズ111の銅表面にシランガスを曝露して銅シリサイド膜を形成し、一定の低圧状態のままヒューズ111表面にアンモニアプラズマ処理を施すことにより、露出したヒューズ111表面に自己整合的に形成される。このとき、アンモニアプラズマ処理により銅シリサイド膜中に含有される窒素を一定濃度以上にすることで、銅ヒューズ111表面を絶縁性の窒素含有銅シリサイド膜114で覆うことができ、銅ヒューズ111表面における電気的短絡の可能性を低減することができる。
The nitrogen-containing
本実施例に係る半導体装置によれば、溶断により露出したヒューズ111表面を、窒素含有銅シリサイド膜114により保護して、酸化ガスの曝露或いは水分の浸漬によるヒューズ111表面の酸化さらには腐食を抑制することができ、半導体装置の信頼性を確保することができる。
According to the semiconductor device of the present embodiment, the surface of the
また、この窒素含有銅シリサイド膜114は露出した銅ヒューズ111表面にのみ形成されるため、CVD法等によりヒューズ111露出面を含む全面にシリコン炭化膜又はシリコン窒化膜等の酸化防止膜を形成する場合に比較して、余分な箇所にまで酸化防止膜が形成されることがなく、半導体装置の特性に与える影響を軽減することができる。さらに、シリコン炭化膜又はシリコン窒化膜等の酸化防止膜に比較して、銅ヒューズ111表面に対する密着性が高いため、露出したヒューズ111表面の酸化をより効果的に防止することができる。
Further, since this nitrogen-containing
本発明の実施例3に係る半導体装置の構成について、図7を参照して説明する。図7は、本発明の実施例3に係る半導体装置の要部を示す断面図である。本実施例に係る半導体装置は、信号入出力部となるボンディングワイヤが接続された導体パッドの露出部表面に上述の窒素含有銅シリサイド膜を形成した半導体装置に係るものである。 The configuration of the semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view showing the main parts of a semiconductor device according to Example 3 of the invention. The semiconductor device according to this example relates to a semiconductor device in which the above-mentioned nitrogen-containing copper silicide film is formed on the exposed surface of a conductor pad to which a bonding wire serving as a signal input / output unit is connected.
本実施例に係る半導体装置は、図7に示すように、半導体基板(図示を省略)上にシリコン酸化膜等の絶縁層115(層間絶縁層)が積層され、それぞれの層間絶縁層115内に配線層及びプラグ等の配線材料116からなる配線回路が形成された多層配線構造を有している。なお、図示を省略するが、配線材料116の側面および底面には、バリア膜が形成されている。
As shown in FIG. 7, the semiconductor device according to this embodiment has an insulating layer 115 (interlayer insulating layer) such as a silicon oxide film stacked on a semiconductor substrate (not shown), and in each interlayer insulating
最上層の層間絶縁層115には導体パッド117が形成されており、配線回路はこの導体パッド117に電気的に接続されている。なお、本実施例では、配線層等の配線材料116及び導体パッド117は銅又は銅合金により構成されており、導体パッド117の側面および底面にもバリア膜が形成されている。
A
また、最上層の層間絶縁層115上には、外部応力等から半導体装置内部の配線回路等を保護するため、例えば、シリコン酸化膜、シリコン窒化膜、ポリイミド樹脂等を構成材料とするパッシベーション膜118が形成されている。
On the uppermost
導体パッド117は層間絶縁層115及びパッシベーション膜118に形成された開口部から表面が露出するように形成され、導体パッド117の露出した表面の一部に半導体装置外部との信号の入出力を行う外部端子となるボンディングワイヤ119が形成されており、このボンディングワイヤ119を外部装置と電気的に接続することにより、外部装置から装置内部に信号が入力され、あるいは半導体装置内部から外部装置へ信号が出力される。
The
ボンディングワイヤ119形成部を除く露出した導体パッド117表面には、導体パッド117表面の酸化を防止して腐食を抑制するため、絶縁性の窒素含有銅シリサイド膜120が選択的に形成されている。この酸化防止機能を有する窒素含有銅シリサイド膜120は、上述の実施例1における窒素含有銅シリサイド膜106と同様の薄膜であり、実施例1とほぼ同様の方法により導体パッド117表面に形成される。つまり、窒素含有銅シリサイド膜120は、導体パッド117にワイヤ119をボンディングした後、高温低圧下で露出した導体パッド117表面にシランガスを曝露して銅シリサイド膜を形成し、さらに一定の低圧状態のまま露出した導体パッド117表面にアンモニアプラズマ処理を施すことにより、露出した導体パッド117表面に自己整合的に形成される。
An insulating nitrogen-containing
本実施例に係る半導体装置によれば、露出した導体パッド117表面を窒素含有銅シリサイド膜120により保護することにより、導体パッド117表面の耐酸化性・耐腐食性を高めることができ、半導体装置の信頼性を向上することができる。
According to the semiconductor device of this embodiment, the exposed surface of the
なお、導体パッド117表面の酸化防止手段としては、ボンディングワイヤ119を導体パッド117に形成した後、導体パッド117上に酸化防止層としてアルミニウム層を形成する従来技術が知られている。しかしながら、この従来技術によれば、スパッタリング法等によるアルミニウム層の形成工程の後、さらにフォトリソグラフィ工程及びRIE工程が必要となるため、製造工程が増加するとともに製造コストが非常に高くなるという問題がある。また、アルミニウム自体が銅等に比較して高価であるという問題もある。
As a means for preventing oxidation on the surface of the
これに対して、本実施例に係る半導体装置の製造工程では、酸化防止層としての窒素含有銅シリサイド膜120が露出した導体パッド117表面のみに自己整合的に形成されているため、従来技術と異なり、フォトリソグラフィ工程及びRIE工程が不要となり、また高価なアルミニウムを使用しないため、製造工程を簡易化し、製造コストを低減することができる。
On the other hand, in the manufacturing process of the semiconductor device according to the present embodiment, the nitrogen-containing
さらに、本実施例に係る半導体装置においても、実施例1と同様、導体パッド117表面に形成された窒素含有銅シリサイド膜120上に、無電解めっき法によりコバルトを含有したキャップ膜を自己整合的に形成して、導体パッド117表面の酸化防止効果をより高めても良い。さらにまた、実施例1と同様、導体パッド117上に無電解めっき法によりコバルトを含有したキャップ膜を自己整合的に形成した後、キャップ膜に覆われていない導体パッド117表面に窒素含有銅シリサイド膜120を形成して、導体パッド117表面の酸化を防止してもよい。
Further, in the semiconductor device according to the present embodiment, as in the first embodiment, a cap film containing cobalt is self-aligned on the nitrogen-containing
100:第一の絶縁層
101:配線層
102:バリア膜
103:第二の絶縁層
104:プラグ
105:キャップ膜
106、114、120:窒素含有銅シリサイド膜
107:溝
108:バリア絶縁膜
109、115:絶縁層(層間絶縁層)
110、116:配線材料
111:銅ヒューズ
112:開口部
113:溶断用開口部
117:導体パッド
118:パッシベーション膜
119:ボンディングワイヤ
100: first insulating layer
101: Wiring layer
102: Barrier film 103: Second insulating layer 104: Plug
105: Cap membrane
106, 114, 120: Nitrogen-containing copper silicide film 107: Groove 108:
110, 116: Wiring material
111: Copper fuse
112: opening
113: Fusing opening 117: Conductor pad
118: Passivation film
119: Bonding wire
Claims (5)
前記第一の絶縁層に溝を形成し、前記溝内に表面に銅を含有する配線層を形成する工程と、
前記配線層表面上にコバルトを含有したキャップ膜を形成する工程と、
前記キャップ膜形成部を除く前記配線層表面に窒素含有銅シリサイド膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a first insulating layer on the semiconductor substrate;
Forming a groove in the first insulating layer, and forming a wiring layer containing copper on the surface in the groove;
Forming a cap film containing cobalt on the wiring layer surface;
Forming a nitrogen-containing copper silicide film on the wiring layer surface excluding the cap film forming portion;
A method for manufacturing a semiconductor device, comprising:
前記第一の絶縁層に溝を形成し、前記溝内に表面に銅を含有する配線層を形成する工程と、
前記配線層表面上にコバルトを含有したキャップ膜を形成する工程と、
少なくとも前記キャップ膜未形成部を含む前記配線層表面に活性化処理を施して、活性化処理が施された前記配線層表面上に再度コバルトを含有した前記キャップ膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a first insulating layer on the semiconductor substrate;
Forming a groove in the first insulating layer, and forming a wiring layer containing copper on the surface in the groove;
Forming a cap film containing cobalt on the wiring layer surface;
A step of performing an activation process on the surface of the wiring layer including at least the cap film non-forming portion, and forming the cap film containing cobalt again on the wiring layer surface subjected to the activation process;
A method for manufacturing a semiconductor device, comprising:
前記第一の絶縁層に溝を形成し、前記溝内に表面に銅を含有する配線層を形成する工程と、
前記配線層表面に窒素含有銅シリサイド膜を形成する工程と、
前記窒素含有銅シリサイド膜表面上にコバルトを含有したキャップ膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a first insulating layer on the semiconductor substrate;
Forming a groove in the first insulating layer, and forming a wiring layer containing copper on the surface in the groove;
Forming a nitrogen-containing copper silicide film on the wiring layer surface;
Forming a cap film containing cobalt on the surface of the nitrogen-containing copper silicide film;
A method for manufacturing a semiconductor device, comprising:
前記層間絶縁層内に形成された表面に銅を含有する配線層と、
前記配線層表面上に形成されたコバルトを含有したキャップ膜と、
前記キャップ膜形成部を除く前記配線層表面に形成された窒素含有銅シリサイド膜と、
を備えたことを特徴とする半導体装置。 An interlayer insulating layer formed on the semiconductor substrate;
A wiring layer containing copper on the surface formed in the interlayer insulating layer;
A cap film containing cobalt formed on the wiring layer surface;
A nitrogen-containing copper silicide film formed on the surface of the wiring layer excluding the cap film forming portion;
A semiconductor device comprising:
前記開口部に表面が露出した銅含有部材と、
露出した前記銅含有部材の表面に形成された窒素含有銅シリサイド膜と、
を備えたことを特徴とする半導体装置。 An opening formed in an insulating layer on a semiconductor substrate;
A copper-containing member whose surface is exposed in the opening;
A nitrogen-containing copper silicide film formed on the exposed surface of the copper-containing member;
A semiconductor device comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236809A JP2008060414A (en) | 2006-08-31 | 2006-08-31 | Semiconductor device and manufacturing method therefor |
US11/848,978 US20080054466A1 (en) | 2006-08-31 | 2007-08-31 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006236809A JP2008060414A (en) | 2006-08-31 | 2006-08-31 | Semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060414A true JP2008060414A (en) | 2008-03-13 |
Family
ID=39242788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006236809A Abandoned JP2008060414A (en) | 2006-08-31 | 2006-08-31 | Semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060414A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034490A (en) * | 2008-06-27 | 2010-02-12 | Fujitsu Microelectronics Ltd | Method of manufacturing semiconductor device |
US9595601B2 (en) | 2014-12-03 | 2017-03-14 | Joled, Inc. | Method of fabricating thin-film semiconductor substrate |
-
2006
- 2006-08-31 JP JP2006236809A patent/JP2008060414A/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034490A (en) * | 2008-06-27 | 2010-02-12 | Fujitsu Microelectronics Ltd | Method of manufacturing semiconductor device |
US9595601B2 (en) | 2014-12-03 | 2017-03-14 | Joled, Inc. | Method of fabricating thin-film semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5501586B2 (en) | Manufacturing method of semiconductor device | |
US6756678B2 (en) | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby | |
JP4373866B2 (en) | Manufacturing method of semiconductor device | |
JP4741965B2 (en) | Semiconductor device and manufacturing method thereof | |
US8274155B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20100270677A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20120032344A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2009194286A (en) | Semiconductor device and method of manufacturing the same | |
US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
JP2007180407A (en) | Semiconductor device and manufacturing method therefor | |
JP3952271B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010045161A (en) | Semiconductor device and its manufacturing method | |
JP2008060414A (en) | Semiconductor device and manufacturing method therefor | |
JP2006147923A (en) | Semiconductor device and its manufacturing method | |
JP2006253666A (en) | Semiconductor device and manufacturing method thereof | |
KR20100011799A (en) | Method of manufacturing semiconductor device | |
JP5190415B2 (en) | Semiconductor device | |
JP2009004633A (en) | Multilayer interconnection structure and method of manufacturing the same | |
US20100244265A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006196642A (en) | Semiconductor device and its manufacturing method | |
JP7343407B2 (en) | Metal wiring formation method and metal wiring structure | |
JP4740071B2 (en) | Semiconductor device | |
JP2007194566A (en) | Semiconductor device, and its process for fabrication | |
JP7343406B2 (en) | How to form metal wiring | |
JP4878518B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090602 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20100423 |