JP2008060209A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008060209A JP2008060209A JP2006233349A JP2006233349A JP2008060209A JP 2008060209 A JP2008060209 A JP 2008060209A JP 2006233349 A JP2006233349 A JP 2006233349A JP 2006233349 A JP2006233349 A JP 2006233349A JP 2008060209 A JP2008060209 A JP 2008060209A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- cleaning
- semiconductor device
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体製造技術に関し、特に、フラックスの洗浄工程を有する半導体装置の組み立てに適用して有効な技術に関する。 The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to the assembly of a semiconductor device having a flux cleaning process.
小型の半導体装置の組み立てとして、複数の半導体チップを実装した短冊基板の裏面を、金型の下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成形し、その後、前記金型から離形された前記短冊基板および封止部材を切断して複数の半導体装置を得る技術がある(例えば、特許文献1参照)。
CSP(Chip Size Package)等の半導体装置の組み立てにおけるボールマウント工程では、基板のランドにフラックスを塗布し、その後、ボール搭載を行って、さらに加熱処理(約200℃)を行う。これにより、ボールが硬化してボールマウント完了となる。その際、ボールの接合箇所の周囲に、ボールとランドの接合に寄与されなかったフラックスが残留する(フラックス残渣の発生)。フラックスにはハロゲンが含まれているため、フラックスが基板に残存していると、配線にマイグレーションが発生し易く成る。その結果、隣接する配線パターンが導通してしまい、隣接する配線同士のショート不良が生じやすくなる。 In a ball mounting process in assembling a semiconductor device such as a CSP (Chip Size Package), a flux is applied to a land of a substrate, and then a ball is mounted and further heat treatment (about 200 ° C.) is performed. Thereby, the ball is cured and the ball mounting is completed. At that time, the flux that has not been contributed to the bonding between the ball and the land remains around the bonding portion of the ball (generation of flux residue). Since the flux contains halogen, if the flux remains on the substrate, migration tends to occur in the wiring. As a result, adjacent wiring patterns become conductive, and short-circuit defects between adjacent wirings are likely to occur.
そこで、前記フラックス残渣を除去する工程として、図21の比較例に示すフラックス洗浄工程がある。このフラックス洗浄工程では、まず、複数の基板をラック50に収容し、このラック50ごと第1の洗浄層51に入れる(約210秒)。第1の洗浄層51にはアルカリ性の薬液が含まれた洗浄液55が収容されており、これにより、残っていたフラックスを浮き出させる。
Therefore, as a process of removing the flux residue, there is a flux cleaning process shown in the comparative example of FIG. In this flux cleaning step, first, a plurality of substrates are accommodated in a
その後、純水52が収容された第2の洗浄層53にラック50を入れ、プレリンスを約210秒行う。続いて、純水52が収容された第3の洗浄層54にラック50を入れ、純水52によるリンスを約210秒行う。
Thereafter, the
その後、第3の洗浄層54からラック50を取り出し、次に乾燥を約420秒行ってフラックス洗浄完となる。
Thereafter, the
このようにフラックスの洗浄工程では、処理時間がかかり過ぎることが問題である。 Thus, in the flux cleaning process, it takes a long time to process.
また、複数の洗浄層を使うため必要スペースが大きく、洗浄装置の小型化が図れないことが問題である。 In addition, since a plurality of cleaning layers are used, a necessary space is large, and the size of the cleaning device cannot be reduced.
さらに、ラック50が収容できるくらい大きな複数の第1の洗浄層51に洗浄液55を供給しなければならず、多量の洗浄液55を使用するため、材料費が高くなり、半導体装置の製造コストを低減することが困難である。
Furthermore, since the
なお、前記特許文献1(特開2002−190488号公報)には、CSPの組み立て方法が開示されており、フラックスを使用して半田バンプを導体パターンに固着させた後、中性洗剤を使用してフラックス残渣を除去する記載がある。しかしながら、どのような手段でフラックスの洗浄を行うかは説明していなく、単に半田バンプ側から中性洗剤を供給してフラックス残渣を除去することしか説明していない。本発明者の検討によれば、フラックス残渣に洗浄液を供給したとしても、フラックス残渣が溶融され、基板から浮かび上がるまでには時間を要するため、やはり洗浄処理時間を低減することは困難である。 The above-mentioned Patent Document 1 (Japanese Patent Laid-Open No. 2002-190488) discloses a method for assembling a CSP. After a solder bump is fixed to a conductor pattern using a flux, a neutral detergent is used. There is a description to remove the flux residue. However, it does not describe what means is used to clean the flux, but only describes that a neutral detergent is supplied from the solder bump side to remove the flux residue. According to the study of the present inventor, even if the cleaning liquid is supplied to the flux residue, it takes time until the flux residue is melted and emerges from the substrate, so that it is difficult to reduce the cleaning processing time.
本発明の目的は、フラックス洗浄における処理時間の短縮化を図ることができる技術を提供することにある。 The objective of this invention is providing the technique which can aim at shortening of the processing time in flux washing | cleaning.
また、本発明の目的は、フラックス洗浄における洗浄装置の小型化を図ることができる技術を提供することにある。 Moreover, the objective of this invention is providing the technique which can attain size reduction of the washing | cleaning apparatus in flux washing | cleaning.
さらに、本発明の目的は、フラックス洗浄におけるコストの低減化を図ることができる技術を提供することにある。 Furthermore, the objective of this invention is providing the technique which can aim at the reduction of the cost in flux washing | cleaning.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
すなわち、本発明は、薬液に高圧エアーを混入した洗浄液を、第1のステージを回転させながら複数の半田ボール及び配線基板に供給して半田ボールに付着したフラックス残渣を除去する工程と、第1のステージの横に配置された第2のステージを回転させながら複数の半田ボール及び配線基板に純水を供給して洗浄する工程と、第2のステージを回転させながら半田ボール及び配線基板を乾燥させる工程とを有するものである。 That is, according to the present invention, a cleaning liquid in which high-pressure air is mixed into a chemical liquid is supplied to a plurality of solder balls and a wiring board while rotating the first stage to remove flux residues attached to the solder balls, A process of supplying pure water to a plurality of solder balls and a wiring board while rotating the second stage arranged next to the stage, and cleaning, and drying the solder balls and the wiring board while rotating the second stage And a step of causing
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
薬液に高圧エアーを混入した洗浄液を、第1のステージを回転させながら複数の半田ボール及び配線基板に供給して半田ボールに付着したフラックス残渣を除去し、さらに第1のステージの横に配置された第2のステージを回転させながら複数の半田ボール及び配線基板に純水を供給して洗浄することにより、洗浄液や純水を全体に均一に、かつ素早く行き渡らすことができ、短時間でフラックスを洗浄することができる。これにより、フラックス洗浄処理の処理時間を短縮することができ、半導体装置の生産性を向上させることができる。 A cleaning solution in which high-pressure air is mixed into the chemical solution is supplied to the plurality of solder balls and the wiring board while rotating the first stage to remove the flux residue adhering to the solder balls, and is further disposed next to the first stage. By supplying pure water to a plurality of solder balls and wiring boards while cleaning the second stage and cleaning it, the cleaning solution and pure water can be distributed uniformly and quickly throughout the entire process, and flux can be obtained in a short time. Can be washed. Thereby, the processing time of the flux cleaning process can be shortened, and the productivity of the semiconductor device can be improved.
また、第1のステージと第2のステージでフラックス洗浄処理を行うため、多数の洗浄層を必要としないため、洗浄装置をコンパクトにしてその小型化を図ることができる。 In addition, since the flux cleaning process is performed in the first stage and the second stage, a large number of cleaning layers are not required. Therefore, the cleaning apparatus can be made compact and the size thereof can be reduced.
また、処理システムも簡素化することができ、設備価格を大幅に低減することができ、フラックス洗浄処理におけるコストの低減化を図ることができる。 In addition, the processing system can be simplified, the equipment price can be greatly reduced, and the cost in the flux cleaning process can be reduced.
また、使用した薬液を再生処理して再利用することにより、薬液に係る費用を削減することができ、フラックス洗浄処理におけるコストの低減化を図ることができる。 Further, by reusing and reusing the used chemical solution, the cost for the chemical solution can be reduced, and the cost in the flux cleaning process can be reduced.
また、使用した薬液を再生処理して再利用することにより、環境に対して悪影響を及ぼさないように配慮したフラックス洗浄処理を実現することができる。 Moreover, the flux cleaning process which considered so that it may not have a bad influence with respect to an environment can be implement | achieved by regenerating and reusing the used chemical | medical solution.
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。 In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。 Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の組み立て手順の一例を示す工程フロー図、図2は本発明の実施の形態1の半導体装置の組み立てにおける樹脂モールドまでの組み立ての一例を示す製造プロセスフロー図、図3は本発明の実施の形態1の半導体装置の組み立てにおける樹脂モールド後の組み立ての一例を示す製造プロセスフロー図である。また、図4は本発明の実施の形態1のフラックス洗浄工程における詳細処理の一例を示す工程フロー図、図5は図4に示すフラックス洗浄工程で用いられる洗浄装置の構造の一例を示す平面図、図6は図7に示すA−A線に沿って切断した断面の構造を示す断面図、図7は図5に示す洗浄装置に設けられた第1のステージの構造の一例を示す平面図である。さらに、図8は図9に示すA−A線に沿って切断した断面の構造を示す断面図、図9は図7に示す第1のステージによって配線基板を挟持した構造の一例を示す平面図、図10は本発明の実施の形態1の第1のステージにおけるフラックス洗浄状態の一例を示す断面図、図11は本発明の実施の形態1の第2のステージにおけるフラックス洗浄状態の一例を示す断面図である。
(Embodiment 1)
FIG. 1 is a process flow diagram showing an example of the assembly procedure of the semiconductor device according to the first embodiment of the present invention, and FIG. FIG. 3 is a process flow diagram showing an example of assembly after resin molding in the assembly of the semiconductor device according to the first embodiment of the present invention. 4 is a process flow diagram showing an example of detailed processing in the flux cleaning process of the first embodiment of the present invention, and FIG. 5 is a plan view showing an example of the structure of the cleaning apparatus used in the flux cleaning process shown in FIG. 6 is a cross-sectional view showing the structure of a cross section cut along the line AA shown in FIG. 7, and FIG. 7 is a plan view showing an example of the structure of the first stage provided in the cleaning apparatus shown in FIG. It is. 8 is a cross-sectional view showing a cross-sectional structure cut along the line AA shown in FIG. 9, and FIG. 9 is a plan view showing an example of a structure in which the wiring board is held by the first stage shown in FIG. 10 is a sectional view showing an example of the flux cleaning state in the first stage of the first embodiment of the present invention, and FIG. 11 shows an example of the flux cleaning state in the second stage of the first embodiment of the present invention. It is sectional drawing.
また、図12は図13に示すA−A線に沿って切断した構造を示す断面図、図13は本発明の実施の形態1の変形例の第1のステージの構造を示す平面図、図14は図15に示すA−A線に沿って切断した断面の構造を示す断面図、図15は図13に示す変形例の第1のステージによって配線基板を支持した構造の一例を示す平面図である。さらに、図16は本発明の実施の形態1のフラックス洗浄前のフラックス残渣が付着した構造の一例を示す拡大部分断面図、図17は本発明の実施の形態1のフラックス洗浄後の構造の一例を示す拡大部分断面図である。 12 is a cross-sectional view showing the structure cut along the line AA shown in FIG. 13, and FIG. 13 is a plan view showing the structure of the first stage of the modification of the first embodiment of the present invention. 14 is a cross-sectional view showing a cross-sectional structure cut along the line AA shown in FIG. 15, and FIG. 15 is a plan view showing an example of a structure in which the wiring board is supported by the first stage of the modification shown in FIG. It is. Further, FIG. 16 is an enlarged partial sectional view showing an example of a structure to which the flux residue before the flux cleaning of the first embodiment of the present invention is attached, and FIG. 17 shows an example of the structure after the flux cleaning of the first embodiment of the present invention. FIG.
本実施の形態1の半導体装置は、配線基板上に 半導体チップ1が搭載された樹脂封止型の小型の半導体パッケージであり、本実施の形態1ではその一例として、図3に示すようなCSP7を取り上げて説明する。なお、CSP7は、配線基板の裏面3bに複数の外部端子である半田ボール8が格子状に配置されて取り付けられており、更には半導体チップ1のサイズとほぼ同じサイズで、半導体装置を構成している。したがって、CSP7の基本構造は、BGA型の半導体パッケージとほとんど同じであるが、BGAよりも小型化が可能である。
The semiconductor device of the first embodiment is a resin-sealed small semiconductor package in which a
図3に示すCSP7の構造について説明すると、配線基板であるパッケージ基板3と、パッケージ基板3の主面3aに搭載され、かつ集積回路を有する半導体チップ1と、半導体チップ1の表面電極であるパッド1cとパッケージ基板3のボンディング用端子3cとを電気的に接続する導電性のワイヤ4と、パッケージ基板3の裏面3bの複数のランド部3d上に設けられた複数の外部端子である半田ボール8と、樹脂体6とからなる。
The structure of the
なお、半導体チップ1は、例えば、シリコンなどによって形成され、その主面1aには集積回路が形成されている。また、半導体チップ1におけるその厚さと交差する平面形状は方形状であり、本実施の形態1では正方形である。さらに、主面1aの周縁部には集積回路と電気的に接続される複数のパッド1cが形成されている。また、このパッド1cと、パッケージ基板3の主面3aの周縁部に配置されたボンディング用端子3cとが導電性のワイヤ4によってそれぞれ電気的に接続されている。このワイヤ4は、例えば、金線等である。
The
また、半導体チップ1は、その裏面1bが、ペースト剤やダイアタッチフィルム等の接着剤2を介してパッケージ基板3に固着され、主面1aを上方に向けた状態でパッケージ基板3に搭載されている。
The
また、樹脂体6は、例えば、エポキシ樹脂等からなるとともに、パッケージ基板3の主面3a側に形成されており、半導体チップ1及び複数の導電性のワイヤ4を樹脂封止するものである。
The resin body 6 is made of, for example, an epoxy resin and is formed on the
また、パッケージ基板3の裏面3bに設けられた複数の外部端子である半田ボール8は、例えば、Pb−Sn等の半田からなり、パッケージ基板3の裏面3bに格子状に配置されている。
Also, the
また、パッケージ基板3は、主面3aと、主面3aに対向する裏面3bと、主面3aの周縁部に形成された複数のボンディング用端子3cと、裏面3bに形成された複数のランド部3dと、主面3a及び裏面3bに形成され、かつ複数のボンディング用端子3cと複数のランド部3dの間にそれぞれ形成された複数のスルーホール配線とを有している。すなわち、主面3aの周縁部に形成された複数のボンディング用端子3cは、それぞれ対応するスルーホール配線を介して裏面3bのランド部3dに電気的に接続されている。
The
なお、パッケージ基板3におけるその厚さと交差する平面形状は方形状であり、本実施の形態1では正方形である。
The planar shape intersecting with the thickness of the
また、パッケージ基板3のボンディング用端子3cやランド部3d等を含む導体パターンは、例えば、銅合金からなり、さらにこれらの導体パターンに施されるメッキは、例えば、Ni/Auメッキである。
The conductor pattern including the
次に、本実施の形態1のCSP7の製造方法を、図1に示す工程フロー図、図2及び図3に示す製造プロセスフロー図を用いて説明する。
Next, a manufacturing method of the
まず、図1のステップS1に示すダイシングを行って半導体ウエハから複数の半導体チップ1を取得する。複数の半導体チップ1のそれぞれはその主面1aの周縁部に、表面電極である複数のパッド1cが形成されている。
First, dicing shown in step S1 of FIG. 1 is performed to obtain a plurality of
さらに、図2に示す基板準備を行う。ここでは、主面9aと主面9aに対向する裏面9bとを有し、主面9aに、パッケージ基板3を形成するデバイス領域(装置形成領域)9d(図9参照)が複数区画配置された多数個取り基板(配線基板)9を準備する。
Further, substrate preparation shown in FIG. 2 is performed. Here, it has a
その後、図1のステップS2及び図2に示すダイボンディングを行って多数個取り基板9のデバイス領域9d上に接着剤2を介して半導体チップ1を固着する。
Thereafter, the die bonding shown in step S2 of FIG. 1 and FIG. 2 is performed to fix the
その後、図1のステップS3及び図2に示すワイヤボンディングを行う。ここでは、半導体チップ1の主面1aのパッド1cと、これに対応する多数個取り基板9の電極9c(ボンディング用端子3c)とを金線等の導電性のワイヤ4によって電気的に接続する。
Thereafter, step S3 in FIG. 1 and wire bonding shown in FIG. 2 are performed. Here, the
その後、ステップS4に示すシートモールド(図2の樹脂モールド)を行う。ここでは、多数個取り基板9を樹脂成型金型15に配置し、複数のデバイス領域9dを樹脂成形金型15の1つのキャビティ15aで一括して覆って樹脂封止する。ここで、樹脂成型金型15は、凹部が形成された上金型と、上金型に対向する下金型を有しており、上金型と下金型を挟持することによりキャビティ15aが規定される。すなわち、複数の半導体チップ1や複数のワイヤ4を樹脂成形金型15の1つのキャビティ15aで一括して覆って樹脂封止し、これによって一括封止体5を形成する。なお、一括封止体5を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
Thereafter, the sheet mold (resin mold in FIG. 2) shown in step S4 is performed. Here, the
その後、図1に示すステップS5に示すマーク(図3のマーク)を行う。ここではレーザマーキング方法等でマーキング10を行って一括封止体5にマークを付す。なお、マーキング10は、例えば、インクマーキング法等で行ってもよい。
Thereafter, the mark shown in step S5 shown in FIG. 1 (mark in FIG. 3) is performed. Here, the marking 10 is performed by a laser marking method or the like to mark the
その後、ステップS6に示すボールマウント(図3のボールマウント)を行って多数個取り基板9の裏面9bの各ランド部3dに半田ボール8を接続する。
Thereafter, ball mounting shown in step S6 (ball mounting in FIG. 3) is performed, and the
その際、各ランド部3dにフラックスを塗布し、その後、ボール搭載を行って、さらに加熱処理(約200℃)を行う。これにより、溶融された半田ボール8が硬化してボールマウント完了となる。ボールマウントが行われると、図16に示すように半田ボール8の接合箇所付近にフラックスの残りカスであるフラックス残渣20が形成される。
At that time, flux is applied to each
その後、ステップS7に示すフラックス洗浄を行う。まず、本実施の形態1のフラックス洗浄工程で用いられる図5に示す洗浄装置13の構成について説明する。
Thereafter, flux cleaning shown in step S7 is performed. First, the configuration of the
洗浄装置13は、ボールマウント済みの多数個取り基板9に対して薬品洗浄を行う薬品洗浄部14と、薬品洗浄済みの多数個取り基板9に対して純水洗浄及び乾燥を行う純水洗浄/乾燥部16と、純水洗浄/乾燥部16から多数個取り基板9を取り出すアンローダ19と、多数個取り基板9を移載する部品移載ハンド17とを有している。
The
さらに、薬品洗浄部14には高速回転自在なスピンナーである第1のステージ14aが設けられており、一方、純水洗浄/乾燥部16にも高速回転自在なスピンナーである第2のステージ16aが設けられている。
Further, the
これにより、薬品洗浄部14では、図10に示すように第1のステージ14a上に配置された多数個取り基板9に対して、薬液に高圧エアーを混入した洗浄液14gを、第1のステージ14aを高速回転させた状態でノズル14bから複数の半田ボール8及び多数個取り基板9に吹き付けて(噴射)半田ボール8の接合箇所付近に付着したフラックス残渣20の除去を行う。なお、洗浄液14gに含まれる前記薬液は、例えば、アルカリ性の薬品を含むものである。
Thereby, in the
一方、純水洗浄/乾燥部16では、図11に示すように第2のステージ16a上に配置された多数個取り基板9に対して、純水16gを、第2のステージ16aを高速回転させた状態でノズル16bを介して複数の半田ボール8及び多数個取り基板9に吹き付けて(噴射)半田ボール8及び多数個取り基板9の洗浄を行う。さらに、前記洗浄後、第2のステージ16aを高速回転させた状態で複数の半田ボール8及び多数個取り基板9に対して高圧エアーを供給して乾燥させる。
On the other hand, in the pure water cleaning / drying
なお、部品移載ハンド17は、X、Y、Z方向に移動自在となるように設置されており、第1のステージ14a上の多数個取り基板9をハンドリング可能であるとともに、第1のステージ14aから第2のステージ16a上に多数個取り基板9を移載することができる。
The
また、洗浄装置13では、その薬品洗浄部14において、使用した前記薬液を再生処理し、例えば、ポンプ等を用いて循環させて再利用している。すなわち、一度使用した前記薬液を廃棄せずに再生処理し、その後、ポンプ等で汲み上げて再度使用することで、前記薬液を繰り返して使用している。
Further, in the
さらに、第1のステージ14aと第2のステージ16aは、仕切り板等によって仕切られていることが好ましい。すなわち、第1のステージ14aと第2のステージ16aは、両者とも高速回転をしながら洗浄処理を行うため、第1のステージ14aの高速回転によって飛散した洗浄液14gが純水洗浄/乾燥部16に到達しないように、かつ第2のステージ16aの高速回転によって飛散した純水16gが薬品洗浄部14に到達しないようにするために、第1のステージ14aと第2のステージ16aが仕切られていることが好ましい。
Further, the
また、洗浄装置13では、半田ボール8だけでなく、多数個取り基板9の主面9aや裏面9bに付着したフラックス残渣20を除去可能なように、洗浄時に多数個取り基板9を浮かせた状態で保持することができるようになっている。
Further, in the
次に、具体的にフラックス洗浄工程について説明する。 Next, the flux cleaning process will be specifically described.
フラックス洗浄工程では、まず、図4のステップS11に示すローダを行う。すなわち、リフローアンローダ18によってボールマウント済みの多数個取り基板9を薬品洗浄部14に送り出し、薬品洗浄部14の第1のステージ14a上に多数個取り基板9を配置する。その際、図6及び図7に示す第1のステージ14a上の複数の基板支持部14cによって多数個取り基板9を支持する。
In the flux cleaning process, first, the loader shown in step S11 of FIG. 4 is performed. That is, the
基板支持部14cは、その先端がコの字形に形成されており、図8及び図9に示すように、基板支持部14cによって多数個取り基板9をその外周部で挟持し、かつ多数個取り基板9の主面9aもしくは一括封止体5が第1のステージ14aに非接触となるように浮かせて支持する。このとき、基板支持部14cの先端はコの字形に限定されるものではなく、多数個取り基板9を挟持できれば良いため、円形に形成されていても良い。ここでは、1つの第1のステージ14aに対して、例えば、2枚の多数個取り基板9を配置する。また、多数個取り基板9は、その裏面9b側(ボール取り付け面側)を上方に向け、主面9a側(一括封止体5側)を下方に向けて配置する。
As shown in FIGS. 8 and 9, the
その後、第1のステージ14a上で、図4のステップS12に示す薬品洗浄を行う。洗浄時には、図10に示すように、多数個取り基板9の裏面9b側(上方)にノズル14bを配置し、かつ主面9a側(下方)に下側ノズル14dを配置し、裏面9bと主面9aにノズル14b及び下側ノズル14dから洗浄液14gを供給して洗浄する。
Thereafter, chemical cleaning shown in step S12 of FIG. 4 is performed on the
なお、ノズル14b及び下側ノズル14dには、それぞれ薬液供給系14eとエアー供給系14fとが接続されており、薬液に高圧エアーを混入した洗浄液14gをノズル14b及び下側ノズル14dそれぞれから吐出可能な構造となっている。
Note that a chemical
その後、第1のステージ14aを高速回転させ、アルカリ性の薬品を含む薬液に高圧エアーを混入した洗浄液14gを、第1のステージ14aを高速回転させた状態でノズル14b及び下側ノズル14dから複数の半田ボール8及び多数個取り基板9に対して吹き付け(噴射)、これによって、図16に示すように半田ボール8の接合箇所付近に付着したフラックス残渣20を除去する(第1洗浄工程)。
Thereafter, the
その際、図10に示すように、ノズル14b及び下側ノズル14dから洗浄液14gを放射状に吐出させることが好ましい。洗浄液14gを放射状に吐出させることで、全ての半田ボール8に対して及び基板全面に亘って洗浄液14gを供給することが可能になり、フラックス残渣20を確実に除去することができる。
At that time, as shown in FIG. 10, it is preferable to discharge the cleaning liquid 14g radially from the
また、フラックス残渣20は、ボール搭載面側にのみ残留するとは限らない。例えば、1つのランドに対して複数の半田ボール8が誤って搭載された場合、接合された半田ボール8を、例えばアルコールを半田ボール8の接合部に供給して、再度ボール付けを行う。このとき、アルコールにより溶かされたフラックス成分が、一括封止体5の表面側に回り込む可能性がある。しかしながら、本実施の形態1のように、多数個取り基板9を浮かせた状態でフラックスの洗浄工程を行うため、多数個取り基板9の主面9a側(下方側)にも下側ノズル14dから洗浄液14gを吹き付ける(噴射する)ことが可能であり、多数個取り基板9の主面9a側(下方側)に回り込んで付着したフラックス残渣20も除去することができる。
Further, the
その後、第1のステージ14aの横に配置された回転自在な第2のステージ16a上に多数個取り基板9を移載する。すなわち、部品移載ハンド17によって薬品洗浄部14の第1のステージ14a上の多数個取り基板9をハンドリングし、続いて、純水洗浄/乾燥部16の図11に示す第2のステージ16a上に多数個取り基板9を移載する。
Thereafter, the
第2のステージ16a上には、第1のステージ14aの時と同様に、例えば、2枚の多数個取り基板9を、それぞれの裏面9b側(ボール取り付け面側)を上方に向け、かつ主面9a側(樹脂体6側)を下方に向け、かつ、基板支持部16cによって多数個取り基板9をその外周部で挟持し、かつ多数個取り基板9の主面9aもしくは一括封止体5が第2のステージ16aに非接触となるように浮かせて支持する。
On the
その後、第2のステージ16a上で、図4のステップS13に示す純水洗浄を行う。洗浄時には、図11に示すように、多数個取り基板9の裏面9b側(上方)にノズル16bを配置し、かつ主面9a側(下方)に下側ノズル16dを配置し、裏面9bと主面9aにノズル16b及び下側ノズル16dから純水16gを吹き付けて(噴射)洗浄する(第2洗浄工程)。
Thereafter, pure water cleaning shown in step S13 in FIG. 4 is performed on the
なお、ノズル16b及び下側ノズル16dには、それぞれ純水供給系16eとエアー供給系16fとが接続されており、純水16gもしくは高圧エアーをノズル16b及び下側ノズル16dそれぞれから吐出可能な構造となっている。
A pure
その後、第2のステージ16aを高速回転させ、かつこの状態で、純水16gを、ノズル16b及び下側ノズル16dから複数の半田ボール8及び多数個取り基板9に対して供給し、これによって、半田ボール8及び多数個取り基板9を純水16gで洗い流す。
Thereafter, the
その際、薬品洗浄部14と同様に、図11に示すように、ノズル16b及び下側ノズル16dから純水16gを放射状に吐出させることが好ましい。純水16gを放射状に吐出させることで、全ての半田ボール8に対して及び基板全面に亘って純水16gを供給することが可能になり、半田ボール8及び多数個取り基板9を十分に洗い流す(リンスする)ことができる。
At that time, it is preferable to discharge 16 g of pure water radially from the
純水16gによる洗浄終了後、図4のステップS14に示す乾燥を行う。ここでは、第2のステージ16aを高速回転させながら半田ボール8及び多数個取り基板9を乾燥させる。すなわち、純水16gの吐出を停止し、ノズル16b及び下側ノズル16dからの吐出を高圧エアーに切換えることで、第2のステージ16aを高速回転させながら半田ボール8及び多数個取り基板9を乾燥させることが可能になる。
After the cleaning with 16 g of pure water, the drying shown in step S14 in FIG. 4 is performed. Here, the
これにより、フラックス残渣20が除去された図17に示す洗浄済みの多数個取り基板9とすることができる。その後、図4のステップS15に示すアンローダを行ってフラックス洗浄済みの多数個取り基板9をアンローダ19に収容する。
Thereby, the cleaned
これにより、図1に示すステップS7のフラックス洗浄工程の完了となる。 Thereby, the flux cleaning process of step S7 shown in FIG. 1 is completed.
なお、図12及び図13の変形例に示すように、第1のステージ14a(第2のステージ16aについても同様)上で多数個取り基板9を支持する機構としては、基板支持部14cの上端に溝状の凹部14hを有しているものであってもよい。すなわち、図14及び図15に示すように、基板支持部14cの上端の凹部14hに多数個取り基板9を収容し、爪部14iで多数個取り基板9が飛び出さないように押さえ、この状態で、洗浄液14gによるフラックス残渣20の除去や、純水16gによる洗浄を行ってもよい。図13に示すように凹部14hには、下側からの洗浄液14gや純水16gが半田ボール8や多数個取り基板9に到達するように複数の貫通孔14jが形成されている。
As shown in the modified examples of FIGS. 12 and 13, as a mechanism for supporting the
また、図5に示すように、純水洗浄/乾燥部16の第2のステージ16a上で多数個取り基板9(第1の配線基板)を洗浄及び乾燥させている際に、同時に薬品洗浄部14の第1のステージ14a上で他の多数個取り基板9(第2の配線基板)を洗浄液14gで洗浄することが好ましい。
Further, as shown in FIG. 5, when the multi-substrate 9 (first wiring board) is cleaned and dried on the
すなわち、第1のステージ14aでのフラックス残渣20の除去を終えた1番目の多数個取り基板9を第2のステージ16a上に移載し、その後、2番目の多数個取り基板9をリフローアンローダ18から第1のステージ14a上に送り出す。これにより、第2のステージ16a上での1番目の多数個取り基板9の純水16gによる洗浄と、第1のステージ14a上での2番目の多数個取り基板9の洗浄液14gによるフラックス残渣20の除去とを同時に行うものである。3番目以降の多数個取り基板9についても同様に行う。
That is, the first
その結果、洗浄装置13において行われるフラックス洗浄処理の効率の向上を図ることができる。
As a result, the efficiency of the flux cleaning process performed in the
フラックス洗浄終了後、図3に示す個片化を行う。すなわち、フラックス洗浄済みの多数個取り基板9を切断して個々の半導体装置(CSP7)に個片化する。ここでは、まず、図1のステップS8に示すテープ貼付けを行う。つまり、図3の個片化に示すように、樹脂モールドによって形成された一括封止体5の表面にダイシングテープ12を貼る。
After completion of the flux cleaning, individualization shown in FIG. 3 is performed. That is, the flux-cleaned
その後、図1のステップS9に示すパッケージダイシング(テープ式)を行う。すなわち、図3の個片化に示すように、ダイシングテープ12で固定した状態でダイシングブレード11によって切断して各CSP7に個片化する。
Thereafter, package dicing (tape type) shown in step S9 of FIG. 1 is performed. That is, as shown in the individualization of FIG. 3, it is cut by the
これにより、CSP7の組み立てを完了して製品完成となる。
Thereby, the assembly of the
なお、個片化の工程では、図1のステップS10に示すダイシング用治具に多数個取り基板9を収容して行う治具式のパッケージダイシングを行ってもよい。
In the individualization step, jig-type package dicing may be performed in which a large number of
また、ステップS6のボールマウントの工程では、多数個取り基板9のランド部3dに半田を塗布した後、リフロー処理により半田ボール8を形成する。このため、ボールマウントの工程においても、このリフロー処理により多数個取り基板9がさらに反る問題が生じる。マークの工程では、レーザマーキング方法等でマーキングを行うが、パッケージ基板3が反った状態では、一括封止体5の表面に垂直にレーザを照射することが困難となるため、一括封止体5の表面にマークが付されないというマーキング不良が発生する。
Further, in the ball mounting process of step S6, solder is applied to the
そこで、本実施の形態1のように、マークを行った後にボールマウントを行うことにより、多数個取り基板9が反る要因の一つである半田ボール8形成時のリフロー処理を行う前に、先にマークの工程を行うことで、マーキング不良を抑制することができる。
Therefore, as in the first embodiment, by performing ball mounting after marking, before performing the reflow processing at the time of forming the
ただし、一括封止体5にマークを付す工程は、ボールマウントの工程後に行ってもよい。
However, the step of marking the
本実施の形態1の半導体装置の製造方法によれば、薬液に高圧エアーを混ぜた洗浄液14gを、第1のステージ14aを回転させながら半田ボール8や多数個取り基板9に吹き付けて洗浄し、さらに第1のステージ14aの横に配置された第2のステージ16aを回転させながら半田ボール8や多数個取り基板9に純水16gを供給して洗浄することにより、洗浄液14gや純水16gを全体に均一に、かつ素早く行き渡らすことができる。更には、回転動作により生じる遠心力がフラックス残渣20に加わるため、フラックス残渣20を浮かせて飛ばすことが可能である。
According to the method of manufacturing the semiconductor device of the first embodiment, the cleaning liquid 14g obtained by mixing high-pressure air into the chemical liquid is sprayed and cleaned on the
すなわち、本実施の形態1の洗浄装置13は、第1のステージ14aと第2のステージ16aの2ステージを有しており、各ステージの高速回転処理と、薬液及び高圧エアーによる2流体洗浄とを採用しているため、薬液を多数個取り基板9の全面にほぼ均一に、かつ高速に行き渡せることができる。
That is, the
その結果、短時間でフラックスを洗浄することができる。 As a result, the flux can be cleaned in a short time.
これにより、フラックス洗浄処理の処理時間を短縮することができ、CSP7(製品)の生産性を向上させることができる。 Thereby, the processing time of a flux washing process can be shortened and productivity of CSP7 (product) can be improved.
さらに、第1のステージ14aの高速回転時の遠心力により、洗浄液14gを吹き付けて浮かしたフラックス残渣20をはじき飛ばすため、フラックスの洗浄効果をより大きくすることができる。
Furthermore, since the
なお、第1のステージ14aと第2のステージ16aが仕切り板等によって仕切られていることにより、第2のステージ16aの高速回転時に純水16gが飛散して第1のステージ14a上に飛び、洗浄液14gに純水16gが混ざることを防止できる。洗浄液14gに純水16gが混ざると洗浄効果が低下してしまうため、この洗浄効果の低下を防止できる。このことは、洗浄装置13が2つのステージを有しているためにできることであり、1つのステージしか有していなければ実現できない。
Since the
また、洗浄装置13では、第1のステージと第2のステージでフラックス洗浄処理を行うため、図21の比較例に示すような多数の洗浄層を必要としない構造となっている。その結果、洗浄装置13をコンパクトにしてその小型化を図ることができる。例えば、図5に示す本実施の形態1の洗浄装置13の場合、図21の多数の洗浄層を有する比較例の洗浄システムに比べて装置サイズを6m2 程度小さくすることができる。
Further, since the
なお、洗浄装置13では処理システムも簡素化することができ、設備価格を大幅に低減することができる。その結果、フラックス洗浄処理におけるコストの低減化を図ることができる。
In the
また、第1のステージ14aを用いた第1洗浄工程では、使用した薬液を再生処理し、循環させて再利用することにより、薬液に係る費用を削減することができ、フラックス洗浄処理におけるコストの低減化を図ることができる。
Further, in the first cleaning step using the
さらに、使用した薬液を再生処理して再利用することにより、環境に対して悪影響を及ぼさないように配慮したフラックス洗浄処理を実現することができる。 Further, by reusing and reusing the used chemical solution, it is possible to realize a flux cleaning process in consideration of not adversely affecting the environment.
また、洗浄装置13の各ステージにおいて多数個取り基板9の保持は、真空吸着ではなく、基板の端部を機械的に保持(挟持)する構造となっている。これは、多数個取り基板9が反りの問題を抱えているためである。すなわち、多数個取り基板9は比較的硬いため、真空排気時にステージの面に追従して密着することは困難であり、真空が洩れる可能性がある。したがって、本実施の形態1の洗浄装置13では、多数個取り基板9の各ステージでの固定を真空吸着ではなく、機械的な手段によって行っている。
Further, the holding of the
(実施の形態2)
図18は本発明の実施の形態2のパッケージダイシング工程で用いられるダイサーの構造の一例を示す平面図、図19は図18に示すダイサーを用いたパッケージダイシング処理の一例を示す斜視図、図20は図18に示すダイサーを用いたパッケージダイシング後のフラックス洗浄処理の一例を示す部分断面図である。
(Embodiment 2)
18 is a plan view showing an example of the structure of a dicer used in the package dicing process according to the second embodiment of the present invention. FIG. 19 is a perspective view showing an example of a package dicing process using the dicer shown in FIG. FIG. 19 is a partial cross-sectional view showing an example of a flux cleaning process after package dicing using the dicer shown in FIG. 18.
本実施の形態2は、フラックス洗浄を効率良く行うために、パッケージダイシング工程において、切断後の切削くずを除去するための洗浄時にフラックス洗浄を併せて行ってフラックス洗浄工程の省略化を図るものである。すなわち、図1に示すCSP7の組み立ての中で、ステップS7のフラックス洗浄をステップS9のパッケージダイシング工程内で一緒に行うことで、ステップS7のフラックス洗浄工程を省略するものである。
In the second embodiment, in order to efficiently perform flux cleaning, in the package dicing process, flux cleaning is also performed at the time of cleaning for removing the cutting waste after cutting, thereby omitting the flux cleaning process. is there. That is, in the assembly of the
図18に示すダイサー21の構成について説明すると、パッケージダイシングを行うダイシング部21aと、切削くず及びフラックス残渣20を洗い流す洗浄用ステージ21bと、UV(Ultraviolet)を照射してダイシングテープ12の粘着力を低下させるUV照射部21cと、多数個取り基板9を収容するローダ部21dとを有している。
The configuration of the
このダイサー21を用いてパッケージダイシング工程内で切断後の切削くずの洗浄と一緒にフラックス洗浄を行う。すなわち、図1のステップS6のボールマウント終了後、ステップS8のテープ貼付けを行い、その後、ステップS9のパッケージダイシングを行う。
This
まず、ステップS8のテープ貼付けで、図19に示すように、リング状治具22に固定されたダイシングテープ12に多数個取り基板9を貼り付ける。さらに、ダイシング部21aに配置されたダイシングステージ23に真空吸着によってリング状治具22を固定する。
First, as shown in FIG. 19, the
その後、ダイシングステージ23上でダイシングブレード11によって多数個取り基板9を切断して個々の半導体装置(CSP7)に個片化する。
Thereafter, the
その後、図1のステップS9に示すパッケージダイシングを行う。まず、個片化された半導体装置(CSP7)をダイシングテープ12に貼り付けた状態を維持して、ダイサー21内に設けられた回転自在な洗浄用ステージ21b上に配置し、ダイシングテープ12に貼り付けられた状態で半導体装置(CSP7)を洗浄する。
Thereafter, package dicing shown in step S9 of FIG. 1 is performed. First, the separated semiconductor device (CSP 7) is maintained on the dicing
洗浄の際には、図20に示すように、薬液に高圧エアーを混入した洗浄液25を、洗浄用ステージ21bを高速回転させながらCSP7にノズル24を介して吹き付けて半田ボール8及びパッケージ基板3を洗浄する(ボール面フラックス洗浄)。
At the time of cleaning, as shown in FIG. 20, a
その後、洗浄用ステージ21b上で、洗浄用ステージ21bを高速回転させながらCSP7に純水26をノズル24を介して吹き付けて半田ボール8及びパッケージ基板3を洗浄し(ボール面洗浄)、さらに、ノズル24から高圧空気27を吹き付けて乾燥させる(ボール面乾燥)。
Thereafter,
このように本実施の形態2では、パッケージダイシング工程において、切断時に形成された切削くずの洗い流しと、フラックスの洗浄とを一緒に行う。前記フラックスの洗浄により、図16のように半田ボール8の接合箇所に付着しているフラックス残渣20を、図17に示すように除去することができる。
As described above, in the second embodiment, in the package dicing step, the cutting waste formed at the time of cutting is washed away and the flux is washed together. By cleaning the flux, the
本実施の形態2の半導体装置の製造方法によれば、CSP7の組み立て工程で単独で行っていたフラックス洗浄をパッケージダイシング工程内でその際の洗浄と一緒に行うことで、フラックス洗浄工程を省略することができ、半導体装置(CSP7)の組み立ての効率を向上させることができる。
According to the method of manufacturing the semiconductor device of the second embodiment, the flux cleaning process that is performed independently in the assembly process of the
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
例えば、前記実施の形態1では、フラックス洗浄時に、ステージを回転させて洗浄を行う場合を説明したが、ステージを回転させずにノズルを回転させてもよく、これにより、洗浄装置の機構を簡略化することができる。 For example, in the first embodiment, the case where cleaning is performed by rotating the stage during flux cleaning has been described. However, the nozzle may be rotated without rotating the stage, thereby simplifying the mechanism of the cleaning apparatus. Can be
さらに、フラックス洗浄時のステージの動作としては、回転動作に限らず、反復直線移動等の動作でもよい。すなわち、ステージの動作は、回転でも直線移動でもどちらでもよく、半田ボール8や多数個取り基板9等に全体に均一で、かつ高速で洗浄液14gや純水16gが吹き付けられればよい。
Further, the operation of the stage at the time of flux cleaning is not limited to the rotation operation, and may be an operation such as repetitive linear movement. That is, the stage may be rotated or linearly moved as long as the cleaning liquid 14g and
本発明は、フラックス洗浄を行う電子装置の組み立てに好適である。 The present invention is suitable for assembling an electronic device that performs flux cleaning.
1 半導体チップ
1a 主面
1b 裏面
1c パッド(表面電極)
2 接着剤
3 パッケージ基板(配線基板)
3a 主面
3b 裏面
3c ボンディング用端子
3d ランド部
4 ワイヤ
5 一括封止体
6 樹脂体
7 CSP(半導体装置)
8 半田ボール
9 多数個取り基板(配線基板)
9a 主面
9b 裏面
9c 電極
9d デバイス領域(装置形成領域)
10 マーキング
11 ダイシングブレード
12 ダイシングテープ
13 洗浄装置
14 薬品洗浄部
14a 第1のステージ
14b ノズル
14c 基板支持部
14d 下側ノズル
14e 薬液供給系
14f エアー供給系
14g 洗浄液
14h 凹部
14i 爪部
14j 貫通孔
15 樹脂成形金型
15a キャビティ
16 純水洗浄/乾燥部
16a 第2のステージ
16b ノズル
16c 基板支持部
16d 下側ノズル
16e 純水供給系
16f エアー供給系
16g 純水
17 部品移載ハンド
18 リフローアンローダ
19 アンローダ
20 フラックス残渣
21 ダイサー
21a ダイシング部
21b 洗浄用ステージ
21c UV照射部
21d ローダ部
22 リング状治具
23 ダイシングステージ
24 ノズル
25 洗浄液
26 純水
27 高圧空気
50 ラック
51 第1の洗浄層
52 純水
53 第2の洗浄層
54 第3の洗浄層
55 洗浄液
DESCRIPTION OF
2 Adhesive 3 Package board (wiring board)
3a
8
DESCRIPTION OF
Claims (16)
(b)前記(a)工程後、前記第1のステージの横に配置された回転自在な第2のステージ上に前記配線基板を移載する工程と、
(c)前記第2のステージ上で、前記第2のステージを回転させながら前記複数の半田ボール及び配線基板に純水を供給して前記半田ボール及び配線基板を洗浄する第2洗浄工程と、
(d)前記(c)工程後、前記第2のステージを回転させながら前記半田ボール及び配線基板を乾燥させる工程とを有することを特徴とする半導体装置の製造方法。 (A) A wiring board on which a plurality of solder balls are mounted is arranged on a rotatable first stage, and the plurality of solder balls are rotated while rotating the first stage with a cleaning liquid in which high-pressure air is mixed into a chemical solution. And a first cleaning step for removing the flux residue that is supplied to the wiring board and adhered to the solder balls;
(B) After the step (a), the step of transferring the wiring board onto a rotatable second stage disposed beside the first stage;
(C) a second cleaning step of cleaning the solder balls and the wiring board by supplying pure water to the plurality of solder balls and the wiring board while rotating the second stage on the second stage;
(D) After the step (c), the method further comprises the step of drying the solder balls and the wiring board while rotating the second stage.
(b)前記多数個取り基板の装置形成領域に半導体チップを搭載する工程と、
(c)前記多数個取り基板の電極と前記半導体チップの表面電極とを導電性のワイヤで電気的に接続する工程と、
(d)前記複数の装置形成領域を樹脂成形金型の1つのキャビティで覆って前記半導体チップ及び前記ワイヤを樹脂封止する工程と、
(e)前記多数個取り基板の裏面に複数の半田ボールを設ける工程と、
(f)回転自在な第1のステージ上に前記複数の半田ボールが搭載された多数個取り基板を配置し、薬液に高圧エアーを混入した洗浄液を、前記第1のステージを回転させながら前記複数の半田ボール及び多数個取り基板にノズルを介して供給して前記半田ボールに付着したフラックス残渣を除去する工程と、
(g)前記(f)工程後、前記第1のステージの横に配置された回転自在な第2のステージ上に前記配線基板を移載し、その後、前記第2のステージ上で、前記第2のステージを回転させながら前記複数の半田ボール及び多数個取り基板にノズルを介して純水を供給して前記半田ボール及び多数個取り基板を洗浄する工程と、
(h)前記多数個取り基板を切断して個々の半導体装置に個片化する工程とを有することを特徴とする半導体装置の製造方法。 (A) a step of preparing a multi-chip substrate having a main surface and a back surface opposite to the main surface, wherein a plurality of device forming regions are formed on the main surface;
(B) mounting a semiconductor chip in a device formation region of the multi-cavity substrate;
(C) electrically connecting the electrode of the multi-chip substrate and the surface electrode of the semiconductor chip with a conductive wire;
(D) covering the plurality of device forming regions with one cavity of a resin molding die and resin-sealing the semiconductor chip and the wire;
(E) providing a plurality of solder balls on the back surface of the multi-cavity substrate;
(F) Arranging a large number of substrates on which a plurality of solder balls are mounted on a rotatable first stage, and cleaning the liquid in which high-pressure air is mixed with a chemical solution while rotating the first stage. Supplying the solder balls and the multi-piece substrate through a nozzle to remove the flux residue adhering to the solder balls;
(G) After the step (f), the wiring board is transferred onto a rotatable second stage disposed beside the first stage, and then, on the second stage, the first stage Cleaning the solder balls and the multi-chip substrate by supplying pure water to the plurality of solder balls and the multi-chip substrate through a nozzle while rotating the stage of 2;
(H) a method of manufacturing a semiconductor device, comprising the step of cutting the multi-piece substrate and dividing it into individual semiconductor devices.
(b)前記多数個取り基板の装置形成領域に半導体チップを搭載する工程と、
(c)前記多数個取り基板の電極と前記半導体チップの表面電極とを導電性のワイヤで電気的に接続する工程と、
(d)前記複数の装置形成領域を樹脂成形金型の1つのキャビティで覆って前記半導体チップ及び前記ワイヤを樹脂封止する工程と、
(e)前記多数個取り基板の裏面に複数の半田ボールを設ける工程と、
(f)ダイサーによって前記多数個取り基板を切断して個々の半導体装置に個片化する工程と、
(g)前記ダイサー内に設けられた回転自在なステージ上に前記個片化された半導体装置を配置し、薬液に高圧エアーを混入した洗浄液を、前記ステージを回転させながら前記半導体装置にノズルを介して供給して前記半田ボール及び配線基板を洗浄し、前記洗浄後、さらに前記ステージ上で、前記ステージを回転させながら前記半導体装置に純水をノズルを介して供給して前記半田ボール及び前記配線基板を洗浄する工程とを有し、
前記(g)工程において、前記(e)工程で使用したフラックスと、前記(f)工程で形成された切削くずを洗い流すことを特徴とする半導体装置の製造方法。 (A) a step of preparing a multi-chip substrate having a main surface and a back surface facing the main surface, wherein a plurality of device forming regions are formed on the main surface;
(B) mounting a semiconductor chip in a device formation region of the multi-cavity substrate;
(C) electrically connecting the electrode of the multi-chip substrate and the surface electrode of the semiconductor chip with a conductive wire;
(D) covering the plurality of device formation regions with one cavity of a resin molding die and resin-sealing the semiconductor chip and the wire;
(E) providing a plurality of solder balls on the back surface of the multi-cavity substrate;
(F) cutting the multi-cavity substrate by a dicer and dividing it into individual semiconductor devices;
(G) The separated semiconductor device is arranged on a rotatable stage provided in the dicer, and a cleaning liquid in which high-pressure air is mixed with a chemical solution is placed in the semiconductor device while rotating the stage. The solder ball and the wiring board are supplied to be cleaned, and after the cleaning, pure water is supplied to the semiconductor device through a nozzle while rotating the stage on the stage, and the solder ball and the wiring board are cleaned. A step of cleaning the wiring board,
In the step (g), the flux used in the step (e) and the cutting waste formed in the step (f) are washed away.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233349A JP2008060209A (en) | 2006-08-30 | 2006-08-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233349A JP2008060209A (en) | 2006-08-30 | 2006-08-30 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008060209A true JP2008060209A (en) | 2008-03-13 |
Family
ID=39242626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006233349A Pending JP2008060209A (en) | 2006-08-30 | 2006-08-30 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008060209A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112366155A (en) * | 2020-11-10 | 2021-02-12 | 西安微电子技术研究所 | Vacuum vapor phase cleaning jig and method for thick film deep cavity hybrid integrated circuit |
-
2006
- 2006-08-30 JP JP2006233349A patent/JP2008060209A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112366155A (en) * | 2020-11-10 | 2021-02-12 | 西安微电子技术研究所 | Vacuum vapor phase cleaning jig and method for thick film deep cavity hybrid integrated circuit |
CN112366155B (en) * | 2020-11-10 | 2023-06-09 | 西安微电子技术研究所 | Vacuum vapor phase cleaning jig and method for thick film deep cavity hybrid integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110546754B (en) | Grain processing | |
KR100257420B1 (en) | Systems interconnected by bumps of joining material | |
KR101615789B1 (en) | Method of producing substrate for semiconductor element, and semiconductor device | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
KR101609016B1 (en) | Semiconductor device and method of manufacturing substrates for semiconductor elements | |
JP2002190488A (en) | Method for manufacturing semiconductor device and the semiconductor device | |
KR20090034081A (en) | Stack-type semiconductor package apparatus and manufacturing method the same | |
US20040046264A1 (en) | High density integrated circuit packages and method for the same | |
JP5629969B2 (en) | Lead frame type substrate manufacturing method and semiconductor device manufacturing method | |
JP5732356B2 (en) | Manufacturing method of semiconductor device | |
JP2011166076A (en) | Method of manufacturing semiconductor device | |
JP2002093830A (en) | Manufacturing method of chip-like electronic component, and manufacturing method of pseudo-wafer used for the manufacturing method | |
JP2008060209A (en) | Method for manufacturing semiconductor device | |
JP3405259B2 (en) | Method of forming bump electrode, method of manufacturing film substrate provided with bump electrode, and method of manufacturing semiconductor device provided with bump electrode | |
JP2010219288A (en) | Method of manufacturing substrate for semiconductor element and semiconductor device | |
JP5286303B2 (en) | Manufacturing method of semiconductor device | |
JPH07283336A (en) | Chip carrier | |
JP2002198458A (en) | Semiconductor device and its manufacturing method | |
JPH09321088A (en) | Manufacture of semiconductor integrated circuit device and module board and electronic apparatus obtained by it | |
JP2008153491A (en) | Method for manufacturing semiconductor device | |
JP2008078492A (en) | Manufacturing method of semiconductor device | |
JP2016192447A (en) | Semiconductor device | |
JP2002124527A (en) | Method for manufacturing chip electronic component and method for manufacturing dummy wafer used therefor | |
JP2003124253A (en) | Bare chip mounting method and mounting system | |
TWI685875B (en) | Package analysis method |