JP2008059155A - Information processing apparatus and method - Google Patents
Information processing apparatus and method Download PDFInfo
- Publication number
- JP2008059155A JP2008059155A JP2006233796A JP2006233796A JP2008059155A JP 2008059155 A JP2008059155 A JP 2008059155A JP 2006233796 A JP2006233796 A JP 2006233796A JP 2006233796 A JP2006233796 A JP 2006233796A JP 2008059155 A JP2008059155 A JP 2008059155A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- volatile memory
- data
- information processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
Description
この発明は、複数の情報処理を同時に行なう情報処理装置及び情報処理方法に関する。 The present invention relates to an information processing apparatus and an information processing method for simultaneously performing a plurality of information processing.
最近、マイクロコンピュータが非常に普及してきており、その応用範囲は多岐に渡っている。又、フラッシュメモリや主メモリ等の複数のメモリを有しているマイクロコンピュータシステムが知られている。 Recently, microcomputers have become very popular, and their application range is diverse. A microcomputer system having a plurality of memories such as a flash memory and a main memory is known.
特許文献1には、フラッシュメモリと主メモリ間のDMA転送を制御するDMAC(Direct Memory Access Controller)を持ったマイクロコンピュータシステムが示されており、メモリ間のDMA転送処理とCPUのプログラム処理とを同時に行なう処理が示されている。
しかし、特許文献1の従来技術では、メモリ間のDMA転送処理とCPUのプログラム処理とを同時に行なう処理に際して、DMA転送処理とプログラム処理とに由来する主メモリへのアクセスが衝突するという問題がある。 However, the conventional technique of Patent Document 1 has a problem that access to the main memory resulting from the DMA transfer process and the program process collides during the process of simultaneously performing the DMA transfer process between the memories and the CPU program process. .
本発明は、プログラム処理と他の転送処理によるメモリへのアクセス衝突が起こらない情報処理装置及び情報処理方法を提供することを目的とする。 An object of the present invention is to provide an information processing apparatus and an information processing method that do not cause an access collision to a memory by program processing and other transfer processing.
本願の一実施形態は、
システムプログラム(図5)と処理プログラムと所定情報を格納する不揮発性メモリ(15)と、
揮発性メモリ(13)と、
前記不揮発性メモリに格納された前記システムプログラムに従って、前記所定情報の前記揮発性メモリへの複写処理と前記処理プログラムの処理とを同時に行なう際に、
前記揮発性メモリにアクセスして、先に使用した前記揮発性メモリ中のデータを取得してキャッシュメモリ(12)に保存し(S33)、
その後、前記不揮発性メモリから前記所定情報を読み出し、前記揮発性メモリに複写し(S37)、
前記処理プログラムを用いて前記キャッシュメモリに保存したデータを処理する(S36)べく制御するCPU(11)と、を具備することを特徴とする情報処理装置である。
One embodiment of the present application is:
A non-volatile memory (15) for storing a system program (FIG. 5), a processing program, and predetermined information;
Volatile memory (13);
When performing the copying process of the predetermined information to the volatile memory and the processing of the processing program simultaneously according to the system program stored in the nonvolatile memory,
Accessing the volatile memory, obtaining the data in the volatile memory used earlier and storing it in the cache memory (12) (S33),
Thereafter, the predetermined information is read from the nonvolatile memory, copied to the volatile memory (S37),
An information processing apparatus comprising: a CPU (11) that controls to process data stored in the cache memory using the processing program (S36).
主メモリである揮発性メモリへのプログラム処理と他の転送処理による複数のアクセスの衝突を回避して、円滑な複数の情報処理を実現する情報処理システムを提供する。 Provided is an information processing system that realizes a plurality of smooth information processings by avoiding a collision of a plurality of accesses by a program process to a volatile memory that is a main memory and another transfer process.
以下、この発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る情報処理装置の構成の一例を示すブロック図である。図2は、本発明の一実施形態に係る情報処理装置が有する不揮発性メモリの構成の一例を示すブロック図である。図3は、本発明の一実施形態に係る情報処理装置が有する不揮発性メモリの読み出し処理の一例を示すフローチャート。図4は、本発明の特徴をもたない情報処理装置におけるデータ複写処理(DMA)とプログラム処理(CPU)の手順の一例を示すフローチャートである。図5は、本発明の特徴をもたない情報処理装置におけるデータ複写処理(DMA)とプログラム処理(CPU)の手順の一例を示すタイミングチャートである。図6は、本発明の一実施形態に係る情報処理装置におけるデータ複写処理(DMA)とプログラム処理(CPU)の手順の一例を示すフローチャートである。図7は、本発明の一実施形態に係る情報処理装置におけるデータ複写処理(DMA)とプログラム処理(CPU)の手順の一例を示すタイミングチャートである。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an example of the configuration of an information processing apparatus according to an embodiment of the present invention. FIG. 2 is a block diagram illustrating an example of a configuration of a nonvolatile memory included in the information processing apparatus according to the embodiment of the present invention. FIG. 3 is a flowchart showing an example of read processing of a nonvolatile memory included in the information processing apparatus according to the embodiment of the present invention. FIG. 4 is a flowchart showing an example of a procedure of data copy processing (DMA) and program processing (CPU) in an information processing apparatus having no features of the present invention. FIG. 5 is a timing chart showing an example of a procedure of data copy processing (DMA) and program processing (CPU) in an information processing apparatus having no features of the present invention. FIG. 6 is a flowchart showing an example of a procedure of data copy processing (DMA) and program processing (CPU) in the information processing apparatus according to the embodiment of the present invention. FIG. 7 is a timing chart showing an example of a procedure of data copy processing (DMA) and program processing (CPU) in the information processing apparatus according to the embodiment of the present invention.
<本発明の一実施形態である情報処理装置>
(構成)
本発明の一実施形態である情報処理装置は、計算やデータの処理を行うCPU(中央演算処理装置)11と、CPUがシステムプログラム、処理プログラム、データ等を格納するためのメインメモリ13及び不揮発性メモリ15と、不揮発性メモリ15や外部の入出力部16とメインメモリ13の間でデータのやり取りを行うためのコントローラであるDMA14とから成る。
<Information processing apparatus according to an embodiment of the present invention>
(Constitution)
An information processing apparatus according to an embodiment of the present invention includes a CPU (central processing unit) 11 that performs calculation and data processing, a
又、メインメモリ13とCPU11の速度差が問題となっているため、高速かつ小容量のキャッシュメモリ12をCPU11内に持ち、頻繁に使用するデータをキャッシュメモリ12へ格納する。外部の入出力部16は必要に応じて接続するものとする。
In addition, since the speed difference between the
データアクセス時の速度の問題から、システム起動時にシステムプログラムや処理プログラム、データは不揮発性メモリ15からメインメモリ13へ読み出される。又、計算結果についても一度メインメモリ13へ格納された後、必要に応じて不揮発性メモリ15へ書き込まれる。メインメモリ13は揮発性メモリであるため、電源を切るとデータは消去される。
Due to the speed problem during data access, the system program, processing program, and data are read from the
次に、図1に示した不揮発性メモリ15の構成の一例を、図2を用いて説明する。不揮発性メモリ15は、読み出しや書き込み時の制御を行うコントローラ21、データを一時的に格納するためのデータバッファ22、現在のステータス(コマンドを受け付けない状態などを示すためのもの)を保持するステータスレジスタ23、データ格納部24を有している。又、データ格納部24では、固定長のデータをまとめたページ25毎にデータが格納されている。
Next, an example of the configuration of the
(不揮発性メモリの動作)
初めに、不揮発性メモリ15の読み出し動作の一例について、図3のフローチャートを用いて説明する。
(Non-volatile memory operation)
First, an example of the read operation of the
なお、以下の図3、図4、図6のフローチャートの各ステップは、回路ブロックに置き換えることができ、従って、各フローチャートのステップは、全てブロックに定義しなおすことが可能である。 Note that the steps in the flowcharts of FIGS. 3, 4, and 6 below can be replaced with circuit blocks. Therefore, all the steps of the flowcharts can be redefined as blocks.
不揮発性メモリ15がCPU11から読み出しコマンドを受け取ると、コントローラ21が図3に示すフローチャートの手順に従って、逐次読み出し処理を開始する。まず、CPU11から送られてくるアドレスを不揮発性メモリ15が受け取り、読み出すページを決定する(ステップS11)。不揮発性メモリ15がアドレスを受け取ると、該当するページからデータを読み出し、データバッファへ書き出す(ステップS12)。尚、この間は不揮発性メモリ15がビジィ状態(コマンド送信、データの読み出しなどを受け付けない状態)となる(ステップS14)。
When the
不揮発性メモリ15は、要求されたデータが全て読み出されるまで(ステップS13)、逐次読み出し処理を行う。尚、一度読み出しコマンドとアドレスを不揮発性メモリ15へ送信すると、同一ページ内のデータを読み出すことができるが、異なるページのデータを読み出す場合は、改めて読み出しコマンドとアドレスを不揮発性メモリ15へ送信する必要がある。
The
(本発明の特徴の一つの動作を行なわない場合のプログラム処理と複写処理)
次に、CPU11でのプログラム処理とDMA14による複写処理とを同時に行なう場合、本発明の特徴の一つの動作では行なわないためにメインメモリへのアクセスが衝突する場合の動作の一例について、図4のフローチャート及び図5のタイミングチャートで説明する。
(Program processing and copy processing when one of the features of the present invention is not performed)
Next, an example of the operation in the case where access to the main memory collides because the program processing in the CPU 11 and the copy processing by the
以下に説明する手順は、不揮発性メモリ15からデータを読み出し、読み出したデータのチェック(ノイズ等の要因で発生したデータの誤りや、データ改竄を検知する目的で行う)及び圧縮されたデータの解凍や暗号化データの復号などの処理も考慮したものである。
The procedure described below reads data from the
なお、以下の動作は、一例として、不揮発性メモリ15に格納されているシステムプログラムがメインメモリ13に複写され、このシステムプログラムが処理されることにより実現するものでもよい。
The following operation may be realized by copying a system program stored in the
初めに、CPU11はシステムプログラムに従って、不揮発性メモリ15へ読み出しコマンドの送信(ステップS21)及びアドレスの送信(ステップS22)を行う。アドレス送信後に実際にデータを読み出し可能になるまでしばらくの間ビジー状態となるため(ステップS29)、CPU11は、レディ状態(コマンド送信、及びデータバッファからの読み出しが可能な状態)になるまで待機する(ステップS23)。レディ/ビジーの判断は、ステータスレジスタを繰り返し読み出すことで確認する(ステップS26)。
First, the CPU 11 transmits a read command (step S21) and an address (step S22) to the
レディ状態になるとCPU11はDMA14へデータ読み出しを指示し(ステップS24)、読み出し終了まで待機する(ステップS25)。読み出しが終了すると読み出したデータに対してデータチェック処理を行い(ステップS26)、及び読み出したデータに対するプログラム処理(復号、解凍等)を行う(ステップS27)。
In the ready state, the CPU 11 instructs the
読み出し必要な読み出しが完了していない場合は(ステップS28のNO)、別のページを読み出すためにステップS21に戻って、再びアドレス送信以降の処理を繰り返すものである。 If the necessary reading is not completed (NO in step S28), the process returns to step S21 to read another page, and the processing after address transmission is repeated again.
尚、ここで上げた実施形態では、データが暗号化又は圧縮化されていることが前提となるため、これらの工程においては別途復号、解凍などの処理を行う必要がある。又、復号、解凍処理の前に読み出したデータのチェックを行う必要がある。 In the embodiment described here, since it is assumed that data is encrypted or compressed, it is necessary to separately perform processing such as decryption and decompression in these steps. Also, it is necessary to check the read data before the decryption / decompression process.
ここで、上述した工程において、メインメモリ13へのアクセスが衝突してしまう問題を図5のタイミングチャートで説明する。すなわち、図5において、DMA14、CPU11はそれぞれ独立して処理を行うことができるため、図5のページ2の読み出し処理T2とページ1のチェック処理T4とを同時に行なうことが可能である。
Here, the problem that access to the
しかし、ページ2の読み出し処理T2とページ1のチェック処理T4とが同時に行なわれることにより、CPU11からメインメモリ13へのアクセス処理とDMA14からメインメモリ13へのアクセス処理とが衝突してしまう。これにより、この同時アクセスがある場合は、CPU11、DMA14のどちらかのアクセスを一時停止する必要がある。従って、CPU11のプログラム処理又はDMA14の複写処理の効率が低下(一例として数十パーセントの処理効率の低下)するという問題が生じる。
However, the page 2 read process T2 and the page 1 check process T4 are performed at the same time, so that the access process from the CPU 11 to the
(本発明の特徴の一つとなる手順によるプログラム処理と複写処理)
次に、このようなアクセス処理の衝突を回避した本発明の特徴の一つとなる手順によるDMAによる複写処理とプログラム処理とを図6のフローチャートを用いて説明する。
(Program processing and copy processing according to a procedure which is one of the features of the present invention)
Next, a copy process and a program process by DMA according to a procedure which is one of the features of the present invention in which such a collision of access processes is avoided will be described with reference to the flowchart of FIG.
図6のフローチャートの特徴は、ステップS33のメインメモリ中のページのデータのチェック処理とステップS36の復号、解凍等のプログラム処理とを独立したタイミングで行なうことで、二つの処理に伴うメインメモリ13へのアクセスを完全に分離したことである。
The flowchart of FIG. 6 is characterized in that the page data check processing in the main memory in step S33 and the program processing such as decryption and decompression in step S36 are performed at independent timings, whereby the
即ち、図6のフローチャートにおいて、この場合の手順を以下に詳細に説明する。なお、以下の動作は、一例として、不揮発性メモリ15に格納されているシステムプログラムがメインメモリ13に複写され処理されることにより実現するものでもよい。
That is, in the flowchart of FIG. 6, the procedure in this case will be described in detail below. The following operation may be realized by copying and processing a system program stored in the
初めに、CPU11はシステムプログラムに従って、不揮発性メモリ15へ読み出しコマンドの送信(ステップS31)及びアドレスの送信(ステップS32)を行う。次に、CPU11は、前回読み出したメインメモリ13中のページのデータをチェックして、キャッシュメモリ12にデータを保存する(ステップS33)。
First, the CPU 11 transmits a read command (step S31) and an address (step S32) to the
その後、CPU11は、レディ状態(コマンド送信、及びデータバッファからの読み出しが可能な状態)になるまで待機する(ステップS34)。レディ状態になると、CPU11はDMA14へデータ読み出しを指示する(ステップS35)。
Thereafter, the CPU 11 waits until it becomes ready (command transmission and reading from the data buffer are possible) (step S34). In the ready state, the CPU 11 instructs the
そして、CPU11は、処理プログラムに従って前回読み出したページのデータに対するプログラム処理(復号、解凍等)を行う(ステップS36)。これと同時に、DMA14が不揮発性メモリ15からメインメモリ13へデータの複写処理を行なう(ステップS37)。その後、CPU11は、データの複写が終了しているかどうかを確認し(ステップS38)、完了していれば(ステップS39)、ステップS31以降の処理を反復するものである。
Then, the CPU 11 performs program processing (decoding, decompression, etc.) on the data of the page read last time according to the processing program (step S36). At the same time, the
このような手順を取ることにより、ステップS33で行なわれるCPU11からのメインメモリ13へのアクセスと、ステップS37のDMA14からのメインメモリ13へのアクセスとが衝突することを回避するものである。
By taking such a procedure, it is possible to avoid the collision between the access to the
このようなタイミングについて、図7のタイミングチャートを用いて説明すると、ページ1のチェック処理T13において、ページ1のデータがメインメモリ13からキャッシュメモリ上にコピーされる際に、CPU11からメインメモリ13へのアクセスが行なわれる。そして、ページ2の読み出し処理T12におけるDMA14からメインメモリ13へのアクセスは、チェック処理T13が完了した後に行なわれるため、図4及び図5の場合のように二つのメインメモリ13へのアクセスが衝突することはない。従って、メインメモリ13をアクセスする処理の全てが、メインメモリ13へのアクセス衝突に起因する遅延を回避することができる。
Such timing will be described with reference to the timing chart of FIG. 7. When the page 1 data is copied from the
以上記載した様々な実施形態により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。 With the various embodiments described above, those skilled in the art can realize the present invention. However, it is easy for those skilled in the art to come up with various modifications of these embodiments, and have the inventive ability. It is possible to apply to various embodiments at least. Therefore, the present invention covers a wide range consistent with the disclosed principle and novel features, and is not limited to the above-described embodiments.
1…情報処理装置、11…CPU、12…キャッシュメモリ、13…メインメモリ、14…DMA、15…不揮発性メモリ、16…外部入出力部。 DESCRIPTION OF SYMBOLS 1 ... Information processing apparatus, 11 ... CPU, 12 ... Cache memory, 13 ... Main memory, 14 ... DMA, 15 ... Nonvolatile memory, 16 ... External input / output part
Claims (8)
揮発性メモリと、
前記不揮発性メモリに格納された前記システムプログラムに従って、前記所定情報の前記揮発性メモリへの複写処理と前記処理プログラムの処理とを同時に行なう際に、
前記揮発性メモリにアクセスして、先に使用した前記揮発性メモリ中のデータを取得してキャッシュメモリに保存し、
その後、前記不揮発性メモリから前記所定情報を読み出し、前記揮発性メモリに複写し、
前記処理プログラムを用いて前記キャッシュメモリに保存したデータを処理するべく制御するCPUと、を具備することを特徴とする情報処理装置。 A non-volatile memory for storing a system program, a processing program, and predetermined information;
Volatile memory,
When performing the copying process of the predetermined information to the volatile memory and the processing of the processing program simultaneously according to the system program stored in the nonvolatile memory,
Access the volatile memory, obtain the data in the volatile memory used earlier, and save it in the cache memory,
Thereafter, the predetermined information is read from the nonvolatile memory, copied to the volatile memory,
An information processing apparatus comprising: a CPU that controls to process data stored in the cache memory using the processing program.
前記不揮発性メモリがレディになるまで待った後、ダイレクトメモリアクセスコントローラにデータ読み出しの指示することを特徴とする請求項1記載の情報処理装置。 According to the system program, after accessing the volatile memory, obtaining the data in the volatile memory used earlier and storing it in the cache memory,
2. The information processing apparatus according to claim 1, wherein after waiting until the nonvolatile memory becomes ready, the direct memory access controller is instructed to read data.
前記不揮発性メモリに格納された前記システムプログラムに従って、前記所定情報の前記揮発性メモリへの複写処理と前記処理プログラムの処理とを同時に行なう際に、
前記揮発性メモリにアクセスして、先に使用した前記揮発性メモリ中のデータを取得してキャッシュメモリに保存し、
その後、前記不揮発性メモリから前記所定情報を読み出し、前記揮発性メモリに複写し、
前記処理プログラムを用いて前記キャッシュメモリに保存したデータを処理するべく制御することを特徴とする情報処理方法。 An information processing method performed in an information processing system having a system program, a processing program, a non-volatile memory for storing predetermined information, and a volatile memory,
When performing the copying process of the predetermined information to the volatile memory and the processing of the processing program simultaneously according to the system program stored in the nonvolatile memory,
Access the volatile memory, obtain the data in the volatile memory used earlier, and save it in the cache memory,
Thereafter, the predetermined information is read from the nonvolatile memory, copied to the volatile memory,
An information processing method comprising controlling to process data stored in the cache memory using the processing program.
前記不揮発性メモリがレディになるまで待った後、ダイレクトメモリアクセスコントローラにデータ読み出しの指示することを特徴とする請求項5記載の情報処理方法。 According to the system program, after accessing the volatile memory, obtaining the data in the volatile memory used earlier and storing it in the cache memory,
6. The information processing method according to claim 5, wherein after waiting until the nonvolatile memory becomes ready, the direct memory access controller is instructed to read data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233796A JP2008059155A (en) | 2006-08-30 | 2006-08-30 | Information processing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006233796A JP2008059155A (en) | 2006-08-30 | 2006-08-30 | Information processing apparatus and method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008059155A true JP2008059155A (en) | 2008-03-13 |
Family
ID=39241836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006233796A Pending JP2008059155A (en) | 2006-08-30 | 2006-08-30 | Information processing apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008059155A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116627357A (en) * | 2023-07-21 | 2023-08-22 | 美智纵横科技有限责任公司 | Data processing method, deep learning model deployment method, device and chip |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04306754A (en) * | 1991-04-03 | 1992-10-29 | Nec Home Electron Ltd | Dma controller |
JPH06175966A (en) * | 1992-12-04 | 1994-06-24 | Hitachi Cable Ltd | Data transfer system |
JPH08171528A (en) * | 1994-12-19 | 1996-07-02 | Ricoh Co Ltd | Data processor |
JP2002251368A (en) * | 2001-02-23 | 2002-09-06 | Ricoh Co Ltd | Data transfer controller |
JP2004118544A (en) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | Memory system |
-
2006
- 2006-08-30 JP JP2006233796A patent/JP2008059155A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04306754A (en) * | 1991-04-03 | 1992-10-29 | Nec Home Electron Ltd | Dma controller |
JPH06175966A (en) * | 1992-12-04 | 1994-06-24 | Hitachi Cable Ltd | Data transfer system |
JPH08171528A (en) * | 1994-12-19 | 1996-07-02 | Ricoh Co Ltd | Data processor |
JP2002251368A (en) * | 2001-02-23 | 2002-09-06 | Ricoh Co Ltd | Data transfer controller |
JP2004118544A (en) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | Memory system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116627357A (en) * | 2023-07-21 | 2023-08-22 | 美智纵横科技有限责任公司 | Data processing method, deep learning model deployment method, device and chip |
CN116627357B (en) * | 2023-07-21 | 2023-09-29 | 美智纵横科技有限责任公司 | Data processing method, deep learning model deployment method, device and chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9141549B2 (en) | Memory system with read and write caches and method of controlling memory system with read and write caches | |
JP2010509649A (en) | Flash memory device and method | |
US7725621B2 (en) | Semiconductor device and data transfer method | |
JP2003317489A (en) | Nonvolatile semiconductor memory device, method for controlling its write of data, and program | |
JP2006293927A (en) | Direct memory access controller and system lsi including direct memory access controller | |
JP2008278258A (en) | Data expanding device and method | |
JP2007164355A (en) | Non-volatile storage device, data reading method therefor, and data writing method therefor | |
JP2006072989A (en) | Electronic device | |
EP2183663B1 (en) | Mass storage system with improved usage of buffer capacity | |
JP2008059155A (en) | Information processing apparatus and method | |
JP4939264B2 (en) | Image processing apparatus, image processing method, computer program, and storage medium | |
JP4748807B2 (en) | Decoding circuit | |
JP4854483B2 (en) | Data input / output device | |
JP2007264751A (en) | Data transfer controller | |
JP2007164552A (en) | Memory controller and data transfer method | |
KR100298904B1 (en) | Interface method for flash memory | |
JP2007048090A (en) | Nand type flash memory device compatible with sequential rom interface, and controller therefor | |
JP2010237770A (en) | Information processing apparatus, bridge device, and information processing method | |
JP2008130092A (en) | Apparatus and method for managing data | |
JP2008021335A (en) | Nonvolatile storage device, writing method of nonvolatile storage memory and controller | |
JP2010134858A (en) | Data processing circuit | |
JP4622871B2 (en) | Data processing system, access control method, apparatus thereof, and program thereof | |
JP2006261996A (en) | Information processor | |
JP2007079942A (en) | Data recording/reproducing device | |
JP3447035B2 (en) | Test pattern generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090521 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |