JP2008048520A - Active filter and voltage flicker restraint method - Google Patents

Active filter and voltage flicker restraint method Download PDF

Info

Publication number
JP2008048520A
JP2008048520A JP2006220991A JP2006220991A JP2008048520A JP 2008048520 A JP2008048520 A JP 2008048520A JP 2006220991 A JP2006220991 A JP 2006220991A JP 2006220991 A JP2006220991 A JP 2006220991A JP 2008048520 A JP2008048520 A JP 2008048520A
Authority
JP
Japan
Prior art keywords
voltage
current command
flicker
command value
voltage flicker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006220991A
Other languages
Japanese (ja)
Other versions
JP4327185B2 (en
Inventor
Shigeo Fujii
繁雄 藤井
Hideaki Fujita
英明 藤田
Yasubumi Akagi
泰文 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chugoku Electric Power Co Inc
Original Assignee
Chugoku Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chugoku Electric Power Co Inc filed Critical Chugoku Electric Power Co Inc
Priority to JP2006220991A priority Critical patent/JP4327185B2/en
Publication of JP2008048520A publication Critical patent/JP2008048520A/en
Application granted granted Critical
Publication of JP4327185B2 publication Critical patent/JP4327185B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20Active power filtering [APF]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To restrain a voltage flicker and stabilize a voltage in a distribution system. <P>SOLUTION: This distribution system has a device (2) for detecting a mount position voltage v which is a voltage in a connection point with a distribution line DL, a device (3) for generating a compensation current command value i<SP>*</SP><SB>C</SB>from the mount position voltage v, a device (4) for restraining the voltage flicker corresponding to the compensation current command value i<SP>*</SP><SB>C</SB>, a device (3b) for extracting a high harmonic element v<SB>h</SB>of the mount position voltage v, a device (3c) for generating a high harmonic restraint current value i<SP>*</SP><SB>Ch</SB>by multiplying the high harmonic element v<SB>h</SB>by a gain K<SB>v</SB>, a device (3g) for computing an instant voltage amplitude V<SP>*</SP><SB>amp</SB>of the mount position voltage v, a device (3i) for adjusting a basic wave ineffective current command value i<SP>*</SP><SB>Cfq</SB>so as to restrain the voltage flicker based on the voltage flicker (V<SP>*</SP><SB>amp</SB>-v<SB>amp</SB>) obtained from the gap to the specified value V<SP>*</SP><SB>amp</SB>of a system voltage, and an active filter AF having a device (3d) for computing the compensation current command value i<SP>*</SP><SB>C</SB>based on the high harmonic restraint current value i<SP>*</SP><SB>Ch</SB>and the basic wave ineffective current command value i<SP>*</SP><SB>Cfq</SB>. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、配電系統に用いられるアクティブフィルタ及び電圧フリッカ抑制方法に関し、とくに電圧フリッカを抑制するとともに電圧の安定化を図る技術に関する。   The present invention relates to an active filter and a voltage flicker suppressing method used in a power distribution system, and more particularly to a technique for suppressing voltage flicker and stabilizing voltage.

電圧フリッカは系統電圧が1〜20Hzで変動する現象であり、需要家に照明のちらつきや機器の誤動作などの障害を引き起こすことがある。電圧フリッカは、大容量負荷の負荷変動や起動・停止に伴う突入電流により生じるもので、アーク炉、溶接機などが主なフリッカ発生源として知られている。   Voltage flicker is a phenomenon in which the system voltage fluctuates between 1 and 20 Hz, and may cause troubles such as flickering of lighting and malfunction of equipment. Voltage flicker is caused by load fluctuation of a large-capacity load and inrush current accompanying start / stop, and an arc furnace, a welding machine, etc. are known as main flicker generation sources.

フリッカ抑制装置として、自励式無効電力補償装置(STATCOM)が知られている。STATCOMをフリッカ発生源の近傍に設置し、電流フリッカを検出して無効電流を制御する。その結果、電流フリッカに伴う配電線の電圧降下を打ち消して系統の電圧フリッカを抑制できる。このようなフリッカ抑制装置は、フリッカ発生源を有する需要家側に設置される。
特開2004−336870号公報
A self-excited reactive power compensator (STATCOM) is known as a flicker suppressing device. STATCOM is installed in the vicinity of the flicker generation source, current flicker is detected, and the reactive current is controlled. As a result, the voltage drop of the distribution line caused by the current flicker can be canceled and the voltage flicker of the system can be suppressed. Such a flicker suppressing device is installed on the customer side having a flicker generation source.
JP 2004-336870 A

ところで、配電系統には不特定多数のフリッカ発生源が存在する。このため、フリッカ発生源を特定して個別に電流フリッカを検出することは困難である。また電流フリッカを検出できたとしても、フリッカ発生源と抑制装置の設置点が離れている場合、効果的な無効電流の指令値を決定することは困難である。   By the way, there are many unspecified flicker generation sources in the power distribution system. For this reason, it is difficult to specify the flicker generation source and individually detect the current flicker. Even if the current flicker can be detected, it is difficult to determine an effective reactive current command value if the flicker generation source and the installation point of the suppression device are separated.

この発明は、このような背景に鑑みてなされたもので、電圧フリッカを抑制するとともに電圧の安定化を図ることが可能な配電系統に用いられるアクティブフィルタ及び電圧フリッカ抑制方法を提供することを目的とする。   The present invention has been made in view of such a background, and an object thereof is to provide an active filter and a voltage flicker suppression method used in a distribution system capable of suppressing voltage flicker and stabilizing voltage. And

上記目的を達成するための、本発明のうち請求項1に記載の発明は、アクティブフィルタであって、配電線との接続点における電圧である設置点電圧vを検出する電圧検出手段と、前記電圧検出手段によって検出された前記設置点電圧vから補償電流指令値i を生成する制御手段と、前記補償電流指令値i に応じて補償電流iを制御する電流制御手段とを有し、前記制御手段は、前記設置点電圧vの高調波成分vを抽出する高調波抽出手段と、前記高調波成分vにゲインKを乗じて高調波抑制電流指令値i Chを生成する高調波抑制ゲイン乗算部と、前記設置点電圧vの瞬時電圧振幅vampと系統電圧の基準値V ampとの差から電圧フリッカを演算する電圧フリッカ演算手段と、前記電圧フリッカ演算手段で得られた電圧フリッカ(V amp−vamp)に基づいて、電圧フリッカを抑制するように基本波無効電流指令値i Cfqを調整する基本波無効電流指令演算手段と、前記高調波抑制電流指令値i Chと前記基本波無効電流指令値i Cfqから前記補償電流指令値i を演算する電流演算手段とを有することとする。 In order to achieve the above object, the invention according to claim 1 of the present invention is an active filter, the voltage detecting means for detecting an installation point voltage v which is a voltage at a connection point with a distribution line, and Control means for generating a compensation current command value i * C from the installation point voltage v detected by the voltage detection means, and current control means for controlling the compensation current i C according to the compensation current command value i * C The control means includes a harmonic extraction means for extracting a harmonic component v h of the installation point voltage v, and a harmonic suppression current command value i * Ch by multiplying the harmonic component v h by a gain K v. A harmonic suppression gain multiplier for generating voltage, voltage flicker calculation means for calculating voltage flicker from the difference between the instantaneous voltage amplitude v amp of the installation point voltage v and the reference value V * amp of the system voltage, and the voltage flicker calculation means The fundamental wave reactive current command calculation means for adjusting the fundamental wave reactive current command value i * Cfq so as to suppress the voltage flicker based on the voltage flicker (V * amp− v amp ) obtained in the above, and the harmonic suppression It is assumed that current calculation means for calculating the compensation current command value i * C from the current command value i * Ch and the fundamental wave reactive current command value i * Cfq is provided.

本発明のアクティブフィルタは、設置点電圧vに基づいて高調波成分vを抽出し、高調波成分vにゲインKを乗じて高調波抑制電流指令値i Chを生成し、設置点電圧vの瞬時電圧振幅vampと系統電圧の基準値V ampとの差から電圧フリッカを演算し、電圧フリッカ(V amp−vamp)に基づいて電圧フリッカを抑制するように基本波無効電流指令値i Cfqを調整し、高調波抑制電流指令値i Chと基本波無効電流指令値i Cfqから補償電流指令値i を演算し、この補償電流指令値i に応じて電圧フリッカを抑制する。 The active filter of the present invention extracts the harmonic component v h based on the installation point voltage v, multiplies the harmonic component v h by the gain K v to generate the harmonic suppression current command value i * Ch , and sets the installation point. Calculate the voltage flicker from the difference between the instantaneous voltage amplitude v amp of the voltage v and the reference value V * amp of the system voltage, and disable the fundamental wave so as to suppress the voltage flicker based on the voltage flicker (V * amp− v amp ) and adjusting the current command value i * CFQ, calculates a compensation current command value i * C from harmonic suppression current command value i * Ch and fundamental reactive current command value i * CFQ, this compensation current command value i * C Accordingly, voltage flicker is suppressed.

このように本発明のアクティブフィルタは、配電系統の電圧フリッカ抑制の制御方法として電圧検出方式を採用し、アクティブフィルタの設置点の電圧vによって電圧フリッカを検出して制御を行うので、配電系統内に不特定多数のフリッカ発生源が存在する場合でも電圧フリッカを効果的に抑制することができる。従って、アクティブフィルタをフリッカ発生源の近傍に設置する必要がない。   Thus, the active filter of the present invention employs a voltage detection method as a control method for suppressing voltage flicker in the distribution system, and controls by detecting voltage flicker by the voltage v at the installation point of the active filter. Even when an unspecified number of flicker generation sources exist, voltage flicker can be effectively suppressed. Therefore, there is no need to install an active filter near the flicker generation source.

また電圧フリッカ抑制と高調波抑制とを併用することで、進相コンデンサの存在等に起因する配電系統の共振を効果的に抑制することができ、電圧フリッカの抑制を安定して行うことができる。   Moreover, by using both voltage flicker suppression and harmonic suppression, it is possible to effectively suppress resonance of the power distribution system caused by the presence of a phase advance capacitor, and to stably suppress voltage flicker. .

また本発明のアクティブフィルタは、配電系統の高調波に対して1/K [Ω]のダンピング抵抗として動作するので、抵抗値を決めるゲインKを調節することにより設置点だけでなくフィーダ全体の高調波拡大現象を抑制することができる。 The active filter of the present invention operates as a damping resistance of 1 / K V [Ω] with respect to the harmonics of the distribution system. Therefore, not only the installation point but also the entire feeder can be adjusted by adjusting the gain K V that determines the resistance value. The harmonic expansion phenomenon can be suppressed.

本発明のうち請求項2に記載の発明は、請求項1に記載のアクティブフィルタであって、前記基本波無効電流指令演算手段は、前記電圧フリッカ(V amp−vamp)の積分を演算する積分手段あるいは、前記電圧フリッカ(V amp−vamp)の正負を検出する正負検出手段と前記正負検出手段で検出した正/負の数に応じた値を出力する計数手段とによる、V ampを出力する手段と、前記電圧フリッカ(V amp−vamp)に比例ゲインKを乗じた値を生成する電圧補償ゲイン乗算部と、PI制御器や位相補償、帯域制限などの伝達関数Gにより前記基本波無効電流指令値i Cfqを生成する基本波無効電流指令値演算手段とを有することとする。 Of the present invention, the invention described in claim 2 is the active filter according to claim 1, wherein the fundamental wave reactive current command calculation means calculates an integral of the voltage flicker (V * amp− v amp ). V is obtained by integrating means for performing positive or negative detection for detecting positive / negative of the voltage flicker (V * amp− v amp ) and counting means for outputting a value corresponding to the positive / negative number detected by the positive / negative detection means. * and means for outputting # 038, the voltage flicker (V * amp -v amp) to the voltage compensation gain multiplication unit for generating a value obtained by multiplying the proportional gain K P, PI control or phase compensation, transmission of such band-limited the function G p and having a fundamental wave reactive current command value calculating means for generating the fundamental wave reactive current command value i * CFQ.

本発明によれば、電圧フリッカ(V amp−vamp)に応じた値に比例ゲインKを乗じて得られた値に対し、PI制御器や位相補償、帯域制限などの伝達関数Gにより前記基本波無効電流指令値i Cfqを生成することで、電圧フリッカと逆位相の電流を生成する。そしてこの電流によって生じた電圧降下が電圧フリッカと打ち消しあい、その結果、電圧フリッカを抑制することができる。 According to the present invention, with respect to the value obtained by multiplying the values in the proportional gain K P corresponding to the voltage flicker (V * amp -v amp), PI control or phase compensation, the transfer function of such bandwidth limitation G p To generate the fundamental wave reactive current command value i * Cfq, thereby generating a current having a phase opposite to that of the voltage flicker. The voltage drop caused by this current cancels out with the voltage flicker, and as a result, the voltage flicker can be suppressed.

本発明のうち請求項3に記載の発明は、請求項1に記載のアクティブフィルタであって、前記基本波無効電流指令演算手段は、ローパスフィルタを含むこととする。   A third aspect of the present invention is the active filter according to the first aspect, wherein the fundamental reactive current command calculating means includes a low-pass filter.

配電系統には進相コンデンサ等の影響による共振点が存在するため、電圧フリッカ抑制のためのフィードバックゲインである比例ゲインKを高く設定すると高調波電圧の増大が問題となるが、本発明のように基本波無効電流指令演算手段にローパスフィルタを用いることで、高調波成分に対するゲインを低減して高調波電圧を抑制することができる。なお、上記ローパスフィルタとしては、例えば、時定数をTとした場合に伝達関数Gが次式

Figure 2008048520
で表されるものを用いる。 Because the distribution system there is a resonance point due to the effects of such phase advancing capacitor, the increase of the harmonic voltage is set high proportional gain K P is a feedback gain for the voltage flicker suppression is a problem, the present invention As described above, by using the low-pass filter for the fundamental wave reactive current command calculation means, it is possible to reduce the gain for the harmonic component and suppress the harmonic voltage. As the low-pass filter, for example, when the time constant is Tc , the transfer function GP is expressed by the following equation:
Figure 2008048520
Is used.

本発明のうち請求項4に記載の発明は、請求項3に記載のアクティブフィルタであって、
前記高調波抽出手段は、ハイパスフィルタを含むこととする。
The invention according to claim 4 of the present invention is the active filter according to claim 3,
The harmonic extraction means includes a high pass filter.

上記のようにローパスフィルタにより共振点付近の高調波電圧を低減しようとした場合、電圧フリッカ抑制の位相特性に影響が現れるが、本発明のように高調波抽出手段にハイパスフィルタを用いて高調波拡大抑制を併用することで、配電系統の共振点付近の高調波電圧を低減することができる。なお、上記ハイパスフィルタとしては、例えば、時定数をTとした場合に伝達関数Gが次式

Figure 2008048520
で表されるものを用いる。 When trying to reduce the harmonic voltage near the resonance point by using a low-pass filter as described above, the phase characteristics of voltage flicker suppression appear to be affected. However, as in the present invention, a high-pass filter is used for the harmonic extraction means. By using the expansion suppression together, the harmonic voltage near the resonance point of the distribution system can be reduced. As the high-pass filter, for example, the transfer function G h when the time constant was set to T h is the formula
Figure 2008048520
Is used.

本発明によれば、変動負荷の電流を検出することなく、配電系統における電圧フリッカを効果的に抑制することができるとともに電圧の安定化を図ることができる。   According to the present invention, voltage flicker in a distribution system can be effectively suppressed and voltage can be stabilized without detecting a current of a variable load.

図1に本発明の一実施形態として説明する配電系統モデル1の構成を示している。6.6kVの配電系統をモデル化し、配電変電所を電圧源(v)としている。実際の配電系統は4〜6フィーダで構成され、多数の需要家が接続しているが、ここでは1フィーダの幹線のみをモデル化している。 FIG. 1 shows a configuration of a power distribution system model 1 described as an embodiment of the present invention. A 6.6 kV distribution system is modeled, and the distribution substation is the voltage source (v s ). The actual power distribution system is composed of 4 to 6 feeders, and many consumers are connected. Here, only the trunk line of one feeder is modeled.

同図において、Lは配電変圧器の漏れインダクタンス、L,Lは配電線DLのインダクタンス、C1〜C3は力率改善用の進相コンデンサの静電容量、iはアクティブフィルタAFに引き込まれる高調波電流である。アクティブフィルタAFは、フィーダ幹線の末端に接続され、配電線DLとの接続点における電圧(以下、設置点電圧vと称する。)により電圧フリッカを抑制する。配電系統末端電圧(設置点電圧v)には電圧高調波が数倍に拡大する高調波拡大現象が確認できるが、アクティブフィルタAFはこの高調波の拡大を抑制する。 In the figure, L 1 is the leakage inductance of the distribution transformer, L 2 and L 3 are the inductances of the distribution line DL, C1 to C3 are the capacitances of the phase advance capacitors for power factor improvement, and i C is the active filter AF. Harmonic current drawn. The active filter AF is connected to the terminal of the feeder trunk line, and suppresses voltage flicker by a voltage at a connection point with the distribution line DL (hereinafter referred to as an installation point voltage v). In the distribution system terminal voltage (installation point voltage v), a harmonic expansion phenomenon in which the voltage harmonic expands several times can be confirmed, but the active filter AF suppresses the expansion of the harmonic.

図2に本実施形態のアクティブフィルタAFの構成を示している。アクティブフィルタAFは、設置点電圧vを検出する電圧検出手段としての検出回路2と、設置点電圧vから補償電流指令値i を生成する制御手段としてのコントローラ3と、コントローラ3によって駆動制御される電圧フリッカ抑制手段としての主回路4とを有している。 FIG. 2 shows the configuration of the active filter AF of the present embodiment. The active filter AF is drive-controlled by the detection circuit 2 as voltage detection means for detecting the installation point voltage v, the controller 3 as control means for generating the compensation current command value i * C from the installation point voltage v, and the controller 3. Main circuit 4 as voltage flicker suppression means.

主回路4は、交流側の配電線DLに接続した三相整合トランス4aと三相リアクトル4b(インダクタンスL)、IGBT(ゲート隔離型バイポーラトランジスタ)で構成される三相電圧型PWM変換器4c、及び直流コンデンサ4d(容量Cdc)を備えて構成される。主回路4は、直流コンデンサ4dの電圧vdcをコントローラ3に送る。 The main circuit 4 includes a three-phase voltage type PWM converter 4c configured by a three-phase matching transformer 4a connected to an AC distribution line DL, a three-phase reactor 4b (inductance L c ), and an IGBT (gate isolation type bipolar transistor). , And a DC capacitor 4d (capacitance C dc ). The main circuit 4 sends the voltage v dc of the DC capacitor 4 d to the controller 3.

コントローラ3では、直流コンデンサ4dの電圧vdcと電圧基準値v dcとを比較し、基本波電流の電源電圧と同相の電流Δi cdを調整して、直流コンデンサ4dの電圧vdcの平均電圧を一定にするように動作する。 The controller 3 compares the voltage v dc of the DC capacitor 4d with the voltage reference value v * dc , adjusts the current Δi * cd in phase with the power supply voltage of the fundamental current, and averages the voltage v dc of the DC capacitor 4d. Operates to keep the voltage constant.

図3にアクティブフィルタAFのコントローラ3の構成を示している。同図に示すように、コントローラ3は、図2の検出回路2で検出した三相交流電圧V=(v,v,v)を、回転座標の2成分(d,q)で表される値(v,v)に変換するd−q変換回路3a、d−q変換回路3aでd−q変換された電圧の高調波成分を抽出する高調波抽出手段としてのハイパスフィルタ(HPF)3b、ハイパスフィルタ3bで抽出した電圧高調波成分に高調波抑制ゲインKを乗算して高調波電流指令値(i Chd,i Chq)を生成する高調波抑制ゲイン乗算部3c、後述のように構成した基本波無効電流指令演算回路3iから出力される基本波無効電流指令値i Cfqと上記高調波抑制ゲイン乗算部3cのq出力成分i Chqとを加算する電流値演算手段としてのq成分加算部3d、後述の直流成分ゲイン乗算部3kから出力された直流電流値Δi Cdと高調波抑制ゲイン乗算部3cのd出力成分i Chdとを加算する電流値演算手段としてのd成分加算部3e、上記q成分加算部3dとd成分加算部3eの各出力(補償電流指令値i のq,d成分)i Cq,i Cdを三相交流の電流指令値I =(i Cu,i Cv,i Cw)に変換するd−q逆変換回路3f、上記d−q変換回路3aから出力された電圧(v,v)の振幅(二乗和の平方根)vampを演算する電圧振幅演算回路3g、設置点電圧振幅vampが系統電圧の基準値V ampとなるように基本波無効電流指令値i Cfqを自動調整する基本波無効電流指令演算回路3i、主回路4から出力される直流電圧値vdcと所定の指令値(直流電圧設定値)v dcとの差をとる直流電圧差演算部3j、直流電圧差演算部3jの出力(vdc−v dc)にゲインKdcを乗算して直流電流値Δi Cdを生成する直流成分ゲイン乗算部3k、及び上記d−q変換回路3a及びd−q逆変換回路3fに供給する三相交流の基本波(角周波数ωt )を発生する基本波発生回路3pを有している。 FIG. 3 shows the configuration of the controller 3 of the active filter AF. As shown in the figure, the controller 3 represents the three-phase AC voltage V = (v u , v v , v w ) detected by the detection circuit 2 in FIG. 2 as two components (d, q) of the rotational coordinates. A high-pass filter as a harmonic extraction means for extracting a harmonic component of the voltage dq-converted by the dq conversion circuit 3a and the dq conversion circuit 3a for conversion into the values (v d , v q ) HPF) 3b, multiplied harmonic suppression gain K V the voltage harmonic component extracted by the high pass filter 3b and harmonic current command value (i * Chd, i * Chq ) harmonic suppression gain multiplication unit 3c for generating, Current value calculation for adding the fundamental wave reactive current command value i * Cfq output from the fundamental wave reactive current command calculation circuit 3i configured as described later and the q output component i * Chq of the harmonic suppression gain multiplier 3c. Q component addition unit 3 as means , D component adding unit 3e as a current value calculating means for adding the d output component i * Chd the DC current value .DELTA.i * Cd outputted from the DC component gain multiplication unit 3k below harmonic suppression gain multiplication unit 3c, The outputs (q and d components of the compensation current command value i * C ) i * Cq and i * Cd of the q component addition unit 3d and the d component addition unit 3e are converted into current command values I * C = (i * Cu, i * Cv, i * d-q inverse conversion circuit 3f to be converted in Cw), the square root of the amplitude (the square sum of the d-q converter 3a outputted from the voltage (v d, v q)) v voltage amplitude calculation circuit 3g for calculating a # 038, installation point voltage amplitude v # 038 is a system voltage reference value V * # 038 become as fundamental reactive current command calculation circuit 3i for automatically adjusting the fundamental reactive current command value i * CFQ DC output from main circuit 4 A DC voltage difference calculation unit 3j that takes a difference between the voltage value v dc and a predetermined command value (DC voltage setting value) v * dc, and a gain K dc to the output (v dc −v * dc ) of the DC voltage difference calculation unit 3j And a three-phase AC fundamental wave (angular frequency ωt) supplied to the DC component gain multiplier 3k that generates a DC current value Δi * Cd and the dq conversion circuit 3a and the dq inverse conversion circuit 3f. Has a fundamental wave generating circuit 3p.

図3に示したコントローラ3によれば、アクティブフィルタAFの電流指令値I =(i Cu,i Cv,i Cw)は、電圧フリッカ抑制制御、高調波拡大抑制制御、及び直流電圧制御によって決定される。このうち電圧フリッカ抑制制御の手順は次の通りである。電圧フリッカの抑制には電圧検出方式を用いる。すなわち、まず検出回路2で検出した設置点電圧vの成分v,v,vを、d−q変換回路3aにより角周波数ωt でd−q座標上の値v,vに変換する。この変換は、次式に従って行われる。

Figure 2008048520
次に、v,vを電圧振幅演算回路3gに入力して、瞬時電圧振幅vampを次式で演算する。
Figure 2008048520
そして基本波無効電流指令演算回路3iでvampと系統電圧の基準値V ampとの差から基本波無効電流指令値のq成分i Cfqを生成する。従って、電圧フリッカ抑制のための無効電流指令値i Cfqは次式で与えられる。
Figure 2008048520
なお、PI制御器や位相補償、帯域制限などの伝達関数をGとし、フィードバックの偏差e=V amp−vampを考慮すれば、電流指令値のラプラス変換は次式で表される。
Figure 2008048520
一方、高調波拡大抑制制御の手順は次の通りである。すなわち、上記と同様に設置点電圧を検出してd−q変換を行った後、ハイパスフィルタGを用いて抽出した交流成分vhd,vhqにゲインKを乗じて、高調波拡大抑制制御のための電流指令値i Chd,i Chqを次式から求める。
Figure 2008048520
ここで、アクティブフィルタAFの電流制御が理想的に動作する電流値がiChd=i Chd,Chq=i Chqであると仮定すると、設置点電圧vの高調波成分vに対して、アクティブフィルタAFは1/K [Ω]の抵抗として動作する。つまり、アクティブフィルタAFは、配電系統の高調波に対してダンピング抵抗として動作し、抵抗値を決めるゲインKを調整することにより設置点だけでなくフィーダ全体の高調波拡大現象を抑制することができる。 According to the controller 3 shown in FIG. 3, the current command value I * C = (i * Cu , i * Cv , i * Cw ) of the active filter AF is the voltage flicker suppression control, harmonic expansion suppression control, and direct current Determined by voltage control. Among these, the procedure of voltage flicker suppression control is as follows. A voltage detection method is used to suppress voltage flicker. That is, first, the components v u , v v , v w of the installation point voltage v detected by the detection circuit 2 are converted into values v d , v q on the dq coordinate at the angular frequency ωt by the dq conversion circuit 3a. To do. This conversion is performed according to the following equation.
Figure 2008048520
Next, v d and v q are input to the voltage amplitude calculation circuit 3g, and the instantaneous voltage amplitude v amp is calculated by the following equation.
Figure 2008048520
Then, the fundamental wave reactive current command calculation circuit 3i generates the q component i * Cfq of the fundamental wave reactive current command value from the difference between v amp and the reference value V * amp of the system voltage. Accordingly, the reactive current command value i * Cfq for suppressing voltage flicker is given by the following equation.
Figure 2008048520
If the transfer function such as the PI controller, phase compensation, and band limitation is Gp , and the feedback deviation e = V * amp− vamp is taken into account, the Laplace transform of the current command value is expressed by the following equation.
Figure 2008048520
On the other hand, the procedure of harmonic expansion suppression control is as follows. That is, after detecting the installation point voltage and performing dq conversion in the same manner as described above, the harmonic components are suppressed by multiplying the AC components v hd and v hq extracted using the high-pass filter G h by the gain K v. The current command values i * Chd and i * Chq for control are obtained from the following equations.
Figure 2008048520
Here, assuming that the current value at which the current control of the active filter AF ideally operates is i Chd = i * Chd, i Chq = i * Chq , the harmonic component v h of the installation point voltage v The active filter AF operates as a resistance of 1 / K V [Ω]. In other words, the active filter AF is able to suppress the harmonic expansion phenomenon of the entire feeder well established point by adjusting the gain K V which acts as damping resistance, determine the resistance values for the harmonics of the distribution system it can.

一方、直流電圧制御の手順は次の通りである。直流電圧制御は直流コンデンサ電圧vdcの平均値が一定となるようにフィードバック制御を行う。すなわち直流コンデンサ電圧vdcと指令値v dcとを比較し、フィードバックゲインKdcを乗じて基本波有効電流指令値i Cfdを次式で与える。

Figure 2008048520
なお、アクティブフィルタAFは、瞬時無効電力を制御して電圧フリッカを抑制するため、原理的な直流コンデンサ電圧に変動は生じない。従って、直流電圧制御は、電圧フリッカ抑制制御及び高調波拡大抑制制御の特性にほとんど影響しない。 On the other hand, the procedure of DC voltage control is as follows. In the DC voltage control, feedback control is performed so that the average value of the DC capacitor voltage v dc is constant. That is, the direct-current capacitor voltage v dc is compared with the command value v * dc and multiplied by the feedback gain K dc to give the fundamental wave active current command value i * Cfd by the following equation.
Figure 2008048520
Note that the active filter AF controls the instantaneous reactive power to suppress voltage flicker, so that the fundamental DC capacitor voltage does not fluctuate. Therefore, the DC voltage control hardly affects the characteristics of the voltage flicker suppression control and the harmonic expansion suppression control.

以上のようにして与えられる電圧フリッカ抑制制御、高調波拡大抑制制御、及び直流電圧制御の電流指令値をd−q座標上で加算する。そして加算した電流指令値に逆変換を行って各相の電流指令値i Cu, i Cv,i Cwを得る。この各相の電流指令値i Cu, i Cv,i Cwを図2に示すPWM変換器4cに与えることにより、電圧フリッカ抑制制御、高調波拡大抑制制御、及び直流電圧制御が実現される。なお、電流制御には2サンプル設定のデッドビート制御を用いるが、この場合、電流制御系の伝達関数Gc(s)は次式となる。

Figure 2008048520
以下では直流電圧制御の影響を無視し、電流制御系の伝達関数を考慮する。この場合、電圧フリッカ抑制装置の伝達関数は、
Figure 2008048520
となる。 The current command values for voltage flicker suppression control, harmonic expansion suppression control, and DC voltage control given as described above are added on the dq coordinate. Then, inverse conversion is performed on the added current command values to obtain current command values i * Cu , i * Cv , i * Cw for each phase. By applying the current command values i * Cu , i * Cv , i * Cw of each phase to the PWM converter 4c shown in FIG. 2, voltage flicker suppression control, harmonic expansion suppression control, and DC voltage control are realized. The The current control uses a 2-beat setting deadbeat control. In this case, the transfer function Gc (s) of the current control system is expressed by the following equation.
Figure 2008048520
In the following, the influence of DC voltage control is ignored and the transfer function of the current control system is considered. In this case, the transfer function of the voltage flicker suppression device is
Figure 2008048520
It becomes.

図4に基本波無効電流指令演算回路3iの構成を示している。この制御回路3iは、(V amp−vamp)の正・負に応じて正又は負の信号を出力する正負検出手段としての正負(符号)検出器31と、その出力の符号に応じてアップ/ダウンすることにより、正/負の数に応じた値を出力する計数手段としてのアップダウンカウンタ32と、(V amp−vamp)に比例ゲインKを乗じる乗算部33と、PI制御器や位相補償、帯域制限などの伝達関数G34により前記基本波無効電流指令値i Cfqを生成する基本波無効電流指令値演算手段を有している。 FIG. 4 shows the configuration of the fundamental wave reactive current command calculation circuit 3i. The control circuit 3i includes a positive / negative (sign) detector 31 serving as a positive / negative detection means for outputting a positive or negative signal according to the positive / negative of (V * amp− v amp ), and the sign of the output. An up / down counter 32 as counting means for outputting a value corresponding to a positive / negative number by up / down, a multiplier 33 for multiplying (V * amp− v amp ) by a proportional gain K P , PI A fundamental wave reactive current command value calculating means for generating the fundamental wave reactive current command value i * Cfq by a transfer function G p 34 such as a controller, phase compensation, band limitation, and the like is provided.

以上に説明したように、アクティブフィルタAFによる電圧フリッカの抑制は、電圧フリッカを検出して行われるフィードバック制御である。以下ではこのフィードバック制御の安定性について評価する。   As described above, suppression of voltage flicker by the active filter AF is feedback control performed by detecting voltage flicker. In the following, the stability of this feedback control will be evaluated.

<特性解析>
アクティブフィルタAFによる電圧フリッカ抑制の特性について解析する。まず配電系統を含むシステム全体をd−q変換することによりフリッカ抑制制御の伝達関数を導出する。図5に伝達関数の導出に用いる簡略化された配電系統を示している。同図において、rは配電線DLの抵抗成分、Lは配電線DLのインダクタンス、Cは力率改善用の進相コンデンサの静電容量である。配電線DLの末端には、アクティブフィルタAL及びフリッカ発生装置FGが接続している。
<Characteristic analysis>
The characteristics of voltage flicker suppression by the active filter AF are analyzed. First, the transfer function of flicker suppression control is derived by dq conversion of the entire system including the distribution system. FIG. 5 shows a simplified distribution system used to derive the transfer function. In the figure, r is the resistance component of the distribution line DL, L is the inductance of the distribution line DL, and C is the capacitance of the phase advance capacitor for power factor improvement. An active filter AL and a flicker generator FG are connected to the end of the distribution line DL.

ここで図5に示す回路の各相の回路方程式は、

Figure 2008048520
と表すことができる。この式からiを消去して整理すると、
Figure 2008048520
となる。ここでこの式は2次の微分を含んでいるが、n次の微分項
Figure 2008048520
のd−q変換は、
Figure 2008048520
であるので、これを用いて(12)式をd−q変換すると、
Figure 2008048520
となる。ただし、
Figure 2008048520
である。さらにこの式をラプラス変換すると、
Figure 2008048520
となる。ただし、
Figure 2008048520
である。 Here, the circuit equation of each phase of the circuit shown in FIG.
Figure 2008048520
It can be expressed as. If i S is deleted from this formula and arranged,
Figure 2008048520
It becomes. Here, this equation includes a second-order derivative, but an n-th derivative term.
Figure 2008048520
The dq transformation of
Figure 2008048520
Therefore, using this, when the equation (12) is dq transformed,
Figure 2008048520
It becomes. However,
Figure 2008048520
It is. Furthermore, if this equation is Laplace transformed,
Figure 2008048520
It becomes. However,
Figure 2008048520
It is.

=I=0のときは系統電圧に電圧変動がない初期状態である。このときの系統電圧をVd0,Vq0とすると

Figure 2008048520
の関係となる。
従って、(17),(19)式より、補償すべき電圧変動分ΔV=V−Vd0,ΔV=V−Vq0は、
Figure 2008048520
となる。 When I d = I q = 0, the system voltage is in an initial state with no voltage fluctuation. If the system voltage at this time is V d0 , V q0
Figure 2008048520
It becomes the relationship.
Therefore, from the equations (17) and (19), the voltage fluctuations to be compensated ΔV d = V d −V d0 and ΔV q = V q −V q0 are
Figure 2008048520
It becomes.

一方、IdとIqはフリッカ発生源とアクティブフィルタに流れる電流の和であり、

Figure 2008048520
である。これを(20)式に代入すると
Figure 2008048520
となる。ただし、D=A+K,D=A+Kである。 On the other hand, Id and Iq are the sum of the current flowing through the flicker generation source and the active filter,
Figure 2008048520
It is. Substituting this into equation (20)
Figure 2008048520
It becomes. However, a D 1 = A 1 + K V G h B 1, D 2 = A 2 + K V G h B 2.

図3のブロック線図における電圧振幅演算回路3gは非線形な伝達関数を持つが、vampについての小信号近似は、

Figure 2008048520
となる。ここでvq0=0と仮定すると、
Figure 2008048520
と近似することができる。(22),(24)式より、電圧フリッカ抑制の制御ループの一巡伝達関数は、
Figure 2008048520
となる。 The voltage amplitude calculation circuit 3g in the block diagram of FIG. 3 has a nonlinear transfer function, but the small signal approximation for v amp is
Figure 2008048520
It becomes. Assuming that v q0 = 0,
Figure 2008048520
And can be approximated. From Equations (22) and (24), the loop transfer function of the control loop for suppressing voltage flicker is
Figure 2008048520
It becomes.

またvampとvd0はほぼ等しいと考えると、電圧振幅の偏差eは、

Figure 2008048520
と近似することができる。(26)式を(22)式に代入すると、
Figure 2008048520
となる。従って、電圧フリッカ抑制を行った場合の電圧フリッカ発生源の電流と電圧フリッカΔVamp(s)の関係は、
Figure 2008048520
となる。 Also, assuming that v amp and v d0 are substantially equal, the deviation e of the voltage amplitude is
Figure 2008048520
And can be approximated. Substituting equation (26) into equation (22),
Figure 2008048520
It becomes. Therefore, the relationship between the current of the voltage flicker generation source and the voltage flicker ΔVamp (s) when the voltage flicker suppression is performed is
Figure 2008048520
It becomes.

<シミュレーション>
次に、上記伝達関数によって導かれる電圧フリッカ抑制制御の制御特性評価を行うべく、図5に示すモデルについてシミュレーションを行った。またシミュレーションの結果をボード線図と比較した。図6にシミュレーションに用いた回路定数を示している。なお、シミュレーションには電力系統解析用ソフトウエアであるPSCADを用いた。またシミュレーションは図7に示す条件1,2のそれぞれについて行った。各条件1,2共に比例ゲインK=0.3A/Vに設定している。また条件2では高周波に対するゲインを低減するためカットオフ周波数30Hzのローパスフィルタを挿入している。
<Simulation>
Next, a simulation was performed on the model shown in FIG. 5 in order to evaluate the control characteristics of the voltage flicker suppression control guided by the transfer function. The simulation results were compared with the Bode diagram. FIG. 6 shows circuit constants used in the simulation. Note that PSCAD, which is power system analysis software, was used for the simulation. The simulation was performed for each of conditions 1 and 2 shown in FIG. In both conditions 1 and 2, the proportional gain K P = 0.3 A / V is set. In condition 2, a low-pass filter with a cutoff frequency of 30 Hz is inserted in order to reduce the gain for high frequency.

図8に電圧フリッカ抑制制御の一巡伝達関数のボード線図を示している。条件1では、d−q軸上で280Hzの周波数にゲインの最大値で0dBに達し、位相が180度反転している。したがって、電圧フリッカ抑制制御を用いて電圧偏差に比例した補償電流を流すとKp=0.3A/Vで安定限界に達してしまう。このゲイン特性のピークは回路の共振周波数付近に現れており、系統の共振によって電圧フリッカ抑制の安定性が決まる。これに対し、条件2ではゲイン特性は全周波数領域で−20dB以下となっている。またフィルタによる位相遅れにより位相特性は150Hz付近で180゜となっているが、これによりカットオフ周波数以上のゲインが抑えられ、ゲイン余有が47dBに増加している。なお、このときの安定限界はK=50A/V付近である。 FIG. 8 shows a Bode diagram of a circuit transfer function of voltage flicker suppression control. In condition 1, the maximum gain value reaches 0 dB at a frequency of 280 Hz on the dq axis, and the phase is inverted by 180 degrees. Therefore, if a compensation current proportional to the voltage deviation is supplied using voltage flicker suppression control, the stability limit is reached at Kp = 0.3 A / V. The peak of the gain characteristic appears near the resonance frequency of the circuit, and the stability of voltage flicker suppression is determined by the resonance of the system. On the other hand, under the condition 2, the gain characteristic is −20 dB or less in the entire frequency region. Further, the phase characteristic is 180 ° near 150 Hz due to the phase delay caused by the filter, which suppresses the gain above the cutoff frequency and increases the gain margin to 47 dB. The stability limit at this time is around K p = 50 A / V.

図9Aに条件1の場合のシミュレーション結果を、図9Bに条件2の場合のシミュレーション結果をそれぞれ示している。このシミュレーションでは、フリッカ発生源から周波数5Hz、実行値8Aのフリッカ成分を持つ無効電流を流し、K=20A/Vで電流制御を行った。 FIG. 9A shows a simulation result in the case of condition 1, and FIG. 9B shows a simulation result in the case of condition 2. In this simulation, a reactive current having a flicker component having a frequency of 5 Hz and an execution value of 8 A is supplied from a flicker generation source, and current control is performed at K v = 20 A / V.

図9Aは条件1についてゲインを(a)K=0.3A/V,(b)K=0.35A/Vとした場合の、比例ゲインK,補償すべき電圧変動分ΔV,アクティブフィルタAFに流れ込む電流iの波形である。Kは当初0A/Vに設定し、200msの期間に増加させている。(a)K=0.3A/Vの場合はΔV,i共に安定に制御されているが、(b)K=0.35A/Vの場合はΔV,iが280Hzの振動を伴って発散している。 FIG. 9A shows the proportional gain K P and the voltage fluctuation ΔV d to be compensated when the gain is (a) K P = 0.3 A / V and (b) K P = 0.35 A / V with respect to the condition 1. It is a waveform of the current i C flowing into the active filter AF. K P is initially set to 0 A / V and is increased over a period of 200 ms. (A) Both ΔV d and i C are stably controlled when K P = 0.3 A / V, but (b) ΔV d and i C are 280 Hz when K P = 0.35 A / V. Diverging with vibration.

図9Bは、条件2についてゲインを(a)K=45A/V,(b)K=50A/Vとした場合の、K,ΔV,iの波形である。(a)K=45A/Vの場合は安定しているが、(b)K=50A/Vの場合は不安定である。 FIG. 9B shows waveforms of K P , ΔV d , and i C when the gain is (a) K P = 45 A / V and (b) K P = 50 A / V with respect to Condition 2. (A) It is stable when K P = 45 A / V, but it is unstable when (b) K P = 50 A / V.

以上のように、解析結果とシミュレーション結果とはほぼ一致しており、前出の(25)式で表される伝達関数の妥当性を確認することができた。   As described above, the analysis result and the simulation result almost coincided, and the validity of the transfer function represented by the above equation (25) could be confirmed.

次に、上記伝達関数を用いて、電圧フリッカ抑制を適用した場合の電圧フリッカ抑制効果を導出する。本実施形態では、電圧フリッカ抑制を適用した場合の抑制効果を、抑制前(K,K=0A/V)と抑制後の電圧フリッカの比により評価する。前出の(28)式にK,K=0A/Vを代入すると、フリッカ抑制前の電圧フリッカは、次式で表される。

Figure 2008048520
そして電圧フリッカの抑制効果は、(28)式のΔVampを用いて、
Figure 2008048520
で表わすことができる。 Next, the voltage flicker suppression effect when voltage flicker suppression is applied is derived using the above transfer function. In the present embodiment, the suppression effect when voltage flicker suppression is applied is evaluated by the ratio of voltage flicker before suppression (K P , K V = 0 A / V) and after suppression. When K P , K V = 0 A / V is substituted into the above equation (28), the voltage flicker before flicker suppression is expressed by the following equation.
Figure 2008048520
The voltage flicker suppression effect is obtained by using ΔV amp in the equation (28).
Figure 2008048520
It can be expressed as

<高調波拡大抑制の併用>
前述したように、配電系統には共振点が存在し、ゲイン特性にピークが存在する。このため、電圧フリッカ抑制のフィードバックゲインを高く設定することは困難である。そこで本実施形態では、高調波拡大抑制を併用することにより配電系統の共振を抑制している。
<Combination of harmonic expansion suppression>
As described above, there are resonance points in the distribution system, and there are peaks in the gain characteristics. For this reason, it is difficult to set a high feedback gain for suppressing voltage flicker. Therefore, in this embodiment, resonance of the distribution system is suppressed by using harmonic expansion suppression together.

図10に高調波拡大抑制を併用した場合の一巡伝達関数のボード線図を示している。同図は図3において高調波検出フィルタ(ハイパスフィルタ3b)の部分に時定数Tch=1/15s、Gが次式

Figure 2008048520
で定義される一次ローパスフィルタを用い、Kv=1A/Vとした場合である。図10に示すように、高調波抑制制御によってゲイン特性に存在していたピークが良好に抑えられていることがわかる。なお、ゲイン余有は24dBであるので安定限界はK=4.7A/Vである。 FIG. 10 shows a Bode diagram of a round transfer function when harmonic expansion suppression is used together. In FIG. 3, the time constant T ch = 1/15 s and G h in the harmonic detection filter (high-pass filter 3b) in FIG.
Figure 2008048520
This is a case where the first-order low-pass filter defined by (1) is used and Kv = 1 A / V. As shown in FIG. 10, it can be seen that the peak existing in the gain characteristic is well suppressed by the harmonic suppression control. Since the gain margin is 24 dB, the stability limit is K P = 4.7 A / V.

図11に電圧フリッカを制御する比例ゲインKを4.5A/Vに設定したときの電圧フリッカの抑制効果を示している。同図から理解されるように、高調波拡大抑制を併用することにより20Hz以下の電圧フリッカに対する抑制効果を−5.7dBに改善することができる。しかし300Hz付近と1kHz以上の高調波電圧が増幅されている。このうち300Hzの高調波電圧については制御ゲインKを増加することにより抑制が可能であるが、1kHzの高調波電圧はむしろ増加する。これは電圧フリッカの検出値に高調波成分が混入し、位相遅れが生じるためである。 FIG. 11 shows the effect of suppressing voltage flicker when the proportional gain K P for controlling voltage flicker is set to 4.5 A / V. As understood from the figure, the suppression effect on voltage flicker of 20 Hz or less can be improved to −5.7 dB by using the harmonic expansion suppression together. However, harmonic voltages near 300 Hz and 1 kHz or higher are amplified. While it is possible suppressed by increasing the control gain K V for harmonic voltage of these 300 Hz, 1 kHz harmonic voltage increases rather. This is because harmonic components are mixed in the detected value of the voltage flicker, resulting in a phase delay.

このような高調波電圧は、例えばローパスフィルタを用いて帯域制限を行うことで抑制することができる。ここでローパスフィルタを用いて配電系統の共振点付近の高調波電圧を低減するには遮断周波数を30Hz程度に設定する必要があるが、この場合、電圧フリッカ抑制の位相特性に影響が現れる。一方、高調波拡大抑制を併用すれば配電系統の共振点付近の高調波電圧を低減させることができる。この場合、ローパスフィルタの遮断周波数は1kHz以上の高調波成分の増大が低減されるように設定すればよく、これにより電圧フリッカ抑制の位相特性の変化を低減することができる。   Such a harmonic voltage can be suppressed by performing band limitation using, for example, a low-pass filter. Here, in order to reduce the harmonic voltage near the resonance point of the distribution system using the low-pass filter, it is necessary to set the cut-off frequency to about 30 Hz. In this case, the phase characteristics of voltage flicker suppression are affected. On the other hand, if the harmonic expansion suppression is used in combination, the harmonic voltage near the resonance point of the distribution system can be reduced. In this case, the cut-off frequency of the low-pass filter may be set so as to reduce the increase in harmonic components of 1 kHz or more, thereby reducing the change in phase characteristics for suppressing voltage flicker.

図12に帯域制限した一巡伝達関数のボード線図を示す(K=53A/V)。このボード線図では、電圧フリッカ抑制の補償器(基本波無効電流指令演算回路3i)をGが次式で表される二次のローパスフィルタとし、

Figure 2008048520
=1/50sとした。また高調波拡大抑制には、Gが次式で表される二次のハイパスフィルタ
Figure 2008048520
を用い、T=1/30s,K=2A/Vとした。図12に示すように、ローパスフィルタを用いることで高周波成分に対するゲインを大幅に低減できることがわかる。またこのときの位相余有は43゜であり、安定性も大幅に改善されている。 FIG. 12 shows a Bode diagram of the circular transfer function with the band limited (K P = 53 A / V). In this Bode diagram, the voltage flicker suppression compensator (fundamental wave reactive current command calculation circuit 3i) is a second-order low-pass filter in which GP is expressed by the following equation:
Figure 2008048520
T c was set to 1/50 s. In order to suppress harmonic expansion, a second-order high-pass filter in which G h is expressed by the following equation:
Figure 2008048520
And T h = 1/30 s and K v = 2 A / V. As shown in FIG. 12, it can be seen that the gain for the high frequency component can be significantly reduced by using the low pass filter. Further, the phase margin at this time is 43 °, and the stability is greatly improved.

図13に電圧フリッカ抑制効果ΔVamp/ΔVamp0を示している。同図に示すように1〜20Hzに対する抑制効果は−16dB以下であり、1〜10Hzに限れば抑制効果は−20dB以下であり、電圧フリッカが1/10に低減されている。また配電系統の共振点300Hz付近の高調波電圧は−6dB程度に、1kHz以上の高調波電圧についてはほぼ0dBに低減されている。 Shows the voltage flicker suppressing effect ΔV amp / ΔV amp0 Figure 13. As shown in the figure, the suppression effect for 1 to 20 Hz is -16 dB or less, and if limited to 1 to 10 Hz, the suppression effect is -20 dB or less, and the voltage flicker is reduced to 1/10. The harmonic voltage near the resonance point of 300 Hz in the distribution system is reduced to about -6 dB, and the harmonic voltage of 1 kHz or more is reduced to almost 0 dB.

<実験結果>
図14に実験波形を示している。実験では(32)、(33)式の伝達関数を有するフィルタを使用している。また電圧フリッカ抑制ゲインである比例ゲインK=53A/V、高調波拡大抑制ゲインK=2A/Vとしている。
<Experimental result>
FIG. 14 shows experimental waveforms. In the experiment, a filter having a transfer function of equations (32) and (33) is used. Further, the proportional gain K P = 53 A / V and the harmonic expansion suppression gain K V = 2 A / V, which are voltage flicker suppression gains.

図14はフリッカ発生源の無効電流が遅れ5Aから進み5Aにステップ的に変化した場合であり、(a)は電圧フリッカ抑制装置を停止している場合である。この場合は電流フリッカの位相変化に伴ってd軸電圧ΔVに約5Vの電圧変化が現れている。またd軸電圧ΔVd及びq軸電圧ΔVqには2次、6次の電圧高調波が含まれている。これは系統電圧の逆送電圧と5次、7次高調波成分によるものと考えられる。 FIG. 14 shows the case where the reactive current of the flicker generation source changes from the delay 5A to the advance 5A in a stepwise manner, and (a) shows the case where the voltage flicker suppressing device is stopped. In this case, the voltage change of about 5V to the d-axis voltage [Delta] V d with the phase change of the current flicker appearing. The d-axis voltage ΔVd and the q-axis voltage ΔVq include second-order and sixth-order voltage harmonics. This is considered to be due to the reverse voltage of the system voltage and the fifth and seventh harmonic components.

一方、(b)は電圧フリッカ抑制装置を動作した場合である。この場合はΔVの電圧変化が抑制されている。またΔvの6次高調波は抑制されているが、2次成分はほとんど低減していない。これは図13に示すように100Hz付近の抑制効果がほぼ0dBであるためである。 On the other hand, (b) shows a case where the voltage flicker suppressing device is operated. This voltage change [Delta] V d If is suppressed. Further, the sixth harmonic of Δv q is suppressed, but the second order component is hardly reduced. This is because the suppression effect in the vicinity of 100 Hz is almost 0 dB as shown in FIG.

図15乃至図17にフリッカ発生源の無効電流を正弦波状に±5A変動させて電圧フリッカを発生した場合の実験結果を示している。図15はフリッカ周波数fを1Hzに、図16はフリッカ周波数fを5Hzに、図17はフリッカ周波数fを25Hzにそれぞれ設定した場合である。いずれの場合においても(a)電圧フリッカ抑制装置を停止している場合はΔVdに約5Vの電圧フリッカが現れているが、(b)電圧フリッカ抑制装置が動作した場合は電圧フリッカが約1/10に抑制されている。 FIGS. 15 to 17 show experimental results when voltage flicker is generated by changing the reactive current of the flicker generation source by ± 5 A in a sine wave form. 15 shows the case where the flicker frequency f f is set to 1 Hz, FIG. 16 shows the case where the flicker frequency f f is set to 5 Hz, and FIG. 17 shows the case where the flicker frequency f f is set to 25 Hz. In any case, (a) when the voltage flicker suppressing device is stopped, a voltage flicker of about 5 V appears in ΔVd, but (b) when the voltage flicker suppressing device is operated, the voltage flicker is about 1 / 10 is suppressed.

図18は電圧フリッカの測定結果である。フリッカ発生源で1〜25Hzの正弦波状電流フリッカを発生し、フーリエ変換により電圧フリッカ抑制装置動作前後のΔVampを求めた。実験では1〜10Hzの範囲で電圧フリッカを18dB低減している。また実験結果と前述の理論値の特性とはほぼ一致している。 FIG. 18 shows measurement results of voltage flicker. A sine wave current flicker of 1 to 25 Hz was generated from a flicker generation source, and ΔV amp before and after the operation of the voltage flicker suppression device was obtained by Fourier transform. In the experiment, the voltage flicker is reduced by 18 dB in the range of 1 to 10 Hz. Moreover, the experimental result and the characteristic of the above-mentioned theoretical value are almost in agreement.

以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。   The above description of the embodiment is intended to facilitate understanding of the present invention and is not intended to limit the present invention. It goes without saying that the present invention can be changed and improved without departing from the gist thereof, and that the present invention includes equivalents thereof.

本発明の一実施形態として説明する配電系統モデル1の構成を示す図である。It is a figure which shows the structure of the power distribution system model 1 demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明するアクティブフィルタAFの構成を示す図である。It is a figure which shows the structure of the active filter AF demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明するコントローラ3の構成を示す図である。It is a figure which shows the structure of the controller 3 demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する基本波無効電流指令演算回路3iの構成を示す図である。It is a figure which shows the structure of the fundamental wave reactive current command calculating circuit 3i demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する伝達関数の導出に用いた簡略化された配電系統を示す図である。It is a figure which shows the simplified power distribution system used for derivation | leading-out of the transfer function demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明するシミュレーションに用いた回路定数を示す図である。It is a figure which shows the circuit constant used for the simulation demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明するシミュレーションの条件を示す図である。It is a figure which shows the conditions of the simulation demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する電圧フリッカ抑制制御の一巡伝達関数のボード線図である。It is a Bode diagram of a circuit transfer function of voltage flicker suppression control explained as an embodiment of the present invention. 本発明の一実施形態として説明する条件1の場合のシミュレーション結果を示す図である。It is a figure which shows the simulation result in the case of the conditions 1 demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する条件2の場合のシミュレーション結果を示す図である。It is a figure which shows the simulation result in the case of the conditions 2 demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する高調波拡大抑制を併用した場合の一巡伝達関数のボード線図である。It is a Bode diagram of a circuit transfer function when using harmonic expansion suppression explained as one embodiment of the present invention together. 本発明の一実施形態として説明する電圧フリッカを制御する比例ゲインKを4.5A/Vに設定したときの電圧フリッカの抑制効果を示す図である。Is a diagram showing the inhibitory effect of voltage flicker when the proportional gain K P to control the voltage flicker described as an embodiment was set at 4.5A / V of the present invention. 本発明の一実施形態として説明する帯域制限した一巡伝達関数のボード線図である。FIG. 4 is a Bode diagram of a band-limited circuit transfer function described as an embodiment of the present invention. 本発明の一実施形態として説明する電圧フリッカ抑制効果ΔVamp/ΔVamp0を示す図である。Voltage flicker suppressing effect ΔV amp / ΔV amp0 described as an embodiment of the present invention. FIG. 本発明の一実施形態として説明する、フリッカ発生源の無効電流が遅れ5Aから進み5Aにステップ的に変化した場合の実験波形を示す図である。It is a figure which shows the experimental waveform when the reactive current of a flicker generation source changes stepwise from 5 A of delays to 5 A demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する、フリッカ発生源の無効電流を正弦波状に±5A変動させて電圧フリッカを発生し、フリッカ周波数fを1Hzに設定した場合の実験結果を示す図である。It is a figure which shows the experimental result at the time of setting the flicker frequency ff to 1 Hz by changing the reactive current of a flicker generation source by varying ± 5 A in a sine wave shape, and setting the flicker frequency f f as an embodiment of the present invention. 本発明の一実施形態として説明する、フリッカ発生源の無効電流を正弦波状に±5A変動させて電圧フリッカを発生し、フリッカ周波数fを5Hzに設定した場合の実験結果を示す図である。It is a figure which shows the experimental result at the time of setting the flicker frequency ff to 5 Hz by changing the reactive current of a flicker generation source as a sine wave shape by varying ± 5 A, and setting the flicker frequency f f as one embodiment of the present invention. 本発明の一実施形態として説明する、フリッカ発生源の無効電流を正弦波状に±5A変動させて電圧フリッカを発生し、フリッカ周波数fを25Hzに設定した場合の実験結果を示す図である。It is a figure which shows the experimental result at the time of changing the reactive current of a flicker generation source to sine wave form +/- 5A, generating voltage flicker, and setting the flicker frequency ff to 25 Hz demonstrated as one Embodiment of this invention. 本発明の一実施形態として説明する電圧フリッカの測定結果を示す図である。It is a figure which shows the measurement result of the voltage flicker demonstrated as one Embodiment of this invention.

符号の説明Explanation of symbols

AF アクティブフィルタ
DL 配電線
L1〜L3 インダクタンス
v 設置点電圧
2 検出回路
3a d−q変換回路
3b ハイパスフィルタ
3c 高調波抑制ゲイン乗算部
3d,3e 加算部
3f d−q逆変換回路
3g 電圧振幅演算回路
3i 基本波無効電流指令演算回路
3j 直流電圧差演算部
3k 直流成分ゲイン乗算部
3p 基本波発生回路
4 主回路
4a 三相整合トランス
4b 三相リアクトル
4c 三相電圧型PWM変換器
4d 直流コンデンサ
3l 正負検出器
32 アップダウンカウンタ
33 ゲイン乗算部
34 PI制御器や位相補償、帯域制限などの伝達関数G
AF active filter DL distribution line L1-L3 inductance v installation point voltage 2 detection circuit 3a dq conversion circuit 3b high pass filter 3c harmonic suppression gain multiplication unit 3d, 3e addition unit 3f dq inverse conversion circuit 3g voltage amplitude calculation circuit 3i Fundamental wave reactive current command calculation circuit 3j DC voltage difference calculation unit 3k DC component gain multiplication unit 3p Fundamental wave generation circuit 4 Main circuit 4a Three-phase matching transformer 4b Three-phase reactor 4c Three-phase voltage type PWM converter 4d DC capacitor 3l Positive / negative Detector 32 Up / down counter 33 Gain multiplier 34 Transfer function G p such as PI controller, phase compensation, band limitation

Claims (8)

配電線との接続点における電圧である設置点電圧vを検出する電圧検出手段と、
前記電圧検出手段によって検出された前記設置点電圧vから補償電流指令値i を生成する制御手段と、
前記補償電流指令値i に応じて補償電流iを制御する電流制御手段と
を有し、
前記制御手段は、
前記設置点電圧vの高調波成分vを抽出する高調波抽出手段と、
前記高調波成分vにゲインKを乗じて高調波抑制電流指令値i Chを生成する高調波抑制ゲイン乗算部と、
前記設置点電圧vの瞬時電圧振幅vampと系統電圧の基準値V ampとの差から電圧フリッカを演算する電圧フリッカ演算手段と、
前記電圧フリッカ演算手段で得られた電圧フリッカ(V amp−vamp)に基づいて、電圧フリッカを抑制するように基本波無効電流指令値i Cfqを調整する基本波無効電流指令演算手段と、
前記高調波抑制電流指令値i Chと前記基本波無効電流指令値i Cfqから前記補償電流指令値i を演算する電流演算手段と
を有することを特徴とするアクティブフィルタ。
Voltage detecting means for detecting an installation point voltage v which is a voltage at a connection point with the distribution line;
Control means for generating a compensation current command value i * C from the installation point voltage v detected by the voltage detection means;
Current control means for controlling the compensation current i C according to the compensation current command value i * C ,
The control means includes
Harmonic extraction means for extracting a harmonic component v h of the installation point voltage v;
A harmonic suppression gain multiplier that multiplies the harmonic component v h by a gain K v to generate a harmonic suppression current command value i * Ch ;
Voltage flicker calculation means for calculating voltage flicker from the difference between the instantaneous voltage amplitude v amp of the installation point voltage v and the reference value V * amp of the system voltage;
A fundamental wave reactive current command computing means for adjusting a fundamental wave reactive current command value i * Cfq so as to suppress voltage flicker based on the voltage flicker (V * amp− v amp ) obtained by the voltage flicker computing means; ,
An active filter comprising: current calculation means for calculating the compensation current command value i * C from the harmonic suppression current command value i * Ch and the fundamental reactive current command value i * Cfq .
請求項1に記載のアクティブフィルタであって、
前記基本波無効電流指令演算手段は、
前記電圧フリッカ(V amp−vamp)の積分を演算する積分手段あるいは、前記電圧フリッカ(V amp−vamp)の正負を検出する正負検出手段と前記正負検出手段で検出した正/負の数に応じた値を出力する計数手段とによる、V ampを出力する手段と、
前記電圧フリッカ(V amp−vamp)に比例ゲインKを乗じた値を生成する電圧補償ゲイン乗算部と、
PI制御器や位相補償、帯域制限などの伝達関数Gにより前記基本波無効電流指令値i Cfqを生成する基本波無効電流指令値演算手段と
を有することを特徴とするアクティブフィルタ。
The active filter according to claim 1,
The fundamental reactive current command calculation means is:
It said voltage flicker (V * amp -v amp) or integration means for calculating the integral of the voltage flicker (V * amp -v amp) positive / negative to positive and negative detection means for detecting positive and negative detected by the positive and negative detection means Means for outputting V * amp by means of counting means for outputting a value according to the number of
A voltage compensation gain multiplier for generating a value obtained by multiplying the voltage flicker (V * amp− v amp ) by a proportional gain K P ;
Active filter, characterized in that it comprises a PI controller and a phase compensator, and a transfer function G p by the fundamental wave reactive current command value calculating means for generating the fundamental wave reactive current command value i * CFQ such band limitation.
請求項1に記載のアクティブフィルタであって、
前記基本波無効電流指令演算手段は、ローパスフィルタを含むこと
を特徴とするアクティブフィルタ。
The active filter according to claim 1,
The fundamental filter reactive current command calculation means includes a low-pass filter.
請求項3に記載のアクティブフィルタであって、
前記高調波抽出手段は、ハイパスフィルタを含むこと
を特徴とするアクティブフィルタ。
The active filter according to claim 3,
The active filter, wherein the harmonic extraction means includes a high-pass filter.
配電線との接続点における電圧である設置点電圧vを検出する電圧検出手段と、
前記電圧検出手段によって検出された前記設置点電圧vから補償電流指令値i を生成する制御手段と、
前記補償電流指令値i に応じて補償電流iを制御する電流制御手段と
を有し、
前記制御手段は、
前記設置点電圧vの高調波成分vを抽出する高調波抽出手段と、
前記高調波成分vにゲインKを乗じて高調波抑制電流指令値i Chを生成する高調波抑制ゲイン乗算部と、
前記設置点電圧vの瞬時電圧振幅vampと系統電圧の基準値V ampとの差から電圧フリッカを演算する電圧フリッカ演算手段と、
前記電圧フリッカ演算手段で得られた電圧フリッカ(V amp−vamp)に基づいて、電圧フリッカを抑制するように基本波無効電流指令値i Cfqを調整する基本波無効電流指令演算手段と、
前記高調波抑制電流指令値i Chと前記基本波無効電流指令値i Cfqから前記補償電流指令値i を演算する電流演算手段と
を有してなるアクティブフィルタを配電線に接続することにより電圧フリッカを抑制する電圧フリッカ抑制方法。
Voltage detecting means for detecting an installation point voltage v which is a voltage at a connection point with the distribution line;
Control means for generating a compensation current command value i * C from the installation point voltage v detected by the voltage detection means;
Current control means for controlling the compensation current i C according to the compensation current command value i * C ,
The control means includes
Harmonic extraction means for extracting a harmonic component v h of the installation point voltage v;
A harmonic suppression gain multiplier that multiplies the harmonic component v h by a gain K v to generate a harmonic suppression current command value i * Ch ;
Voltage flicker calculation means for calculating voltage flicker from the difference between the instantaneous voltage amplitude v amp of the installation point voltage v and the reference value V * amp of the system voltage;
A fundamental wave reactive current command calculation means for adjusting a fundamental wave reactive current command value i * Cfq so as to suppress voltage flicker based on the voltage flicker (V * amp− v amp ) obtained by the voltage flicker calculation means; ,
An active filter having a current calculation means for calculating the compensation current command value i * C from the harmonic suppression current command value i * Ch and the fundamental reactive current command value i * Cfq is connected to a distribution line. Voltage flicker suppression method that suppresses voltage flicker.
請求項5に記載の電圧フリッカ抑制方法であって、
前記基本波無効電流指令演算手段は、
前記電圧フリッカ(V amp−vamp)の積分を演算する積分手段あるいは、前記電圧フリッカ(V amp−vamp)の正負を検出する正負検出手段と前記正負検出手段で検出した正/負の数に応じた値を出力する計数手段とによる、V ampを出力する手段と、
前記電圧フリッカ(V amp−vamp)に比例ゲインKを乗じた値を生成する電圧補償ゲイン乗算部と、
PI制御器や位相補償、帯域制限などの伝達関数Gにより前記基本波無効電流指令値i Cfqを生成する基本波無効電流指令値演算手段と
を有することを特徴とする電圧フリッカ抑制方法。
The voltage flicker suppressing method according to claim 5,
The fundamental reactive current command calculation means is:
It said voltage flicker (V * amp -v amp) or integration means for calculating the integral of the voltage flicker (V * amp -v amp) positive / negative to positive and negative detection means for detecting positive and negative detected by the positive and negative detection means Means for outputting V * amp by means of counting means for outputting a value according to the number of
A voltage compensation gain multiplier for generating a value obtained by multiplying the voltage flicker (V * amp− v amp ) by a proportional gain K P ;
PI control or phase compensation, voltage flicker suppression method characterized by having a transfer function G p by the fundamental wave reactive current command value calculating means for generating the fundamental wave reactive current command value i * CFQ such band limitation.
請求項5に記載の電圧フリッカ抑制方法であって、
前記基本波無効電流指令演算手段は、ローパスフィルタを含むこと
を特徴とする電圧フリッカ抑制方法。
The voltage flicker suppressing method according to claim 5,
The method for suppressing voltage flicker, wherein the fundamental wave reactive current command calculation means includes a low-pass filter.
請求項7に記載の電圧フリッカ抑制方法であって、
前記高調波抽出手段は、ハイパスフィルタを含むこと
を特徴とする電圧フリッカ抑制方法。

The method for suppressing voltage flicker according to claim 7,
The harmonic extraction means includes a high-pass filter.

JP2006220991A 2006-08-14 2006-08-14 Active filter and voltage flicker suppression method Expired - Fee Related JP4327185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006220991A JP4327185B2 (en) 2006-08-14 2006-08-14 Active filter and voltage flicker suppression method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006220991A JP4327185B2 (en) 2006-08-14 2006-08-14 Active filter and voltage flicker suppression method

Publications (2)

Publication Number Publication Date
JP2008048520A true JP2008048520A (en) 2008-02-28
JP4327185B2 JP4327185B2 (en) 2009-09-09

Family

ID=39181707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006220991A Expired - Fee Related JP4327185B2 (en) 2006-08-14 2006-08-14 Active filter and voltage flicker suppression method

Country Status (1)

Country Link
JP (1) JP4327185B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109843B1 (en) * 2009-12-15 2012-03-14 주식회사 효성 Nonlinear Feedback Control Method for statbility of the internal dynamics in Static Synchronous Compensator
JP2013090396A (en) * 2011-10-14 2013-05-13 Meidensha Corp Electric power conversion device
JP2014204522A (en) * 2013-04-03 2014-10-27 東芝三菱電機産業システム株式会社 Harmonic suppression control circuit, harmonic suppression device, and harmonic suppression system
WO2016136105A1 (en) * 2015-02-27 2016-09-01 富士電機株式会社 Resonance suppression device and resonance suppression method
CN110690706A (en) * 2019-11-22 2020-01-14 湖南大学 VSG harmonic current and fault impulse current cooperative suppression method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109843B1 (en) * 2009-12-15 2012-03-14 주식회사 효성 Nonlinear Feedback Control Method for statbility of the internal dynamics in Static Synchronous Compensator
JP2013090396A (en) * 2011-10-14 2013-05-13 Meidensha Corp Electric power conversion device
JP2014204522A (en) * 2013-04-03 2014-10-27 東芝三菱電機産業システム株式会社 Harmonic suppression control circuit, harmonic suppression device, and harmonic suppression system
WO2016136105A1 (en) * 2015-02-27 2016-09-01 富士電機株式会社 Resonance suppression device and resonance suppression method
JP2016163404A (en) * 2015-02-27 2016-09-05 富士電機株式会社 Resonance suppression device and resonance suppression method
CN110690706A (en) * 2019-11-22 2020-01-14 湖南大学 VSG harmonic current and fault impulse current cooperative suppression method
CN110690706B (en) * 2019-11-22 2022-12-02 湖南大学 VSG harmonic current and fault impulse current cooperative suppression method

Also Published As

Publication number Publication date
JP4327185B2 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
Monfared et al. Direct active and reactive power control of single-phase grid-tie converters
Mohamed et al. A control scheme for PWM voltage-source distributed-generation inverters for fast load-voltage regulation and effective mitigation of unbalanced voltage disturbances
US9257931B2 (en) Power conversion apparatus
WO2014175214A1 (en) Resonance suppression device
Rahmani et al. A DSP-based implementation of an instantaneous current control for a three-phase shunt hybrid power filter
EP2937966A1 (en) Power converter, power generation system, control apparatus, and power conversion method
AU2009228245A1 (en) DC bus voltage harmonics reduction
US7778053B2 (en) Power system having a voltage regulator with a notch filter
JP2006223023A (en) Active filter for power
JP4327185B2 (en) Active filter and voltage flicker suppression method
He et al. An Ultra-Fast Inrush-Current-Free Startup Method for Grid-tie Inverter without Voltage Sensors
Xu et al. Adaptive control method for enhancing the stability of grid-connected inverters under very weak grid condition
EP3012951A1 (en) Resonance suppression device
Chen et al. Fast response low harmonic distortion control scheme for voltage source inverters
JP4017113B2 (en) Active filter for power distribution system
Hu et al. Predictive current control of grid-connected voltage source converters during network unbalance
CN105071416B (en) A kind of sub-synchronous oscillation restraining device and method for suppressing power grid flickering
Zhou et al. LCL type grid-connected converter no startup inrush current control method based on capacitor branch voltage feedforward
Vu et al. A new adaptive dead-time compensation for single-phase grid-connected PV inverter
CN100364199C (en) Single-phase active electric-power filter using analog cascade connection controller
Wang et al. Dynamic DC-bus voltage control strategies for a three-phase high power shunt active power filter
Nazib et al. High quality grid current control for LCL inverters using self-synchronising inverter side current regulation
EP3472906B1 (en) Identification method for identifying a resonance of a power grid, and grid-connected unit
Javadi et al. A single-phase transformerless active filter with reduced DC-link voltage
Lyu et al. A start-up inrush current suppression method based on dual parameters soft-start for pwm rectifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081003

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4327185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees