JP2008047888A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008047888A
JP2008047888A JP2007187773A JP2007187773A JP2008047888A JP 2008047888 A JP2008047888 A JP 2008047888A JP 2007187773 A JP2007187773 A JP 2007187773A JP 2007187773 A JP2007187773 A JP 2007187773A JP 2008047888 A JP2008047888 A JP 2008047888A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor film
layer
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007187773A
Other languages
Japanese (ja)
Other versions
JP5255793B2 (en
JP2008047888A5 (en
Inventor
Akihisa Shimomura
明久 下村
Hidekazu Miyairi
秀和 宮入
Fumito Isaka
史人 井坂
Yasuhiro Jinbo
安弘 神保
Junya Maruyama
純矢 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007187773A priority Critical patent/JP5255793B2/en
Publication of JP2008047888A publication Critical patent/JP2008047888A/en
Publication of JP2008047888A5 publication Critical patent/JP2008047888A5/ja
Application granted granted Critical
Publication of JP5255793B2 publication Critical patent/JP5255793B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a crystalline silicon film capable of preventing cracks in a substrate, a base protection film and the crystalline silicon film, and to provide a manufacturing method for a semiconductor device. <P>SOLUTION: A layer containing a semiconductor layer is formed on a substrate with a coefficient of thermal expansion of more than 6×10<SP>-7</SP>/°C and no more than 38×10<SP>-7</SP>/°C, or preferably more than 6×10<SP>-7</SP>/°C and no more than 31.8×10<SP>-7</SP>/°C, and then the layer is heated. After that, laser beams are irradiated at the heated layer, and the semiconductor film is crystallized, thereby forming a crystalline semiconductor film. As for the layer containing the semiconductor film formed on the substrate, it is formed so that the total stress of the layer may be no less than -500 N/m and no more than +50 N/m, or preferably no less than -150 N/m and no more than 0 N/m after the heating mentioned above. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板上に絶縁膜を介して半導体素子を有する半導体装置の作製方法に関する。 The present invention relates to a method for manufacturing a semiconductor device having a semiconductor element over a substrate with an insulating film interposed therebetween.

従来の絶縁ゲート型電界効果トランジスタ等の薄膜デバイスに用いられる多結晶半導体の作製方法として、レーザアニール法を用いたものがある。(例えば、特許文献1参照。)。具体的には、ガラス基板上に下地保護膜である酸化珪素膜を成膜し、酸化珪素膜上に非晶質シリコン膜を成膜した後、非晶質シリコン膜に含まれる水素の濃度を低減するため加熱アニールを行い、当該非晶質シリコン膜にKrFエキシマレーザビームを照射して、非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する。
特開平5−182923号公報
As a conventional method for manufacturing a polycrystalline semiconductor used for a thin film device such as an insulated gate field effect transistor, there is a method using a laser annealing method. (For example, refer to Patent Document 1). Specifically, after forming a silicon oxide film as a base protective film on a glass substrate and forming an amorphous silicon film on the silicon oxide film, the concentration of hydrogen contained in the amorphous silicon film is changed. In order to reduce the temperature, heat annealing is performed, the amorphous silicon film is irradiated with a KrF excimer laser beam, and the amorphous silicon film is crystallized to form a polycrystalline silicon film.
JP-A-5-182923

しかしながら、上記で示すレーザアニール法を用いる場合、レーザビームのパワーが高いと、基板、下地保護膜、または結晶性珪素膜に亀裂が入るという問題がある。このため、薄膜デバイスを有する半導体装置の歩留まりが低くなる。   However, when the laser annealing method described above is used, there is a problem that if the power of the laser beam is high, the substrate, the base protective film, or the crystalline silicon film is cracked. For this reason, the yield of the semiconductor device which has a thin film device becomes low.

そこで本発明は、基板、下地保護膜、または結晶性珪素膜に亀裂が入ることを抑制することが可能な結晶性珪素膜の作製方法、及び半導体装置の作製方法を提案することを課題とする。   In view of the above, an object of the present invention is to propose a method for manufacturing a crystalline silicon film and a method for manufacturing a semiconductor device capable of suppressing cracks in a substrate, a base protective film, or a crystalline silicon film. .

本発明は、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板上に、半導体膜を含む層を形成し、当該層を加熱する。次に、加熱された層にレーザビームを照射して、半導体膜を結晶化して結晶性半導体膜を形成する。基板上に形成する半導体膜を含む層は、成膜後での応力は引っ張り応力または圧縮応力を適宜有してよいが、上記加熱後においては、半導体膜を含む層の全応力(膜厚方向に積分した応力)が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となるような層を形成する。 The present invention provides a substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. Then, a layer including a semiconductor film is formed and the layer is heated. Next, the heated layer is irradiated with a laser beam to crystallize the semiconductor film to form a crystalline semiconductor film. The layer including the semiconductor film formed over the substrate may have a tensile stress or a compressive stress as appropriate after the film formation. However, after the heating, the total stress of the layer including the semiconductor film (thickness direction) The layer is formed such that the stress integrated in the range of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m.

熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板上に形成された層にレーザビームを照射すると、当該層に照射されたレーザビームのエネルギーが基板表面にまで伝わり、レーザビームの照射部及び近傍に位置する基板表面も加熱される。レーザビームの照射部の直下では、レーザビームのエネルギーの伝達率が高く基板表面が軟化する。また、レーザビームの照射部の近傍では、加熱され体積が膨張するため圧縮応力が生じる。一方、圧縮応力が生じた領域の外側では、該圧縮応力の反作用で引っ張り応力が生じる。 Formed on a substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. When a layer is irradiated with a laser beam, the energy of the laser beam irradiated on the layer is transmitted to the substrate surface, and the substrate surface located in the vicinity of the laser beam irradiation portion and the vicinity thereof is also heated. Immediately below the laser beam irradiation part, the laser beam energy transfer rate is high and the substrate surface is softened. Further, in the vicinity of the laser beam irradiated portion, the volume is heated and the volume is expanded, so that a compressive stress is generated. On the other hand, outside the region where the compressive stress is generated, tensile stress is generated by the reaction of the compressive stress.

レーザビームが移動すると、軟化していた基板表面も徐々に冷却され、体積が収縮し、引っ張り応力が生じる。一方、レーザビームの照射部の近傍では、加熱された基板表面が室温まで冷却されるが、圧縮応力が残存する。上記引っ張り応力及び圧縮応力の差から、基板に熱歪みが残存する。この熱歪みが基板の破断応力より大きくなると、基板に亀裂が入り、基板表面に形成される層にもクラックが入る。しかしながら、基板上に加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる半導体膜を含む層を形成することで、基板表面に生じる熱歪みを緩和することが可能である。この結果、基板乃至その上に形成される層のクラックを低減することができる。 When the laser beam moves, the softened substrate surface is gradually cooled, the volume contracts, and tensile stress is generated. On the other hand, in the vicinity of the irradiated portion of the laser beam, the heated substrate surface is cooled to room temperature, but compressive stress remains. Due to the difference between the tensile stress and the compressive stress, thermal strain remains on the substrate. When this thermal strain becomes larger than the breaking stress of the substrate, the substrate cracks, and the layer formed on the substrate surface also cracks. However, the heat generated on the surface of the substrate is formed by forming a layer including a semiconductor film on the substrate having a total stress after heating of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m. It is possible to reduce the distortion. As a result, cracks in the substrate or a layer formed thereon can be reduced.

基板表面に形成される半導体膜を含む層としては、加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下の範囲を満たす膜厚及び膜応力を有する層を形成する。 As the layer including the semiconductor film formed on the substrate surface, the film thickness and the film stress satisfying the total stress after heating of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m. Forming a layer having

ここで、全応力に対して半導体膜を含む層を構成する各層の膜応力が線型に寄与していると仮定すると、各層の応力をσ、各層の膜厚をdとすると、全応力Sは下式より近似的に計算される。このため、半導体膜を含む層を構成する層において、引っ張り応力が生じている層があっても、他の層において圧縮応力が生じていれば、加熱された後の半導体膜を含む層の全応力は−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下の範囲を満たすことができる。 Here, assuming that the film stress of each layer constituting the layer including the semiconductor film contributes linearly to the total stress, assuming that the stress of each layer is σ and the film thickness of each layer is d, the total stress S is It is calculated approximately from the following formula. For this reason, even if there is a layer in which a tensile stress is generated in a layer constituting a layer including a semiconductor film, if a compressive stress is generated in another layer, the entire layer including the semiconductor film after being heated The stress can be in the range of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m.

Figure 2008047888
Figure 2008047888

熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板上に、加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる層を形成することにより、基板上に形成された当該層に、連続発振または10MHz以上の周波数を有するパルス発振のレーザビームを照射したとき、基板乃至基板上に形成された当該層に亀裂が入ることを抑制することができる。即ち、当該層にレーザビームを照射したときに、レーザビームのエネルギーが基板に伝わり、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板の一部ではレーザビームの照射による加熱及び冷却の結果熱歪が生じ、当該熱歪により基板表面の一部において引っ張り応力が生じる。しかしながら、基板上には圧縮応力を有する層が形成されているため、基板表面の引っ張り応力を緩和することができる。このため、基板及び層に亀裂が入ることを抑制することができる。この結果、半導体装置の不良品を削減することが可能であり、歩留まりを高くすることができる。 After heating on a substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. By forming a layer having a total stress of −500 N / m or more and +50 N / m or less, preferably −150 N / m or more and 0 N / m or less, continuous oscillation or 10 MHz or more is applied to the layer formed on the substrate. When a pulsed laser beam having a frequency is irradiated, cracks can be suppressed in the substrate or the layer formed over the substrate. That is, when the layer is irradiated with a laser beam, the energy of the laser beam is transmitted to the substrate, and the coefficient of thermal expansion is greater than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably 6 × 10 A part of the substrate that is larger than 7 / ° C. and 31.8 × 10 −7 / ° C. or lower causes thermal strain as a result of heating and cooling by laser beam irradiation, and tensile stress occurs in part of the substrate surface due to the thermal strain. . However, since a layer having a compressive stress is formed on the substrate, the tensile stress on the substrate surface can be relaxed. For this reason, it can suppress that a board | substrate and a layer crack. As a result, defective products of the semiconductor device can be reduced and the yield can be increased.

以下に本発明の実施の様態を、図面を用いて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and it is easy for those skilled in the art to change the modes and details in various ways without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

(実施の形態1)
図1(A)に示すように、絶縁表面を有する基板100の片面に、下地保護膜として機能する絶縁膜101、102を形成し、絶縁膜102上に非晶質半導体膜103を形成する。次に、非晶質半導体膜の水素を除去するため、非晶質半導体膜を加熱する。このとき、基板及び下地保護膜として機能する絶縁膜も加熱される。当該加熱後の下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103の全応力が、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となるように、絶縁膜101、102、及び非晶質半導体膜103を形成する。
(Embodiment 1)
As shown in FIG. 1A, insulating films 101 and 102 functioning as a base protective film are formed on one surface of a substrate 100 having an insulating surface, and an amorphous semiconductor film 103 is formed over the insulating film 102. Next, the amorphous semiconductor film is heated in order to remove hydrogen from the amorphous semiconductor film. At this time, the insulating film functioning as the substrate and the base protective film is also heated. The total stress of the insulating films 101 and 102 and the amorphous semiconductor film 103 functioning as the base protective film after the heating is −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m. As described above, the insulating films 101 and 102 and the amorphous semiconductor film 103 are formed.

絶縁表面を有する基板100としては、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板を用いる。熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板の代表例としては、AN100(旭ガラス社製)、EAGLE2000(コーニング社製)等がある。また、絶縁表面を有する基板100としては、厚さが0.5mm以上1.2mm以下の基板をもちいることができる。ここでは、例えば、厚さ0.7mmのAN100ガラス基板を用いる。 The substrate 100 having an insulating surface has a coefficient of thermal expansion of greater than 6 × 10 −7 / ° C. and less than or equal to 38 × 10 −7 / ° C., preferably greater than 6 × 10 −7 / ° C. and 31.8 × 10 −7 / ° C. A substrate having a temperature of ℃ or lower is used. As a typical example of a substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. , AN100 (Asahi Glass Co., Ltd.), EAGLE2000 (Corning Co., Ltd.) and the like. As the substrate 100 having an insulating surface, a substrate having a thickness of 0.5 mm to 1.2 mm can be used. Here, for example, an AN100 glass substrate having a thickness of 0.7 mm is used.

基板の片面に絶縁膜101、102、及び非晶質半導体膜103を形成した後の加熱処理としては、非晶質半導体膜に含まれる水素を除去することが可能な温度で加熱すればよい。また、当該加熱処理において下地保護膜として機能する絶縁膜101、102に含まれる水素が除去されることもある。非晶質半導体膜に含まれる水素を除去することで、後に非晶質半導体膜にレーザビームを照射するとき、非晶質半導体膜から水素が放出されることを回避することが可能であり、レーザビームの照射による膜の耐性を向上させることができる。このような加熱条件としては、ファーネスアニール炉を用い500℃以上550℃以下の温度で1時間以上10時間以下、好ましくは1時間以上5時間以下加熱することができる。また、瞬間熱アニール法(RTA法)を用いて550℃以上750℃以下、好ましくは600℃以上650℃以下で1秒から10分、好ましくは3分から8分加熱することができる。 As the heat treatment after the insulating films 101 and 102 and the amorphous semiconductor film 103 are formed on one surface of the substrate, heating may be performed at a temperature at which hydrogen contained in the amorphous semiconductor film can be removed. In addition, in the heat treatment, hydrogen contained in the insulating films 101 and 102 functioning as a base protective film may be removed. By removing hydrogen contained in the amorphous semiconductor film, it is possible to avoid the release of hydrogen from the amorphous semiconductor film when the amorphous semiconductor film is irradiated with a laser beam later, The durability of the film due to laser beam irradiation can be improved. As such heating conditions, a furnace annealing furnace can be used to heat at a temperature of 500 ° C. to 550 ° C. for 1 hour to 10 hours, preferably 1 hour to 5 hours. Further, it can be heated at 550 ° C. or higher and 750 ° C. or lower, preferably 600 ° C. or higher and 650 ° C. or lower for 1 second to 10 minutes, preferably 3 minutes to 8 minutes, using a rapid thermal annealing method (RTA method).

また、上記の加熱処理の他に、非晶質半導体膜を結晶化させる加熱処理を行っても良い。この場合、非晶質半導体膜に、結晶化を促進させる金属元素等を添加した後に、加熱処理をおこなってもよい。代表的には、非晶質半導体膜に、ニッケル、パラジウム、ゲルマニウム、鉄、スズ、鉛、コバルト、白金、銅、金等の金属元素を微量に添加し、その後加熱処理を施すことによって結晶性半導体膜を形成することができる。 In addition to the above heat treatment, heat treatment for crystallizing the amorphous semiconductor film may be performed. In this case, heat treatment may be performed after adding a metal element or the like that promotes crystallization to the amorphous semiconductor film. Typically, the amorphous semiconductor film is crystallized by adding a trace amount of a metal element such as nickel, palladium, germanium, iron, tin, lead, cobalt, platinum, copper, or gold, followed by heat treatment. A semiconductor film can be formed.

ここでは、非晶質半導体膜に含まれる水素、及び下地保護膜として機能する絶縁膜101、102に含まれる水素を除去するために、650℃6分の加熱を行う。 Here, heating is performed at 650 ° C. for 6 minutes in order to remove hydrogen contained in the amorphous semiconductor film and hydrogen contained in the insulating films 101 and 102 functioning as a base protective film.

下地保護膜として機能する絶縁膜101、102としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、アルミナ膜等の化合物、さらには、当該化合物に水素が含まれたもの等を用いることができる。 As the insulating films 101 and 102 that function as a base protective film, compounds such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, an aluminum nitride film, an aluminum oxynitride film, and an alumina film, A compound containing hydrogen in the compound can be used.

なお、ここでは酸化窒化珪素膜は、珪素の1.8〜2.3倍、好ましくは1.92〜2.16倍の酸素を含む膜をいう。さらには、珪素の0.001〜0.05倍、好ましくは0.001〜0.01倍の窒素を含んでもよい。さらには、珪素の0.01〜0.3倍、好ましくは0.04〜0.24倍の水素を含んでも良い。さらには珪素の0〜0.001倍、好ましくは0〜0.003倍の炭素を含んでも良い。このような膜をSiONと示す場合もある。また、窒化酸化珪素膜は、珪素の0.1〜0.3倍、好ましくは0.13〜0.42倍の酸素、1〜2倍、好ましくは1.1〜1.6倍の窒素を含む膜をいう。さらには、珪素の0.3〜1.2倍、好ましくは0.51〜0.91倍の水素を含んでも良い。このような膜をSiNOと示す場合もある。   Note that here, a silicon oxynitride film refers to a film containing oxygen that is 1.8 to 2.3 times, preferably 1.92 to 2.16 times, that of silicon. Further, it may contain nitrogen 0.001 to 0.05 times, preferably 0.001 to 0.01 times that of silicon. Furthermore, it may contain hydrogen 0.01 to 0.3 times, preferably 0.04 to 0.24 times that of silicon. Furthermore, 0 to 0.001 times, preferably 0 to 0.003 times as much carbon as silicon may be contained. Such a film may be indicated as SiON. In addition, the silicon nitride oxide film contains 0.1 to 0.3 times, preferably 0.13 to 0.42 times oxygen, and 1 to 2 times, preferably 1.1 to 1.6 times, nitrogen of silicon. A membrane containing. Further, it may contain hydrogen 0.3 to 1.2 times, preferably 0.51 to 0.91 times that of silicon. Such a film may be referred to as SiNO.

非晶質半導体膜103としては、珪素、ゲルマニウム、シリコンゲルマニウム(Si1−xGe(0<x<0.1))等を用いることができる。 As the amorphous semiconductor film 103, silicon, germanium, silicon germanium (Si 1-x Ge x (0 <x <0.1)), or the like can be used.

下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103は、プラズマCVD法、スパッタリング法、蒸着法等を適宜用いることができる。なお、成膜時、即ち加熱前の下地保護膜として機能する絶縁膜101、102及び非晶質半導体膜103の応力は、引っ張り応力でも圧縮応力でもよい。 For the insulating films 101 and 102 and the amorphous semiconductor film 103 which function as a base protective film, a plasma CVD method, a sputtering method, an evaporation method, or the like can be used as appropriate. Note that the stress of the insulating films 101 and 102 and the amorphous semiconductor film 103 that function as a base protective film before film formation, that is, before heating may be tensile stress or compressive stress.

基板上に形成される半導体膜を含む層の加熱後の全応力は、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。 The total stress after heating of the layer including the semiconductor film formed on the substrate is −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m.

ここでは、基板上に形成される層として、絶縁膜101、102、及び非晶質半導体膜103を形成しており、0〜100nmの窒化酸化珪素膜、30〜120nmの酸化窒化珪素膜、30〜200nmの非晶質半導体膜を形成する。 Here, the insulating films 101 and 102 and the amorphous semiconductor film 103 are formed as layers formed over the substrate. The silicon nitride oxide film has a thickness of 0 to 100 nm, the silicon oxynitride film has a thickness of 30 to 120 nm, 30 An amorphous semiconductor film of ˜200 nm is formed.

さらには、下地保護膜として機能する絶縁膜として、2つの絶縁膜が積層された構造に限定されず、1層でもよい。即ち、半導体膜を含む層として、下地保護膜として30〜120nmの酸化窒化珪素膜を形成し、その上に30〜200nmの非晶質半導体膜を形成することもできる。更には酸化窒化珪素膜の代わりに、30〜120nmの窒化アルミニウム膜、酸化窒化アルミニウム膜またはアルミナ膜を用いることもできる。この場合においても、絶縁膜及び非晶質半導体膜の加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。即ち、加熱後の絶縁膜の膜厚及び膜応力の積は、加熱後の全応力から非晶質半導体膜の膜厚及び加熱後の非晶質半導体膜の膜応力の積を引いた値となる。 Furthermore, the insulating film functioning as a base protective film is not limited to a structure in which two insulating films are stacked, and may be a single layer. That is, as a layer including a semiconductor film, a silicon oxynitride film with a thickness of 30 to 120 nm can be formed as a base protective film, and an amorphous semiconductor film with a thickness of 30 to 200 nm can be formed thereon. Further, instead of the silicon oxynitride film, an aluminum nitride film, an aluminum oxynitride film, or an alumina film having a thickness of 30 to 120 nm can be used. Also in this case, the total stress after heating of the insulating film and the amorphous semiconductor film is −500 N / m or more and +50 N / m or less, preferably −150 N / m or more and 0 N / m or less. That is, the product of the thickness of the insulating film after heating and the film stress is obtained by subtracting the product of the film thickness of the amorphous semiconductor film after heating and the film stress of the amorphous semiconductor film after heating from the total stress after heating. Become.

さらには、下地保護膜として機能する絶縁膜として、3層以上としてもよい。即ち、半導体膜を含む層として、下地保護膜として30〜120nmの窒化アルミニウム膜、0〜100nmの窒化酸化珪素膜、及び30〜120nmの酸化窒化珪素膜を形成し、その上に30〜200nmの非晶質半導体膜を形成こともできる。なお、このときの下地保護膜の積層順は基板側から窒化アルミニウム膜、窒化酸化珪素膜、及び酸化窒化珪素膜の組み合わせや、基板側から窒化酸化珪素膜、窒化アルミニウム膜、及び酸化窒化珪素膜の組み合わせや、基板側から窒化酸化珪素膜、酸化窒化珪素膜、及び窒化アルミニウム膜の組み合わせ等を適宜用いることができる。更には上記3層構造において、窒化アルミニウム膜の代わりに酸化窒化アルミニウム膜またはアルミナ膜を用いることもできる。この場合においても、絶縁膜及び非晶質半導体膜の加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下である。   Further, the insulating film functioning as a base protective film may have three or more layers. That is, as a layer including a semiconductor film, an aluminum nitride film of 30 to 120 nm, a silicon nitride oxide film of 0 to 100 nm, and a silicon oxynitride film of 30 to 120 nm are formed as a base protective film, and a film of 30 to 200 nm is formed thereon. An amorphous semiconductor film can also be formed. Note that the order of lamination of the base protective film at this time is a combination of an aluminum nitride film, a silicon nitride oxide film, and a silicon oxynitride film from the substrate side, or a silicon nitride oxide film, an aluminum nitride film, and a silicon oxynitride film from the substrate side. Or a combination of a silicon nitride oxide film, a silicon oxynitride film, and an aluminum nitride film from the substrate side can be used as appropriate. Further, in the above three-layer structure, an aluminum oxynitride film or an alumina film can be used instead of the aluminum nitride film. Also in this case, the total stress after heating of the insulating film and the amorphous semiconductor film is −500 N / m or more and +50 N / m or less, preferably −150 N / m or more and 0 N / m or less.

次に、図1(B)に示すように、非晶質半導体膜103にレーザビームを照射する。図1(B)は、レーザビームを照射している様子の模式図であり、レーザビーム104が照射された非晶質半導体膜は結晶性半導体膜105となる。   Next, as shown in FIG. 1B, the amorphous semiconductor film 103 is irradiated with a laser beam. FIG. 1B is a schematic view of irradiation with a laser beam. The amorphous semiconductor film irradiated with the laser beam 104 is a crystalline semiconductor film 105.

非晶質半導体膜103にレーザビームを照射すると、レーザビームは非晶質半導体膜103で吸収され、非晶質半導体膜103が加熱されるとともに、当該熱が基板に伝導し基板100も加熱される。このときの基板表面の温度及び応力について、図2(A)〜(C)を用いて示す。図2(A)はレーザビームが照射された領域近傍の基板100の上面図を示す。ここでは、レーザビームは基板上を矢印の方向110に走査される形態で示す。また、結晶性半導体膜105は既にレーザビームが走査され、非晶質半導体膜が結晶化した領域である。また、非晶質半導体膜103は次にレーザビームが走査される非晶質半導体膜の領域である。また、領域111、112はレーザビームが照射されている領域である。   When the amorphous semiconductor film 103 is irradiated with a laser beam, the laser beam is absorbed by the amorphous semiconductor film 103 and the amorphous semiconductor film 103 is heated, and the heat is conducted to the substrate and the substrate 100 is also heated. The The temperature and stress on the substrate surface at this time will be described with reference to FIGS. FIG. 2A shows a top view of the substrate 100 in the vicinity of the region irradiated with the laser beam. Here, the laser beam is shown scanned in the direction 110 of the arrow on the substrate. The crystalline semiconductor film 105 is a region where the laser beam has already been scanned and the amorphous semiconductor film is crystallized. The amorphous semiconductor film 103 is a region of an amorphous semiconductor film that is next scanned with a laser beam. Regions 111 and 112 are regions irradiated with a laser beam.

レーザビームが非晶質半導体膜に照射されると、非晶質半導体膜に照射されたレーザビームは非晶質半導体膜で吸収され、非晶質半導体膜が加熱されるとともに、当該熱が基板に伝達し、基板100も加熱され、基板100の表面が局部的に加熱され、基板の表面の一部が軟化する。また、軟化した基板の領域111の両脇には加熱された基板の領域112を有する。   When the amorphous semiconductor film is irradiated with the laser beam, the laser beam irradiated to the amorphous semiconductor film is absorbed by the amorphous semiconductor film, the amorphous semiconductor film is heated, and the heat is applied to the substrate. The substrate 100 is also heated, the surface of the substrate 100 is locally heated, and a part of the surface of the substrate is softened. Further, a heated substrate region 112 is provided on both sides of the softened substrate region 111.

また、図2(B)のレーザビームが照射されたときの基板表面の温度曲線113で示すように、基板が軟化した領域111では温度が軟化点を超えており、軟化した領域111の両脇の加熱された基板の領域112では、室温(RT)より高く軟化点より低い温度である。さらに、既に結晶化された結晶性半導体膜105及びまだレーザビームが照射されていない非晶質半導体膜103の温度は室温である。   Further, as shown by the temperature curve 113 of the substrate surface when the laser beam in FIG. 2B is irradiated, the temperature exceeds the softening point in the region 111 where the substrate is softened. In the heated substrate region 112, the temperature is above room temperature (RT) and below the softening point. Furthermore, the temperature of the crystalline semiconductor film 105 that has already been crystallized and the amorphous semiconductor film 103 that has not yet been irradiated with the laser beam are room temperature.

ここで、厚さ100nmの酸化窒化珪素膜及び厚さ50nmの窒化酸化珪素膜の積層膜が形成された基板にレーザビームを照射したときの基板の温度上昇について、熱伝導シミュレーションを行った結果を図26に示す。ここでは、室温に保たれている基板の表面を、時間t=0で瞬間的にシリコンの融点(1685K)まで上昇させ、その後の経過時間t=tにおける温度分布を差分法により計算した。   Here, the result of conducting a heat conduction simulation on the temperature rise of the substrate when a laser beam is applied to the substrate on which the laminated film of the silicon oxynitride film having a thickness of 100 nm and the silicon nitride oxide film having a thickness of 50 nm is formed. It shows in FIG. Here, the surface of the substrate kept at room temperature was instantaneously raised to the melting point of silicon (1685 K) at time t = 0, and the temperature distribution at the subsequent elapsed time t = t was calculated by the difference method.

図26では、横軸に100nmの酸化窒化珪素膜及び50nmの窒化酸化珪素膜の積層が形成されたガラス基板における表面からの深さを表し、縦軸には熱伝導方程式を元に差分法で計算した各領域の温度を示す。   In FIG. 26, the horizontal axis represents the depth from the surface of the glass substrate on which a 100 nm silicon oxynitride film and a 50 nm silicon nitride oxide film are formed, and the vertical axis represents the difference method based on the heat conduction equation. The calculated temperature of each region is shown.

連続発振レーザ、または繰り返し周波数が10MHz以上のパルスレーザが照射されたときの非晶質珪素膜の溶融時間は10μ秒程度であり、非晶質珪素膜が溶融している間においては、当該領域は高い温度となり、厚さ100nmの酸化窒化珪素膜及び厚さ50nmの窒化酸化珪素膜の積層膜並びに基板に当該熱が伝導する。このため、実線は、連続発振レーザ、または繰り返し周波数が10MHz以上のパルスレーザが照射された後の経過時間t=10μ秒の各領域の温度をあらわす。なお、破線はそれぞれシリコンの溶融温度(1685K)、及びガラスの溶融温度(1223K)を示す。 The melting time of the amorphous silicon film when irradiated with a continuous wave laser or a pulse laser having a repetition rate of 10 MHz or more is about 10 μsec. Becomes a high temperature, and the heat is conducted to the laminated film of the silicon oxynitride film having a thickness of 100 nm and the silicon nitride oxide film having a thickness of 50 nm and the substrate. For this reason, the solid line represents the temperature of each region at the elapsed time t = 10 μsec after irradiation with a continuous wave laser or a pulse laser having a repetition frequency of 10 MHz or more. The broken lines indicate the melting temperature of silicon (1585K) and the melting temperature of glass (1223K), respectively.

図26より、連続発振レーザ、または繰り返し周波数が10MHz以上のパルスレーザの照射後の経過時間が10μ秒程度のとき、ガラス基板の表面から1μm前後までの領域の温度は、ガラスの軟化点以上であるという結果となった。 From FIG. 26, when the elapsed time after irradiation with a continuous wave laser or a pulse laser with a repetition frequency of 10 MHz or more is about 10 μs, the temperature in the region from the surface of the glass substrate to around 1 μm is above the softening point of the glass. It was a result.

つまり、連続発振レーザ、または繰り返し周波数が10MHz以上のパルスレーザビームを、半導体膜を含む層に照射すると、半導体膜を含む層だけでなく、ガラス基板表面へも熱が伝導し、ガラス基板の表面が軟化することが分かる。 In other words, when a layer including a semiconductor film is irradiated with a continuous wave laser or a pulsed laser beam having a repetition frequency of 10 MHz or more, heat is transmitted not only to the layer including the semiconductor film but also to the surface of the glass substrate. Can be seen to soften.

また、このときの基板表面の応力を図2(C)の応力曲線114で示す。基板が軟化した領域111は粘度が低く応力が発生せず応力は0である。一方、軟化した領域111の両脇の加熱された領域112は、室温より高く軟化点より低い温度での加熱状態となり体積が膨張するため、基板表面に圧縮応力が生じる。また、圧縮応力が生じた基板表面の周辺、即ち結晶化された結晶性半導体膜105及びまだレーザビームが照射されていない非晶質半導体膜103には、引っ張り応力が生じる。   Further, the stress on the substrate surface at this time is shown by a stress curve 114 in FIG. In the region 111 where the substrate is softened, the viscosity is low, no stress is generated, and the stress is zero. On the other hand, the heated regions 112 on both sides of the softened region 111 are heated at a temperature higher than room temperature and lower than the softening point, and the volume expands, so that compressive stress is generated on the substrate surface. Further, tensile stress is generated around the substrate surface where the compressive stress is generated, that is, in the crystallized crystalline semiconductor film 105 and the amorphous semiconductor film 103 which has not yet been irradiated with the laser beam.

レーザビームが走査されるとレーザビームの照射領域は移動し、レーザビーム照射領域の直下の基板において、軟化した領域及びその両脇の加熱された領域は冷却が始まる。図2(D)はこのときのレーザビームが照射された領域近傍の基板の上面図を示す。また、基板表面の温度及び応力について、図2(E)及び(F)を用いて示す。基板の軟化した領域が固化する。図2(D)において固化した領域を121で示す。また、その両脇には加熱された領域122が形成される。また、レーザビームが走査された基板表面の温度を図2(E)の温度曲線123で示すように、固化した領域121及びその両脇の加熱された領域122の基板表面の温度は、室温(RT)より高く軟化点より低い温度である。このときの基板表面の応力を図2(F)の応力曲線124で示す。レーザビームの照射により基板の温度が軟化点以上となり軟化していた領域121は冷却により固化し収縮するため引っ張り応力が生じる。収縮を始めた部分は隣接部分から収縮するのを妨げるような力が加えられるため、圧縮応力が発生する。   When the laser beam is scanned, the irradiation region of the laser beam moves, and cooling of the softened region and the heated regions on both sides of the substrate immediately below the laser beam irradiation region starts. FIG. 2D shows a top view of the substrate in the vicinity of the region irradiated with the laser beam at this time. In addition, the temperature and stress on the surface of the substrate will be described with reference to FIGS. The softened area of the substrate is solidified. The solidified region is indicated by 121 in FIG. Moreover, the heated area | region 122 is formed in the both sides. Further, as shown by the temperature curve 123 in FIG. 2E, the temperature of the substrate surface scanned with the laser beam is the room temperature (the solidified region 121 and the heated region 122 on both sides thereof are at room temperature ( RT) higher than the softening point. The stress on the substrate surface at this time is shown by a stress curve 124 in FIG. Since the temperature of the substrate becomes higher than the softening point due to laser beam irradiation and the softened region 121 is solidified and contracted by cooling, tensile stress is generated. A force that prevents contraction from the adjacent portion is applied to the portion that has started to contract, and thus compressive stress is generated.

さらなる冷却により基板表面が室温になる。図2(G)はこのときのレーザビームが照射された領域近傍の基板の上面図を示す。冷却により固化した領域及び加熱された領域は室温まで冷却され結晶性半導体膜131、132となる。このときの基板表面の温度及び応力について、図2(G)〜(I)を用いて示す。レーザビームが走査された基板表面の温度曲線133で示すように、固化した結晶性半導体膜131及びその両脇の加熱された領域132の基板表面の温度は、図2(H)の温度曲線133で示すように室温(RT)である。このときの基板表面の応力を図2(I)の応力曲線134で示す。基板の温度が室温になるとともに、軟化した領域はさらに収縮する。しかし、隣接部分から収縮するのを妨げられるため、引っ張り応力が更に高まる。   Further cooling brings the substrate surface to room temperature. FIG. 2G shows a top view of the substrate in the vicinity of the region irradiated with the laser beam at this time. The region solidified by cooling and the heated region are cooled to room temperature and become crystalline semiconductor films 131 and 132. The temperature and stress on the substrate surface at this time will be described with reference to FIGS. As shown by the temperature curve 133 of the substrate surface scanned with the laser beam, the temperature of the substrate surface of the solidified crystalline semiconductor film 131 and the heated region 132 on both sides thereof is the temperature curve 133 in FIG. It is room temperature (RT) as shown by. The stress on the substrate surface at this time is shown by a stress curve 134 in FIG. As the temperature of the substrate reaches room temperature, the softened region further shrinks. However, since it is prevented from shrinking from the adjacent portion, the tensile stress is further increased.

レーザビームの照射は、基板全面に同時に照射するわけではなく、部分的に照射しながら基板全体にレーザビームを走査して、基板全体に照射する。このため、基板表面において、レーザビームの照射により加熱されている領域と加熱されていない領域とを有する。さらに、レーザビームが照射されていた領域からレーザビームが移動すると、レーザビームが照射されていた領域は、徐々に室温に冷却される。このため、基板の表面の一部において、部分的に引っ張り応力と圧縮応力が生じる。これを熱歪みという。基板の熱膨張率が大きい方が、さらには基板の軟化点が低い方が、加熱、軟化、及び冷却に伴って発生する熱歪みが大きくなり、クラックが発生しやすくなる。具体的には、レーザービームが照射された領域において、レーザビームの走査方向または基板の移動方向と垂直な方向に大きな引っ張り応力が生じる。   The irradiation of the laser beam is not performed on the entire surface of the substrate at the same time, but the entire surface of the substrate is irradiated with the laser beam while being partially irradiated. For this reason, the substrate surface has a region heated by laser beam irradiation and a region not heated. Further, when the laser beam moves from the region irradiated with the laser beam, the region irradiated with the laser beam is gradually cooled to room temperature. For this reason, a tensile stress and a compressive stress are partially generated on a part of the surface of the substrate. This is called thermal distortion. The larger the coefficient of thermal expansion of the substrate, and the lower the softening point of the substrate, the greater the thermal distortion that occurs with heating, softening, and cooling, and cracks are more likely to occur. Specifically, in the region irradiated with the laser beam, a large tensile stress is generated in a direction perpendicular to the scanning direction of the laser beam or the moving direction of the substrate.

レーザビームが照射された領域の基板表面における熱歪み、即ち引っ張り応力が、基板の破断応力より大きくなると、基板に亀裂が生じる。いったん亀裂が生じると、亀裂部分に応力が集中するため、亀裂は進行する。その進行方向はひっぱり応力の分布と垂直、即ちレーザビームのスキャン方向と平行となる。   When the thermal strain, that is, the tensile stress, on the substrate surface in the region irradiated with the laser beam becomes larger than the breaking stress of the substrate, the substrate is cracked. Once a crack occurs, the crack progresses because stress concentrates on the crack. The traveling direction is perpendicular to the stress distribution, that is, parallel to the laser beam scanning direction.

しかしながら、基板の表面に加熱後の圧縮応力を有する層が形成されていると、基板表面における引っ張り応力を低減することが可能である。以上のことから、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板上に半導体膜を含む層を形成し、当該半導体膜を含む層を加熱した後、非晶質半導体膜にレーザビームを照射して結晶性半導体膜を形成する場合、基板及び半導体膜を含む層に亀裂が入ることを低減することが可能である。 However, if a layer having a compressive stress after heating is formed on the surface of the substrate, the tensile stress on the substrate surface can be reduced. From the above, the substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. When a crystalline semiconductor film is formed by irradiating a laser beam to an amorphous semiconductor film after a layer including a semiconductor film is formed thereon and the layer including the semiconductor film is heated, the layer including the substrate and the semiconductor film It is possible to reduce the occurrence of cracks.

ここで、結晶化に用いるレーザ発振器及びビームスポットを形成する光学系に関して説明する。図3に示すように、レーザ発振器11a、11bとして、非晶質半導体膜103に数十%以上吸収される波長のレーザを用いる。代表的には、基本波乃至第4高調波を用いることができる。ここでは、合計の最大出力が20Wである、LD励起(レーザーダイオード励起)の連続発振レーザ(YVO、第2高調波(波長532nm))を用意する。特に第2高調波に限定する必要はないが、第2高調波はエネルギー効率の点で、さらに高次の高調波より優れている。 Here, a laser oscillator used for crystallization and an optical system for forming a beam spot will be described. As shown in FIG. 3, lasers having a wavelength that is absorbed by several tens of percent or more by the amorphous semiconductor film 103 are used as the laser oscillators 11a and 11b. Typically, a fundamental wave to a fourth harmonic can be used. Here, an LD excitation (laser diode excitation) continuous wave laser (YVO 4 , second harmonic (wavelength 532 nm)) having a total maximum output of 20 W is prepared. The second harmonic is not particularly limited to the second harmonic, but the second harmonic is superior to higher harmonics in terms of energy efficiency.

連続発振レーザを非晶質半導体膜103に照射すると、連続的に非晶質半導体膜103にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、連続発振レーザを走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザを用いるのは、気体レーザ等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、連続発振レーザに限らず、繰り返し周波数が10MHz以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。なお、図3の場合ではレーザ発振器を2台用意したが、出力が十分であれば1台でよい。   When the amorphous semiconductor film 103 is irradiated with the continuous wave laser, energy is continuously given to the amorphous semiconductor film 103. Therefore, once the semiconductor film is brought into a molten state, the molten state can be continued. Further, the solid-liquid interface of the semiconductor film can be moved by scanning with a continuous wave laser, and crystal grains that are long in one direction can be formed along the direction of this movement. The solid laser is used because the output stability is higher than that of a gas laser or the like and stable processing is expected. Note that not only a continuous wave laser but also a pulse laser having a repetition frequency of 10 MHz or more can be used. If a pulse laser with a high repetition frequency is used, the semiconductor film can be kept in a molten state at all times if the laser pulse interval is shorter than the time from when the semiconductor film is melted to solidification. A semiconductor film including crystal grains that are long in one direction can be formed. In the case of FIG. 3, two laser oscillators are prepared. However, one laser oscillator is sufficient if the output is sufficient.

例えば、気体レーザとしては、Arレーザ、Krレーザ、COレーザ等がある。固体レーザとして、YAGレーザ、YLFレーザ、YAlOレーザ、GdVOレーザ、KGWレーザ、KYWレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、Yレーザ、YVOレーザ等がある。また、YAGレーザ、Yレーザ、GdVOレーザ、YVOレーザなどのセラミックスレーザがある。金属蒸気レーザとしてはヘリウムカドミウムレーザ等が挙げられる。 For example, examples of the gas laser include an Ar laser, a Kr laser, and a CO 2 laser. Examples of the solid-state laser include a YAG laser, a YLF laser, a YAlO 3 laser, a GdVO 4 laser, a KGW laser, a KYW laser, an alexandrite laser, a Ti: sapphire laser, a Y 2 O 3 laser, and a YVO 4 laser. Further, there are ceramic lasers such as YAG laser, Y 2 O 3 laser, GdVO 4 laser, and YVO 4 laser. Examples of the metal vapor laser include a helium cadmium laser.

また、レーザ発振器11a、11bとしては、レーザビームをTEM00(シングル横モード)で発振して射出すると、被照射面において得られる線状のビームスポットの集光性が高く、エネルギー密度を高くすることができるので好ましい。 Further, as the laser oscillators 11a and 11b, when the laser beam is oscillated and emitted in TEM 00 (single transverse mode), the linear beam spot obtained on the irradiated surface has high condensing property and the energy density is increased. This is preferable.

レーザ照射の概要は以下の通りである。レーザ発振器11a、11bからレーザビーム12a、12bをそれぞれ同じエネルギーで射出する。レーザ発振器11bから射出されたレーザビーム12bは、波長板13を通して偏光方向を変える。レーザビーム12bの偏光方向を変えるのは、偏光子14によって互いに偏光方向が異なる2つのレーザビームを合成するためである。波長板13にレーザビーム12bを通した後、ミラー22で反射させ、偏光子14にレーザビーム12bを入射させる。そして、偏光子14でレーザビーム12aとレーザビーム12bを合成し、レーザビーム12とする。波長板13および偏光子14を透過した光が適当なエネルギーとなるように波長板13と偏光子14を調整する。なお、本実施の形態では、レーザビームの合成に偏光子14を用いているが、偏光ビームスプリッターなどの他の光学素子を用いてもよい。   The outline of laser irradiation is as follows. Laser beams 12a and 12b are respectively emitted from the laser oscillators 11a and 11b with the same energy. The laser beam 12 b emitted from the laser oscillator 11 b changes the polarization direction through the wave plate 13. The reason why the polarization direction of the laser beam 12b is changed is to synthesize two laser beams having different polarization directions by the polarizer. After passing the laser beam 12 b through the wave plate 13, it is reflected by the mirror 22, and the laser beam 12 b is incident on the polarizer 14. Then, the laser beam 12 a and the laser beam 12 b are synthesized by the polarizer 14 to obtain a laser beam 12. The wave plate 13 and the polarizer 14 are adjusted so that the light transmitted through the wave plate 13 and the polarizer 14 has an appropriate energy. In the present embodiment, the polarizer 14 is used for combining the laser beams, but other optical elements such as a polarizing beam splitter may be used.

偏光子14によって合成されたレーザビーム12は、ミラー15によって反射され、焦点距離が、例えば150mmのシリンドリカルレンズ16および焦点距離が、例えば20mmのシリンドリカルレンズ17によって、レーザビームの断面形状を被照射面18において線状に整形する。ミラー15はレーザ照射装置の光学系の設置状況に応じて設ければよい。シリンドリカルレンズ16は、被照射面18で形成されるビームスポットの長さ方向に作用し、シリンドリカルレンズ17は、その幅方向に作用する。これにより、被照射面18において、例えば長さ500μm、幅20μm程度の線状のビームスポットが形成される。なお、本実施の形態では、線状に成形するためにシリンドリカルレンズを用いているが、これには限らず、球面レンズなどのその他の光学素子を用いてもよい。また、シリンドリカルレンズの焦点距離は上記の値に限らず、自由に設定することができる。   The laser beam 12 synthesized by the polarizer 14 is reflected by a mirror 15, and the cross-sectional shape of the laser beam is irradiated by a cylindrical lens 16 having a focal length of, for example, 150 mm and a cylindrical lens 17 having a focal length of, for example, 20 mm. In 18, it is shaped into a line. The mirror 15 may be provided according to the installation status of the optical system of the laser irradiation apparatus. The cylindrical lens 16 acts in the length direction of the beam spot formed on the irradiated surface 18, and the cylindrical lens 17 acts in the width direction. As a result, a linear beam spot having a length of about 500 μm and a width of about 20 μm is formed on the irradiated surface 18. In this embodiment, a cylindrical lens is used to form a linear shape. However, the present invention is not limited to this, and other optical elements such as a spherical lens may be used. Further, the focal length of the cylindrical lens is not limited to the above value, and can be set freely.

また、本実施の形態では、レーザビームの整形を、シリンドリカルレンズ16、17を用いて行っているが、レーザビームを線状に引き伸ばすための光学系と、被照射面に細く集光するための光学系を別に設けてもよい。例えば、レーザビームの断面を線状にするためにはシリンドリカルレンズアレイ、回折光学素子、光導波路などを用いることができる。また、レーザの媒質の形状が矩形状のものを用いれば射出段階でレーザビームの断面形状を線状にすることも可能である。セラミックレーザは、レーザの媒質の形状を比較的自由に整形することが可能であるため、そのようなレーザの作製に適している。なお、線状に形成されたレーザビームの断面形状は出来るだけ細い方が好ましく、これにより半導体膜におけるレーザビームのエネルギー密度が上がるため、工程時間を短縮できる。   Further, in this embodiment, the laser beam is shaped using the cylindrical lenses 16 and 17, but an optical system for extending the laser beam in a linear shape and a thin light beam for focusing on the irradiated surface. An optical system may be provided separately. For example, a cylindrical lens array, a diffractive optical element, an optical waveguide, or the like can be used to make the cross section of the laser beam linear. Further, if the laser medium has a rectangular shape, the cross-sectional shape of the laser beam can be made linear at the emission stage. The ceramic laser is suitable for manufacturing such a laser because the shape of the laser medium can be shaped relatively freely. Note that the cross-sectional shape of the laser beam formed in a linear shape is preferably as narrow as possible. This increases the energy density of the laser beam in the semiconductor film, so that the process time can be shortened.

次にレーザビームの照射方法について説明する。非晶質半導体膜103が形成された被照射面18を比較的高速で動作させるため、吸着ステージ19に固定する。吸着ステージ19は、X軸用の一軸ロボット20とY軸用の一軸ロボット21により、被照射面18に平行な面上をXY方向に動作できる。線状のビームスポットの長さ方向とY軸を一致させて配置する。次に、ビームスポットの幅方向、つまりX軸に沿って被照射面18を動作させ、レーザビームを被照射面18に照射する。ここで、X軸用の一軸ロボット20の走査速度を35cm/sec、また、2台のレーザ発振器からそれぞれ7.0Wのエネルギーでレーザを射出している。合成後のレーザの出力は14Wとなる。   Next, a laser beam irradiation method will be described. In order to operate the irradiated surface 18 on which the amorphous semiconductor film 103 is formed at a relatively high speed, it is fixed to the suction stage 19. The suction stage 19 can be moved in the X and Y directions on a plane parallel to the irradiated surface 18 by the uniaxial robot 20 for the X axis and the uniaxial robot 21 for the Y axis. The linear beam spot is arranged so that the length direction of the linear beam spot coincides with the Y axis. Next, the irradiated surface 18 is operated along the width direction of the beam spot, that is, along the X axis, and the irradiated surface 18 is irradiated with the laser beam. Here, the scanning speed of the uniaxial robot 20 for the X axis is 35 cm / sec, and lasers are emitted from the two laser oscillators with energy of 7.0 W, respectively. The combined laser output is 14W.

レーザビームが照射されることによって半導体膜が完全溶融した領域が形成される。固化される過程で結晶が成長し、結晶性半導体膜を形成することができる。なお、TEM00モードのレーザ発振器から射出されるレーザビームのエネルギー分布は、一般にガウシアン分布となる。なお、レーザビームの照射に用いる光学系によって、レーザビームの強度を均一化することができる。例えば、シリンドリカルレンズアレイやフライアイレンズなどのレンズアレイ、回折光学素子、光導波路などを用いることによって、レーザビームの強度を均一化することができる。X軸用の一軸ロボット20の走査速度は、数10〜数100cm/sec程度が適当であり、レーザ発振器の出力に合わせて作業者が適宜決定すればよい。 By irradiation with the laser beam, a region where the semiconductor film is completely melted is formed. Crystals grow in the process of solidification, and a crystalline semiconductor film can be formed. The energy distribution of the laser beam emitted from the TEM 00 mode laser oscillator is generally a Gaussian distribution. Note that the intensity of the laser beam can be made uniform by an optical system used for laser beam irradiation. For example, the intensity of the laser beam can be made uniform by using a lens array such as a cylindrical lens array or a fly-eye lens, a diffractive optical element, an optical waveguide, or the like. The scanning speed of the uniaxial robot 20 for the X axis is suitably about several tens to several hundreds cm / sec, and the operator may determine it appropriately according to the output of the laser oscillator.

なお、本実施の形態では、X軸用の一軸ロボット20およびY軸用の一軸ロボット21を用いて、被照射面18である非晶質半導体膜103を移動させる方式を用いている。これに限らず、レーザビームの走査は、被照射面18を固定してレーザビームの照射位置を移動させる照射系移動型、レーザビームの照射位置を固定して被照射面18を移動させる被照射面移動型、または上記2つの方法を組み合わせた方法を用いることができる。   In this embodiment, a method is used in which the amorphous semiconductor film 103 that is the irradiated surface 18 is moved using the uniaxial robot 20 for the X axis and the uniaxial robot 21 for the Y axis. However, the scanning of the laser beam is not limited to this. The irradiation system is a moving type in which the irradiation surface 18 is fixed and the irradiation position of the laser beam is moved, and the irradiation surface is moved by fixing the irradiation position of the laser beam. A surface moving type or a combination of the above two methods can be used.

なお、上述したように、上記した光学系によって形成されるビームスポットの長軸方向のエネルギー分布はガウシアン分布であるため、その両端のエネルギー密度の低い箇所では小粒径結晶が形成される。そこで、大粒径結晶を形成するに充分なエネルギーのみが被照射面18に照射されるよう、被照射面18の手前にスリット等を設けレーザビームの一部を切り取る構成としてもよい。また、レーザ発振器11a及び11bから射出されるレーザビームをより効率的に使用するために、レンズアレイや回折光学素子等のビームホモジナイザを用いて、ビームスポットの長さ方向のエネルギーを一様な分布としてもよい。   As described above, since the energy distribution in the major axis direction of the beam spot formed by the optical system described above is a Gaussian distribution, small-sized crystals are formed at locations where the energy density is low at both ends. Therefore, a configuration may be adopted in which a part of the laser beam is cut off by providing a slit or the like in front of the irradiated surface 18 so that only the energy sufficient to form a large grain crystal is irradiated on the irradiated surface 18. Further, in order to use the laser beams emitted from the laser oscillators 11a and 11b more efficiently, a beam homogenizer such as a lens array or a diffractive optical element is used to uniformly distribute the energy in the length direction of the beam spot. It is good.

さらに、形成された結晶性半導体膜の幅の分だけ、Y軸用の一軸ロボット21を移動させ、再度X軸用の一軸ロボット20を所定の速度、ここでは35cm/secで走査させる。このような一連の動作を繰り返すことにより、半導体膜全面を効率よく結晶化することができる。   Further, the Y-axis uniaxial robot 21 is moved by the width of the formed crystalline semiconductor film, and the X-axis uniaxial robot 20 is again scanned at a predetermined speed, 35 cm / sec. By repeating such a series of operations, the entire surface of the semiconductor film can be efficiently crystallized.

以上の工程により、図1(C)に示すように、非晶質半導体膜全体にレーザビームを照射して結晶性半導体膜105を形成する。   Through the above steps, a crystalline semiconductor film 105 is formed by irradiating the entire amorphous semiconductor film with a laser beam as illustrated in FIG.

この後、結晶性半導体膜を選択的にエッチングして、半導体膜を形成し、当該半導体膜を用いて半導体素子を形成する。半導体素子としては、薄膜トランジスタ、フローティングゲートや電荷蓄積層を有する不揮発性記憶素子、ダイオード、容量素子、抵抗素子等を形成することができる。ここでは、図1(D)に示すように薄膜トランジスタ150を形成する。   After that, the crystalline semiconductor film is selectively etched to form a semiconductor film, and a semiconductor element is formed using the semiconductor film. As the semiconductor element, a thin film transistor, a nonvolatile memory element having a floating gate or a charge storage layer, a diode, a capacitor element, a resistance element, or the like can be formed. Here, a thin film transistor 150 is formed as illustrated in FIG.

また、半導体素子を用いて半導体装置を作製することができる。 In addition, a semiconductor device can be manufactured using a semiconductor element.

なお、本実施の形態においては、絶縁膜101と基板100との間に剥離膜を設け、工程終了後に基板100から絶縁膜101上に形成される半導体素子を剥離してもよい。この後、可撓性を有する基板に半導体素子を貼り付けることで、薄型で軽量な半導体装置を作製することができる。   Note that in this embodiment, a separation film may be provided between the insulating film 101 and the substrate 100, and a semiconductor element formed over the insulating film 101 may be separated from the substrate 100 after the process is completed. After that, a thin and lightweight semiconductor device can be manufactured by attaching a semiconductor element to a flexible substrate.

ここで、本明細書で用いる応力の測定方法に関して、以下に述べる。本明細書で示す応力はTencor FLX−2320(KLAテンコール社製)を用いて測定する。Tencor FLX−2320はストレスのかかった薄膜を有する基板の曲率半径の変化を測定する。薄膜の応力は数式2を用いて求める。 Here, the stress measurement method used in this specification will be described below. The stress shown in this specification is measured using Tencor FLX-2320 (manufactured by KLA Tencor). Tencor FLX-2320 measures the change in radius of curvature of a substrate having a stressed thin film. The stress of the thin film is obtained using Equation 2.

Figure 2008047888
Figure 2008047888

数式2において、E/(1−v)は基板のニ軸弾性係数を示し、Eは基板のヤング率を示し、vは基板のポアソン比を示す。また、図25に示すように、hは基板600の厚さ(m)を示し、tは薄膜601の厚さ(m)を示し、Rは基板600の曲率半径(m)を示しσは基板600上に成膜された薄膜601の応力(Pa)を示す。   In Equation 2, E / (1-v) represents the biaxial elastic modulus of the substrate, E represents the Young's modulus of the substrate, and v represents the Poisson's ratio of the substrate. 25, h represents the thickness (m) of the substrate 600, t represents the thickness (m) of the thin film 601, R represents the radius of curvature (m) of the substrate 600, and σ represents the substrate. The stress (Pa) of the thin film 601 formed on 600 is shown.

なお、本明細書で基板として用いるAN100基板のポアソン比は0.22、ヤング率は77GPaのためニ軸弾性係数98.7GPaであり、EAGLE2000基板のポアソン比は0.23、ヤング率は70.9GPaのためニ軸弾性係数92.07GPaである。   Note that the AN100 substrate used as the substrate in this specification has a Poisson's ratio of 0.22 and a Young's modulus of 77 GPa, so that the biaxial elastic modulus is 98.7 GPa, and the EAGLE 2000 substrate has a Poisson's ratio of 0.23 and a Young's modulus of 70. Since it is 9 GPa, the biaxial elastic modulus is 92.07 GPa.

また、一般的に応力には引っ張り応力と圧縮応力とがある。図25(B)に示すように、基板600に対して薄膜601が収縮しようとするときには、基板600はそれを妨げる方向に引っ張る。このため基板600は薄膜601を内側にして変形する。このように薄膜601が収縮しようとするときに生じる応力を引っ張り応力と呼んでいる。一方、図25(C)に示すように、薄膜601が膨張しようとするときには、基板600は薄膜601の内側に押し縮められる。このように薄膜601が膨張しようとするときに生じる応力を圧縮応力と呼んでいる。一般に、引っ張り応力を+(プラス)で示し、圧縮応力を−(マイナス)で示すことが多い。   In general, the stress includes a tensile stress and a compressive stress. As shown in FIG. 25B, when the thin film 601 is to be contracted with respect to the substrate 600, the substrate 600 is pulled in a direction to prevent it. Therefore, the substrate 600 is deformed with the thin film 601 inside. The stress generated when the thin film 601 is contracted in this way is called tensile stress. On the other hand, as shown in FIG. 25C, when the thin film 601 is about to expand, the substrate 600 is compressed inside the thin film 601. The stress generated when the thin film 601 tries to expand in this way is called a compressive stress. In general, tensile stress is often indicated by + (plus), and compressive stress is often indicated by-(minus).

(実施の形態2)
本実施の形態では、半導体装置の一例である液晶表示装置について図4、及び図5を用いて説明する。
(Embodiment 2)
In this embodiment, a liquid crystal display device which is an example of a semiconductor device will be described with reference to FIGS.

図4(A)に示すように、実施の形態1と同様に熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板100上に絶縁膜101を形成し、絶縁膜101上に非晶質半導体膜103を形成する。ここでは、基板100として、熱膨張率が38×10−7/℃で厚さ0.7cmのAN100を用いる。また、絶縁膜101としては、厚さ40〜60nmの酸素を含む窒化珪素膜及び厚さ80〜120nmの窒素を含む酸化珪素膜をそれぞれプラズマCVD法により形成する。また、非晶質半導体膜103としてプラズマCVD法により厚さ20〜80nmの非晶質半導体膜を形成する。 Figure 4 (A), the same thermal expansion coefficient 6 × 10 -7 / ℃ greater than 38 × 10 -7 / ℃ or less as in Embodiment 1, preferably greater than 6 × 10 -7 / ℃ An insulating film 101 is formed over the substrate 100 at 31.8 × 10 −7 / ° C. or lower, and an amorphous semiconductor film 103 is formed over the insulating film 101. Here, AN100 having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.7 cm is used as the substrate 100. As the insulating film 101, a silicon nitride film containing oxygen having a thickness of 40 to 60 nm and a silicon oxide film containing nitrogen having a thickness of 80 to 120 nm are formed by a plasma CVD method. Further, an amorphous semiconductor film with a thickness of 20 to 80 nm is formed as the amorphous semiconductor film 103 by a plasma CVD method.

次に、基板100を加熱する。ここでは、基板100上に形成された非晶質半導体膜の水素を除去するための加熱を行う。当該加熱のほかに、非晶質半導体膜を結晶化させるための加熱を行ってもよい。基板100を加熱することにより、基板上の層の全応力は、−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下となる。このような層に後にレーザビーム104を照射しても、基板乃至基板上の層にクラックが入ることを低減することができる。ここでは、基板100を500℃で1時間加熱した後、550℃で4時間加熱する。 Next, the substrate 100 is heated. Here, heating for removing hydrogen from the amorphous semiconductor film formed over the substrate 100 is performed. In addition to the heating, heating for crystallizing the amorphous semiconductor film may be performed. By heating the substrate 100, the total stress of the layers on the substrate becomes −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m. Even if such a layer is irradiated with the laser beam 104 later, cracks in the substrate or a layer on the substrate can be reduced. Here, the substrate 100 is heated at 500 ° C. for 1 hour and then heated at 550 ° C. for 4 hours.

次に、図4(B)に示すように、非晶質半導体膜103にレーザビーム104を照射する。このときのレーザビーム104は、非晶質半導体膜103を溶融することが可能なエネルギーを選択する。また、非晶質半導体膜103が吸収することが可能なレーザビーム104の波長を選択する。この結果、絶縁膜101上に結晶性半導体膜105を形成することができる。ここでは、レーザビーム104としてYVOの第2高調波(波長532nm)を用いる。 Next, as shown in FIG. 4B, the amorphous semiconductor film 103 is irradiated with a laser beam 104. At this time, the laser beam 104 selects energy capable of melting the amorphous semiconductor film 103. In addition, the wavelength of the laser beam 104 that can be absorbed by the amorphous semiconductor film 103 is selected. As a result, the crystalline semiconductor film 105 can be formed over the insulating film 101. Here, the second harmonic (wavelength 532 nm) of YVO 4 is used as the laser beam 104.

次に、図4(C)に示すように結晶性半導体膜105を選択的にエッチングして半導体膜201〜203を形成する。ここでは、結晶性半導体膜105のエッチング方法としては、ドライエッチング、ウエットエッチング等を用いることができる。ここでは、結晶性半導体膜105上にレジストを塗布した後、露光及び現像を行ってレジストマスクを形成する。次に、レジストマスクを用いてSF:Oの流量比を4:15としたドライエッチング法により、結晶性半導体膜105を選択的にエッチングする。この後、レジストマスクを除去する。 Next, as illustrated in FIG. 4C, the crystalline semiconductor film 105 is selectively etched to form semiconductor films 201 to 203. Here, as a method for etching the crystalline semiconductor film 105, dry etching, wet etching, or the like can be used. Here, after a resist is applied over the crystalline semiconductor film 105, exposure and development are performed to form a resist mask. Next, the crystalline semiconductor film 105 is selectively etched using a resist mask by a dry etching method in which the flow rate ratio of SF 6 : O 2 is 4:15. Thereafter, the resist mask is removed.

次に、図4(D)に示すように、半導体膜201〜203上にゲート絶縁膜204を形成する。ゲート絶縁膜は、窒化珪素、酸素を含む窒化珪素、酸化珪素、窒素を含む酸化珪素等の単層又は積層構造で形成する。ここでは、厚さ115nmの窒素を含む酸化珪素をプラズマCVD法により形成する。   Next, as illustrated in FIG. 4D, the gate insulating film 204 is formed over the semiconductor films 201 to 203. The gate insulating film is formed with a single layer or a stacked structure of silicon nitride, silicon nitride containing oxygen, silicon oxide, silicon oxide containing nitrogen, or the like. Here, silicon oxide containing nitrogen with a thickness of 115 nm is formed by a plasma CVD method.

次にゲート電極205〜208を形成する。ゲート電極205〜208は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1の層と当該金属から成る第2の層とを積層させた構造としても良い。また、液滴吐出法を用いて微粒子を含むペーストをゲート絶縁膜上に吐出し、乾燥・焼成して形成することができる。また、ゲート絶縁膜上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成して形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。ここでは、ゲート絶縁膜204上に、膜厚30nmの窒化タンタル膜及び、膜厚370nmのタングステン膜をスパッタリング法により形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて窒化タンタル膜、及びタングステン膜を選択的にエッチングして、窒化タンタル膜の端部がタングステン膜の端部より外側に突き出した形状のゲート電極205〜208を形成する。   Next, gate electrodes 205 to 208 are formed. The gate electrodes 205 to 208 can be formed using a polycrystalline semiconductor to which a metal or one conductivity type impurity is added. In the case of using a metal, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), aluminum (Al), or the like can be used. Alternatively, a metal nitride obtained by nitriding a metal can be used. Or it is good also as a structure which laminated | stacked the 1st layer which consists of the said metal nitride, and the 2nd layer which consists of the said metal. Alternatively, a paste containing fine particles can be discharged onto the gate insulating film using a droplet discharge method, and dried and baked. Further, a paste containing fine particles can be printed on the gate insulating film by a printing method, and dried and baked. As typical examples of the fine particles, fine particles mainly containing any of gold, copper, an alloy of gold and silver, an alloy of gold and copper, an alloy of silver and copper, and an alloy of gold, silver, and copper may be used. Here, a tantalum nitride film having a thickness of 30 nm and a tungsten film having a thickness of 370 nm are formed over the gate insulating film 204 by a sputtering method, and then a tantalum nitride film and tungsten using a resist mask formed by a photolithography process. The film is selectively etched to form gate electrodes 205 to 208 having a shape in which the end portion of the tantalum nitride film protrudes outside the end portion of the tungsten film.

次に、ゲート電極205〜208をマスクとして、半導体膜201〜203にそれぞれn型を付与する不純物元素及びp型を付与する不純物元素を添加して、ソース領域及びドレイン領域209〜214及び高濃度不純物領域215を形成する。また、ゲート電極205〜208の一部に重複する低濃度不純物領域216〜223を形成する。ここでは、ソース領域及びドレイン領域209、210、213〜215、及び低濃度不純物領域216、217、220〜223に、p型を付与する不純物元素であるボロンをドーピングする。また、ソース領域及びドレイン領域211、212、及び低濃度不純物領域218、219に、n型を付与する不純物元素であるリンをドーピングする。   Next, an impurity element imparting n-type conductivity and an impurity element imparting p-type conductivity are added to the semiconductor films 201 to 203 using the gate electrodes 205 to 208 as masks, respectively, so that source and drain regions 209 to 214 and a high concentration are added. Impurity regions 215 are formed. Further, low-concentration impurity regions 216 to 223 overlapping with part of the gate electrodes 205 to 208 are formed. Here, boron which is an impurity element imparting p-type conductivity is doped into the source and drain regions 209, 210, 213 to 215, and the low-concentration impurity regions 216, 217, and 220 to 223. Further, the source and drain regions 211 and 212 and the low-concentration impurity regions 218 and 219 are doped with phosphorus which is an impurity element imparting n-type conductivity.

この後、半導体膜に添加した不純物元素を活性化するために加熱処理を行う。ここでは、窒素雰囲気で550度4時間の加熱を行う。以上の工程により、薄膜トランジスタ225〜227を形成する。なお、薄膜トランジスタ225、227としてはpチャネル型の薄膜トランジスタを形成し、薄膜トランジスタ226としてはnチャネル型の薄膜トランジスタを形成する。また、pチャネル型の薄膜トランジスタ225及びnチャネル型の薄膜トランジスタ226により駆動回路を構成する。また、pチャネル型の薄膜トランジスタ227は、画素電極に電圧を印加する素子として機能する。   Thereafter, heat treatment is performed to activate the impurity element added to the semiconductor film. Here, heating is performed at 550 ° C. for 4 hours in a nitrogen atmosphere. Through the above steps, thin film transistors 225 to 227 are formed. Note that p-channel thin film transistors are formed as the thin film transistors 225 and 227, and n-channel thin film transistors are formed as the thin film transistors 226. The p-channel thin film transistor 225 and the n-channel thin film transistor 226 form a driver circuit. The p-channel thin film transistor 227 functions as an element that applies a voltage to the pixel electrode.

次に、図5(A)に示すように、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜を形成する。ここでは、第1の層間絶縁膜として酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。また、第1の層間絶縁膜の一部である酸化珪素膜233上に薄膜トランジスタ225〜227のソース領域及びドレイン領域に接続する配線234〜239、及び接続端子240を形成する。ここでは、スパッタリング法により、Ti膜100nm、Al膜333nm、Ti膜100nmを連続した後、フォトリソグラフィー工程によって形成したレジストマスクを用いて選択的にエッチングして、配線234〜239、及び接続端子240を形成する。その後、レジストマスクを除去する。   Next, as shown in FIG. 5A, a first interlayer insulating film for insulating the gate electrodes and wirings of the thin film transistors 225 to 227 is formed. Here, a silicon oxide film 231, a silicon nitride film 232, and a silicon oxide film 233 are stacked as the first interlayer insulating film. In addition, wirings 234 to 239 and connection terminals 240 connected to the source region and the drain region of the thin film transistors 225 to 227 are formed over the silicon oxide film 233 which is a part of the first interlayer insulating film. Here, the Ti film 100 nm, the Al film 333 nm, and the Ti film 100 nm are continuously formed by sputtering, and then selectively etched using a resist mask formed by a photolithography process, so that the wirings 234 to 239 and the connection terminals 240 are formed. Form. Thereafter, the resist mask is removed.

次いで、第1の層間絶縁膜、配線234〜239、及び接続端子240上に、第2の層間絶縁膜241を形成する。第2の層間絶縁膜241としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの無機絶縁膜を用いることができ、これらの絶縁膜を単層又は2以上の複数層で形成すればよい。また、無機絶縁膜を形成する方法としてはスパッタ法、LPCVD法、またはプラズマCVD法等を用いればよい。ここでは、プラズマCVD法を用い、膜厚100nm〜150nmの酸素を含む窒化珪素膜を形成した後、フォトリソグラフィー工程により形成したレジストマスクを用いて酸素を含む窒化珪素膜を選択的にエッチングして、薄膜トランジスタ227の配線239、及び接続端子240に達するコンタクトホールを形成するとともに、第2の層間絶縁膜241を形成する。その後、レジストマスクを除去する。 Next, a second interlayer insulating film 241 is formed over the first interlayer insulating film, the wirings 234 to 239, and the connection terminal 240. As the second interlayer insulating film 241, an inorganic insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film can be used. If these insulating films are formed of a single layer or two or more layers, Good. As a method for forming the inorganic insulating film, a sputtering method, an LPCVD method, a plasma CVD method, or the like may be used. Here, after a silicon nitride film containing oxygen having a thickness of 100 nm to 150 nm is formed by a plasma CVD method, the silicon nitride film containing oxygen is selectively etched using a resist mask formed by a photolithography process. In addition, a contact hole reaching the wiring 239 of the thin film transistor 227 and the connection terminal 240 is formed, and a second interlayer insulating film 241 is formed. Thereafter, the resist mask is removed.

本実施の形態のように、第2の層間絶縁膜241を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。   By forming the second interlayer insulating film 241 as in this embodiment mode, exposure of TFTs and wirings in the driver circuit portion can be prevented and the TFTs can be protected from contaminants.

次に、薄膜トランジスタ227の配線239に接続する第1の画素電極242、及び接続端子240と接続する導電膜244を形成する。液晶表示装置が透光型液晶表示装置の場合は、第1の画素電極242を透光性を有する導電膜で形成する。また、液晶表示装置が反射型液晶表示装置の場合は、第1の画素電極242を反射性を有する導電膜で形成する。ここでは、第1の画素電極242及び導電膜244は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。   Next, a first pixel electrode 242 connected to the wiring 239 of the thin film transistor 227 and a conductive film 244 connected to the connection terminal 240 are formed. In the case where the liquid crystal display device is a light-transmitting liquid crystal display device, the first pixel electrode 242 is formed using a light-transmitting conductive film. In the case where the liquid crystal display device is a reflective liquid crystal display device, the first pixel electrode 242 is formed using a conductive film having reflectivity. Here, the first pixel electrode 242 and the conductive film 244 are selectively etched using a resist mask formed by a photolithography process after an ITO film containing 125 nm-thick silicon oxide is formed by a sputtering method. Form.

次に、配向膜として機能する絶縁膜243を形成する。絶縁膜243は、ポリイミドやポリビニルアルコール等の高分子化合物膜を印刷法、ロールコート法等で形成した後、ラビングすることにより形成することができる。また、SiOを基板に対して斜めから蒸着して形成することができる。また、光反応型の高分子化合物に偏光したUV光を照射し光反応型の高分子化合物を重合させて形成することができる。ここでは、ポリイミドやポリビニルアルコール等の高分子化合物膜を印刷法により印刷し、焼成した後、ラビングすることで形成する。   Next, an insulating film 243 that functions as an alignment film is formed. The insulating film 243 can be formed by rubbing after a polymer compound film such as polyimide or polyvinyl alcohol is formed by a printing method, a roll coating method, or the like. Moreover, SiO can be formed by vapor deposition with respect to the substrate. Further, it can be formed by irradiating a photoreactive polymer compound with polarized UV light and polymerizing the photoreactive polymer compound. Here, a polymer compound film such as polyimide or polyvinyl alcohol is printed by printing, baked and then rubbed.

次に、図5(B)に示すように、対向基板251に第2の画素電極253を形成し、第2の画素電極253上に配向膜として機能する絶縁膜254を形成する。なお、対向基板251及び第2の画素電極253の間に着色膜252を設けても良い。   Next, as illustrated in FIG. 5B, the second pixel electrode 253 is formed over the counter substrate 251, and the insulating film 254 that functions as an alignment film is formed over the second pixel electrode 253. Note that a colored film 252 may be provided between the counter substrate 251 and the second pixel electrode 253.

対向基板251としては、基板100と同様の材料を適宜選択することができる。また、第2の画素電極253は第1の画素電極242と同様の方法で形成することができる。また、配向膜として機能する絶縁膜254は、絶縁膜243と同様に形成することができる。着色膜252としては、カラー表示を行う場合に必要な膜であり、RGB方式の場合は、赤、緑、青の各色に対応した染料や顔料が分散された着色膜を各画素に対応して形成する。   As the counter substrate 251, a material similar to that of the substrate 100 can be selected as appropriate. Further, the second pixel electrode 253 can be formed by a method similar to that of the first pixel electrode 242. The insulating film 254 functioning as an alignment film can be formed in a manner similar to that of the insulating film 243. The colored film 252 is a film necessary for color display. In the case of the RGB system, a colored film in which dyes and pigments corresponding to red, green, and blue colors are dispersed is associated with each pixel. Form.

次に、基板100及び対向基板251をシール材257で貼り合わせる。また、基板100及び対向基板251の間に液晶層255を形成する。また、液晶層255は、毛細管現象を利用した真空注入法により、配向膜として機能する絶縁膜243、254、及びシール材257で囲まれた領域に液晶材料を注入することにより形成することができる。また、対向基板251の一方の表面にシール材257を形成し、シール材に囲まれる領域に液晶材料を滴下した後、対向基板251及び基板100を減圧下においてシール材で圧着することで液晶層255を形成することができる。   Next, the substrate 100 and the counter substrate 251 are attached to each other with a sealant 257. In addition, a liquid crystal layer 255 is formed between the substrate 100 and the counter substrate 251. The liquid crystal layer 255 can be formed by injecting a liquid crystal material into a region surrounded by the insulating films 243 and 254 functioning as alignment films and the sealant 257 by a vacuum injection method using a capillary phenomenon. . In addition, a sealing material 257 is formed on one surface of the counter substrate 251, a liquid crystal material is dropped on a region surrounded by the sealing material, and then the counter substrate 251 and the substrate 100 are pressure-bonded with the sealing material under reduced pressure. 255 can be formed.

シール材257としては、熱硬化型のエポキシ樹脂、UV硬化型のアクリル樹脂、熱可塑型のナイロン、ポリエステル等を、ディスペンサ法、印刷法、熱圧着法等を用いて形成することができる。なお、シール材257にフィラーを散布することにより、基板100及び対向基板251の間隔を保つことができる。ここでは、シール材257として熱硬化型のエポキシ樹脂を用いて形成する。   As the sealant 257, a thermosetting epoxy resin, a UV curable acrylic resin, thermoplastic nylon, polyester, or the like can be formed using a dispenser method, a printing method, a thermocompression bonding method, or the like. Note that the distance between the substrate 100 and the counter substrate 251 can be maintained by spraying a filler over the sealant 257. Here, the sealant 257 is formed using a thermosetting epoxy resin.

また、基板100及び対向基板251の間隔を保つために、配向膜として機能する絶縁膜243、254の間にスペーサ256を設けてもよい。スペーサとしては、有機樹脂を塗布し、該有機樹脂を所望の形状、代表的には柱状又は円柱状にエッチングして形成することができる。また、スペーサとしてビーズスペーサを用いてもよい。ここでは、スペーサ256としてビーズスペーサを用いる。   Further, a spacer 256 may be provided between the insulating films 243 and 254 functioning as alignment films in order to maintain a distance between the substrate 100 and the counter substrate 251. The spacer can be formed by applying an organic resin and etching the organic resin into a desired shape, typically a columnar shape or a cylindrical shape. Further, a bead spacer may be used as the spacer. Here, a bead spacer is used as the spacer 256.

また、図示しないが、基板100、対向基板251の一方又は両方に偏光板を設ける。   Although not illustrated, a polarizing plate is provided on one or both of the substrate 100 and the counter substrate 251.

次に、図5(C)に示すように、端子部263においては、薄膜トランジスタのゲート配線、ソース配線に接続される接続端子(図5(C)においては、ソース配線またはドレイン配線に接続される接続端子240を示す。)が形成されている。接続端子240に、導電膜244及び異方性導電膜261を介して外部入力端子となるFPC(フレキシブルプリント配線)262を接続する。接続端子240は導電膜244及び異方性導電膜261を介してビデオ信号やクロック信号を受け取る。   Next, as shown in FIG. 5C, in the terminal portion 263, a connection terminal connected to the gate wiring and the source wiring of the thin film transistor (in FIG. 5C, connected to the source wiring or the drain wiring). Connection terminal 240 is shown). An FPC (flexible printed wiring) 262 serving as an external input terminal is connected to the connection terminal 240 through the conductive film 244 and the anisotropic conductive film 261. The connection terminal 240 receives a video signal and a clock signal through the conductive film 244 and the anisotropic conductive film 261.

駆動回路部264においては、ソースドライバやゲートドライバ等の画素を駆動する回路が形成される。ここでは、nチャネル型の薄膜トランジスタ226、pチャネル型の薄膜トランジスタ225が配置されている。なお、nチャネル型の薄膜トランジスタ226及びpチャネル型の薄膜トランジスタ225によりCMOS回路が形成されている。   In the driver circuit portion 264, a circuit for driving pixels such as a source driver and a gate driver is formed. Here, an n-channel thin film transistor 226 and a p-channel thin film transistor 225 are provided. Note that the n-channel thin film transistor 226 and the p-channel thin film transistor 225 form a CMOS circuit.

画素部265には、複数の画素が形成されており、各画素には液晶素子258が形成されている。液晶素子258は、第1の画素電極242、第2の画素電極253及びその間に充填されている液晶層255が重なっている部分である。液晶素子258が有する第1の画素電極242は、薄膜トランジスタ227と電気的に接続されている。   A plurality of pixels are formed in the pixel portion 265, and a liquid crystal element 258 is formed in each pixel. The liquid crystal element 258 is a portion where the first pixel electrode 242, the second pixel electrode 253, and the liquid crystal layer 255 filled therebetween overlap. The first pixel electrode 242 included in the liquid crystal element 258 is electrically connected to the thin film transistor 227.

以上の工程により液晶表示装置を作製することができる。本実施の形態で示す液晶表示装置は、作製工程において、基板乃至基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く液晶表示装置を作製することが可能である。   Through the above process, a liquid crystal display device can be manufactured. In the liquid crystal display device described in this embodiment, cracks can be reduced in a substrate or a layer over the substrate in a manufacturing process. Thus, a liquid crystal display device can be manufactured with high yield.

(実施の形態3)
本実施の形態では、半導体装置の一例である発光素子を有する発光装置の作製工程について説明する。
(Embodiment 3)
In this embodiment, a manufacturing process of a light-emitting device having a light-emitting element which is an example of a semiconductor device will be described.

図6(A)に示すように、実施の形態2と同様の工程により、基板100上に絶縁膜101を介して薄膜トランジスタ225〜227を形成する。また、薄膜トランジスタ225〜227のゲート電極及び配線を絶縁化する第1の層間絶縁膜として、酸化珪素膜231、窒化珪素膜232、及び酸化珪素膜233を積層して形成する。また、第1の層間絶縁膜の一部の酸化珪素膜233上に薄膜トランジスタ225〜227の半導体膜に接続する配線308〜313、及び接続端子314を形成する。   As shown in FIG. 6A, thin film transistors 225 to 227 are formed over the substrate 100 with the insulating film 101 interposed therebetween, in the same process as in Embodiment Mode 2. Further, a silicon oxide film 231, a silicon nitride film 232, and a silicon oxide film 233 are stacked as a first interlayer insulating film that insulates the gate electrodes and wirings of the thin film transistors 225 to 227. In addition, wirings 308 to 313 and connection terminals 314 connected to the semiconductor films of the thin film transistors 225 to 227 are formed over part of the silicon oxide film 233 of the first interlayer insulating film.

次に、第1の層間絶縁膜、配線308〜313、及び接続端子314上に、第2の層間絶縁膜315を形成する。次に、薄膜トランジスタ227の配線313に接続する第1の電極316、及び接続端子314と接続する導電膜320を形成する。第1の電極316及び導電膜320は、スパッタリング法により膜厚125nmの酸化珪素を含むITOを成膜した後、フォトリソグラフィー工程により形成したレジストマスクを用いて選択的にエッチングして形成する。   Next, a second interlayer insulating film 315 is formed over the first interlayer insulating film, the wirings 308 to 313, and the connection terminal 314. Next, a first electrode 316 connected to the wiring 313 of the thin film transistor 227 and a conductive film 320 connected to the connection terminal 314 are formed. The first electrode 316 and the conductive film 320 are formed by depositing ITO containing 125 nm thick silicon oxide by a sputtering method and then selectively etching the resist using a resist mask formed by a photolithography process.

本実施の形態のように、第2の層間絶縁膜315を形成することで、駆動回路部のTFTや配線等の露出を防ぎ、汚染物質からTFTを保護することができる。   By forming the second interlayer insulating film 315 as in this embodiment mode, exposure of TFTs and wirings in the driver circuit portion can be prevented and the TFTs can be protected from contaminants.

次に、第1の電極316の端部を覆う有機絶縁物膜317を形成する。ここでは、感光性ポリイミドを塗布し焼成した後、露光及び現像を行って駆動回路、画素領域の第1の電極316、及び画素領域の周辺部における第2の層間絶縁膜315が露出されるように有機絶縁物膜317を形成する。   Next, an organic insulating film 317 that covers an end portion of the first electrode 316 is formed. Here, after applying and baking photosensitive polyimide, exposure and development are performed so that the driver circuit, the first electrode 316 in the pixel region, and the second interlayer insulating film 315 in the peripheral portion of the pixel region are exposed. Then, an organic insulating film 317 is formed.

次に、第1の電極316及び有機絶縁物膜317の一部上に蒸着法により発光物質を含む層318を形成する。発光物質を含む層318は、発光性を有する有機化合物、または発光性を有する無機化合物で形成する。また、発光物質を含む層318を、発光性を有する有機化合物及び発光性を有する無機化合物で形成してもよい。また、発光物質を含む層318を赤色の発光性の発光物質、青色の発光性の発光物質、及び緑色の発光性の発光物質を用いて、それぞれ赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素を形成することができる。   Next, a layer 318 containing a light-emitting substance is formed over the first electrode 316 and part of the organic insulating film 317 by an evaporation method. The layer 318 containing a light-emitting substance is formed using a light-emitting organic compound or a light-emitting inorganic compound. Alternatively, the layer 318 containing a light-emitting substance may be formed using a light-emitting organic compound and a light-emitting inorganic compound. The layer 318 containing a light-emitting substance is formed using a red light-emitting light-emitting substance, a blue light-emitting light-emitting substance, and a green light-emitting light-emitting substance, respectively. Pixels and green light-emitting pixels can be formed.

ここでは、赤色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセトナト)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、Alqを60nm、及びLiFを1nm積層して形成する。 Here, as a layer containing a red light-emitting substance, DNTPD is 50 nm, NPB is 10 nm, bis [2,3-bis (4-fluorophenyl) quinoxalinato] iridium (acetylacetonato) (abbreviation: Ir (Fdpq ) 2 (acac)) is added to 30 nm, Alq 3 to 60 nm, and LiF to 1 nm.

また、緑色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添加されたAlqを40nm、Alqを60nm、及びLiFを1nm積層して形成する。 The layer containing a green light-emitting luminescent material, a 50 nm, 10 nm and NPB, coumarin 545T (C545T) 40 nm of Alq 3 that is added to form 60nm of Alq 3, and LiF was 1nm laminated DNTPD .

また、青色の発光性の発光物質を含む層として、DNTPDを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA:)を30nm、Alqを60nm、及びLiFを1nm積層して形成する。 Further, as a layer containing a blue light-emitting substance, DNTPD is added to 50 nm, NPB is added to 10 nm, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP) is added, and 9- [ It is formed by stacking 4- (N-carbazolyl)] phenyl-10-phenylanthracene (abbreviation: CzPA :) at 30 nm, Alq 3 at 60 nm, and LiF at 1 nm.

さらには、赤色の発光性の画素、青色の発光性の画素、及び緑色の発光性の画素のほかに、白色の発光性の発光物質を用いて発光物質を含む層を形成することで、白色の発光性の画素を形成してもよい。白色の発光性の画素を設けることにより、消費電力を削減することが可能である。   Furthermore, in addition to the red light emitting pixel, the blue light emitting pixel, and the green light emitting pixel, a white light emitting light emitting material is used to form a layer containing a light emitting material, thereby producing a white Alternatively, a light-emitting pixel may be formed. By providing white light-emitting pixels, power consumption can be reduced.

次に、発光物質を含む層318、及び有機絶縁物膜317上に第2の電極319を形成する。ここでは、膜厚200nmのAl膜を蒸着法により形成する。この結果第1の電極316、発光物質を含む層318、及び第2の電極319により発光素子321を構成する。   Next, a second electrode 319 is formed over the layer 318 containing a light-emitting substance and the organic insulating film 317. Here, an Al film having a thickness of 200 nm is formed by an evaporation method. As a result, the light-emitting element 321 is formed by the first electrode 316, the layer 318 containing a light-emitting substance, and the second electrode 319.

ここで、発光素子321の構造について説明する。   Here, the structure of the light-emitting element 321 will be described.

発光物質を含む層318に、有機化合物を用いた発光機能を担う層(以下、発光層343と示す。)を形成することで、発光素子321は有機EL素子として機能する。   By forming a layer having a light emitting function using an organic compound (hereinafter, referred to as a light emitting layer 343) in the layer 318 containing a light emitting substance, the light emitting element 321 functions as an organic EL element.

発光性の有機化合物としては、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−6−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C’](ピコリナト)イリジウム(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C’}(ピコリナト)イリジウム(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C’)イリジウム(略称:Ir(ppy))、(アセチルアセトナト)ビス(2−フェニルピリジナト−N,C’)イリジウム(略称:Ir(ppy)(acac))、(アセチルアセトナト)ビス[2−(2’−チエニル)ピリジナト−N,C’]イリジウム(略称:Ir(thp)(acac))、(アセチルアセトナト)ビス(2−フェニルキノリナト−N,C’)イリジウム(略称:Ir(pq)(acac))、(アセチルアセトナト)ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C’]イリジウム(略称:Ir(btp)(acac))などの燐光を放出できる化合物を用いることもできる。 Examples of the light-emitting organic compound include 9,10-di (2-naphthyl) anthracene (abbreviation: DNA) and 2-tert-butyl-9,10-di (2-naphthyl) anthracene (abbreviation: t-BuDNA). ), 4,4′-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T, perylene, rubrene, periflanthene, 2,5,8,11-tetra (Tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- (dicyanomethylene) -2-methyl-6- [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: DCM1), 4- (dicyanomethylene) -2-methyl-6- [2- Loridin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) styryl] -4H-pyran (abbreviation: BisDCM) and the like. Can be mentioned. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′] (picolinato) iridium (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′} (picolinato) iridium (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′) iridium (abbreviation: Ir (Ppy) 3 ), (acetylacetonato) bis (2-phenylpyridinato-N, C 2 ′) iridium (abbreviation: Ir (ppy) 2 (acac)), (acetylacetonato) bis [2- ( 2'-thienyl) pyridinato -N, C 3 '] iridium (abbreviation: Ir (thp) 2 (acac )), ( acetylacetonato) bis (2-phenylquinolinato--N, C 2') iridium (Abbreviation: Ir (pq) 2 (acac )), ( acetylacetonato) bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (abbreviation: Ir (btp) 2 (acac)) A compound capable of emitting phosphorescence, such as, can also be used.

また、図7(A)に示すように、第1の電極316上に正孔注入性材料で形成される正孔注入層341、正孔輸送性材料で形成される正孔輸送層342、発光性の有機化合物で形成される発光層343、電子輸送性材料で形成される電子輸送層344、電子注入性材料で形成される電子注入層345により形成された発光物質を含む層318、及び第2の電極319で発光素子321を形成してもよい。   In addition, as illustrated in FIG. 7A, a hole injection layer 341 formed of a hole injection material, a hole transport layer 342 formed of a hole transport material, and light emission are formed over the first electrode 316. A light-emitting layer 343 formed of an organic compound, an electron transport layer 344 formed of an electron-transport material, a layer 318 containing a light-emitting substance formed of an electron injection layer 345 formed of an electron-inject material, and a first layer 318 The light emitting element 321 may be formed using the second electrode 319.

正孔輸送性材料は、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)の他、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニルアミノ]ビフェニル(略称:BBPB)、4,4’,4’’−トリ(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、BBPB、TCTAなどに代表される芳香族アミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述べた物質は、主に10−6cm/Vs以上の正孔移動度を有する物質である。 The hole transporting material includes phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), and 4,4 ′, 4 ″ -tris (N, N-diphenyl). Amino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3,5 -Tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N'-diphenyl-N, N'-bis (3-methylphenyl) -1,1'-biphenyl -4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N- [ 4-di (m-tolyl) amino Phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4′-bis [N- (4-biphenylyl) -N-phenylamino] biphenyl (abbreviation: BBPB), 4,4 ′, 4 ″- Examples include tri (N-carbazolyl) triphenylamine (abbreviation: TCTA), but are not limited thereto. Among the compounds described above, aromatic amine compounds typified by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA, and the like easily generate holes and are a compound group suitable as an organic compound. It is. The substances described here are mainly substances having a hole mobility of 10 −6 cm 2 / Vs or higher.

正孔注入性材料は、上記正孔輸送性材料の他、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(略称:PSS)をドープしたポリエチレンジオキシチオフェン(略称:PEDOT)やポリアニリン(略称:PAni)などを用いることもできる。また、酸化モリブデン、酸化バナジウム、酸化ニッケルなどの無機半導体の薄膜や、酸化アルミニウムなどの無機絶縁体の超薄膜も有効である。   As the hole injecting material, there is a material obtained by chemically doping a conductive polymer compound in addition to the above hole transporting material. Polyethylenedioxythiophene (abbreviation: PEDOT) doped with polystyrene sulfonic acid (abbreviation: PSS). ) And polyaniline (abbreviation: PAni) can also be used. In addition, an inorganic semiconductor thin film such as molybdenum oxide, vanadium oxide, or nickel oxide, or an ultrathin film of an inorganic insulator such as aluminum oxide is also effective.

ここで、電子輸送性材料は、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質である。 Here, the electron transporting materials are tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h]. -Quinolinato) Beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), etc., a material comprising a metal complex having a quinoline skeleton or a benzoquinoline skeleton Can be used. In addition, bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) A material such as a metal complex having an oxazole-based or thiazole-based ligand such as 2 ) can also be used. In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (P-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like can be used. The substances mentioned here are mainly substances having an electron mobility of 10 −6 cm 2 / Vs or higher.

電子注入材料としては、上述した電子輸送性材料の他に、フッ化リチウム、フッ化セシウムなどのアルカリ金属ハロゲン化物や、フッ化カルシウムのようなアルカリ土類ハロゲン化物、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac))や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Mg、Li、Cs等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる。   As the electron injection material, in addition to the above-described electron transporting materials, alkali metal halides such as lithium fluoride and cesium fluoride, alkaline earth halides such as calcium fluoride, and alkali metal oxides such as lithium oxide. Insulator-like thin films such as objects are often used. Alkali metal complexes such as lithium acetylacetonate (abbreviation: Li (acac)) and 8-quinolinolato-lithium (abbreviation: Liq) are also effective. Furthermore, the material which mixed the electron transport material mentioned above and metals with small work functions, such as Mg, Li, and Cs by co-evaporation etc. can also be used.

また、図7(B)に示すように、第1の電極316、発光性の有機化合物及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346、発光性の有機化合物で形成される発光層343、発光性の有機化合物及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347により形成された発光物質を含む層318、並びに第2の電極319で発光素子321を形成してもよい。   In addition, as illustrated in FIG. 7B, the first electrode 316, a hole-transporting layer 346 formed using a light-emitting organic compound and an inorganic compound having an electron-accepting property with respect to the light-emitting organic compound, light emission Layer 343 formed of a light-emitting organic compound, a layer containing a light-emitting substance formed by a light-emitting organic compound and an electron transport layer 347 formed of an inorganic compound having an electron donating property to the light-emitting organic compound The light-emitting element 321 may be formed using the third electrode 319 and the second electrode 319.

発光性の有機化合物、及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346は、有機化合物として、上記した正孔輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。   The hole-transport layer 346 formed using a light-emitting organic compound and an inorganic compound having an electron-accepting property with respect to the light-emitting organic compound appropriately uses the above-described hole-transport organic compound as the organic compound. Form. The inorganic compound may be anything as long as it can easily receive electrons from an organic compound, and various metal oxides or metal nitrides can be used. Any one of Groups 4 to 12 of the periodic table can be used. These transition metal oxides are preferable because they easily exhibit electron accepting properties. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

発光性の有機化合物、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347は、有機化合物として上記した電子輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。   The electron-transport layer 347 formed using a light-emitting organic compound and an inorganic compound having an electron-donating property with respect to the light-emitting organic compound is formed using the above-described electron-transport organic compound as appropriate as the organic compound. Further, the inorganic compound may be anything as long as it easily gives an electron to the organic compound, and various metal oxides or metal nitrides are possible, but alkali metal oxides, alkaline earth metal oxides, Rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferred because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

発光性の有機化合物及び無機化合物で形成される電子輸送層347又は正孔輸送層346は、電子注入・輸送特性が優れているため、第1の電極316、第2の電極319共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。また駆動電圧を低減することが可能である。   Since the electron transport layer 347 or the hole transport layer 346 formed of a light-emitting organic compound and an inorganic compound has excellent electron injection / transport characteristics, both the first electrode 316 and the second electrode 319 have almost work. Various materials can be used without being restricted by the function. In addition, the driving voltage can be reduced.

また、発光物質を含む層318として、無機化合物を用いた発光機能を担う層(以下、発光層349という。)を有することで、発光素子321は無機EL素子として機能する。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光物質を含む層を有し、後者は、発光材料の薄膜からなる発光物質を含む層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。以下に、無機EL素子の構造について示す。   In addition, the light-emitting element 321 functions as an inorganic EL element by including a layer having a light-emitting function using an inorganic compound (hereinafter referred to as a light-emitting layer 349) as the layer 318 containing a light-emitting substance. Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has a layer containing a light emitting material in which particles of the light emitting material are dispersed in a binder, and the latter has a layer containing a light emitting material made of a thin film of the light emitting material. The common point is that electrons accelerated by an electric field are required. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In many cases, dispersion-type inorganic EL emits donor-acceptor recombination light emission, and thin-film inorganic EL element emits localized light emission. The structure of the inorganic EL element is shown below.

本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。   A light-emitting material that can be used in this embodiment mode includes a base material and an impurity element that serves as a light-emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又はその化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。   The solid phase method is a method in which a base material and an impurity element or a compound thereof are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又はその化合物と、不純物元素又はその化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。   The liquid phase method (coprecipitation method) is a method in which a base material or a compound thereof and an impurity element or a compound thereof are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

無機EL素子の発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛、硫化カドミウム、硫化カルシウム、硫化イットリウム、硫化ガリウム、硫化ストロンチウム、硫化バリウム等を用いることができる。また、酸化物としては、例えば、酸化亜鉛、酸化イットリウム等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウム等を用いることができる。さらに、セレン化亜鉛、テルル化亜鉛等も用いることができ、硫化カルシウム−ガリウム、硫化ストロンチウム−ガリウム、硫化バリウム−ガリウム等の3元系の混晶であってもよい。   As a base material used for a light-emitting material of an inorganic EL element, sulfide, oxide, or nitride can be used. Examples of sulfides that can be used include zinc sulfide, cadmium sulfide, calcium sulfide, yttrium sulfide, gallium sulfide, strontium sulfide, and barium sulfide. As the oxide, for example, zinc oxide, yttrium oxide, or the like can be used. As the nitride, for example, aluminum nitride, gallium nitride, indium nitride, or the like can be used. Furthermore, zinc selenide, zinc telluride, and the like can also be used, and may be a ternary mixed crystal such as calcium sulfide-gallium sulfide, strontium sulfide-gallium, barium sulfide-gallium.

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。   As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。   On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又はその化合物と、第2の不純物元素又はその化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又はその化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム等を用いることができる。また、第2の不純物元素又はその化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅、硫化銀等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。   When a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, the base material, the first impurity element or compound thereof, and the second impurity element or compound thereof are weighed, respectively, After mixing, heating and baking are performed in an electric furnace. As the base material, the above-described base material can be used, and as the first impurity element or a compound thereof, for example, fluorine (F), chlorine (Cl), aluminum sulfide, or the like can be used. In addition, as the second impurity element or a compound thereof, for example, copper (Cu), silver (Ag), copper sulfide, silver sulfide, or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅、塩化銀等を用いることができる。   In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound constituted by the first impurity element and the second impurity element, for example, copper chloride, silver chloride, or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。   Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

図7(C)は、発光物質を含む層318が第1の絶縁層348、発光層349、及び第2の絶縁層350で構成される無機EL素子の断面を示す。   FIG. 7C illustrates a cross section of an inorganic EL element in which a layer 318 containing a light-emitting substance includes a first insulating layer 348, a light-emitting layer 349, and a second insulating layer 350.

薄膜型無機ELの場合、発光層349は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子層エピタキシ法(ALE)等を用いて形成することができる。   In the case of a thin-film inorganic EL, the light emitting layer 349 is a layer containing the above light emitting material, and is a physical vapor deposition method (such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic layer epitaxy (ALE), or the like.

第1の絶縁層348及び第2の絶縁層350は、特に限定されることはないが、絶縁性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、窒化シリコン、酸化ジルコニウム等やこれらの混合膜又は2種以上の積層を用いることができる。第1の絶縁層348及び第2の絶縁層350は、スパッタリング、蒸着、CVD等により成膜することができる。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。なお、本実施の形態の発光素子は、必ずしもホットエレクトロンを必要とはしないため、薄膜にすることもでき、駆動電圧を低下できる長所を有する。好ましくは、500nm以下の膜厚、より好ましくは100nm以下の膜厚であることが好ましい。   The first insulating layer 348 and the second insulating layer 350 are not particularly limited, but are preferably highly insulating and have a dense film quality, and more preferably have a high dielectric constant. For example, silicon oxide, yttrium oxide, aluminum oxide, hafnium oxide, tantalum oxide, barium titanate, strontium titanate, lead titanate, silicon nitride, zirconium oxide, etc., or a mixed film or a laminate of two or more of them may be used. it can. The first insulating layer 348 and the second insulating layer 350 can be formed by sputtering, vapor deposition, CVD, or the like. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. Note that the light-emitting element of this embodiment mode does not necessarily require hot electrons, and thus can be formed into a thin film and has an advantage that a driving voltage can be reduced. The film thickness is preferably 500 nm or less, more preferably 100 nm or less.

なお、図示しないが、発光層349と絶縁層348、350、又は発光層349と電極316、319の間にバッファー層を設けても良い。このバッファー層はキャリアの注入を容易にし、かつ両層の混合を抑制する役割をもつ。バッファー層としては、特に限定されることはないが、例えば、発光層の母体材料である硫化亜鉛、硫化セレン、硫化カドミウム、硫化ストロンチウム、硫化バリウム、硫化銅、フッ化リチウム、フッ化カルシウム、フッ化バリウム、またはフッ化マグネシウム等を用いることができる。   Note that although not illustrated, a buffer layer may be provided between the light-emitting layer 349 and the insulating layers 348 and 350 or between the light-emitting layer 349 and the electrodes 316 and 319. This buffer layer has a role of facilitating carrier injection and suppressing mixing of both layers. The buffer layer is not particularly limited, but for example, zinc sulfide, selenium sulfide, cadmium sulfide, strontium sulfide, barium sulfide, copper sulfide, lithium fluoride, calcium fluoride, fluorine, which are the base materials of the light emitting layer, are used. Barium fluoride, magnesium fluoride, or the like can be used.

また、図7(D)に示すように、発光物質を含む層318が発光層349及び第1の絶縁層348で構成されてもよい。この場合、図7(D)においては、第1の絶縁層348は第2の電極319及び発光層349の間に設けられている形態を示す。なお、第1の絶縁層348は第1の電極316及び発光層349の間に設けられていてもよい。   Further, as illustrated in FIG. 7D, the layer 318 containing a light-emitting substance may be formed of a light-emitting layer 349 and a first insulating layer 348. In this case, FIG. 7D illustrates a mode in which the first insulating layer 348 is provided between the second electrode 319 and the light-emitting layer 349. Note that the first insulating layer 348 may be provided between the first electrode 316 and the light-emitting layer 349.

さらには、発光物質を含む層318が、発光層349のみで構成されてもよい。即ち、第1の電極316、発光層349、第2の電極319で発光素子321を構成してもよい。   Further, the layer 318 containing a light-emitting substance may be formed using only the light-emitting layer 349. That is, the light-emitting element 321 may be formed using the first electrode 316, the light-emitting layer 349, and the second electrode 319.

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の発光物質を含む層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、発光物質を含む層としての形状に保持するための物質である。発光材料は、バインダによって発光物質を含む層中に均一に分散し固定される。   In the case of a dispersion type inorganic EL, a particulate luminescent material is dispersed in a binder to form a layer containing a film-like luminescent substance. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. The binder is a substance for fixing a granular light emitting material in a dispersed state and holding it in a shape as a layer containing a light emitting substance. The light emitting material is uniformly dispersed and fixed in the layer containing the light emitting substance by the binder.

分散型無機ELの場合、発光物質を含む層の形成方法は、選択的に発光物質を含む層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む発光物質を含む層において、発光材料の割合は50wt%以上80wt%以下とするよい。   In the case of a dispersion-type inorganic EL, a method for forming a layer containing a light-emitting substance includes a droplet discharge method that can selectively form a layer containing a light-emitting substance, a printing method (such as screen printing or offset printing), and a spin coating method. An application method, a dipping method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the layer including a light-emitting material and a light-emitting substance including a binder, the ratio of the light-emitting material may be 50 wt% or more and 80 wt% or less.

図7(E)における素子は、第1の電極316、発光物質を含む層318、第2の電極319を有し、発光物質を含む層318が、発光材料352がバインダ351に分散された発光層及び絶縁層348で構成される。なお、絶縁層348は、図7(E)においては、第2の電極319に接する構造となっているが、第1の電極316に接する構造でもよい。また、素子は、第1の電極316及び第2の電極319それぞれに接する絶縁層を有してもよい。さらには、素子は、第1の電極316及び第2の電極319に接する絶縁層を有さなくてもよい。   7E includes a first electrode 316, a layer 318 containing a light-emitting substance, and a second electrode 319, and the layer 318 containing a light-emitting substance emits light in which a light-emitting material 352 is dispersed in a binder 351. A layer and an insulating layer 348. Note that although the insulating layer 348 is in contact with the second electrode 319 in FIG. 7E, the insulating layer 348 may be in contact with the first electrode 316. The element may include an insulating layer in contact with each of the first electrode 316 and the second electrode 319. Further, the element does not need to have an insulating layer in contact with the first electrode 316 and the second electrode 319.

本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いることができる。また、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子材料、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。また光硬化型などを用いることができる。これらの樹脂に、チタン酸バリウムやチタン酸ストロンチウムなどの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。   As a binder that can be used in this embodiment mode, an organic material or an inorganic material can be used. Further, a mixed material of an organic material and an inorganic material may be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer material such as aromatic polyamide, polybenzimidazole, or a siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aryl group) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. Moreover, a photocuring type etc. can be used. The dielectric constant can be adjusted by appropriately mixing fine particles having a high dielectric constant such as barium titanate or strontium titanate with these resins.

また、バインダに用いる無機材料としては、酸化珪素、窒化珪素、酸素及び窒素を含む珪素、窒化アルミニウム、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム、酸化チタン、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、ニオブ酸カリウム、ニオブ酸鉛、酸化タンタル、タンタル酸バリウム、タンタル酸リチウム、酸化イットリウム、酸化ジルコニウム、硫化亜鉛その他の無機材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率をより制御することができ、より誘電率を大きくすることができる。   Inorganic materials used for the binder include silicon oxide, silicon nitride, silicon containing oxygen and nitrogen, aluminum nitride, aluminum or aluminum oxide containing oxygen and nitrogen, titanium oxide, barium titanate, strontium titanate, lead titanate , Potassium niobate, lead niobate, tantalum oxide, barium tantalate, lithium tantalate, yttrium oxide, zirconium oxide, zinc sulfide, and other materials including inorganic materials. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the layer containing the light emitting material including the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. Can do.

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。   In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent of the solution containing the binder that can be used in this embodiment mode, a method of forming a light-emitting layer by dissolving the binder material (various wet types A solvent capable of producing a solution having a viscosity suitable for the process) and a desired film thickness may be appropriately selected. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.

無機EL発光素子は、発光物質を含む層を挟持する一対の電極間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。   Inorganic EL light-emitting elements can emit light by applying a voltage between a pair of electrodes sandwiching a layer containing a light-emitting substance, but can operate in either DC driving or AC driving.

次に、図6(B)に示すように、第2の電極319上に保護膜322を形成する。保護膜322は、発光素子321や保護膜322に水分や酸素等が侵入することを防ぐためのものである。保護膜322は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素、その他の絶縁性材料を用いて形成することが好ましい。   Next, as illustrated in FIG. 6B, a protective film 322 is formed over the second electrode 319. The protective film 322 is for preventing moisture, oxygen, and the like from entering the light emitting element 321 and the protective film 322. The protective film 322 uses a thin film formation method such as a plasma CVD method or a sputtering method, and includes silicon nitride, silicon oxide, silicon nitride oxide, silicon oxynitride, aluminum oxynitride, or aluminum oxide, diamond-like carbon (DLC), and nitrogen content It is preferable to use carbon or another insulating material.

さらにシール材323で封止基板324を基板100上に形成される第2の層間絶縁膜315と貼り合わせることにより、基板100、封止基板324、およびシール材323で囲まれた空間325に発光素子321が備えられた構造になっている。なお、空間325には、充填材が充填されており、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材323で充填される場合もある。   Further, the sealing substrate 324 is bonded to the second interlayer insulating film 315 formed over the substrate 100 with the sealing material 323, thereby emitting light to the space 325 surrounded by the substrate 100, the sealing substrate 324, and the sealing material 323. The element 321 is provided. Note that the space 325 is filled with a filler and may be filled with a sealant 323 in addition to an inert gas (such as nitrogen or argon).

なお、シール材323にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板324に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、ポリエステルフィルム、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。   Note that an epoxy-based resin is preferably used for the sealant 323. Moreover, it is desirable that these materials are materials that do not transmit moisture and oxygen as much as possible. In addition to a glass substrate or a quartz substrate, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), polyester film, polyester, acrylic, or the like can be used as a material for the sealing substrate 324.

次に、図6(C)に示すように、実施の形態3と同様に異方性導電膜326を用いてFPC327を接続端子314に接する導電膜320と貼りつける。   Next, as illustrated in FIG. 6C, the FPC 327 is attached to the conductive film 320 in contact with the connection terminal 314 using the anisotropic conductive film 326 as in Embodiment 3.

以上の工程により、アクティブマトリクス型発光素子を有する半導体装置を形成することが出来る。   Through the above steps, a semiconductor device having an active matrix light-emitting element can be formed.

ここで本実施の形態において、フルカラー表示する場合の画素における等価回路図を図8に示す。図8において、破線で囲まれる薄膜トランジスタ331が図6(A)の駆動用の薄膜トランジスタ227をスイッチングする薄膜トランジスタに対応しており、破線で囲まれる薄膜トランジスタ332が発光素子を駆動する薄膜トランジスタ227に対応している。なお、発光素子としては、発光物質を含む層を発光性の有機化合物を含む層で形成した有機EL素子(以下、OLEDと示す。)を用いた形態を説明する。   Here, in this embodiment mode, an equivalent circuit diagram of a pixel in the case of full color display is shown in FIG. In FIG. 8, a thin film transistor 331 surrounded by a broken line corresponds to a thin film transistor for switching the driving thin film transistor 227 in FIG. 6A, and a thin film transistor 332 surrounded by a broken line corresponds to the thin film transistor 227 for driving a light emitting element. Yes. Note that as the light-emitting element, a mode using an organic EL element (hereinafter referred to as an OLED) in which a layer containing a light-emitting substance is formed using a layer containing a light-emitting organic compound will be described.

赤色を表示する画素は、薄膜トランジスタ332のドレイン領域に赤色を発光するOLED334Rが接続され、ソース領域にはアノード側電源線337Rが設けられている。また、OLED334Rには、カソード側電源線333が設けられている。また、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Rに接続された容量素子338と接続している。   In the pixel displaying red, an OLED 334R that emits red light is connected to the drain region of the thin film transistor 332, and an anode-side power line 337R is provided in the source region. The OLED 334R is provided with a cathode side power supply line 333. The switching thin film transistor 331 is connected to the gate wiring 336, and the gate electrode of the driving thin film transistor 332 is connected to the drain region of the switching thin film transistor 331. Note that the drain region of the switching thin film transistor 331 is connected to the capacitor 338 connected to the anode power supply line 337R.

また、緑色を表示する画素は、駆動用の薄膜トランジスタ332のドレイン領域に緑色を発光するOLED334Gが接続され、ソース領域にはアノード側電源線337Gが設けられている。また、OLED334Gには、カソード側電源線333が設けられており、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Gに接続された容量素子338と接続している。 In the pixel displaying green, an OLED 334G that emits green light is connected to the drain region of the driving thin film transistor 332, and an anode-side power line 337G is provided in the source region. The OLED 334G is provided with a cathode side power supply line 333, the switching thin film transistor 331 is connected to the gate wiring 336, and the gate electrode of the driving thin film transistor 332 is connected to the drain region of the switching thin film transistor 331. Is done. Note that the drain region of the switching thin film transistor 331 is connected to the capacitor 338 connected to the anode power supply line 337G.

また、青色を表示する画素は、駆動用の薄膜トランジスタ332のドレイン領域に青色を発光するOLED334Bが接続され、ソース領域にはアノード側電源線337Bが設けられている。また、OLED334Bには、カソード側電源線333が設けられており、スイッチング用の薄膜トランジスタ331はゲート配線336に接続され、駆動用の薄膜トランジスタ332のゲート電極は、スイッチング用の薄膜トランジスタ331のドレイン領域に接続される。なお、スイッチング用の薄膜トランジスタ331のドレイン領域は、アノード側電源線337Bに接続された容量素子338と接続している。 In the pixel displaying blue, an OLED 334B that emits blue light is connected to the drain region of the driving thin film transistor 332, and an anode-side power line 337B is provided in the source region. The OLED 334B is provided with a cathode side power supply line 333, the switching thin film transistor 331 is connected to the gate wiring 336, and the gate electrode of the driving thin film transistor 332 is connected to the drain region of the switching thin film transistor 331. Is done. Note that the drain region of the switching thin film transistor 331 is connected to the capacitor 338 connected to the anode-side power supply line 337B.

それぞれ色の異なる画素には発光物質を含む層の材料に応じて異なる電圧をそれぞれ印加する。 Different voltages are applied to the pixels of different colors depending on the material of the layer containing the light-emitting substance.

なお、ここでは、ソース配線335とアノード側電源線337R、337G、337Bとを平行に形成しているが、これに限られず、ゲート配線336とアノード側電源線337R、337G、337Bとを平行に形成してもよい。更には、駆動用の薄膜トランジスタ332をマルチゲート電極構造としてもよい。 Here, the source wiring 335 and the anode side power supply lines 337R, 337G, and 337B are formed in parallel. It may be formed. Further, the driving thin film transistor 332 may have a multi-gate electrode structure.

また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。 In the light emitting device, a driving method for screen display is not particularly limited, and for example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the light-emitting device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される信号の電圧が一定のもの(CVCV)と、発光素子に印加される信号の電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される信号の電圧が一定のもの(CCCV)と、発光素子に印加される信号の電流が一定のもの(CCCC)とがある。 Further, in a light emitting device in which a video signal is digital, there are a video signal input to a pixel having a constant voltage (CV) and a constant current (CC). A video signal having a constant voltage (CV) includes a signal having a constant voltage applied to the light emitting element (CVCV) and a signal having a constant current applied to the light emitting element (CVCC). . In addition, when the video signal has a constant current (CC), the signal voltage applied to the light emitting element is constant (CCCV), and the signal applied to the light emitting element has a constant current (CCCC). There is.

また、発光装置において、静電破壊防止のための保護回路(保護ダイオードなど)を設けてもよい。   In the light emitting device, a protection circuit (such as a protection diode) for preventing electrostatic breakdown may be provided.

以上の工程によりアクティブマトリクス型発光素子を有する発光装置を作製することが出来る。本実施の形態で示す発光装置は、作製工程において、基板乃至基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く発光装置を作製することが可能である。   Through the above process, a light-emitting device having an active matrix light-emitting element can be manufactured. In the light-emitting device described in this embodiment, cracks can be reduced in a substrate or a layer over the substrate in a manufacturing process. Therefore, a light-emitting device can be manufactured with high yield.

(実施の形態4)
本実施の形態では、非接触でデータの伝送が可能な半導体装置の作製工程を図9〜12を用いて説明する。また半導体装置の構成について図13を用いて説明する。また、本実施の形態で示す半導体装置の用途を図14を用いて説明する。
(Embodiment 4)
In this embodiment, a manufacturing process of a semiconductor device capable of transmitting data without contact will be described with reference to FIGS. A structure of the semiconductor device will be described with reference to FIG. The use of the semiconductor device described in this embodiment will be described with reference to FIGS.

図9(A)に示すように、基板401上に剥離膜402を形成する。次に、剥離膜402上に絶縁膜403を形成し、絶縁膜403上に薄膜トランジスタ404を形成する。次に、薄膜トランジスタ404を構成する導電膜を絶縁する層間絶縁膜405を形成し、薄膜トランジスタ404の半導体膜に接続するソース電極及びドレイン電極406を形成する。次に、薄膜トランジスタ404、層間絶縁膜405、ソース電極及びドレイン電極406を覆う絶縁膜407を形成し、絶縁膜407を介してソース電極またはドレイン電極406に接続する導電膜408を形成する。   As shown in FIG. 9A, a separation film 402 is formed over a substrate 401. Next, an insulating film 403 is formed over the separation film 402 and a thin film transistor 404 is formed over the insulating film 403. Next, an interlayer insulating film 405 that insulates a conductive film included in the thin film transistor 404 is formed, and a source electrode and a drain electrode 406 connected to the semiconductor film of the thin film transistor 404 are formed. Next, an insulating film 407 is formed to cover the thin film transistor 404, the interlayer insulating film 405, and the source and drain electrodes 406, and a conductive film 408 connected to the source or drain electrode 406 through the insulating film 407 is formed.

基板401としては、基板100と同様のものを用いることができる。また、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板、セラミック基板等を用いることができる。ここでは、基板401としてガラス基板を用いる。   As the substrate 401, a substrate similar to the substrate 100 can be used. Alternatively, a metal substrate or a stainless steel substrate with an insulating film formed on one surface thereof, a heat-resistant plastic substrate that can withstand the processing temperature in this step, a ceramic substrate, or the like can be used. Here, a glass substrate is used as the substrate 401.

剥離膜402は、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む剥離膜の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。   The release film 402 is formed of tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), sputtering, plasma CVD, coating, printing, or the like. An element selected from cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si), Alternatively, a layer formed of an alloy material containing an element as a main component or a compound material containing an element as a main component is formed as a single layer or a stacked layer. The crystal structure of the release film containing silicon may be any of amorphous, microcrystalline, and polycrystalline.

剥離膜402が単層構造の場合、好ましくは、タングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物を含む層若しくは酸化窒化物を含む層、モリブデンの酸化物を含む層若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物を含む層若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。 In the case where the separation film 402 has a single-layer structure, a layer containing tungsten, molybdenum, or a mixture of tungsten and molybdenum is preferably formed. Or a layer containing tungsten oxide or a layer containing oxynitride, a layer containing molybdenum oxide or a layer containing oxynitride, or a layer containing an oxide of a mixture of tungsten and molybdenum or oxynitride Form a layer. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum.

剥離膜402が積層構造の場合、好ましくは、1層目としてタングステン、モリブデン、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物を含む層、窒化物を含む層、酸化窒化物を含む層、又は窒化酸化物を含む層を形成する。   In the case where the separation film 402 has a stacked structure, it is preferable that a layer containing tungsten, molybdenum, or a mixture of tungsten and molybdenum be formed as a first layer, and an oxide of tungsten, molybdenum, or a mixture of tungsten and molybdenum be formed as a second layer. A layer containing nitride, a layer containing nitride, a layer containing oxynitride, or a layer containing nitride oxide is formed.

剥離膜402として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、NOプラズマ処理、オゾン水等の酸化力の強い溶液での処理、水素が添加された水での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物を含む層、酸化窒化物を含む層、または窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。 In the case where a stacked structure of a layer containing tungsten and a layer containing tungsten oxide is formed as the separation film 402, a layer containing tungsten is formed, and an insulating layer formed using an oxide is formed thereover. The fact that a layer containing an oxide of tungsten is formed at the interface between the tungsten layer and the insulating layer may be utilized. Furthermore, the surface of the layer containing tungsten is subjected to thermal oxidation treatment, oxygen plasma treatment, N 2 O plasma treatment, treatment with a solution having strong oxidizing power such as ozone water, treatment with water to which hydrogen is added, and the like. Alternatively, a layer containing an oxide of tungsten may be formed. This also applies to the case where a layer containing tungsten nitride, a layer containing oxynitride, or a layer containing nitride oxide is formed. After forming a layer containing tungsten, a silicon nitride layer, an oxide layer is formed thereon. A silicon nitride layer or a silicon nitride oxide layer is preferably formed.

タングステンの酸化物は、WOxで表される。xは、2≦x≦3の範囲内にあり、xが2の場合(WO)、xが2.5の場合(W)、xが2.75の場合(W11)、xが3の場合(WO)などがある。 The oxide of tungsten is represented by WOx. x is in the range of 2 ≦ x ≦ 3, when x is 2 (WO 2 ), when x is 2.5 (W 2 O 5 ), when x is 2.75 (W 4 O 11) ), And x is 3 (WO 3 ).

ここでは、スパッタリング法により厚さ20〜100nm、好ましくは40〜80nmのタングステン膜を形成する。   Here, a tungsten film having a thickness of 20 to 100 nm, preferably 40 to 80 nm, is formed by a sputtering method.

なお、上記の工程によると、基板401に接するように剥離膜402を形成しているが、本発明はこの工程に制約されない。基板401に接するように下地となる絶縁膜を形成し、その絶縁膜に接するように剥離膜402を設けてもよい。   Note that although the peeling film 402 is formed so as to be in contact with the substrate 401 according to the above steps, the present invention is not limited to this step. An insulating film serving as a base may be formed so as to be in contact with the substrate 401, and the peeling film 402 may be provided so as to be in contact with the insulating film.

絶縁膜403は、絶縁膜101と同様に形成することができる。ここでは、NOガスを流しながらプラズマを発生させて剥離膜402表面に酸化タングステン膜を形成した後、プラズマCVD法により、窒素を含む酸化珪素膜を形成する。 The insulating film 403 can be formed in a manner similar to that of the insulating film 101. Here, plasma is generated while flowing N 2 O gas to form a tungsten oxide film on the surface of the separation film 402, and then a silicon oxide film containing nitrogen is formed by a plasma CVD method.

薄膜トランジスタ404は、実施の形態2に示す薄膜トランジスタ225〜227と同様に形成することができる。ソース電極及びドレイン電極406は、実施の形態2に示す配線234〜239と同様に形成することができる。   The thin film transistor 404 can be formed in a manner similar to that of the thin film transistors 225 to 227 described in Embodiment 2. The source and drain electrodes 406 can be formed in a manner similar to the wirings 234 to 239 described in Embodiment 2.

層間絶縁膜405及び絶縁膜407は、ポリイミド、アクリル、またはシロキサンポリマーを塗布し焼成して形成することができる。また、スパッタリング法やプラズマCVD法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成してもよい。無機化合物の代表例としては、酸化珪素、窒化珪素、酸化窒化珪素がある。   The interlayer insulating film 405 and the insulating film 407 can be formed by applying and baking polyimide, acrylic, or siloxane polymer. Alternatively, a single layer or a stacked layer may be formed using an inorganic compound by a sputtering method, a plasma CVD method, a coating method, a printing method, or the like. Typical examples of the inorganic compound include silicon oxide, silicon nitride, and silicon oxynitride.

次に、図9(B)に示すように、導電膜408上に導電膜411を形成する。ここでは、印刷法により金粒子を有する組成物を印刷し、200℃で30分加熱して組成物を焼成して導電膜411を形成する。   Next, as illustrated in FIG. 9B, a conductive film 411 is formed over the conductive film 408. Here, a composition having gold particles is printed by a printing method, heated at 200 ° C. for 30 minutes, and the composition is baked to form the conductive film 411.

次に、図9(C)に示すように、絶縁膜407及び導電膜411の端部を覆う絶縁膜412を形成する。ここでは、絶縁膜407及び導電膜411の端部を覆う絶縁膜412を、エポキシ樹脂を用いて形成する。エポキシ樹脂の組成物をスピンコート法により塗布し、160℃で30分加熱した後、導電膜411を覆う部分の絶縁膜を除去して、導電膜411を露出すると共に、厚さ1〜20μm、好ましくは5〜10μmの絶縁膜412を形成する。ここでは、絶縁膜403から絶縁膜412までの積層体を素子形成層410とする。   Next, as illustrated in FIG. 9C, an insulating film 412 which covers end portions of the insulating film 407 and the conductive film 411 is formed. Here, the insulating film 412 which covers end portions of the insulating film 407 and the conductive film 411 is formed using an epoxy resin. After applying the epoxy resin composition by spin coating and heating at 160 ° C. for 30 minutes, the insulating film covering the conductive film 411 is removed to expose the conductive film 411 and have a thickness of 1 to 20 μm. An insulating film 412 having a thickness of 5 to 10 μm is preferably formed. Here, a stacked body from the insulating film 403 to the insulating film 412 is referred to as an element formation layer 410.

次に、図9(D)に示すように、後の剥離工程を容易に行うために、レーザビーム413を絶縁膜403、405、407、及び絶縁膜412に照射して、図9(E)に示すような開口部414を形成する。次に、絶縁膜412に粘着部材415を貼りあわせる。開口部414を形成するために照射するレーザビームとしては、絶縁膜403、405、407、または絶縁膜412が吸収する波長を有するレーザビームが好ましい。代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。   Next, as illustrated in FIG. 9D, the insulating films 403, 405, and 407, and the insulating film 412 are irradiated with a laser beam 413 in order to easily perform the subsequent peeling step, so that FIG. An opening 414 as shown in FIG. Next, an adhesive member 415 is attached to the insulating film 412. As the laser beam with which the opening 414 is formed, a laser beam having a wavelength absorbed by the insulating films 403, 405, and 407 or the insulating film 412 is preferable. Typically, irradiation is performed by appropriately selecting a laser beam in an ultraviolet region, a visible region, or an infrared region.

このようなレーザビームを発振することが可能なレーザ発振器としては、ArF、KrF、XeCl等のエキシマレーザ発振器、実施の形態1で示すレーザ発振器11a、11bと同様のものを適宜用いることができる。なお、固体レーザ発振器においては、基本波〜第5高調波を適宜適用するのが好ましい。この結果、絶縁膜403、405、407、412がレーザビームを吸収し溶融して開口部が形成される。 As a laser oscillator capable of oscillating such a laser beam, an excimer laser oscillator such as ArF, KrF, or XeCl, or the same one as the laser oscillators 11a and 11b described in Embodiment 1 can be used as appropriate. In the solid-state laser oscillator, it is preferable to appropriately apply the fundamental wave to the fifth harmonic. As a result, the insulating films 403, 405, 407, and 412 absorb the laser beam and melt to form openings.

なお、レーザビームを絶縁膜403、405、407、412に照射する工程を削除することで、スループットを向上させることが可能である。 Note that throughput can be improved by eliminating the step of irradiating the insulating films 403, 405, 407, and 412 with a laser beam.

次に、図10(A)に示すように、剥離膜402及び絶縁膜403の界面に形成される金属酸化物膜において、剥離膜を有する基板401及び素子形成層の一部421を物理的手段により剥離する。物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー(機械的エネルギー)を変化させる手段を指している。物理的手段は、代表的には機械的な力を加えること(例えば人間の手や把治具で引き剥がす処理や、ローラーを支点としてローラーを回転させながら分離する処理)である。   Next, as illustrated in FIG. 10A, in the metal oxide film formed at the interface between the separation film 402 and the insulating film 403, the substrate 401 having the separation film and the part 421 of the element formation layer are physically attached. Peel off. Physical means refers to mechanical means or mechanical means, and means to change some mechanical energy (mechanical energy). The physical means is typically applying mechanical force (for example, a process of peeling with a human hand or a grip jig, or a process of separating while rotating the roller with the roller as a fulcrum).

本実施形態においては、剥離膜と絶縁膜の間に金属酸化膜を形成し、当該金属酸化膜において物理的手段により、素子形成層の一部421を剥離する方法を用いたがこれに限られない。基板に透光性を有する基板を用い、剥離膜に水素を含む非晶質珪素層を用い、図9(E)の工程の後、基板側からのレーザビームを照射して非晶質半導体膜に含まれる水素を気化させて、基板と剥離膜との間で剥離する方法を用いることができる。   In this embodiment, a method is used in which a metal oxide film is formed between the peeling film and the insulating film, and a part 421 of the element formation layer is peeled off by physical means in the metal oxide film. Absent. A light-transmitting substrate is used as the substrate, an amorphous silicon layer containing hydrogen is used as the peeling film, and an amorphous semiconductor film is irradiated with a laser beam from the substrate side after the step of FIG. A method can be used in which hydrogen contained in is vaporized and separated between the substrate and the separation film.

また、図9(E)の工程の後、基板を機械的に研磨し除去する方法や、基板をHF等の基板を溶解する溶液を用いて基板を除去する方法を用いることができる。この場合、剥離膜を用いなくともよい。   Further, after the step of FIG. 9E, a method of mechanically polishing and removing the substrate or a method of removing the substrate using a solution that dissolves the substrate such as HF can be used. In this case, it is not necessary to use a release film.

また、図9(E)において、粘着部材415を絶縁膜412に貼りあわせる前に、開口部414にNF、BrF、ClF等のフッ化ハロゲンガスを導入し、剥離膜をフッ化ハロゲンガスでエッチングし除去した後、絶縁膜412に粘着部材415を貼りあわせて、基板から素子形成層の一部421を剥離する方法を用いることができる。 In FIG. 9E, before bonding the adhesive member 415 to the insulating film 412, a halogen fluoride gas such as NF 3 , BrF 3 , or ClF 3 is introduced into the opening 414, and the release film is made of halogen fluoride. After etching and removing with gas, a method in which an adhesive member 415 is attached to the insulating film 412 and a part 421 of the element formation layer is peeled from the substrate can be used.

また、図9(E)において、粘着部材415を絶縁膜412に貼りあわせる前に、開口部414にNF、BrF、ClF等のフッ化ハロゲンガスを導入し、剥離膜の一部をフッ化ハロゲンガスでエッチングし除去した後、絶縁膜412に粘着部材415を貼りあわせて、基板から素子形成層の一部421を物理的手段により剥離する方法を用いることができる。 In FIG. 9E, before adhering the adhesive member 415 to the insulating film 412, a halogen fluoride gas such as NF 3 , BrF 3 , or ClF 3 is introduced into the opening 414, and a part of the separation film is formed. After etching and removing with halogen fluoride gas, an adhesive member 415 is attached to the insulating film 412, and a part 421 of the element formation layer is peeled off from the substrate by physical means.

次に、図10(B)に示すように、素子形成層の一部421の絶縁膜403に、可撓性基板422を貼り付ける。次に、粘着部材415を素子形成層の一部421から剥す。ここでは、可撓性基板422として、キャスト法によりポリアニリンで形成されたフィルムを用いる。   Next, as illustrated in FIG. 10B, a flexible substrate 422 is attached to the insulating film 403 of the part 421 of the element formation layer. Next, the adhesive member 415 is peeled off from the part 421 of the element formation layer. Here, as the flexible substrate 422, a film formed of polyaniline by a casting method is used.

次に、図10(C)に示すように、可撓性基板422をダイシングフレーム432のUVシート431に貼り付ける。UVシート431は粘着性を有するため、UVシート431上に可撓性基板422が固定される。この後、導電膜411にレーザビームを照射して、導電膜411と導電膜408の間の密着性を高めてもよい。   Next, as illustrated in FIG. 10C, the flexible substrate 422 is attached to the UV sheet 431 of the dicing frame 432. Since the UV sheet 431 has adhesiveness, the flexible substrate 422 is fixed on the UV sheet 431. After that, the conductive film 411 may be irradiated with a laser beam to improve adhesion between the conductive film 411 and the conductive film 408.

次に、図10(D)に示すように、導電膜411上に接続端子433を形成する。接続端子433を形成することで、後にアンテナとして機能する導電膜との位置合わせ及び接着を容易に行うことが可能である。   Next, as illustrated in FIG. 10D, the connection terminal 433 is formed over the conductive film 411. By forming the connection terminal 433, alignment and adhesion with a conductive film which functions as an antenna later can be easily performed.

次に、図11(A)に示すように、素子形成層の一部421を分断する。ここでは、素子形成層の一部421及び可撓性基板422にレーザビーム434を照射して、図11(B)に示すように、素子形成層の一部421を複数に分断する。レーザビーム434は、レーザビーム413に記載のレーザビームを適宜選択して適用することができる。ここでは、絶縁膜403、405、407、及び絶縁膜412、並びに可撓性基板422が吸収可能なレーザビームを選択することが好ましい。なお、ここでは、レーザカット法を用いて素子形成層の一部を複数に分断したが、この方法の代わりにダイシング法、スクライビング法等を適宜用いることができる。この結果、分断された素子形成層を薄膜集積回路442a、442bと示す。 Next, as illustrated in FIG. 11A, a part 421 of the element formation layer is divided. Here, the part 421 of the element formation layer and the flexible substrate 422 are irradiated with a laser beam 434, so that the part 421 of the element formation layer is divided into a plurality of portions as illustrated in FIG. As the laser beam 434, a laser beam described in the laser beam 413 can be selected as appropriate and applied. Here, it is preferable to select a laser beam that can be absorbed by the insulating films 403, 405, and 407, the insulating film 412, and the flexible substrate 422. Note that, here, a part of the element formation layer is divided into a plurality of parts by using a laser cut method, but a dicing method, a scribing method, or the like can be appropriately used instead of this method. As a result, the divided element formation layers are denoted as thin film integrated circuits 442a and 442b.

次に、図11(C)に示すように、ダイシングフレーム432のUVシートにUV光を照射して、UVシート431の粘着力を低下させた後、UVシート431をエキスパンダ枠444で支持する。このとき、UVシート431を伸ばしながらエキスパンダ枠444で支持することで、薄膜集積回路442a、442bの間に形成された溝441の幅を拡大することができる。なお、拡大された溝446は、後に薄膜集積回路442a、442bに貼りあわせられるアンテナ基板の大きさにあわせることが好ましい。   Next, as illustrated in FIG. 11C, the UV sheet of the dicing frame 432 is irradiated with UV light to reduce the adhesive strength of the UV sheet 431, and then the UV sheet 431 is supported by the expander frame 444. . At this time, the width of the groove 441 formed between the thin film integrated circuits 442a and 442b can be increased by supporting the expander frame 444 while extending the UV sheet 431. Note that the enlarged groove 446 is preferably matched with the size of the antenna substrate to be bonded to the thin film integrated circuits 442a and 442b later.

次に、図12(A)に示すように、アンテナとして機能する導電膜452a、452bを有する可撓性基板456と、薄膜集積回路442a、442bとを異方性導電接着剤455a、455bを用いて貼りあわせる。なお、アンテナとして機能する導電膜452a、452bを有する可撓性基板456には、導電膜452a、452bの一部が露出するように、開口部が設けられている。このため、アンテナとして機能する導電膜452a、452bと薄膜集積回路442a、442bの接続端子とが、異方性導電接着剤455a、455bに含まれる導電性粒子454a、454bとで接続されるように、位置合わせしながら貼りあわせる。   Next, as shown in FIG. 12A, a flexible substrate 456 having conductive films 452a and 452b functioning as antennas and thin film integrated circuits 442a and 442b are used with anisotropic conductive adhesives 455a and 455b. And paste them together. Note that the flexible substrate 456 including the conductive films 452a and 452b functioning as antennas is provided with openings so that parts of the conductive films 452a and 452b are exposed. Therefore, the conductive films 452a and 452b functioning as antennas and the connection terminals of the thin film integrated circuits 442a and 442b are connected to the conductive particles 454a and 454b included in the anisotropic conductive adhesives 455a and 455b. , Paste together while aligning.

ここでは、アンテナとして機能する導電膜452aと薄膜集積回路442aとが、異方性導電接着剤455a中の導電性粒子454aによって接続され、アンテナとして機能する導電膜452bと薄膜集積回路442bとが、異方性導電接着剤455b中の導電性粒子454bによって接続される。   Here, the conductive film 452a functioning as an antenna and the thin film integrated circuit 442a are connected by the conductive particles 454a in the anisotropic conductive adhesive 455a, and the conductive film 452b functioning as an antenna and the thin film integrated circuit 442b are They are connected by conductive particles 454b in the anisotropic conductive adhesive 455b.

次に、図12(B)に示すように、アンテナとして機能する導電膜452a、452bと、薄膜集積回路442a、442bとが形成されない領域において、可撓性基板456、絶縁膜453を分断する。ここでは、絶縁膜453及び可撓性基板456にレーザビーム461を照射するレーザカット法により分断を行う。   Next, as illustrated in FIG. 12B, the flexible substrate 456 and the insulating film 453 are separated in a region where the conductive films 452a and 452b functioning as antennas and the thin film integrated circuits 442a and 442b are not formed. Here, the insulating film 453 and the flexible substrate 456 are divided by a laser cut method in which a laser beam 461 is irradiated.

以上の工程により、図12(C)に示すように、非接触でデータの伝送が可能な半導体装置462a、462bを作製することができる。   Through the above steps, as illustrated in FIG. 12C, semiconductor devices 462a and 462b that can transmit data without contact can be manufactured.

なお、図12(A)において、アンテナとして機能する導電膜452a、452bを有する可撓性基板456と、薄膜集積回路442a、442bとを異方性導電接着剤455a、455bを用いて貼りあわせた後、可撓性基板456と薄膜集積回路442a、442bとを封止するように可撓性基板463を設け、図12(B)のように、アンテナとして機能する導電膜452a、452bと、薄膜集積回路442a、442bとが形成されない領域において、レーザビーム461を照射して、図12(D)に示すような半導体装置464を作製してもよい。この場合、分断された可撓性基板456、463によって、薄膜集積回路が封止されるため、薄膜集積回路の劣化を抑制することが可能である。   Note that in FIG. 12A, a flexible substrate 456 including conductive films 452a and 452b functioning as antennas and thin film integrated circuits 442a and 442b are attached to each other with anisotropic conductive adhesives 455a and 455b. After that, a flexible substrate 463 is provided so as to seal the flexible substrate 456 and the thin film integrated circuits 442a and 442b. As shown in FIG. 12B, conductive films 452a and 452b functioning as antennas and thin films A semiconductor device 464 as illustrated in FIG. 12D may be manufactured by irradiation with a laser beam 461 in a region where the integrated circuits 442a and 442b are not formed. In this case, since the thin film integrated circuit is sealed by the divided flexible substrates 456 and 463, deterioration of the thin film integrated circuit can be suppressed.

以上の工程により、薄型化で軽量な半導体装置を歩留まり高く作製することが可能である。本実施の形態の半導体装置は、作製工程において、基板乃至基板上の層にクラックが入ることを低減することが可能である。このため、歩留まり高く半導体装置を作製することが可能である。   Through the above process, a thin and lightweight semiconductor device can be manufactured with high yield. The semiconductor device of this embodiment can reduce occurrence of cracks in a substrate or a layer over the substrate in a manufacturing process. Thus, a semiconductor device can be manufactured with high yield.

次に上記非接触でデータの伝送が可能な半導体装置の構成について、図13を参照して説明する。   Next, a structure of the semiconductor device capable of transmitting data without contact will be described with reference to FIG.

本実施形態の半導体装置は、大別して、アンテナ部2001、電源部2002、ロジック部2003から構成される。 The semiconductor device of this embodiment is roughly composed of an antenna unit 2001, a power supply unit 2002, and a logic unit 2003.

アンテナ部2001は、外部信号の受信とデータの送信を行うためのアンテナ2011からなる。また、半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。 The antenna unit 2001 includes an antenna 2011 for receiving external signals and transmitting data. As a signal transmission method in the semiconductor device, an electromagnetic coupling method, an electromagnetic induction method, a microwave method, or the like can be used. The transmission method may be appropriately selected by the practitioner in consideration of the intended use, and an optimal antenna may be provided according to the transmission method.

電源部2002は、アンテナ2011を介して外部から受信した信号により電源を作る整流回路2021と、作りだした電源を保持するための保持容量2022からなる。 The power supply unit 2002 includes a rectifier circuit 2021 that generates power based on a signal received from the outside via the antenna 2011, and a storage capacitor 2022 that stores the generated power.

ロジック部2003は、受信した信号を復調する復調回路2031と、クロック信号を生成するクロック生成・補正回路2032と、各コード認識及び判定回路2033と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ2034と、符号化した信号を受信信号にのせるための変調回路2035と、読み出したデータを符号化する符号化回路2037と、データを保持するマスクROM2038とを有する。なお、変調回路2035は変調用抵抗2036を有する。 The logic unit 2003 includes a demodulation circuit 2031 that demodulates the received signal, a clock generation / correction circuit 2032 that generates a clock signal, each code recognition and determination circuit 2033, and a signal for reading data from the memory based on the received signal. It has a memory controller 2034 to be created, a modulation circuit 2035 for putting the encoded signal on the received signal, an encoding circuit 2037 for encoding the read data, and a mask ROM 2038 for holding the data. Note that the modulation circuit 2035 includes a modulation resistor 2036.

各コード認識及び判定回路2033が認識・判定するコードは、フレーム終了信号(EOF、end of frame)、フレーム開始信号(SOF、start of frame)、フラグ、コマンドコード、マスク長(mask length)、マスク値(mask value)等である。また、各コード認識及び判定回路2033は、送信エラーを識別する巡回冗長検査(CRC、cyclic redundancy check)機能も含む。 The codes recognized and determined by each code recognition and determination circuit 2033 are a frame end signal (EOF, end of frame), a frame start signal (SOF, start of frame), a flag, a command code, a mask length (mask length), and a mask. For example, a value (mask value). Each code recognition and determination circuit 2033 also includes a cyclic redundancy check (CRC) function for identifying a transmission error.

次に、上記非接触でデータの伝送が可能な半導体装置の用途について図14を用いて示す。上記非接触でデータの伝送が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図14(A)参照)、包装用容器類(包装紙やボトル等、図14(C)参照)、記録媒体(DVDソフトやビデオテープ等、図14(B)参照)、乗物類(自転車等、図14(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、動物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図14(E)、図14(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。   Next, an application of the semiconductor device capable of transmitting data without contact will be described with reference to FIGS. The semiconductor device capable of transmitting data without contact is widely used. For example, banknotes, coins, securities, bearer bonds, certificate documents (driver's license, resident's card, etc., see FIG. 14A). ), Packaging containers (wrapping paper, bottles, etc., see FIG. 14C), recording media (DVD software, videotapes, etc., see FIG. 14B), vehicles (bicycles, etc., FIG. 14D) See), personal items (such as bags and glasses), foods, plants, animals, clothing, daily necessities, electronic goods, etc. and luggage tags (see FIGS. 14E and 14F) It can be used by being provided on an article such as. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like.

本実施の形態の半導体装置9210は、プリント基板への実装、表面への貼着、埋め込み等により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本実施形態の半導体装置9210は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本実施形態の半導体装置9210を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本実施の形態の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。 The semiconductor device 9210 of this embodiment is fixed to an article by mounting on a printed board, sticking to a surface, embedding, or the like. For example, a book is embedded in paper, and a package made of an organic resin is embedded in the organic resin, and is fixed to each article. Since the semiconductor device 9210 of the present embodiment realizes a small size, a thin shape, and a light weight, the design of the article itself is not impaired even after being fixed to the article. In addition, by providing the semiconductor device 9210 of this embodiment on banknotes, coins, securities, bearer bonds, certificates, etc., an authentication function can be provided, and if this authentication function is used, forgery is prevented. be able to. In addition, by providing the semiconductor device of this embodiment in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of systems such as inspection systems. it can.

(実施の形態5)
上記実施の形態に示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ等のカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図15を参照して説明する。
(Embodiment 5)
As electronic devices including the semiconductor device described in any of the above embodiments, a television device (also simply referred to as a television or a television receiver), a camera such as a digital camera or a digital video camera, or a mobile phone device (simply a mobile phone or a mobile phone) (Also called a telephone), portable information terminals such as PDAs, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. . A specific example thereof will be described with reference to FIG.

図15(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、上記実施の形態に示すものを適用することにより、高精細な表示が可能な携帯情報端末を安価に提供することができる。   A portable information terminal illustrated in FIG. 15A includes a main body 9201, a display portion 9202, and the like. By applying what is described in the above embodiment to the display portion 9202, a portable information terminal capable of high-definition display can be provided at low cost.

図15(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、上記実施の形態に示すものを適用することにより、高精細な表示が可能なデジタルビデオカメラを安価に提供することができる。   A digital video camera shown in FIG. 15B includes a display portion 9701, a display portion 9702, and the like. By applying the display portion 9701 to the display portion described above, a digital video camera capable of high-definition display can be provided at low cost.

図15(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、上記実施の形態に示すものを適用することにより、信頼性の高い携帯端末を安価に提供することができる。   A portable terminal illustrated in FIG. 15C includes a main body 9101, a display portion 9102, and the like. By applying what is described in the above embodiment to the display portion 9102, a highly reliable portable terminal can be provided at low cost.

図15(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、上記実施の形態に示すものを適用することにより、高精細な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。   A portable television device illustrated in FIG. 15D includes a main body 9301, a display portion 9302, and the like. By applying what is described in the above embodiment to the display portion 9302, a portable television device capable of high-definition display can be provided at low cost. Such a television device can be widely applied from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). .

図15(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、上記実施の形態に示すものを適用することにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。   A portable computer shown in FIG. 15E includes a main body 9401, a display portion 9402, and the like. By using the display portion 9402 which is described in the above embodiment, a portable computer capable of high-quality display can be provided at low cost.

図15(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502に、上記実施の形態に示すものを適用することにより、高精細な表示が可能なテレビジョン装置を安価に提供することができる。   A television device illustrated in FIG. 15F includes a main body 9501, a display portion 9502, and the like. By applying the display portion 9502 to the above embodiment, a television device capable of high-definition display can be provided at low cost.

ここで、テレビジョン装置の構成について、図16を用いて説明する。   Here, a configuration of the television device will be described with reference to FIG.

図16は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   FIG. 16 is a block diagram illustrating a main configuration of a television device. A tuner 9511 receives a video signal and an audio signal. The video signal includes a video detection circuit 9512, a video signal processing circuit 9513 that converts the signal output from the video signal into a color signal corresponding to each color of red, green, and blue, and converts the video signal into the input specifications of the driver IC. Is processed by a control circuit 9514. The control circuit 9514 outputs signals to the scan line driver circuit 9516 and the signal line driver circuit 9517 of the display panel 9515, respectively. In the case of digital driving, a signal dividing circuit 9518 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。   Of the signals received by the tuner 9511, the audio signal is sent to the audio detection circuit 9521, and the output is supplied to the speaker 9523 through the audio signal processing circuit 9522. The control circuit 9524 receives control information on the receiving station (reception frequency) and volume from the input unit 9525 and sends a signal to the tuner 9511 and the audio signal processing circuit 9522.

このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。また、高精細な表示が可能なテレビジョン装置を作製することが可能である。   This television device includes the display panel 9515, whereby low power consumption of the television device can be achieved. In addition, a television device capable of high-definition display can be manufactured.

なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Note that the present invention is not limited to a television receiver, and is applicable to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

次に、本発明の半導体装置を実装した電子機器の一態様として、携帯電話機を図17を用いて説明する。携帯電話機は、筐体2700、2706、表示パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図17参照)。表示パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702は表示パネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。   Next, a cellular phone will be described with reference to FIG. 17 as one embodiment of an electronic device on which the semiconductor device of the present invention is mounted. The cellular phone includes housings 2700 and 2706, a display panel 2701, a housing 2702, a printed wiring board 2703, operation buttons 2704, and a battery 2705 (see FIG. 17). A display panel 2701 is incorporated in a housing 2702 so as to be detachable. The housing 2702 is fitted on a printed wiring board 2703. The shape and size of the housing 2702 are changed as appropriate in accordance with an electronic device into which the display panel 2701 is incorporated. A plurality of packaged semiconductor devices are mounted on the printed wiring board 2703, and the semiconductor device of the present invention can be used as one of them. The plurality of semiconductor devices mounted on the printed wiring board 2703 have any one function of a controller, a central processing unit (CPU), a memory, a power supply circuit, a sound processing circuit, a transmission / reception circuit, and the like.

表示パネル2701は、接続フィルム2708を介して、プリント配線基板2703が接続される。上記の表示パネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。表示パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。 A printed wiring board 2703 is connected to the display panel 2701 through a connection film 2708. The display panel 2701, the housing 2702, and the printed wiring board 2703 are housed in the housings 2700 and 2706 together with the operation buttons 2704 and the battery 2705. A pixel region 2709 included in the display panel 2701 is arranged so that it can be seen from an opening window provided in the housing 2700.

表示パネル2701は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成してもよい。そのICチップをCOG(Chip On Glass)で表示パネル2701に実装してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した表示パネルの構成の一例を図18(A)に示す。なお、図18(A)の表示パネルは、基板3900、信号線駆動回路3901、画素部3902、走査線駆動回路3903、走査線駆動回路3904、FPC3905、ICチップ3906、ICチップ3907、封止基板3908、シール材3909を有する。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。 In the display panel 2701, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among the plurality of driver circuits) are integrally formed using a TFT over a substrate, and some peripheral driver circuits (a plurality of driver circuits) are formed. A driving circuit having a high operating frequency among the circuits) may be formed over the IC chip. The IC chip may be mounted on the display panel 2701 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Automated Bonding) or a printed board. Note that FIG. 18A illustrates an example of a structure of a display panel in which some peripheral driver circuits are integrally formed with a pixel portion over a substrate and an IC chip on which other peripheral driver circuits are formed is mounted with COG or the like. 18A includes a substrate 3900, a signal line driver circuit 3901, a pixel portion 3902, a scan line driver circuit 3903, a scan line driver circuit 3904, an FPC 3905, an IC chip 3906, an IC chip 3907, and a sealing substrate. 3908 and a sealant 3909. With such a structure, the power consumption of the display device can be reduced, and the usage time by one charge of the mobile phone can be extended. In addition, the cost of the mobile phone can be reduced.

また、さらに消費電力の低減を図るため、図18(B)に示すように基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装してもよい。なお、図18(B)の表示パネルは、基板3910、信号線駆動回路3911、画素部3912、走査線駆動回路3913、走査線駆動回路3914、FPC3915、ICチップ3916、ICチップ3917、封止基板3918、シール材3919を有する。 In order to further reduce power consumption, a pixel portion is formed on a substrate using TFTs as shown in FIG. 18B, and all peripheral driver circuits are formed on an IC chip. You may mount in a display panel by COG (Chip On Glass). Note that the display panel in FIG. 18B includes a substrate 3910, a signal line driver circuit 3911, a pixel portion 3912, a scan line driver circuit 3913, a scan line driver circuit 3914, an FPC 3915, an IC chip 3916, an IC chip 3917, and a sealing substrate. 3918 and a sealant 3919 are provided.

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。また、コスト削減が可能であり、信頼性高い半導体装置を有する電子機器を作製することができる。 As described above, the semiconductor device of the present invention is characterized in that it is small, thin, and lightweight, and the limited space inside the housings 2700 and 2706 of the electronic device can be effectively used due to the above characteristics. . In addition, cost reduction is possible and an electronic device including a highly reliable semiconductor device can be manufactured.

本実施例では、レーザビームを照射したときにクラックが発生しやすい基板、及び当該基板において、基板上に形成される半導体膜を含む層が加熱された後の全応力(計算値)とクラックの発生の有無について示す。   In this embodiment, the total stress (calculated value) and cracks after the substrate that is prone to crack when irradiated with a laser beam and the layer including the semiconductor film formed on the substrate are heated. The presence or absence of occurrence is shown.

はじめに、基板上に半導体膜を含む層を形成した後、半導体膜を含む層にレーザビームを照射したときのクラックの発生の様子と、基板の種類について、図19を用いて説明する。   First, after a layer including a semiconductor film is formed over a substrate and a layer including the semiconductor film is irradiated with a laser beam, generation of cracks and the type of the substrate will be described with reference to FIGS.

基板1乃至3に、半導体膜を含む層を形成した。ここでは、半導体膜を含む層として、厚さ50nmの窒化酸化珪素膜、厚さ100nmの酸化窒化珪素膜、厚さ66nmの非晶質珪素膜をそれぞれプラズマCVD法により順に成膜して形成した。   A layer including a semiconductor film was formed over the substrates 1 to 3. Here, as a layer including a semiconductor film, a silicon nitride oxide film with a thickness of 50 nm, a silicon oxynitride film with a thickness of 100 nm, and an amorphous silicon film with a thickness of 66 nm are sequentially formed by a plasma CVD method. .

ここでは、基板1として厚さ0.7mmのEAGLE2000(コーニング社製)を用い、基板2としては厚さ0.7mmのAN100(旭ガラス社製)を用い、基板3としては厚さ0.7mmのAQ(石英)基板(旭ガラス社製)を用いた。   Here, EAGLE 2000 (manufactured by Corning) having a thickness of 0.7 mm is used as the substrate 1, AN100 (manufactured by Asahi Glass) having a thickness of 0.7 mm is used as the substrate 2, and a thickness of 0.7 mm is used as the substrate 3. AQ (quartz) substrate (Asahi Glass Co., Ltd.) was used.

ここで、各基板の熱膨張率を表1及び図19に示す。

Figure 2008047888
Here, the thermal expansion coefficient of each substrate is shown in Table 1 and FIG.
Figure 2008047888

窒化酸化珪素膜、酸化窒化珪素膜、及び非晶質珪素膜それぞれの成膜条件を表2に示す。   Table 2 shows deposition conditions of the silicon nitride oxide film, the silicon oxynitride film, and the amorphous silicon film.

Figure 2008047888
Figure 2008047888

次に、基板1乃至3を炉で500℃1時間加熱した後、550℃4時間で加熱した。 Next, the substrates 1 to 3 were heated in a furnace at 500 ° C. for 1 hour, and then heated at 550 ° C. for 4 hours.

次に、基板1乃至3にレーザビームを照射した。このときのレーザビームの照射条件は、レーザ発振器としてNd:YVOの第2高調波を用い、スキャン速度を35cm/sec、パワーを18W、スキャン回数を10回とした。 Next, the laser beam was irradiated to the substrates 1 to 3. The laser beam irradiation conditions at this time were such that the second harmonic of Nd: YVO 4 was used as the laser oscillator, the scan speed was 35 cm / sec, the power was 18 W, and the number of scans was 10.

基板1乃至3におけるクラックの有無及び平均クラック数を表3に示す。このとき、平均クラック数としては、基板端部、及び基板端部から1cm内側それぞれにおいて、1スキャンあたりの平均クラック数を示した。   Table 3 shows the presence or absence of cracks in the substrates 1 to 3 and the average number of cracks. At this time, as the average number of cracks, the average number of cracks per scan was shown at the substrate end and 1 cm inside from the substrate end.

Figure 2008047888
図19、表1、及び表3より、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板においては、半導体膜を含む層を形成し加熱した後レーザビームを照射すると、基板乃至半導体膜を含む層にクラックが生じることが分かった。
Figure 2008047888
19, Table 1 and Table 3, the coefficient of thermal expansion is greater than 6 × 10 −7 / ° C. and less than or equal to 38 × 10 −7 / ° C., preferably greater than 6 × 10 −7 / ° C. and 31.8 × 10 − It was found that in a substrate of 7 / ° C. or lower, a layer including a semiconductor film was formed and heated and then irradiated with a laser beam, and then a crack was generated in the substrate or the layer including the semiconductor film.

次に、熱膨張率が6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の基板において、半導体膜を含む層を形成し加熱した後レーザビームを照射しても、基板乃至半導体膜を含む層にクラックが生じない半導体膜を含む層の条件について調べた。この結果を図20乃至図22を用いて以下に示す。 Next, in a substrate having a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. The conditions of the layer including the semiconductor film in which the substrate or the layer including the semiconductor film was not cracked even when the layer including the semiconductor film was formed and heated and then irradiated with the laser beam were examined. The results are shown below with reference to FIGS.

図21には、基板として熱膨張率が38×10−7/℃で厚さが0.7mmのAN100(旭ガラス社製)を用い、基板上に半導体膜を含む層を形成し加熱した後レーザビームを照射したとき、基板乃至半導体膜を含む層にクラックが発生するか否かと、半導体膜を含む層を構成する膜の膜応力及び膜厚から計算した半導体膜を含む層の全応力との関係を示す。 In FIG. 21, after using AN100 (Asahi Glass Co., Ltd.) having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.7 mm as a substrate, a layer including a semiconductor film is formed on the substrate and heated. Whether or not a crack occurs in the substrate or the layer including the semiconductor film when irradiated with the laser beam, and the total stress of the layer including the semiconductor film calculated from the film stress of the film constituting the layer including the semiconductor film and the film thickness The relationship is shown.

図21において、サンプル1は、図20(A)の510の構造であり、基板501上に半導体膜を含む層として厚さ140nmの窒化酸化珪素膜502、厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 In FIG. 21, sample 1 has the structure 510 in FIG. 20A. A silicon nitride oxide film 502 with a thickness of 140 nm, a silicon oxynitride film 503 with a thickness of 100 nm as a layer including a semiconductor film over a substrate 501, Then, an amorphous silicon film 504 having a thickness of 66 nm was sequentially formed by a plasma CVD method.

サンプル2〜サンプル9は、図20(B)の520の構造であり、基板501上に半導体膜を含む層として厚さ50nmの窒化酸化珪素膜512、厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 Samples 2 to 9 each have a structure 520 in FIG. 20B, and include a silicon nitride oxide film 512 with a thickness of 50 nm, a silicon oxynitride film 503 with a thickness of 100 nm as a layer including a semiconductor film over a substrate 501, and Amorphous silicon films 504 having a thickness of 66 nm were sequentially formed by plasma CVD.

サンプル10は、図20(C)の530の構造であり、基板501上に半導体膜を含む層として厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 The sample 10 has a structure 530 in FIG. 20C, and a 100-nm-thick silicon oxynitride film 503 and a 66-nm-thick amorphous silicon film 504 are formed on the substrate 501 as layers including a semiconductor film, respectively. Films were formed in order by the CVD method.

サンプル1乃至10の成膜条件を表4に示す。 Table 4 shows the film forming conditions of Samples 1 to 10.

Figure 2008047888
Figure 2008047888

また、シリコン基板上にサンプル1乃至サンプル10の半導体膜を含む層を構成する各膜それぞれの成膜後の膜応力、650℃6分加熱処理した後の膜応力、成膜後の膜応力及び膜厚から半導体膜を含む層の全応力を計算した値、650℃6分加熱した後の膜応力及び膜厚から基板上に形成される半導体膜を含む層の全応力を計算した値を表5に示す。さらに、シリコン基板上にサンプル1乃至サンプル10の半導体膜を含む層を構成する各膜をそれぞれ成膜した後の膜応力及び膜厚から半導体膜を含む層の全応力を計算した値を図21の三角印で示す。また、サンプル1乃至10を650℃6分加熱した後の膜応力及び膜厚から基板上に形成される半導体膜を含む層の全応力を計算した値を図21の黒丸で示す。なお、半導体膜を含む層の全応力Sは上記式1を用いて計算した。   In addition, film stress after each film forming the layers including the semiconductor films of Sample 1 to Sample 10 on the silicon substrate, film stress after heat treatment at 650 ° C. for 6 minutes, film stress after film formation, A value obtained by calculating the total stress of the layer including the semiconductor film from the film thickness, a value calculated by calculating the total stress of the layer including the semiconductor film formed on the substrate from the film stress after heating at 650 ° C. for 6 minutes and the film thickness. As shown in FIG. Further, a value obtained by calculating the total stress of the layer including the semiconductor film from the film stress and the film thickness after forming each film constituting the layer including the semiconductor film of Sample 1 to Sample 10 on the silicon substrate is shown in FIG. This is indicated by a triangle mark. Further, the black circles in FIG. 21 show values obtained by calculating the total stress of the layer including the semiconductor film formed on the substrate from the film stress and the film thickness after heating Samples 1 to 10 at 650 ° C. for 6 minutes. The total stress S of the layer including the semiconductor film was calculated using the above formula 1.

Figure 2008047888
Figure 2008047888

表5に示すような加熱後の半導体膜を含む層の全応力の変化は、主に窒化酸化珪素膜502、512の成膜条件及び膜の密度が起因している。窒化酸化珪素膜502、512を密な膜となるような条件で成膜すると、加熱後の窒化酸化珪素膜502、512の膜応力は圧縮応力になりやすい。また、酸化窒化珪素及び非晶質珪素膜の膜応力は加熱前後でそれほど変化しないため、窒化酸化珪素膜の膜応力が圧縮応力になることで、加熱後の半導体膜を含む層の全応力は、0N/m未満、好ましくは−16N/m以下となり、圧縮応力となる。   The change in the total stress of the layer including the semiconductor film after heating as shown in Table 5 is mainly caused by the film formation conditions and the film density of the silicon nitride oxide films 502 and 512. When the silicon nitride oxide films 502 and 512 are formed under a condition such that the silicon nitride oxide films 502 and 512 are dense, the film stress of the silicon nitride oxide films 502 and 512 after heating tends to be compressive stress. In addition, since the film stress of silicon oxynitride and amorphous silicon film does not change so much before and after heating, the film stress of the silicon nitride oxide film becomes compressive stress, so that the total stress of the layer including the semiconductor film after heating is , Less than 0 N / m, preferably -16 N / m or less, resulting in compressive stress.

図21に示すように、サンプル1乃至7において、基板乃至半導体膜を含む層にクラックが生じた。一方、サンプル8乃至10においては、基板乃至半導体膜を含む層にクラックが生じなかった。   As shown in FIG. 21, in Samples 1 to 7, cracks occurred in the layers including the substrate and the semiconductor film. On the other hand, in Samples 8 to 10, no crack was generated in the layer including the substrate or the semiconductor film.

図21及び表5より、熱膨張率が38×10−7/℃で厚さが0.7mmのAN100(旭ガラス社製)基板上に、加熱後の全応力が0N/m未満、好ましくは−16N/m以下の半導体膜を含む層を形成することで、これらの半導体膜を含む層にレーザビームを照射しても、基板乃至半導体膜を含む層にクラックが生じないことが分かる。 From FIG. 21 and Table 5, the total stress after heating is less than 0 N / m on an AN100 (Asahi Glass Co., Ltd.) substrate having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.7 mm, preferably It can be seen that by forming a layer including a semiconductor film of −16 N / m or less, no crack is generated in the substrate or the layer including the semiconductor film even when the layer including the semiconductor film is irradiated with a laser beam.

また、基板上に形成される半導体膜を含む層の加熱後の全応力が−150N/m、さらには−500N/mより小さいと、基板から半導体膜を含む層が剥れるという問題が生じる。このため、基板上に形成される半導体膜を含む層の加熱後剥離しない全応力は、−500N/m以上、好ましくは−150N/m以上であることが望ましい。   In addition, when the total stress after heating of the layer including the semiconductor film formed on the substrate is less than −150 N / m, and further −500 N / m, there is a problem that the layer including the semiconductor film is peeled from the substrate. For this reason, the total stress that does not peel off after heating the layer including the semiconductor film formed on the substrate is −500 N / m or more, preferably −150 N / m or more.

次に、基板として熱膨張率が31.8×10−7/℃で厚さが0.7mmのEAGLE2000(コーニング社製)を用い、基板上に形成される半導レーザビームを照射したときの基板乃至半導体膜を含む層にクラックの発生の有無と、半導体膜を含む層を構成する膜の膜応力及び膜厚から計算した全応力との関係を図22に示す。 Next, when using EAGLE 2000 (manufactured by Corning) having a thermal expansion coefficient of 31.8 × 10 −7 / ° C. and a thickness of 0.7 mm as the substrate, a semiconductor laser beam formed on the substrate was irradiated. FIG. 22 shows the relationship between the presence or absence of occurrence of cracks in the substrate or the layer including the semiconductor film and the total stress calculated from the film stress and the film thickness of the film constituting the layer including the semiconductor film.

サンプル11は、図20(A)の510の構造であり、基板501上に半導体膜を含む層として厚さ140nmの窒化酸化珪素膜502、厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 The sample 11 has a structure 510 in FIG. 20A and includes a silicon nitride oxide film 502 with a thickness of 140 nm, a silicon oxynitride film 503 with a thickness of 100 nm, and a thickness of 66 nm as a layer including a semiconductor film over a substrate 501. Amorphous silicon films 504 were sequentially formed by plasma CVD.

サンプル12〜サンプル15は、図20(B)の520の構造であり、基板501上に半導体膜を含む層として厚さ50nmの窒化酸化珪素膜512、厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 Samples 12 to 15 have the structure 520 in FIG. 20B, and include a silicon nitride oxide film 512 with a thickness of 50 nm, a silicon oxynitride film 503 with a thickness of 100 nm, and a layer including a semiconductor film over a substrate 501. Amorphous silicon films 504 having a thickness of 66 nm were sequentially formed by plasma CVD.

サンプル16は、図20(C)の530の構造であり、基板501上に半導体膜を含む層として厚さ100nmの酸化窒化珪素膜503、及び厚さ66nmの非晶質珪素膜504をそれぞれプラズマCVD法により順に成膜した。 The sample 16 has the structure 530 in FIG. 20C, and a 100-nm-thick silicon oxynitride film 503 and a 66-nm-thick amorphous silicon film 504 are formed on the substrate 501 as layers including a semiconductor film. Films were formed in order by the CVD method.

サンプル11乃至16の成膜条件を上記表4に示す。 The film formation conditions for Samples 11 to 16 are shown in Table 4 above.

また、シリコン基板上にサンプル11乃至サンプル16の半導体膜を含む層を構成する各膜それぞれの成膜後の膜応力、650℃6分加熱処理した後の膜応力、成膜後の膜応力及び膜厚から半導体膜を含む層の全応力を計算した値、650℃6分加熱した後の膜応力及び膜厚から基板上に形成される半導体膜を含む層の全応力を計算した値を表6に示す。さらに、シリコン基板上に各サンプルの各膜をそれぞれ成膜した後の膜応力及び膜厚から半導体膜を含む層の全応力を計算した値を図22の三角で示す。また、サンプル11乃至16を650℃6分加熱した後の膜応力及び膜厚から基板上に形成される半導体膜を含む層の全応力を計算した値を図22の黒丸で示す。   Further, film stress after each film forming the layers including the semiconductor films of Sample 11 to Sample 16 on the silicon substrate, film stress after heat treatment at 650 ° C. for 6 minutes, film stress after film formation, and A value obtained by calculating the total stress of the layer including the semiconductor film from the film thickness, a value calculated by calculating the total stress of the layer including the semiconductor film formed on the substrate from the film stress after heating at 650 ° C. for 6 minutes and the film thickness. It is shown in FIG. Furthermore, the values obtained by calculating the total stress of the layer including the semiconductor film from the film stress and the film thickness after each film of each sample is formed on the silicon substrate are indicated by triangles in FIG. Further, the black circles in FIG. 22 show values obtained by calculating the total stress of the layer including the semiconductor film formed on the substrate from the film stress and the film thickness after heating the samples 11 to 16 at 650 ° C. for 6 minutes.

Figure 2008047888
Figure 2008047888

表6に示すような加熱後の半導体膜を含む層の全応力の変化は、主に窒化酸化珪素膜502、512の成膜条件及び膜の密度が起因している。窒化酸化珪素膜502、512を、たとえば成膜速度を遅くする、高温で成膜等の条件で成膜すると、密な膜となる。この結果、加熱後に半導体膜を含む層が剥離しない全応力の値は+50N/m未満、好ましくは+28N/m以下となる。   The change in the total stress of the layer including the semiconductor film after heating as shown in Table 6 is mainly caused by the film formation conditions and the film density of the silicon nitride oxide films 502 and 512. When the silicon nitride oxide films 502 and 512 are formed under conditions such as a low film formation rate and high temperature, for example, a dense film is formed. As a result, the total stress value at which the layer including the semiconductor film does not peel after heating is less than +50 N / m, preferably +28 N / m or less.

図22に示すように、サンプル11及びサンプル12において、基板乃至半導体膜を含む層にクラックが発生した。一方、サンプル13乃至サンプル16においては、基板乃至半導体膜を含む層にクラックが発生しなかった。 As shown in FIG. 22, in Sample 11 and Sample 12, cracks occurred in the layer including the substrate or the semiconductor film. On the other hand, in Samples 13 to 16, no crack was generated in the layer including the substrate or the semiconductor film.

図22及び表6により、熱膨張率が31.8×10−7/℃で厚さが0.7mmのEAGLE2000(コーニング社製)基板上に、加熱後の全応力が+50N/m未満、好ましくは+28N/m以下の半導体膜を含む層を形成することで、半導体膜を含む層にレーザビームを照射しても、基板乃至半導体膜を含む層にクラックが発生しないことが分かる。 According to FIG. 22 and Table 6, the total stress after heating is less than +50 N / m on an EAGLE 2000 (made by Corning) substrate having a thermal expansion coefficient of 31.8 × 10 −7 / ° C. and a thickness of 0.7 mm, preferably It can be seen that by forming a layer including a semiconductor film of +28 N / m or less, no crack is generated in the layer including the substrate or the semiconductor film even when the layer including the semiconductor film is irradiated with a laser beam.

また、基板上に形成される半導体膜を含む層の加熱後の全応力が−150N/m、さらには−500N/mより小さいと、基板から半導体膜を含む層が剥れるという問題が生じる。このため、基板上に形成される半導体膜を含む層の加熱後の全応力は、−500N/m以上、好ましくは−150N/m以上であることが望ましい。   In addition, when the total stress after heating of the layer including the semiconductor film formed on the substrate is less than −150 N / m, and further −500 N / m, there is a problem that the layer including the semiconductor film is peeled from the substrate. For this reason, it is desirable that the total stress after heating of the layer including the semiconductor film formed on the substrate is −500 N / m or more, preferably −150 N / m or more.

熱膨張率が38×10−7/℃で厚さが0.7mmのAN100(旭ガラス社製)基板上に、加熱後の全応力が−500N/m以上0N/m未満、好ましくは−150N/m以上−16N/m以下の半導体膜を含む層を形成した後、当該層にレーザビームを照射することにより、基板乃至半導体膜を含む層において生じるクラックの数を低減することができる。 On an AN100 (Asahi Glass Co., Ltd.) substrate having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.7 mm, the total stress after heating is −500 N / m or more and less than 0 N / m, preferably −150 N After the formation of the layer including the semiconductor film of / m to -16 N / m, the number of cracks generated in the layer including the substrate or the semiconductor film can be reduced by irradiating the layer with a laser beam.

また、熱膨張率が31.8×10−7/℃で厚さが0.7mmのEAGLE2000(コーニング社製)基板上に、加熱後の全応力が−500N/m以上+50N/m未満、好ましくは−150N/m以上+28N/m以下の半導体膜を含む層を形成することで、半導体膜を含む層にレーザビームを照射しても、基板乃至半導体膜を含む層にクラックが発生しないことが分かる。 Further, on the EAGLE 2000 (manufactured by Corning) substrate having a coefficient of thermal expansion of 31.8 × 10 −7 / ° C. and a thickness of 0.7 mm, the total stress after heating is −500 N / m or more and less than +50 N / m, preferably When a layer including a semiconductor film of −150 N / m or more and +28 N / m or less is formed, cracks are not generated in the substrate or the layer including the semiconductor film even when the layer including the semiconductor film is irradiated with a laser beam. I understand.

以上のことから、6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の熱膨張率を有する基板においては、加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下の半導体膜を含む層を形成した後、当該層にレーザビームを照射することにより、基板乃至半導体膜を含む層において生じるクラックの数を低減することができる。 From the above, it has a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. In the substrate, a layer including a semiconductor film having a total stress after heating of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m is formed, and then the layer is irradiated with a laser beam. Accordingly, the number of cracks generated in the layer including the substrate or the semiconductor film can be reduced.

本実施例では、基板上に形成される非晶質半導体膜を含む層が加熱された後の応力(実験値)と、当該非晶質半導体膜にレーザビームを照射したときに生じたクラック数について、図23を用いて示す。   In this embodiment, the stress (experimental value) after the layer including the amorphous semiconductor film formed on the substrate is heated and the number of cracks generated when the amorphous semiconductor film is irradiated with the laser beam. Is shown using FIG.

基板上に非晶質半導体膜を含む層を形成した。ここでは基板として熱膨張率が38×10−7/℃で厚さが0.7mmのAN100基板を用いた。 A layer including an amorphous semiconductor film was formed over the substrate. Here, an AN100 substrate having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.7 mm was used as the substrate.

サンプル21−1〜サンプル21−3は、基板上に半導体膜を含む層として厚さ50nmの窒化酸化珪素膜、厚さ100nmの酸化窒化珪素膜、厚さ66nmの非晶質珪素膜を順に成膜した。   In Sample 21-1 to Sample 21-3, a silicon nitride oxide film having a thickness of 50 nm, a silicon oxynitride film having a thickness of 100 nm, and an amorphous silicon film having a thickness of 66 nm are sequentially formed as a layer including a semiconductor film over a substrate. Filmed.

サンプル22−1〜サンプル22−3は、基板上に半導体膜を含む層として厚さ50nmの窒化酸化珪素膜、厚さ100nmの酸化窒化珪素膜、厚さ66nmの非晶質珪素膜を順に成膜した。   In Samples 22-1 to 22-3, a silicon nitride oxide film having a thickness of 50 nm, a silicon oxynitride film having a thickness of 100 nm, and an amorphous silicon film having a thickness of 66 nm are sequentially formed as a layer including a semiconductor film over a substrate. Filmed.

サンプル23−1〜サンプル23−3は、基板上に半導体膜を含む層として厚さ100nmの酸化窒化珪素膜、厚さ66nmの非晶質珪素膜を順に成膜した。   In Samples 23-1 to 23-3, a silicon oxynitride film having a thickness of 100 nm and an amorphous silicon film having a thickness of 66 nm were sequentially formed as a layer including a semiconductor film over a substrate.

サンプル21−1〜サンプル21−3、サンプル22−1〜サンプル22−3、及びサンプル23−1〜サンプル23−3の半導体膜を含む層を構成する各膜の成膜条件を表7に示す。   Table 7 shows the film formation conditions of the films constituting the layers including the semiconductor films of Sample 21-1 to Sample 21-3, Sample 22-1 to Sample 22-3, and Sample 23-1 to Sample 23-3. .

Figure 2008047888
Figure 2008047888

次に、サンプル21−1〜サンプル21−3を炉で500℃1時間加熱した後、550℃4時間で加熱し、非晶質半導体膜の水素出しを行った。   Next, Sample 21-1 to Sample 21-3 were heated in a furnace at 500 ° C. for 1 hour, and then heated at 550 ° C. for 4 hours to dehydrogenate the amorphous semiconductor film.

次に、サンプル21−1、サンプル22−1、及びサンプル23−1にレーザビームを照射した後の、クラック数を図24に示す。このとき、基板上端部、基板中央部、基板下端部、基板上端から1cm内側、基板下端から1cm内側それぞれのクラック数を示した。   Next, FIG. 24 shows the number of cracks after irradiating the sample 21-1, the sample 22-1, and the sample 23-1 with the laser beam. At this time, the numbers of cracks at the upper end of the substrate, the center of the substrate, the lower end of the substrate, 1 cm inside from the upper end of the substrate, and 1 cm inside from the lower end of the substrate are shown.

このときのレーザビームの照射条件は、Nd:YVOの第2高調波、スキャン速度は35cm/sec、パワーは18Wである。 The irradiation conditions of the laser beam at this time are the second harmonic of Nd: YVO 4 , the scanning speed is 35 cm / sec, and the power is 18 W.

図23から、サンプル21−1〜サンプル21−3は、加熱後の半導体膜を含む層の全応力が引っ張り応力となっている。尚、サンプル21−1の全応力は100より大きい引っ張り応力であるため、図23にはプロットされていない。サンプル22−1〜サンプル22−3は、加熱後の半導体膜を含む層の全応力がおよそ0となっている。サンプル23−1〜サンプル23−3は、加熱後全応力が0より低い圧縮応力となっている。   From FIG. 23, in Sample 21-1 to Sample 21-3, the total stress of the layer including the semiconductor film after heating is tensile stress. Since the total stress of sample 21-1 is a tensile stress greater than 100, it is not plotted in FIG. In Sample 22-1 to Sample 22-3, the total stress of the layer including the semiconductor film after heating is approximately zero. Samples 23-1 to 23-3 have a compressive stress in which the total stress after heating is lower than zero.

なお、本実施例においては、基板としてAN100基板を用いている。また、サンプル21−1〜サンプル21−3は実施例1のサンプル2と同様の成膜条件を用いており、サンプル22−1〜サンプル22−3は実施例1のサンプル3と同様の成膜条件を用いており、サンプル23−1〜サンプル23−3は実施例1のサンプル10と同様の成膜条件を用いている。   In this embodiment, an AN100 substrate is used as the substrate. Sample 21-1 to Sample 21-3 use the same film formation conditions as Sample 2 in Example 1, and Sample 22-1 to Sample 22-3 have the same film formation as Sample 3 in Example 1. The sample 23-1 to the sample 23-3 use the same film forming conditions as the sample 10 of the first embodiment.

実施例1のサンプル2、サンプル3、及びサンプル10は、基板上に形成される半導体膜を含む層の各膜をそれぞれ、異なるシリコン基板に成膜し加熱したときの膜応力及び膜厚の積の総和から、半導体膜を含む層の全応力を計算している。一方、本実施例の各サンプルにおいては、基板としてAN100基板を用いている。AN100基板は、550℃の加熱により若干圧縮応力が生じる。このため、実施例2のサンプルは、実施例1の対応するサンプルと比較して、基板上に形成された層の全応力も圧縮応力側へ若干シフトしている。   Sample 2, sample 3 and sample 10 of Example 1 are the product of film stress and film thickness when each film of a layer including a semiconductor film formed on a substrate is formed on a different silicon substrate and heated. The total stress of the layer including the semiconductor film is calculated from the sum of the above. On the other hand, in each sample of this example, an AN100 substrate is used as the substrate. The AN100 substrate is slightly compressed by heating at 550 ° C. For this reason, in the sample of Example 2, as compared with the corresponding sample of Example 1, the total stress of the layer formed on the substrate is also slightly shifted to the compressive stress side.

図24から、サンプル21−1即ち加熱後の半導体膜を含む層の全応力が引っ張り応力であるサンプルと比較して、サンプル22−1即ち加熱後の半導体膜を含む層の全応力がおよそ0であるサンプルのほうが、クラック数が低減していることが分かる。   FIG. 24 shows that the total stress of the sample 22-1, that is, the layer including the semiconductor film after heating is approximately 0, compared with the sample 21-1, that is, the sample in which the total stress of the layer including the semiconductor film after heating is tensile stress. It can be seen that the number of cracks is reduced in the sample.

また、サンプル22−1即ち加熱後の半導体膜を含む層の全応力がおよそ0であるサンプルと比較して、サンプル23−1、即ち加熱後の半導体膜を含む層の全応力がおよそ0より低い圧縮応力であるサンプルのほうが、クラック数が低減していることが分かる。   Further, the total stress of the sample 23-1, that is, the layer including the semiconductor film after heating, is approximately zero as compared with the sample 22-1 that is, the sample whose layer including the semiconductor film after heating is approximately zero. It can be seen that the number of cracks is reduced in the sample having a lower compressive stress.

即ち、基板上に形成される非晶質珪素膜を含む層が加熱された後の全応力が0N/m以下のとき、基板のクラックを低減することができる。また、基板の中央においては、クラックの発生を抑制することが可能であることが分かる。即ち、基板上に形成される非晶質珪素膜を含む層が加熱された後の全応力が50N/m以下、好ましくは0N/m以下のとき、基板中央のクラック発生を抑制することができる。   That is, when the total stress after heating the layer including the amorphous silicon film formed on the substrate is 0 N / m or less, cracks in the substrate can be reduced. Moreover, it turns out that it is possible to suppress generation | occurrence | production of a crack in the center of a board | substrate. That is, when the total stress after heating the layer including the amorphous silicon film formed on the substrate is 50 N / m or less, preferably 0 N / m or less, the generation of cracks at the center of the substrate can be suppressed. .

なお、図24において、基板中央部及び基板上端または下端から1cm内側の領域のクラック数と比較して、基板上端部及び下端部のクラックが多いのは、基板の端の傷に引っ張り応力が集中してクラックが進行しやすいからである。   In FIG. 24, the number of cracks in the upper and lower ends of the substrate is larger than the number of cracks in the region 1 cm inside from the central portion of the substrate and the upper or lower end of the substrate. This is because cracks tend to progress.

以上のことから、6×10−7/℃より大きく38×10−7/℃以下、好ましくは6×10−7/℃より大きく31.8×10−7/℃以下の熱膨張率を有する基板においては、加熱後の全応力が−500N/m以上+50N/m以下、好ましくは−150N/m以上0N/m以下の半導体膜を含む層を形成した後、当該層にレーザビームを照射することにより、基板乃至半導体膜を含む層において生じるクラックの数を低減することができる。さらには基板中央においては、クラックの発生を抑制することが可能である。 From the above, it has a coefficient of thermal expansion of more than 6 × 10 −7 / ° C. and not more than 38 × 10 −7 / ° C., preferably more than 6 × 10 −7 / ° C. and not more than 31.8 × 10 −7 / ° C. In the substrate, a layer including a semiconductor film having a total stress after heating of −500 N / m to +50 N / m, preferably −150 N / m to 0 N / m is formed, and then the layer is irradiated with a laser beam. Accordingly, the number of cracks generated in the layer including the substrate or the semiconductor film can be reduced. Furthermore, it is possible to suppress the occurrence of cracks at the center of the substrate.

本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 半導体膜にレーザビームを照射した時の基板の上面図、基板の温度分布、及び基板表面の応力を説明する図である。It is a figure explaining the top view of a board | substrate when a semiconductor film is irradiated with a laser beam, the temperature distribution of a board | substrate, and the stress of the board | substrate surface. 本発明に適用可能なレーザ照射装置の概要を示す図である。It is a figure which shows the outline | summary of the laser irradiation apparatus applicable to this invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適応可能な発光素子の構造を説明する断面図である。It is sectional drawing explaining the structure of the light emitting element which can be applied to this invention. 本発明に適応可能な発光素子の等価回路を説明する図である。It is a figure explaining the equivalent circuit of the light emitting element which can be applied to this invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の構成を説明する図である。It is a figure explaining the structure of the semiconductor device of this invention. 本発明の半導体装置の用途を説明する図である。It is a figure explaining the use of the semiconductor device of this invention. 本発明の半導体装置を用いた電子機器を説明する図である。FIG. 11 illustrates an electronic device using a semiconductor device of the present invention. 本発明の半導体装置を用いた電子機器の構成を説明する図である。FIG. 11 illustrates a structure of an electronic device using a semiconductor device of the invention. 本発明の半導体装置を用いた電子機器を説明する展開図である。FIG. 11 is a development view illustrating an electronic device using the semiconductor device of the present invention. 本発明の半導体装置を説明する上面図である。It is a top view illustrating a semiconductor device of the present invention. 実施例で用いた基板の熱膨張率を説明する図である。It is a figure explaining the thermal expansion coefficient of the board | substrate used in the Example. 実施例で用いた基板上の半導体膜を含む層の構造を説明する断面図である。It is sectional drawing explaining the structure of the layer containing the semiconductor film on the board | substrate used in the Example. 単膜の膜応力から計算した全応力を説明する図である。It is a figure explaining the total stress calculated from the film | membrane stress of a single film. 単膜の膜応力から計算した全応力を説明する図である。It is a figure explaining the total stress calculated from the film | membrane stress of a single film. 基板上に形成された半導体膜を含む層の全応力を説明する図である。It is a figure explaining the total stress of the layer containing the semiconductor film formed on the board | substrate. 基板上に形成された半導体膜を含む層にレーザビームを照射したきのクラックの発生を説明する図である。It is a figure explaining generation | occurrence | production of the crack when a laser beam is irradiated to the layer containing the semiconductor film formed on the board | substrate. 応力の計算方法、及び応力について説明する図である。It is a figure explaining the calculation method of stress, and stress. 基板の温度のシミュレーション結果を説明する図である。It is a figure explaining the simulation result of the temperature of a board | substrate.

Claims (6)

熱膨張率6×10−7/℃より大きく38×10−7/℃以下のガラス基板上に、加熱後の全応力が−500N/m以上+50N/m以下となる半導体膜を含む層を形成し、
前記半導体膜を含む層を加熱し、前記加熱された半導体膜を含む層に連続発振または繰り返し周波数が10MHz以上のレーザビームを照射することを特徴とする半導体装置の作製方法。
On a glass substrate having a coefficient of thermal expansion of greater than 6 × 10 −7 / ° C. and not greater than 38 × 10 −7 / ° C., a layer including a semiconductor film having a total stress after heating of −500 N / m to +50 N / m is formed. And
A method for manufacturing a semiconductor device, comprising: heating a layer including the semiconductor film; and irradiating the heated layer including the semiconductor film with a laser beam having a continuous oscillation or a repetition frequency of 10 MHz or more.
熱膨張率6×10−7/℃より大きく38×10−7/℃以下のガラス基板上に、半導体膜を含む層を形成し、
前記半導体膜を含む層を加熱し、加熱された前記半導体膜を含む層の全応力を−500N/m以上+50N/m以下とした後、前記加熱された半導体膜を含む層に連続発振または繰り返し周波数が10MHz以上のレーザビームを照射することを特徴とする半導体装置の作製方法。
Forming a layer including a semiconductor film on a glass substrate having a coefficient of thermal expansion of greater than 6 × 10 −7 / ° C. and not greater than 38 × 10 −7 / ° C .;
The layer including the semiconductor film is heated, and after the total stress of the heated layer including the semiconductor film is set to −500 N / m or more and +50 N / m or less, the layer including the heated semiconductor film continuously oscillates or repeats. A method for manufacturing a semiconductor device, wherein a laser beam having a frequency of 10 MHz or more is irradiated.
請求項1または2において、前記半導体膜を含む層は、前記基板上に窒化酸化珪素膜、酸化窒化珪素膜、非晶質半導体膜を順に積層して形成することを特徴とする半導体装置の作製方法。 3. The method for manufacturing a semiconductor device according to claim 1, wherein the layer including the semiconductor film is formed by sequentially stacking a silicon nitride oxide film, a silicon oxynitride film, and an amorphous semiconductor film over the substrate. Method. 請求項1または2において、前記半導体膜を含む層は、前記基板上に酸化窒化珪素膜、非晶質半導体膜を順に積層して形成することを特徴とする半導体装置の作製方法。 3. The method for manufacturing a semiconductor device according to claim 1, wherein the layer including the semiconductor film is formed by sequentially stacking a silicon oxynitride film and an amorphous semiconductor film over the substrate. 熱膨張率が38×10−7/℃で厚さが0.5mm以上1.2mm以下のガラス基板に、厚さ40nm以上60nm以下の窒化酸化珪素膜、厚さ80nm以上120nm以下の酸化窒化珪素膜、及び厚さ50nm以上80nm以下の非晶質半導体膜を順にプラズマCVD法で成膜し、500℃以上650℃以下で加熱し、前記厚さ40nm以上60nm以下の窒化酸化珪素膜、厚さ80nm以上120nm以下の酸化窒化珪素膜、及び厚さ50nm以上80nm以下の非晶質半導体膜の全応力を−500N/m以上−16N/m以下とした後、連続発振または繰り返し周波数が10MHz以上のレーザビームを照射することを特徴とする半導体装置の作製方法。 A silicon nitride oxide film having a thermal expansion coefficient of 38 × 10 −7 / ° C. and a thickness of 0.5 mm to 1.2 mm, a silicon nitride oxide film having a thickness of 40 nm to 60 nm, and a silicon oxynitride having a thickness of 80 nm to 120 nm A film and an amorphous semiconductor film having a thickness of 50 nm to 80 nm are sequentially formed by a plasma CVD method, heated at 500 ° C. to 650 ° C., and the silicon nitride oxide film having a thickness of 40 nm to 60 nm. After the total stress of the silicon oxynitride film having a thickness of 80 nm to 120 nm and the amorphous semiconductor film having a thickness of 50 nm to 80 nm is set to −500 N / m to −16 N / m, the continuous oscillation or repetition frequency is 10 MHz or more. A method for manufacturing a semiconductor device, characterized by irradiating a laser beam. 熱膨張率が31.8×10−7/℃で厚さが0.5mm以上1.2mm以下のガラス基板に、厚さ40nm以上60nm以下の窒化酸化珪素膜、厚さ80nm以上120nm以下の酸化窒化珪素膜、及び厚さ50nm以上80nm以下の非晶質半導体膜を順にプラズマCVD法で成膜し、500℃以上650℃以下で加熱し、前記厚さ40nm以上60nm以下の窒化酸化珪素膜、厚さ80nm以上120nm以下の酸化窒化珪素膜、及び厚さ50nm以上80nm以下の非晶質半導体膜の全応力を−500N/m以上+28N/m以下とした後、連続発振または繰り返し周波数が10MHz以上のレーザビームを照射することを特徴とする半導体装置の作製方法。 A glass substrate having a thermal expansion coefficient of 31.8 × 10 −7 / ° C. and a thickness of 0.5 mm to 1.2 mm, a silicon nitride oxide film having a thickness of 40 nm to 60 nm, and an oxidation of 80 nm to 120 nm A silicon nitride film and an amorphous semiconductor film having a thickness of 50 nm to 80 nm are sequentially formed by a plasma CVD method, heated at 500 ° C. to 650 ° C., and the silicon nitride oxide film having a thickness of 40 nm to 60 nm; After the total stress of the silicon oxynitride film having a thickness of 80 nm to 120 nm and the amorphous semiconductor film having a thickness of 50 nm to 80 nm is set to −500 N / m to +28 N / m, continuous oscillation or repetition frequency is 10 MHz or more. A method for manufacturing a semiconductor device, characterized by irradiating a laser beam.
JP2007187773A 2006-07-21 2007-07-19 Method for manufacturing semiconductor device Expired - Fee Related JP5255793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187773A JP5255793B2 (en) 2006-07-21 2007-07-19 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006199241 2006-07-21
JP2006199241 2006-07-21
JP2007187773A JP5255793B2 (en) 2006-07-21 2007-07-19 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2008047888A true JP2008047888A (en) 2008-02-28
JP2008047888A5 JP2008047888A5 (en) 2010-07-29
JP5255793B2 JP5255793B2 (en) 2013-08-07

Family

ID=39181278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187773A Expired - Fee Related JP5255793B2 (en) 2006-07-21 2007-07-19 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5255793B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210102A (en) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd Laser irradiation method and method of forming crystalline semiconductor film
JP2006179874A (en) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210102A (en) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd Laser irradiation method and method of forming crystalline semiconductor film
JP2006179874A (en) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5255793B2 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
KR101408952B1 (en) Method for manufacturing semiconductor device
JP5252877B2 (en) Method for manufacturing semiconductor device
KR101424788B1 (en) Crystalline Semiconductor film, semiconductor device and method for manufacturing thereof
US7662703B2 (en) Method for manufacturing crystalline semiconductor film and semiconductor device
JP5201937B2 (en) Pattern forming method and thin film transistor manufacturing method
US8216892B2 (en) Method for manufacturing crystalline semiconductor film
JP5216276B2 (en) Method for manufacturing semiconductor device
JP5448315B2 (en) Method for manufacturing crystalline semiconductor film
JP2008085317A (en) Crystalline semiconductor film, and manufacturing method of semiconductor device
JP5311754B2 (en) Crystalline semiconductor film, semiconductor device and manufacturing method thereof
JP5314842B2 (en) Method for manufacturing semiconductor device
JP5255793B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Ref document number: 5255793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees