JP2008047661A - Deposition device and method for manufacturing semiconductor device - Google Patents

Deposition device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2008047661A
JP2008047661A JP2006220853A JP2006220853A JP2008047661A JP 2008047661 A JP2008047661 A JP 2008047661A JP 2006220853 A JP2006220853 A JP 2006220853A JP 2006220853 A JP2006220853 A JP 2006220853A JP 2008047661 A JP2008047661 A JP 2008047661A
Authority
JP
Japan
Prior art keywords
stage
film
sputtering
sputtering target
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006220853A
Other languages
Japanese (ja)
Inventor
Takeshi Owaku
健 大和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006220853A priority Critical patent/JP2008047661A/en
Publication of JP2008047661A publication Critical patent/JP2008047661A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a deposition device capable of speeding up the deposition rate without lowering a coverage. <P>SOLUTION: The depostition device of the present invention comprises: a stage 14 with a semiconductor susbtrate 1 mounted on its surface; a first sputtering target 34 positioning over the stage 14 and arranged on the surface of the stage 14 approximately parallel; and a second sputtering target 36 positioning obliquely over the stage 14 and arranged obliquely to the surface of the stage 14. In this deposition device, the particle of the substance to be deposited comes flying from not only the first sputtering target 34 but also the second sputtering target 36. A part of an incident density of the particle to the inclined plane of a concave and convexity is thereby larger than conventional incident rate even if there is irregularity on the surface of the substrate with the film formed thereon. the coverage of the film in the irregularity part is not lowered and the deposition rate can be quicker than the conventional deposition rate. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、成膜装置及び半導体装置の製造方法に関する。特に本発明は、カバレッジを低下させずに成膜速度を速くすることができる成膜装置及び半導体装置の製造方法に関する。   The present invention relates to a film forming apparatus and a method for manufacturing a semiconductor device. In particular, the present invention relates to a film forming apparatus and a semiconductor device manufacturing method capable of increasing a film forming speed without reducing coverage.

図4は従来の成膜装置の構成を説明する為の平面図であり、図5は図4に示した成膜装置で成膜されるAl合金膜の構成を説明する為の断面図である。両図を用いて、シリコン基板100にAl合金配線となるAl合金膜を形成する従来方法を説明する。   FIG. 4 is a plan view for explaining the structure of a conventional film forming apparatus, and FIG. 5 is a cross-sectional view for explaining the structure of an Al alloy film formed by the film forming apparatus shown in FIG. . A conventional method for forming an Al alloy film serving as an Al alloy wiring on the silicon substrate 100 will be described with reference to FIGS.

まず、複数のシリコン基板100を、搬入口11により搬送チャンバー110に搬入する。シリコン基板100には、予め層間絶縁膜102及び接続孔102aが形成されている。次いで、シリコン基板100を第1のスパッタリングチャンバー120に搬入し、スパッタリングを行う。これにより、層間絶縁膜102上及び接続孔102aの内部にはバリアメタル膜103が形成される。   First, a plurality of silicon substrates 100 are carried into the transfer chamber 110 through the carry-in port 11. In the silicon substrate 100, an interlayer insulating film 102 and a connection hole 102a are formed in advance. Next, the silicon substrate 100 is carried into the first sputtering chamber 120 and sputtering is performed. Thereby, a barrier metal film 103 is formed on the interlayer insulating film 102 and in the connection hole 102a.

次いで、シリコン基板100を第1のスパッタリングチャンバー120から第2のスパッタリングチャンバー131に搬送し、第2のスパッタリングチャンバー131を用いてバリアメタル膜103上にAl合金膜104aを形成する。このとき、接続孔102aの内部においてAl合金膜104aのカバレッジが良くなるように、シリコン基板100を加熱せず、かつ成膜速度を遅くする。   Next, the silicon substrate 100 is transferred from the first sputtering chamber 120 to the second sputtering chamber 131, and the Al alloy film 104 a is formed on the barrier metal film 103 using the second sputtering chamber 131. At this time, the silicon substrate 100 is not heated and the deposition rate is decreased so that the coverage of the Al alloy film 104a is improved inside the connection hole 102a.

次いで、シリコン基板100を第2のスパッタリングチャンバー131から第3のスパッタリングチャンバー132に搬送し、第3のスパッタリングチャンバー132を用いてAl合金膜104a上にAl合金膜104bを形成する。このとき、シリコン基板100を加熱し、かつAl合金膜104aを形成するときと比較して成膜速度を速くする。   Next, the silicon substrate 100 is transferred from the second sputtering chamber 131 to the third sputtering chamber 132, and the Al alloy film 104 b is formed on the Al alloy film 104 a using the third sputtering chamber 132. At this time, the silicon substrate 100 is heated and the deposition rate is increased as compared with the case where the Al alloy film 104a is formed.

次いで、シリコン基板100を第3のスパッタリングチャンバー132から第4のスパッタリングチャンバー140に搬送し、第4のスパッタリングチャンバー140を用いてAl合金膜104b上に反射防止膜105を形成する。本技術に類似する技術が、特許文献1に開示されている。   Next, the silicon substrate 100 is transferred from the third sputtering chamber 132 to the fourth sputtering chamber 140, and the antireflection film 105 is formed on the Al alloy film 104 b using the fourth sputtering chamber 140. A technique similar to this technique is disclosed in Patent Document 1.

上記した第1〜第4のスパッタリング装置それぞれにおいて、スパッタリングターゲットはシリコン基板100の上方に、シリコン基板100と平行に配置されている(図示せず)。   In each of the first to fourth sputtering apparatuses described above, the sputtering target is disposed above the silicon substrate 100 in parallel with the silicon substrate 100 (not shown).

特開2001−176962号公報(第4段落、図6)Japanese Patent Laying-Open No. 2001-176862 (fourth paragraph, FIG. 6)

上記した工程において、バリアメタル膜を形成するために必要な時間、及び反射防止膜を形成するために必要な時間それぞれは、Al合金膜を形成するために必要な時間と比較して十分短い。このため、Al合金膜の成膜速度を速くして成膜に必要な時間を短くすると、半導体装置の生産効率が向上する。しかし、層間絶縁膜には接続孔が形成されており、接続孔におけるAl合金膜のカバレッジを高くするためには、従来はAl合金膜の初期の成膜速度を低くする必要があった。   In the above steps, the time required for forming the barrier metal film and the time required for forming the antireflection film are sufficiently shorter than the time required for forming the Al alloy film. For this reason, if the deposition rate of the Al alloy film is increased to shorten the time required for deposition, the production efficiency of the semiconductor device is improved. However, a connection hole is formed in the interlayer insulating film, and in order to increase the coverage of the Al alloy film in the connection hole, it has been conventionally necessary to reduce the initial film formation rate of the Al alloy film.

本発明は上記のような事情を考慮してなされたものであり、その目的は、カバレッジを低下させずに成膜速度を速くすることができる成膜装置及び半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a film forming apparatus and a semiconductor device manufacturing method capable of increasing the film forming speed without reducing the coverage. It is in.

上記課題を解決するため、本発明に係る成膜装置は、表面に半導体基板が載置されるステージと、
前記ステージの上方に位置し、前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、
前記ステージの斜め上方に位置し、前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットとを具備する。
In order to solve the above problems, a film forming apparatus according to the present invention includes a stage on which a semiconductor substrate is placed,
A first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage;
A second sputtering target positioned obliquely above the stage and disposed obliquely with respect to the surface of the stage.

この成膜装置によれば、膜となる物質の粒子は、前記第1のスパッタリングターゲットだけではなく前記第2のスパッタリングターゲットからも飛来する。このため、膜が形成される物(例えば層間絶縁膜)の表面に凹凸があっても、この凹凸の斜面部分に対する粒子の入射密度は従来と比較して大きくなる。従って、凹凸部分の斜面部分における成膜速度は従来と比較して速く、凹凸がない部分における成膜速度との差が従来と比較して小さくなる。このため、凹凸部分の斜面部分における膜のカバレッジを低下させずに、成膜速度を従来と比較して速くすることができる。   According to this film forming apparatus, the particles of the substance to be a film fly not only from the first sputtering target but also from the second sputtering target. For this reason, even if the surface of an object (for example, an interlayer insulating film) on which a film is formed has irregularities, the incident density of particles with respect to the inclined surface of the irregularities is higher than in the past. Therefore, the film formation speed on the sloped portion of the concavo-convex portion is faster than the conventional one, and the difference from the film formation rate on the portion without the concavo-convex portion is smaller than the conventional one. For this reason, it is possible to increase the deposition rate as compared with the conventional one without reducing the coverage of the film on the slope portion of the uneven portion.

3つ以上の前記第2のスパッタリングターゲットを設け、互いに隣に位置する2つの前記第2のスパッタリングターゲットの中心それぞれと前記ステージの中心とを結ぶ2本の直線が成す角度は、いずれの前記2つの第2のスパッタリングターゲットを選択しても全て略等しくするのが好ましい。
前記第1及び第2のスパッタリングターゲットは、例えばAl合金ターゲットである。
Three or more second sputtering targets are provided, and an angle formed by two straight lines connecting the centers of the two second sputtering targets located next to each other and the center of the stage is any of the 2 Even if two second sputtering targets are selected, it is preferable that they are all substantially equal.
The first and second sputtering targets are, for example, Al alloy targets.

本発明に係る他の成膜装置は、搬送チャンバーと、
前記搬送チャンバーに繋がっている第1の処理チャンバーと、
前記搬送チャンバーに繋がっている複数の第2の処理チャンバーと、
を具備し、
前記複数の第2の処理チャンバーそれぞれは、
表面に半導体基板が載置されるステージと、
前記ステージの上方に位置し、前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、
前記ステージの斜め上方に位置し、前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットとを有する。
Another film forming apparatus according to the present invention includes a transfer chamber,
A first processing chamber connected to the transfer chamber;
A plurality of second processing chambers connected to the transfer chamber;
Comprising
Each of the plurality of second processing chambers includes:
A stage on which a semiconductor substrate is placed;
A first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage;
A second sputtering target located obliquely above the stage and disposed obliquely with respect to the surface of the stage.

この成膜装置によれば、カバレッジを低下させずに前記第2の処理チャンバーにおける処理時間を短くすることができる。 前記半導体基板が、前記第1の処理チャンバーによって処理された後に前記第2の処理チャンバーに搬送され、かつ
前記第1の処理チャンバーにおける処理時間は前記第2の処理チャンバーにおける処理時間より短い(例えば半分以下)場合、前記複数の第2の処理チャンバーを並行動作させることにより、前記成膜装置における処理時間を短くすることができる。
According to this film forming apparatus, the processing time in the second processing chamber can be shortened without reducing the coverage. The semiconductor substrate is transferred to the second processing chamber after being processed by the first processing chamber, and the processing time in the first processing chamber is shorter than the processing time in the second processing chamber (for example, In the case of half or less, the processing time in the film forming apparatus can be shortened by operating the plurality of second processing chambers in parallel.

本発明に係る半導体装置の製造方法は、表面に半導体基板が載置されるステージの上方に、第1のスパッタリングターゲットを前記ステージの表面と略平行に配置し、
前記ステージの斜め上方に、第2のスパッタリングターゲットを前記ステージの表面に対して斜めに配置し、
前記ステージの表面上に半導体基板を載置し、前記第1及び第2のスパッタリングターゲットを用いたスパッタリングにより、前記半導体基板に膜を形成する工程を具備する。
In the method for manufacturing a semiconductor device according to the present invention, a first sputtering target is disposed substantially parallel to the surface of the stage above a stage on which a semiconductor substrate is placed.
The second sputtering target is disposed obliquely with respect to the surface of the stage obliquely above the stage,
A step of placing a semiconductor substrate on the surface of the stage and forming a film on the semiconductor substrate by sputtering using the first and second sputtering targets;

この半導体装置の製造方法において、前記第1及び第2のスパッタリングターゲットは例えばAl合金ターゲットであり、前記半導体基板は、例えば層間絶縁膜及び前記層間絶縁膜に形成された接続孔を具備する。この場合、前記スパッタリングにより、半導体装置の配線となるAl合金膜が前記層間絶縁膜上及び前記接続孔内に形成される。この場合、前記Al合金膜の厚さは、例えば2000nm以上である。   In this method of manufacturing a semiconductor device, the first and second sputtering targets are, for example, Al alloy targets, and the semiconductor substrate includes, for example, an interlayer insulating film and a connection hole formed in the interlayer insulating film. In this case, an Al alloy film to be a wiring of the semiconductor device is formed on the interlayer insulating film and in the connection hole by the sputtering. In this case, the thickness of the Al alloy film is, for example, 2000 nm or more.

本発明に係る他の半導体装置の製造方法は、搬送チャンバーと、
前記搬送チャンバーに繋がっている第1の処理チャンバーと、
表面に半導体基板が載置されるステージと、前記ステージの上方に位置していて前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、前記ステージの斜め上方に位置していて前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットと、を有しており、前記搬送チャンバーに繋がっている複数の第2の処理チャンバーと、
を具備するスパッタリング装置を準備し、
前記第1の処理チャンバーを用いて複数の半導体基板を順次処理し、
前記第1の処理チャンバーによって処理された複数の半導体基板を、前記複数の第2の処理チャンバーを用いて並行処理することにより、前記複数の半導体基板それぞれに同一の膜を形成する。
Another method of manufacturing a semiconductor device according to the present invention includes a transfer chamber,
A first processing chamber connected to the transfer chamber;
A stage on which a semiconductor substrate is mounted; a first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage; and positioned obliquely above the stage and A second sputtering target disposed obliquely with respect to the surface of the stage, and a plurality of second processing chambers connected to the transfer chamber;
A sputtering apparatus comprising:
Sequentially processing a plurality of semiconductor substrates using the first processing chamber;
The plurality of semiconductor substrates processed in the first processing chamber are processed in parallel using the plurality of second processing chambers, thereby forming the same film on each of the plurality of semiconductor substrates.

以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の実施形態に係る成膜装置の構成を説明する為の平面図である。この成膜装置はシリコン基板にAl合金配線となるAl合金膜を形成する装置であり、バリアメタル膜を形成するための第1のスパッタリングチャンバー20、Al合金膜を形成するための複数の第2のスパッタリングチャンバー30、及び反射防止膜を形成するための第3のスパッタリングチャンバー40それぞれを、スリットバルブ12を介して搬送チャンバー10につなげた構成を有している。搬送チャンバー10の内部には、搬入口11から複数のシリコン基板が搬入及び搬出される。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view for explaining the configuration of a film forming apparatus according to an embodiment of the present invention. This film forming apparatus is an apparatus for forming an Al alloy film serving as an Al alloy wiring on a silicon substrate, and includes a first sputtering chamber 20 for forming a barrier metal film, and a plurality of second layers for forming an Al alloy film. Each of the sputtering chamber 30 and the third sputtering chamber 40 for forming the antireflection film is connected to the transfer chamber 10 through the slit valve 12. A plurality of silicon substrates are carried into and out of the transfer chamber 10 from the carry-in port 11.

上記した従来技術では、2つのスパッタリング装置を用いて一つのシリコン基板にAl合金膜を形成していた。これに対して、本実施形態では、第2のスパッタリングチャンバー30それぞれが互いに異なるシリコン基板にAl合金膜を形成するため、複数の第2のスパッタリングチャンバー30を用いて複数のシリコン基板を並行処理することができる。   In the prior art described above, an Al alloy film is formed on one silicon substrate using two sputtering apparatuses. On the other hand, in this embodiment, since each of the second sputtering chambers 30 forms an Al alloy film on different silicon substrates, a plurality of silicon substrates are processed in parallel using the plurality of second sputtering chambers 30. be able to.

図2(A)及び(B)は、それぞれ第2のスパッタリングチャンバー30の構成を説明する為の平面概略図及び縦断面図である。第2のスパッタリングチャンバー30には排気ポンプ16が繋がっている。   2A and 2B are a schematic plan view and a longitudinal sectional view for explaining the configuration of the second sputtering chamber 30, respectively. An exhaust pump 16 is connected to the second sputtering chamber 30.

第2のスパッタリングチャンバー30の中には、表面にシリコン基板1が載置されるステージ14、スパッタリングターゲット34、及び複数のスパッタリングターゲット36(本図の例では3個)が配置されている。スパッタリングターゲット34はステージ14の上方に位置しており、ステージ14の表面と略平行に配置されている。スパッタリングターゲット34はステージ14の斜め上方に位置しており、ステージ14の表面に対して斜めに配置されている。互いに隣に位置する2つのスパッタリングターゲット36の中心それぞれとステージ14の中心とを結ぶ2本の直線が成す角度は、いずれの2つのスパッタリングターゲット36を選択しても全て略等しい。すなわちステージ14を中心とした場合に、複数のスパッタリングターゲット36は等間隔で配置されている。スパッタリングターゲット34それぞれからステージ14までの距離は、互いに独立して調節することが可能である。   In the second sputtering chamber 30, a stage 14 on which the silicon substrate 1 is placed, a sputtering target 34, and a plurality of sputtering targets 36 (three in this example) are arranged. The sputtering target 34 is positioned above the stage 14 and is disposed substantially parallel to the surface of the stage 14. The sputtering target 34 is located obliquely above the stage 14 and is disposed obliquely with respect to the surface of the stage 14. The angles formed by the two straight lines connecting the centers of the two sputtering targets 36 located adjacent to each other and the center of the stage 14 are substantially equal regardless of which two sputtering targets 36 are selected. That is, when the stage 14 is the center, the plurality of sputtering targets 36 are arranged at equal intervals. The distance from each sputtering target 34 to the stage 14 can be adjusted independently of each other.

スパッタリングターゲット34は電極38a上に保持されており、複数のスパッタリングターゲット36は互いに異なる電極38b上に保持されている。電極38a及び複数の電極38bそれぞれの入力は、互いに独立して制御することが可能である。   The sputtering target 34 is held on an electrode 38a, and the plurality of sputtering targets 36 are held on different electrodes 38b. The inputs of the electrode 38a and the plurality of electrodes 38b can be controlled independently of each other.

なお、本図に示した例では、スパッタリングターゲット34の径はスパッタリングターゲット36の径より大きいが、これに限定されない。また、ステージ14の表面に対する複数のスパッタリングターゲット36それぞれの表面の角度は、互いに同一でもよいし異なっていてもよい。   In the example shown in the figure, the diameter of the sputtering target 34 is larger than the diameter of the sputtering target 36, but is not limited to this. The angles of the surfaces of the plurality of sputtering targets 36 with respect to the surface of the stage 14 may be the same or different from each other.

次に、図3の各図を用いて、本実施形態に係る成膜装置を用いてAl合金配線となるAl合金膜を形成する方法を説明する。シリコン基板1上には、予め層間絶縁膜2及び接続孔2aが形成されている。接続孔2aは、例えばウェットエッチングとドライエッチングを併用して形成されるが、ドライエッチングのみで形成されても良い。   Next, a method for forming an Al alloy film to be an Al alloy wiring using the film forming apparatus according to the present embodiment will be described with reference to FIGS. On the silicon substrate 1, an interlayer insulating film 2 and a connection hole 2a are formed in advance. The connection hole 2a is formed using, for example, wet etching and dry etching together, but may be formed only by dry etching.

まず、シリコン基板1を第1のスパッタリングチャンバー20に搬送し、スパッタリングを行う。これにより、図3(A)に示すように、層間絶縁膜2上、接続孔2aの内壁、及び接続孔2aの底に露出しているシリコン基板1上にはバリアメタル膜3が形成される。バリアメタル膜3は、例えばTiN膜上にTi膜を積層した膜であり、その厚さは例えば50nmである。第1のスパッタリングチャンバー20における処理時間は、後述する第2のスパッタリングチャンバー30における処理時間より短く、例えば半分以下である。   First, the silicon substrate 1 is transferred to the first sputtering chamber 20 and sputtering is performed. As a result, as shown in FIG. 3A, a barrier metal film 3 is formed on the interlayer insulating film 2, the inner wall of the connection hole 2a, and the silicon substrate 1 exposed at the bottom of the connection hole 2a. . The barrier metal film 3 is a film in which, for example, a Ti film is laminated on a TiN film, and the thickness thereof is, for example, 50 nm. The processing time in the first sputtering chamber 20 is shorter than the processing time in the second sputtering chamber 30 described later, for example, half or less.

次いで、シリコン基板1をいずれかの第2のスパッタリングチャンバー30に搬送する。次いで、シリコン基板1を加熱しない状態でスパッタリングを行う。このとき、スパッタリングターゲット34,36それぞれとシリコン基板1の距離は、いずれも200mm以上にするのが好ましい。これにより、図3(B)に示すように、バリアメタル膜3上にはAl合金膜4が薄く(例えば400nm)形成される。本工程において、Al合金の粒子は、スパッタリングターゲット34だけではなくスパッタリングターゲット36からも飛来する。このため、接続孔2aの内壁に対するAl合金の粒子の入射密度は従来と比較して大きくなる。従って、接続孔2aの内壁におけるAl合金膜4の成膜速度は従来と比較して速く、層間絶縁膜2上におけるAl合金膜4の成膜速度との差が従来と比較して小さくなる。このため、接続孔2aにおけるAl合金膜4のカバレッジを低下させずに、Al合金膜4の成膜速度を従来と比較して速くすることができる。   Next, the silicon substrate 1 is transferred to any one of the second sputtering chambers 30. Next, sputtering is performed without heating the silicon substrate 1. At this time, it is preferable that the distance between each of the sputtering targets 34 and 36 and the silicon substrate 1 is 200 mm or more. Thereby, as shown in FIG. 3B, the Al alloy film 4 is formed thin (for example, 400 nm) on the barrier metal film 3. In this step, the Al alloy particles fly not only from the sputtering target 34 but also from the sputtering target 36. For this reason, the incident density of the particles of the Al alloy with respect to the inner wall of the connection hole 2a is increased as compared with the conventional case. Therefore, the deposition rate of the Al alloy film 4 on the inner wall of the connection hole 2a is faster than the conventional one, and the difference from the deposition rate of the Al alloy film 4 on the interlayer insulating film 2 is smaller than the conventional one. For this reason, the deposition rate of the Al alloy film 4 can be increased compared with the conventional one without reducing the coverage of the Al alloy film 4 in the connection hole 2a.

その後、第2のスパッタリングチャンバー30内でのスパッタリングを続けつつ、シリコン基板1を例えば400℃に加熱する。このとき、スパッタリングターゲット34,36それぞれとシリコン基板1の距離を短くしない。これにより、図3(C)に示すように、Al合金膜4の膜厚は厚くなる。そして、接続孔2aの中に起因したAl合金膜4表面の凹凸が小さくなった後、スパッタリングのための入力を上げてAl合金膜4の堆積速度を速くする。   Thereafter, the silicon substrate 1 is heated to, for example, 400 ° C. while continuing the sputtering in the second sputtering chamber 30. At this time, the distance between the sputtering targets 34 and 36 and the silicon substrate 1 is not shortened. Thereby, as shown in FIG. 3C, the thickness of the Al alloy film 4 is increased. And after the unevenness | corrugation of the Al alloy film 4 surface resulting from the inside of the connection hole 2a becomes small, the input for sputtering is raised and the deposition rate of the Al alloy film 4 is made quick.

これらの工程においても、Al合金の粒子はスパッタリングターゲット34,36それぞれから飛来するため、Al合金膜4のカバレッジを低下させずにAl合金膜4の成膜速度を従来と比較して速くすることができる。最終的にAl合金膜4の厚さを、例えば2000nm以上にする。   Also in these steps, since the Al alloy particles come from the sputtering targets 34 and 36, respectively, the deposition rate of the Al alloy film 4 should be increased as compared with the prior art without reducing the coverage of the Al alloy film 4. Can do. Finally, the thickness of the Al alloy film 4 is set to 2000 nm or more, for example.

また、成膜速度が従来と比較して速いため、Al合金膜4に加わる熱負荷は従来と比較して小さくなる。このため、Al合金膜4のグレインサイズは従来と比較して小さくなる。また、Al合金膜4を第2のスパッタリングチャンバー30で形成するため、従来のように、Al合金膜を成膜している途中で真空度が低い搬送チャンバー10にシリコン基板1を搬送する必要がない。従って、Al合金膜4の表面状態が従来と比較して良好になる。   Further, since the film formation rate is faster than the conventional one, the heat load applied to the Al alloy film 4 is smaller than the conventional one. For this reason, the grain size of the Al alloy film 4 is smaller than that of the prior art. In addition, since the Al alloy film 4 is formed in the second sputtering chamber 30, it is necessary to transfer the silicon substrate 1 to the transfer chamber 10 having a low degree of vacuum during the formation of the Al alloy film as in the prior art. Absent. Therefore, the surface state of the Al alloy film 4 becomes better than the conventional one.

上記したように、複数の第2のスパッタリングチャンバー30を用いて複数のシリコン基板1を並行処理することにより、複数のシリコン基板1にAl合金膜4を並行して形成することができる。また、上記したようにAl合金膜4の成膜速度を従来と比較して速くすることができる。従って、半導体装置の生産効率を向上させることができる。   As described above, the Al alloy films 4 can be formed in parallel on the plurality of silicon substrates 1 by processing the plurality of silicon substrates 1 in parallel using the plurality of second sputtering chambers 30. Further, as described above, the deposition rate of the Al alloy film 4 can be increased as compared with the conventional one. Accordingly, the production efficiency of the semiconductor device can be improved.

また、従来のようにAl合金膜を成膜している途中でシリコン基板1を搬送する必要がない。このため、シリコン基板1を搬送するための時間が不要になる分、半導体装置の生産効率をさらに向上させることができる。   Further, there is no need to transport the silicon substrate 1 while the Al alloy film is being formed as in the prior art. For this reason, the production efficiency of the semiconductor device can be further improved since the time for transporting the silicon substrate 1 becomes unnecessary.

次いで、シリコン基板1を第3のスパッタリングチャンバー40に搬送し、スパッタリングを行う。これにより、図3(D)に示すように、Al合金膜4上には反射防止膜5が形成される。反射防止膜5は例えばTiN膜であり、その厚さは例えば40nmである。第3のスパッタリングチャンバー40における処理時間は、第2のスパッタリングチャンバー30における処理時間より短く、例えば半分以下である。   Next, the silicon substrate 1 is transferred to the third sputtering chamber 40 and sputtering is performed. Thereby, an antireflection film 5 is formed on the Al alloy film 4 as shown in FIG. The antireflection film 5 is, for example, a TiN film, and the thickness thereof is, for example, 40 nm. The processing time in the third sputtering chamber 40 is shorter than the processing time in the second sputtering chamber 30 and is, for example, half or less.

その後、反射防止膜5上にフォトレジスト膜(図示せず)を形成し、このフォトレジスト膜を露光及び現像する。これにより、反射防止膜5上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして反射防止膜5、Al合金膜4、及びバリアメタル膜3をエッチングする。これにより反射防止膜5、Al合金膜4、及びバリアメタル膜3は選択的に除去され、Al合金配線が形成される。   Thereafter, a photoresist film (not shown) is formed on the antireflection film 5, and this photoresist film is exposed and developed. As a result, a resist pattern is formed on the antireflection film 5. Next, the antireflection film 5, the Al alloy film 4, and the barrier metal film 3 are etched using this resist pattern as a mask. As a result, the antireflection film 5, the Al alloy film 4, and the barrier metal film 3 are selectively removed, and an Al alloy wiring is formed.

上記したように、Al合金膜4のグレインサイズは従来と比較して小さくなるため、Al合金膜4の表面状態は良くなり、フォトレジスト膜を露光する工程においてピントを合わせやすくなる。従って、レジストパターンの現像残りが少なくなり、反射防止膜5、Al合金膜4、及びバリアメタル膜3のエッチング残りが少なくなる。   As described above, since the grain size of the Al alloy film 4 is smaller than the conventional one, the surface state of the Al alloy film 4 is improved, and it is easy to focus in the step of exposing the photoresist film. Therefore, the development residue of the resist pattern decreases, and the etching residue of the antireflection film 5, the Al alloy film 4, and the barrier metal film 3 decreases.

以上、本発明の実施形態によれば、第2のスパッタリングチャンバー30の中に、スパッタリングターゲット34及び複数のスパッタリングターゲット36(本図の例では3つ)を配置したため、Al合金膜4のカバレッジを低下させずにAl合金膜4の成膜速度を従来と比較して速くすることができる。また、Al合金膜4のグレインサイズが小さくなるため、Al合金膜4の表面状態が良好になる。   As described above, according to the embodiment of the present invention, since the sputtering target 34 and the plurality of sputtering targets 36 (three in the example of this figure) are arranged in the second sputtering chamber 30, the coverage of the Al alloy film 4 can be increased. Without lowering, the deposition rate of the Al alloy film 4 can be increased compared to the conventional one. Moreover, since the grain size of the Al alloy film 4 is reduced, the surface state of the Al alloy film 4 is improved.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば図3の例では、第1層目の層間絶縁膜上にAl合金膜を形成する場合を示したが、第2層目以降の層間絶縁膜上及びこの層間絶縁膜に形成された接続孔内にAl合金膜を形成する場合にも本発明を適用することは可能である。また、Al合金膜の代わりに、Cu配線となるCu膜をスパッタリング法により形成してもよい。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the example of FIG. 3, the case where an Al alloy film is formed on the first interlayer insulating film is shown, but the connection holes formed on the interlayer insulating film after the second layer and in this interlayer insulating film. The present invention can also be applied when an Al alloy film is formed inside. Further, instead of the Al alloy film, a Cu film to be a Cu wiring may be formed by a sputtering method.

本発明の実施形態に係る成膜装置の構成を説明する為の平面図。The top view for demonstrating the structure of the film-forming apparatus which concerns on embodiment of this invention. (A)及び(B)は、それぞれスパッタリングチャンバー30の構成を説明する為の平面概略図及び縦断面図。(A) And (B) is the plane schematic and longitudinal cross-sectional view for demonstrating the structure of the sputtering chamber 30, respectively. 各図は、Al合金配線となるAl合金膜を形成する方法を説明する為の断面図。Each drawing is a cross-sectional view for explaining a method of forming an Al alloy film to be an Al alloy wiring. 従来の成膜装置の構成を説明する為の平面図。The top view for demonstrating the structure of the conventional film-forming apparatus. 図4に示した成膜装置で成膜されるAl合金膜の構成を説明する為の断面図。Sectional drawing for demonstrating the structure of Al alloy film formed into a film by the film-forming apparatus shown in FIG.

符号の説明Explanation of symbols

1,100…シリコン基板、2,102…層間絶縁膜、2a,102a…接続孔、3,103…バリアメタル膜、4,104a,104b…Al合金膜、5,105…反射防止膜、10,110…搬送チャンバー、11…挿入口、12…スリットバルブ、14…ステージ、16…排気ポンプ、20,30,40,120,131,132,140…スパッタリングチャンバー、34,36…スパッタリングターゲット、38a,38b…電極 DESCRIPTION OF SYMBOLS 1,100 ... Silicon substrate, 2,102 ... Interlayer insulation film, 2a, 102a ... Connection hole, 3,103 ... Barrier metal film, 4,104a, 104b ... Al alloy film, 5,105 ... Antireflection film, 10, DESCRIPTION OF SYMBOLS 110 ... Transfer chamber, 11 ... Insertion port, 12 ... Slit valve, 14 ... Stage, 16 ... Exhaust pump, 20, 30, 40, 120, 131, 132, 140 ... Sputtering chamber, 34, 36 ... Sputtering target, 38a, 38b ... Electrode

Claims (9)

表面に半導体基板が載置されるステージと、
前記ステージの上方に位置し、前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、
前記ステージの斜め上方に位置し、前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットと、
を具備する成膜装置。
A stage on which a semiconductor substrate is placed;
A first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage;
A second sputtering target located obliquely above the stage and disposed obliquely with respect to the surface of the stage;
A film forming apparatus comprising:
3つ以上の前記第2のスパッタリングターゲットを具備し、
互いに隣に位置する2つの前記第2のスパッタリングターゲットの中心それぞれと前記ステージの中心とを結ぶ2本の直線が成す角度は、いずれの前記2つの第2のスパッタリングターゲットを選択しても全て略等しい請求項1に記載の成膜装置。
Comprising three or more second sputtering targets;
The angles formed by the two straight lines connecting the centers of the two second sputtering targets positioned next to each other and the center of the stage are substantially the same regardless of which of the two second sputtering targets is selected. The film-forming apparatus of Claim 1 which is equal.
前記第1及び第2のスパッタリングターゲットはAl合金ターゲットである請求項1又は2に記載の成膜装置。   The film forming apparatus according to claim 1, wherein the first and second sputtering targets are Al alloy targets. 搬送チャンバーと、
前記搬送チャンバーに繋がっている第1の処理チャンバーと、
前記搬送チャンバーに繋がっている複数の第2の処理チャンバーと、
を具備し、
前記複数の第2の処理チャンバーそれぞれは、
表面に半導体基板が載置されるステージと、
前記ステージの上方に位置し、前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、
前記ステージの斜め上方に位置し、前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットと、
を有する成膜装置。
A transfer chamber;
A first processing chamber connected to the transfer chamber;
A plurality of second processing chambers connected to the transfer chamber;
Comprising
Each of the plurality of second processing chambers includes:
A stage on which a semiconductor substrate is placed;
A first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage;
A second sputtering target located obliquely above the stage and disposed obliquely with respect to the surface of the stage;
A film forming apparatus.
前記半導体基板は、前記第1の処理チャンバーによって処理された後、前記第2の処理チャンバーに搬送され、
前記第1の処理チャンバーにおける処理時間は前記第2の処理チャンバーにおける処理時間より短い請求項4に記載の成膜装置。
The semiconductor substrate is processed by the first processing chamber and then transferred to the second processing chamber.
The film forming apparatus according to claim 4, wherein a processing time in the first processing chamber is shorter than a processing time in the second processing chamber.
表面に半導体基板が載置されるステージの上方に、第1のスパッタリングターゲットを前記ステージの表面と略平行に配置し、
前記ステージの斜め上方に、第2のスパッタリングターゲットを前記ステージの表面に対して斜めに配置し、
前記ステージの表面上に半導体基板を載置し、前記第1及び第2のスパッタリングターゲットを用いたスパッタリングにより、前記半導体基板に膜を形成する工程を具備する半導体装置の製造方法。
Above the stage on which the semiconductor substrate is placed on the surface, the first sputtering target is disposed substantially parallel to the surface of the stage,
The second sputtering target is disposed obliquely with respect to the surface of the stage obliquely above the stage,
A method for manufacturing a semiconductor device, comprising: placing a semiconductor substrate on a surface of the stage; and forming a film on the semiconductor substrate by sputtering using the first and second sputtering targets.
前記第1及び第2のスパッタリングターゲットはAl合金ターゲットであり、
前記半導体基板は、層間絶縁膜及び前記層間絶縁膜に形成された接続孔を具備し、
前記スパッタリングにより、半導体装置の配線となるAl合金膜が前記層間絶縁膜上及び前記接続孔内に形成される請求項6に記載の半導体装置の製造方法。
The first and second sputtering targets are Al alloy targets,
The semiconductor substrate comprises an interlayer insulating film and a connection hole formed in the interlayer insulating film,
The method of manufacturing a semiconductor device according to claim 6, wherein an Al alloy film to be a wiring of the semiconductor device is formed on the interlayer insulating film and in the connection hole by the sputtering.
前記Al合金膜の厚さを2000nm以上にする請求項7に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 7, wherein the thickness of the Al alloy film is 2000 nm or more. 搬送チャンバーと、
前記搬送チャンバーに繋がっている第1の処理チャンバーと、
表面に半導体基板が載置されるステージと、前記ステージの上方に位置していて前記ステージの表面と略平行に配置された第1のスパッタリングターゲットと、前記ステージの斜め上方に位置していて前記ステージの表面に対して斜めに配置された第2のスパッタリングターゲットと、を有しており、前記搬送チャンバーに繋がっている複数の第2の処理チャンバーと、
を具備するスパッタリング装置を準備し、
前記第1の処理チャンバーを用いて複数の半導体基板を順次処理し、
前記第1の処理チャンバーによって処理された複数の半導体基板を、前記複数の第2の処理チャンバーを用いて並行処理することにより、前記複数の半導体基板それぞれに同一の膜を形成する、半導体装置の製造方法。
A transfer chamber;
A first processing chamber connected to the transfer chamber;
A stage on which a semiconductor substrate is mounted; a first sputtering target positioned above the stage and disposed substantially parallel to the surface of the stage; and positioned obliquely above the stage and A second sputtering target disposed obliquely with respect to the surface of the stage, and a plurality of second processing chambers connected to the transfer chamber;
A sputtering apparatus comprising:
Sequentially processing a plurality of semiconductor substrates using the first processing chamber;
A plurality of semiconductor substrates processed by the first processing chamber are processed in parallel using the plurality of second processing chambers, thereby forming the same film on each of the plurality of semiconductor substrates. Production method.
JP2006220853A 2006-08-14 2006-08-14 Deposition device and method for manufacturing semiconductor device Withdrawn JP2008047661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006220853A JP2008047661A (en) 2006-08-14 2006-08-14 Deposition device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006220853A JP2008047661A (en) 2006-08-14 2006-08-14 Deposition device and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008047661A true JP2008047661A (en) 2008-02-28

Family

ID=39181120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006220853A Withdrawn JP2008047661A (en) 2006-08-14 2006-08-14 Deposition device and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008047661A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001533T5 (en) 2008-06-26 2011-04-28 ULVAC, Inc., Chigasaki-shi Katodeneinheit and provided with the same sputtering device
DE112009001534T5 (en) 2008-06-26 2011-04-28 ULVAC, Inc., Chigasaki-shi Sputtering device and sputtering method
DE112010002029T5 (en) 2009-05-20 2012-08-02 Ulvac, Inc. Film forming method and film forming apparatus
DE112009003766T5 (en) 2008-12-15 2012-10-04 Ulvac Corp. Sputtering device and sputtering method
US9005413B2 (en) 2009-07-17 2015-04-14 Ulvac, Inc. Film formation apparatus
WO2017098537A1 (en) * 2015-12-07 2017-06-15 キヤノンアネルバ株式会社 Method and device for manufacturing magnetoresistance effect element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009001533T5 (en) 2008-06-26 2011-04-28 ULVAC, Inc., Chigasaki-shi Katodeneinheit and provided with the same sputtering device
DE112009001534T5 (en) 2008-06-26 2011-04-28 ULVAC, Inc., Chigasaki-shi Sputtering device and sputtering method
US8470145B2 (en) 2008-06-26 2013-06-25 Ulvac, Inc. Cathode unit and sputtering apparatus provided with the same
DE112009003766T5 (en) 2008-12-15 2012-10-04 Ulvac Corp. Sputtering device and sputtering method
US8834685B2 (en) 2008-12-15 2014-09-16 Ulvac, Inc. Sputtering apparatus and sputtering method
DE112010002029T5 (en) 2009-05-20 2012-08-02 Ulvac, Inc. Film forming method and film forming apparatus
US9005413B2 (en) 2009-07-17 2015-04-14 Ulvac, Inc. Film formation apparatus
WO2017098537A1 (en) * 2015-12-07 2017-06-15 キヤノンアネルバ株式会社 Method and device for manufacturing magnetoresistance effect element

Similar Documents

Publication Publication Date Title
JP2008047661A (en) Deposition device and method for manufacturing semiconductor device
US20060220167A1 (en) IC package with prefabricated film capacitor
JP2016105465A (en) Plated metal hard mask for vertical nand hole etch
US9862595B2 (en) Method for manufacturing thin-film support beam
TWI671771B (en) Capacitor, capacitor manufacturing method and semiconductor device
JP2009087840A (en) Vapor deposition mask and manufacturing method of vapor deposition mask, organic el element, electronic equipment
JP2000164594A (en) Method for forming wiring pattern
TWI612559B (en) Substrate processing method, program, computer memory medium and substrate processing system
US7682969B2 (en) Method of fabricating semiconductor device
CN105826329A (en) Manufacturing method of array substrate, array substrate and liquid crystal panel
JP2012054520A (en) Semiconductor device and method of manufacturing the same
KR20030027390A (en) Method and apparatus for depositing a metal layer
JP2959373B2 (en) Sputtering method for substrate and sputtering apparatus
TW548789B (en) Method of forming metal line
WO2024069800A1 (en) Method for producing josephson junction element and method for producing quantum bit device
JP2789969B2 (en) Method for forming contact hole in semiconductor device
JP2009224756A (en) Manufacturing method of semiconductor element
JP2537994B2 (en) Method of forming through-hole
KR100200484B1 (en) Forming method for metal wiring in semiconductor device
KR100515367B1 (en) Method of forming thin film of semiconductor device
KR100608435B1 (en) Method for ashing the semiconductor device
US20090197389A1 (en) Method for manufacturing semiconductor device
JP2013102038A (en) Semiconductor device manufacturing method
JPH0337857B2 (en)
CN102487040A (en) Method for forming through hole

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110