JP2008047152A - Memory card - Google Patents

Memory card Download PDF

Info

Publication number
JP2008047152A
JP2008047152A JP2007270903A JP2007270903A JP2008047152A JP 2008047152 A JP2008047152 A JP 2008047152A JP 2007270903 A JP2007270903 A JP 2007270903A JP 2007270903 A JP2007270903 A JP 2007270903A JP 2008047152 A JP2008047152 A JP 2008047152A
Authority
JP
Japan
Prior art keywords
voltage
power supply
supply voltage
input
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007270903A
Other languages
Japanese (ja)
Inventor
Masaharu Mizuta
正治 水田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007270903A priority Critical patent/JP2008047152A/en
Publication of JP2008047152A publication Critical patent/JP2008047152A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information recording medium, such as a memory card of low power consumption, IC card, or the like, which can be used even when power supply voltage supplied by information processing equipment is different from operating voltage of a memory integrated circuit. <P>SOLUTION: The card is provided with the memory integrated circuit (14) for operating at a prescribed operating voltage. The memory card to which the power supply voltage is supplied from the information processing equipment is provided with: a power supply voltage control circuit (12) which converts the power supply voltage into a prescribed operating voltage to output it when the power supply voltage is within a prescribed voltage and outputs the power supply voltage when the power supply voltage is outside a second prescribed voltage range; and an input output buffer (13) which is placed between the information processing equipment and the memory integrated circuit to convert signal voltage of signals input and output between the information processing equipment and the memory integrated circuit. To the memory integrated circuit, the operating voltage is supplied from the supply voltage control circuit. The first and the second prescribed voltage ranges have an upper limit value and a lower limit value. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、PCMCIA仕様に基づくDRAMメモリを使用したPCカード、特に低消費電力であり、また電源電圧に依存せず使用できるメモリカード等の情報記録媒体に関する。   The present invention relates to an information recording medium such as a PC card using a DRAM memory based on the PCMCIA specification, particularly a memory card that has low power consumption and can be used without depending on a power supply voltage.

図4は、従来のDRAMメモリカードを示す。図において、従来のDRAMメモリカード(以下、メモリカードと称す。)51では、DRAM集積回路52に対し、接続される情報処理機器(以下、PCと称す。)との間で、電源電圧が供給される電源線Vccと、信号のやりとりを行うためのデータアクセス制御線53と、基準電位が与えられるグランド線GNDとが接続されている。通常、メモリカードは複数のDRAM集積回路52から構成されるが、ここでは、説明の簡単化のために、1個のDRAM集積回路52のみの構成としている。また、データアクセス制御線53は、PCとの間で、アドレス、データおよび読み書きするための制御信号線の集まりであり、その中をPCMCIA仕様に準拠した制御信号がやりとりされる。   FIG. 4 shows a conventional DRAM memory card. In the figure, in a conventional DRAM memory card (hereinafter referred to as a memory card) 51, a power supply voltage is supplied to a DRAM integrated circuit 52 between a connected information processing device (hereinafter referred to as a PC). The power supply line Vcc, the data access control line 53 for exchanging signals, and the ground line GND to which a reference potential is applied are connected. Normally, a memory card is composed of a plurality of DRAM integrated circuits 52, but here, only one DRAM integrated circuit 52 is configured to simplify the description. The data access control line 53 is a collection of address, data, and control signal lines for reading and writing data with the PC, and control signals based on the PCMCIA specification are exchanged therein.

従来、DRAM集積回路52において、電源電圧および信号電圧が5Vで動作するものが主流であったが、近年LSIの高集積化による微細パターン化に伴う絶縁破壊の問題から3.3Vで動作するDRAM集積回路52も使用されており、現状では、動作電圧が5VのDRAM集積回路(以下、5V系DRAMと称す。)および動作電圧が3.3VのDRAM集積回路(以下、3.3V系DRAMと称す。)が共存した状況にある。PCは、接続するメモリカードの動作電圧を判断し、メモリカードに対し、適切な電圧を供給する。すなわち、5Vで動作するメモリカードには、5Vの電圧を、3.3Vで動作するメモリカードには、3.3Vの電圧を供給する。しかし、PCによっては、5Vで動作するメモリカードに対してのみ対応しているものもあり、このようなPCにおいては、3.3Vで動作するメモリカードは使用できない。なお、2種類の電源電圧で動作可能なICカードに関する技術として特許文献1に開示のものがある。
特開平06−333103号公報
Conventionally, the DRAM integrated circuit 52 has been mainly operated with a power supply voltage and a signal voltage of 5V. However, in recent years, a DRAM which operates at 3.3V due to a problem of dielectric breakdown due to fine patterning due to high integration of LSI. An integrated circuit 52 is also used. At present, a DRAM integrated circuit having an operating voltage of 5V (hereinafter referred to as a 5V DRAM) and a DRAM integrated circuit having an operating voltage of 3.3V (hereinafter referred to as a 3.3V DRAM) Are coexisting). The PC determines the operating voltage of the memory card to be connected and supplies an appropriate voltage to the memory card. That is, a voltage of 5V is supplied to a memory card operating at 5V, and a voltage of 3.3V is supplied to a memory card operating at 3.3V. However, some PCs only support memory cards that operate at 5V, and such PCs cannot use memory cards that operate at 3.3V. As a technique related to an IC card operable with two types of power supply voltages, there is one disclosed in Patent Document 1.
Japanese Patent Laid-Open No. 06-333103

図5は、従来のメモリカード内の5V系および3.3V系のDRAM集積回路の消費電流を示したものであり、図5より、動作時において、3.3V系DRAMは、5V系DRAMの約半分の消費電流であることがわかる。   FIG. 5 shows the current consumption of the 5V and 3.3V DRAM integrated circuits in the conventional memory card. From FIG. 5, the 3.3V DRAM is the same as the 5V DRAM in operation. It can be seen that the current consumption is about half.

すなわち、メモリカードにおいて、5V系DRAMの代わりに3.3V系DRAMを使用すれば、消費電流を大幅に低減することができ、またPC内蔵のバッテリ電池の寿命を延長させることができる。しかし、従来の3.3V系DRAMを備えたメモリカードでは、5V系DRAMにのみ対応したPCに対しては、使用することができず、3.3V系DRAMを使用することによる消費電流の低減は不可能であった。   That is, if a 3.3V DRAM is used instead of a 5V DRAM in the memory card, the current consumption can be greatly reduced, and the life of the battery battery built in the PC can be extended. However, a conventional memory card equipped with a 3.3V DRAM cannot be used for a PC that supports only a 5V DRAM, and the current consumption is reduced by using a 3.3V DRAM. Was impossible.

そこで本発明の目的は、情報処理機器からの供給電源電圧に依存しない低消費電力のDRAMメモリカードを提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a low-power consumption DRAM memory card that does not depend on a power supply voltage supplied from an information processing device.

本発明に係るメモリカードは、所定の動作電圧で動作するメモリ集積回路を備え、情報処理機器に装着状態で、該情報処理機器から電源電圧が供給されるメモリカードである。電源電圧制御回路は、情報処理機器から供給される電源電圧が第1の所定電圧範囲内のときに、電源電圧を所定の動作電圧に変換し出力する一方、電源電圧がメモリ集積回路の動作電圧を含む第2の所定電圧範囲内の時は、電源電圧を出力する。入出力バッファは、情報処理機器とメモリ集積回路との間に配置され、情報処理機器とメモリ集積回路との間で入出力される信号の信号電圧を変換する。メモリ集積回路は電源電圧制御回路から動作電圧を供給される。第1の所定電圧範囲は上限値および下限値を有し、かつ第2の所定電圧範囲が上限値および下限値を有する。電源電圧制御回路は、情報機器から供給される電源電圧を入力する入力端子と、メモリ集積回路の動作電圧を出力する出力端子と、入力を入力端子に接続し、入力された電源電圧が第1の所定電圧範囲内かどうかを検出し第1の制御信号を出力する第1電圧検出回路と、第1の制御信号を受け電源電圧が第1の所定電圧範囲内のとき入力された電源電圧を所定の動作電圧に変換し出力する電圧変換回路と、入力を前記入力端子に接続し、入力された前記電源電圧が第2の所定電圧範囲内かどうかを検出し第2の制御信号を出力する第2電圧検出回路と、第2の制御信号を受け電源電圧が第2の所定電圧範囲内のとき電源電圧を出力端子に出力する電圧出力回路とを含む。   A memory card according to the present invention is a memory card that includes a memory integrated circuit that operates at a predetermined operating voltage, and is supplied with a power supply voltage from the information processing device when mounted on the information processing device. The power supply voltage control circuit converts the power supply voltage to a predetermined operating voltage and outputs it when the power supply voltage supplied from the information processing device is within the first predetermined voltage range, while the power supply voltage is the operating voltage of the memory integrated circuit. When the voltage is within the second predetermined voltage range including, the power supply voltage is output. The input / output buffer is disposed between the information processing device and the memory integrated circuit, and converts a signal voltage of a signal input / output between the information processing device and the memory integrated circuit. The memory integrated circuit is supplied with an operating voltage from a power supply voltage control circuit. The first predetermined voltage range has an upper limit value and a lower limit value, and the second predetermined voltage range has an upper limit value and a lower limit value. The power supply voltage control circuit has an input terminal for inputting a power supply voltage supplied from an information device, an output terminal for outputting an operating voltage of the memory integrated circuit, and an input connected to the input terminal. A first voltage detection circuit that detects whether the voltage is within a predetermined voltage range and outputs a first control signal; and a power supply voltage that is input when the power supply voltage is within the first predetermined voltage range in response to the first control signal. A voltage conversion circuit for converting to a predetermined operating voltage and outputting it, and an input connected to the input terminal, detecting whether or not the input power supply voltage is within a second predetermined voltage range and outputting a second control signal A second voltage detection circuit; and a voltage output circuit that receives the second control signal and outputs the power supply voltage to the output terminal when the power supply voltage is within the second predetermined voltage range.

本発明によれば、情報処理機器からの供給電圧が、メモリ集積回路の動作電圧より高い電圧であっても、電源電圧制御回路により、適切な電圧に変換される。これにより、メモリカードまたはICカードにおいて、情報処理機器の供給電圧にかかわらず、低電圧で動作するメモリ集積回路が使用できるため、低消費電流のメモリカードまたはICカードが実現できる。また、情報処理機器からの供給電圧に依存せずに使用可能なメモリカードが実現できる。   According to the present invention, even if the supply voltage from the information processing device is higher than the operating voltage of the memory integrated circuit, it is converted into an appropriate voltage by the power supply voltage control circuit. Accordingly, a memory integrated circuit that operates at a low voltage can be used in the memory card or the IC card regardless of the supply voltage of the information processing device. Therefore, a memory card or an IC card with low current consumption can be realized. In addition, a usable memory card can be realized without depending on the supply voltage from the information processing device.

以下に添付の図面を用いて、本発明の実施の形態について詳細な説明を行う。   Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

図1は、本発明の実施の形態のメモリカードを示す。本実施形態のメモリカード11は、入力を電源線Vccに接続した電源電圧制御回路12と、電源電圧制御回路12の出力に接続し、PCとの間のデータおよび各種制御信号の電圧を変換するため、データアクセス制御線15に接続した入出力バッファ13と、入出力バッファ13を介して、PCからのデータおよび各種制御信号のやりとりを行うために入出力バッファ13に接続し、電源電圧制御回路12の出力に接続し、3.3Vで動作するDRAM集積回路14とからなる。また、電源電圧制御回路12、入出力バッファ13、DRAM集積回路14は、基準電位を与えるグランド線GNDに接続されている。   FIG. 1 shows a memory card according to an embodiment of the present invention. The memory card 11 of this embodiment is connected to the power supply voltage control circuit 12 whose input is connected to the power supply line Vcc and the output of the power supply voltage control circuit 12, and converts the voltage of data and various control signals to and from the PC. Therefore, the input / output buffer 13 connected to the data access control line 15 is connected to the input / output buffer 13 in order to exchange data and various control signals from the PC via the input / output buffer 13, and the power supply voltage control circuit And a DRAM integrated circuit 14 operating at 3.3V. The power supply voltage control circuit 12, the input / output buffer 13, and the DRAM integrated circuit 14 are connected to a ground line GND that supplies a reference potential.

電源線Vccには、PCからの電源電圧3.3Vまたは5Vの直流電圧が供給される。電源電圧制御回路12(詳細な説明については後述する。)は、電源線Vccを介して供給された電圧を所定の電圧(3.3V)に変換して、入出力バッファ13とDRAM集積回路14に供給する。入出力バッファ13は、PCとDRAM集積回路14との間に介在し、PCとDRAM集積回路14との間でやりとりされる信号の電圧を相互に変換する。すなわち、PC側からの信号の電圧は、3.3Vまたは5Vであり、DRAM集積回路14で処理できる信号の電圧は、3.3Vである。このため、入出力バッファ13により、PCとDRAM集積回路14との間で信号のやりとりを行う時に、信号電圧をそれぞれにおいて処理できる電圧に変換している。またこの入出力バッファ13は、入出力電圧が所定範囲内で制限されない「トレランスフリー」性能を有しており、PCに対して入出力される信号電圧が、3Vから5.5Vまでの所定範囲内の電圧であれば変換可能である。従って入出力バッファ13は、PCからDRAM集積回路14へ信号が流れる場合は、この信号電圧(3.3Vまたは5V)をDRAM集積回路14で処理できる電圧(3.3V)に変換し、またDRAM集積回路14からPCへ信号が流れる場合は、信号電圧(3.3V)をPCで処理できる電圧(3.3Vまたは5V)に変換する。このような機能を有する入出力バッファ13は、ICとして市販されており、例えば、ナショナルセミコンダクタ社、テキサス・インスツルメント社の74LVC245等がある。   A DC voltage of 3.3V or 5V from the PC is supplied to the power line Vcc. The power supply voltage control circuit 12 (details will be described later) converts the voltage supplied via the power supply line Vcc into a predetermined voltage (3.3 V), and the input / output buffer 13 and the DRAM integrated circuit 14. To supply. The input / output buffer 13 is interposed between the PC and the DRAM integrated circuit 14 and mutually converts the voltages of signals exchanged between the PC and the DRAM integrated circuit 14. That is, the voltage of the signal from the PC side is 3.3V or 5V, and the voltage of the signal that can be processed by the DRAM integrated circuit 14 is 3.3V. For this reason, when the signal is exchanged between the PC and the DRAM integrated circuit 14 by the input / output buffer 13, the signal voltage is converted into a voltage that can be processed by each. The input / output buffer 13 has “tolerance-free” performance in which the input / output voltage is not limited within a predetermined range, and the signal voltage input / output to / from the PC is within a predetermined range from 3V to 5.5V. Any voltage within the range can be converted. Accordingly, when a signal flows from the PC to the DRAM integrated circuit 14, the input / output buffer 13 converts this signal voltage (3.3V or 5V) into a voltage (3.3V) that can be processed by the DRAM integrated circuit 14, and also the DRAM. When a signal flows from the integrated circuit 14 to the PC, the signal voltage (3.3 V) is converted into a voltage (3.3 V or 5 V) that can be processed by the PC. The input / output buffer 13 having such a function is commercially available as an IC, for example, National Semiconductor, Texas Instruments 74LVC245, or the like.

以下に図2を用いて電源電圧制御回路12の詳細な説明を行う。電源電圧制御回路12は、入力を入力端子28に接続した第1ウインドコンパレータ21と、一端を入力端子28に接続し、第1ウインドコンパレータ21からの制御信号により開閉を行う第1スイッチ22と、入力を該第1スイッチ22の他端に接続し、出力を出力端子29に接続したDC−DCコンバータ23と、入力を入力端子28に接続した第2ウインドコンパレータ24と、一端を入力端子28に接続し、他端を出力端子29に接続し、第2ウインドコンパレータ24からの制御信号により開閉を行う第2スイッチ25とからなる。第1および第2ウインドコンパレータ21、24は所定範囲内の電圧が入力された時にのみ「High」レベルの信号(以下、「H」と称す。)を制御信号として出力するものである。本実施形態では、第1ウインドコンパレータ21は、5V±10%(4.5〜5.5V)の入力電圧に対して「H」を出力し、第2ウインドコンパレータ24は、3.3V±10%(3.0〜3.6V)の入力電圧に対して「H」を出力する。図3(a)に第1ウインドコンパレータ21の回路図を示す。図3(a)において、第1ウインドコンパレータ21は、正端子に5.5Vの基準電圧を印加し、負端子を入力33に接続した第1コンパレータ31と、負端子に4.5Vの基準電圧を印加し、正端子を第1コンパレータ31の負端子と結合し、出力を第1コンパレータ31の出力34と結合した第2コンパレータ32とからなる。このように構成された第1ウインドコンパレータ21の出力Voutは、図3(b)に示すように、入力Vinが5V±10%(4.5〜5.5V)の時のみ「H」となる。同様にして、第1コンパレータ31の正端子に3.6Vを第2コンパレータ32の負端子に3.0Vの基準電圧を印加することにより、3.3V±10%(3.0〜3.6V)の入力電圧対し、「H]を出力する第2ウインドコンパレータ24も構成できる。ここで上記ウインドコンパレータ21、24は、PCからの電圧の変動を考慮して、10%のマージンを持たせてある。また、第1および第2スイッチ22、25は、例えば、損失の少ない電界効果トランジスタスイッチ等により構成され、制御信号が「H]の時にオンし、「L」の時にオフする。DC−DCコンバータ23は、4.5〜5.5Vの入力電圧に対し、3.3Vの電圧を出力する。   The power supply voltage control circuit 12 will be described in detail below with reference to FIG. The power supply voltage control circuit 12 includes a first window comparator 21 whose input is connected to the input terminal 28, a first switch 22 whose one end is connected to the input terminal 28 and is opened and closed by a control signal from the first window comparator 21, A DC-DC converter 23 having an input connected to the other end of the first switch 22 and an output connected to the output terminal 29, a second window comparator 24 having an input connected to the input terminal 28, and one end connected to the input terminal 28 The other end is connected to the output terminal 29, and the second switch 25 is opened and closed by a control signal from the second window comparator 24. The first and second window comparators 21 and 24 output a “High” level signal (hereinafter referred to as “H”) as a control signal only when a voltage within a predetermined range is input. In the present embodiment, the first window comparator 21 outputs “H” with respect to the input voltage of 5 V ± 10% (4.5 to 5.5 V), and the second window comparator 24 is 3.3 V ± 10. "H" is output for an input voltage of% (3.0 to 3.6 V). FIG. 3A shows a circuit diagram of the first window comparator 21. In FIG. 3A, a first window comparator 21 applies a reference voltage of 5.5V to the positive terminal, a first comparator 31 having a negative terminal connected to the input 33, and a reference voltage of 4.5V to the negative terminal. , And a second terminal 32 having a positive terminal coupled to the negative terminal of the first comparator 31 and an output coupled to the output 34 of the first comparator 31. The output Vout of the first window comparator 21 configured as described above is “H” only when the input Vin is 5 V ± 10% (4.5 to 5.5 V) as shown in FIG. . Similarly, by applying a reference voltage of 3.6 V to the positive terminal of the first comparator 31 and 3.0 V to the negative terminal of the second comparator 32, 3.3 V ± 10% (3.0 to 3.6 V). ), The second window comparator 24 that outputs “H” can be configured. Here, the window comparators 21 and 24 have a 10% margin in consideration of the fluctuation of the voltage from the PC. The first and second switches 22 and 25 are constituted by, for example, a field-effect transistor switch with little loss, and turn on when the control signal is “H” and turn off when the control signal is “L”. The DC-DC converter 23 outputs a voltage of 3.3V with respect to an input voltage of 4.5 to 5.5V.

次に電源電圧制御回路12の動作について説明する。図2において、入力端子28には、PCからの3.3Vまたは5Vの電圧(10%以内の変動を有する)が供給される。今、入力端子28に5Vの電圧が供給された時、第2ウインドコンパレータ24の出力は「L」になり、第2スイッチ25は「オフ」になるため、経路27は確立されない。またこの時、第1ウインドコンパレータ21の出力は「H」になり、第1スイッチ22が「オン」し、経路26によりDC−DCコンバータ23に入力電圧が供給される。これにより、DC−DCコンバータ23は、PCからの供給電圧を3.3Vに変換し出力する。この時のDC−DCコンバータ23は、その変換損失が5V系DRAM集積回路の消費電力よりも小さくなるような高効率のものを使用する。次に、入力端子28に3.3Vの電圧が供給された場合を考える。3.3Vの電圧が入力されると、第1ウインドコンパレータ21の出力は「L」になり、第1スイッチ22は「オフ」になるため、経路26は確立されない。またこの時、第2ウインドコンパレータ24の出力は「H」になり、第2スイッチ25が「オン」し、経路27を介して入力電圧がそのまま出力される。すなわち、本実施形態の電源電圧制御回路12は、入力電圧が5Vの時は、高効率のDC−DCコンバータ23を介して電圧を3.3Vの電圧に変換し、また、入力電圧が3.3Vの時は、そのまま出力するため、入力電圧によらず効率よく所定の電圧を供給する。   Next, the operation of the power supply voltage control circuit 12 will be described. In FIG. 2, the input terminal 28 is supplied with a voltage of 3.3 V or 5 V (having a fluctuation within 10%) from the PC. Now, when a voltage of 5 V is supplied to the input terminal 28, the output of the second window comparator 24 is “L” and the second switch 25 is “off”, so the path 27 is not established. At this time, the output of the first window comparator 21 becomes “H”, the first switch 22 is turned “ON”, and the input voltage is supplied to the DC-DC converter 23 through the path 26. Thereby, the DC-DC converter 23 converts the supply voltage from the PC into 3.3 V and outputs it. As the DC-DC converter 23 at this time, a high-efficiency converter whose conversion loss is smaller than the power consumption of the 5V DRAM integrated circuit is used. Next, consider a case where a voltage of 3.3 V is supplied to the input terminal 28. When a voltage of 3.3 V is input, the output of the first window comparator 21 is “L” and the first switch 22 is “off”, so the path 26 is not established. At this time, the output of the second window comparator 24 becomes “H”, the second switch 25 is turned “ON”, and the input voltage is output as it is via the path 27. In other words, when the input voltage is 5V, the power supply voltage control circuit 12 of the present embodiment converts the voltage to a voltage of 3.3V via the high-efficiency DC-DC converter 23, and the input voltage is 3.V. At 3V, the voltage is output as it is, so that a predetermined voltage is efficiently supplied regardless of the input voltage.

本実施形態のメモリカード11において、PCからの供給電源電圧が5Vの時は、電源電圧制御回路12により3.3Vに電圧変換され、入出力バッファ13および3.3V系DRAM集積回路14に駆動電圧が供給される。またPCからの供給電圧が3.3Vの時は、電源電圧制御回路12においては、電圧変換されず、そのまま入出力バッファ13および3.3V系DRAM集積回路14に駆動電圧として供給される。また、入出力バッファ13により、PCまたはDRAM集積回路14からの信号の信号電圧を相互に変換し、DRAM集積回路14またはPCに出力することにより、信号電圧が異なる場合においても、DRAM集積回路14とPC間で信号のやりとりを可能とする。このようにして、本実施形態のメモリカードにおいては、メモリカード内部で電源電圧および信号電圧を必要に応じて変換するため、供給される電源電圧、信号電圧にかかわらず動作する。   In the memory card 11 of the present embodiment, when the power supply voltage supplied from the PC is 5V, the voltage is converted to 3.3V by the power supply voltage control circuit 12 and driven to the input / output buffer 13 and the 3.3V DRAM integrated circuit 14. Voltage is supplied. When the supply voltage from the PC is 3.3V, the power supply voltage control circuit 12 does not convert the voltage and supplies it as it is to the input / output buffer 13 and the 3.3V DRAM integrated circuit 14 as a drive voltage. Further, the signal voltage of the signal from the PC or DRAM integrated circuit 14 is mutually converted by the input / output buffer 13 and is output to the DRAM integrated circuit 14 or PC, so that the DRAM integrated circuit 14 can be used even when the signal voltage is different. And exchange of signals between PCs. In this manner, the memory card according to the present embodiment operates regardless of the supplied power supply voltage and signal voltage because the power supply voltage and the signal voltage are converted as necessary inside the memory card.

すなわち、本実施形態のメモリカードは、PCからの供給電源電圧が、5Vでも3.3Vでも、動作可能であり、またDRAM集積回路に低電圧で動作するDRAM集積回路14を使用しているため、消費電力を低減でき、PC内のバッテリの寿命を延長させることができる。   That is, the memory card of the present embodiment can operate with a power supply voltage supplied from a PC of 5V or 3.3V, and uses a DRAM integrated circuit 14 that operates at a low voltage in the DRAM integrated circuit. The power consumption can be reduced, and the life of the battery in the PC can be extended.

尚、本実施形態の電源制御回路において、第1および第2ウインドコンパレータに印加する基準電圧およびDC−DCコンバータの変換電圧の設定を変更することにより、または、追加のDC−DCコンバータを適宜設けることにより、情報処理機器からの電源電圧とメモリカードの動作電圧が、前述した電圧以外の所定の電圧の場合においても動作するメモリカードが構成できることは明らかである。   In the power supply control circuit of this embodiment, an additional DC-DC converter is appropriately provided by changing the setting of the reference voltage applied to the first and second window comparators and the conversion voltage of the DC-DC converter. Thus, it is clear that a memory card that operates even when the power supply voltage from the information processing device and the operating voltage of the memory card are predetermined voltages other than the voltages described above can be configured.

また、本実施形態のメモリカードにおいては、メモリとして、DRAMを用いて説明したが、DRAMの代わりにフラッシュメモリ等を用いたメモリカードでも同様の効果が期待できる。   In the memory card according to the present embodiment, the DRAM is used as the memory. However, the same effect can be expected with a memory card using a flash memory or the like instead of the DRAM.

本発明の実施の形態のメモリカードの構成図。The block diagram of the memory card of embodiment of this invention. 電源制御回路のブロック構成図。The block block diagram of a power supply control circuit. (a)第1ウインドコンパレータの回路図、および(b)第1ウインドコンパレータの入出力の関係を表す図。(A) The circuit diagram of a 1st window comparator, (b) The figure showing the input / output relationship of a 1st window comparator. 従来のメモリカードの構成図。The block diagram of the conventional memory card. DRAMメモリ集積回路の消費電流を表す図。The figure showing the consumption current of DRAM memory integrated circuit.

符号の説明Explanation of symbols

11…本発明の実施形態のメモリカード、12…電源電圧制御回路、13…入出力バッファ、14,52…DRAM集積回路、15,53…データアクセス制御線、21…第1ウインドコンパレータ、22…第1スイッチ、23…DC−DCコンバータ、24…第2ウインドコンパレータ、25…第2スイッチ、26,27…経路、28…電源電圧制御回路の入力端子、29…電源電圧制御回路の出力端子、31…第1コンパレータ、32…第2コンパレータ、33…第1ウインドコンパレータの入力端子、34…第1ウインドコンパレータの出力端子、51…従来のメモリカード、Vcc…電源線、Vin…第1ウインドコンパレータの入力、Vout…第1ウインドコンパレータの出力、GND…グランド線。 DESCRIPTION OF SYMBOLS 11 ... Memory card of embodiment of this invention, 12 ... Power supply voltage control circuit, 13 ... Input / output buffer, 14, 52 ... DRAM integrated circuit, 15, 53 ... Data access control line, 21 ... First window comparator, 22 ... 1st switch, 23 ... DC-DC converter, 24 ... 2nd window comparator, 25 ... 2nd switch, 26, 27 ... path, 28 ... Input terminal of power supply voltage control circuit, 29 ... Output terminal of power supply voltage control circuit, DESCRIPTION OF SYMBOLS 31 ... 1st comparator, 32 ... 2nd comparator, 33 ... Input terminal of 1st window comparator, 34 ... Output terminal of 1st window comparator, 51 ... Conventional memory card, Vcc ... Power supply line, Vin ... 1st window comparator , Vout: output of the first window comparator, GND: ground line.

Claims (1)

所定の動作電圧で動作するメモリ集積回路を備え、情報処理機器に装着状態で、該情報処理機器から電源電圧が供給されるメモリカードにおいて、
a)前記情報処理機器から供給される電源電圧が第1の所定電圧範囲内のときに、前記電源電圧を前記所定の動作電圧に変換し出力する一方、前記電源電圧が前記メモリ集積回路の動作電圧を含む第2の所定電圧範囲内の時は、前記電源電圧を出力する電源電圧制御回路と、
前記情報処理機器と前記メモリ集積回路との間に配置され、前記情報処理機器と前記メモリ集積回路との間で入出力される信号の信号電圧を変換する入出力バッファとを備え、
b)前記メモリ集積回路は前記電源電圧制御回路から動作電圧を供給され、
c)前記第1の所定電圧範囲は上限値および下限値を有し、かつ前記第2の所定電圧範囲が上限値および下限値を有し、
d)前記電源電圧制御回路は、
前記情報機器から供給される電源電圧を入力する入力端子と、前記メモリ集積回路の動作電圧を出力する出力端子と、入力を前記入力端子に接続し、入力された前記電源電圧が前記第1の所定電圧範囲内かどうかを検出し第1の制御信号を出力する第1電圧検出回路と、
前記第1の制御信号を受け前記電源電圧が前記第1の所定電圧範囲内のとき入力された前記電源電圧を前記所定の動作電圧に変換し出力する電圧変換回路と、
入力を前記入力端子に接続し、入力された前記電源電圧が前記第2の所定電圧範囲内かどうかを検出し第2の制御信号を出力する第2電圧検出回路と、
前記第2の制御信号を受け前記電源電圧が前記第2の所定電圧範囲内のとき前記電源電圧を出力端子に出力する電圧出力回路とを含む
ことを特徴とするメモリカード。
In a memory card that includes a memory integrated circuit that operates at a predetermined operating voltage, and is supplied to the information processing device in a state where it is mounted on the information processing device,
a) When the power supply voltage supplied from the information processing device is within a first predetermined voltage range, the power supply voltage is converted into the predetermined operating voltage and output, while the power supply voltage is operated by the memory integrated circuit. A power supply voltage control circuit for outputting the power supply voltage when within a second predetermined voltage range including a voltage;
An input / output buffer that is disposed between the information processing device and the memory integrated circuit and converts a signal voltage of a signal input / output between the information processing device and the memory integrated circuit;
b) The memory integrated circuit is supplied with an operating voltage from the power supply voltage control circuit;
c) the first predetermined voltage range has an upper limit value and a lower limit value, and the second predetermined voltage range has an upper limit value and a lower limit value;
d) The power supply voltage control circuit
An input terminal that inputs a power supply voltage supplied from the information device, an output terminal that outputs an operating voltage of the memory integrated circuit, an input is connected to the input terminal, and the input power supply voltage is the first terminal A first voltage detection circuit for detecting whether the voltage is within a predetermined voltage range and outputting a first control signal;
A voltage conversion circuit that receives the first control signal, converts the input power supply voltage to the predetermined operating voltage when the power supply voltage is within the first predetermined voltage range, and outputs the predetermined operating voltage;
A second voltage detection circuit that connects an input to the input terminal, detects whether the input power supply voltage is within the second predetermined voltage range, and outputs a second control signal;
And a voltage output circuit that receives the second control signal and outputs the power supply voltage to an output terminal when the power supply voltage is within the second predetermined voltage range.
JP2007270903A 2007-10-18 2007-10-18 Memory card Withdrawn JP2008047152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270903A JP2008047152A (en) 2007-10-18 2007-10-18 Memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270903A JP2008047152A (en) 2007-10-18 2007-10-18 Memory card

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006203332A Division JP4068646B2 (en) 2006-07-26 2006-07-26 Memory card

Publications (1)

Publication Number Publication Date
JP2008047152A true JP2008047152A (en) 2008-02-28

Family

ID=39180755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270903A Withdrawn JP2008047152A (en) 2007-10-18 2007-10-18 Memory card

Country Status (1)

Country Link
JP (1) JP2008047152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220886A (en) * 2013-05-07 2014-11-20 株式会社リコー Rectifier circuit and dc power supply device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220886A (en) * 2013-05-07 2014-11-20 株式会社リコー Rectifier circuit and dc power supply device

Similar Documents

Publication Publication Date Title
JPH09231339A (en) Memory card
US7852043B2 (en) Information processing apparatus, information processing method and program
JP4980588B2 (en) Step-down switching regulator, its control circuit, and electronic equipment using the same
US6798709B2 (en) Memory device having dual power ports and memory system including the same
US8248047B2 (en) Power supply circuit
KR20120042649A (en) Voltage regulator having soft starting function and method of controlling the voltage regulator
JP2006319316A (en) Single pin for controlling multiple functions
JP2008243281A (en) Power voltage generating circuit
US8255711B2 (en) Power supply circuit
JP2009301658A (en) Ferroelectric memory device, method for driving ferroelectric memory device and electronic equipment
KR20060075069A (en) Internal voltage generator in semiconductor memory device
JP4199777B2 (en) Power supply system and notebook personal computer
KR20170035081A (en) Voltage regulator enhancing linearity
US8023355B2 (en) Nonvolatile memory device
JP4068646B2 (en) Memory card
JP2008047152A (en) Memory card
JP3946725B2 (en) Memory card and / or IC card
KR20070109221A (en) Internal voltage generation circuit in semiconductor device
JP2018151727A (en) Power supply management device and memory system
KR100555509B1 (en) Internal voltage converter for low power consumption by selective voltage references and method thereof
JP2007006682A (en) Magnetic disc device
JPH09245472A (en) Memory card
US11527360B2 (en) Storage device and method
US20240177782A1 (en) Static random access memory apparatus that maintains stable write performance in low power environment
JP2007027642A (en) Semiconductor device and semiconductor device testing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081204