JP2008042497A - デコード装置、情報再生装置及び電子機器 - Google Patents

Abstract

【課題】 可変長符号化されたストリームデータを、低コストで高速化できるデコード装置、情報再生装置及び電子機器を提供する。
【解決手段】 第１及び第２のデータがストリーム化されたストリームデータをデコードするデコード装置１００は、マクロブロック単位のパラメータデータに基づいてモードの解析処理と第１の可変長復号化処理とを行って、第２のデータが格納されるストリームバッファの先頭アドレスを求めるプレサーチ部と、第１の可変長復号化処理後のパラメータデータに基づき第１のデータをデコードし、当該マクロブロックのパラメータ値を求めるパラメータデコード部と、第２のデータに対して、第２の可変長復号化処理を行うデータデコード部とを含む。データデコード部は、プレサーチ部からの先頭アドレスに基づいてストリームバッファから読み出した第２のデータに対し第２の可変長復号化処理を行う。
【選択図】 図１

Description

本発明は、デコード装置、情報再生装置及び電子機器に関する。

動画像の画像データに対する汎用的な符号化方式として、ＭＰＥＧ−４（Moving Picture Experts Group Phase 4）やＨ．２６４／ＡＶＣ（Advanced Video Coding）が規格化されている。特に、Ｈ．２６４／ＡＶＣは、動き補償の画像の処理単位を細かくしたり、参照フレーム数の数を増加させたり、エントロピー符号化の工夫、デブロッキングフィルタの採用等によって、ＭＰＥＧ−４等の従来の符号化方式に比べて高い圧縮符号化効率を達成している。しかも、Ｈ．２６４／ＡＶＣは、地上デジタル放送における動画像の画像データの圧縮符号化方式として定められるに至り、Ｈ．２６４／ＡＶＣがより一層重要になってきている。

この地上デジタル放送は、これまでの地上アナログ放送に代わって行われる放送であり、この放送の中に、携帯端末向けサービスとして、いわゆる「１セグメント放送」がある。「１セグメント放送」では、ＱＰＳＫ（Quadrature Phase Shift Keying）変調方式で変調されたデジタル変調波をＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式で多重化することで、携帯端末の移動時でも安定した放送受信が可能となる。このようにバッテリ駆動の携帯電話機において、より一層複雑且つ高度なＨ．２６４／ＡＶＣの処理を実現するために高い処理能力が求められている。そのため、Ｈ．２６４／ＡＶＣの処理を実現するには、種々の工夫を行う必要がある。

例えば特許文献１には、並列可変長復号器を設け、２つの可変長符号語を並列に復号した後、更にランレングス復号化器により復号化し、その復号化後のデータに対して逆離散コサイン変換を行うようにした構成が開示されている。
特開平７−１２３４０７号公報

ところで、ストリームデータの可変長復号を行う場合、復号処理（デコード処理）の結果に応じて、後段に必要なビット数が判明する。即ち、ストリームデータに後段側の復号化の処理方法を特定する情報が含まれているため、前段の可変長復号器で復号してみないと、後段の復号化の処理方法を特定できない。この点、特許文献１に開示された技術では、並列可変長復号器により２つの可変長符号語の並列な復号処理が可能となるものの、その後段ではランレングス復号化器により復号化処理されている。即ち、並列可変長復号化器とランレングス復号化器とが並列に動作していないため、動作速度の高速化を図ることができない。

そのため、特許文献１に開示された技術であっても、高性能な中央演算処理装置で処理する必要があり、ストリームデータの可変長復号化を行う装置のコスト高を招くという問題があった。

また、Ｈ．２６４／ＡＶＣでは、コンテキスト適応型可変長符号化方式（Context-based Adaptive Variable Length Coding：以下、ＣＡＶＬＣ）と呼ばれる可変長符号化方式が採用されている。ＣＡＶＬＣの処理は、これまでのランレングス復号化処理に比べて一層複雑化し、Ｈ．２６４／ＡＶＣの復号化処理速度が低下するという問題がある。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、可変長符号化されたストリームデータを、低コストで高速化できるデコード装置、情報再生装置及び電子機器を提供することにある。

上記課題を解決するために本発明は、
第１の可変長符号化処理後の第１のデータと第２の可変長符号化処理後の第２のデータとがストリーム化されたストリームデータをデコードするためのデコード装置であって、
マクロブロック単位のパラメータデータに基づいてマクロブロックのモードの解析処理と前記第１の可変長符号化処理に対応する第１の可変長復号化処理とを行って、前記第２のデータが格納されるストリームバッファの先頭アドレスを求めるプレサーチ部と、
前記第１の可変長復号化処理後のパラメータデータに基づいて前記第１のデータをデコードし、当該マクロブロックのパラメータ値を求めるパラメータデコード部と、
前記第２のデータに対して、前記第２の可変長符号化処理に対応する第２の可変長復号化処理を行うデータデコード部とを含み、
前記データデコード部が、
前記プレサーチ部からの前記先頭アドレスに基づいて前記ストリームバッファから第２のデータを読み出し、該第２のデータに対して前記第２の可変長復号化処理を行うデコード装置に関係する。

また本発明に係るデコード装置では、
前記パラメータデコード部と前記可変長データデコード部とが、前記プレサーチ部の処理後に並列動作することができる。

また本発明に係るデコード装置では、
前記パラメータデコード部が、
前記ストリームバッファに格納されるデータに対して前記第１の可変長復号化処理を行って、該第１の可変長復号化処理後のパラメータデータに基づいて前記第１のデータをデコードすることができる。

上記のいずれかの発明においては、それぞれが可変長符号化された第１及び第２のデータがストリーム化されたストリームデータに対してデコード処理を行う場合に、第２のデータが格納されるストリームバッファの先頭アドレスを求めるプレサーチ部を設けるようにしている。そして、該プレサーチ部からの先頭アドレスを受けたデータデコード部が、第２のデータに対して可変長復号処理を行う。即ち、第１のデータのデコード結果が判明しないと第２のデータの先頭位置が不明なストリームデータに対し、プレサーチ部によって大まかに第１のデータを解析した後、データデコード部に対して第２のデータの先頭位置を特定する情報を与えるようにしている。その結果、データデコード部とパラメータデコード部とを並列に動作させることができるようになる。従って、低い処理能力のブロックを用いて、複雑なデコード処理を低コスト且つ高速に行うことができるようになる。

また本発明に係るデコード装置では、
前記第２の可変長復号化処理後のデータに対して逆量子化を行う逆量子化部と、
前記逆量子化部の出力データに対して逆離散コサイン変換を行う逆離散コサイン変換演算部と、
前記パラメータ値に基づいてインタ予測又はイントラ予測を行う予測部と、
前記予測部の結果と前記逆離散コサイン変換演算部の結果とを加算する加算部とを含み、
前記逆量子化部、前記逆離散コサイン変換演算部、前記予測部及び前記加算部が、前記パラメータデコード部及び前記データデコード部と並列動作することができる。

本発明によれば、例えば画像データのデコード処理を行うデコード装置を、低コスト且つ高速に処理させることができるようになる。

また本発明に係るデコード装置では、
前記データデコード部が、
ＣＡＶＬＣ（Context-based Adaptive Variable Length Coding）の復号化処理を行うことができる。

本発明によれば、例えばＨ．２６４／ＡＶＣ規格に準拠したデコード装置を、低コスト且つ高速に処理させることができるようになる。

また本発明は、
映像データ及び音声データの少なくとも１つを再生するための情報再生装置であって、
映像データを生成するための第１のＴＳ（Transport Stream）パケット、音声データを生成するための第２のＴＳパケット、前記第１及び第２のＴＳパケット以外の第３のＴＳパケットを、トランスポートストリームから抽出する分離処理部と、
前記第１のＴＳパケットが格納される第１の記憶領域と、前記第２のＴＳパケットが格納される第２の記憶領域と、前記第３のＴＳパケットが格納される第３の記憶領域とを有するメモリと、
前記第１の記憶領域から読み出された前記第１のＴＳパケットに基づいて前記映像データを生成する映像デコード処理を行う映像デコーダと、
前記第２の記憶領域から読み出された前記第２のＴＳパケットに基づいて前記音声データを生成する音声デコード処理を行う音声デコーダとを含み、
前記映像デコーダが、上記のいずれか記載のデコード装置を含み、
前記映像デコーダが、前記第１の記憶領域から前記第１のＴＳパケットを、前記音声デコーダとは独立して読み出し、該第１のＴＳパケットに基づいて前記映像デコード処理を行うと共に、
前記音声デコーダが、前記第２の記憶領域から前記第２のＴＳパケットを、前記映像デコーダとは独立して読み出し、該第２のＴＳパケットに基づいて前記音声デコード処理を行う情報再生装置に関係する。

本発明によれば、上記の効果に加えて、処理能力の低い処理回路を用いて低消費電力で、処理負荷の重いデコード処理を実現する情報再生装置を提供できる。

また本発明は、
上記記載の情報再生装置と、
前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含む電子機器に関係する。

また本発明は、
チューナと、
前記チューナからのトランスポートストリームが供給される上記記載の情報再生装置と、
前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含む電子機器に関係する。

上記のいずれかの発明によれば、上記の効果に加えて、処理負荷の重い例えば１セグメント放送の再生処理を低消費電力で実現できる電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． デコード装置
図１に、本実施形態におけるデコード装置の構成要部のブロック図を示す。なおデコード装置１００は、図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。デコード装置１００には、ストリームデータが入力され、該ストリームデータに対してデコード処理を行う。このストリームデータは、第１の可変長符号化処理後のパラメータデータ（第１のデータ）と第２の可変長符号化処理後の画像データ（第２のデータ）とがストリーム化されたデータである。そして、デコード装置１００は、デコード処理に必要なパラメータデータのデコードを行いながら、例えば画像データが符号化されたデータのデコード処理を行う。

より具体的には、デコード装置１００は、ストリームバッファ１０と、ＶＬＤ（Variable Length Decoding）プレサーチ部（広義には、プレサーチ部）２０と、ＭＢ（Macro Block）パラメータデコード部（広義には、パラメータデコード部）３０と、ＣＡＶＬＣ部（広義には、データデコード部）４０とを含む。ここで、ＭＢは、画像の水平方向の所与の画素数、垂直方向の所与のライン数を単位とするブロックである。

ストリームバッファ１０には、ストリームデータが格納される。ＶＬＤプレサーチ部（広義にはプレサーチ部）２０は、ＭＢ単位のパラメータデータに基づいてＭＢのモードの解析処理と第１の可変長符号化処理に対応する第１の可変長復号化処理とを行って、画像データが格納されるストリームバッファ１０の記憶領域の先頭アドレスを求める。ＭＢパラメータデコード部３０は、第１の可変長復号化処理後のパラメータデータに基づいてパラメータデータをデコードし、当該ＭＢのパラメータ値を求める。当該ＭＢのパラメータ値は、当該ＭＢの画像データのデコード処理に用いられる。即ち、画像データのデコード処理は、パラメータ値に応じて変更される処理である。ＣＡＶＬＣ部４０は、画像データに対して、第２の可変長符号化処理に対応する第２の可変長復号化処理を行う。このとき、ＣＡＶＬＣ部４０は、ＶＬＤプレサーチ部２０からのストリームバッファ１０の先頭アドレスに基づいて該ストリームバッファ１０から画像データを読み出し、該画像データに対して第２の可変長復号化処理を行う。

このようなデコード装置１００は、更に、第１及び第２のバッファ２２、４２、予測部５０、逆量子化部６０、逆離散コサイン変換（Discrete Cosine Transform：以下、ＤＣＴ）演算部７０、加算部８０を含むことができる。予測部５０は、イントラ予測部５２と、インタ予測部５４とを含む。

第１のバッファ２２には、ＶＬＤプレサーチ部２０により行われた第１の可変長復号化処理後のデータが格納される。そして、ＶＬＤプレサーチ部２０は、第１のバッファ２２に格納された第１の可変長復号化処理後のデータを参照しながら、画像データが格納されるストリームバッファ１０の記憶領域の先頭位置を示すストリームバッファ１０の先頭アドレスを更新し、処理後の先頭アドレスをＣＡＶＬＣ部４０に対して通知する。

第２のバッファ４２には、ＣＡＶＬＣ部４０により行われた第２の可変長復号化処理後のデータが格納される。この第２のバッファ４２には、可変長復号処理に必要なバッファリング機能を有する。そして、第２のバッファ４２に格納されたデータが、逆量子化部６０の処理に供される。

逆量子化部６０は、ＭＢパラメータデコード部３０からのパラメータ値（例えば量子化パラメータ）を受けて、該パラメータ値を用いて第２のバッファ４２に格納されたデータに対して公知の逆量子化処理を行う。逆ＤＣＴ演算部７０は、ＭＢパラメータデコード部３０からのパラメータ値（例えばブロックサイズ）を受けて、該パラメータ値を用いて逆量子化部６０からのデータに対して公知の逆ＤＣＴ処理を行う。

一方、予測部５０は、ＭＢパラメータデコード部３０からのパラメータ値（例えばイントラブロックか、インタブロックかを示す情報）を受けて、イントラ予測又はインタ予測を行う。イントラ予測部５２は、画面内符号化用の予測値を求める。インタ予測部５４は、画面間符号化用の予測値を求める。

加算部８０は、逆ＤＣＴ演算部７０からのデータと、イントラ予測部５２又はインタ予測部５４からのデータとを加算し、ＹＵＶデータとして出力する。

デコード装置１００では、ストリームバッファ１０に格納されたデータが、ＶＬＤプレサーチ部２０又はＣＡＶＬＣ部４０に供給され、両ブロックに供給されることはない。

以上のように、本実施形態においては、パラメータデータのデコード結果が判明しないと画像データの先頭位置が不明なストリームデータに対し、ＶＬＤプレサーチ部２０によって大まかにパラメータデータを解析した後、ＣＡＶＬＣ部４０に対して画像データの先頭位置を特定する情報を与えるようにしている。その結果、パラメータデータの詳細なデコードを行ってパラメータ値を求めるＭＢパラメータデコード部３０と、画像データに対してデコードを行うＣＡＶＬＣ部４０とを並列に動作させることができるようになる。従って、低い処理能力のブロックを用いて、複雑なデコード処理を低コスト且つ高速に行うことができるようになる。

１．１ 比較例との対比
ここで、本実施形態の比較例と対比しながら、本実施形態における効果を説明する。

図２に、本実施形態の比較例におけるデコード装置の構成要部のブロック図を示す。なお、図２において、図１と同一部分には同一符号を付し、適宜説明を省略する。

本比較例におけるデコード装置２００では、図１のデコード装置１００と比較すると、ＶＬＤプレサーチ部２０に代えてＶＬＤ部２１０が設けられ、ＭＢパラメータデコード部３０に代えてＭＢパラメータデコード部２２０が設けられる。また、デコード装置２００は、第１及び第２のバッファ２２、４２が省略されると共に、ＣＡＶＬＣ部４０に対してＭＢパラメータデコード部２２０から先頭アドレスが供給される。

ＶＬＤ部２１０は、パラメータデータに対して後述するゴロム復号処理後のデータをＭＢパラメータデコード部２２０に出力する。このゴロム復号処理は、図１ではＶＬＤプレサーチ部２０において行われる。

ＭＢパラメータデコード部２２０は、ＶＬＤ部２１０からのデータに対して、動きベクトル値を求める計算、イントラモード値やインタモード値を求める計算、量子化パラメータを求める計算、マクロブロックタイプを求める計算等を行う。ＭＢパラメータデコード部２２０のパラメータデータに対するデコード処理の結果、ＣＡＶＬＣ部４０が参照すべき第２のデータが格納されるストリームバッファ１０の先頭アドレスが判明し、ＣＡＶＬＣ部４０に対して通知される。ＣＡＶＬＣ部４０は、ＭＢパラメータデコード部２２０からの先頭アドレスを用いて、ストリームバッファ１０から画像データを読み出し、該画像データに対してＣＡＶＬＣ処理を行う。

また、図２のデコード装置２００では、ＶＬＤ部２１０は、ＭＢパラメータデコード部２２０から先頭アドレスが供給される。これは、図１のデコード装置１００では、上記のようなＭＢパラメータデコード部２２０の処理の一部が、ＶＬＤプレサーチ部２０において行われる点が異なるからである。即ち、ＶＬＤプレサーチ部２０では、パラメータデータのうち、ＣＡＶＬＣ部４０が画像データに対する処理を行うのに必要な画像データの先頭アドレスを求める処理が行われる。この画像データの先頭アドレスを求める処理は、ＭＢパラメータデコード部２２０の処理の一部である。

図３に、本比較例におけるデコード装置２００の動作例の説明図を示す。

図３では、ストリームデータがパラメータデータと画像データとしてのＣＡＶＬＣデータとが多重化されている場合、デコード装置２００の各部の処理対象のデータをＭＢ単位で示している。

例えば、ＶＬＤ部２１０及びＭＢパラメータデコード部２２０が、ＭＢ番号が「０」のＭＢに対して処理を行い、これらの処理が終了した後に、ＣＡＶＬＣ部４０及び逆量子化部６０が、ＭＢ番号が「０」のＣＡＶＬＣデータに対する処理を行うこと示している。

続いて、「０」に続く「１」のＭＢ番号のＭＢに対して、ＶＬＤ部２１０及びＭＢパラメータデコード部２２０が処理を行い、これらの処理が終了した後に、ＣＡＶＬＣ部４０及び逆量子化部６０が、ＭＢ番号が「１」のＣＡＶＬＣデータに対する処理を行うこと示している。

このように、デコード装置２００では、ＭＢパラメータデコード部２２０の処理後にＣＡＶＬＣ部４０の処理を行うため、デコード装置２００の各部の処理時間を短縮しても、単位処理時間Ｔ０がそれほど短くならない。

図４に、本実施形態におけるデコード装置１００の動作例の説明図を示す。

図４では、図３と同様に、ストリームデータがパラメータデータと画像データとしてのＣＡＶＬＣデータとが多重化されている場合、デコード装置１００の各部の処理対象のデータをＭＢ単位で示している。

本実施形態では、ＶＬＤプレサーチ部２０が、まずパラメータデータに対してＣＡＶＬＣ部４０に必要なパラメータのデコードを行う。その結果、ＶＬＤプレサーチ部２０は、例えばＣＡＶＬＣデータが格納されるストリームバッファ１０の記憶領域の先頭アドレスをＣＡＶＬＣ部４０に通知する。その後、ＭＢパラメータデコード部３０、ＣＡＶＬＣ部４０及び逆量子化部６０が、ＭＢ番号が「０」のＣＡＶＬＣデータ及びパラメータデータに対して並列に動作することができる。

続いて、「０」に続く「１」のＭＢ番号のＭＢに対して、ＶＬＤプレサーチ部２０が、ＣＡＶＬＣデータが格納されるストリームバッファ１０の記憶領域の先頭アドレスをＣＡＶＬＣ部４０に通知する。その後、ＭＢパラメータデコード部３０、ＣＡＶＬＣ部４０及び逆量子化部６０が、ＭＢ番号が「１」のＣＡＶＬＣデータ及びパラメータデータに対して並列に動作することができる。このとき、逆ＤＣＴ演算部７０及び予測部５０は、前のＭＢ番号である「０」のＭＢ番号のパラメータデータ及びＣＡＶＬＣデータに対して、それぞれ処理を行ってパイプライン動作を行う。

続いて、「１」に続く「２」のＭＢ番号のＭＢに対して、ＶＬＤプレサーチ部２０が、ＣＡＶＬＣデータが格納されるストリームバッファ１０の記憶領域の先頭アドレスをＣＡＶＬＣ部４０に通知する。その後、ＭＢパラメータデコード部３０、ＣＡＶＬＣ部４０及び逆量子化部６０が、ＭＢ番号が「２」のＣＡＶＬＣデータ及びパラメータデータに対して並列に動作することができる。このとき、逆ＤＣＴ演算部７０及び予測部５０は、前のＭＢ番号である「１」のＭＢ番号のパラメータデータ及びＣＡＶＬＣデータに対して、それぞれ処理を行ってパイプライン動作を行う。また、加算部８０は、ＭＢ番号が「０」のデータに対して加算処理を行う。

即ち、ＭＢパラメータデコード部３０とＣＡＶＬＣ部４０とが、ＶＬＤプレサーチ部２０の処理後に並列動作している。また、逆量子化部６０、逆ＤＣＴ演算部７０、予測部５０及び加算部８０が、ＭＢパラメータデコード部３０及びＣＡＶＬＣ部４０と並列動作している。

以上のように、本実施形態では、ＣＡＶＬＣ部に必要なパラメータ値が、ＶＬＣプレサーチ部２０において算出される。従って、本実施形態では、少なくともＣＡＶＬＣ部４０とＭＢパラメータデコード部３０とが並列に動作する。また、ＣＡＶＬＣ部４０及びＭＢパラメータデコード部３０は、予測部５０とパイプライン動作を行う。このように、本比較例ではＭＢパラメータデコード部２２０の処理を待ってＶＬＤ部２１０の処理を終了するのに対し、本実施形態では、ＶＬＤプレサーチ部２０がＭＢパラメータデコード部３０の処理の終了を待つ必要がない。更に、ＭＢパラメータデコード部３０においてデコードすべきパラメータ値を少なくでき、その結果、パイプライン時間としての単位処理時間Ｔ１を図３の単位処理時間Ｔ０より短くすることができるようになる。

１．２ Ｈ．２６４／ＡＶＣ
次に、本実施形態おけるデコード装置１００が適用可能なＨ．２６４／ＡＶＣに準拠したデコード処理を行うデコード装置について説明する。

図５に、本実施形態が適用可能なＨ．２６４／ＡＶＣに準拠したデコード処理を行うデコード装置の構成例のブロック図を示す。なお、図５において図１と同一部分には同一符号を付し、適宜説明を省略する。また、図５において、図１のストリームバッファ１０、第１及び第２のバッファ２２、４２の図示を省略している。

図５では、１ＭＢ分のデータブロック単位のデータに対して行われるＨ．２６４／ＡＶＣ規格の一連のデコード処理を実現するようになっている。より具体的には、デコード装置５００は、Ｈ．２６４／ＡＶＣ規格に従って、エントロピー符号化方式により符号化されたストリームデータを復号し、その後に逆量子化されたデータを生成する。

デコード装置５００は、パラメータ解析部５３０、デブロックフィルタ５５０と、出力画像バッファ５６０と、動き補償部５７０とを含む。

パラメータ解析部５３０は、図１のＶＬＤプレサーチ部２０、ＭＢパラメータデコード部３０を含む。デブロックフィルタ５５０は、ブロックノイズを低減する処理を行う。出力画像バッファ５６０には、復号化処理後の画像データがバッファリングされる。動き補償部５７０は、動き予測を行うための動き補償処理を行う。

図６に、図５のデコード装置５００の処理例のフロー図を示す。

デコード装置５００では、まず、ＩＤＲ（Instantaneous Decoding Refresh）ブロックの先頭が検出される（ステップＳ１０）。ＩＤＲブロックは、ランダムアクセス機能を実現するために、過去のピクチャを参照することなく復号するためのブロックである。

次に、デコード装置５００では、ストリームデータから所定のデータ単位を読み出してデコード処理に必要なパラメータ解析を行って、画像データを生成するためのビットデータの抽出や、動き予測等に必要なパラメータ（動きベクトル情報）等を求める（ステップＳ１１）。

その後、ＣＡＶＬＣ部４０がＣＡＶＬＣ処理を行って、エントロピー符号化方式で符号化されたストリームデータを復号する処理を行う（ステップＳ１２）。

そして、逆量子化部６０によって逆量子化されたデータに対して、逆ＤＣＴ演算部７０が、逆ＤＣＴ演算を行って動き予測又は動き補償を行った画像データを生成する（ステップＳ１３）。

ステップＳ１３において生成された画像データは、デブロックフィルタ５５０によってブロックノイズを低減させる処理が行われて出力画像の画像データとして出力される（ステップＳ１４）。

そして、画像を分割した最終ＭＢであるか否かが判別され（ステップＳ１５）、最終ＭＢであると判別されたとき（ステップＳ１５：Ｙ）、一連の処理を終了し、最終ＭＢではないと判別されたとき（ステップＳ１５：Ｎ）、ステップＳ１１に戻る。

１．２．１ ＣＡＶＬＣ処理
デコード装置５００では、ストリームデータからパラメータを抽出するヘッダ解析処理、エントロピー符号化方式により符号化されたストリームデータから抽出されたデータを復号するＣＡＶＬＣ処理、逆量子化処理が行われる。

図７に、パラメータ解析部５３０によるヘッダ解析処理の一例のフロー図を示す。

パラメータ解析部５３０が、ストリームバッファからストリームデータを読み出す場合に、ストリームバッファ（図５では図示せず）に格納されたストリームデータから所定ビット数のデータを読み出す（ステップＳ２０）。パラメータ解析部５３０は、ステップＳ２０で読み出したデータがイントラ用パラメータであるか、インタ用パラメータであるかを判別する（ステップＳ２１）。その結果、イントラ用パラメータ又はインタ用パラメータであると判別されたとき（ステップＳ２１：Ｙ）、イントラ用パラメータ又はインタ用パラメータを求める（ステップＳ２２）。

ステップＳ２１において、イントラ用パラメータ又はインタ用パラメータではないと判別されたとき（ステップＳ２１：Ｎ）、或いはイントラ用パラメータ又はインタ用パラメータを求めると、次のパラメータのビット位置を求める（ステップＳ２３）。これは、ストリームデータに、パラメータの種類やデータサイズ等を特定する情報が設定されており、ストリームデータを前の方から順番に解析する必要があることを意味する。

こうして、次のビット位置が特定されると、ヘッダ解析が終了のとき（ステップＳ２４：Ｙ）、一連の処理を終了し、ヘッダ解析を継続するとき（ステップＳ２４：Ｎ）、ステップＳ２０に戻って、ストリームデータから次の所定ビット数のデータを読み出す。

例えば図６のＩＤＲブロックの先頭の検出処理や、該検出処理後のパラメータ解析処理では、上述のようにストリームデータをアクセスしながら各処理が行われる。

以上のようなヘッダ解析が行われると、デコード処理対象の画像データのビット位置が特定でき、ＣＡＶＬＣ部４０における復号化処理が開始される。

図８に、ＣＡＶＬＣ部４０の処理の一例のフロー図を示す。

ＣＡＶＣＬ部４０は、ストリームバッファに格納されたストリームデータから所定ビット数のデータを読み出す（ステップＳ３０）。そして、ＣＡＶＬＣ部４０は、ステップＳ３０で読み出したデータがＣＡＶＬＣデータであるか否かを判別する（ステップＳ３１）。ここで、ＣＡＶＬＣデータは、ＣＡＶＬＣにより符号化されたデータである。

ＣＡＶＬＣデータであると判別されたとき（ステップＳ３１：Ｙ）、図７のヘッダ解析によって得られたパラメータを用いてＣＡＶＬＣ演算を行い（ステップＳ３２）、一連の処理を終了する（エンド）。

なおステップＳ３１において、ＣＡＶＬＣデータではないと判別されたとき（ステップＳ３１：Ｎ）、一連の処理を終了する（エンド）。

図９（Ａ）、図９（Ｂ）、図９（Ｃ）に、ＣＡＶＬＣ演算の説明図を示す。

図９（Ａ）は、画像の水平方向に４画素、画像の垂直方向に４ライン分のデータブロックの量子化されたＤＣＴ係数値ＥＤ_１１、ＥＤ_１２、ＥＤ_１３、・・・、ＥＤ_４４を示している。ストリームデータの符号化側では、図９（Ａ）に示す順序でデータが一次元化され、一旦、図９（Ｂ）に示すようなデータ列が生成される。その後、図９（Ｂ）に示すデータ列をエントロピー符号化方式により符号化することでストリームデータが生成される。

より具体的には、図９（Ｃ）に示すパラメータ値を順番に格納していくことで符号化される。図９（Ｃ）において、TotalCoeffは、図９（Ｂ）のデータ列の「非０係数の個数」を示す。TrailingOnesは、図９（Ｂ）のデータ列の「最後に連続する絶対値１の係数の個数」を示す。Trailing_ones_sign_flagは、図９（Ｂ）のデータ列の「最後に連続する絶対値１の係数の符号」を示す。levelは、図９（Ｂ）のデータ列の「量子化されたＤＣＴ係数値」を示す。total_zerosは、図９（Ｂ）の「最後の非０係数以前の０係数の個数」を示す。run_beforeは、図９（Ｂ）の「係数値の前の０の連続個数」を示す。

ところで、上述のようにＣＡＶＬＣ部４０で復号されたデータは、更にゴロム（Golomb）符号により符号化されている。従って、ＣＡＶＬＣ部４０は、更にゴロム符号化されたデータを復号することができるようになっている。

図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）に、ゴロム符号の説明図を示す。

ゴロム符号は、ＣＡＶＬＣと同様にＨ．２６４／ＡＶＣ規格において採用された符号化方式である。ゴロム符号は、図１０（Ａ）に示すように、セパレータＳＰＲである「１」を境界に、プリフィックス（Ｐｒｅｆｉｘ）部ＰＸ、サフィックス（Ｓｕｆｆｉｘ）部ＳＸを含む。プリフィックス部ＰＸは「０」が所定の個数だけ連続し、サフィックス部ＳＸは、符号化対象のデータに応じてプリフィックス部ＰＸと同数の「０」又は「１」が入る。ここで、図１０（Ａ）に示すゴロム符号は、図１０（Ｂ）に示すテーブルに従って符号番号に割り当てられる。更に、図１０（Ｂ）に示す符号番号は、図１０（Ｃ）に示すテーブルに従ってシンタックス要素値に割り当てられる。

そして、ＣＡＶＬＣ部４０は、図９（Ｃ）のようにパラメータ化された数値を解析して、図９（Ｂ）に示すデータ列に変換する。そして、ＣＡＶＬＣ部４０は、図９（Ａ）に示すように、量子化されたＤＣＴ係数値群を生成することができる。このとき、ＣＡＶＬＣ部４０は、復号されたデータに対し、図１０（Ｃ）に示すテーブル、図１０（Ｂ）に示すテーブルに従って割り出されたゴロム符号を元に、復号化する。

図１１に、ＣＡＶＬＣ部４０の動作例のフロー図を示す。

まず、ＣＡＶＬＣ部４０は、当該ＭＢの近傍のＭＢの情報に基づいて、上述のテーブルを選択する。即ち、ＣＡＶＬＣ部４０は、画像の垂直方向に当該ＭＢに対して上側に位置するＭＢと、該画像の水平方向に当該ＭＢに対して左側に位置するＭＢとの間で、各ＭＢの有効な係数の平均値を用いて、復号のためのテーブルを選択する。

続いて、ＣＡＶＬＣ部４０は、例えばストリームバッファをアクセスするデータアクセス回路に対して所定の要求ビット数を付加したｇｅｔリクエストを発行し、当該ＭＢの有効係数を取得する（ステップＳ４１）。このデータアクセス回路では、ｇｅｔリクエストを受け付けると、内部のバッファに所与のビット数が存在していなければ、ストリームバッファにアクセスしてビットデータを補充する制御を行う。こうして、所与のビット数のデータが得られると、ＣＡＶＣＬ部４０は、当該ＭＢの係数のうち「非０係数」があるか否かを判別する一方、データアクセス回路により、不要なビットについてはｕｎｇｅｔリクエストにより返却する。この結果、データアクセス回路が保持し、リードアクセスにより先に進むストリームバッファのリードポインタを元に戻すことができる。

ＣＡＶＬＣ部４０は、再び、データアクセス回路に対して所定の要求ビット数を付加したｇｅｔリクエストを発行し、ステップＳ４０で選択したテーブルを用いて上述のように有効係数を復元する（ステップＳ４２）一方、データアクセス回路により、不要なビットについてはｕｎｇｅｔリクエストにより返却する。

ＣＡＶＬＣ部４０は、更に、再びデータアクセス回路に対して所定の要求ビット数を付加したｇｅｔリクエストを発行し、「０係数」の個数を検出する（ステップＳ４３）一方、データアクセス回路により、不要なビットについてはｕｎｇｅｔリクエストにより返却する。

次に、ＣＡＶＬＣ部４０は、データアクセス回路に対して所定の要求ビット数を付加したｇｅｔリクエストを発行し、「０係数」の連続個数を検出する（ステップＳ４４）一方、データアクセス回路により、不要なビットについてはｕｎｇｅｔリクエストにより返却する。

最後に、ＣＡＶＬＣ部４０は、データアクセス回路に対して所定の要求ビット数を付加したｇｅｔリクエストを発行し、検出された各種のデータを図９（Ａ）に示すジグザグスキャンの方向に基づいて並び替えることでエントロピー符号化された係数を復元してＭＢ単位のデータを生成し（ステップＳ４５）、一連の処理を終了する（エンド）。

以上のようにエントロピー符号化方式により符号化されたストリームデータが復号されると、復号後のデータが逆量子化部６０に入力される。

１．２．２ 逆量子化処理
図１２に、逆量子化部６０の処理の説明図を示す。

上述のＤＣＴ係数値は、量子化ステップで除算した結果を整数値に丸めた値である。そのため、逆量子化部６０は、上述の復号の結果として得られたＤＣＴ係数値に対し、量子化ステップを乗算することで、逆ＤＣＴ演算部７０に供給されるデータを生成する。

このとき、図１２に示すような特性に従って量子化ステップを求めることが望ましい。図１２では、量子化パラメータを横軸に、量子化ステップを縦軸に示した場合に、量子化パラメータと量子化ステップとが非線形性を有する。より具体的には、ＤＣＴ係数値として量子化パラメータが与えられると、図１２に示す特性に従って量子化ステップを求める。更に具体的には、量子化パラメータと量子化ステップの対数が比例するように、量子化ステップを導出する。

そして、この量子化ステップと量子化パラメータとを用いて、逆ＤＣＴ演算部７０に供給されるデータを生成する。

１．２．３ 画像データの生成処理
図５において、逆ＤＣＴ演算部７０は、逆量子化部６０からのデータに対して、Ｈ．２６４／ＡＶＣ規格で規定された公知の逆ＤＣＴ演算を行う。このとき、パラメータ解析部５３０では、既に当該ＭＢのデータに対して、イントラ用パラメータ又はインタ用パラメータの解析が終了している。そこで、予測部５０では、パラメータ解析部５３０の解析結果に応じて、画面内予測を行うかフレーム間予測を行うかが指定される。

画面内予測を行う場合には、予測部５０のイントラ予測部５２が、加算部８０の出力結果に基づいて、当該フレーム内において公知の画面内予測処理を行う。

一方、動き補償部５７０は、出力画像バッファ５６０に格納された複数の参照フレームの中からパラメータ解析部５３０で解析されたフレームの参照フレームを用いて、Ｈ．２６４／ＡＶＣ規格で規定された公知の動き補償処理を行う。そして、パラメータ解析部５３０の解析結果に基づいてフレーム間予測を行う場合には、インタ予測部５４が、Ｈ．２６４／ＡＶＣ規格で規定された公知の画面間予測処理を行う。

こうして動き予測又は動き補償が行われたデータは、加算部８０において、逆ＤＣＴ演算後のデータと加算される。

デブロックフィルタ５５０は、ＭＢ単位で、動き予測又は動き補償を行った画像データのブロックノイズを低減させる処理（デブロックフィルタ処理）を行う。そして、デブロックフィルタ処理が完了すると、出力画像の画像データとして出力される一方、出力画像バッファ５６０にバッファリングされる。出力画像バッファ５６０の画像データは、次の画像の画像データを生成するための動き補償処理及び動き予測処理に供される。

デブロックフィルタ５５０は、ブロック境界及びマクロブロック境界のうち少なくとも一方のブロックノイズを低減させる処理行うことができる。この処理は、Ｈ．２６４／ＡＶＣ規格で規定された公知のデブロックフィルタ処理を採用できる。このようなデブロックフィルタ処理により、ブロックノイズが多い参照画像を用いて復号化処理されることがなくなり、ブロックノイズの伝搬を減らして、復号画像の高画質化に寄与できるようになる。

１．３ 本実施形態の要部の動作
次に、図５のデコード装置５００（図１のデコード装置１００）に適用される本実施形態の要部の動作について詳細に説明する。

１．３．１ ＶＬＤプレサーチ部
本実施形態におけるＶＬＤプレサーチ部２０は、Ｈ．２６４／ＡＶＣのデコード処理に必要なパラメータデータのうち、以下に示すパラメータデータのみをデコードすることで、パラメータデータに続くＣＡＶＬＣデータが格納されるストリームバッファ１０の先頭アドレスを求める処理を行う。

図１３及び図１４に、図１のＶＬＤプレサーチ部２０の動作例のフロー図を示す。

まず、ＶＬＤプレサーチ部２０は、当該ＭＢがＩスライスか否かを判別する（ステップＳ５０）。当該ＭＢがＩスライスであると判別されたとき（ステップＳ５０：Ｙ）、ストリームバッファ１０から余分に所定のビット数のデータを読み出し、該データに対してゴロム復号を行った後、ゴロム復号の結果として不要となったビットを上述のように返却する（ステップＳ５１）。以下、このステップＳ５１の処理をリードゴロム処理という。

その後、ゴロム復号されたデータによりＭＢタイプを判別し、イントラＭＢのモードを算出する（ステップＳ５２）。

一方、ステップＳ５０において当該ＭＢがＩスライスではないと判別されたとき（ステップＳ５０：Ｎ）、デコード対象のデータがない等のスキップすべきＭＢか否かを判別する（ステップＳ５３）。スキップすべきＭＢであると判別されたとき（ステップＳ５３：Ｙ）、所与のスキップ処理を行う（ステップＳ５４）。ステップＳ５３において、スキップすべきでないＭＢと判別されたとき（ステップＳ５３：Ｎ）、インタＭＢのモードを算出する（ステップＳ５５）。

ステップＳ５２、ステップＳ５４、ステップＳ５５に続いて、当該ＭＢがｃｏｐｙモードか否か（当該ＭＢがインタＭＢでコピーするだけか否か）を判別し（ステップＳ５６）、ｃｏｐｙモードであると判別されたとき（ステップＳ５６：Ｙ）、一連の処理を終了する（エンド）。ステップＳ５６においてｃｏｐｙモードではないと判別されたとき（ステップＳ５６：Ｎ）、当該ＭＢがＩＰＣＭモードか否か（当該ＭＢがコード化されていないデータか否か）を判別する（ステップＳ５７）。ＩＰＣＭモードであると判別されたとき（ステップＳ５７：Ｙ）、一連の処理を終了する（エンド）。また、ＩＣＰＭモードではないと判別されたとき（ステップＳ５７：Ｎ）、当該ＭＢがＩＮＴＲＡモードか否かを判別する（ステップＳ５８）。

ステップＳ５８においてＩＮＴＲＡモードであると判別されたとき（ステップＳ５８：Ｙ）、イントラ予測モードを取得する（ステップＳ５９）。その後、イントラの１６×１６モードであるか否かを判別し（ステップＳ６０）、イントラの１６×１６モードではないと判別されたとき（ステップＳ６０：Ｎ）、ＭＢ内のどこのブロックにＩＤＣＴ（逆ＤＣＴ）係数（AC Transform Data）が存在するかを示すＣＢＰ（Code Block Pattern）を取得するためにリードゴロム処理を行う（ステップＳ６１）。ステップＳ６０においてイントラの１６×１６モードであると判別されたとき（ステップＳ６０：Ｙ）、或いはステップＳ６１の次に、量子化パラメータを取得するためにリードゴロム処理を実行し（ステップＳ６２）、一連の処理を終了する（エンド）。

ステップＳ５８においてＩＮＴＲＡモードではないと判別されたとき（ステップＳ５８：Ｎ）、８×８モードか否かを判別し（ステップＳ６３）、８×８モードであるとき（ステップＳ６３：Ｙ）、リードゴロム処理を４回行って各ブロックのモードを取得する（ステップＳ６４）。ステップＳ６３において８×８モードではないと判別されたとき（ステップＳ６３：Ｎ）、或いはステップＳ６４の次に、リードゴロム処理を行って、デコードされている動きベクトル情報ｍｖｄを取得し（ステップＳ６５）、その後リードゴロム処理を行ってＣＢＰを取得する（ステップＳ６６）。

ＣＢＰが０より大きいとき（ステップＳ６７：Ｙ）、当該ＭＢのいずれかのブロックにＩＤＣＴ係数が存在すると判断し、リードゴロム処理を行って量子化パラメータを取得し（ステップＳ６８）、一連の処理を終了する（エンド）。ステップＳ６７においてＣＢＰが０より大きくないとき（ステップＳ６７：Ｎ）、当該ＭＢのどのブロックにもＩＤＣＴ係数が存在しないものと判断し、一連の処理を終了する（エンド）。

以上のように、リードゴロム処理等によってアクセスした当該ＭＢのデータをデコードする。そして、処理の完了後にストリームバッファ１０のリードポインタが示すアドレスが、ＣＡＶＬＣデータの先頭アドレスとしてＣＡＶＬＣ部４０に供給される。

１．３．２ ＭＢパラメータデコード部
図１３及び図１４に示すようにしてストリームバッファ１０をアクセスして得られたパラメータデータは、ＶＬＤプレサーチ部２０によりＣＡＶＬＣデータの先頭アドレスを算出するために簡略的にデコード処理された後、ＭＢパラメータデコード部３０により詳細にデコード処理される。

図１５に、ＭＢパラメータデコード部３０の処理の例のフロー図を示す。

ＭＢパラメータデコード部３０は、図示しないＣＰＵ及びメモリを有し、該メモリに格納されたプログラムをＣＰＵが実行することで、図１５に示す処理を実現できるようになっている。

まず、ＭＢパラメータデコード部３０は、イントラ予測モードか否かを判別し（ステップＳ７０）、イントラ予測モードであると判別されたとき（ステップＳ７０：Ｙ）、イントラ予測モード処理を行う（ステップＳ７１）。また、ＭＢパラメータデコード部３０は、インタ予測モードであると判別されたとき（ステップＳ７０：Ｎ）、インタ予測モードで動きベクトルＭＶを算出する処理を行う（ステップＳ７２）。

ステップＳ７１、ステップＳ７２の次に、次のＭＢの処理があるとき（ステップＳ７３：Ｙ）、ステップＳ７０に戻る（リターン）。ステップＳ７３において、次のＭＢの処理がないとき（ステップＳ７３）、一連の処理を終了する（エンド）。

図１６に、図１５のステップＳ７１において行われるイントラ予測モード処理の処理例のフロー図を示す。

まず、ＭＢパラメータデコード部３０は、イントラの１６×１６モードであるか否かを判別し（ステップＳ８０）、イントラの１６×１６モードであると判別されたとき（ステップＳ８０：Ｙ）、周辺のＭＢの予測モードからｌｕｍａ予測モードの予測値を求める（ステップＳ８１）。次に、ｌｕｍａ予測モードの予測値とストリームデータとを組み合わせて、ｌｕｍａ予測モードを求める（ステップＳ８２）。その後、ストリームデータのintra_choroma_pred_modeから、テーブルでｃｈｒｏｍａの予測モードを求めて（ステップＳ８３）、一連の処理を終了する（エンド）。

ステップＳ８０においてイントラの１６×１６モードはないと判別されたとき（ステップＳ８０：Ｎ）、変数Ｎを０に初期化し（ステップＳ８４）、周辺のＳＢ（Sub Macro block）の予測モードからＮ番目のＳＢのｌｕｍａ予測モードの予測値を求める（ステップＳ８５）。次に、ｌｕｍａ予測モードの予測値とストリームデータとを組み合わせて、Ｎ番目のＳＢのｌｕｍａ予測モードを求める（ステップＳ８６）。

Ｎが１５のとき（ステップＳ８７：Ｙ）、ステップＳ８３に進む。Ｎが１５ではないとき（ステップＳ８７：Ｎ）、Ｎをインクリメントして（ステップＳ８８）、次のＳＢの処理に進む（ステップＳ８５）。

以上のように、ＭＢパラメータデコード部３０は、イントラ予測に必要なパラメータデータを求める。

図１７〜図２０に、図１５のステップＳ７２において行われるインタ予測モードの動きベクトル算出処理の処理例のフロー図を示す。

まず、ＭＢパラメータデコード部３０は、インタの１６×１６モードであるか否かを判別し（ステップＳ９０）、インタの１６×１６モードであると判別されたとき（ステップＳ９０：Ｙ）、周辺のＳＢの予測モードからＮ番目のＳＢの動きベクトル予測値ＭＰＶを求める（ステップＳ９１）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、動きベクトルＭＶを求めて（ステップＳ９２）、一連の処理を終了する（エンド）。

ステップＳ９０においてインタの１６×１６モードではないと判別されたとき（ステップＳ９０：Ｎ）、ＭＢパラメータデコード部３０は、インタの８×１６モードであるか否かを判別する（ステップＳ９３）。インタの８×１６モードであると判別されたとき（ステップＳ９３：Ｙ）、変数Ｎを０に初期化し（ステップＳ９４）、周辺のＭＢ又はＳＢの予測モードからＮ番目の８×１６ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ９５）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、Ｎ番目の８×１６ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ９６）。Ｎが１のとき（ステップＳ９７：Ｙ）、一連の処理を終了し（エンド）、Ｎが１ではないとき（ステップＳ９７：Ｎ）、Ｎをインクリメントして（ステップＳ９８）、次のｐａｒｔｉｔｉｏｎの処理に進む。

ステップＳ９３においてインタの８×１６モードではないと判別されたとき（ステップＳ９３：Ｎ）、ＭＢパラメータデコード部３０は、インタの１６×８モードであるか否かを判別する（ステップＳ９９）。インタの１６×８モードであると判別されたとき（ステップＳ９９：Ｙ）、変数Ｎを０に初期化し（ステップＳ１００）、周辺のＭＢ又はＳＢの予測モードからＮ番目の１６×８ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ１０１）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、Ｎ番目の１６×８ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ１０２）。Ｎが１のとき（ステップＳ１０３：Ｙ）、一連の処理を終了し（エンド）、Ｎが１ではないとき（ステップＳ１０３：Ｎ）、Ｎをインクリメントして（ステップＳ１０４）、次のｐａｒｔｉｔｉｏｎの処理に進む。

ステップＳ９９においてインタの１６×８モードではないと判別されたとき（ステップＳ９９：Ｎ）、ＭＢパラメータデコード部３０は、ｐａｒｔｉｔｉｏｎを８×８に設定する（ステップＳ１０５）。そして、変数ｋを０に設定し（ステップＳ１０６）、ＭＢパラメータデコード部３０は、インタの４×４モードであるか否かを判別し（ステップＳ１０７）、インタの４×４モードであると判別されたとき（ステップＳ１０７：Ｙ）、変数Ｎを０に初期化し（ステップＳ１０８）、周辺のＭＢ又はＳＢの予測モードからＮ番目の４×４ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ１０９）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、Ｎ番目の４×４ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ１１０）。Ｎが３のとき（ステップＳ１１１：Ｙ）、ｋが３のとき（ステップＳ１１２：Ｙ）に一連の処理を終了し（エンド）、ｋが３ではないとき（ステップＳ１１２：Ｎ）にはｋをインクリメントして（ステップＳ１１３）、ステップＳ１０７に戻る。ステップＳ１１１において、Ｎが３ではないとき（ステップＳ１１１：Ｎ）、Ｎをインクリメントして（ステップＳ１１４）、次のｐａｒｔｉｔｉｏｎの処理に進む。

ステップＳ１０７においてインタの４×４モードではないと判別されたとき（ステップＳ１０７：Ｎ）、ＭＢパラメータデコード部３０は、インタの４×８モードであるか否かを判別し（ステップＳ１１５）、インタの４×８モードであると判別されたとき（ステップＳ１１５：Ｙ）、変数Ｎを０に初期化し（ステップＳ１１６）、周辺のＭＢ又はＳＢの予測モードからＮ番目の４×８ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ１１７）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、Ｎ番目の４×８ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ１１８）。Ｎが１のとき（ステップＳ１１９：Ｙ）、ｋが３のとき（ステップＳ１２０：Ｙ）に一連の処理を終了し（エンド）、ｋが３ではないとき（ステップＳ１２０：Ｎ）にはｋをインクリメントして（ステップＳ１２１）、ステップＳ１０７に戻る。ステップＳ１１９において、Ｎが１ではないとき（ステップＳ１１９：Ｎ）、Ｎをインクリメントして（ステップＳ１２２）、次のｐａｒｔｉｔｉｏｎの処理に進む。

ステップＳ１１５においてインタの４×８モードではないと判別されたとき（ステップＳ１１５：Ｎ）、ＭＢパラメータデコード部３０は、インタの８×４モードであるか否かを判別し（ステップＳ１２３）、インタの８×４モードであると判別されたとき（ステップＳ１２３：Ｙ）、変数Ｎを０に初期化し（ステップＳ１２４）、周辺のＭＢ又はＳＢの予測モードからＮ番目の８×４ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ１２５）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、Ｎ番目の８×４ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ１２６）。Ｎが１のとき（ステップＳ１２７：Ｙ）、ｋが３のとき（ステップＳ１２８：Ｙ）に一連の処理を終了し（エンド）、ｋが３ではないとき（ステップＳ１２８：Ｎ）にはｋをインクリメントして（ステップＳ１２９）、ステップＳ１０７に戻る。ステップＳ１２７において、Ｎが１ではないとき（ステップＳ１２７：Ｎ）、Ｎをインクリメントして（ステップＳ１３０）、次のｐａｒｔｉｔｉｏｎの処理に進む。

ステップＳ１２３においてインタの８×４モードではないと判別されたとき（ステップＳ１２３：Ｎ）、ＭＢパラメータデコード部３０は、ＳＢのｐａｒｔｉｔｉｏｎを８×８に設定し（ステップＳ１３１）、周辺のＭＢ又はＳＢの予測モードから８×８ｐａｒｔｉｔｉｏｎの動きベクトル予測値ＭＰＶを求める（ステップＳ１３２）。次に、動きベクトル予測値ＭＰＶに動きベクトル情報ｍｖｄを加算して、８×８ｐａｒｔｉｔｉｏｎの動きベクトルＭＶを求める（ステップＳ１３３）。その後、一連の処理を終了する（エンド）。

以上のように、ＭＢパラメータデコード部３０は、インタ予測に必要なパラメータデータを求める。

１．４ 変形例
本実施形態におけるデコード装置は、図１に示す構成に限定されるものではなく、以下のような本実施形態の変形例におけるデコード装置であっても本実施形態と同様の効果を得ることができる。

図２１に、本実施形態の変形例におけるデコード装置の構成要部のブロック図を示す。図２１において、図１と同一部分には同一符号を付し、適宜説明を省略する。本変形例におけるデコード装置もまた、図５に示すデコード装置５００に適用できる。

本変形例におけるデコード装置８００が本実施形態のデコード装置１００と異なる点は、第１のバッファ２２が省略されている点である。即ち、本変形例におけるＭＢパラメータデコード部８２０には、ＶＬＤプレサーチ部２０からパラメータデータが格納されるストリームバッファ１０の先頭アドレスが通知される。そして、ＭＢパラメータデコード部８２０が、ストリームバッファ１０からＶＬＤ部８１０を介してゴロム復号等が行われたデータに対して、パラメータデータのデコード処理を行う。こうすることで、第１のバッファ２２を省略する一方、ＣＡＶＬＣ部４０とＭＢパラメータデコード部８２０とを並列に動作させることができる。

１．５ ハードウェア構成例
図２２に、本実施形態におけるデコード装置１００のハードウェア構成例のブロック図を示す。図２２において図１又は図５と同一部分には同一符号を付し、適宜説明を省略する。

デコード装置４００は、メモリ４１０を有し、共通バスを介して、ＭＢバッファ４１２、出力バッファ４１４、データアクセス部（図１３におけるデータアクセス回路）４１６が接続される。ＭＢバッファ４１２は、デブロックフィルタ処理部４２０に接続される。逆量子化部６０は、ダブルバッファ４３０を介して逆ＤＣＴ演算部７０に接続される。逆ＤＣＴ演算部７０は、ダブルバッファ４３２を介して加算部８０に接続される。

また、デコード装置４００には、デコード装置４００の外部に設けられたＣＰＵ４５０が接続され、該ＣＰＵ４５０がＭＢパラメータデコード部３０の機能を実現する。ＣＰＵ４５０は、イントラ予測部５２及びインタ予測部５４にアクセスできる。またＣＰＵ４５０は、バスを介してメモリ４１０、ＭＢバッファ４１２、出力バッファ４１４、データアクセス部４１６にアクセスすることができる。更にイントラ予測部５２及びインタ予測部５４と加算部８０との間にダブルバッファ４３６が設けられている。

そしてＶＬＤプレサーチ部２０の出力結果は、バッファ４３４にバッファリングされた後にＣＰＵ４５０に供給される。

このようなダブルバッファ４３０、４３２、バッファ４３４を設けることで、バッファの前段側と後段側とでパイプライン動作を実現させることが可能となる。

２． 情報再生装置
次に、本実施形態におけるデコード装置が適用される情報再生装置について説明する。本実施形態における情報再生装置は、地上デジタル放送の再生を可能とし、Ｈ．２６４／ＡＶＣ規格で符号化された映像データを復号することができる。

２．１ １セグメント放送の概要
地上アナログ放送に代わって登場する地上デジタル放送では、画像及び音声の高品質化に加えて種々の新サービスの提供に期待が寄せられている。

図２３に、地上デジタル放送のセグメントの概念の説明図を示す。

地上デジタル放送では、予め割り当てられた周波数帯域を１４個のセグメントに分割し、そのうちの１３個のセグメントＳＥＧ１〜ＳＥＧ１３を使って放送が行われる。残り１個のセグメントは、ガードバンドとして用いられる。そして、放送を行うための１３個のセグメントのうちの１個のセグメントＳＥＧｍが、携帯端末向けの放送の周波数帯域に割り当てられる。

１セグメント放送では、それぞれが符号化（圧縮処理）された映像データ、音声データ、その他のデータ（制御データ）が多重化されたトランスポートストリーム（Transport Stream：ＴＳ）が伝送される。より具体的には、ＴＳの各パケットにリードソロモン符号の誤り訂正用符号が付加された後、階層分割され、各階層において畳み込み符号化やキャリア変調が施される。そして、階層合成後に、周波数インターリーブ、時間インターリーブが行われ、受信側に必要なパイロット信号を付加してＯＦＤＭセグメントフレームが形成される。このＯＦＤＭセグメントフレームに対し、逆フーリエ変換演算が施されてＯＦＤＭ信号として伝送される。

図２４に、ＴＳの説明図を示す。

ＴＳは、図２４に示すように複数のＴＳパケット列で構成されている。各ＴＳパケットの長さは、１８８バイトに固定されている。各ＴＳパケットは、４バイトのＴＳヘッダ（TS Header：ＴＳＨ）と呼ばれるヘッダ情報が付加されており、ＴＳパケットの識別子となるＰＩＤ（Packet Identifier）を含む。１セグメント放送の番組は、ＰＩＤにより特定される。

ＴＳパケットは、アダプテーションフィールドを含み、映像データ、音声データ等の同期再生の基準となる時刻情報であるＰＣＲ（Program Clock Reference）やダミーデータが埋め込まれる。ペイロードは、ＰＥＳ（Packetized Elementary Stream）パケットやセクションを生成するためのデータを含む。

図２５に、ＰＥＳパケット及びセクションの説明図を示す。

ＰＥＳパケット及びセクションのそれぞれは、１又は複数のＴＳパケットの各ＴＳパケットのペイロードにより構成される。ＰＥＳパケットは、ＰＥＳヘッダとペイロードとを含み、該ペイロードには、映像データ、音声データ又は字幕データがＥＳ（Elementary Stream）データとして設定される。セクションには、ＰＥＳパケットに設定される映像データ等の番組情報等が設定される。

従って、ＴＳを受信すると、まずセクションに含まれる番組情報を解析し、放送される番組に対応するＰＩＤを特定する必要がある。そして、該ＰＩＤに対応する映像データ、音声データをＴＳから抽出し、抽出後の映像データ、音声データを再生することになる。

２．２ 携帯端末
１セグメント放送の受信機能を有する携帯端末では、上記のようなパケットの解析等の処理が必要となる。即ち、このような携帯端末では、高い処理能力が要求される。そのため、携帯端末（広義には電子機器）としての従来の携帯電話機に、１セグメント放送の受信機能を付加する場合には、高い処理能力を有するプロセッサ等を更に追加する必要がある。

図２６に、本実施形態の比較例におけるマルチメディア処理ＣＰＵを含む携帯電話機の構成例のブロック図を示す。

この携帯電話機９００では、アンテナ９１０を介して受信された受信信号を復調して電話用ＣＰＵ９２０が着呼処理を行い、電話用ＣＰＵ９２０が発呼処理を行った信号が変調されてアンテナ９１０を介して送信される。電話用ＣＰＵ９２０は、メモリ９２２に格納されたプログラムを読み込んで着呼処理及び発呼処理を行うことができる。

またアンテナ９３０を介して受信された受信信号から、チューナ９４０を介して希望信号が取り出されると、該希望信号をＯＦＤＭ信号として上記と逆の手順でＴＳが生成される。マルチメディア処理ＣＰＵ９５０は、生成されたＴＳからＴＳパケットを解析してＰＥＳパケット及びセクションを判別し、所望の番組のＴＳパケットから映像データ、音声データのデコード処理を行う。マルチメディア処理ＣＰＵ９５０は、メモリ９５２に格納されたプログラムを読み込んで上記のパケットの解析処理やデコード処理を行うことができる。表示パネル９６０は、デコード処理後の映像データに基づいて表示出力を行い、スピーカ９７０は、デコード処理後の音声データに基づいて音声出力を行う。

このようにマルチメディア処理ＣＰＵ９５０として、非常に高い処理能力が必要となる。高い処理能力を有するプロセッサは、一般的に、動作周波数が高くなったり、回路規模が大きくなってしまう。

ところで、１セグメント放送のビットレートを考慮すると、その帯域のほとんどが映像データや音声データの帯域となり、データ放送自体の帯域が狭くなると考えられる。従って、マルチメディア処理ＣＰＵで実現できる処理のうち、映像データや音声データの再生処理のみで済む場合もあるにもかかわらず、マルチメディア処理ＣＰＵを常に動作させる必要があり、消費電力の増大を招く。

そこで、本実施形態では、映像データのデコード処理を行う映像デコーダと音声データのデコード処理を行う音声デコーダとを独立して設け、それぞれ独立にデコード処理を行わせることで、それぞれの処理能力として低いものを採用できる。更に、映像デコーダ及び音声データの一方の動作を適宜停止させて柔軟に低消費電力化を図ることができる。

更には、映像デコーダ及び音声デコーダを並列動作させることができるため、各デコーダの処理能力を低くて済み、より低消費電力化及び低コスト化を実現できる。

図２７に、本実施形態における情報再生装置を含む携帯電話機の構成例のブロック図を示す。なお図２７において、図２６と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機（広義には電子機器）６００は、ホストＣＰＵ（広義にはホスト）６１０、ＲＡＭ（Random Access Memory）６２０、ＲＯＭ（Read Only Memory）６３０、表示ドライバ６４０、ＤＡＣ（Digital-to-Analog Converter）６５０、画像処理ＩＣ（Integrated Circuit)（広義には情報再生装置）７００を含むことができる。更に携帯電話機６００は、アンテナ９１０、９３０、チューナ９４０、表示パネル９６０、スピーカ９７０を含む。

ホストＣＰＵ６１０は、図２６の電話用ＣＰＵ９２０の機能を有すると共に、画像処理ＩＣ７００を制御する機能を有する。ホストＣＰＵ６１０は、ＲＡＭ６２０又はＲＯＭ６３０に格納されたプログラムを読み出し、図２６の電話用ＣＰＵ９２０の処理、画像処理ＩＣ７００を制御する処理を行う。この際、ホストＣＰＵ６１０は、ＲＡＭ６２０をワークエリアとして用いることができる。

画像処理ＩＣ７００は、チューナ９４０からのＴＳから、映像データを生成するための映像用ＴＳパケット（第１のＴＳパケット）、音声データを生成するための音声用ＴＳパケット（第２のＴＳパケット）を抽出し、図示しない共有メモリにバッファリングする。そして画像処理ＩＣ７００は、互いに独立して動作停止制御が可能な映像デコーダ及び音声デコーダ（図示せず）を含み、映像デコーダ及び音声デコーダが、それぞれ映像用ＴＳパケット及び音声用ＴＳパケットをデコードして映像データ及び音声データを生成する。映像データ及び音声データは、同期しながら、それぞれ表示ドライバ６４０及びＤＡＣ６５０に供給される。ホストＣＰＵ６１０は、このような画像処理ＩＣ７００に対し、映像デコード処理及び音声デコード処理の処理開始を指示することができる。なおホストＣＰＵ６１０は、画像処理ＩＣ７００に対し、映像デコード処理及び音声デコード処理の少なくとも１つの処理開始を指示するようにしてもよい。

表示ドライバ（広義には駆動回路）６４０は、映像データに基づいて表示パネル（広義には電気光学装置）９６０を駆動する。より具体的には、表示パネル９６０は、複数の走査線、複数のデータ線、各画素が各走査線及び各データ線により特定される複数の画素を有し、表示パネル９６０として液晶表示（Liquid Crystal Display）パネルを採用できる。表示ドライバ６４０は、複数の走査線を走査する走査ドライバの機能と、該映像データに基づいて複数のデータ線を駆動するデータドライバの機能とを有する。

ＤＡＣ６５０は、デジタル信号である音声データをアナログ信号に変換し、スピーカ９７０に供給する。スピーカ９７０は、ＤＡＣ６５０からのアナログ信号に対応した音声出力を行う。

２．３ 情報再生装置
図２８に、本実施形態の情報再生装置としての図２７の画像処理ＩＣ７００の構成例のブロック図を示す。

画像処理ＩＣ７００は、ＴＳ分離部（分離処理部）７１０と、メモリ（共有メモリ）７２０と、映像デコーダ７３０と、音声デコーダ７４０とを含む。また画像処理ＩＣ７００は、更に、表示制御部７５０と、チューナＩ／Ｆ（Interface）７６０と、ホストＩ／Ｆ７７０と、ドライバＩ／Ｆ７８０と、オーディオＩ／Ｆ７９０とを含む。

ここで、映像デコーダ７３０は、図示しないＣＰＵを含み、映像デコーダ７３０の機能が、本実施形態におけるデコード装置５００によって実現される。

ＴＳ分離部７１０は、映像データを生成するための映像用ＴＳパケット（第１のＴＳパケット）、音声データを生成するための音声用ＴＳパケット（第２のＴＳパケット）、映像用ＴＳパケット及び音声用ＴＳパケット以外のパケット（第３のＴＳパケット）を、ＴＳから抽出する。ＴＳ分離部７１０は、ＴＳから一旦抽出された第３のＴＳパケットを解析するホストＣＰＵ６１０の解析結果に基づいて、第１及び第２のＴＳパケットを抽出することができる。

メモリ７２０は、各記憶領域の先頭アドレス及び終了アドレスが予め決められた複数の記憶領域を有する。そして、ＴＳ分離部７１０により分離された映像用ＴＳパケット、音声用ＴＳパケット、それ以外のＴＳパケットのそれぞれが、各ＴＳパケット専用に設けられた記憶領域に格納される。

映像デコーダ７３０は、メモリ７２０の記憶領域のうち映像用ＴＳパケット専用に設けられた記憶領域から映像用ＴＳパケットを読み出し、該映像用ＴＳパケットに基づいて映像データを生成する映像デコード処理を行う。

音声デコーダ７４０は、メモリ７２０の記憶領域のうち音声用ＴＳパケット専用に設けられた記憶領域から音声用ＴＳパケットを読み出し、該音声用ＴＳパケットに基づいて音声データを生成する音声デコード処理を行う。

表示制御部７５０は、メモリ７２０から読み出された映像データにより表される画像の向きを回転させる回転処理や該画像のサイズを縮小又は拡大させるリサイズ処理を行う。回転処理後のデータやリサイズ処理後のデータは、ドライバＩ／Ｆ７８０に供給される。

チューナＩ／Ｆ７６０は、チューナ９４０とのインタフェース処理を行う。より具体的には、チューナＩ／Ｆ７６０は、チューナ９４０からのＴＳを受信する制御を行う。チューナＩ／Ｆ７６０は、ＴＳ分離部７１０に接続される。

ホストＩ／Ｆ７７０は、ホストＣＰＵ６１０とのインタフェース処理を行う。より具体的には、ホストＩ／Ｆ７７０は、ホストＣＰＵ６１０との間のデータの送受信の制御を行う。ホストＩ／Ｆ７７０は、ＴＳ分離部７１０、メモリ７２０、表示制御部７５０、オーディオＩ／Ｆ７９０に接続される。

ドライバＩ／Ｆ７８０は、表示制御部７５０を介してメモリ７２０から所定の周期で映像データを読み出し、該映像データを表示ドライバ６４０に対して供給する。ドライバＩ／Ｆ７８０は、表示ドライバ６４０に対して映像データを送信するためのインタフェース処理を行う。

オーディオＩ／Ｆ７９０は、メモリ７２０から所定の周期で音声データを読み出し、該音声データをＤＡＣ６５０に対して供給する。オーディオＩ／Ｆ７９０は、ＤＡＣ６５０に対して音声データを送信するためのインタフェース処理を行う。

図２８において、映像デコーダ７３０が、図５のデコード装置５００の機能を実現する。図２８において、メモリ７２０が、図１におけるストリームバッファの機能を実現する。

このような画像処理ＩＣ７００では、ＴＳ分離部７１０により、チューナ９４０からのＴＳからＴＳパケットが抽出される。ＴＳパケットは、共有メモリとしてのメモリ７２０の予め割り当てられた記憶領域に格納される。そして、映像デコーダ７３０及び音声デコーダ７４０が、それぞれメモリ７２０に割り当てられた専用の記憶領域からＴＳパケットを読み出して、映像データ及び音声データを生成し、互いに同期した映像データ及び音声データを表示ドライバ６４０及びＤＡＣ６５０に対して供給することができる。

図２９に、図２８の画像処理ＩＣ７００の動作説明図を示す。

図２９において、図２８と同一部分には同一符号を付し、適宜説明を省略する。

メモリ７２０は、第１〜第８の記憶領域ＡＲ１〜ＡＲ８を有し、各記憶領域が予め割り当てられている。

第１の記憶領域ＡＲ１には、映像用ＴＳパケット専用の記憶領域として、ＴＳ分離部７１０によって抽出された映像用ＴＳパケット（第１のＴＳパケット）が格納される。第２の記憶領域ＡＲ２には、音声用ＴＳパケット専用の記憶領域として、ＴＳ分離部７１０によって抽出された音声用ＴＳパケット（第２のＴＳパケット）が格納される。第３の記憶領域ＡＲ３には、ＴＳ分離部７１０によって抽出されたＴＳパケットのうち映像用ＴＳパケット及び音声用ＴＳパケットを除くＴＳパケット（第３のＴＳパケット）が格納される。

第４の記憶領域ＡＲ４には、映像用ＥＳデータ専用の記憶領域として、映像デコーダ７３０によって生成された映像用ＥＳデータが格納される。第５の記憶領域ＡＲ５には、音声用ＥＳデータ専用の記憶領域として、音声デコーダ７４０によって生成された音声用ＥＳデータが格納される。

第６の記憶領域ＡＲ６には、ホストＣＰＵ６１０によって生成されるＴＳが、ＴＳＲＡＷデータとして格納される。ＴＳＲＡＷデータは、チューナ９４０からのＴＳに替わってホストＣＰＵ６１０により設定される。そして、ＴＳ分離部７１０は、ＴＳＲＡＷデータとして設定されたＴＳから、映像用ＴＳパケット、音声用ＴＳパケット、その他のＴＳパケットが抽出されるようになっている。

第７の記憶領域ＡＲ７には、映像デコーダ７３０によるデコード処理後の映像データが格納される。第７の記憶領域ＡＲ７に格納された映像データは、表示制御部７５０によって読み出され、表示パネル９６０による映像出力に供される。第８の記憶領域ＡＲ８には、音声デコーダ７４０によるデコード処理後の音声データが格納される。第８の記憶領域ＡＲ８に格納された音声データは、スピーカ９７０による音声出力に供される。

映像デコーダ７３０は、ヘッダ削除処理部７３２と、映像デコード処理部７３４とを含む。ヘッダ削除処理部７３２は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し、該映像用ＴＳパケットのＴＳヘッダを解析してＰＥＳパケット（第１のＰＥＳパケット）を生成した後、そのＰＥＳヘッダを削除する処理を行ってそのペイロード部を映像用ＥＳデータとしてメモリ７２０の第４の記憶領域ＡＲ４に格納する。映像デコード処理部７３４は、第４の記憶領域ＡＲ４から映像用ＥＳデータを読み出し、Ｈ．２６４／ＡＶＣ（Advanced Video Coding）の規格に従ったデコード処理（広義には映像デコード処理）を行って生成される映像データを第７の記憶領域ＡＲ７に書き込む。映像デコード処理部７３４が、図１のデコード装置１００又は図２１のデコード装置８００の機能を実現する。

音声デコーダ７４０は、ヘッダ削除処理部７４２と、音声デコード処理部７４４とを含む。ヘッダ削除処理部７４２は、第２の記憶領域ＡＲ２から音声用ＴＳパケットを読み出し、該音声用ＴＳパケットのＴＳヘッダを解析してＰＥＳパケット（第２のＰＥＳパケット）を生成した後、そのＰＥＳヘッダを削除する処理を行ってそのペイロード部を音声用ＥＳデータとしてメモリ７２０の第５の記憶領域ＡＲ５に格納する。音声デコード処理部７４４は、第５の記憶領域ＡＲ５から音声用ＥＳデータを読み出し、ＭＰＥＧ−２ＡＡＣ（Advanced Audio Coding）の規格に従ったデコード処理（広義には音声デコード処理）を行って生成される音声データを第８の記憶領域ＡＲ８に書き込む。

そして、映像デコーダ７３０が、第１の記憶領域ＡＲ１から映像用ＴＳパケット（第１のＴＳパケット）を、音声デコーダ７４０とは独立して読み出し、該映像用ＴＳパケットに基づいて上記の映像デコード処理を行う。また音声デコーダ７４０が、第２の記憶領域ＡＲ２から音声用ＴＳパケット（第２のＴＳパケット）を、映像デコーダ７３０とは独立して読み出し、該音声用ＴＳパケットに基づいて上記の音声デコード処理を行う。こうすることで、映像と音声とを同期させて出力させる場合には映像デコーダ７３０及び音声デコーダ７４０を動作させることができる一方、映像のみを出力させる場合には映像デコーダ７３０のみを動作させて音声デコーダ７４０の動作を停止させることができる。また音声のみを出力させる場合には音声デコーダ７４０のみを動作させて映像デコーダ７３０の動作を停止させることができる。

ホストＣＰＵ６１０は、第３の記憶領域ＡＲ３に格納されたその他のＴＳパケット（第３のＴＳパケット）を読み出し、該ＴＳパケットからセクションを生成する。そして該セクションに含まれる各種テーブル情報を解析する。ホストＣＰＵ６１０は、その解析結果をメモリ７２０の所定の記憶領域に設定すると共にＴＳ分離部７１０に対し制御情報として指定する。それ以降、ＴＳ分離部７１０は、チューナ９４０からのＴＳを該制御情報に従ってＴＳパケットを抽出する。一方、ホストＣＰＵ６１０は、映像デコーダ７３０及び音声デコーダ７４０に対して、それぞれ別個に起動コマンドを発行することができる。映像デコーダ７３０及び音声デコーダ７４０は、それぞれ独立してメモリ７２０にアクセスしてホストＣＰＵ６１０の解析結果を読み出し、該解析結果に対応したデコード処理を行う。

２．３．１ 再生動作
次に、本実施形態における情報再生装置としての画像処理ＩＣ７００において、ＴＳに多重化された映像データ又は音声データを再生する場合の動作について説明する。

図３０に、ホストＣＰＵ６１０による再生処理の動作例のフロー図を示す。ホストＣＰＵ６１０は、ＲＡＭ６２０又はＲＯＭ６３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図３０に示す処理を行うことができるようになっている。

まずホストＣＰＵ６１０は、放送受信開始処理を行う（ステップＳ１５０）。これによって、ＴＳとして受信された複数の番組のうち所望の番組の映像データ又は音声データをＴＳから抽出することができる。そして、ホストＣＰＵ６１０は、画像処理ＩＣ７００の映像デコーダ７３０及び音声デコーダ７４０の少なくとも１つを起動させる。

その後、ホストＣＰＵ６１０は、映像及び音声の再生を行う場合には映像デコーダ７３０及び音声デコーダ７４０によりデコード処理を行わせる。或いはホストＣＰＵ６１０は、映像のみの再生を行う場合には音声デコーダ７４０の動作を停止させて映像デコーダ７３０によりデコード処理を行わせる。或いはまた、ホストＣＰＵ６１０は、音声のみの再生を行う場合には映像デコーダ７３０の動作を停止させて音声デコーダ７４０によりデコード処理を行わせる（ステップＳ１５１）。

次に、ホストＣＰＵ６１０は、放送受信終了処理を行い（ステップＳ１５２）、一連の処理を終了する（エンド）。これによって、ホストＣＰＵ６１０は、画像処理ＩＣ７００の各部の動作を停止させる。

２．３．１．１ 放送受信開始処理
続いて、図３０に示す放送受信開始処理の処理例について説明する。ここでは、映像及び音声の再生を行う場合について説明する。

図３１に、図３０の放送受信開始処理の動作例のフロー図を示す。ホストＣＰＵ６１０は、ＲＡＭ６２０又はＲＯＭ６３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図３１に示す処理を行うことができるようになっている。

まずホストＣＰＵ６１０は、画像処理ＩＣ７００の映像デコーダ７３０、音声デコーダ７４０を起動する（ステップＳ１６０）。その後、ホストＣＰＵ６１０は、チューナ９４０を初期化すると共に所与の動作情報を設定する（ステップＳ１６１）。そしてホストＣＰＵ６１０は、ＤＡＣ６５０に対しても初期化を行って所与の動作情報を設定する（ステップＳ１６２）。

その後ホストＣＰＵ６１０は、ＴＳの受信を監視する（ステップＳ１６３：Ｎ）。ＴＳの受信が開始されると、画像処理ＩＣ７００では、ＴＳ分離部７１０が、上述のようにＴＳから映像用ＴＳパケット、音声用ＴＳパケット及びそれ以外のＴＳパケットに分離し、分離されたＴＳパケットは、専用に設けられたメモリ７２０の記憶領域に格納される。例えば画像処理ＩＣ７００のメモリ７２０における第３の記憶領域ＡＲ３にＴＳパケットが格納されたことを条件に発生する割り込み信号により、ホストＣＰＵ６１０はＴＳの受信を検出できる。或いはホストＣＰＵ６１０が、周期的にメモリ７２０の第３の記憶領域ＡＲ３をアクセスすることで、ＴＳパケットの書き込みが行われた否かを判断して、ＴＳの受信を判別できる。

このようにしてＴＳの受信が検出されたとき（ステップＳ１６３：Ｙ）、ホストＣＰＵ６１０は、第３の記憶領域ＡＲ３に記憶されたＴＳパケットを読み出してセクションを生成する。そして、セクションに含まれるＰＳＩ（Program Specific Information：番組特定情報）／ＳＩ（Service Information：番組配列情報）を解析する（ステップＳ１６４）。このＰＳＩ／ＳＩは、ＭＰＥＧ−２システム（ISO/IEC 13818-1）にて規定されている。

ＰＳＩ／ＳＩは、ＮＩＴ（Network Information Table：ネットワーク情報テーブル）やＰＭＴ（Program Map Table：番組対応テーブル）を含む。ＮＩＴは、例えばどの放送局からのＴＳかを特定するためのネットワーク識別子、ＰＭＴを特定するためのサービス識別子、放送の種類を示すサービスタイプ識別子等を含む。ＰＭＴには、例えばＴＳにおいて多重化される映像用ＴＳパケットのＰＩＤと音声用ＴＳパケットのＰＩＤが設定される。

従って、ホストＣＰＵ６１０は、ＰＳＩ／ＳＩからＰＭＴを特定するためのサービス識別子を抽出し、該サービス識別子に基づき、受信したＴＳの映像用ＴＳパケット及び音声用ＴＳパケットのＰＩＤを特定できる（ステップＳ１６５）。そして、携帯端末のユーザに選択させた番組に対応するＰＩＤ、若しくは予め決められた番組に対応するＰＩＤを、ホストＣＰＵ６１０が、映像デコーダ７３０及び音声デコーダ７４０に参照できるようにメモリ７２０の所定の記憶領域（例えば第３の記憶領域ＡＲ３）に設定し（ステップＳ１６６）、一連の処理を終了する（エンド）。

こうすることで、映像デコーダ７３０及び音声デコーダ７４０は、メモリ７２０に設定されたＰＩＤを参照しながら、映像用ＴＳパケット及び音声用ＴＳパケットに対してデコード処理を行うことができる。

なおホストＣＰＵ６１０は、例えばＰＭＴを特定するためのサービス識別子に対応する情報を、画像処理ＩＣ７００のＴＳ分離部７１０に設定する。こうすることで、ＴＳ分離部７１０は、所定の時間間隔を置いて周期的に受信されるセクションを判別し、上記のサービス識別子に対応したＰＭＴを解析し、該ＰＭＴにより特定される映像用ＴＳパケット及び音声用ＴＳパケットとそれ以外のＴＳパケットを抽出してメモリ７２０に格納していく。

図３２に、図２８及び図２９の画像処理ＩＣ７００の放送受信開始処理における動作説明図を示す。図３２において、図２７〜図２９と同一部分には同一符号を付し、適宜説明を省略する。

なお図３２において、第７の記憶領域ＡＲ７を第４の記憶領域ＡＲ４と共用化し、第８の記憶領域ＡＲ８を第５の記憶領域ＡＲ５と共用化している。また、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴは、第３の記憶領域ＡＲ３内の所定の記憶領域に格納されるものとする。

まずチューナ９４０からＴＳが入力される（ＳＱ１）とＴＳ分離部７１０は、ＰＳＩ／ＳＩが含まれるＴＳパケットをメモリ７２０に格納する（ＳＱ２）。このとき、ＴＳ分離部７１０は、該ＴＳパケットのＰＳＩ／ＳＩ自体を抽出してメモリ７２０に格納することができる。更にＴＳ分離部７１０は、ＰＳＩ／ＳＩからＮＩＴを抽出してメモリ７２０に格納することができる。

ホストＣＰＵ６１０は、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴを読み出して（ＳＱ３）、これらを解析し、デコード処理対象の番組に対応するＰＩＤを特定する。そしてホストＣＰＵ６１０は、サービス識別子に対応する情報又はデコード処理対象の番組に対応するＰＩＤを、ＴＳ分離部７１０に設定する（ＳＱ４）。なおホストＣＰＵ６１０は、ＰＩＤを、メモリ７２０の所定の記憶領域にも設定し、映像デコーダ７３０及び音声デコーダ７４０のデコード処理の際に参照させる。

ＴＳ分離部７１０は、設定されたＰＩＤに基づいてＴＳから映像用ＴＳパケット及び音声用ＴＳパケットを抽出し、それぞれ第１及び第２の記憶領域ＡＲ１、ＡＲ２に書き込む（ＳＱ５）。

その後、ホストＣＰＵ６１０によって起動された映像デコーダ７３０及び音声デコーダ７４０は、第１及び第２の記憶領域ＡＲ１、ＡＲ２から映像用ＴＳパケット及び音声用ＴＳパケットを順次読み出して（ＳＱ６）、映像デコード処理及び音声デコード処理を行う。

２．３．１．２ 放送受信終了処理
次に、図３０に示す放送受信終了処理の動作例について説明する。ここでは、映像及び音声の再生を行う場合について説明する。

図３３に、図３０の放送受信終了処理の処理例のフロー図を示す。ホストＣＰＵ６１０は、ＲＡＭ６２０又はＲＯＭ６３０に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図３３に示す処理を行うことができるようになっている。

まずホストＣＰＵ６１０は、画像処理ＩＣ７００の映像デコーダ７３０、音声デコーダ７４０を停止させる（ステップＳ１７０）。これは、例えばホストＣＰＵ６１０から画像処理ＩＣ７００に対し制御コマンドを発行し、画像処理ＩＣ７００が該制御コマンドのデコード結果を用いて映像デコーダ７３０、音声デコーダ７４０を停止させることができる。

その後、ホストＣＰＵ６１０は、同様にＴＳ分離部７１０を停止させる（ステップＳ１７１）。そして、ホストＣＰＵ６１０は、チューナ９４０を停止させる（ステップＳ１７２）。

図３４に、図２８及び図２９の画像処理ＩＣ７００の放送受信終了処理における動作説明図を示す。図３４において、図３２と同一部分には同一符号を付し、適宜説明を省略する。

まずホストＣＰＵ６１０が、表示制御部７５０の動作を停止させる制御を行い、表示ドライバ６４０への映像データの供給を停止させる（ＳＱ１０）。次に、ホストＣＰＵ６１０が、映像デコーダ７３０及び音声デコーダ７４０の動作を停止させ（ＳＱ１１）、その後ＴＳ分離部７１０、チューナ９４０の順に動作を停止させていく（ＳＱ１２、ＳＱ１３）。

２．３．１．３ 再生処理
次に、映像データの再生処理を行う映像デコーダ７３０の動作例について説明する。

図３５に、映像デコーダ７３０の動作例のフロー図を示す。

映像デコーダ７３０は、ホストＣＰＵ６１０によって起動されると、例えばメモリ７２０の所定の記憶領域に格納されたプログラムを読み出し、該プログラムに対応した処理を実行することで図３５に示す処理を行うことができるようになっている。

まず、映像デコーダ７３０は、映像用ＴＳバッファとして設けられた第１の記憶領域ＡＲ１がエンプティ状態か否かを判別する（ステップＳ１８０）。第１の記憶領域ＡＲ１から読み出されるべき映像用ＴＳパケットがない場合、エンプティ状態となる。

ステップＳ１８０において映像用ＴＳバッファである第１の記憶領域ＡＲ１がエンプティ状態でないと判別されたとき（ステップＳ１８０：Ｎ）、映像デコーダ７３０は、更に映像用ＥＳバッファとして設けられた第４の記憶領域ＡＲ４がフル状態か否かを判別する（ステップＳ１８１）。これ以上映像用ＥＳデータを第４の記憶領域ＡＲ４に格納できない場合、フル状態となる。

ステップＳ１８１において映像用ＥＳバッファである第４の記憶領域ＡＲ４がフル状態でないと判別されたとき（ステップＳ１８１：Ｎ）、映像デコーダ７３０は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し、図３１のステップＳ１６６においてホストＣＰＵ６１０により特定されたＰＩＤ（指定ＰＩＤ）か否かを検出する（ステップＳ１８２）。

ステップＳ１８２において、映像用ＴＳパケットのＰＩＤが指定ＰＩＤであると検出されたとき（ステップＳ１８２：Ｙ）、映像デコーダ７３０は、ＴＳヘッダ、ＰＥＳヘッダの解析を行い（ステップＳ１８３）、映像用ＥＳデータを映像用ＥＳバッファとして設けられた第４の記憶領域ＡＲ４に格納する（ステップＳ１８４）。

その後、映像デコーダ７３０は、映像用ＴＳバッファである第１の記憶領域ＡＲ１の読み出しアドレスを特定するための読み出しポインタを更新し（ステップＳ１８５）、ステップＳ１８０に戻る（リターン）。

なお、ステップＳ１８２において映像用ＴＳパケットのＰＩＤが指定ＰＩＤではないと検出されたとき（ステップＳ１８２：Ｎ）、ステップＳ１８５に進む。また、ステップＳ１８０において映像用ＴＳバッファである第１の記憶領域ＡＲ１がエンプティ状態であると判別されたとき（ステップＳ１８０：Ｙ）、又はステップＳ１８１において映像用ＥＳバッファである第４の記憶領域ＡＲ４がフル状態であると判別されたとき（ステップＳ１８１：Ｙ）、ステップＳ１８０に戻る（リターン）。

こうして第４の記憶領域ＡＲ４に格納された映像用ＥＳデータは、映像デコーダ７３０により、上述したようなＨ．２６４／ＡＶＣの規格に従ったデコード処理が行われて、映像データとして第７の記憶領域ＡＲ７（図２９参照）に書き込まれる。

図３６に、図２８及び図２９の画像処理ＩＣ７００の映像デコーダの動作説明図を示す。図３６において、図３２と同一部分には同一符号を付し、適宜説明を省略する。

なお図３６において、第７の記憶領域ＡＲ７を第４の記憶領域ＡＲ４と共用化し、第８の記憶領域ＡＲ８を第５の記憶領域ＡＲ５と共用化している。また、ＰＳＩ／ＳＩ、ＮＩＴ、ＰＭＴは、第３の記憶領域ＡＲ３内の所定の記憶領域に格納されるものとする。

まず図３６に示すようにホストＣＰＵ６１０によりデコード処理対象の番組に対応するＰＩＤがＴＳ分離部７１０に設定される（ＳＱ２０）。チューナ９４０からＴＳが入力されたとき（ＳＱ２１）、ＴＳ分離部７１０は、チューナ９４０からのＴＳから映像用ＴＳパケット、音声用ＴＳパケット及びそれ以外のＴＳパケットをそれぞれ分離する（ＳＱ２２）。ＴＳ分離部７１０によって分離された映像用ＴＳパケットは、第１の記憶領域ＡＲ１に格納される。ＴＳ分離部７１０によって分離された音声用ＴＳパケットは、第２の記憶領域ＡＲ２に格納される。ＴＳ分離部７１０によって分離された映像用ＴＳパケット及び音声用ＴＳパケット以外のＴＳパケットは、ＰＳＩ／ＳＩとして第３の記憶領域ＡＲ３に格納される。この際、ＴＳ分離部７１０は、ＰＳＩ／ＳＩの中のＮＩＴ、ＰＭＴを抽出して第３の記憶領域ＡＲ３に格納する。

次にホストＣＰＵ６１０によって起動された映像デコーダ７３０は、第１の記憶領域ＡＲ１から映像用ＴＳパケットを読み出し（ＳＱ２３）、映像用ＥＳデータを生成し、該映像用ＥＳデータを第４の記憶領域ＡＲ４に格納する（ＳＱ２４）。

その後、映像デコーダ７３０は、第４の記憶領域ＡＲ４から映像用ＥＳデータを読み出して（ＳＱ２５）、Ｈ．２６４／ＡＶＣの規格に従ったデコード処理を行う。ここで、上述したように、本実施形態における並列動作が行われる。図３６では、デコード処理後の映像データが表示制御部７５０に直接供給されている（ＳＱ２６）が、例えばデコード処理後の映像データを、一旦、メモリ７２０の所定の記憶領域に書き戻し、その後、音声データの出力タイミングと同期を取りながら表示制御部７５０に供給することが望ましい。

こうして表示制御部７５０に供給された映像データに基づいて、表示ドライバ６４０が表示パネルを駆動する（ＳＱ２７）。

なお音声データの再生処理を行う音声デコーダ７４０についても、同様に、音声用ＴＳバッファとして設けられた第２の記憶領域ＡＲ２から音声用ＴＳパケットを読み出し、ＴＳヘッダ、ＰＥＳヘッダの解析を行って、音声用ＥＳデータを音声用ＥＳバッファとして設けられた第５の記憶領域ＡＲ５に格納する。

こうして第５の記憶領域ＡＲ５に格納された音声用ＥＳデータは、音声デコーダ７４０により、ＭＰＥＧ−２ＡＡＣの規格に従ったデコード処理が行われて、音声データとして第８の記憶領域ＡＲ８（図２９参照）に書き込まれる。

以上のような音声デコーダ７４０の動作は、映像デコーダ７３０の動作とは独立して行われる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。なお上記の実施形態又はその変形例では、地上デジタル放送に適用可能な例について説明したが、本発明は地上デジタル放送に適用可能なものに限定されるものではない。

また、本実施形態におけるデコード装置は、Ｈ．２６４／ＡＶＣに準拠したデコード処理に適用した場合について説明したが、これに限定されるものではなく、他の規格や、Ｈ．２６４／ＡＶＣ規格を発展させた規格に準拠したデコード処理に適用できることは言うまでもない。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態におけるデコード装置の構成要部のブロック図。 本実施形態の比較例におけるデコード装置の構成要部のブロック図。 本比較例におけるデコード装置の動作例の説明図。 本実施形態におけるデコード装置の動作例の説明図。 本実施形態が適用可能なＨ．２６４／ＡＶＣに準拠したデコード処理を行うデコード装置の構成例のブロック図。 図５のデコード装置の処理例のフロー図。 パラメータ解析部によるヘッダ解析処理の一例のフロー図。 ＣＡＶＬＣ部の処理の一例のフロー図。 図９（Ａ）、図９（Ｂ）、図９（Ｃ）はＣＡＶＬＣ演算の説明図。 図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）はゴロム符号の説明図。 ＣＡＶＬＣ部の動作例のフロー図。 逆量子化部の処理の説明図。 図１のＶＬＤプレサーチ部の動作例のフロー図。 図１のＶＬＤプレサーチ部の動作例のフロー図。 ＭＢパラメータデコード部の処理の例のフロー図。 図１５のイントラ予測モード処理の処理例のフロー図。 図１５のインタ予測モードの動きベクトル算出処理の処理例のフロー図。 図１５のインタ予測モードの動きベクトル算出処理の処理例のフロー図。 図１５のインタ予測モードの動きベクトル算出処理の処理例のフロー図。 図１５のインタ予測モードの動きベクトル算出処理の処理例のフロー図。 本実施形態の変形例におけるデコード装置の構成要部のブロック図。 本実施形態におけるデコード装置のハードウェア構成例のブロック図。 地上デジタル放送のセグメントの概念の説明図。 ＴＳの説明図。 ＰＥＳパケット及びセクションの説明図。 本実施形態の比較例におけるマルチメディア処理ＣＰＵを含む携帯電話機の構成例のブロック図。 本実施形態における情報再生装置を含む携帯電話機の構成例のブロック図。 本実施形態の画像処理ＩＣの構成例のブロック図。 図２８の画像処理ＩＣの動作説明図。 ホストＣＰＵによる再生処理の動作例のフロー図。 図３０の放送受信開始処理の動作例のフロー図。 画像処理ＩＣの放送受信開始処理における動作説明図。 図３０の放送受信終了処理の処理例のフロー図。 画像処理ＩＣの放送受信終了処理における動作説明図。 映像デコーダの動作例のフロー図。 画像処理ＩＣの映像デコーダの動作説明図。

符号の説明

１０ ストリームバッファ、 ２０ ＶＬＤプレサーチ部、 ２２ 第１のバッファ、
３０、２２０、８２０ ＭＢパラメータデコード部、４０ ＣＡＶＬＣ部、
４２ 第２のバッファ、 ５０ 予測部、 ５２ イントラ予測部、
５４ インタ予測部、 ６０ 逆量子化部、 ７０ 逆ＤＣＴ演算部、 ８０ 加算部、
１００、２００、５００、８００ デコード装置、 ２１０、８１０ ＶＬＤ部、
４５０ ＣＰＵ、 ４１０、７２０ メモリ、 ４１２ ＭＢバッファ、
４１４ 出力バッファ、 ４１６ データアクセス部、
４２０ デブロックフィルタ処理部、 ４３０、４３２ ダブルバッファ、
４３４ バッファ、 ５３０ パラメータ解析部、 ５５０ デブロックフィルタ、
５６０ 出力画像バッファ、 ５７０ 動き補償部、 ６００ 携帯電話機、
６１０ ホストＣＰＵ、 ６２０ ＲＡＭ、 ６３０ ＲＯＭ、
６４０ 表示ドライバ、 ６５０ ＤＡＣ、 ７００ 画像処理ＩＣ、
７１０ ＴＳ分離部、 ７３０ 映像デコーダ、 ７４０ 音声デコーダ、
７５０ 表示制御部、 ７６０ チューナＩ／Ｆ、 ７７０ ホストＩ／Ｆ、
７８０ ドライバＩ／Ｆ、 ７９０ オーディオＩ／Ｆ、 ９１０、９３０ アンテナ、
９４０ チューナ、 ９６０ 表示パネル、 ９７０ スピーカ

Claims (8)

1. 第１の可変長符号化処理後の第１のデータと第２の可変長符号化処理後の第２のデータとがストリーム化されたストリームデータをデコードするためのデコード装置であって、
   マクロブロック単位のパラメータデータに基づいてマクロブロックのモードの解析処理と前記第１の可変長符号化処理に対応する第１の可変長復号化処理とを行って、前記第２のデータが格納されるストリームバッファの先頭アドレスを求めるプレサーチ部と、
   前記第１の可変長復号化処理後のパラメータデータに基づいて前記第１のデータをデコードし、当該マクロブロックのパラメータ値を求めるパラメータデコード部と、
   前記第２のデータに対して、前記第２の可変長符号化処理に対応する第２の可変長復号化処理を行うデータデコード部とを含み、
   前記データデコード部が、
   前記プレサーチ部からの前記先頭アドレスに基づいて前記ストリームバッファから第２のデータを読み出し、該第２のデータに対して前記第２の可変長復号化処理を行うことを特徴とするデコード装置。
2. 請求項１において、
   前記パラメータデコード部と前記可変長データデコード部とが、前記プレサーチ部の処理後に並列動作することを特徴とするデコード装置。
3. 請求項１又は２において、
   前記パラメータデコード部が、
   前記ストリームバッファに格納されるデータに対して前記第１の可変長復号化処理を行って、該第１の可変長復号化処理後のパラメータデータに基づいて前記第１のデータをデコードすることを特徴とするデコード装置。
4. 請求項１乃至３のいずれかにおいて、
   前記第２の可変長復号化処理後のデータに対して逆量子化を行う逆量子化部と、
   前記逆量子化部の出力データに対して逆離散コサイン変換を行う逆離散コサイン変換演算部と、
   前記パラメータ値に基づいてインタ予測又はイントラ予測を行う予測部と、
   前記予測部の結果と前記逆離散コサイン変換演算部の結果とを加算する加算部とを含み、
   前記逆量子化部、前記逆離散コサイン変換演算部、前記予測部及び前記加算部が、前記パラメータデコード部及び前記データデコード部と並列動作することを特徴とするデコード装置。
5. 請求項１乃至４のいずれかにおいて、
   前記データデコード部が、
   ＣＡＶＬＣ（Context-based Adaptive Variable Length Coding）の復号化処理を行うことを特徴とするデコード装置。
6. 映像データ及び音声データの少なくとも１つを再生するための情報再生装置であって、
   映像データを生成するための第１のＴＳ（Transport Stream）パケット、音声データを生成するための第２のＴＳパケット、前記第１及び第２のＴＳパケット以外の第３のＴＳパケットを、トランスポートストリームから抽出する分離処理部と、
   前記第１のＴＳパケットが格納される第１の記憶領域と、前記第２のＴＳパケットが格納される第２の記憶領域と、前記第３のＴＳパケットが格納される第３の記憶領域とを有するメモリと、
   前記第１の記憶領域から読み出された前記第１のＴＳパケットに基づいて前記映像データを生成する映像デコード処理を行う映像デコーダと、
   前記第２の記憶領域から読み出された前記第２のＴＳパケットに基づいて前記音声データを生成する音声デコード処理を行う音声デコーダとを含み、
   前記映像デコーダが、請求項１乃至５のいずれか記載のデコード装置を含み、
   前記映像デコーダが、前記第１の記憶領域から前記第１のＴＳパケットを、前記音声デコーダとは独立して読み出し、該第１のＴＳパケットに基づいて前記映像デコード処理を行うと共に、
   前記音声デコーダが、前記第２の記憶領域から前記第２のＴＳパケットを、前記映像デコーダとは独立して読み出し、該第２のＴＳパケットに基づいて前記音声デコード処理を行うことを特徴とする情報再生装置。
7. 請求項６記載の情報再生装置と、
   前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含むことを特徴とする電子機器。
8. チューナと、
   前記チューナからのトランスポートストリームが供給される請求項６記載の情報再生装置と、
   前記情報再生装置に対し、前記映像デコード処理及び前記音声デコード処理の少なくとも１つの処理開始を指示するホストとを含むことを特徴とする電子機器。

Images