JP2008041825A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2008041825A
JP2008041825A JP2006212158A JP2006212158A JP2008041825A JP 2008041825 A JP2008041825 A JP 2008041825A JP 2006212158 A JP2006212158 A JP 2006212158A JP 2006212158 A JP2006212158 A JP 2006212158A JP 2008041825 A JP2008041825 A JP 2008041825A
Authority
JP
Japan
Prior art keywords
silicon
layer
forming
nitride film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006212158A
Other languages
Japanese (ja)
Inventor
Takuo Ohashi
拓夫 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006212158A priority Critical patent/JP2008041825A/en
Publication of JP2008041825A publication Critical patent/JP2008041825A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a gate insulation film containing nitrogen where nitrogen concentration near the interface to a gate electrode at the opposite side is increased while suppressing an increase in nitrogen concentration near the interface to the silicon substrate of a gate insulation film. <P>SOLUTION: A step for forming the gate insulation film 12 comprises: a nitride film formation step for forming an island-shaped SiN layer 22a on the silicon substrate 11; an oxide film formation step for forming an SiO<SB>2</SB>layer 21 at the interface at least between the silicon substrate 11 and the island-shaped SiN layer 22a using a wet oxidation method; and a nitride film growth step for growing SiN with the island-shaped SiN layer 22a as a seed, and forming a laminar SiN layer 22 for covering the surface of at least the SiO<SB>2</SB>layer 21. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関し、更に詳しくは、シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a nitrogen-containing gate insulating film is formed on a silicon substrate.

モバイル製品等の普及に伴い、DRAM(Dynamic Random Access Memory)等の半導体装置の低消費電力化が要請されている。半導体装置の低消費電力化を実現するために、MOSFET(Metal Insulator Semiconductor Field Effect Transistor)のゲート絶縁膜に窒素を導入することによって、ゲート絶縁膜を薄膜化する手法が採用されている。ゲート絶縁膜に導入した窒素は、ゲート絶縁膜の誘電率を向上させると共に、膜を貫通しての不純物の拡散を防止し、MOSFETの特性を向上させる。   With the spread of mobile products and the like, there is a demand for lower power consumption of semiconductor devices such as DRAM (Dynamic Random Access Memory). In order to reduce the power consumption of a semiconductor device, a technique is adopted in which the gate insulating film is thinned by introducing nitrogen into the gate insulating film of a MOSFET (Metal Insulator Semiconductor Field Effect Transistor). Nitrogen introduced into the gate insulating film improves the dielectric constant of the gate insulating film, prevents the diffusion of impurities through the film, and improves the characteristics of the MOSFET.

ところで、ゲート絶縁膜に窒素を導入する際には、シリコン基板との界面への窒素の拡散を抑制する必要がある。これは、シリコン基板との界面付近に窒素が蓄積すると、蓄積した窒素が不純物準位を形成し、しきい値電圧Vthの変動やばらつき、キャリアのモビリティー低下など、MOSFETの様々な特性劣化を引き起こすためである。シリコン基板との界面付近における窒素の蓄積を防ぐために、例えばシリコン基板上にSiO層を形成し、CVD(Chemical Vapor Deposition)法等を用いて、このSiO層上にSiN層を形成した2層構造のゲート絶縁膜が用いられている。 By the way, when introducing nitrogen into the gate insulating film, it is necessary to suppress diffusion of nitrogen to the interface with the silicon substrate. This is because when nitrogen accumulates in the vicinity of the interface with the silicon substrate, the accumulated nitrogen forms an impurity level, which causes various characteristics deterioration of the MOSFET, such as fluctuations and variations in threshold voltage Vth and reduced carrier mobility. To cause. In order to prevent accumulation of nitrogen in the vicinity of the interface with the silicon substrate, for example, a SiO 2 layer is formed on the silicon substrate, and a SiN layer is formed on the SiO 2 layer using a CVD (Chemical Vapor Deposition) method or the like 2 A layered gate insulating film is used.

シリコン基板上に順次に積層されたSiO層及びSiN層からなる2層構造のゲート絶縁膜については、例えば特許文献1に記載されている。
特開2002−203961号公報
For example, Patent Document 1 discloses a gate insulating film having a two-layer structure including a SiO 2 layer and a SiN layer sequentially stacked on a silicon substrate.
JP 2002-203961 A

ところで、SiN層の形成に際し、ゲート絶縁膜の信頼性向上を目的として、原子層蒸着(ALD:Atomic Layer Deposition)法を用いることが考えられる。ALD法を用いたSiN層の形成に際しては、シリコン単原子層の成膜、及び、成膜したシリコン単原子層の窒化によって原子レベルの厚みを有するSiN層を成膜し、このSiN層の成膜を繰り返すことによって所望の厚みを有するSiN層を形成する。ALD法では、原子レベルでの成膜の繰り返しによって所望の厚みの層を形成するため、良好な膜質を有する層を形成できる。   By the way, in forming the SiN layer, it is considered to use an atomic layer deposition (ALD) method for the purpose of improving the reliability of the gate insulating film. In forming the SiN layer using the ALD method, a SiN layer having an atomic level is formed by forming a silicon monoatomic layer and nitriding the formed silicon monoatomic layer, and forming the SiN layer. By repeating the film, a SiN layer having a desired thickness is formed. In the ALD method, a layer having a desired film quality can be formed because a layer having a desired thickness is formed by repeating film formation at the atomic level.

しかし、ALD法を用いたSiN層の成膜をSiO層上で行うと、SiN層中の窒素濃度が化学量論的組成での濃度よりも大幅に少なくなり、窒素濃度を充分に高めることが出来ない問題があった。良好な特性を有するMOSFETを得るためには、ゲート電極との界面付近のゲート絶縁膜の窒素濃度を充分に高めることが必須である。 However, when the SiN layer is formed on the SiO 2 layer using the ALD method, the nitrogen concentration in the SiN layer is significantly lower than that in the stoichiometric composition, and the nitrogen concentration is sufficiently increased. There was a problem that could not be. In order to obtain a MOSFET having good characteristics, it is essential to sufficiently increase the nitrogen concentration in the gate insulating film near the interface with the gate electrode.

本発明は、上記に鑑み、シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート絶縁膜のシリコン基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めることにより、良好な特性を有するMOSFETを形成可能な半導体装置の製造方法を提供することを目的とする。   In view of the above, the present invention is a method of manufacturing a semiconductor device in which a nitrogen-containing gate insulating film is formed on a silicon substrate, and the reverse is achieved while suppressing an increase in nitrogen concentration in the vicinity of the interface between the gate insulating film and the silicon substrate. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a MOSFET having good characteristics by increasing the nitrogen concentration in the vicinity of the interface with the side gate electrode.

上記目的を達成するために、本発明に係る半導体装置の製造方法は、窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、
前記窒素含有ゲート絶縁膜を形成するステップが、
シリコン基板上に島状のシリコン窒化膜を形成する窒化膜形成ステップと、
ウェット酸化法を用いて、少なくとも前記シリコン基板と前記島状のシリコン窒化膜との界面にシリコン酸化膜を形成する酸化膜形成ステップと、
前記島状のシリコン窒化膜を種として窒化シリコンを成長させ、少なくとも前記シリコン酸化膜の表面を覆う層状のシリコン窒化膜を形成する窒化膜成長ステップと、
を有する。
In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device for forming a nitrogen-containing gate insulating film,
Forming the nitrogen-containing gate insulating film comprises:
A nitride film forming step of forming an island-shaped silicon nitride film on the silicon substrate;
An oxide film forming step of forming a silicon oxide film at least at the interface between the silicon substrate and the island-shaped silicon nitride film using a wet oxidation method;
Growing a silicon nitride by using the island-shaped silicon nitride film as a seed, and forming a layered silicon nitride film covering at least the surface of the silicon oxide film; and
Have

本発明によれば、シリコン基板上に形成した島状のシリコン窒化膜を種として窒化シリコンを成長させるので、シリコン酸化膜上に成長させる場合と異なり、化学量論的組成に近い高い窒素濃度を有するシリコン窒化膜を形成できる。また、界面に沿って反応が進み易いウェット酸化によって、シリコン基板と島状のシリコン窒化膜との界面にシリコン酸化膜を形成するので、シリコン基板と島状のシリコン窒化膜との間にシリコン酸化膜を小さな厚みで且つ確実に介在させることが出来る。   According to the present invention, silicon nitride is grown using the island-shaped silicon nitride film formed on the silicon substrate as a seed. Therefore, unlike the case of growing on the silicon oxide film, a high nitrogen concentration close to the stoichiometric composition is obtained. A silicon nitride film can be formed. In addition, since the silicon oxide film is formed at the interface between the silicon substrate and the island-shaped silicon nitride film by wet oxidation, the reaction is likely to proceed along the interface, silicon oxide is formed between the silicon substrate and the island-shaped silicon nitride film. The film can be reliably interposed with a small thickness.

本発明の好適な態様では、前記窒化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含む。良好な膜質を有する島状のシリコン窒化膜を形成できる。この場合、好適には、前記窒化膜形成ステップは、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを繰り返し含む。繰り返しの回数を調節することによって、島状のシリコン窒化膜の厚みを制御できる。   In a preferred aspect of the present invention, the nitride film forming step includes sequentially depositing a silicon monoatomic layer and nitriding the silicon monoatomic layer. An island-like silicon nitride film having good film quality can be formed. In this case, preferably, the nitride film forming step repeatedly includes a step of depositing the silicon monoatomic layer and a step of nitriding the silicon monoatomic layer. By adjusting the number of repetitions, the thickness of the island-like silicon nitride film can be controlled.

本発明の好適な態様では、前記シリコン単原子層を堆積するステップは、基板温度を500℃未満、又は、堆積時間を70秒未満に設定して行う。シリコン基板上へのシリコン窒化膜の堆積が飽和しないようにすることによって、島状のシリコン窒化膜を形成できる。   In a preferred aspect of the present invention, the step of depositing the silicon monoatomic layer is performed by setting the substrate temperature to less than 500 ° C. or the deposition time to less than 70 seconds. By preventing the deposition of the silicon nitride film on the silicon substrate from being saturated, an island-shaped silicon nitride film can be formed.

本発明の好適な態様では、前記窒化膜成長ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを繰り返し行う。良好な膜質を有する層状のシリコン窒化膜を形成できる。   In a preferred aspect of the present invention, the nitride film growth step repeats a step of depositing a silicon monoatomic layer and a step of nitriding the silicon monoatomic layer. A layered silicon nitride film having good film quality can be formed.

本発明の好適な態様では、前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜成長ステップに後続し、前記層状のシリコン窒化膜の表面を窒化するステップを更に有する。ゲート絶縁膜におけるゲート電極との界面付近の窒素濃度を更に高めることが出来る。層状のシリコン窒化膜の表面の窒化は、例えばプラズマ窒化法で行ってもよい。   In a preferred aspect of the present invention, the step of forming the nitrogen-containing gate insulating film further includes the step of nitriding the surface of the layered silicon nitride film subsequent to the nitride film growth step. The nitrogen concentration in the vicinity of the interface with the gate electrode in the gate insulating film can be further increased. The nitridation of the surface of the layered silicon nitride film may be performed by, for example, a plasma nitriding method.

以下に、図面を参照し、本発明の実施形態を詳細に説明する。図1は、本発明の一実施形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す断面図である。半導体装置10は、シリコン基板11と、シリコン基板11上に形成されたゲート絶縁膜12と、ゲート絶縁膜12上に形成されたゲート電極13とを備える。ゲート絶縁膜12は、順次に積層されたSiO層21及びSiN層22から成り、ゲート電極13は、ホウ素が導入されたポリシリコンからなる。 Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present invention. The semiconductor device 10 includes a silicon substrate 11, a gate insulating film 12 formed on the silicon substrate 11, and a gate electrode 13 formed on the gate insulating film 12. The gate insulating film 12 is composed of a SiO 2 layer 21 and a SiN layer 22 which are sequentially stacked, and the gate electrode 13 is composed of polysilicon into which boron is introduced.

図2は、図1のゲート絶縁膜12を形成する手順を示すフローチャートである。図3(a)〜(d)は、図2の各ステップS11〜S14における、半導体装置10の断面をそれぞれ示す断面図である。公知の方法を用いて、シリコン基板11の表面部分にSTI(Shallow Trench Isolation)型の素子分離構造を形成し素子形成領域を区画した後、シリコン基板11表面の洗浄を行う。引き続き、図3(a)に示すように、ALD法を用いて、素子形成領域におけるシリコン基板11上に島状のSiN層22aを形成する(ステップS11)。   FIG. 2 is a flowchart showing a procedure for forming the gate insulating film 12 of FIG. FIGS. 3A to 3D are cross-sectional views showing cross sections of the semiconductor device 10 in steps S11 to S14 of FIG. Using a known method, an STI (Shallow Trench Isolation) type element isolation structure is formed on the surface portion of the silicon substrate 11 to partition the element formation region, and then the surface of the silicon substrate 11 is cleaned. Subsequently, as shown in FIG. 3A, an island-shaped SiN layer 22a is formed on the silicon substrate 11 in the element formation region by using the ALD method (step S11).

図4は、ステップS11を詳細に示すフローチャートである。ALD法による島状のSiN層22aの形成に際して、先ず、シリコン単原子層を形成する(ステップS21)。シリコン単原子層の成膜に際しては、例えばジクロロシランガスをプリカーサとし、その熱分解により行う。次いで、Nガスによるパージを充分に行い、反応室内のプリカーサを完全に除去する(ステップS22)。引き続き、NHプラズマを用いたプラズマ窒化によって、シリコン単原子層を窒化し、原子レベルの厚みを有するSiN層を形成する(ステップS23)。更に、Nガスによるパージを充分に行い、反応室内のNHプラズマを完全に除去する(ステップS24)。これらステップS21〜S24を繰り返す。 FIG. 4 is a flowchart showing step S11 in detail. When forming the island-shaped SiN layer 22a by the ALD method, first, a silicon monoatomic layer is formed (step S21). When forming a silicon monoatomic layer, for example, dichlorosilane gas is used as a precursor and is thermally decomposed. Next, the purge with N 2 gas is sufficiently performed, and the precursor in the reaction chamber is completely removed (step S22). Subsequently, the silicon monoatomic layer is nitrided by plasma nitridation using NH 3 plasma to form an SiN layer having an atomic level thickness (step S23). Further, the purge with N 2 gas is sufficiently performed to completely remove the NH 3 plasma in the reaction chamber (step S24). These steps S21 to S24 are repeated.

ところで、シリコン単原子層の成膜に際して、基板温度を500℃以上、例えば550℃とし、且つ、70秒が経過すると、シリコン基板11上へのシリコンの堆積が飽和し、シリコン基板11上を完全に覆う、約0.2nmの厚みを有するシリコン単原子層が形成される。シリコン基板11上を完全に覆うシリコン単原子層が形成されると、もはやシリコン基板11上に島状のSiN層22aを形成することが出来ない。   By the way, when the silicon monoatomic layer is formed, when the substrate temperature is set to 500 ° C. or higher, for example, 550 ° C. and 70 seconds elapse, the silicon deposition on the silicon substrate 11 is saturated, and the silicon substrate 11 is completely formed. A silicon monoatomic layer having a thickness of about 0.2 nm is formed. When the silicon monoatomic layer that completely covers the silicon substrate 11 is formed, the island-like SiN layer 22 a can no longer be formed on the silicon substrate 11.

従って、ステップS21では、シリコン基板11上へのシリコンの堆積が飽和しないように、基板温度を500℃未満に設定し、又は、堆積時間を70秒未満に設定する。基板温度を下げ、又は、堆積時間を短くすると、プリーカーサの分解及びシリコン基板11上へのシリコンの吸着が抑えられる。本実施形態では、例えば、基板温度を550℃に、堆積時間を50秒に設定する。ステップS23に際しては、例えば、基板温度を550℃に、堆積時間を140秒に設定する。   Accordingly, in step S21, the substrate temperature is set to less than 500 ° C. or the deposition time is set to less than 70 seconds so that the silicon deposition on the silicon substrate 11 is not saturated. When the substrate temperature is lowered or the deposition time is shortened, decomposition of the precursor and adsorption of silicon onto the silicon substrate 11 can be suppressed. In this embodiment, for example, the substrate temperature is set to 550 ° C., and the deposition time is set to 50 seconds. In step S23, for example, the substrate temperature is set to 550 ° C., and the deposition time is set to 140 seconds.

図2に戻り、ステップS11に後続し、シリコン基板11表面のウェット酸化を行う。ウェット酸化は、界面に沿って反応が進み易いため、島状のSiN層22aから露出するシリコン基板11の表面が酸化されると共に、シリコン基板11とSiN層22aとの界面に沿ってシリコン基板11の表面が酸化され、図3(b)に示すSiO層21が形成される(ステップS12)。このようなウェット酸化によって、シリコン基板11上に直接にSiO層21を形成する場合に比して、SiO層21を薄く形成できる。 Returning to FIG. 2, following step S11, wet oxidation of the surface of the silicon substrate 11 is performed. In the wet oxidation, since the reaction easily proceeds along the interface, the surface of the silicon substrate 11 exposed from the island-shaped SiN layer 22a is oxidized and the silicon substrate 11 is aligned along the interface between the silicon substrate 11 and the SiN layer 22a. The surface of is oxidized to form the SiO 2 layer 21 shown in FIG. 3B (step S12). By such wet oxidation, the SiO 2 layer 21 can be formed thinner than when the SiO 2 layer 21 is formed directly on the silicon substrate 11.

引き続き、ALD法を用いて、島状のSiN層22aを種としてSiNを成長させ、図3(c)に示すように、SiO層21の全面を覆う層状のSiN層22を形成する(ステップS13)。SiO層21及びSiN層22がゲート絶縁膜12を構成する。 Subsequently, by using the ALD method, SiN is grown using the island-shaped SiN layer 22a as a seed, and a layered SiN layer 22 covering the entire surface of the SiO 2 layer 21 is formed as shown in FIG. S13). The SiO 2 layer 21 and the SiN layer 22 constitute the gate insulating film 12.

ステップS13は、図4の手順に沿って行うが、基板温度や堆積時間の条件がステップS11とは異なる。ステップS21に際して、シリコン基板11上へのシリコンの堆積が飽和するように、基板温度を500℃以上に設定し、且つ、堆積時間を70秒以上に設定する。本実施形態では、例えば、基板温度を550℃に、堆積時間を70秒に設定する。ステップS23に際しては、例えば、基板温度を550℃、処理時間を140秒に設定する。   Step S13 is performed according to the procedure of FIG. 4, but the conditions of the substrate temperature and the deposition time are different from those of step S11. In step S21, the substrate temperature is set to 500 ° C. or higher and the deposition time is set to 70 seconds or longer so that silicon deposition on the silicon substrate 11 is saturated. In this embodiment, for example, the substrate temperature is set to 550 ° C., and the deposition time is set to 70 seconds. In step S23, for example, the substrate temperature is set to 550 ° C., and the processing time is set to 140 seconds.

ステップS13では、シリコン基板11上に形成された島状のSiN層22aを種としてSiNを成長させるので、SiO層上にSiNを成長させる場合と異なり、SiN層22中の窒素濃度を高めて、化学量論的組成での濃度に近づけることが出来る。また、島状のSiN層22aを種としてSiNを成長させるので、SiO層上にSiNを成長させる場合に比して、膜厚等のばらつきが小さなSiN層22を形成できる。 In step S13, SiN is grown using the island-shaped SiN layer 22a formed on the silicon substrate 11 as a seed. Therefore, unlike the case where SiN is grown on the SiO 2 layer, the nitrogen concentration in the SiN layer 22 is increased. , Close to the stoichiometric composition. Further, since SiN is grown using the island-like SiN layer 22a as a seed, the SiN layer 22 having small variations in film thickness and the like can be formed as compared with the case where SiN is grown on the SiO 2 layer.

更に、図3(d)に示すように、ゲート絶縁膜12に対するプラズマ窒化を行い、ゲート絶縁膜12の表面部分に窒素を導入する(ステップS14)。これによって、ゲート絶縁膜12の表面部分の窒素濃度を更に増加させることが出来る。   Further, as shown in FIG. 3D, plasma nitridation is performed on the gate insulating film 12, and nitrogen is introduced into the surface portion of the gate insulating film 12 (step S14). Thereby, the nitrogen concentration in the surface portion of the gate insulating film 12 can be further increased.

本実施形態の製造方法によれば、シリコン基板11上に形成した島状のSiN層22aを種としてSiNを成長させるので、SiO層上にSiNを成長させる従来の製造方法に比して、SiN層22中の窒素濃度を高めて、化学量論的組成での窒素濃度に近づけることが出来る。また、SiN層22の形成に後続してプラズマ窒化を行うことによって、ゲート絶縁膜12の表面部分の窒素濃度を更に高めることが出来る。 According to the manufacturing method of the present embodiment, SiN is grown using the island-shaped SiN layer 22a formed on the silicon substrate 11 as a seed. Therefore, compared with the conventional manufacturing method in which SiN is grown on the SiO 2 layer, The nitrogen concentration in the SiN layer 22 can be increased to approach the nitrogen concentration at the stoichiometric composition. Further, by performing plasma nitridation after the formation of the SiN layer 22, the nitrogen concentration in the surface portion of the gate insulating film 12 can be further increased.

界面に沿って反応が進み易いウェット酸化によって、シリコン基板11と島状のSiN層22aとの界面に沿ってSiO層21を形成するので、シリコン基板11とSiN層22aとの間にSiO層21を確実に介在させることが出来る。これによって、ゲート絶縁膜12のシリコン基板11との界面付近の窒素濃度や不純物準位を充分に抑制できる。 The reaction proceeds easily wet oxidation along the interface, so to form a SiO 2 layer 21 along the interface between the silicon substrate 11 and the island-like SiN layer 22a, SiO 2 between the silicon substrate 11 and the SiN layer 22a The layer 21 can be reliably interposed. As a result, the nitrogen concentration and the impurity level in the vicinity of the interface between the gate insulating film 12 and the silicon substrate 11 can be sufficiently suppressed.

界面に沿って反応が進み易いウェット酸化によって、シリコン基板11と島状のSiN層22aとの界面に沿ってSiO層21を形成するので、シリコン基板11上に直接にSiO層を形成する従来の製造方法に比して、SiO層21の厚みを小さくできる。これによって、ゲート絶縁膜12の誘電率を効果的に高めることが出来る。 The reaction proceeds easily wet oxidation along the interface, so along the interface between the silicon substrate 11 and the island-like SiN layer 22a to form the SiO 2 layer 21, directly to form a SiO 2 layer on a silicon substrate 11 Compared to the conventional manufacturing method, the thickness of the SiO 2 layer 21 can be reduced. Thereby, the dielectric constant of the gate insulating film 12 can be effectively increased.

本実施形態の製造方法では、膜を貫通しての不純物の拡散やリーク電流を抑制しつつ、酸化膜換算膜厚(EOT:Equivalent Oxide Thickness)が例えば2nmのゲート絶縁膜12を形成できる。   In the manufacturing method of the present embodiment, the gate insulating film 12 having an equivalent oxide thickness (EOT) of 2 nm, for example, can be formed while suppressing diffusion of impurities through the film and leakage current.

ところで、シリコン基板11との界面付近での窒素濃度の増加を抑制しつつ、ゲート電極13との界面付近での窒素濃度を高めるゲート絶縁膜12の形成方法として、従来より、熱酸化法等を用いてシリコン基板11上にSiO層を形成した後、CVD法等を用いてこのSiO層上にSiN層を形成する方法が知られている。また、シリコン基板11との界面付近での不純物準位を抑制する方法として、シリコン基板11上にSiN層を成膜した後、酸化処理を行い、酸化種をSiN層表面から導入してシリコン基板11との界面に拡散させて、不純物準位を消滅する方法がある。 By the way, as a method for forming the gate insulating film 12 that increases the nitrogen concentration in the vicinity of the interface with the gate electrode 13 while suppressing the increase in the nitrogen concentration in the vicinity of the interface with the silicon substrate 11, a thermal oxidation method or the like has been conventionally used. A method is known in which a SiO 2 layer is formed on a silicon substrate 11 and then a SiN layer is formed on the SiO 2 layer using a CVD method or the like. As a method for suppressing the impurity level in the vicinity of the interface with the silicon substrate 11, after forming a SiN layer on the silicon substrate 11, oxidation treatment is performed, and oxidized species are introduced from the surface of the SiN layer to form the silicon substrate. There is a method in which the impurity level is extinguished by diffusing it at the interface with H.

ところで、近年のDRAMで要求される2nm程度のEOTを実現するには、SiO層の膜厚を1nm程度に抑える必要がある。しかし、前者の方法では、SiO層の膜厚を1nm程度に抑えることは容易でない。また、後者の方法では、酸化種がSiN層中やその表面側で反応するため、シリコン基板との界面まで効率的に拡散させることは容易でない。 By the way, in order to realize the EOT of about 2 nm required in recent DRAMs, it is necessary to suppress the film thickness of the SiO 2 layer to about 1 nm. However, with the former method, it is not easy to suppress the thickness of the SiO 2 layer to about 1 nm. Further, in the latter method, since the oxidized species react in the SiN layer or on the surface side thereof, it is not easy to diffuse efficiently to the interface with the silicon substrate.

上記に対して、実施形態の製造方法では、シリコン基板11との界面付近での窒素濃度や不純物準位を抑制しつつ、ゲート電極13との界面付近での窒素濃度を効果的に高めることが出来る。従って、実施形態の製造方法を採用することとした。   On the other hand, in the manufacturing method of the embodiment, the nitrogen concentration near the interface with the gate electrode 13 can be effectively increased while suppressing the nitrogen concentration and impurity level near the interface with the silicon substrate 11. I can do it. Accordingly, the manufacturing method of the embodiment is adopted.

以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。   As described above, the present invention has been described based on the preferred embodiments. However, the method for manufacturing a semiconductor device according to the present invention is not limited to the configuration of the above-described embodiment, and various modifications can be made from the configuration of the above-described embodiment. Semiconductor device manufacturing methods that have been modified and changed are also included in the scope of the present invention.

本発明の一実施形態に係る半導体装置の製造方法で形成される半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device formed with the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図1のゲート絶縁膜を形成する手順を順次に示すフローチャートである。3 is a flowchart sequentially illustrating a procedure for forming the gate insulating film of FIG. 1. 図3(a)〜(d)は、図2の各ステップS11〜S14における、半導体装置の断面をそれぞれ示す断面図である。FIGS. 3A to 3D are cross-sectional views showing cross sections of the semiconductor device in steps S11 to S14 of FIG. 図2のステップS11、S13の手順を詳細に示すフローチャートである。It is a flowchart which shows the procedure of step S11, S13 of FIG. 2 in detail.

符号の説明Explanation of symbols

10:半導体装置
11:シリコン基板
12:ゲート絶縁膜
13:ゲート電極
21:SiO
22:SiN層
22a:島状のSiN層
10: Semiconductor device 11: Silicon substrate 12: Gate insulating film 13: Gate electrode 21: SiO 2 layer 22: SiN layer 22a: Island-like SiN layer

Claims (6)

窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、
前記窒素含有ゲート絶縁膜を形成するステップが、
シリコン基板上に島状のシリコン窒化膜を形成する窒化膜形成ステップと、
ウェット酸化法を用いて、少なくとも前記シリコン基板と前記島状のシリコン窒化膜との界面にシリコン酸化膜を形成する酸化膜形成ステップと、
前記島状のシリコン窒化膜を種として窒化シリコンを成長させ、少なくとも前記シリコン酸化膜の表面を覆う層状のシリコン窒化膜を形成する窒化膜成長ステップと、
を有することを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device for forming a nitrogen-containing gate insulating film,
Forming the nitrogen-containing gate insulating film comprises:
A nitride film forming step of forming an island-shaped silicon nitride film on the silicon substrate;
An oxide film forming step of forming a silicon oxide film at least at the interface between the silicon substrate and the island-shaped silicon nitride film using a wet oxidation method;
Growing a silicon nitride by using the island-shaped silicon nitride film as a seed, and forming a layered silicon nitride film covering at least the surface of the silicon oxide film; and
A method for manufacturing a semiconductor device, comprising:
前記窒化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含む、請求項1に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the nitride film forming step includes a step of depositing a silicon monoatomic layer and a step of nitriding the silicon monoatomic layer. 前記窒化膜形成ステップは、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを繰り返し含む、請求項2に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 2, wherein the nitride film forming step includes a step of depositing the silicon monoatomic layer and a step of nitriding the silicon monoatomic layer. 前記シリコン単原子層を堆積するステップは、基板温度を500℃未満、又は、堆積時間を70秒未満に設定して行う、請求項2又は3に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 2, wherein the step of depositing the silicon monoatomic layer is performed by setting a substrate temperature to less than 500 ° C. or a deposition time to less than 70 seconds. 前記窒化膜成長ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを繰り返し行う、請求項1〜4の何れか一に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein the nitride film growth step repeatedly includes a step of depositing a silicon monoatomic layer and a step of nitriding the silicon monoatomic layer. 前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜成長ステップに後続し、前記層状のシリコン窒化膜の表面を窒化するステップを更に有する、請求項1〜5の何れか一に記載の半導体装置の製造方法。   6. The semiconductor according to claim 1, wherein the step of forming the nitrogen-containing gate insulating film further includes a step of nitriding the surface of the layered silicon nitride film subsequent to the nitride film growth step. Device manufacturing method.
JP2006212158A 2006-08-03 2006-08-03 Method of manufacturing semiconductor device Pending JP2008041825A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212158A JP2008041825A (en) 2006-08-03 2006-08-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212158A JP2008041825A (en) 2006-08-03 2006-08-03 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008041825A true JP2008041825A (en) 2008-02-21

Family

ID=39176533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212158A Pending JP2008041825A (en) 2006-08-03 2006-08-03 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008041825A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062230A (en) * 2008-09-02 2010-03-18 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062230A (en) * 2008-09-02 2010-03-18 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus

Similar Documents

Publication Publication Date Title
JP2007281181A (en) Process for fabricating semiconductor device
JP4277268B2 (en) Method for manufacturing metal compound thin film, and method for manufacturing semiconductor device including the metal compound thin film
JP2006279019A (en) Method of forming thin film and method of manufacturing semiconductor device
JP2010056533A (en) Semiconductor device and method of manufacturing the same
JP2009272348A (en) Semiconductor device and method for manufacturing the same
KR20150090848A (en) Method for manufacturing semiconductor device
JP4762169B2 (en) Manufacturing method of semiconductor device
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
US7592234B2 (en) Method for forming a nitrogen-containing gate insulating film
JP2009206368A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2007123662A (en) Semiconductor device and manufacturing method thereof
JP2005064032A (en) Semiconductor device and its manufacturing method
JP4477981B2 (en) Manufacturing method of semiconductor device
JP2008041825A (en) Method of manufacturing semiconductor device
JP2008205065A (en) Semiconductor device and manufacturing method therefor
JP2007288084A (en) Insulating film, and its forming method
JP2008235397A (en) Method of manufacturing semiconductor device
JP5141321B2 (en) Manufacturing method of semiconductor device
JP5325759B2 (en) Manufacturing method of semiconductor device
JP4719422B2 (en) Manufacturing method of semiconductor device
JP2005285805A (en) Method of manufacturing semiconductor device
JP2006066706A (en) High dielectric film, method for manufacturing the same field effect transistor using the same, and semiconductor integrated circuit device
JP2005277318A (en) Semiconductor device having high dielectric thin film and manufacturing method for the semiconductor device
KR100680970B1 (en) Method for forming gate of semiconductor device
JP2005101503A (en) Semiconductor device, and manufacturing method thereof