JP2008039606A

JP2008039606A - 回転電機における部分放電信号の変換装置および表示方法

Info

Publication number: JP2008039606A
Application number: JP2006214812A
Authority: JP
Inventors: Hiroshi Kaneiwa; 浩志金岩; Masahiro Sakai; 正弘酒井; Yoshiyuki Inoue; 良之井上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-08-07
Filing date: 2006-08-07
Publication date: 2008-02-21

Abstract

【課題】回転電機の部分放電のデータ量を低減して絶縁劣化の傾向を診断することにある。
【解決手段】スイッチング回路１を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路２ａ，２ｂ、スイッチング回路３ａ，３ｂを通して入力されてピークホールド回路２ａ，２ｂに保持された正のピーク値および負のピーク値をディジタル変換するＡ／Ｄ変換回路４ａａ，４ｂおよびこのＡ／Ｄ変換回路によりディジタル変換された正のピーク値および負のピーク値を記憶するメモリ５からなる変換装置本体と、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻までスイッチング回路１をオンにし、取込時間間隔の取込み終了時刻と同時にスイッチング回路３ａ，３ｂをオンするタイミング信号を発生するタイミング信号発生手段７とを備える。
【選択図】図１

Description

本発明は、回転電機における部分放電信号のデータ量を低減する変換装置および表示方法に関する。

高電圧回転電機は、長期にわたり運用すると電気的、熱的、機械的や環境的なストレスにより、機器内部の電気絶縁体の劣化が進行する。この電気絶縁体が劣化すると最終的に絶縁破壊ひいては機器の故障に至ることから、機器の絶縁劣化を監視・診断することは機器の信頼性向上や運転管理の点から必要である。

回転電機の特に固定子巻線では、電気的、熱的および機械的ストレスが大きいことから、固定子巻線の絶縁劣化を監視・診断することが重要である。

ところで、回転電機における固定子巻線の絶縁体の劣化を検出する方法として、巻線の絶縁劣化に伴って発生するパルス状の部分放電信号を検出する方法がある。

一般に部分放電パルスは、放電電荷量や発生時間にばらつきがあるため、数十〜数百サイクル以上の交流電圧を連続的に検出し、この連続データから部分放電パルスを検出して統計的に処理される。

従来、このような連続的なデータを統計的に処理する場合、そのデータをサンプリングおよびディジタル化して、コンピュータに取込むことが多い（例えば、特許文献１および特許文献２）。
特開平０３−０１２５７４号公報特許登録第２５９０１７５号公報

しかるに、部分放電パルスは数ｋＨｚ〜ＧＨｚの周波数パルスであるため、正確に部分放電波形を検出・統計処理するには、サンプリング周波数が少なくとも部分放電パルスと同程度以上必要となる。

このため、通常連続した部分放電波形を含むデータをディジタル化すると、最低でも数Ｍ以上の膨大なデータ数となり、解析装置やコンピュータには多量の記憶容量が必要で、且つデータの伝送および解析に時間がかかるという問題があった。

本発明は上記のような問題点に鑑みてされたもので、部分放電のデータ量を低減して絶縁劣化の傾向を診断することができる回転電機における部分放電信号の変換装置および表示方法を提供することを目的とする。

本発明は上記の目的を達成するため、次のような手段により回転電機における部分放電信号の変換装置を構成するものである。

（１）本発明は、回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１および第２のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換するアナログ／ディジタル変換回路およびこのアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値を記憶するメモリからなる変換装置本体と、この変換装置本体の前記第1及び第２のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第１のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第２のスイッチング回路をオンにして、前記アナログ／ディジタル変換回路によりディジタル変換された部分放電信号波形の正のピーク値及び負のピーク値を前記メモリに記憶する。

（２）本発明は、回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１および第２のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換するアナログ／ディジタル変換回路およびこのアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値を記憶するメモリからなる第1の変換装置本体及び第２の変換装置本体と、これら第1及び第２の変換装置本体の第1のスイッチング回路及び第２のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第1の変換装置本体の第１のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第２のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第１の変換装置本体の第２のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第１のスイッチング回路をオンにして連続して発生する部分放電信号波形を前記第１及び第２の変換装置本体のアナログ／ディジタル変換回路によりそれぞれ変換された部分放電信号波形の正のピーク値及び負のピーク値を前記メモリに記憶する。

本発明によれば、回転電機における部分放電のデータ量を低減して絶縁劣化の傾向を診断することができる。

まず、本発明の実施形態を説明するにあたり、回転電機の運転中、もしくは部分放電試験中において、部分放電を検出する方法について図３により説明する。

図３に示すように商用周波数電圧源１４より高電圧が印加される絶縁体１５に結合コンデンサ１７によりアナログ検出回路１８を静電結合して部分放電を検出する方法と、絶縁体１６の近傍にアンテナなどの電磁波検出器１９を設置し、この電磁波検出器１９により検出される電磁波から部分放電を検出する方法とがある。

なお、図中１６は絶縁体１５に存する欠陥を示し、また２０は接地点を示している。

図４は上記部分放電検出方法により検出された部分放電信号Ｓｄｃの典型的な波形を示すもので、伝搬や検出回路によりゼロレベル０からパルス状に立ち上がり、振動しながら再びゼロレベル０まで減衰する波形を示している。

一般に部分放電は、数ｋＨｚ〜ＧＨｚ程度の周波数帯域を持つが、検出回路が持つ検出周波数帯域を持たせることによって制限される場合もある。図４の部分放電信号波形Ｓｄｃは第１波のピークが正の極性を示すが、これとは逆に第１波のピークが負の極性をとる場合もある。

かかる部分放電信号Ｓｄｃにおいて、その大きさが絶縁劣化の程度と比例する場合が多いことから、部分放電信号Ｓｄｃの大きさを検出することによって、絶縁劣化の傾向を把握することができる。そこで、部分放電信号Ｓｄｃの大きさを示す指標の一つであるパルスのピーク値を検出することによって絶縁劣化の傾向が把握できる。

ここで、パルスピーク値をサンプリングにより検出する方法について述べると、図４に示すようにサンプリング周期Ｔｓは少なくともパルス立ち上がり時間Ｔｄよりも短くし、パルスピーク値の検出漏れを防ぐことが必要なため、立ち上がり時間よりも短い間隔でサンプリングしている。例えば、図４の場合では、１つの部分放電パルスに対してサンプリング点Ｓｐは２５個必要になる。

本発明では、１つの部分放電パルスに対して必要なサンプリング点数を最小にしてデータ量を低減し、絶縁診断を可能にするものである。

以下本発明の実施形態について図面を参照して説明する。

（第１の実施形態）
図１は本発明による回転電機における部分放電信号の変換装置の第１の実施形態を示すブロック構成図である。

図１において、１は部分放電信号が入力されるスイッチング回路、２ａはスイッチング回路１を通して取込まれる部分放電信号の正のピーク値をホールドする正のピークホールド回路、２ｂはスイッチング回路１を通して取込まれる部分放電信号の負のピーク値をホールドする負のピークホールド回路、３ａ，３ｂは正のピークホールド回路２ａおよび負のピークホールド回路２ｂでホールドされた正のピーク値および負のピーク値が入力されるスイッチング回路、４ａ，４ｂはスイッチング回路３ａ，３ｂを通して取込まれる正のピーク値および負のピーク値をディジタル変換するアナログ／ディジタル（Ａ／Ｄ）変換器、５はこれらＡ／Ｄ変換器４ａ，４ｂによりディジタル変換されたデータを記憶するメモリ、６はスイッチング回路１，３ａ，３ｂを開閉させるタイミング信号を発生するタイミング信号発生回路で、これらは部分放電信号の変換装置を構成している。

一方、７は部分放電信号の変換装置の外部に設置された表示装置で、メモリ５に記憶されたデータを表示処理して表示するものである。

上記スイッチング回路１およびスイッチング回路３ａ，３ｂは、タイミング信号発生回路６からのタイミング信号により開閉するもので、図２（ａ），（ｂ）に示すようにスイッチング回路１，３ａ，３ｂはある時刻ｔ１に達すると閉じ（ＯＮ）、ある取込み間隔Ｔ後の時刻ｔ２になると開（ＯＦＦ）いて、正および負のピークホールド回路２ａ，２ｂでホールドされた正のピーク値および負のピーク値をＡ／Ｄ変換器４ａ，４ｂに与える機能を有している。

次に上記のように構成された回転電機における部分放電信号の変換装置の作用を述べる。

いま、タイミング信号発生回路６に図５に示すような部分放電信号に対してスイッチング回路１，３ａ，３ｂをＯＮ，ＯＦＦするタイミング信号が発生するように次のように設定されているものとする。

事前にある１つの部分放電信号波形Ｓｄｃを観測して、この部分放電信号波形Ｓｄｃの最大振幅値Ａｐ１とこの最大振幅値Ａｐ１の１／１０の値Ａｐ２とを求め、部分放電信号波形Ｓｄｃが最大振幅値Ａｐ１の１／１０の値Ａｐ２と最初に交わる立ち上がり時刻ｔ１ａから最大振幅値Ａｐ１の１／１０の値Ａｐ２まで減衰する減衰時刻ｔ２ａまでに要するパルス振動時間間隔Ｔｐ以上の取込時間間隔Ｔを設定する。

このようにタイミング信号発生回路６に部分放電信号の取込時間間隔Ｔが設定された状態で、時刻ｔ１に部分放電信号波形が入力されると、スイッチング回路１のオンにより正のピークホールド回路２ａと負のピークホールド回路２ｂの並列回路に部分放電信号波形が入力され、正のピーク値Ｐｐが正のピークホールド回路２ａにホールドされ、負のピーク値Ｐｎが負のピークホールド回路２ｂに保持される。

そして、取込み間隔Ｔの時刻ｔ２に達すると、スイッチング回路３ａ，３ｂのオンにより正のピーク値Ｐｐおよび負のピーク値Ｐｎがそれぞれアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂに入力され、Ａ／Ｄ変換された後、メモリ５に記憶される。

図６は図１のメモリ５に記憶された部分放電データを示し、アドレス領域８に取込番号１が書き込まれ、正のピーク記憶領域９に例えばディジタルピーク値１５．６が書き込まれると共に、負のピーク記憶領域１０に例えばディジタルピーク値−１１．３が書き込まれる。

このメモリ５に記憶された部分放電データが外部の表示装置７に取込まれると、この表示装置７では部分放電の正のピーク値９および負のピーク値１０との関係を表示する。

このように図１のＡ／Ｄ変換器４ａ，４ｂより得られるデータ数は、正のピークディジタル値９及び負のピークディジタル値１０の２点であり、図４に示すサンプリングにより部分放電検出する方法に比べて、データ数を減らすことができる。

このように本発明の第１の実施形態では、ある１つの部分放電信号波形の立上時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔を設定し、スイッチング回路１のスイッチングにより取込時間内での部分放電波形の正のピーク値と負のピーク値のみを正のピークホールド回路２ａ及び負のピークホールド回路２ｂに保持し、取込時間後にスイッチング回路４ａ，４ｂのスイッチングによりこれら正のピークホールド回路２ａ及び負のピークホールド回路２ｂに保持された正のピーク値及び負のピーク値をＡ／Ｄ変換器４ａ,４ｂに与えてディジタル変換し、その最大値あるいは最小値をメモリ５に記憶するようにしたので、回転電機の部分放電のデータ量を低減して絶縁劣化状態の診断を行うことができる。

（第２の実施形態）
図７は本発明による回転電機における部分放電信号の変換装置の第２の実施形態を示すブロック構成図である。

第１の実施形態では、１つの部分放電信号波形から正のピーク値及び負のピーク値を求めてディジタル変換し、その最大値あるいは最小値を記憶する場合について説明したが、図８に示すように２つの部分放電信号波形が連続して発生する場合には次のような理由から適用することができない。

すなわち、第１の実施形態において、図８に示すような２つの部分放電信号波形が連続して入力される場合、時刻ｔ１とｔ２の間で発生した第１の部分放電信号波形Ｓｄｃ１の正のピーク値Ｐｐ１と負のピーク値Ｐｎ１をメモリ５に取込むことは可能であるが、メモリ５に取込む時刻ｔ２後は図１の正のピークホールド回路２ａと負のピークホールド回路２ｂの前段に有するスイッチング回路１がオフとなっているため、時刻ｔ２直後に発生した部分放電信号波形Ｓｄｃ２のピーク値を取込むことができないという問題がある。

第２の実施形態では、図７に示すように部分放電信号が入力されるスイッチング回路１、このスイッチング回路１を通して取込まれる部分放電信号の正のピーク値及び負のピーク値をホールドする正のピークホールド回路２ａ及び負のピークホールド回路２ｂ、正のピークホールド回路２ａ及び負のピークホールド回路２ｂでホールドされた正のピーク値および負のピーク値が入力されるスイッチング回路３ａ，３ｂ、スイッチング回路３ａ，３ｂを通して取込まれる正のピーク値および負のピーク値をディジタル変換するアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂ、これらＡ／Ｄ変換器４ａ，４ｂによりディジタル変換されたデータを記憶するメモリ５からなる第１の変換装置本体２１及び第２の変換装置本体２２を備え、これら第１の変換装置本体２１及び第２の変換装置本体２２のスイッチング回路１，３ａ，３ｂをタイミング信号発生回路７から発生するタイミング信号により次のようにオン、オフするようにしたものである。

このタイミング信号発生回路６は、図８に示すような２つの連続して発生する部分放電信号波形に対して、図５の分部分放電信号の場合と同様の方法を適用して時刻ｔ１，ｔ２，ｔ３間の取込時間間隔Ｔをそれぞれ設定し、第１の変換装置本体２１のスイッチング回路１を時刻ｔ１で発生するタイミング信号によりオン、時刻ｔ２で発生するタイミング信号によりスイッチング回路３ａ，３ｂをオンとし、この時刻ｔ２で発生するタイミング信号により第２の変換装置本体２２のスイッチング回路１をオン、時刻ｔ３で発生するタイミング信号によりスイッチング回路３ａ，３ｂをオンとするものである。

このような構成の部分放電信号の変換装置において、図８に示すような部分放電信号波形Ｓｄｃ１が時刻ｔ１に入力されると、第１の変換装置本体２１はスイッチング回路１のオンにより正のピークホールド回路２ａと負のピークホールド回路２ｂの並列回路に第１の部分放電信号波形が入力され、正のピーク値Ｐｐ１が正のピークホールド回路２ａにホールドされ、負のピーク値Ｐｎ１が負のピークホールド回路２ｂに保持される。

そして、取込時間間隔Ｔの時刻ｔ２に達すると、スイッチング回路３ａ，３ｂのオンにより正のピーク値Ｐｐ１および負のピーク値Ｐｎ１がそれぞれアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂに入力され、Ａ／Ｄ変換された後、メモリ５に記憶される。

この取込み間隔Ｔの時刻ｔ２に達した時点で第２の変換装置本体２２は、スイッチング回路１のオンにより正のピークホールド回路２ａと負のピークホールド回路２ｂの並列回路に第２の部分放電信号波形Ｓｄｃ２が入力され、正のピーク値Ｐｐ２が正のピークホールド回路２ａにホールドされ、負のピーク値Ｐｎ２が負のピークホールド回路２ｂに保持される。

そして、取込時間間隔Ｔの時刻ｔ３に達すると、スイッチング回路３ａ，３ｂのオンにより正のピーク値Ｐｐ２および負のピーク値Ｐｎ２がそれぞれアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂに入力され、Ａ／Ｄ変換された後、メモリ５に記憶される。

図９は図７に示す第１の変換装置本体２１及び第２の変換装置本体２２のメモリ５に記憶された第１の部分放電信号波形及び第２の部分放電信号波形のデータを示し、アドレス領域８に時刻ｔ１及びｔ２を示す連続した取込番号１と２が書き込まれ、各取込番号に対応する正のピーク記憶領域９に例えばディジタルピーク値１５．６及び１０．２が書き込まれると共に、負のピーク記憶領域１０に負のディジタルピーク値−１１．３及び−６．５が書き込まれる。

このように本発明の第２の実施形態では、ある１つの部分放電信号波形の立上時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔を設定し、スイッチング回路１のスイッチングにより取込時間内での部分放電波形の正のピーク値と負のピーク値のみを正のピークホールド回路２ａ及び負のピークホールド回路２ｂに保持し、取込時間後にスイッチング回路３ａ，３ｂのスイッチングによりこれら正のピークホールド回路２ａ及び負のピークホールド回路２ｂに保持された正のピーク値及び負のピーク値をＡ／Ｄ変換器４ａ,４ｂに与えてディジタル変換し、その最大値あるいは最小値をメモリ５に記憶する第１の変換装置本体２１及び第２の変換装置本体２２を備え、タイミング信号発生回路６から発生するタイミング信号により第１の変換装置本体２１の正及び負のピークホールド回路２ａ，２ｂで保持された正及び負のピーク値をディジタル変換してメモリ５に取込むのと同じタイミングで第２の変換装置本体２２の正及び負のピークホールド回路２ａ，２ｂに部分放電信号波形の正及び負のピーク値を保持し、第１の変換装置２１の取込時間と同じ取込時間後に正及び負のピークホールド回路２ａ，２ｂで保持された正及び負のピーク値をディジタル変換してメモリ５に記憶するようにしたので、連続して発生した部分放電信号を取り逃がすことなく変換でき、回転電機の部分放電のデータ量を低減して絶縁劣化状態の診断を行うことができる。

（第３の実施形態）
図１０は本発明による回転電機における部分放電信号の変換装置の第３の実施形態を示すブロック構成図で、図７と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。

第３の実施形態では、図１１に示すような連続する３以上の部分放電信号波形を変換する場合、第１の変換装置本体２１及び第２の変換装置本体２２のメモリ５にＡ／Ｄ変換器４ａ，４ｂによりディジタル変換された正及び負のピーク値と共に、第１の変換装置本体２１及び第２の変換装置本体２２のスイッチング回路１，３ａ，３ｂに与えるタイミング信号に同期させて各部分放電信号波形の取込み開始時刻ｔ１，ｔ２，ｔ３，……を記憶させるようにしたものである。

このような構成の部分放電信号の変換装置とすれば、図１１に示すような連続する３以上の部分放電信号波形に対して、第１の変換装置本体２１は図５と同じ方法で時刻ｔ１とｔ２の間に発生した最初の部分放電信号波形の正のピーク値Ｐｐと負のピーク値Ｐｎを検出し、その取込み開始時刻ｔ１と共にメモリ５に記憶することができる。第２の変換装置本体２２ではスイッチング回路１へのタイミング信号と時刻ｔ２とを、スイッチング回路３ａ，３ｂへのタイミング信号と時刻ｔ３とを一致させることにより、第２の変換装置本体２２は時刻ｔ２と同時に部分放電信号波形の取込みを開始し、第１の変換装置本体２１に続いて時刻ｔ２と時刻ｔ３の取込時間間隔Ｔで発生した部分放電信号波形Ｓｄｃの正のピーク値Ｐｐと負のピーク値Ｐｎを逃がすことなく取込み、取込み開始時刻ｔ２をメモリ５に記憶することができる。

図１２は図１０の第１の変換装置本体２１及び第２の変換装置本体２２のメモリ５に記憶された部分放電データを示し、アドレス領域８に取込番号１，２，…が書き込まれ、各取込番号に対応する時刻領域１１に検出時刻ｔ１，ｔ２，…及び正のピーク記憶領域９にディジタルピーク値が書き込まれると共に、負のピーク記憶領域１０に負のディジタルピーク値がそれぞれ書き込まれる。

このメモリ５に記憶された部分放電データが外部の表示装置７に取込まれると、これらのデータに表示処理が施され、部分放電の時間と正のピークディジタル値Ｐｐおよび負のピークディジタル値Ｐｎの関係をクラフとして表示される。

図１３は表示処理が施された部分放電信号波形の正のピーク値と負のピーク値をグラフ化したもので、メモリ５に記憶された部分放電データを横軸に検出時刻ｔ、縦軸にピーク値の大きさとして正のピーク値の絶対値Ｐｐ及び負のピーク値の絶対値Ｐｎを実線及び点線の折れ線グラフで示している。

このように絶縁劣化の指標の一つである部分放電波形の正及び負のピーク値Ｐｐ，Ｐｎの時刻変化をグラフ化して表すことにより、回転電機の絶縁劣化状態を把握することができる。

このように第３の実施形態では、第１の変換装置本体２１及び第２の変換装置本体２２のメモリ５にＡ／Ｄ変換器４ａ，４ｂによりディジタル変換された正及び負のピーク値と共に、第１の変換装置本体２１及び第２の変換装置本体２２のスイッチング回路１，３ａ，３ｂに与えるタイミング信号に同期させて各部分放電信号波形の取込み開始時刻ｔ１，ｔ２，ｔ３，……を記憶させるようにしたので、連続して発生した複数の部分放電信号波形を取り逃がすことなく変換でき、また絶縁劣化を表す部分放電波形のピーク値の時刻変化をグラフとして表すことにより回転電機の部分放電のデータ量を低減して絶縁劣化状態の診断を行うことができる。

（第４の実施形態）
図１４は本発明による回転電機における部分放電信号の変換装置の第４の実施形態を示すブロック構成図である。

第４の実施形態では、図１４に示すように部分放電信号が入力されるスイッチング回路１、このスイッチング回路１を通して取込まれる部分放電信号の正のピーク値及び負のピーク値をホールドする正のピークホールド回路２ａ及び負のピークホールド回路２ｂ、正のピークホールド回路２ａ及び負のピークホールド回路２ｂでホールドされた正のピーク値および負のピーク値が入力されるスイッチング回路３ａ，３ｂ、スイッチング回路３ａ，３ｂを通して取込まれる正のピーク値および負のピーク値をディジタル変換するアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂ、これらＡ／Ｄ変換器４ａ，４ｂによりディジタル変換されたデータを記憶するメモリ５、回転電機に印加される交流電圧の位相波形が入力されるスイッチング回路１ａ及びこのスイッチング回路１ａを通して取込まれる取込み開始時の位相角をディジタル変換してメモリ５に記憶するアナログ／ディジタル（Ａ／Ｄ）変換器４ｃからなる第１の変換装置本体２３及び第２の変換装置本体２４を備え、これら第１の変換装置本体２３及び第２の変換装置本体２４のスイッチング回路１，１ａ，３ａ，３ｂをタイミング信号発生回路７から発生するタイミング信号により次のようにオン、オフするようにしたものである。

このタイミング信号発生回路７は、図１５に示すように連続して発生する複数の部分放電信号波形Ｓｄｃ及び商用周波数の交流電圧波形Ｖに対して、図５の分部分放電信号の場合と同様の方法を適用して時刻ｔ１，ｔ２，ｔ３，…，ｔｎ間の取込時間間隔Ｔをそれぞれ設定し、第１の変換装置本体２３のスイッチング回路１ａ，１を時刻ｔ１で発生するタイミング信号によりオン、時刻ｔ２で発生するタイミング信号によりスイッチング回路３ａ，３ｂをオンとし、この時刻ｔ２で発生するタイミング信号により第２の変換装置本体２４のスイッチング回路１ａ，１をオン、時刻ｔ３で発生するタイミング信号によりスイッチング回路３ａ，３ｂをオンにするという具合に各時刻間の取込時間間隔Ｔ毎に第１の変換装置本体２３と第２の変換装置本体２４とを交互に巡回させるものである。

このような構成の部分放電信号の変換装置において、図１５に示すような部分放電信号波形Ｓｄｃおよび商用周波数の交流電圧Ｖが第１の変換装置本体２３に入力されると、この第１の変換装置本体２３は図５と同じ方法で最初の取込時間内での部分放電信号波形の正のピーク値および負のピーク値のみを正および負のピークホールド回路２ａ，２ｂで保持し、取込時間後にＡ／Ｄ変換回路４ａ，４ｂによってディジタル変換された正のピーク値および負のピーク値とをその取込み時刻での電圧位相角と共にメモリ５に記憶する。

また、第２の変換装置本体２４も第１の変換装置本体２３と同様にして、第１の変換装置本体２３のメモリ５で記憶した次の取込み時間内で取込みを逃がすことなく部分放電信号波形の正のピーク値および負のピーク値のみを正および負のピークホールド回路２ａ，２ｂで保持し、取込時間後にＡ／Ｄ変換回路３Ａ，３Ｂによってディジタル変換された正のピーク値および負のピーク値をその取込み時刻での電圧位相角と共にメモリ５に記憶する。

図１６は図１４の第１の変換装置本体２３及び第２の変換装置本体２４のメモリ５に記憶された部分放電データを示し、アドレス領域８に取込番号１，２，…が書き込まれ、各取込番号に対応する位相領域１１に取込み位相、及び正のピーク記憶領域９にディジタルピーク値が書き込まれると共に、負のピーク記憶領域１０に負のディジタルピーク値がそれぞれ書き込まれる。

この第１の変換装置本体２３及び第２の変換装置本体２４のメモリ５に記憶された部分放電データが外部の表示装置７に取込まれると、これらのデータは表示処理され、図１７に示すように図１６の部分放電データを横軸に取込み位相、縦軸にピーク値の大きさとして正のピーク値Ｐｐおよび負のピーク値Ｐｎの絶対値を点クラフとして表示される。

図１７の（イ）は電圧位相信号Ｖの１サイクル分、（ロ）は部分放電が殆ど発生していない場合の位相−ピーク値分布、（ハ）は部分放電が特定の位相角（例えば図示するように位相角０〜９０度、１８０度〜２７０度近辺）に固まって発生している場合の位相−ピーク値分布を示している。

したがって、回転電機で部分放電が発生している場合にはある特定の位相に固まって発生する傾向が強く、図１７に示すような取込み位相とピーク値との関係を表すことによって部分放電の発生、すなわち絶縁劣化の状態を把握することができる。

このように本発明の第４の実施形態では、第１の変換装置本体２３の正および負のピークホールド回路２ａ，２ｂで保持された正および負のピーク値をディジタル変換してメモリ５に記憶するのと同じタイミングで第２の変換装置本体２４で部分放電信号波形を正および負のピークホールド回路２ａ，２ｂに接続し、第１の変換装置本体２３のピークホールド回路２ａ，２ｂで保持された正および負のピーク値をディジタル変換しこれに加えて電圧位相をメモリ５に記憶するのと同じタイミングで第２の変換装置本体２４で部分放電信号波形の正および負のピーク値を正および負のピークホールド回路２ａ，２ｂに保持することによって、連続して発生した部分放電信号波形を取り逃がすことなく、変換でき、また、表示装置に絶縁劣化を表す部分放電波形のピーク値の位相分布を表すことにより、回転で電機の部分放電のデータ量を低減して絶縁診断を行なうことが可能となる。

（第５の実施形態）
図１８は本発明による回転電機における部分放電信号の変換装置の第５の実施形態を示すブロック構成図で、図７と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分について述べる。

第５の実施形態では、第１の変換装置本体２１および第２の変換装置本体２２において、Ａ／Ｄ変換回路４ａ，４ｂとメモリ５との間にディジタル変換された正のピーク値および負のピーク値を予め設定されたある閾値とそれぞれ比較する比較器２５を設け、正および負のピーク値の一方でも閾値以上であれば正および負のピーク値をメモリ５に記憶するようにしたものである。

このような構成の部分放電信号の変換装置において、図１９に示すような部分放電信号波形Ｓｄｃ１が時刻ｔ１に入力されると、第１の変換装置本体２１のスイッチング回路１が開となり、正のピークホールド回路２ａと負のピークホールド回路２ｂに部分放電信号波形が入力され、正のピーク値Ｐｐ１が正のピークホールド回路２ａに、負のピーク値Ｐｎ１が負のピークホールド回路２ｂにそれぞれ保持される。

次に取込時間間隔Ｔの時刻ｔ２に達すると、スイッチング回路３ａ，３ｂが開となり、正のピーク値Ｐｐ１および負のピーク値Ｐｎ１がそれぞれアナログ／ディジタル（Ａ／Ｄ）変換器４ａ，４ｂによりディジタル変換された後、比較器２５に取込まれる。

この比較器２５では、正および負のピーク値と予め設定された閾値±Ｌｐとを比較し、正および負のピーク値の一方でも閾値±Ｌｐ以上であれば正および負のピーク値をメモリ５に記憶する。

また、第２の変換装置本体２２では、時刻ｔ２でスイッチング回路１がオンとなり、正のピークホールド回路２ａと負のピークホールド回路２ｂに次の部分放電信号波形が入力されるが、この部分放電信号波形の正のピーク値、負のピーク値は何れも予め設定された閾値±Ｌｐより小さいため、取込時間間隔Ｔの時刻ｔ３でスイッチング回路３ａ，３ｂがオンとなり、Ａ／Ｄ変換器４ａ，４ｂを経て正のピーク値、負のピーク値が比較器２５に取込まれても、メモリ５には記憶されない。

図２０は図１８に示す第１の変換装置本体２１及び第２の変換装置本体２２のメモリ５に記憶された部分放電信号波形のデータを示し、アドレス領域８にこの例では取込番号１と３が書き込まれ、各取込番号に対応する正のピーク記憶領域９に例えばディジタルピーク値１５．６及び１０．２が書き込まれると共に、負のピーク記憶領域１０に負のディジタルピーク値−１１．３及び−６．５が書き込まれる。

このように本発明の第５の実施形態では、第１の変換装置２１および第２の変換装置２２の正および負のピークホールド回路２ａ，２ｂで保持された正のピーク値および負のピーク値をＡ／Ｄ変換器４ａ，４ｂによりディジタル変換して比較器２５に取込み、これら正および負のピーク値を予め設定された閾値と比較して閾値より大きいピーク値をメモリ５に記憶するようにしたので、多数のノイズ信号のピーク値が存在していても、これらのノイズ信号が閾値以下であれば除去することが可能となり、回転電機の部分放電のデータ量を低減して絶縁診断を行うことができる。

本発明による回転電機における部分放電信号の変換装置の第１の実施形態を示すブロック構成図。同実施形態におけるスイッチング回路の動作説明図。回転電機の運転中または部分放電試験中における部分放電の検出方法を説明するための回路図。パルスピーク値をサンプリングにより検出する方法の説明するための波形図。本発明の第１の実施形態の作用を説明するための部分放電信号波形図。同実施形態におけるメモリに記憶された部分放電データを示す図。本発明による回転電機における部分放電信号の変換装置の第２の実施形態を示すブロック構成図。同実施形態の作用を説明するための部分放電信号波形図。同実施形態におけるメモリに記憶された部分放電データを示す図。本発明による回転電機における部分放電信号の変換装置の第３の実施形態を示すブロック構成図。同実施形態の作用を説明するための部分放電信号波形図。同実施形態におけるメモリに記憶された部分放電データを示す図。同実施形態において、表示装置に表示された部分放電状態を示す図。本発明による回転電機における部分放電信号の変換装置の第４の実施形態を示すブロック構成図。同実施形態の作用を説明するための部分放電信号波形図。同実施形態におけるメモリに記憶された部分放電データを示す図。同実施形態において、表示装置に表示された電圧位相角に対応させた部分放電状態を示す図。本発明による回転電機における部分放電信号の変換装置の第５の実施形態を示すブロック構成図。同実施形態の作用を説明するための部分放電信号波形図。同実施形態におけるメモリに記憶された部分放電データを示す図。

符号の説明

１，１ａ，３ａ，３ｂ…スイッチング回路、２ａ，２ｂ…正および負のピークホールド回路、４ａ，４ｂ，４ｃ…Ａ／Ｄ変換器、５…メモリ、６…タイミング信号発生回路、７…表示装置、２１，２３…第１の変換装置本体、２２，２４…第２の変換装置本体、２５…比較器

Claims

回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１および第２のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換するアナログ／ディジタル変換回路およびこのアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値を記憶するメモリからなる変換装置本体と、この変換装置本体の前記第1及び第２のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、
前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第１のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第２のスイッチング回路をオンにして、前記アナログ／ディジタル変換回路によりディジタル変換された部分放電信号波形の正のピーク値及び負のピーク値を前記メモリに記憶することを特徴とする回転電機における部分放電信号の変換装置。
回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１および第２のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換するアナログ／ディジタル変換回路およびこのアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値を記憶するメモリからなる第1の変換装置本体及び第２の変換装置本体と、これら第1及び第２の変換装置本体の第1のスイッチング回路及び第２のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、
前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第1の変換装置本体の第１のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第２のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第１の変換装置本体の第２のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第１のスイッチング回路をオンにして連続して発生する部分放電信号波形を前記第１及び第２の変換装置本体のアナログ／ディジタル変換回路によりそれぞれ変換された部分放電信号波形の正のピーク値及び負のピーク値を前記メモリに記憶することを特徴とする回転電機における部分放電信号の変換装置。
請求項２記載の回転電機における部分放電信号の変換装置において、
前記タイミング信号発生手段は、前記第1及び第２の変換装置本体のアナログ／ディジタル変換回路によりそれぞれディジタル変換された部分放電信号波形の正のピーク値及び負のピーク値が記憶されるメモリに、該部分放電信号波形の取込み開始時刻を記憶することを特徴とする回転電機における部分放電信号の変換装置。
請求項３記載の回転電機における部分放電信号の変換装置を用いて、前記第１及び第２の変換装置本体のメモリに記憶された連続する部分放電信号波形の正のピーク値及び負のピーク値とその取込み開始時間情報を取込んで、部分放電の時間と正のピーク値及び負のピーク値の絶対値の関係を点表示あるいは線表示に必要な処理を施して表示部に表示することを特徴とする部分放電信号の表示方法。
回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１乃至第３のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換する第１のアナログ／ディジタル変換回路、前記第３のスイッチング回路を通して入力される商用周波数の電圧位相をアナログ／ディジタル変換する第２のアナログ／ディジタル変換回路および前記第１のアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値と前記第２のアナログ／ディジタル変換回路によりディジタル変換された電圧位相を記憶するメモリからなる第1の変換装置本体及び第２の変換装置本体と、これら第1及び第２の変換装置本体の第1のスイッチング回路乃至第３のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、
前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第1の変換装置本体の第１及び第３のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第２のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第１の変換装置本体の第２のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第１及び第３のスイッチング回路をオンにして連続して発生する部分放電信号波形を前記第１及び第２の変換装置本体の第１のアナログ／ディジタル変換回路によりそれぞれディジタル変換された部分放電信号波形の正のピーク値及び負のピーク値に加えて、前記第２のアナログ／ディジタル変換回路によりディジタル変換された商用周波数の電圧から求められる取込開始時の位相角を前記メモリに記憶することを特徴とする回転電機における部分放電信号の変換装置。
請求項５記載の回転電機における部分放電信号の変換装置を用いて、前記第１及び第２の変換装置本体のメモリに記憶された商用周波数の位相角あるいは電圧波形と連続する部分放電信号波形の正のピーク値及び負のピーク値とその取込み開始時間情報を取込んで、部分放電の時間と正のピーク値及び負のピーク値の絶対値の関係を点表示あるいは線表示に必要な処理を施して表示部に表示することを特徴とする部分放電信号の表示方法。
回転電機の運転中または部分放電試験時に静電結合や電磁結合により検出した部分放電信号を変換する装置であって、第１および第２のスイッチング回路、前記第１のスイッチング回路を通して入力される部分放電信号波形の正のピーク値および負のピーク値を保持するピークホールド回路、前記第２のスイッチング回路を通して入力される前記ピークホールド回路に保持された正のピーク値および負のピーク値をアナログ／ディジタル変換するアナログ／ディジタル変換回路およびこのアナログ／ディジタル変換回路によりディジタル変換された正のピーク値および負のピーク値をある閾値と比較する比較回路及びこの比較回路によりある閾値以上の正のピーク値および負のピーク値を記憶するメモリからなる第1の変換装置本体及び第２の変換装置本体と、これら第1及び第２の変換装置本体の第1のスイッチング回路及び第２のスイッチング回路をオン、オフするタイミング信号を発生するタイミング信号発生手段とを備え、
前記タイミング信号発生手段は、予めある１つの部分放電信号波形の立ち上り時刻から正または負の最大振幅の１／１０以下になる時刻までの時間間隔以上の取込時間間隔が設定され、該取込時間間隔の取込み開始時刻から取込み終了時刻まで前記第1の変換装置本体の第１のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第２のスイッチング回路をオンにし、前記取込時間間隔の取込み終了時刻と同時に前記第１の変換装置本体の第２のスイッチング回路をオンにすると同時に前記第２の変換装置本体の第１のスイッチング回路をオンにして連続して発生する部分放電信号波形を前記第１及び第２の変換装置本体のアナログ／ディジタル変換回路により変換されたある閾値以上の正のピーク値及び負のピーク値をそれぞれ前記メモリに記憶することを特徴とする回転電機における部分放電信号の変換装置。