JP2008016871A - Flexible printed wiring board for cof and its manufacturing method - Google Patents
Flexible printed wiring board for cof and its manufacturing method Download PDFInfo
- Publication number
- JP2008016871A JP2008016871A JP2007257902A JP2007257902A JP2008016871A JP 2008016871 A JP2008016871 A JP 2008016871A JP 2007257902 A JP2007257902 A JP 2007257902A JP 2007257902 A JP2007257902 A JP 2007257902A JP 2008016871 A JP2008016871 A JP 2008016871A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- cof
- release
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
- Laminated Bodies (AREA)
Abstract
Description
本発明は、ＩＣあるいはＬＳＩなどの電子部品を実装するＣＯＦフィルムキャリアテープ、ＣＯＦ用フレキシブルプリント回路（ＦＰＣ）などのフレキシブルプリント配線板及びその製造方法ならびに半導体装置に関する。 The present invention relates to a flexible printed wiring board such as a COF film carrier tape and a COF flexible printed circuit (FPC) for mounting an electronic component such as an IC or LSI, a manufacturing method thereof, and a semiconductor device.
エレクトロニクス産業の発達に伴い、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）等の電子部品を実装するプリント配線板の需要が急激に増加しているが、電子機器の小型化、軽量化、高機能化が要望され、これら電子部品の実装方法として、最近ではＴＡＢ(Tape Automated Bonding)テープ、Ｔ−ＢＧＡ(Ball Grid Array)テープ、ＡＳＩＣテープ、ＦＰＣ（フレキシブルプリント回路）等の電子部品実装用フィルムキャリアテープを用いた実装方式が採用されている。特に、パーソナルコンピュータ、携帯電話等のように、高精細化、薄型化、液晶画面の額縁面積の狭小化が要望されている液晶表示素子（ＬＣＤ）を使用する電子産業において、その重要性が高まっている。 With the development of the electronics industry, the demand for printed wiring boards for mounting electronic components such as ICs (integrated circuits) and LSIs (large scale integrated circuits) has increased rapidly. There is a demand for higher functionality, and these electronic components have recently been mounted on electronic components such as TAB (Tape Automated Bonding) tape, T-BGA (Ball Grid Array) tape, ASIC tape, and FPC (flexible printed circuit). A mounting method using a film carrier tape is employed. In particular, in the electronic industry using a liquid crystal display element (LCD) such as a personal computer, a cellular phone, etc., for which high definition, thinning, and a reduction in the frame area of a liquid crystal screen are desired. ing.
また、より小さいスペースで、より高密度の実装を行う実装方法として、裸のＩＣチップをフレキシブルプリント配線板上に直接搭載するＣＯＦ（チップ・オン・フィルム）が実用化されている。 Further, COF (chip-on-film) in which a bare IC chip is directly mounted on a flexible printed wiring board has been put into practical use as a mounting method for performing higher-density mounting in a smaller space.
このＣＯＦに用いられるフレキシブルプリント配線板はデバイスホールを具備しないので、導体層と絶縁層とが予め積層された積層フィルムが用いられ、ＩＣチップの配線パターン上への直接搭載の際には、例えば、絶縁層を透過して視認されるインナーリードや位置決めマークを介して位置決めを行い、その状態で加熱ツールによりＩＣチップと、配線パターン、すなわちインナーリードとの接合が行われる（例えば、特許文献１等参照）。
このような半導体チップの実装は、絶縁層が加熱ツールに直接接触した状態で行われるが、この状態で加熱ツールによりかなり高温に加熱されるので、絶縁層が加熱ツールに融着する現象が生じ、製造装置の停止の原因となり、また、テープの変形が生じるという問題がある。また、加熱ツールと融着した場合には、加熱ツールに汚れが発生し、信頼性、生産性を阻害するという問題があった。 Mounting of such a semiconductor chip is performed in a state where the insulating layer is in direct contact with the heating tool. In this state, the heating tool is heated to a considerably high temperature, so that the insulating layer is fused to the heating tool. There are problems that the production apparatus is stopped and that the tape is deformed. In addition, when fused with the heating tool, there is a problem that the heating tool is contaminated and the reliability and productivity are hindered.
このような加熱ツールの融着は、デバイスホールのないＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣへの半導体チップの実装の際に問題となる。
本発明は、このような事情に鑑み、絶縁層が加熱ツールに熱融着することがなく、半導体チップ実装ラインの信頼性及び生産性を向上させるＣＯＦ用フレキシブルプリント配線板及びその製造方法を提供することを課題とする。
Such fusion of the heating tool becomes a problem when a semiconductor chip is mounted on a COF film carrier tape without a device hole or an FPC for COF.
In view of such circumstances, the present invention provides a flexible printed wiring board for COF that improves the reliability and productivity of a semiconductor chip mounting line without causing an insulating layer to be thermally fused to a heating tool, and a method for manufacturing the same. The task is to do.
本発明のＣＯＦ用フレキシブルプリント配線板は、半導体チップが実装される側とは反対側の面上に、シラザン化合物を含有する離型剤、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、１００〜２００℃の温度で１〜１２０分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。 The COF flexible printed wiring board of the present invention comprises at least one selected from a release agent containing a silazane compound, a siloxane compound, a silane compound, and a silica sol on the surface opposite to the side on which the semiconductor chip is mounted. An insulating layer provided with a release layer formed by a release agent containing, and a conductor pattern formed by patterning a base film having a conductive layer provided thereon, The insulating layer is a cured body of a polyamide precursor applied to the surface of the conductive layer, and a release layer forming coating solution is applied to the surface of the insulating layer where the conductor pattern is not formed, It is formed by heating at a temperature of 1 to 120 minutes or by applying a polyimide precursor resin solution to the conductor layer and then drying and curing. It is set to.
本発明のＣＯＦ用フレキシブルプリント配線板は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層が設けられている絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンとを有してなり、該絶縁層が、導電層の表面に塗布されたポリアミド前駆体の硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、１００〜２００℃の温度で１〜１２０分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。 The COF flexible printed wiring board of the present invention is formed on the surface opposite to the side on which the semiconductor chip is mounted with a release agent containing at least one selected from a siloxane compound, a silane compound, and silica sol. An insulating layer provided with a release layer, and a conductor pattern formed by patterning a base film having a conductive layer provided thereon, wherein the insulating layer is a surface of the conductive layer. Is applied to the surface of the insulating layer where the conductor pattern is not formed, and is applied to a release layer forming coating solution and heated at a temperature of 100 to 200 ° C. for 1 to 120 minutes. Alternatively, the conductive layer is formed by applying a polyimide precursor resin solution to the conductor layer, followed by drying and curing.
本発明のＣＯＦ用フレキシブルプリント配線板の製造法は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層が、離型層が、導電層の表面にポリアミド前駆体を塗布して硬化させた硬化体であり、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、１００〜２００℃の温度で１〜１２０分間加熱するか、前記導体層にポリイミド前駆体樹脂溶液を塗布した後、乾燥・硬化することにより形成されたものであることを特徴としている。 The method for producing a flexible printed wiring board for COF of the present invention comprises a mold release agent containing at least one selected from a siloxane compound, a silane compound and a silica sol on a surface opposite to a side on which a semiconductor chip is mounted. A step of forming a conductive pattern formed by patterning a base film having an insulating layer having a formed release layer and a conductive layer provided thereon; and a conductive layer provided thereon A step of forming a conductor pattern formed by patterning a base film, and the insulating layer is a cured body obtained by curing the release layer by applying a polyamide precursor to the surface of the conductive layer The release layer forming coating solution is applied to the surface of the insulating layer where the conductor pattern is not formed, and heated at a temperature of 100 to 200 ° C. for 1 to 120 minutes. Or, after coating the polyimide precursor resin solution on the conductor layer, and characterized in that formed by drying and curing.
本発明のＣＯＦ用フレキシブルプリント配線板の製造法は、半導体チップが実装される側とは反対側の面上に、シロキサン化合物、シラン化合物およびシリカゾルから選択される少なくとも一種を含有する離型剤により形成された離型層を有する絶縁層と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程と、この上に設けられた導電層を有するベースフィルムをパターニングすることにより形成された導体パターンを形成する工程とを有し、該絶縁層の導体パターンが形成されていない面に離型層形成用塗布液を塗布し、５０〜２００℃の温度で１〜１２０分間加熱して離型層を形成する工程を具備することを特徴としている。 The method for producing a flexible printed wiring board for COF of the present invention comprises a mold release agent containing at least one selected from a siloxane compound, a silane compound and a silica sol on a surface opposite to a side on which a semiconductor chip is mounted. A step of forming a conductive pattern formed by patterning a base film having an insulating layer having a formed release layer and a conductive layer provided thereon; and a conductive layer provided thereon Forming a conductive pattern formed by patterning the base film, applying a release layer forming coating solution to the surface of the insulating layer where the conductive pattern is not formed, It is characterized by comprising a step of forming a release layer by heating at a temperature for 1 to 120 minutes.
本発明の半導体装置は、上記のＣＯＦ用フレキシブルプリント配線板に電子部品が実装されてなる。
本発明によれば、半導体チップ実装時に、加熱ツールが離型層と接触するので、両者が密着することがなく、絶縁層と熱融着が生じて加熱ツール等が汚れるという問題が生じない。
The semiconductor device of the present invention is formed by mounting electronic components on the above-mentioned COF flexible printed wiring board.
According to the present invention, when the semiconductor chip is mounted, the heating tool comes into contact with the release layer, so that they do not come into close contact with each other, and there is no problem that the heating tool or the like is soiled due to thermal fusion with the insulating layer.
本発明のＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。 The COF flexible printed wiring board such as the COF film carrier tape or the FPC for COF of the present invention is provided with a release layer made of a specific silicone compound, so that the heating tool and the insulating layer are heat-sealed when the semiconductor chip is mounted. Therefore, the reliability and productivity of the semiconductor chip mounting line can be improved.
本発明のＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、導体層と絶縁層とを有する。かかるＣＯＦ用フレキシブルプリント配線板に用いられる導体層と絶縁層との積層フィルムとしては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層フィルムを挙げることができる。また、積層フィルムとしては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプや、銅箔に熱可塑性樹脂・熱硬化性樹脂などを介し絶縁フィルムを熱圧着した熱圧着タイプの積層フィルムを挙げることができる。本発明では、何れを用いてもよい。 The COF flexible printed wiring board such as the COF film carrier tape or the COF FPC of the present invention has a conductor layer and an insulating layer. As a laminated film of a conductor layer and an insulating layer used in such a flexible printed wiring board for COF, a laminated film obtained by sputtering an adhesion reinforcing layer such as nickel on an insulating film such as a polyimide film and then performing copper plating is exemplified. Can do. In addition, examples of the laminated film include a casting type in which a polyimide film is laminated on a copper foil by a coating method, and a thermocompression type laminated film in which an insulating film is thermocompression bonded to the copper foil via a thermoplastic resin or a thermosetting resin. be able to. Any of these may be used in the present invention.
本発明のＣＯＦ用フレキシブルプリント配線板並びに本発明方法で製造されるＣＯＦ用フレキシブルプリント配線板は、上述した積層フィルムの導体層とは反対側の絶縁層に離型層を設けたものである。かかる離型層は、半導体チップの実装時に加熱ツールと密着しないような離型性を有しており且つこのような加熱により熱融着しない材料で形成されていればよく、有機材料でも無機材料でもよい。例えば、シリコーン系離型剤、エポキシ系離型剤、フッ素系離型剤などを用いるのが好ましい。 The COF flexible printed wiring board of the present invention and the COF flexible printed wiring board manufactured by the method of the present invention are provided with a release layer on the insulating layer opposite to the conductor layer of the laminated film described above. Such a release layer only needs to be formed of a material that does not adhere to the heating tool when the semiconductor chip is mounted and is not thermally fused by such heating. But you can. For example, it is preferable to use a silicone release agent, an epoxy release agent, a fluorine release agent, or the like.
このような離型層は、シリコーン系化合物、エポキシ系化合物又はフッ素系化合物からなるのが好ましいが、特に、シリコーン系化合物からなるもの、すなわち、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ結合）を有する化合物を形成するものがよい。シリコーン系化合物からなる離型層は、比較的容易に形成でき、半導体装置実装面に転写したとしても、半導体チップ実装後のモールド樹脂の接着性に悪影響を起こし難いからである。 Such a release layer is preferably composed of a silicone compound, an epoxy compound or a fluorine compound, but is particularly composed of a silicone compound, that is, a compound having a siloxane bond (Si—O—Si bond). It is good to form. This is because the release layer made of a silicone compound can be formed relatively easily, and even if transferred to the semiconductor device mounting surface, it does not easily adversely affect the adhesiveness of the mold resin after mounting the semiconductor chip.
ここで、シリコーン系化合物、すなわち、シロキサン結合を有する化合物からなる離型層を形成する離型剤としては、シリコーン系離型剤を挙げることができ、具体的には、ジシロキサン、トリシロキサンなどのシロキサン化合物から選択される少なくとも一種を含有するものである。 Here, as a mold release agent for forming a mold release layer composed of a silicone compound, that is, a compound having a siloxane bond, a silicone mold release agent can be mentioned, specifically, disiloxane, trisiloxane and the like. It contains at least one selected from siloxane compounds.
また、好ましい離型剤としては、塗布後反応によりシリコーン系化合物に変化する化合物、すなわち、モノシラン、ジシラン、トリシランなどのシラン化合物、又はシリカゾル系化合物等を含む離型剤を用いるのが好ましい。 Further, as a preferable release agent, it is preferable to use a release agent containing a compound that changes to a silicone compound by a reaction after coating, that is, a silane compound such as monosilane, disilane, or trisilane, or a silica sol compound.
さらに、特に好ましい離型剤としては、シラン化合物の一種であるアルコキシシラン化合物や、シロキサン結合の前駆体であるＳｉ−ＮＨ−Ｓｉ構造を有する、ヘキサメチルジ
シラザン、ペルヒドロポリシラザンなどのシラザン化合物を含有する離型剤を挙げることができる。これらは、塗布することにより、又は塗布後空気中の水分等と反応することにより、シロキサン結合を有する化合物となるが、例えば、シラザン化合物については、Ｓｉ−ＮＨ−Ｓｉ構造が残存している状態であってもよい。
Furthermore, as a particularly preferred release agent, an alkoxysilane compound which is a kind of silane compound, or a silazane compound such as hexamethyldisilazane or perhydropolysilazane having a Si—NH—Si structure which is a precursor of a siloxane bond is used. The mold release agent to contain can be mentioned. These become compounds having a siloxane bond by coating or by reacting with moisture in the air after coating. For example, for silazane compounds, the Si—NH—Si structure remains. It may be.
このように、離型剤を塗布した後、反応により変化して形成されたシリコーン系化合物からなる離型層が特に好ましい。
このような各種離型剤は、一般的には溶剤として有機溶剤を含有しているが、水溶液タイプのもの又はエマルジョンタイプのものを用いてもよい。
Thus, a release layer made of a silicone compound formed by applying a release agent and then changing by a reaction is particularly preferable.
Such various release agents generally contain an organic solvent as a solvent, but an aqueous solution type or an emulsion type may be used.
具体例としては、ジメチルシロキサンを主成分とするシリコーン系オイル、メチルトリ（メチルエチルケトオキシム）シラン、トルエン、リグロインを成分とするシリコーン系レジンＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）などを挙げることができる。また、シラン化合物を含有するコルコートＳＰ−２０１４Ｓ（商品名：コルコート株式会社製）などを挙げることができる。さらに、シリカゾルを含有する離型剤としては、コルコートＰ、Ｎ−１０３Ｘ（商品名：コルコート株式会社製）などを挙げることができる。なお、シリカゾルに含まれるシリカの粒子径は、例えば、０．００５〜０．００８μｍ［５０〜８０Å（オングストローム）］である。 Specific examples include silicone-based oils mainly composed of dimethylsiloxane, methyltri (methylethylketoxime) silane, toluene, silicone-based resin SR2411 composed of ligroin (trade name: manufactured by Toray Dow Corning Silicone), silazane, Examples thereof include a silicone resin SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.) containing synthetic isoparaffin and ethyl acetate as components. Moreover, Colcoat SP-2014S (trade name: manufactured by Colcoat Co., Ltd.) containing a silane compound can be used. Furthermore, examples of the release agent containing silica sol include Colcoat P and N-103X (trade name: manufactured by Colcoat Co., Ltd.). In addition, the particle diameter of the silica contained in a silica sol is 0.005-0.008 micrometer [50-80 (angstrom)], for example.
ここで、半導体チップの実装時に加熱ツールと密着しないという離型性を有しており且つこのような加熱により熱融着しないという効果の点では、シラザン化合物を含有する離型剤でシリコーン系化合物からなる離型層を設けるのが特に好ましい。このようなシラザン化合物を含有する離型剤の一例としては、シラザン、合成イソパラフィン、酢酸エチルを成分とするシリコーン系レジンＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を挙げることができる。 Here, in terms of the effect of having a releasability of not being in close contact with a heating tool during mounting of a semiconductor chip and not being thermally fused by such heating, a release agent containing a silazane compound is used as a silicone compound. It is particularly preferable to provide a release layer comprising As an example of the mold release agent containing such a silazane compound, silicone resin SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.) containing silazane, synthetic isoparaffin, and ethyl acetate can be given.
かかる離型層の形成方法は特に限定されず、離型剤又はその溶液をスプレー、ディッピング、又はローラー塗布などにより塗布してもよいし、基材フィルムに形成された離型層を転写するようにしてもよい。また、何れの場合にも、絶縁層と離型層との間の剥離を防止するために、加熱処理等により両者の間の接合力を高めるようにしてもよい。また、離型層は、必ずしも全体的に均一に設けられている必要はなく、間隔をおいて島状に設けられていてもよい。例えば、ＣＯＦフィルムキャリアテープに転写する場合には、後述するスプロケットホールの間の領域、あるいは後工程にて半導体チップ（ＩＣ）を実装する領域に対応して連続的に又は間欠的な島状に設けられていてもよい。 The method for forming such a release layer is not particularly limited, and the release agent or a solution thereof may be applied by spraying, dipping, roller application, or the like, or the release layer formed on the base film is transferred. It may be. In any case, in order to prevent peeling between the insulating layer and the release layer, the bonding force between the two may be increased by heat treatment or the like. Further, the release layer is not necessarily provided uniformly as a whole, and may be provided in an island shape at intervals. For example, when transferring to a COF film carrier tape, it is continuously or intermittently island-shaped corresponding to a region between sprocket holes described later or a region where a semiconductor chip (IC) is mounted in a later process. It may be provided.
また、離型層は、半導体実装時までに設けられていればよいので、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設けてあってもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。 In addition, since the release layer only needs to be provided by the time of semiconductor mounting, it may be provided after the conductor layer is provided, or may be provided in advance on the insulating layer where the conductor layer is not provided. You may make it provide simultaneously when providing. Of course, it is not always necessary to provide the conductor layer before patterning, and it may be provided after the conductor layer is patterned.
例えば、導体層を設けた後設けるほか、導体層を設けていない絶縁層に予め設ける場合などは、転写法を用いるのが好ましい。また、導体層をパターニングした後設ける場合には、塗布法を用いるのが好ましいが、勿論これに限定されず、導体層のパターニング前の初期の段階で塗布法により設けてもよいし、導体層のパターニング後に転写法により設けるようにしてもよい。 For example, it is preferable to use the transfer method when the conductive layer is provided after the conductive layer is provided, or when the conductive layer is provided in advance on the insulating layer. In addition, when the conductor layer is provided after patterning, it is preferable to use a coating method, but of course, the present invention is not limited to this. The conductor layer may be provided by an application method at an initial stage before patterning the conductor layer. It may be provided by a transfer method after patterning.
本発明の一製造方法では、離型層は、フォトリソグラフィー後、半導体実装時までに設けられていればよい。これは、フォトレジスト層の剥離液等により離型層が溶解する虞があるためであり、導体層をエッチング後、配線パターン用レジストマスクを除去後設けるようにするのが好ましい。すなわち、レジストマスクを除去後、スズメッキを施した後の工程、または、レジストマスクを除去後、ソルダーレジスト層を設け、リード電極にメッキを施した後の工程等に設けるのが好ましい。また、このような離型層は、離型剤の溶液を塗布し、自然乾燥により形成するようにしてもよいが、接合強度を高めるために加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。 In one manufacturing method of the present invention, the release layer only needs to be provided after photolithography and before semiconductor mounting. This is because the release layer may be dissolved by a stripping solution of the photoresist layer, and it is preferable to provide the conductive layer after etching the conductive layer and after removing the wiring pattern resist mask. That is, it is preferably provided after removing the resist mask and after tin plating, or after removing the resist mask, after providing a solder resist layer and plating the lead electrode. Further, such a release layer may be formed by applying a solution of a release agent and natural drying, but it is preferable to perform a heat treatment in order to increase the bonding strength. Here, as heating conditions, for example, the heating temperature is 50 to 200 ° C., preferably 100 to 200 ° C., and the heating time is 1 minute to 120 minutes, preferably 30 minutes to 120 minutes.
また、本発明の他の製造方法では、離型層は、基材である転写用フィルムに形成された離型層を絶縁層の導体層とは反対側、すなわち、半導体チップ（ＩＣ）を実装する側とは反対側の面上に転写するようにする。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ2とし、処理時間を０．１秒〜２時間とするのがよい。さらに、絶縁層と離型層との間の剥離を防止するために、転写後、加熱処理等により両者の間の接合力を高めるようにしてもよい。このときの加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。 In another manufacturing method of the present invention, the release layer is mounted on the side opposite to the conductor layer of the insulating layer, that is, the semiconductor chip (IC) is mounted on the transfer film as the base material. The image is transferred onto the surface opposite to the side to be used. Here, as transfer conditions, for example, the heating temperature is 15 to 200 ° C., the load by the roller or press is 5 to 50 kg / cm 2 , and the treatment time is 0.1 seconds to 2 hours. Furthermore, in order to prevent peeling between the insulating layer and the release layer, the bonding force between the two may be increased by a heat treatment or the like after the transfer. As heating conditions at this time, for example, the heating temperature is 50 to 200 ° C., preferably 100 to 200 ° C., and the heating time is 1 minute to 120 minutes, preferably 30 minutes to 120 minutes.
かかる転写法では離型層は、半導体実装時までに設けられていればよいので、導体層を設けていない絶縁層に予め設けてもよいし、導体層を設ける際に同時に設けるようにしてもよい。勿論、導体層をパターニングする前に必ずしも設ける必要はなく、導体層をパターニングした後設けるようにしてもよい。 In such a transfer method, the release layer only needs to be provided by the time of semiconductor mounting. Therefore, the release layer may be provided in advance on the insulating layer not provided with the conductor layer, or may be provided at the same time as the conductor layer is provided. Good. Of course, it is not always necessary to provide the conductor layer before patterning, and it may be provided after the conductor layer is patterned.
例えば、導体層を設けていない絶縁層に予め設ける場合などは、転写法を行うのに好適である。また、製造工程の初期段階で転写法により離型層を設ける場合、離型層が形成された基材フィルムを剥がさないで補強フィルムとして使用し、最終工程で基材フィルムを剥がすようにしてもよい。 For example, when it is provided in advance on an insulating layer not provided with a conductor layer, it is suitable for performing the transfer method. Moreover, when providing a release layer by the transfer method in the initial stage of the manufacturing process, the base film on which the release layer is formed is used as a reinforcing film without being peeled off, and the base film is peeled off in the final step. Good.
本発明のＣＯＦ用フレキシブルプリント配線板は、半導体チップを実装して用いられる。この際、実装方法は特に限定されないが、例えば、チップステージ上に載置された半導体チップ上にＣＯＦ用フレキシブルプリント配線板を位置決め配置し、加熱ツールをＣＯＦ用フレキシブルプリント配線板に押しあてて半導体チップを実装する。この際に、加熱ツールは、最低でも２００℃以上、場合によっては３５０℃以上に加熱されるが、絶縁層上に離型層が形成されているので、両者の間に熱融着が生じる虞がないという効果を奏する。 The flexible printed wiring board for COF of the present invention is used by mounting a semiconductor chip. At this time, the mounting method is not particularly limited. For example, the COF flexible printed wiring board is positioned and arranged on the semiconductor chip placed on the chip stage, and the heating tool is pressed against the COF flexible printed wiring board. Mount the chip. At this time, the heating tool is heated to 200 ° C. or more at least, or 350 ° C. or more in some cases, but since a release layer is formed on the insulating layer, heat fusion may occur between the two. There is an effect that there is no.
次に本発明のＣＯＦフィルムキャリアテープを例にして、本発明の一実施形態に係るＣＯＦ用フレキシブルプリント配線板の一例である本発明をさらに詳細に説明する。なお、以下の実施形態ではＣＯＦフィルムキャリアテープを例にとって説明するが、ＣＯＦ用ＦＰＣについても同様に実施できることはいうまでもない。 Next, taking the COF film carrier tape of the present invention as an example, the present invention which is an example of a flexible printed wiring board for COF according to an embodiment of the present invention will be described in more detail. In the following embodiment, a COF film carrier tape will be described as an example, but it goes without saying that the same can be applied to a COF FPC.
図１には、一実施形態に係るＣＯＦフィルムキャリアテープ２０を示す。
図１（ａ）、（ｂ）に示すように、本実施形態のＣＯＦフィルムキャリアテープ２０は、銅層からなる導体層１１とポリイミドフィルムからなる絶縁層１２とからなるＣＯＦ用積層フィルムを用いて製造されたものであり、導体層１１をパターニングした配線パターン２１と、配線パターン２１の幅方向両側に設けられたスプロケットホール２２とを有する。また、配線パターン２１は、絶縁層１２の表面に連続的に設けられている。さらに、配線パターン２１上には、ソルダーレジスト材料塗布溶液をスクリーン印刷法にて塗布して形成したソルダーレジスト層２３を有する。なお、配線パターンは、絶縁層の両面に形成されていてもよく（2-metal ＣＯＦフィルムキャリアテープ）、この場合には、加熱ツールが接触する領域のみに離型剤を塗布、あるいは転写用離型層を転写することで、離型層を形成すればよい。
FIG. 1 shows a COF film carrier tape 20 according to an embodiment.
As shown in FIGS. 1 (a) and 1 (b), the COF film carrier tape 20 of the present embodiment uses a COF laminated film composed of a conductor layer 11 made of a copper layer and an insulating layer 12 made of a polyimide film. The wiring pattern 21 that is manufactured and patterned on the conductor layer 11 and the sprocket holes 22 provided on both sides of the wiring pattern 21 in the width direction. The wiring pattern 21 is continuously provided on the surface of the insulating layer 12. Furthermore, a solder resist layer 23 formed by applying a solder resist material coating solution by a screen printing method is provided on the wiring pattern 21. Note that the wiring pattern may be formed on both surfaces of the insulating layer (2-metal COF film carrier tape). In this case, a release agent is applied only to the area where the heating tool contacts or the transfer pattern is separated. A release layer may be formed by transferring the mold layer.
ここで、導体層１１としては、銅の他、アルミニウム、金、銀などを使用することもできるが、銅層が一般的である。また、銅層としては、蒸着やメッキで形成した銅層、電解銅箔、圧延銅箔など何れも使用することができる。導体層１１の厚さは、一般的には、１〜７０μｍであり、好ましくは、５〜３５μｍである。 Here, as the conductor layer 11, aluminum, gold, silver, or the like can be used in addition to copper, but a copper layer is generally used. Further, as the copper layer, any of a copper layer formed by vapor deposition or plating, an electrolytic copper foil, a rolled copper foil, or the like can be used. The thickness of the conductor layer 11 is generally 1 to 70 μm, preferably 5 to 35 μm.
一方、絶縁層１２としては、ポリイミドの他、ポリエステル、ポリアミド、ポリエーテルサルホン、液晶ポリマーなどを用いることができるが、ピロメリット酸２無水物と４，４‘−ジアミノジフェニルエーテルの重合によって得られる全芳香族ポリイミドを用いるのが好ましい。なお、絶縁層１２の厚さは、一般的には、１２．５〜１２５μｍであり、好ましくは、１２．５〜７５μｍ、さらに好ましくは１２．５〜５０μｍである。 On the other hand, as the insulating layer 12, polyester, polyamide, polyethersulfone, liquid crystal polymer, or the like can be used in addition to polyimide. It is preferable to use wholly aromatic polyimide. The thickness of the insulating layer 12 is generally 12.5 to 125 μm, preferably 12.5 to 75 μm, and more preferably 12.5 to 50 μm.
ここで、ＣＯＦ用積層フィルムは、例えば、銅箔からなる導体層１１上に、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層を形成し、溶剤を乾燥させて巻き取り、次いで、酸素をパージしたキュア炉内で熱処理し、イミド化して絶縁層１２とすることにより形成されるが、勿論、これに限定されるものではない。 Here, the laminated film for COF is formed by, for example, applying a polyimide precursor resin composition containing a polyimide precursor or varnish on the conductor layer 11 made of copper foil to form a coating layer, drying the solvent, and winding the film. Then, heat treatment is performed in a curing furnace purged with oxygen and imidized to form the insulating layer 12. However, the present invention is not limited to this.
一方、離型層１３は、シラザン化合物を含有するシリコーン系離型剤やシリカゾルを含有する離型剤を用いて形成することができる。離型層１３は、離型剤を塗布等により設けた後、加熱処理して絶縁層１２と強固に接合するのが好ましい。なお、離型層１３の厚さは、例えば、０．１〜１μｍである。 On the other hand, the release layer 13 can be formed using a silicone release agent containing a silazane compound or a release agent containing silica sol. It is preferable that the release layer 13 is firmly bonded to the insulating layer 12 by heat treatment after providing a release agent by coating or the like. In addition, the thickness of the release layer 13 is 0.1-1 micrometer, for example.
このような本発明のＣＯＦフィルムキャリアテープは、例えば、搬送されながら半導体チップの実装やプリント基板などへの電子部品の実装工程に用いられ、ＣＯＦ実装されるが、この際、絶縁層１２の光透過性が５０％以上あるので、絶縁層１２側から配線パターン２１（例えば、インナーリード）をＣＣＤ等で画像認識することができ、さらに、実装する半導体チップやプリント基板の配線パターンを認識することができ、画像処理により相互の位置合わせを良好に行うことができ、高精度に電子部品を実装することができる。 Such a COF film carrier tape of the present invention is used for, for example, a semiconductor chip mounting process or a mounting process of an electronic component on a printed circuit board while being transported, and is COF mounted. Since the transparency is 50% or more, the wiring pattern 21 (for example, inner lead) can be image-recognized by a CCD or the like from the insulating layer 12 side, and further, the wiring pattern of the mounted semiconductor chip or printed circuit board can be recognized. Therefore, mutual alignment can be satisfactorily performed by image processing, and electronic components can be mounted with high accuracy.
次に、上述したＣＯＦフィルムキャリアテープの一製造方法を図２を参照しながら説明する。
図２（ａ）に示すように、ＣＯＦ用積層フィルム１０を用意し、図２（ｂ）に示すように、パンチング等によって、導体層１１及び絶縁層１２を貫通してスプロケットホール２２を形成する。このスプロケットホール２２は、絶縁層１２の表面上から形成してもよく、また、絶縁層１２の裏面から形成してもよい。次に、図２（ｃ）に示すように、一般的なフォトリソグラフィー法を用いて、導体層１１上の配線パターン２１が形成される領域に亘って、例えば、ネガ型フォトレジスト材料塗布溶液を塗布してフォトレジスト材料塗布層３０を形成する。勿論、ポジ型フォトレジスト材料を用いてもよい。さらに、スプロケットホール２２内に位置決めピンを挿入して絶縁層１２の位置決めを行った後、フォトマスク３１を介して露光・現像することで、フォトレジスト材料塗布層３０をパターニングして、図２（ｄ）に示すような配線パターン用レジストパターン３２を形成する。次に、配線パターン用レジストパターン３２をマスクパターンとして導体層１１をエッチング液で溶解して除去し、さらに配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去することにより、図２（ｅ）に示すように配線パターン２１を形成する。
Next, one manufacturing method of the above-described COF film carrier tape will be described with reference to FIG.
As shown in FIG. 2A, a laminated film 10 for COF is prepared, and as shown in FIG. 2B, a sprocket hole 22 is formed through the conductor layer 11 and the insulating layer 12 by punching or the like. . The sprocket hole 22 may be formed on the surface of the insulating layer 12 or may be formed on the back surface of the insulating layer 12. Next, as shown in FIG. 2C, using a general photolithography method, for example, a negative photoresist material coating solution is applied over the region where the wiring pattern 21 on the conductor layer 11 is formed. The photoresist material coating layer 30 is formed by coating. Of course, a positive photoresist material may be used. Furthermore, after positioning the insulating layer 12 by inserting a positioning pin into the sprocket hole 22, the photoresist material coating layer 30 is patterned by exposing and developing through the photomask 31, and FIG. A wiring pattern resist pattern 32 as shown in d) is formed. Next, by using the wiring pattern resist pattern 32 as a mask pattern, the conductor layer 11 is dissolved and removed with an etching solution, and the wiring pattern resist pattern 32 is dissolved and removed with an alkaline solution or the like, whereby FIG. A wiring pattern 21 is formed as shown in FIG.
ここで、配線パターン２１を形成する際、これとは不連続に、スプロケットホール２２の周囲にダミー配線を設けてもよい。ダミー配線は、絶縁層１２を補強し、テープ製造時に、絶縁層１２を確実且つ良好に搬送できるようにするものである。なお、ダミー配線は、絶縁層１２の幅方向両側に、長手方向に亘って連続的に帯状に設けてもよいが、各スプロケットホール１２の毎にその周囲に間欠的に設けて、確実に搬送可能な程度に剛性を向上できるようにしてもよい。 Here, when the wiring pattern 21 is formed, a dummy wiring may be provided around the sprocket hole 22 discontinuously. The dummy wiring reinforces the insulating layer 12 so that the insulating layer 12 can be transported reliably and satisfactorily during tape production. The dummy wiring may be provided in a strip shape continuously on the both sides in the width direction of the insulating layer 12 in the longitudinal direction. However, the dummy wiring is provided intermittently around each sprocket hole 12 so as to be transported reliably. The rigidity may be improved as much as possible.
続いて、必要に応じて配線パターン２１全体にスズメッキなどのメッキ処理を行った後、図２（ｆ）に示すように、塗布法により離型層１３を絶縁層１２の配線パターン２１側の面とは反対の面上に形成する。この離型層１３は、塗布して乾燥するだけでもよいが、加熱ツールと熱融着しないという離型効果を向上させるためには、加熱処理を行うのが好ましい。ここで、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。次に、図２（ｇ）に示すように、例えば、スクリーン印刷法を用いて、ソルダーレジスト層２３を形成する。そして、ソルダーレジスト層２３で覆われていないインナーリード及びアウターリードに必要に応じて金属メッキ層を施す。金属メッキ層は特に限定されず、用途に応じて適宜設ければよく、スズメッキ、スズ合金メッキ、ニッケルメッキ、金メッキ、金合金メッキなどを施す。 Subsequently, after performing a plating process such as tin plating on the entire wiring pattern 21 as necessary, the release layer 13 is formed on the surface of the insulating layer 12 on the wiring pattern 21 side by a coating method as shown in FIG. It is formed on the opposite surface. The release layer 13 may be simply applied and dried. However, in order to improve the release effect of not thermally fusing with the heating tool, it is preferable to perform heat treatment. Here, as heating conditions, for example, the heating temperature is 50 to 200 ° C., preferably 100 to 200 ° C., and the heating time is 1 minute to 120 minutes, preferably 30 minutes to 120 minutes. Next, as shown in FIG. 2G, the solder resist layer 23 is formed by using, for example, a screen printing method. Then, if necessary, a metal plating layer is applied to the inner lead and the outer lead that are not covered with the solder resist layer 23. A metal plating layer is not specifically limited, What is necessary is just to provide suitably according to a use, and tin plating, tin alloy plating, nickel plating, gold plating, gold alloy plating, etc. are given.
以上説明した実施形態では、離型層１３の形成を配線パターン用レジストパターン３２をアルカリ溶液等にて溶解除去した後、ソルダーレジスト層２３を設ける前に行ったが、ソルダーレジスト層２３を設けた後のソルダーレジスト製造工程最後に離型層１３を形成するようにしてもよい。このように離型層１３を形成すると、離型層１３がエッチング液やフォトレジストの剥離液等に曝されないので、離型効果が高いという利点がある。なお、ここで製造工程最後とは、製品検査工程の前を意味する。 In the embodiment described above, the release layer 13 is formed before the solder resist layer 23 is provided after the resist pattern 32 for wiring pattern is dissolved and removed with an alkaline solution or the like. However, the solder resist layer 23 is provided. The release layer 13 may be formed at the end of the subsequent solder resist manufacturing process. When the release layer 13 is formed in this manner, the release layer 13 is not exposed to an etching solution, a photoresist stripping solution, or the like, and thus there is an advantage that the release effect is high. Here, the end of the manufacturing process means before the product inspection process.
このように、本発明の離型層は、配線パターン２１を形成するフォトリソグラフィー工程後そして半導体チップとのボンディング前までに形成するのが好ましい。これはフォトレジスト層の剥離工程で離型層が溶解する可能性があるからである。したがって、フォトレジスト工程終了直後、又はメッキ処理後、さらには、ソルダーレジスト層２３形成後等に離型層を設けるのが好ましい。勿論、フォトリソグラフィー工程より前に行ってもよい。 Thus, the release layer of the present invention is preferably formed after the photolithography process for forming the wiring pattern 21 and before the bonding with the semiconductor chip. This is because the release layer may be dissolved in the photoresist layer peeling step. Therefore, it is preferable to provide a release layer immediately after the completion of the photoresist process, after the plating process, or after the solder resist layer 23 is formed. Of course, it may be performed before the photolithography process.
さらに、離型層は、転写法により形成してもよい。一例としては、図３に示すようなＣＯＦ用積層フィルム１０Ａを用いて上述したようにＣＯＦフィルムキャリアテープ２０を製造してもよい。図３に示すＣＯＦ用積層フィルム１０Ａは、まず、銅箔からなる導体層１１上に（図３（ａ））、ポリイミド前駆体やワニスを含むポリイミド前駆体樹脂組成物を塗布して塗布層１２ａを形成し（図３（ｂ））、溶剤を乾燥させて巻き取る。次に、キュア炉内で熱処理し、イミド化して絶縁層１２とする（図３（ｃ））。次に、基材となる転写用フィルム１４上に形成された離型層１３ａを絶縁層１２の導体層１１とは反対側に密着させ（図３（ｄ））、これを加熱処理した後、転写用フィルム１４を剥がし、離型層１３Ａを有するＣＯＦ用積層フィルム１０Ａとしたものである（図３（ｅ））。ここで、転写条件としては、例えば、加熱温度を１５〜２００℃とし、ローラー又はプレスによる荷重を５〜５０ｋｇ／ｃｍ2とし、処理時間を０．１秒〜２時間とするのがよい。また、加熱条件としては、例えば、加熱温度を５０〜２００℃、好ましくは、１００〜２００℃とし、加熱時間を１分〜１２０分、好ましくは、３０分〜１２０分とするのがよい。勿論、このような転写法により離型層１３Ａの形成をフォトリソグラフィーの後の工程等で行ってもよい。ここで、転写用フィルム１４の材質は、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＩ（ポリイミド）、及び液晶ポリマー等が挙げられる。このような転写用フィルム１４の厚さとしては、例えば、１５〜１００μｍ、好ましくは、２０〜７５μｍである。 Further, the release layer may be formed by a transfer method. As an example, the COF film carrier tape 20 may be manufactured as described above by using the laminated film 10A for COF as shown in FIG. A laminated film 10A for COF shown in FIG. 3 is formed by first applying a polyimide precursor resin composition containing a polyimide precursor or a varnish on a conductor layer 11 made of copper foil (FIG. 3A). (FIG. 3B), and the solvent is dried and wound up. Next, it is heat-treated in a curing furnace and imidized to form the insulating layer 12 (FIG. 3C). Next, the release layer 13a formed on the transfer film 14 serving as a base material is brought into close contact with the side opposite to the conductor layer 11 of the insulating layer 12 (FIG. 3D), and after heat treatment, The transfer film 14 is peeled off to obtain a COF laminated film 10A having a release layer 13A (FIG. 3E). Here, as transfer conditions, for example, the heating temperature is 15 to 200 ° C., the load by the roller or press is 5 to 50 kg / cm 2 , and the treatment time is 0.1 seconds to 2 hours. As heating conditions, for example, the heating temperature is 50 to 200 ° C., preferably 100 to 200 ° C., and the heating time is 1 minute to 120 minutes, preferably 30 minutes to 120 minutes. Of course, the release layer 13A may be formed in such a post-photolithography process by such a transfer method. Here, examples of the material of the transfer film 14 include PET (polyethylene terephthalate), PI (polyimide), and liquid crystal polymer. The thickness of the transfer film 14 is, for example, 15 to 100 μm, preferably 20 to 75 μm.
本発明の半導体装置は、図４に示すように、このように製造されたＣＯＦフィルムキャリアテープ２０に半導体チップ３０を実装することにより製造される。すなわち、半導体チップ３０をチップステージ４１上に載置し、ＣＯＦフィルムキャリアテープ２０を搬送する。この状態で、所定位置に位置決めした後、上部クランパー４２が下降すると共に下部クランパー４３が上昇してＣＯＦフィルムキャリアテープ２０を固定し、この状態で加熱ツール４５が下降してテープを押し付け、加熱しながらさらに下降してＣＯＦフィルムキャリアテープ２０のインナーリードを半導体チップ３０のバンプ３１に所定時間押圧し、両者を接合する。なお、接合後、樹脂封止を行い、半導体装置とする。 As shown in FIG. 4, the semiconductor device of the present invention is manufactured by mounting a semiconductor chip 30 on the COF film carrier tape 20 manufactured as described above. That is, the semiconductor chip 30 is placed on the chip stage 41 and the COF film carrier tape 20 is conveyed. In this state, after positioning at a predetermined position, the upper clamper 42 is lowered and the lower clamper 43 is raised to fix the COF film carrier tape 20, and in this state, the heating tool 45 is lowered to press and heat the tape. The inner lead of the COF film carrier tape 20 is further pressed against the bumps 31 of the semiconductor chip 30 for a predetermined time to join them together. Note that after the bonding, resin sealing is performed to obtain a semiconductor device.
なお、加熱ツール４５の温度は、押圧時間、圧力等の条件によっても異なるが、２００℃以上、好ましくは３５０℃以上である。本発明では、このように加熱ツール４５の温度を高温にしても、ＣＯＦフィルムキャリアテープ２０の加熱ツール４５との接触面に離型層１３が設けられているので、加熱ツール４５と熱融着することがない。すなわち、本発明によると、接合条件の温度を充分に高くできるので、充分な接合強度が確保でき、逆に、一定の接合強度を得るのに、加熱温度を高くすることにより、圧着時間を短縮することができるという利点がある。
(実施例)
（参考例１ａ〜１ｄ）
種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；参考例１ａ）、エスパネックス（商品名：新日鐵化学社製；参考例１ｂ）、ネオフレックス（商品名：三井化学社製；参考例１ｃ）およびユピセル（商品名：宇部興産社製；参考例１ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラン系化合物を含有する）であるＳＲ２４１１（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
（参考例２ａ〜２ｄ）
参考例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；参考例２ａ）、エスパネックス（商品名：新日鐵化学社製；参考例２ｂ）、ネオフレックス（商品名：三井化学社製；参考例２ｃ）およびユピセル（商品名：宇部興産社製；参考例２ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトレジスト法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系レジン（シラザンを含有する）であるＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
（比較例１ａ〜１ｄ、２ａ〜２ｄ）
参考例１ａ〜１ｄ、２ａ〜２ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを参考例１ａ〜１ｄ、２ａ〜２ｄとした。
（試験例１）
参考例１ａ〜１ｄ、２ａ〜２ｄおよび比較例１ａ〜１ｄ、２ａ〜２ｄのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら反対側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表１に示す。
The temperature of the heating tool 45 varies depending on conditions such as pressing time and pressure, but is 200 ° C. or higher, preferably 350 ° C. or higher. In the present invention, since the release layer 13 is provided on the contact surface of the COF film carrier tape 20 with the heating tool 45 even when the temperature of the heating tool 45 is increased as described above, the heating tool 45 and the heat fusion are bonded. There is nothing to do. That is, according to the present invention, the temperature of the bonding condition can be sufficiently increased, so that sufficient bonding strength can be ensured. Conversely, in order to obtain a certain bonding strength, the heating time is increased to shorten the crimping time. There is an advantage that you can.
(Example)
(Reference Examples 1a to 1d)
Various commercially available polyimide base films, Esperflex (trade name: manufactured by Sumitomo Metal Mining Co .; Reference Example 1a), Espanex (trade name: manufactured by Nippon Steel Chemical Co., Ltd .; Reference Example 1b), Neoprex (trade name) : Mitsui Chemicals Co., Ltd .; Reference Example 1c) and Upicel (trade name: Ube Industries, Ltd .; Reference Example 1d) are used to pattern the conductive layer of the laminated film for COF by the photoresist method, and tin the entire wiring pattern After that, SR2411 (trade name: manufactured by Toray Dow Corning Silicone Co., Ltd.), which is a silicone resin (containing a silane compound), is applied to the base film and heated at 125 ° C. for 1 hour to form a release layer. The manufactured COF film carrier tape was manufactured.
(Reference Examples 2a to 2d)
Various commercially available polyimide base films similar to Reference Examples 1a to 1d, Esperflex (trade name: manufactured by Sumitomo Metal Mining Co .; Reference Example 2a), Espanex (trade name: manufactured by Nippon Steel Chemical Co., Ltd .; Reference Example 2b), a conductive layer of a laminated film for COF using Neoprex (trade name: manufactured by Mitsui Chemicals; Reference Example 2c) and Iupicel (trade name: manufactured by Ube Industries; Reference Example 2d) is patterned by a photoresist method. After tin plating is applied to the entire wiring pattern, SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.), which is a silicone resin (containing silazane), is applied to the base film and heated at 125 ° C. for 1 hour. A COF film carrier tape having a release layer was produced.
(Comparative Examples 1a to 1d, 2a to 2d)
The same COF film carrier tape was used as Reference Examples 1a to 1d and 2a to 2d except that no release layer was provided in Reference Examples 1a to 1d and 2a to 2d.
(Test Example 1)
Using the COF film carrier tapes of Reference Examples 1a to 1d, 2a to 2d and Comparative Examples 1a to 1d and 2a to 2d, the heating tool temperature was changed in the range of 260 ° C. to 440 ° C., and the semiconductor chip was pressed to the opposite side And the adhesion with the heating tool was observed. The results are shown in Table 1.
この結果、参考例１ａ〜１ｄ及び参考例２ａ〜２ｄでは、離型層を有さない比較例１ａ〜１ｄ、２ａ〜２ｄと比較して顕著な付着防止効果を示した。 As a result, the reference examples 1a to 1d and the reference examples 2a to 2d showed a remarkable adhesion preventing effect as compared with the comparative examples 1a to 1d and 2a to 2d having no release layer.
（参考例３ａ〜３ｄ）
参考例１ａ〜１ｄと同様な種々の市販のポリイミド製のベースフィルム、エスパーフレックス（商品名：住友金属鉱山社製；参考例３ａ）、エスパネックス（商品名：新日鐵化学社製；参考例３ｂ）、ネオフレックス（商品名：三井化学社製；参考例３ｃ）およびユピセル（商品名：宇部興産社製；参考例３ｄ）を用いたＣＯＦ用積層フィルムの導体層をフォトリソグラフィー法によりパターニングし、配線パターン全体にスズメッキを施した後、ベースフィルムにシリコーン系オイルであるＳＲＸ３１０（商品名：東レ・ダウコーニング・シリコーン社製）を塗布し、１２５℃で１時間加熱して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
（比較例３ａ〜３ｄ）
参考例３ａ〜３ｄで離型層を設けない以外は同様なＣＯＦフィルムキャリアテープを比較例３ａ〜３ｄとした。
（試験例２）
参考例３ａ〜３ｄおよび比較例３ａ〜３ｄのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を２６０℃〜４００℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表２に示す。
(Reference Examples 3a to 3d)
Various commercially available polyimide base films similar to Reference Examples 1a to 1d, Esperflex (trade name: manufactured by Sumitomo Metal Mining Co .; Reference Example 3a), Espanex (trade name: manufactured by Nippon Steel Chemical Co., Ltd .; Reference Example 3b), a conductive layer of a laminated film for COF using Neoprex (trade name: manufactured by Mitsui Chemicals; Reference Example 3c) and Iupicel (trade name: manufactured by Ube Industries; Reference Example 3d) is patterned by a photolithography method. After tin plating is applied to the entire wiring pattern, SRX310 (product name: manufactured by Toray Dow Corning Silicone) is applied to the base film and heated at 125 ° C. for 1 hour to form a release layer. The manufactured COF film carrier tape was manufactured.
(Comparative Examples 3a to 3d)
The same COF film carrier tape was used as Comparative Examples 3a to 3d except that the release layer was not provided in Reference Examples 3a to 3d.
(Test Example 2)
Using the COF film carrier tapes of Reference Examples 3a to 3d and Comparative Examples 3a to 3d, the semiconductor tool was mounted by pressing against the release layer side while changing the heating tool temperature in the range of 260 ° C to 400 ° C. And the adhesion temperature was measured. The results are shown in Table 2.
この結果、参考例３ａ〜３ｃは、比較例３ａ〜３ｃと比較して顕著な効果が認められた。なお、参考例３ｄは、比較例３ｄと差はあるものの、効果は顕著ではなかった。しかしながら、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。 As a result, the reference examples 3a to 3c were remarkably effective as compared with the comparative examples 3a to 3c. Note that although Reference Example 3d was different from Comparative Example 3d, the effect was not significant. However, the heating and fusing temperature varies depending on the heating tool, the type of semiconductor chip to be mounted, the use of the mounted product, etc., and is generally about 200 to 350 ° C., which is effective in increasing the adhesion temperature. is there.
（実施例４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、参考例４ｇ、４ｈ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の塗布時期を、ＣＯＦ用積層フィルムの原料に塗布し３時間以上乾燥して離型層を形成した（実施例４ａ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｂ）、導体層のパターニング前クリーニング工程で塗布し３時間以上乾燥して離型層を形成した（実施例４ｃ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｄ）、導体層パターニング用のフォトレジスト現像をした後に塗布し３時間以上乾燥して離型層を形成した（実施例４ｅ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（実施例４ｆ）、導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成した（参考例４ｇ）、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成した（参考例４ｈ）以外は、実施例１ａと同様にＣＯＦフィルムキャリアテープを製造した。
（試験例３）
実施例４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、参考例４ｇ、４ｈのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３４０℃〜４９０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表３に示す。
(Examples 4a, 4b, 4c, 4d, 4e, 4f, Reference Examples 4g, 4h)
The coating time of SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.) was applied to the raw material of the laminated film for COF and dried for 3 hours or more to form a release layer (Example 4a). 125 instead of drying A release layer was formed by heat treatment at 1 ° C. for 1 hour (Example 4b), applied in a cleaning process before patterning of the conductor layer and dried for 3 hours or more to form a release layer (Example 4c), instead of drying A release layer was formed by heat treatment at 125 ° C. for 1 hour (Example 4d). After developing a photoresist for patterning the conductor layer, it was applied and dried for 3 hours or more to form a release layer (Example 4e). ), Instead of drying, a release layer was formed by heat treatment at 125 ° C. for 1 hour (Example 4f). After patterning the conductor layer, the photoresist was peeled off, tin-plated and then applied and dried for 3 hours or more. Form the release layer The (Reference Example 4g), except for one hour heat treatment at 125 ° C. Instead of drying to form a release layer (Example 4h) were prepared a COF film carrier tape in the same manner as in Example 1a.
(Test Example 3)
Using the COF film carrier tape of Examples 4a, 4b, 4c, 4d, 4e, 4f, Reference Example 4g, 4h, the heating tool temperature was changed in the range of 340 ° C. to 490 ° C. and pressed against the release layer side. A semiconductor chip was mounted, the adhesion to the heating tool was observed, and the temperature at which it was adhered was measured. The results are shown in Table 3.
この結果、フォトリソグラフィー工程のフォトレジストの剥離の際に離型層が溶解されるためか、その後に離型層を形成した参考例４ｇ、４ｈが付着防止効果が高かった。また、離型層を塗布法で設ける場合には、自然乾燥よりも加熱処理した方が付着防止効果が向上することも認められた。 As a result, the release layer was dissolved when the photoresist was peeled off in the photolithography process, or the reference examples 4g and 4h in which the release layer was formed thereafter had a high adhesion preventing effect. Moreover, when providing a release layer with the apply | coating method, the direction which heat-processed rather than natural drying also recognized that the adhesion prevention effect improved.
（参考例５ａ〜５ｅ）
ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）の希釈倍率を変化させて実施例４ａ〜４ｆ、参考例４ｇ、４ｈと同様に導体層をパターニング後、フォトレジストを剥離し、スズメッキを施した後に塗布し３時間以上乾燥して離型層を形成したものと、乾燥の代わりに１２５℃で１時間熱処理して離型層を形成したものとをそれぞれ製造した（参考例５ａ〜５ｅ）。この場合、希釈倍率を原液のままから２倍、３倍、５倍、１０倍と酢酸エチルで希釈したシリコーン系レジンを用いたが、この場合の離型層の厚さ（計算値）を算出した。
（試験例４）
参考例５ａ〜５ｅのＣＯＦフィルムキャリアテープを用い、加熱ツール温度を３２０℃〜４６０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表４に示す。
この結果、離型層が０．０５μｍ以上、好ましくは０．１μｍを越える参考例５ａ〜５ｃで付着防止効果が特に顕著であった。
(Reference Examples 5a to 5e)
After changing the dilution ratio of SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.) and patterning the conductor layers in the same manner as in Examples 4a to 4f and Reference Examples 4g and 4h, the photoresist was stripped and tin-plated. A coating layer that was applied later and dried for 3 hours or longer to form a release layer, and a release layer formed by heat treatment at 125 ° C. for 1 hour instead of drying were prepared (Reference Examples 5a to 5e). In this case, a silicone resin diluted with ethyl acetate was diluted 2 times, 3 times, 5 times, 10 times from the original dilution ratio, but the release layer thickness (calculated value) in this case was calculated. did.
(Test Example 4)
Using the COF film carrier tape of Reference Examples 5a to 5e, mounting the semiconductor chip by pressing the heating tool temperature on the release layer side while changing the heating tool temperature in the range of 320 ° C to 460 ° C, and observing the adhesion to the heating tool Then, the attached temperature was measured. The results are shown in Table 4.
As a result, the adhesion preventing effect was particularly remarkable in Reference Examples 5a to 5c having a release layer of 0.05 μm or more, preferably exceeding 0.1 μm.
（実施例６）
導体層としての厚さ９μｍの超低粗度銅箔上に、絶縁層として塗布法により厚さ４０μｍのポリイミド層を形成し、絶縁層の導体層とは反対側に転写法により厚さ０．１μｍのシリコーン系化合物からなる離型層を設けて実施例６のＣＯＦ用積層フィルムとした。なお、シリコーン系化合物からなる離型層を転写した後、１２０℃で加熱処理した。
（実施例７）
実施例６で離型層を転写後、加熱処理を行わない以外は同様にして実施例７のＣＯＦ用積層フィルムとした。
（実施例８）
実施例６において、ＳＥＰＡ−ＣＯＡＴ（商品名：信越化学工業社製）を用いて形成したシリコーン系化合物を転写して離型層とした以外は同様にして実施例８のＣＯＦ用積層フィルムとした。
（比較例４）
離型層を設けない以外は実施例６と同様にしてＣＯＦ用積層フィルムとした。
（試験例５）
実施例６〜８および比較例４のＣＯＦ用積層フィルムの導体層をパターニングし、加熱ツール温度を２６０℃〜４４０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察した。この結果を表５に示す。
(Example 6)
A polyimide layer with a thickness of 40 μm is formed as an insulating layer on an ultra-low roughness copper foil with a thickness of 9 μm as a conductor layer by a coating method. A release layer composed of a 1 μm silicone compound was provided to obtain a laminated film for COF of Example 6. In addition, after transferring the release layer made of the silicone compound, heat treatment was performed at 120 ° C.
(Example 7)
A laminated film for COF of Example 7 was obtained in the same manner except that the heat treatment was not performed after the release layer was transferred in Example 6.
(Example 8)
A laminated film for COF of Example 8 was prepared in the same manner as in Example 6 except that a silicone compound formed using SEPA-COAT (trade name: manufactured by Shin-Etsu Chemical Co., Ltd.) was transferred to form a release layer. .
(Comparative Example 4)
A laminated film for COF was prepared in the same manner as in Example 6 except that the release layer was not provided.
(Test Example 5)
The conductor layers of the laminated films for COF of Examples 6 to 8 and Comparative Example 4 were patterned, and the semiconductor chip was mounted by pressing against the release layer side while changing the heating tool temperature in the range of 260 ° C. to 440 ° C., Adhesion with the heating tool was observed. The results are shown in Table 5.
この結果、比較例４では３００℃を超えると付着が生じたが、実施例７では３２０℃を超えた際に一部に付着が生じる程度まで付着性が良好になり、実施例６及び８では４００℃を越えるまでは付着が全く生じなかった。なお、実施例７は、比較例４と差はあるものの、効果は顕著ではなかったが、加熱融着温度は、加熱ツール、実装する半導体チップの種類、実装品の用途等により異なり、一般的には２００〜３５０℃程度の場合もあるので、付着温度が上昇する点では有効である。 As a result, in Comparative Example 4, adhesion occurred when the temperature exceeded 300 ° C., but in Example 7, the adhesion was improved to the extent that partial adhesion occurred when exceeding 320 ° C. In Examples 6 and 8, No adhesion occurred until it exceeded 400 ° C. Although Example 7 was different from Comparative Example 4, the effect was not significant, but the heat-sealing temperature differs depending on the heating tool, the type of semiconductor chip to be mounted, the use of the mounted product, etc. In some cases, the temperature is about 200 to 350 ° C., which is effective in increasing the adhesion temperature.
（参考例９ａ〜９ｃ）
エスパーフレックス（商品名：住友金属鉱山社製）に、離型剤として、シリカゾル系のコルコートＰ（商品名：コルコート株式会社製；参考例９ａ）、コルコートＮ−１０３Ｘ（商品名：コルコート株式会社製；参考例９ｂ）、シラン化合物系のコルコートＳＰ−２０１４Ｓ（商品名、コルコート株式会社製；参考例９ｃ）を用い、配線パターン全体にスズメッキを施した後、ベースフィルムに離型剤を塗布し、１２０℃の加熱温度で６０分間乾燥して離型層を形成したＣＯＦフィルムキャリアテープを製造した。
（試験例６）
参考例９ａ〜９ｃの半導体装置の製造の際の加熱ツール温度を４４０℃〜４８０℃の範囲で変化させながら離型層側へ押し当てて半導体チップを実装し、加熱ツールとの付着性を観察し、付着した温度を測定した。この結果を表６に示す。
(Reference Examples 9a to 9c)
Esperflex (trade name: manufactured by Sumitomo Metal Mining Co., Ltd.), silica sol Colcoat P (trade name: manufactured by Colcoat Co .; Reference Example 9a), Colcoat N-103X (trade name: manufactured by Colcoat Co., Ltd.) as a release agent Reference Example 9b), using a silane compound-based Colcoat SP-2014S (trade name, manufactured by Colcoat Co., Ltd .; Reference Example 9c), after applying tin plating to the entire wiring pattern, a release agent was applied to the base film, A COF film carrier tape having a release layer formed by drying at a heating temperature of 120 ° C. for 60 minutes was produced.
(Test Example 6)
While changing the heating tool temperature in the manufacture of the semiconductor devices of Reference Examples 9a to 9c in the range of 440 ° C. to 480 ° C., the semiconductor chip is mounted by pressing against the release layer side, and the adhesion to the heating tool is observed Then, the attached temperature was measured. The results are shown in Table 6.
この結果、参考例９ａ〜９ｃは、上述した実施例と同様に顕著な効果が認められた。 As a result, in Reference Examples 9a to 9c, remarkable effects were recognized in the same manner as in the above-described examples.
以上説明したように、本発明のＣＯＦフィルムキャリアテープやＣＯＦ用ＦＰＣなどのＣＯＦ用フレキシブルプリント配線板は、特定のシリコーン系化合物からなる離型層を設けることにより、半導体チップ実装時に加熱ツールと絶縁層とが熱融着するのを防止することができ、半導体チップ実装ラインの信頼性及び生産性を向上させるという効果を奏する。 As described above, the COF flexible printed wiring board such as the COF film carrier tape and the COF FPC of the present invention is insulated from the heating tool when mounting a semiconductor chip by providing a release layer made of a specific silicone compound. It is possible to prevent the layers from being thermally fused, and there is an effect of improving the reliability and productivity of the semiconductor chip mounting line.
１０，１０Ａ ＣＯＦ用積層フィルム
１１ 導体層
１２ 絶縁層
１３，１３Ａ 離型層
２０ ＣＯＦフィルムキャリアテープ
２１ 配線パターン
２２ スプロケットホール
２３ ソルダーレジスト層
３０ 半導体チップ
３１ バンプ
10, 10A COF laminated film 11 Conductor layer 12 Insulating layer 13, 13A Release layer 20 COF film carrier tape 21 Wiring pattern 22 Sprocket hole 23 Solder resist layer 30 Semiconductor chip 31 Bump
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007257902A JP2008016871A (en) | 2002-03-13 | 2007-10-01 | Flexible printed wiring board for cof and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002068500 | 2002-03-13 | ||
| JP2002321853 | 2002-11-05 | ||
| JP2007257902A JP2008016871A (en) | 2002-03-13 | 2007-10-01 | Flexible printed wiring board for cof and its manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005256972A Division JP4038517B2 (en) | 2002-03-13 | 2005-09-05 | Flexible printed wiring board for COF and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008016871A true JP2008016871A (en) | 2008-01-24 |
Family
ID=32830497
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068863A Expired - Fee Related JP3772843B2 (en) | 2002-03-13 | 2003-03-13 | Flexible printed circuit board for COF |
| JP2003068862A Expired - Lifetime JP3808049B2 (en) | 2002-03-13 | 2003-03-13 | Semiconductor device and manufacturing method thereof |
| JP2003068864A Expired - Fee Related JP3914165B2 (en) | 2002-03-13 | 2003-03-13 | Release layer transfer film, laminated film, and method for producing flexible printed wiring board for COF |
| JP2005256971A Expired - Fee Related JP4058443B2 (en) | 2002-03-13 | 2005-09-05 | Semiconductor device and manufacturing method thereof |
| JP2005256972A Expired - Fee Related JP4038517B2 (en) | 2002-03-13 | 2005-09-05 | Flexible printed wiring board for COF and method for manufacturing the same |
| JP2007257902A Pending JP2008016871A (en) | 2002-03-13 | 2007-10-01 | Flexible printed wiring board for cof and its manufacturing method |
| JP2007293691A Pending JP2008053761A (en) | 2002-03-13 | 2007-11-12 | Semiconductor device, and its manufacturing method |
Family Applications Before (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068863A Expired - Fee Related JP3772843B2 (en) | 2002-03-13 | 2003-03-13 | Flexible printed circuit board for COF |
| JP2003068862A Expired - Lifetime JP3808049B2 (en) | 2002-03-13 | 2003-03-13 | Semiconductor device and manufacturing method thereof |
| JP2003068864A Expired - Fee Related JP3914165B2 (en) | 2002-03-13 | 2003-03-13 | Release layer transfer film, laminated film, and method for producing flexible printed wiring board for COF |
| JP2005256971A Expired - Fee Related JP4058443B2 (en) | 2002-03-13 | 2005-09-05 | Semiconductor device and manufacturing method thereof |
| JP2005256972A Expired - Fee Related JP4038517B2 (en) | 2002-03-13 | 2005-09-05 | Flexible printed wiring board for COF and method for manufacturing the same |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007293691A Pending JP2008053761A (en) | 2002-03-13 | 2007-11-12 | Semiconductor device, and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JP3772843B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173322B2 (en) | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| JP3889700B2 (en) | 2002-03-13 | 2007-03-07 | 三井金属鉱業株式会社 | COF film carrier tape manufacturing method |
| JP4109689B2 (en) | 2004-09-29 | 2008-07-02 | 三井金属鉱業株式会社 | Manufacturing method of flexible printed wiring board for COF |
| JP4712663B2 (en) * | 2006-09-29 | 2011-06-29 | 大日本印刷株式会社 | Resin duplication plate and method for producing the same |
| KR101657260B1 (en) * | 2011-01-03 | 2016-09-13 | 주식회사 엘지화학 | Preparation method of Front Electrode for Solar Cell and Front Electrode manufactured by the same |
| CN102237334A (en) * | 2011-06-09 | 2011-11-09 | 深圳市华星光电技术有限公司 | Chip on film (COF) and COF carrier tape |
| JP5478600B2 (en) * | 2011-12-14 | 2014-04-23 | 尾池工業株式会社 | Method for forming functional film and method for forming gas barrier film |
| KR101618141B1 (en) * | 2012-04-17 | 2016-05-04 | 고쿠리츠다이가쿠호진 사이타마 다이가쿠 | Electret structure and method for manufacturing same, and electrostatic induction-type conversion element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168614A (en) * | 1983-12-19 | 1985-09-02 | ダウ コ−ニング コ−ポレ−シヨン | Molding method by silicone mold release agent |
| JPH0373318A (en) * | 1989-08-14 | 1991-03-28 | Mazda Motor Corp | External releasant for synthetic resin molding |
| JPH09115961A (en) * | 1995-10-17 | 1997-05-02 | Sumitomo Metal Mining Co Ltd | Method for manufacturing electronic circuit part material using copper-coated polyimide substrate |
| JPH10244748A (en) * | 1997-03-03 | 1998-09-14 | Seiko Epson Corp | Recording medium having glossy layer |
| JPH10291377A (en) * | 1997-04-18 | 1998-11-04 | Konica Corp | Information recording material with protective coating layer |
| JP2001042658A (en) * | 1999-07-27 | 2001-02-16 | Mitsubishi Chemicals Corp | Electrically conductive belt |
| JP2001127119A (en) * | 1999-10-27 | 2001-05-11 | Toray Ind Inc | Flexible tape for forming fine pattern and its manufacturing method |
| JP2002009114A (en) * | 2000-06-20 | 2002-01-11 | Mitsui Mining & Smelting Co Ltd | Method of manufacturing film carrier tape for mounting electronic component |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157414A (en) * | 1989-07-25 | 1991-07-05 | Sekisui Chem Co Ltd | Production of thermosetting covering sheet and covered material |
| JPH0930197A (en) * | 1995-07-14 | 1997-02-04 | Nissha Printing Co Ltd | Transfer material and material to be transferred |
| JPH09283570A (en) * | 1996-04-12 | 1997-10-31 | Advanced Display:Kk | Film carrier |
| JP3698223B2 (en) * | 1996-10-07 | 2005-09-21 | 富士通株式会社 | Manufacturing method of semiconductor device |
| JPH10151408A (en) * | 1996-11-21 | 1998-06-09 | Hitachi Chem Co Ltd | Method for water repellent treatment |
| JP3456576B2 (en) * | 2000-01-26 | 2003-10-14 | カシオマイクロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| JP3889700B2 (en) * | 2002-03-13 | 2007-03-07 | 三井金属鉱業株式会社 | COF film carrier tape manufacturing method |
-
2003
- 2003-03-13 JP JP2003068863A patent/JP3772843B2/en not_active Expired - Fee Related
- 2003-03-13 JP JP2003068862A patent/JP3808049B2/en not_active Expired - Lifetime
- 2003-03-13 JP JP2003068864A patent/JP3914165B2/en not_active Expired - Fee Related
-
2005
- 2005-09-05 JP JP2005256971A patent/JP4058443B2/en not_active Expired - Fee Related
- 2005-09-05 JP JP2005256972A patent/JP4038517B2/en not_active Expired - Fee Related
-
2007
- 2007-10-01 JP JP2007257902A patent/JP2008016871A/en active Pending
- 2007-11-12 JP JP2007293691A patent/JP2008053761A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60168614A (en) * | 1983-12-19 | 1985-09-02 | ダウ コ−ニング コ−ポレ−シヨン | Molding method by silicone mold release agent |
| JPH0373318A (en) * | 1989-08-14 | 1991-03-28 | Mazda Motor Corp | External releasant for synthetic resin molding |
| JPH09115961A (en) * | 1995-10-17 | 1997-05-02 | Sumitomo Metal Mining Co Ltd | Method for manufacturing electronic circuit part material using copper-coated polyimide substrate |
| JPH10244748A (en) * | 1997-03-03 | 1998-09-14 | Seiko Epson Corp | Recording medium having glossy layer |
| JPH10291377A (en) * | 1997-04-18 | 1998-11-04 | Konica Corp | Information recording material with protective coating layer |
| JP2001042658A (en) * | 1999-07-27 | 2001-02-16 | Mitsubishi Chemicals Corp | Electrically conductive belt |
| JP2001127119A (en) * | 1999-10-27 | 2001-05-11 | Toray Ind Inc | Flexible tape for forming fine pattern and its manufacturing method |
| JP2002009114A (en) * | 2000-06-20 | 2002-01-11 | Mitsui Mining & Smelting Co Ltd | Method of manufacturing film carrier tape for mounting electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4058443B2 (en) | 2008-03-12 |
| JP2006041548A (en) | 2006-02-09 |
| JP2004207669A (en) | 2004-07-22 |
| JP3772843B2 (en) | 2006-05-10 |
| JP2006054476A (en) | 2006-02-23 |
| JP3808049B2 (en) | 2006-08-09 |
| JP2004207671A (en) | 2004-07-22 |
| JP2004207670A (en) | 2004-07-22 |
| JP3914165B2 (en) | 2007-05-16 |
| JP2008053761A (en) | 2008-03-06 |
| JP4038517B2 (en) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3889700B2 (en) | COF film carrier tape manufacturing method | |
| KR100607407B1 (en) | COF Flexible Printed Wiring Board and Method of Producing the Wiring Board | |
| JP4109689B2 (en) | Manufacturing method of flexible printed wiring board for COF | |
| JP4117892B2 (en) | Film carrier tape for mounting electronic components and flexible substrate | |
| JP4038517B2 (en) | Flexible printed wiring board for COF and method for manufacturing the same | |
| US20050205972A1 (en) | COF flexible printed wiring board and semiconductor device | |
| JP3726964B2 (en) | COF film carrier tape manufacturing method | |
| JP2004006523A (en) | Cof type film carrier tape | |
| JP2004031685A (en) | Method for manufacturing chip on film carrier tape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |