JP2008005673A

JP2008005673A - Power conversion system and power conversion method performing parallel operation of inverters

Info

Publication number: JP2008005673A
Application number: JP2006175244A
Authority: JP
Inventors: Shinichi Izumi; 進一泉
Original assignee: Reliance Electric Ltd
Current assignee: Reliance Electric Ltd
Priority date: 2006-06-26
Filing date: 2006-06-26
Publication date: 2008-01-10

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power converting system and a power converting method, wherein when a plurality of inverters are operated in parallel, respective load currents are controlled uniformly, and synchronous control is also attained. <P>SOLUTION: A current difference detector 11 detects a current difference signal C, which indicates the difference between a current signal (A), which is the load current of a DC-AC power converter 7 for a master and a current signal B which is the load current of a DC-AC power converter 12 for a slave unit. A gate pulse controller 15 changes pulse width based on the current difference signal C, by changing a terminal end which is not changing the starting end of a pulse of a gate signal E for the slave unit, which by the load current of the DC-AC power converter 7 and the load current of the DC-AC power converter 12 are uniformly controlled, and the synchronous control of the load currents is also realized. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ＰＷＭインバータの並列運転方式に関し、特に、直流電力を交流電力に変換する複数のＰＷＭインバータを並列に接続し、該複数のＰＷＭインバータの並列運転により、それぞれの負荷電流を均一に制御して電動機を駆動する電力変換装置及び電力変換方法に関する。 The present invention relates to a parallel operation method of PWM inverters, and in particular, a plurality of PWM inverters that convert DC power into AC power are connected in parallel, and each load current is uniformly controlled by parallel operation of the plurality of PWM inverters. The present invention relates to a power conversion device and a power conversion method for driving an electric motor.

従来、大容量の電動機をインバータにより駆動するためには、複数のインバータを並列に接続して運転する場合がある。図８は、従来の電力変換装置の構成を示すブロック図である。この電力変換器１００は、２台のＰＷＭインバータであるＤＣ−ＡＣ電力変換器１０７，１１２の並列運転により、各ＤＣ−ＡＣ電力変換器１０７，１１２が同一のゲート信号を入力して交流電力を生成し、電動機１０８，１１３を駆動するものである。 Conventionally, in order to drive a large-capacity electric motor with an inverter, a plurality of inverters may be connected in parallel for operation. FIG. 8 is a block diagram showing a configuration of a conventional power converter. In this power converter 100, the DC-AC power converters 107 and 112 receive the same gate signal and receive AC power by the parallel operation of the DC-AC power converters 107 and 112 that are two PWM inverters. It generates and drives the motors 108 and 113.

電力変換装置１００は、図８に示すように、商用交流電源１０２からの３相交流電力を第１の直流電力に整流するＡＣ−ＤＣ整流器１０３、ＡＣ−ＤＣ整流器１０３により整流された第１の直流電力を平滑にする第１の平滑用コンデンサ１０４、スイッチング素子のゲートをオン／オフ動作させて第２の直流電力に変換するＤＣ−ＤＣ電力変換器１０５、ＤＣ−ＤＣ電力変換器１０５により変換された第２の直流電力を平滑にする第２の平滑用コンデンサ１０６、ＰＷＭインバータ回路から成り、ゲート信号によりスイッチング素子をオン／オフ動作させて第２の直流電力を交流電力に変換して電動機１０８，１１３へ供給するＤＣ−ＡＣ電力変換器１０７，１１２、及び、ゲート信号を生成するゲートパルス制御器１１５を備えている。このように構成された電力変換装置１００では、ゲートパルス制御器１１５により生成されたゲート信号が分配され、ＤＣ−ＡＣ電力変換器１０７，１１２が、同一のゲート信号を入力することにより、ＰＷＭインバータの並列運転を実現している。尚、ＤＣ−ＤＣ電力変換器１０５及び第２の平滑用コンデンサ１０６を備えていない電力変換装置もあり得る。 As shown in FIG. 8, the power conversion apparatus 100 includes an AC-DC rectifier 103 that rectifies three-phase AC power from a commercial AC power supply 102 into first DC power, and a first rectified by the AC-DC rectifier 103. Conversion is performed by a first smoothing capacitor 104 that smoothes DC power, a DC-DC power converter 105 that converts the gate of the switching element to ON / OFF operation to convert it to second DC power, and a DC-DC power converter 105. Comprising a second smoothing capacitor 106 and a PWM inverter circuit for smoothing the second DC power, and by turning on / off the switching element by a gate signal to convert the second DC power into AC power. DC-AC power converters 107 and 112 supplied to 108 and 113, and a gate pulse controller 115 that generates a gate signal are provided. In the power conversion device 100 configured as described above, the gate signal generated by the gate pulse controller 115 is distributed, and the DC-AC power converters 107 and 112 input the same gate signal, so that the PWM inverter Parallel operation is realized. There may be a power converter that does not include the DC-DC power converter 105 and the second smoothing capacitor 106.

また、複数のＰＷＭインバータを並列に接続して運転する例として、特許文献１に記載のものがある。この電力変換装置は、２台のＰＷＭインバータの負荷電流をそれぞれ検出し、これらの負荷電流のうち小さい方の電流値を基準にして、大きい方の負荷電流が基準電流になるようにゲート信号のパルス巾を短くするものである。 Moreover, there exists a thing of patent document 1 as an example which connects and connects several PWM inverters in parallel. This power conversion device detects the load currents of the two PWM inverters, respectively, and uses the smaller current value of these load currents as a reference so that the larger load current becomes the reference current. The pulse width is shortened.

図８を参照して説明すると、この電力変換装置は、図８に示した電力変換装置１００の構成に加えてさらに、ＤＣ−ＡＣ電力変換器１０７から電動機１０８への負荷電流を検出するための第１の電流センサー、及び、ＤＣ−ＡＣ電力変換器１１２から電動機１１３への負荷電流を検出するための第２の電流センサーを備えている。そして、ゲートパルス制御器１１５は、第１の電流センサーにより検出された第１の負荷電流値と、第２の電流センサーにより検出された第２の負荷電流値とを比較し、小さい方の電流値を基準値に設定する。そして、負荷電流の大きい方のＤＣ−ＡＣ電力変換器による負荷電流値を基準値に近づけるように、パルス巾を短くしたゲート信号を生成し、ＤＣ−ＡＣ電力変換器に出力する。 Referring to FIG. 8, in addition to the configuration of power converter 100 shown in FIG. 8, this power converter further detects a load current from DC-AC power converter 107 to motor 108. A first current sensor and a second current sensor for detecting a load current from the DC-AC power converter 112 to the electric motor 113 are provided. Then, the gate pulse controller 115 compares the first load current value detected by the first current sensor with the second load current value detected by the second current sensor, and determines the smaller current. Set the value to the reference value. Then, a gate signal with a short pulse width is generated so that the load current value of the DC-AC power converter with the larger load current approaches the reference value, and is output to the DC-AC power converter.

特開平１１−２８５２５９号公報JP-A-11-285259

このように、図８に示した電力変換装置では、ゲートパルス制御器１１５がＤＣ−ＡＣ電力変換器１０７，１１２に同一のパルス巾のゲート信号を出力し、ＤＣ−ＡＣ電力変換器１０７，１１２が同一のゲート信号に基づいて生成した交流電力により電動機１０８，１１３を駆動する。 8, the gate pulse controller 115 outputs a gate signal having the same pulse width to the DC-AC power converters 107 and 112, and the DC-AC power converters 107 and 112. Motors 108 and 113 are driven by AC power generated based on the same gate signal.

しかしながら、実際は、ＤＣ−ＡＣ電力変換器１０７，１１２におけるスイッチング素子の電圧降下の差異、ＤＣ−ＡＣ電力変換器１０７，１１２と電動機１０８，１１３との間の配線インピーダンスの差異、電動機１０８，１１３のモータ巻き線インピーダンスの差異等があることから、ＤＣ−ＡＣ電力変換器１０７から電動機１０８への負荷電流と、ＤＣ−ＡＣ電力変換器１１２から電動機１１３への負荷電流とが均一にならないという問題があった。 However, actually, the difference in voltage drop of the switching element in the DC-AC power converters 107 and 112, the difference in wiring impedance between the DC-AC power converters 107 and 112 and the motors 108 and 113, the Due to differences in motor winding impedance, the load current from the DC-AC power converter 107 to the motor 108 and the load current from the DC-AC power converter 112 to the motor 113 are not uniform. there were.

この問題を解決するために、特許文献１に記載された電力変換装置を用いることができる。前述のように、特許文献１の電力変換装置では、ゲートパルス制御器１１５が第１の負荷電流値と第２の負荷電流値とを比較して小さい方の電流値を基準値に設定し、負荷電流の大きい方のＤＣ−ＡＣ電力変換器による負荷電流値を基準値に近づけるように、パルス巾を短くしたゲート信号を生成し、ＤＣ−ＡＣ電力変換器に出力する。これにより、ＤＣ−ＡＣ電力変換器１０７から電動機１０８への負荷電流と、ＤＣ−ＡＣ電力変換器１１２から電動機１１３への負荷電流とが、小さい方の負荷電流値になるように均一に制御される。 In order to solve this problem, the power converter described in Patent Document 1 can be used. As described above, in the power conversion device of Patent Document 1, the gate pulse controller 115 compares the first load current value and the second load current value, sets the smaller current value as the reference value, A gate signal with a short pulse width is generated so that the load current value of the DC-AC power converter with the larger load current approaches the reference value, and is output to the DC-AC power converter. As a result, the load current from the DC-AC power converter 107 to the motor 108 and the load current from the DC-AC power converter 112 to the motor 113 are uniformly controlled so as to have a smaller load current value. The

しかしながら、特許文献１の電力変換装置では、２つの負荷電流のうち、大きい方の負荷電流値を小さい方の負荷電流値になるように均一制御しているに過ぎず、負荷電流の大きい方のゲート信号のパルス巾をどのようにして短くしているかについて具体的な記載がない。また、負荷電流を均一制御するために新たに生成したゲート信号（負荷電流の大きい方の新たなゲート信号）と、負荷電流が小さい方のゲート信号との間で同期がとれているか否かについても具体的な記載がない。この場合、負荷電流の均一制御を実現することに加えて、負荷電流の同期を実現することが望ましい。これは、電動機の位相角を合わせることが可能な交流電力を生成することができ、モータ制御上都合が良いからである。 However, in the power conversion device of Patent Document 1, only the larger one of the two load currents is uniformly controlled so that the larger load current value becomes the smaller load current value. There is no specific description as to how the pulse width of the gate signal is shortened. Also, whether or not the newly generated gate signal (new gate signal having a larger load current) and the gate signal having a smaller load current are synchronized in order to uniformly control the load current. There is no specific description. In this case, it is desirable to realize load current synchronization in addition to realizing uniform control of the load current. This is because AC power that can match the phase angle of the electric motor can be generated, which is convenient for motor control.

そこで、本発明は、上記課題を解決するためになされたものであり、その目的は、複数のインバータの並列運転を行う場合に、それぞれの負荷電流を均一に制御すると共に、同期制御も実現可能な電力変換装置及び電力変換方法を提供することにある。 Accordingly, the present invention has been made to solve the above-described problems, and its purpose is to uniformly control each load current and to realize synchronous control when performing parallel operation of a plurality of inverters. An object of the present invention is to provide a power conversion device and a power conversion method.

上記目的を達成するために、本発明は、電動機を駆動するための交流電力をゲート信号に基づいて生成するＰＷＭインバータを備え、該ＰＷＭインバータが複数並列して構成された電力変換装置において、前記複数のＰＷＭインバータのうちの１台をマスタ用ＰＷＭインバータとし、他をスレーブ用ＰＷＭインバータとした場合に、前記マスタ用ＰＷＭインバータの負荷電流、及び、前記スレーブ用ＰＷＭインバータの負荷電流に基づいて、負荷電流間の電流差異を検出する電流差異検出器と、所定のパルス巾データに基づいて、前記マスタ用ＰＷＭインバータに出力するゲート信号を生成すると共に、該ゲート信号に同期した信号であって、前記所定のパルス巾データ及び電流差異検出器により検出された電流差異に基づいて、スレーブ用ＰＷＭインバータの負荷電流をマスタ用ＰＷＭインバータの負荷電流に一致させるためのスレーブ用ＰＷＭインバータに出力するゲート信号を生成するゲートパルス制御器とを備えたことを特徴とする。 To achieve the above object, the present invention provides a PWM inverter that generates AC power for driving an electric motor based on a gate signal, and a plurality of the PWM inverters are configured in parallel. When one of the plurality of PWM inverters is a master PWM inverter and the other is a slave PWM inverter, based on the load current of the master PWM inverter and the load current of the slave PWM inverter, A current difference detector for detecting a current difference between load currents and a gate signal to be output to the master PWM inverter based on predetermined pulse width data, and a signal synchronized with the gate signal, Based on the predetermined pulse width data and the current difference detected by the current difference detector, for the slave Characterized by comprising a gate pulse controller for generating a gate signal to be output to the slave for PWM inverter for matching the load current of the WM inverter load current of the PWM inverter master.

また、本発明は、前記ゲートパルス制御器が、電流差異検出器により検出された電流差異により、マスタ用ＰＷＭインバータの負荷電流がスレーブ用ＰＷＭインバータの負荷電流よりも大きい場合に、パルスの後端のタイミングを変化させてパルス巾を長く設定したゲート信号を生成し、マスタ用ＰＷＭインバータの負荷電流がスレーブ用ＰＷＭインバータの負荷電流よりも小さい場合に、パルスの後端のタイミングを変化させてパルス巾を短く設定したゲート信号を生成することを特徴とする。 Further, the present invention provides a method in which the gate pulse controller has a trailing edge of a pulse when the load current of the master PWM inverter is larger than the load current of the slave PWM inverter due to the current difference detected by the current difference detector. When the load current of the master PWM inverter is smaller than the load current of the slave PWM inverter, the timing at the rear end of the pulse is changed to generate a pulse signal. A gate signal with a short width is generated.

また、本発明は、前記電流差異検出器が、マスタ用ＰＷＭインバータの負荷電流を第１の抵抗体を介して反転入力端子に入力し、非反転入力端子を接地したオペアンプを備え、
第２の抵抗体、比例器及び積分器が直列に接続され、スレーブ用ＰＷＭインバータの負荷電流を前記第２の抵抗体を介して比例器に入力し、前記オペアンプの出力端子と積分器の出力端子とが接続されて、前記負荷電流間の電流差異を検出することを特徴とする。 In the present invention, the current difference detector includes an operational amplifier in which the load current of the master PWM inverter is input to the inverting input terminal via the first resistor, and the non-inverting input terminal is grounded.
A second resistor, a proportional device and an integrator are connected in series, and the load current of the slave PWM inverter is input to the proportional device via the second resistor, and the output terminal of the operational amplifier and the output of the integrator A terminal is connected to detect a current difference between the load currents.

また、本発明は、前記ゲートパルス制御器が、所定のパルス巾データに基づいて、該パルス巾に設定したパルスのゲート信号を生成するマスタ用のパルス生成＆ゲート回路と、前記所定のパルス巾データに電流差異検出器により検出された電流差異を加算し、新たなパルス巾データを算出するゲートパルス巾データ加算器と、該ゲートパルス巾データ加算器により算出されたパルス巾データに基づいて、該パルス巾に設定したパルスのゲート信号を生成するスレーブ用のパルス生成＆ゲート回路とを備えたことを特徴とする。 The present invention also provides a master pulse generation and gate circuit for generating a gate signal of a pulse set to the pulse width based on predetermined pulse width data, and the predetermined pulse width. Based on the pulse width data calculated by the gate pulse width data adder that adds the current difference detected by the current difference detector to the data and calculates new pulse width data, and the gate pulse width data adder, A pulse generation & gate circuit for a slave that generates a gate signal of a pulse set to the pulse width is provided.

また、本発明は、前記複数のＰＷＭインバータのうちの１台をマスタ用ＰＷＭインバータとし、他の少なくとも２台をスレーブ用ＰＷＭインバータとした場合に、スレーブ用ＰＷＭインバータにそれぞれ対応した少なくとも２台の前記電流差異検出器を備え、前記ゲートパルス制御器が、所定のパルス巾データに基づいて、前記マスタ用ＰＷＭインバータに出力するゲート信号を生成すると共に、該ゲート信号に同期した信号であって、前記所定のパルス巾データ及び電流差異検出器により検出された電流差異に基づいて、スレーブ用ＰＷＭインバータの負荷電流をマスタ用ＰＷＭインバータの負荷電流に一致させるためのスレーブ用ＰＷＭインバータに出力するゲート信号を、スレーブ用ＰＷＭインバータにそれぞれ対応して少なくとも２つ生成することを特徴とする。 Further, in the present invention, when one of the plurality of PWM inverters is a master PWM inverter and the other two are slave PWM inverters, at least two corresponding to the slave PWM inverters are provided. Comprising the current difference detector, wherein the gate pulse controller generates a gate signal to be output to the master PWM inverter based on predetermined pulse width data, and is a signal synchronized with the gate signal, A gate signal output to the slave PWM inverter for matching the load current of the slave PWM inverter with the load current of the master PWM inverter based on the predetermined pulse width data and the current difference detected by the current difference detector Corresponding to each of the slave PWM inverters, at least 2 Generated and characterized in that.

また、本発明は、電動機を駆動するための交流電力をゲート信号に基づいて生成するＰＷＭインバータを備え、該ＰＷＭインバータが複数並列して構成された電力変換装置による電力変換方法において、前記複数のＰＷＭインバータのうちの１台をマスタ用ＰＷＭインバータとし、他をスレーブ用ＰＷＭインバータとした場合に、前記マスタ用ＰＷＭインバータの負荷電流を検出する工程と、前記スレーブ用ＰＷＭインバータの負荷電流を検出する工程と、前記検出した負荷電流間の電流差異を検出する工程と、所定のパルス巾データに基づいて、前記マスタ用ＰＷＭインバータに出力するゲート信号を生成する工程と、該ゲート信号に同期した信号であって、前記所定のパルス巾データ及び前記検出した電流差異に基づいて、スレーブ用ＰＷＭインバータの負荷電流をマスタ用ＰＷＭインバータの負荷電流に一致させるためのスレーブ用ＰＷＭインバータに出力するゲート信号を生成する工程とを有することを特徴とする。 The present invention also includes a PWM inverter that generates AC power for driving an electric motor based on a gate signal, and a power conversion method using a power converter in which a plurality of the PWM inverters are configured in parallel. When one of the PWM inverters is a master PWM inverter and the other is a slave PWM inverter, the step of detecting the load current of the master PWM inverter and the load current of the slave PWM inverter are detected A step of detecting a current difference between the detected load currents, a step of generating a gate signal to be output to the master PWM inverter based on predetermined pulse width data, and a signal synchronized with the gate signal Based on the predetermined pulse width data and the detected current difference, the slave P Characterized by a step of generating a gate signal to be output to the slave for PWM inverter for matching a load current of M inverters to a load current of the PWM inverter master.

以上説明したように、本発明によれば、複数のインバータの並列運転を行う場合に、スレーブ用インバータの動作がマスタ用インバータの動作に追従するようにした。すなわち、負荷電流の差異に基づいて、スレーブ用インバータに出力されるゲート信号のパルス巾を、パルスの始端を変えないで終端を変えることにより直接変更するようにしたから、それぞれの負荷電流を均一に制御することができると共に、同期制御も実現することが可能となる。 As described above, according to the present invention, when the plurality of inverters are operated in parallel, the operation of the slave inverter follows the operation of the master inverter. In other words, based on the difference in load current, the pulse width of the gate signal output to the slave inverter is changed directly by changing the end without changing the start of the pulse, so each load current is made uniform. In addition, it is possible to realize synchronous control.

以下、本発明を実施するための最良の形態について、図面を参照して説明する。
〔実施例１〕
先ず、本発明に係る第１の電力変換装置について説明する。図１は、本発明に係る第１の電力変換装置の全体構成を示すブロック図である。この電力変換装置１−１は、ＡＣ−ＤＣ整流器３、第１の平滑用コンデンサ４、ＤＣ−ＤＣ電力変換器５、第２の平滑用コンデンサ６、ＤＣ−ＡＣ電力変換器７，１２、電流センサー９，１４、反転器１０、電流差異検出器１１、及びゲートパルス制御器１５を備えている。電力変換装置１−１は、入力する商用交流電流を一旦直流電力に変換し、さらに直流電力から交流電力に変換し、交流電力を電動機８，１３へ供給する。この場合、ＤＣ−ＡＣ電力変換器７から電動機８へ供給される交流電力、及びＤＣ−ＡＣ電力変換器１２から電動機１３へ供給される交流電力は、それぞれ負荷電流が均一であり、かつ同期している。このような交流電力を生成するために、ゲートパルス制御器１５が、ＤＣ−ＡＣ電力変換器１２に出力するゲート信号Ｅのパルス巾を、負荷電流である電流信号Ａ，Ｂの差に基づいて生成する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
[Example 1]
First, the 1st power converter device which concerns on this invention is demonstrated. FIG. 1 is a block diagram showing an overall configuration of a first power converter according to the present invention. The power converter 1-1 includes an AC-DC rectifier 3, a first smoothing capacitor 4, a DC-DC power converter 5, a second smoothing capacitor 6, DC-AC power converters 7 and 12, currents Sensors 9 and 14, an inverter 10, a current difference detector 11, and a gate pulse controller 15 are provided. The power conversion device 1-1 once converts the commercial AC current to be input into DC power, further converts the DC power into AC power, and supplies the AC power to the motors 8 and 13. In this case, the AC power supplied from the DC-AC power converter 7 to the electric motor 8 and the AC power supplied from the DC-AC power converter 12 to the electric motor 13 have a uniform load current and are synchronized. ing. In order to generate such AC power, the gate pulse controller 15 determines the pulse width of the gate signal E output to the DC-AC power converter 12 based on the difference between the current signals A and B which are load currents. Generate.

図８に示した従来の電力変換装置１００と図１に示す電力変換装置１−１とを比較すると、ＡＣ−ＤＣ整流器１０３，３、第１の平滑用コンデンサ１０４，４、ＤＣ−ＤＣ電力変換器１０５，５、第２の平滑用コンデンサ１０６，６、ＤＣ−ＡＣ電力変換器１０７，７、及びＤＣ−ＡＣ電力変換器１１２，１２はそれぞれ同一の機能を有する点で同一であるが、電力変換装置１−１は、電流センサー９，１４、反転器１０、及び電流差異検出器１１をさらに備え、ゲートパルス制御器１５がゲートパルス制御器１１５と異なる機能を有する点で相違する。 When the conventional power converter 100 shown in FIG. 8 and the power converter 1-1 shown in FIG. 1 are compared, the AC-DC rectifiers 103 and 3, the first smoothing capacitors 104 and 4, and the DC-DC power conversion are compared. The capacitors 105 and 5, the second smoothing capacitors 106 and 6, the DC-AC power converters 107 and 7, and the DC-AC power converters 112 and 12 are the same in that they have the same function, but the power The conversion device 1-1 further includes current sensors 9 and 14, an inverter 10, and a current difference detector 11, and is different in that the gate pulse controller 15 has a different function from the gate pulse controller 115.

ＡＣ−ＤＣ整流器３は、整流素子例えば、ダイオードを用いた３相全波整流回路であり、商用交流電源２から３相交流電力を入力して整流し、直流電力を第１の平滑用コンデンサ４に出力する。ＡＣ−ＤＣ整流器３は、出力正極端子が第１の平滑用コンデンサ４の一端に接続され、出力負極端子が第１の平滑用コンデンサ４の他端に接続される。 The AC-DC rectifier 3 is a three-phase full-wave rectifier circuit using a rectifier element, for example, a diode. Output to. The AC-DC rectifier 3 has an output positive terminal connected to one end of the first smoothing capacitor 4 and an output negative terminal connected to the other end of the first smoothing capacitor 4.

第１の平滑用コンデンサ４は、ＡＣ−ＤＣ整流器３から直流電力を入力し、直流電圧を平滑にし、得られる第１の直流電力をＤＣ−ＤＣ電力変換器５に出力する。第１の平滑用コンデンサ４は、一端がＤＣ−ＤＣ電力変換器５の入力正極端子に接続され、他端がＤＣ−ＤＣ変換器５の入力負極端子に接続される。 The first smoothing capacitor 4 receives DC power from the AC-DC rectifier 3, smoothes the DC voltage, and outputs the obtained first DC power to the DC-DC power converter 5. The first smoothing capacitor 4 has one end connected to the input positive terminal of the DC-DC power converter 5 and the other end connected to the input negative terminal of the DC-DC converter 5.

ＤＣ−ＤＣ電力変換器５は、半導体スイッチング素子例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａＴｒａｎｓｉｓｔｏｒ）と直流リアクタとを備えるスイッチング回路であり、スイッチング素子のゲートに入力される制御信号（図示せず）により、コレクターエミッタ間の導通／遮断を制御する。スイッチング素子のコレクタ及びエミッタは、第１の平滑用コンデンサ４及び第２の平滑用コンデンサ６の負極端子にそれぞれ接続される。直流リアクタは、その一端が第１の平滑用コンデンサ４の正極端子に接続され、他端が第２の平滑用コンデンサ６の正極端子に接続される。すなわち、ＤＣ−ＤＣ電力変換器５は、第１の直流電力を入力し、内在するスイッチング素子のゲートを制御信号によりオン／オフ動作させ、第２の直流電力を第２の平滑用コンデンサ６に出力する。 The DC-DC power converter 5 is a switching circuit including a semiconductor switching element, for example, an IGBT (Insulated Gate Bipolar Transistor) and a DC reactor, and a collector is provided by a control signal (not shown) input to the gate of the switching element. Controls conduction / cutoff between emitters. The collector and emitter of the switching element are connected to the negative terminals of the first smoothing capacitor 4 and the second smoothing capacitor 6, respectively. The DC reactor has one end connected to the positive terminal of the first smoothing capacitor 4 and the other end connected to the positive terminal of the second smoothing capacitor 6. That is, the DC-DC power converter 5 receives the first DC power, turns on / off the gate of the inherent switching element by the control signal, and supplies the second DC power to the second smoothing capacitor 6. Output.

第２の平滑用コンデンサ６は、第２の直流電力を入力し、第２の直流電圧を平滑にし、ＤＣ−ＡＣ電力変換器７，１２に出力する。第２の平滑用コンデンサ６は、その一端がＤＣ−ＡＣ電力変換器７，１２の入力正極端子に接続され、他端がＤＣ−ＡＣ電力変換器７，１２の入力負極端子に接続される。 The second smoothing capacitor 6 receives the second DC power, smoothes the second DC voltage, and outputs it to the DC-AC power converters 7 and 12. The second smoothing capacitor 6 has one end connected to the input positive terminal of the DC-AC power converters 7 and 12 and the other end connected to the input negative terminal of the DC-AC power converters 7 and 12.

ＤＣ−ＡＣ電力変換器７，１２は、ＰＷＭインバータ回路であり、半導体スイッチング素子例えば、ＩＧＢＴがスイッチング素子のゲートに入力される制御信号（以下、ゲート信号という。）Ｄ，Ｅにより、コレクターエミッタ間の導通／遮断を制御する。すなわち、ＤＣ−ＡＣ電力変換器７は、第２の直流電力を入力し、内在するスイッチング素子のゲートをゲート信号Ｄによりオン／オフ動作させ、第２の直流電力を交流電力に変換し、交流電力を電動機８へ供給する。また、ＤＣ−ＡＣ電力変換器１２は、第２の直流電力を入力し、内在するスイッチング素子のゲートをゲート信号Ｅによりオン／オフ動作させ、第２の直流電力を交流電力に変換し、交流電力を電動機１３へ供給する。ここで、ＤＣ−ＡＣ電力変換器７はマスタ用インバータであり、ＤＣ−ＡＣ電力変換器１２はスレーブ用インバータであり、スレーブであるＤＣ−ＡＣ電力変換器１２は、マスタであるＤＣ−ＡＣ電力変換器７の動作に追従する。詳細については後述する。 The DC-AC power converters 7 and 12 are PWM inverter circuits, and a semiconductor switching element, for example, an IGBT is input to the gate of the switching element (hereinafter referred to as a gate signal) D and E, and between the collector and emitter. Controls the conduction / shut-off. That is, the DC-AC power converter 7 receives the second DC power, turns on / off the gate of the inherent switching element by the gate signal D, converts the second DC power into AC power, Electric power is supplied to the electric motor 8. Further, the DC-AC power converter 12 receives the second DC power, turns on / off the gate of the inherent switching element by the gate signal E, converts the second DC power into AC power, Electric power is supplied to the electric motor 13. Here, the DC-AC power converter 7 is a master inverter, the DC-AC power converter 12 is a slave inverter, and the slave DC-AC power converter 12 is a master DC-AC power. The operation of the converter 7 is followed. Details will be described later.

電流センサー９，１４は、例えば、磁電変換素子であるホール素子を利用して、被測定電流を非接触で検出するセンサである。電流センサー９は、ＤＣ−ＡＣ電力変換器７から電動機８へ供給される負荷電流である電流信号Ａを検出する。また、電流センサー１４は、ＤＣ−ＡＣ電力変換器１２から電動機１３へ供給される負荷電流である電流信号Ｂを検出する。 The current sensors 9 and 14 are sensors that detect a current to be measured in a non-contact manner using, for example, a Hall element that is a magnetoelectric conversion element. The current sensor 9 detects a current signal A that is a load current supplied from the DC-AC power converter 7 to the electric motor 8. Further, the current sensor 14 detects a current signal B that is a load current supplied from the DC-AC power converter 12 to the electric motor 13.

反転器１０は、電流センサー９からの電流信号Ａを反転させ、電流信号Ａ’を生成する。電流差異検出器１１は、反転器１０により反転した電流信号Ａ’、及び電流センサー１４からの電流信号Ｂを入力し、電流信号Ａと電流信号Ｂの差に相当する電流差異信号Ｃを検出し、ゲートパルス制御器１５に出力する。 The inverter 10 inverts the current signal A from the current sensor 9 to generate a current signal A ′. The current difference detector 11 receives the current signal A ′ inverted by the inverter 10 and the current signal B from the current sensor 14, and detects a current difference signal C corresponding to the difference between the current signal A and the current signal B. To the gate pulse controller 15.

ゲートパルス制御器１５は、ＰＷＭ指令信号（矩形波の信号）及び電流差異検出器１１により検出された電流差異信号Ｃを入力し、同期したゲート信号Ｄ，Ｅのパルス巾をそれぞれ設定し、ゲート信号ＤをＤＣ−ＡＣ電力変換器７に出力し、ゲート信号ＥをＤＣ−ＡＣ電力変換器１２に出力する。この場合、同期したゲート信号Ｄ，Ｅは、所定のスイッチング周波数の周期を生成するための共通の基準信号であるＰＷＭ指令信号に基づいて生成される。つまり、ゲート信号Ｄの始端とゲート信号Ｅの始端とは同期しており、同一のタイミングになる。 The gate pulse controller 15 receives the PWM command signal (rectangular wave signal) and the current difference signal C detected by the current difference detector 11, sets the pulse widths of the synchronized gate signals D and E, respectively, The signal D is output to the DC-AC power converter 7, and the gate signal E is output to the DC-AC power converter 12. In this case, the synchronized gate signals D and E are generated based on a PWM command signal that is a common reference signal for generating a cycle of a predetermined switching frequency. That is, the start end of the gate signal D and the start end of the gate signal E are synchronized and have the same timing.

また、ゲート信号Ｄのパルス巾は、所定のパルス巾データに基づいて設定され、ゲート信号Ｅのパルス巾は、所定のパルス巾データ及び電流差異信号Ｃに基づいて、その電流差異信号Ｃがゼロになるように直接設定される。 The pulse width of the gate signal D is set based on predetermined pulse width data, and the pulse width of the gate signal E is zero based on the predetermined pulse width data and the current difference signal C. Directly set to be

具体的には、電流差異信号Ｃがプラスの信号である場合、すなわち、ＤＣ−ＡＣ電力変換器７の負荷電流（電流信号Ａ）がＤＣ−ＡＣ電力変換器１２の負荷電流（電流信号Ｂ）よりも大きい場合、ゲートパルス制御器１５は、ゲート信号Ｅのパルス巾を電流差異信号Ｃの値に比例して長くするように設定し、以前よりも長いパルス巾を有するゲート信号ＥをＤＣ−ＡＣ電力変換器１２に出力する。ここで、ゲート信号Ｅは、パルスの始端（立ち上がりエッジ）のタイミングを変えないで終端（立ち下がりエッジ）のタイミングを変えることにより、パルス巾が長くなるように設定される。ＤＣ−ＡＣ電力変換器１２は、パルス巾の長いゲート信号Ｅを入力することにより、負荷電流の大きな交流電力を電動機１３へ供給する。これにより、電流信号Ａは大きくなり、電流差異信号Ｃがゼロに近くなる。 Specifically, when the current difference signal C is a positive signal, that is, the load current (current signal A) of the DC-AC power converter 7 is the load current (current signal B) of the DC-AC power converter 12. If larger, the gate pulse controller 15 sets the pulse width of the gate signal E to be longer in proportion to the value of the current difference signal C, and the gate signal E having a longer pulse width than before is DC- Output to the AC power converter 12. Here, the gate signal E is set so that the pulse width becomes long by changing the timing of the end (falling edge) without changing the timing of the start (rising edge) of the pulse. The DC-AC power converter 12 inputs AC power having a large load current to the motor 13 by inputting the gate signal E having a long pulse width. Thereby, the current signal A becomes large and the current difference signal C becomes close to zero.

一方、電流差異信号Ｃがマイナスの信号である場合、すなわち、ＤＣ−ＡＣ電力変換器７の負荷電流（電流信号Ａ）がＤＣ−ＡＣ電力変換器１２の負荷電流（電流信号Ｂ）よりも小さい場合、ゲートパルス制御器１５は、ゲート信号Ｅのパルス巾を短くするように設定し、以前よりも短いパルス巾を有するゲート信号ＥをＤＣ−ＡＣ電力変換器１２に出力する。ここで、ゲート信号Ｅは、パルスの始端のタイミングを変えないで終端のタイミングを変えることにより、パルス巾が電流差異信号Ｃの値（絶対値）に比例して短くなるように設定される。ＤＣ−ＡＣ電力変換器１２は、パルス巾の短いゲート信号Ｅを入力することにより、負荷電流の小さな交流電力を電動機１３へ供給する。これにより、電流信号Ａは小さくなり、電流差異信号Ｃがゼロに近くなる。尚、ゲートパルス制御器１５は、所定のパルス巾データに基づいたパルス巾を有するゲート信号ＤをＤＣ−ＡＣ電力変換器７に出力する。このゲート信号Ｄのパルス巾は、電流差異信号Ｃにより変動しない。 On the other hand, when the current difference signal C is a negative signal, that is, the load current (current signal A) of the DC-AC power converter 7 is smaller than the load current (current signal B) of the DC-AC power converter 12. In this case, the gate pulse controller 15 sets the pulse width of the gate signal E to be shorter, and outputs the gate signal E having a shorter pulse width than before to the DC-AC power converter 12. Here, the gate signal E is set so that the pulse width becomes shorter in proportion to the value (absolute value) of the current difference signal C by changing the end timing without changing the start timing of the pulse. The DC-AC power converter 12 supplies AC power with a small load current to the motor 13 by inputting a gate signal E having a short pulse width. Thereby, the current signal A becomes small and the current difference signal C becomes close to zero. The gate pulse controller 15 outputs a gate signal D having a pulse width based on predetermined pulse width data to the DC-AC power converter 7. The pulse width of the gate signal D does not vary with the current difference signal C.

次に、図１に示した電流差異検出器１１の詳細について説明する。図２は、電流差異検出器１１の構成を示すブロック図である。この電流差異検出器１１は、抵抗体２１−１，２１−２、比例器２２、積分器２３、及びオペアンプである増幅器２４を備えている。増幅器２４の反転入力端子（−）には、マスタ用のＤＣ−ＡＣ電力変換器７の負荷電流である電流信号Ａ’が抵抗体２１−１を介して入力され、非反転入力端子（＋）は、接地されている。また、抵抗体２１−２、比例器２２及び積分器２３が直列に接続され、スレーブ用のＤＣ−ＡＣ電力変換器１２の負荷電流である電流信号Ｂが抵抗体２１−２を介して比例器２２に入力される。また、増幅器２４の出力端子と積分器２３の出力端子とが接続されている。このような構成により、電流差異検出器１１は、電流差異信号Ｃを出力する。 Next, the details of the current difference detector 11 shown in FIG. 1 will be described. FIG. 2 is a block diagram showing the configuration of the current difference detector 11. The current difference detector 11 includes resistors 21-1, 21-2, a proportional device 22, an integrator 23, and an amplifier 24 that is an operational amplifier. A current signal A ′, which is a load current of the master DC-AC power converter 7, is input to the inverting input terminal (−) of the amplifier 24 via the resistor 21-1, and the non-inverting input terminal (+). Is grounded. Further, the resistor 21-2, the proportional device 22 and the integrator 23 are connected in series, and the current signal B, which is the load current of the slave DC-AC power converter 12, is passed through the resistor 21-2. 22 is input. The output terminal of the amplifier 24 and the output terminal of the integrator 23 are connected. With such a configuration, the current difference detector 11 outputs a current difference signal C.

電流差異信号Ｃは、反転した電流信号Ａ’の元信号である電流信号Ａと電流信号Ｂとの間の差に相当する信号であり、具体的には、以下の式により表される。
（電流差異信号Ｃの電流値）＝ｋ×（（電流信号Ａの電流値）−（電流信号Ｂの電流値））
ここで、ｋは、抵抗体２１−１，２１−２の抵抗値、比例器２２のゲイン及び積分器２３のゲインにより決定される係数である。比例器２２のゲイン及び積分器２３のゲインは、電流差異信号Ｃ、ゲート信号Ｅ、電流信号Ａ，Ｂの変化等を見ながら、ハンチング、オフセットがなく、かつ追従性が良くなるように、オペレータにより予め調整される。 The current difference signal C is a signal corresponding to the difference between the current signal A and the current signal B, which is the original signal of the inverted current signal A ′, and is specifically expressed by the following equation.
(Current value of current difference signal C) = k × ((current value of current signal A) − (current value of current signal B))
Here, k is a coefficient determined by the resistance values of the resistors 21-1 and 21-2, the gain of the proportional device 22, and the gain of the integrator 23. The gain of the proportional unit 22 and the gain of the integrator 23 are adjusted so that there is no hunting and offset and the followability is improved while observing changes in the current difference signal C, the gate signal E, and the current signals A and B. Is adjusted in advance.

次に、図１に示したゲートパルス制御器１５の詳細について説明する。図３は、ゲートパルス制御器１５の構成を示すブロック図である。このゲートパルス制御器１５は、Ａ−Ｄ変換器３１、ゲートパルス巾データ加算器３２、及び、パルス生成＆ゲート回路３３−１，３３−２を備えている。図３において、パルス巾データは、所定のスイッチング周波数による周期で所定のパルス巾を有するゲート信号を生成する場合のそのパルス巾の値をいい、図示しないパルス巾データ設定器により設定され、デジタル値としてパルス生成＆ゲート回路３３−１及びゲートパルス巾データ加算器３２に入力される。例えば、スイッチング周波数であるキャリア信号の周波数を４ｋＨｚとすると、その周期は２５０μｓｅｃとなるから、パルス巾データは、ゲート信号の周期２５０μｓｅｃのうちの０〜２５０μｓｅｃに相当するデジタル値をいう。２５０μｓｅｃに対してデジタル値２５００を割り当てた場合には、パルス巾データは０〜２５００のデジタル値となる。 Next, details of the gate pulse controller 15 shown in FIG. 1 will be described. FIG. 3 is a block diagram showing the configuration of the gate pulse controller 15. The gate pulse controller 15 includes an A / D converter 31, a gate pulse width data adder 32, and pulse generation and gate circuits 33-1 and 33-2. In FIG. 3, pulse width data refers to the value of the pulse width when a gate signal having a predetermined pulse width is generated at a cycle with a predetermined switching frequency, and is set by a pulse width data setting unit (not shown) Are input to the pulse generation & gate circuit 33-1 and the gate pulse width data adder 32. For example, if the frequency of the carrier signal, which is the switching frequency, is 4 kHz, the period is 250 μsec. Therefore, the pulse width data is a digital value corresponding to 0 to 250 μsec of the period of 250 μsec of the gate signal. When the digital value 2500 is assigned to 250 μsec, the pulse width data is a digital value of 0 to 2500.

パルス生成＆ゲート回路３３−１は、パルス巾データを入力し、このパルス巾データ、及び所定のスイッチング周波数のゲート信号Ｄを生成するための共通の基準信号（図示せず）に基づいて、マスタ用のゲート信号Ｄを生成し、ＤＣ−ＡＣ電力変換器７に出力する。この共通の基準信号は、ゲート信号Ｄにおけるパルスの始端のタイミングとゲート信号Ｅにおけるパルス巾の始端のタイミングとを一致させる（同期させる）ための信号である。 The pulse generation & gate circuit 33-1 receives pulse width data, and based on this pulse width data and a common reference signal (not shown) for generating a gate signal D having a predetermined switching frequency, Is generated and output to the DC-AC power converter 7. This common reference signal is a signal for matching (synchronizing) the start timing of the pulse in the gate signal D with the start timing of the pulse width in the gate signal E.

Ａ−Ｄ変換器３１は、電流差異検出器１１から電流差異信号Ｃを入力し、アナログ値の電流差異信号Ｃをデジタル値の電流差異信号Ｃに変換する。ゲートパルス巾データ加算器３２は、デジタル値のパルス巾データ及びデジタル値の電流差異信号Ｃを入力し、両デジタル値を加算する。そして、加算により修正されたパルス巾データをパルス生成＆ゲート回路３３−２に出力する。ここで、電流差異信号Ｃがプラスの信号である場合、すなわち、ＤＣ−ＡＣ電力変換器７の負荷電流（電流信号Ａ）がＤＣ−ＡＣ電力変換器１２の負荷電流（電流信号Ｂ）よりも大きい場合、ゲートパルス巾データ加算器３２は、入力したパルス巾データよりも大きくなるように加算修正したパルス巾データを出力する。一方、電流差異信号Ｃがマイナスの信号である場合、すなわち、ＤＣ−ＡＣ電力変換器７の負荷電流（電流信号Ａ）がＤＣ−ＡＣ電力変換器１２の負荷電流（電流信号Ｂ）よりも小さい場合、ゲートパルス巾データ加算器３２は、入力したパルス巾データよりも小さくなるように加算修正したパルス巾データを出力する。 The AD converter 31 receives the current difference signal C from the current difference detector 11 and converts the analog current difference signal C into a digital value current difference signal C. The gate pulse width data adder 32 inputs the digital value pulse width data and the digital value current difference signal C, and adds both digital values. Then, the pulse width data corrected by the addition is output to the pulse generation & gate circuit 33-2. Here, when the current difference signal C is a positive signal, that is, the load current (current signal A) of the DC-AC power converter 7 is larger than the load current (current signal B) of the DC-AC power converter 12. If larger, the gate pulse width data adder 32 outputs pulse width data that has been added and corrected so as to be larger than the input pulse width data. On the other hand, when the current difference signal C is a negative signal, that is, the load current (current signal A) of the DC-AC power converter 7 is smaller than the load current (current signal B) of the DC-AC power converter 12. In this case, the gate pulse width data adder 32 outputs pulse width data that has been added and corrected so as to be smaller than the input pulse width data.

パルス生成＆ゲート回路３３−２は、ゲートパルス巾データ加算器３２により加算修正されたパルス巾データを入力し、このパルス巾データ、及び所定のスイッチング周波数のゲート信号Ｅを生成するための共通の基準信号（図示せず）に基づいて、マスタ用のゲート信号Ｅを生成し、ＤＣ−ＡＣ電力変換器１２に出力する。 The pulse generation & gate circuit 33-2 receives the pulse width data added and corrected by the gate pulse width data adder 32, and generates a common pulse signal for generating the pulse width data and a gate signal E having a predetermined switching frequency. Based on a reference signal (not shown), a master gate signal E is generated and output to the DC-AC power converter 12.

次に、ゲートパルス制御器１５のパルス生成＆ゲート回路３３−２によるスレーブ用のゲート信号Ｅの生成処理について説明する。図４は、ゲート信号Ｅを生成する処理を示すフローチャート図であり、図５は、ゲート信号Ｅの波形を示すタイミングチャート図である。図４において、電流センサー９が、マスタ用のＤＣ−ＡＣ電力変換器７の負荷信号である電流信号Ａを検出し（ステップＳ４０１）、反転器１０が、電流信号Ａを反転させる（ステップＳ４０２）。また、これに並行して、電流センサー１４が、スレーブ用のＤＣ−ＡＣ電力変換器１２の負荷信号である電流信号Ｂを検出する（ステップＳ４０３）。そして、電流差異検出器１１が、電流信号Ａを反転させた電流信号Ａ’と電流信号Ｂとの差に相当する電流差異信号Ｃを検出する（ステップＳ４０４）。そして、ゲートパルス制御器１５のゲートパルス巾データ加算器３２及びパルス生成＆ゲート回路３３が、電流差異信号Ｃがプラスの信号であるか、ゼロであるか、マイナスの信号であるかを判定し（ステップＳ４０５）、プラスの信号の場合にゲート信号Ｅのパルス巾を長く設定し（ステップＳ４０６）、ゼロである場合にゲート信号Ｅのパルス巾を変更せず（ステップＳ４０７）、マイナスの信号に場合にゲート信号Ｅのパルス巾を短く設定する（ステップＳ４０８）。 Next, generation processing of the slave gate signal E by the pulse generation & gate circuit 33-2 of the gate pulse controller 15 will be described. FIG. 4 is a flowchart showing processing for generating the gate signal E, and FIG. 5 is a timing chart showing the waveform of the gate signal E. In FIG. 4, the current sensor 9 detects a current signal A that is a load signal of the master DC-AC power converter 7 (step S401), and the inverter 10 inverts the current signal A (step S402). . In parallel with this, the current sensor 14 detects the current signal B, which is the load signal of the slave DC-AC power converter 12 (step S403). Then, the current difference detector 11 detects a current difference signal C corresponding to the difference between the current signal A ′ obtained by inverting the current signal A and the current signal B (step S404). Then, the gate pulse width data adder 32 and the pulse generation & gate circuit 33 of the gate pulse controller 15 determine whether the current difference signal C is a positive signal, zero, or a negative signal. (Step S405) When the signal is a positive signal, the pulse width of the gate signal E is set longer (Step S406), and when it is zero, the pulse width of the gate signal E is not changed (Step S407) and becomes a negative signal. In this case, the pulse width of the gate signal E is set short (step S408).

図５（１）は図４のステップ４０５におけるゲート信号Ｅの波形を示し、図５（２）は図４のステップ４０６におけるゲート信号Ｅの波形を示し、図５（３）は図４のステップ４０７におけるゲート信号Ｅの波形を示している。ここで、Ｔは、所定のスキャニング周波数による周期であり、全てのサイクルにおいて同一である。いずれも、電流差異信号Ｃの値に応じて、ゲート信号Ｅのパルス巾Ｅ１がＥ２に修正変更され、新たなゲート信号Ｅが生成される。この場合、新たなゲート信号Ｅは、パルスの始端を変えないで終端を変えることによりパルス巾Ｅ２が設定される。また、ゲート信号Ｅのパルスの始端とゲート信号Ｄのパルスの始端とは同一のタイミングであり、パルスの終端のみが異なる。 5 (1) shows the waveform of the gate signal E in step 405 of FIG. 4, FIG. 5 (2) shows the waveform of the gate signal E in step 406 of FIG. 4, and FIG. 5 (3) shows the step of FIG. The waveform of the gate signal E at 407 is shown. Here, T is a period based on a predetermined scanning frequency and is the same in all cycles. In either case, the pulse width E1 of the gate signal E is modified and changed to E2 according to the value of the current difference signal C, and a new gate signal E is generated. In this case, the pulse width E2 of the new gate signal E is set by changing the end without changing the start of the pulse. Further, the start of the pulse of the gate signal E and the start of the pulse of the gate signal D are at the same timing, and only the end of the pulse is different.

以上のように、図１に示した電力変換装置１−１によれば、電流差異検出器１１が、マスタ用のＤＣ−ＡＣ電力変換器７の負荷電流である電流信号Ａと、スレーブ用のＤＣ−ＡＣ電力変換器１２の負荷電流である電流信号Ｂとの差を示す電流差異信号Ｃを検出し、ゲートパルス制御器１５が、電流差異信号Ｃがプラスの場合に、スレーブ用のゲート信号Ｅのパルスの始端（立ち上がりエッジ）を変えないで終端（立ち下がりエッジ）を変えることによりパルス巾を長く設定し、電流差異信号Ｃがマイナスの場合に、スレーブ用のゲート信号Ｅのパルスの始端を変えないで終端を変えることによりパルス巾を短く設定するようにした。これにより、ＤＣ−ＡＣ電力変換器７の負荷電流とＤＣ−ＡＣ電力変換器１２の負荷電流とを均一に制御することができると共に、負荷電流の同期制御も実現することが可能となる。また、スレーブ用の負荷電流（電流信号Ｂ）がマスタ用の負荷電流（電流信号Ａ）に一致するようになるから、スレーブ用のＤＣ−ＡＣ電力変換器１２の動作を、マスタ用のＤＣ−ＡＣ電力変換器７の動作に追従させることが可能となる。 As described above, according to the power conversion device 1-1 illustrated in FIG. 1, the current difference detector 11 includes the current signal A, which is the load current of the master DC-AC power converter 7, and the slave. A current difference signal C indicating a difference from the current signal B which is a load current of the DC-AC power converter 12 is detected, and the gate pulse controller 15 detects the gate signal for the slave when the current difference signal C is positive. When the pulse width is set longer by changing the end (falling edge) without changing the start edge (rising edge) of the E pulse, and the current difference signal C is negative, the start edge of the pulse of the gate signal E for the slave The pulse width was set to be short by changing the end without changing. As a result, the load current of the DC-AC power converter 7 and the load current of the DC-AC power converter 12 can be controlled uniformly, and the synchronous control of the load current can also be realized. Further, since the slave load current (current signal B) coincides with the master load current (current signal A), the operation of the slave DC-AC power converter 12 is changed to the master DC- It is possible to follow the operation of the AC power converter 7.

〔実施例２〕
次に、本発明に係る第２の電力変換装置について説明する。図６は、本発明に係る第２の電力変換装置の全体構成を示すブロック図である。この電力変換装置１−２は、ＡＣ−ＤＣ整流器３、第１の平滑用コンデンサ４、ＤＣ−ＤＣ電力変換器５、第２の平滑用コンデンサ６、マスタ用のＤＣ−ＡＣ電力変換器７、電流センサー９、反転器１０、ゲートパルス制御器１６、スレーブ用のＤＣ−ＡＣ電力変換器１２−１〜１２−ｎ、電流センサー１４−１〜１４−ｎ、及び電流差異検出器１１−１〜１１−ｎを備えている。ＤＣ−ＡＣ電力変換器７及び電流センサー９はマスタ１を構成し、ＤＣ−ＡＣ電力変換器１２−１、電流センサー１４−１及び電流差異検出器１１−１はスレーブ１を構成し、同様にして、ＤＣ−ＡＣ電力変換器１２−ｎ、電流センサー１４−ｎ及び電流差異検出器１１−ｎはスレーブｎを構成する。電力変換装置１−２は、入力する商用交流電流を一旦直流電力に変換し、さらに直流電力から交流電力に変換し、交流電力を電動機８，１３−１〜１３−ｎへ供給する。この場合、ＤＣ−ＡＣ電力変換器７から電動機８へ供給される交流電力、ＤＣ−ＡＣ電力変換器１２−１から電動機１３−１へ供給される交流電力、・・・、及びＤＣ−ＡＣ電力変換器１２−ｎから電動機１３−ｎへ供給される交流電力は、それぞれ負荷電流が均一であり、かつ同期している。このような交流電力を生成するために、ゲートパルス制御器１６が、ＤＣ−ＡＣ電力変換器１２−１〜１２−ｎに出力するゲート信号Ｅ−１〜Ｅ−ｎのパルス巾を、負荷電流である電流信号Ａと電流信号Ｂ−１との差、電流信号Ａと電流信号Ｂ−１との差、・・・、電流信号Ａと電流信号Ｂ−ｎとの差に基づいて生成する。 [Example 2]
Next, the 2nd power converter device concerning the present invention is explained. FIG. 6 is a block diagram showing the overall configuration of the second power converter according to the present invention. The power converter 1-2 includes an AC-DC rectifier 3, a first smoothing capacitor 4, a DC-DC power converter 5, a second smoothing capacitor 6, a master DC-AC power converter 7, Current sensor 9, inverter 10, gate pulse controller 16, DC-AC power converters 12-1 to 12-n for slaves, current sensors 14-1 to 14-n, and current difference detectors 11-1 to 11-1 11-n. The DC-AC power converter 7 and the current sensor 9 constitute a master 1, and the DC-AC power converter 12-1, the current sensor 14-1 and the current difference detector 11-1 constitute a slave 1, and the same. The DC-AC power converter 12-n, the current sensor 14-n, and the current difference detector 11-n constitute a slave n. The power conversion device 1-2 temporarily converts the input commercial AC current into DC power, further converts the DC power into AC power, and supplies the AC power to the motors 8, 13-1 to 13-n. In this case, AC power supplied from the DC-AC power converter 7 to the electric motor 8, AC power supplied from the DC-AC power converter 12-1 to the electric motor 13-1, ..., and DC-AC power The AC power supplied from the converter 12-n to the electric motor 13-n has a uniform load current and is synchronized. In order to generate such AC power, the gate pulse controller 16 determines the pulse width of the gate signals E-1 to E-n output to the DC-AC power converters 12-1 to 12-n as the load current. Are generated based on the difference between the current signal A and the current signal B-1, the difference between the current signal A and the current signal B-1, ..., the difference between the current signal A and the current signal B-n.

この電力変換装置１−２は、マスタ用のＤＣ−ＡＣ電力変換器７及びスレーブ用のｎ台のＤＣ−ＡＣ電力変換器１２−１〜１２−ｎにより電動機８及び電動機１３−１〜１３−ｎを駆動するための均一の負荷電流を生成するのに対し、図１に示した電力変換装置１−１は、マスタ用のＤＣ−ＡＣ電力変換器７及びスレーブ用の１台のＤＣ−ＡＣ電力変換器１２により電動機８及び電動機１３を駆動するための均一の負荷電流を生成する。図１に示した電力変換装置１−１と図６に示す電力変換装置１−２とを比較すると、スレーブ用のＤＣ−ＡＣ電力変換器１２、電流センサー１４及び電流差異検出器１１の数が異なり、これに伴って、ゲートパルス制御器１６の構成もゲートパルス制御器１５の構成と異なる。以下、図６において、図１と共通する部分については図１と同一の符号を付し、その詳しい説明は省略する。また、電流センサー１４−１〜１４−ｎは電流センサー１４と同等の機能を有し、電流差異検出器１１−１〜１１−ｎは電流差異検出器１１と同等の機能を有する。 The power converter 1-2 includes a motor 8 and motors 13-1 to 13- by a master DC-AC power converter 7 and n slave DC-AC power converters 12-1 to 12-n. 1 generates a uniform load current for driving n, the power conversion device 1-1 shown in FIG. 1 includes a master DC-AC power converter 7 and a slave DC-AC. The power converter 12 generates a uniform load current for driving the motor 8 and the motor 13. Comparing the power conversion device 1-1 shown in FIG. 1 with the power conversion device 1-2 shown in FIG. 6, the number of slave DC-AC power converters 12, current sensors 14, and current difference detectors 11 is as follows. Unlike this, the configuration of the gate pulse controller 16 is also different from the configuration of the gate pulse controller 15. Hereinafter, in FIG. 6, the same reference numerals as those in FIG. 1 are given to portions common to FIG. 1, and detailed description thereof will be omitted. The current sensors 14-1 to 14-n have the same function as the current sensor 14, and the current difference detectors 11-1 to 11-n have the same function as the current difference detector 11.

ゲートパルス制御器１６は、所定のパルス巾データに基づいてマスタ用のＤＣ−ＡＣ電力変換器７を制御するためのゲート信号Ｄのパルス巾を設定する。また、電流差異検出器１１−１〜１１−ｎにより検出された電流差異信号Ｃ−１〜Ｃ−ｎをそれぞれ入力し、所定のパルス巾データ及び電流差異信号Ｃ−１〜Ｃ−ｎに基づいて、その電流差異信号Ｃ−１〜Ｃ−ｎがゼロになるように、ＤＣ−ＡＣ電力変換器１２−１〜１２−ｎを制御するためのゲート信号Ｅ−１〜Ｅ−ｎのパルス巾をそれぞれ直接設定する。 The gate pulse controller 16 sets the pulse width of the gate signal D for controlling the master DC-AC power converter 7 based on predetermined pulse width data. Further, the current difference signals C-1 to Cn detected by the current difference detectors 11-1 to 11-n are input, respectively, and based on predetermined pulse width data and current difference signals C-1 to Cn. The pulse widths of the gate signals E-1 to E-n for controlling the DC-AC power converters 12-1 to 12-n so that the current difference signals C-1 to C-n become zero. Set each directly.

具体的には、ゲートパルス制御器１６は、電流差異信号Ｃ−１〜Ｃ−ｎがプラスの信号である場合に、ゲート信号Ｅ−１〜Ｅ−ｎのパルス巾を長くするように設定し、以前よりも長いパルス巾を有するゲート信号Ｅ−１〜Ｅ−ｎをＤＣ−ＡＣ電力変換器１２−１〜１２−ｎに出力する。一方、電流差異信号Ｃ−１〜Ｃ−ｎがマイナスの信号である場合に、ゲート信号Ｅ−１〜Ｅ−ｎのパルス巾を短くするように設定し、以前よりも短いパルス巾を有するゲート信号Ｅ−１〜Ｅ−ｎを出力する。ゲートパルス制御器１６は、電流差異信号Ｃ−１〜Ｃ−ｎ毎に独立してゲート信号Ｅ−１〜Ｅ−ｎのパルス巾を設定する。 Specifically, the gate pulse controller 16 sets the pulse width of the gate signals E-1 to E-n to be longer when the current difference signals C-1 to C-n are positive signals. The gate signals E-1 to En having a longer pulse width than before are output to the DC-AC power converters 12-1 to 12-n. On the other hand, when the current difference signals C-1 to C-n are negative signals, the gate widths of the gate signals E-1 to E-n are set to be shorter, and the gate has a shorter pulse width than before. Signals E-1 to En are output. The gate pulse controller 16 sets the pulse width of the gate signals E-1 to E-n independently for each of the current difference signals C-1 to Cn.

次に、図６に示したゲートパルス制御器１６の詳細について説明する。図７は、ゲートパルス制御器１６の構成を示すブロック図である。このゲートパルス制御器１６は、マスタ１に対応したパルス生成＆ゲート回路４３−１、スレーブ１に対応したＡ−Ｄ変換器４１−１、ゲートパルス巾データ加算器４２−１及びパルス生成＆ゲート回路４３−２−１、・・・、並びに、スレーブｎに対応したＡ−Ｄ変換器４１−ｎ、ゲートパルス巾データ加算器４２−ｎ及びパルス生成＆ゲート回路４３−２−ｎを備えている。パルス生成＆ゲート回路４３−１は、図３に示したパルス生成＆ゲート回路３３−１に相当し、Ａ−Ｄ変換器４１−１〜４１−ｎ、ゲートパルス巾データ加算器４２−１〜４２−ｎ及びパルス生成＆ゲート回路４３−２−１〜４３−２−ｎは、図３に示したＡ−Ｄ変換器３１、ゲートパルス巾データ加算器３２及びパルス生成＆ゲート回路３３−２にそれぞれ相当する。 Next, details of the gate pulse controller 16 shown in FIG. 6 will be described. FIG. 7 is a block diagram showing the configuration of the gate pulse controller 16. The gate pulse controller 16 includes a pulse generation & gate circuit 43-1 corresponding to the master 1, an A / D converter 41-1 corresponding to the slave 1, a gate pulse width data adder 42-1 and a pulse generation & gate. , And an AD converter 41-n corresponding to the slave n, a gate pulse width data adder 42-n, and a pulse generation & gate circuit 43-2-n. Yes. The pulse generation & gate circuit 43-1 corresponds to the pulse generation & gate circuit 33-1 shown in FIG. 3, and includes AD converters 41-1 to 41-n and gate pulse width data adders 42-1 to 42-1. 42-n and pulse generation & gate circuits 43-2-1 to 43-2-n are the AD converter 31, the gate pulse width data adder 32, and the pulse generation & gate circuit 33-2 shown in FIG. Respectively.

以上のように、図７に示した電力変換装置１−２によれば、電流差異検出器１１−１〜１１−ｎが、マスタ用のＤＣ−ＡＣ電力変換器７の負荷電流である電流信号Ａと、スレーブ用のＤＣ−ＡＣ電力変換器１２−１〜１２−ｎの負荷電流である電流信号Ｂ−１〜Ｂ−ｎとの差を示す電流差異信号Ｃ−１〜Ｃ−ｎを検出し、ゲートパルス制御器１６が、電流差異信号Ｃ−１〜Ｃ−ｎがプラスの場合に、スレーブ用のゲート信号Ｅ−１〜Ｅ−ｎのパルスの始端（立ち上がりエッジ）を変えないで終端（立ち下がりエッジ）を変えることによりパルス巾を長く設定し、電流差異信号Ｃ−１〜Ｃ−ｎがマイナスの場合に、スレーブ用のゲート信号Ｅ−１〜Ｅ−ｎのパルスの始端を変えないで終端を変えることによりパルス巾を短く設定するようにした。この場合、これらのゲート信号Ｅ−１〜Ｅ−ｎは、それぞれ独立して生成される。これにより、ＤＣ−ＡＣ電力変換器７の負荷電流とＤＣ−ＡＣ電力変換器１２−１〜１２−ｎの各負荷電流とを均一に制御することができると共に、負荷電流の同期制御も実現することが可能となる。また、スレーブ用の全ての負荷電流（電流信号Ｂ−１〜Ｂ−ｎ）がマスタ用の負荷電流（電流信号Ａ）に一致するようになるから、スレーブ用のＤＣ−ＡＣ電力変換器１２−１〜１２−ｎの動作を、マスタ用のＤＣ−ＡＣ電力変換器７の動作に追従させることが可能となる。 As described above, according to the power conversion device 1-2 illustrated in FIG. 7, the current difference detectors 11-1 to 11-n are current signals that are load currents of the master DC-AC power converter 7. Detect current difference signals C-1 to Cn indicating the difference between A and current signals B-1 to Bn that are load currents of slave DC-AC power converters 12-1 to 12-n When the current difference signals C-1 to C-n are positive, the gate pulse controller 16 terminates without changing the start edges (rising edges) of the slave gate signals E-1 to E-n. By changing the (falling edge), the pulse width is set longer, and when the current difference signals C-1 to Cn are negative, the start of the pulse of the slave gate signals E-1 to En is changed. The pulse width was set to be short by changing the end withoutIn this case, these gate signals E-1 to E-n are generated independently. As a result, the load current of the DC-AC power converter 7 and the load currents of the DC-AC power converters 12-1 to 12-n can be controlled uniformly, and synchronous control of the load current is also realized. It becomes possible. In addition, since all the slave load currents (current signals B-1 to Bn) coincide with the master load current (current signal A), the slave DC-AC power converter 12- It becomes possible to make the operation of 1 to 12-n follow the operation of the master DC-AC power converter 7.

以上、実施例を挙げて本発明を説明したが、本発明は上記実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、図１の電力変換装置１−１は２台の電動機８，１３を駆動し、図６の電力変換装置１−２はｎ＋１台の電動機８，１３−１〜１３−ｎを駆動するようにしたが、同じ１台の電動機を駆動するようにしてもよい。 The present invention has been described with reference to the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the technical idea thereof. For example, the power conversion device 1-1 in FIG. 1 drives two electric motors 8 and 13, and the power conversion device 1-2 in FIG. 6 drives n + 1 electric motors 8, 13-1 to 13-n. However, the same single motor may be driven.

また、図１の電力変換装置１−１及び図６の電力変換装置１−２は、ＤＣ−ＤＣ電力変換器５を備えるようにしたが、必ずしも必要であるとは限らない。ＤＣ−ＤＣ電力変換器５が存在しない場合は、ＡＣ−ＤＣ整流器３により整流された直流電力が、平滑用コンデンサ４を介してＤＣ−ＡＣ電力変換器７，１２に直接入力される。この場合、平滑用コンデンサ６も不要になる。 Moreover, although the power converter 1-1 of FIG. 1 and the power converter 1-2 of FIG. 6 were provided with the DC-DC power converter 5, it is not necessarily required. When the DC-DC power converter 5 does not exist, the DC power rectified by the AC-DC rectifier 3 is directly input to the DC-AC power converters 7 and 12 via the smoothing capacitor 4. In this case, the smoothing capacitor 6 is also unnecessary.

本発明に係る第１の電力変換装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the 1st power converter device which concerns on this invention. 図１の電流差異検出器の構成を示すブロック図である。It is a block diagram which shows the structure of the current difference detector of FIG. 図１のゲートパルス制御器の構成を示すブロック図である。It is a block diagram which shows the structure of the gate pulse controller of FIG. ゲート信号Ｅを生成する処理を示すフローチャート図である。FIG. 6 is a flowchart showing a process for generating a gate signal E. ゲート信号Ｅの波形を示すタイミングチャート図である。4 is a timing chart showing a waveform of a gate signal E. FIG. 本発明に係る第２の電力変換装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the 2nd power converter device which concerns on this invention. 図５のゲートパルス制御器の構成を示すブロック図である。It is a block diagram which shows the structure of the gate pulse controller of FIG. 従来の電力変換装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the conventional power converter device.

Explanation of symbols

１−１，１−２，１００電力変換装置
２，１０２商用交流電源
３，１０３ＡＣ−ＤＣ整流器
４，６，１０４，１０６平滑用コンデンサ
５，１０５ＤＣ−ＤＣ電力変換器
７，１２，１２−１〜１２−ｎ，１０７，１１２ＤＣ−ＡＣ電力変換器
８，１３，１３−１〜１３−ｎ，１０８，１１３電動機
９，１４，１４−１〜１４−ｎ電流センサー
１０反転器
１１，１１−１〜１１−ｎ電流差異検出器
１５，１６ゲートパルス制御器
２１−１，２１−２抵抗体
２２比例器
２３積分器
２４増幅器
３１，４１−１〜４１−ｎＡ−Ｄ変換器
３２，４２−１〜４２−ｎゲートパルス巾データ加算器
３３−１，３３−２，４３−１，４３−２−１〜４３−２−ｎパルス生成＆ゲート回路
Ａ，Ａ’，Ｂ電流信号
Ｃ，Ｃ−１〜Ｃ−ｎ電流差異信号
Ｄ，Ｅ，Ｅ１〜Ｅｎゲート信号

1-1, 1-2,100 Power converter 2,102 Commercial AC power supply 3,103 AC-DC rectifier 4,6,104,106 Smoothing capacitor 5,105 DC-DC power converter 7,12,12- 1 to 12-n, 107, 112 DC-AC power converters 8, 13, 13-1 to 13-n, 108, 113 Electric motors 9, 14, 14-1 to 14-n Current sensor 10 Inverters 11, 11 -1 to 11-n Current difference detectors 15 and 16 Gate pulse controllers 21-1 and 21-2 Resistor 22 Proportional device 23 Integrator 24 Amplifier 31, 41-1 to 41-n AD converter 32, 42-1 to 42-n Gate pulse width data adders 33-1, 33-2, 43-1, 432-1 to 43-2-n Pulse generation & gate circuits A, A ′, B Current signal C , C-1 to C-n Current difference signals D, E E1~En gate signal

Claims

In a power converter comprising a PWM inverter that generates AC power for driving an electric motor based on a gate signal, and a plurality of the PWM inverters are configured in parallel.
When one of the plurality of PWM inverters is a master PWM inverter and the other is a slave PWM inverter,
A current difference detector for detecting a current difference between load currents based on the load current of the master PWM inverter and the load current of the slave PWM inverter;
A gate signal to be output to the master PWM inverter is generated based on predetermined pulse width data, and is a signal synchronized with the gate signal, which is detected by the predetermined pulse width data and a current difference detector. And a gate pulse controller that generates a gate signal to be output to the slave PWM inverter for matching the load current of the slave PWM inverter with the load current of the master PWM inverter based on the current difference. Power converter.

The power conversion device according to claim 1,
When the load current of the master PWM inverter is larger than the load current of the slave PWM inverter due to the current difference detected by the current difference detector, the gate pulse controller changes the timing of the trailing edge of the pulse. Generate a gate signal with a long pulse width, and when the load current of the master PWM inverter is smaller than the load current of the slave PWM inverter, change the timing at the trailing edge of the pulse to shorten the pulse width. A power converter that generates a signal.

In the power converter device according to claim 1 or 2,
The current difference detector is
A master PWM inverter load current is input to the inverting input terminal through the first resistor, and a non-inverting input terminal is grounded.
A second resistor, a proportional device and an integrator are connected in series, and the load current of the slave PWM inverter is input to the proportional device via the second resistor, and the output terminal of the operational amplifier and the output of the integrator A power converter is connected to a terminal to detect a current difference between the load currents.

In the power converter device according to any one of claims 1 to 3,
The gate pulse controller is
A pulse generation & gate circuit for a master that generates a gate signal of a pulse set to the pulse width based on predetermined pulse width data;
A gate pulse width data adder for adding a current difference detected by a current difference detector to the predetermined pulse width data and calculating new pulse width data;
A power conversion comprising: a slave pulse generation & gate circuit that generates a gate signal of a pulse set to the pulse width based on the pulse width data calculated by the gate pulse width data adder apparatus.

In the power converter according to any one of claims 1 to 4,
When one of the plurality of PWM inverters is a master PWM inverter and the other two are slave PWM inverters,
Including at least two current difference detectors respectively corresponding to slave PWM inverters;
The gate pulse controller generates a gate signal to be output to the master PWM inverter based on predetermined pulse width data, and is a signal synchronized with the gate signal, the predetermined pulse width data and current Based on the current difference detected by the difference detector, the slave PWM inverter outputs a gate signal to be output to the slave PWM inverter for matching the load current of the slave PWM inverter with the load current of the master PWM inverter. Correspondingly, at least two power converters are generated.

In a power conversion method by a power conversion device including a PWM inverter that generates AC power for driving an electric motor based on a gate signal, and a plurality of the PWM inverters are configured in parallel.
When one of the plurality of PWM inverters is a master PWM inverter and the other is a slave PWM inverter,
Detecting a load current of the master PWM inverter;
Detecting a load current of the slave PWM inverter;
Detecting a current difference between the detected load currents;
Generating a gate signal to be output to the master PWM inverter based on predetermined pulse width data;
A slave PWM for synchronizing the load current of the slave PWM inverter with the load current of the master PWM inverter based on the predetermined pulse width data and the detected current difference. And a step of generating a gate signal to be output to the inverter.