JP2008004871A - Power module substrate, method of manufacturing the same and power module - Google Patents

Power module substrate, method of manufacturing the same and power module Download PDF

Info

Publication number
JP2008004871A
JP2008004871A JP2006175166A JP2006175166A JP2008004871A JP 2008004871 A JP2008004871 A JP 2008004871A JP 2006175166 A JP2006175166 A JP 2006175166A JP 2006175166 A JP2006175166 A JP 2006175166A JP 2008004871 A JP2008004871 A JP 2008004871A
Authority
JP
Japan
Prior art keywords
power module
metal layer
ceramic plate
module substrate
brazed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006175166A
Other languages
Japanese (ja)
Inventor
Toshiyuki Nagase
敏之 長瀬
Shinsuke Aoki
慎介 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006175166A priority Critical patent/JP2008004871A/en
Publication of JP2008004871A publication Critical patent/JP2008004871A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide: a power module substrate in which cracks of a ceramic plate are suppressed; method of manufacturing the same; and a power module. <P>SOLUTION: In a ceramic plate 11, a ceramic matrix is divided along a scribe line formed by a laser process on the surface of the ceramic matrix. A circuit layer 12 is brazed to its one surface 11a, and a metal layer 13 is brazed to the other surface 11b. In a power module substrate 14, a semiconductor chip 16 is soldered to a circuit layer 12, and a heat sink 17 is bonded to the metal layer 13. A laser process 11c is formed by laser processing applied on a side surface 11d of the ceramic plate 11, and is arranged on the metal layer 13 side. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュールに関するものである。   The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage, a method for manufacturing the power module substrate, and a power module.

この種のパワーモジュール用基板は、例えば下記特許文献１に示されるように、セラミックス母材の表面にレーザ加工が施されて形成されたスクライブラインに沿って、このセラミックス母材が分割されたセラミックス板において、その一方の表面に回路層がろう付けされるとともに、他方の表面に金属層がろう付けされている。そして、回路層に半導体チップがはんだ接合されるとともに、金属層にヒートシンクが接合されてパワーモジュールが構成されている。
そして、従来から、パワーモジュールを形成した後これを冷却する際、あるいはこのパワーモジュールを熱サイクル下で使用する過程において温度が低下した際、パワーモジュールが半導体チップ側が凸となるように反ってセラミックス板が割れるおそれがあった。
特開２００３−０８６７４４号公報 This type of power module substrate is, for example, a ceramic in which the ceramic base material is divided along a scribe line formed by laser processing on the surface of the ceramic base material, as shown in Patent Document 1 below. In the plate, a circuit layer is brazed on one surface and a metal layer is brazed on the other surface. A semiconductor chip is soldered to the circuit layer and a heat sink is joined to the metal layer to constitute a power module.
Conventionally, when a power module is formed and then cooled, or when the temperature drops in the process of using the power module under a thermal cycle, the power module is warped so that the semiconductor chip side is convex, and ceramics There was a risk of the board breaking.
JP 2003-086744 A

そこで、本願発明者等は、鋭意研究した結果、セラミックス母材の表面にレーザ加工を施した際、溝状のスクライブラインを画成する側壁が熱によりガラス化（アモルファス化）し、さらにこの部分にその後の冷却により微小なクラックが発生し、セラミックス板の側面におけるこのようなレーザ加工部を回路層側に配置するようにしてパワーモジュールを形成すると、このパワーモジュールを形成した後これを冷却する際、あるいはこのパワーモジュールを熱サイクル下で使用する際に、前記クラックが拡がって進展することにより、セラミックス板の反り量が大きくなりさらには割れが生じ易くなることを見出した。   Accordingly, the inventors of the present application have conducted extensive research, and as a result, when laser processing is performed on the surface of the ceramic base material, the side walls defining the groove-shaped scribe lines are vitrified (amorphized) by heat, and this portion In the subsequent cooling, micro cracks are generated, and when the laser module on the side surface of the ceramic plate is arranged on the circuit layer side to form the power module, the power module is formed and then cooled. At the time, or when this power module is used under a heat cycle, it has been found that the amount of warpage of the ceramic plate increases and cracks are more likely to occur due to the cracks spreading and progressing.

本発明はこのような事情を考慮してなされたもので、セラミックス板が割れるのを抑制することができるパワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュールを提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a power module substrate, a power module substrate manufacturing method, and a power module that can prevent the ceramic plate from cracking. .

このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板は、セラミックス母材の表面にレーザ加工が施されて形成されたスクライブラインに沿って、このセラミックス母材が分割されたセラミックス板において、その一方の表面に回路層がろう付けされるとともに、他方の表面に金属層がろう付けされてなり、回路層に半導体チップがはんだ接合されるとともに、金属層にヒートシンクが接合されるパワーモジュール用基板であって、セラミックス板の側面において前記レーザ加工が施されて形成されたレーザ加工部が、金属層側に配置されていることを特徴とする。
この発明によれば、セラミックス板の側面において前記レーザ加工が施されて形成されたレーザ加工部が、金属層側に配置されているので、パワーモジュールを形成した後これを冷却する際、あるいはこのパワーモジュールを熱サイクル下で使用する過程において温度が低下した際、パワーモジュールに半導体チップ側が凸となるように反りが生ずると、セラミックス板はレーザ加工部を構成する微小なクラックが閉じるように反ることになり、このクラックが起点となって亀裂が進展しセラミックス板が割れ易くなるのを防ぐことができる。 In order to solve such problems and achieve the above-mentioned object, the power module substrate of the present invention includes a ceramic matrix along a scribe line formed by laser processing on the surface of the ceramic matrix. In a ceramic plate in which a material is divided, a circuit layer is brazed to one surface, a metal layer is brazed to the other surface, a semiconductor chip is soldered to the circuit layer, and the metal layer A power module substrate to which a heat sink is bonded, wherein a laser processing portion formed by performing the laser processing on the side surface of the ceramic plate is disposed on the metal layer side.
According to the present invention, the laser processed portion formed by performing the laser processing on the side surface of the ceramic plate is disposed on the metal layer side. Therefore, when the power module is formed and then cooled, When the temperature drops during the process of using the power module under a thermal cycle, if the power module is warped so that the semiconductor chip side is convex, the ceramic plate will warp so that the minute cracks constituting the laser processing part close. Therefore, it is possible to prevent the cracks from starting from this crack and causing the ceramic plate to be easily broken.

また、本発明のパワーモジュールは、セラミックス板において、その一方の表面に回路層がろう付けされるとともに、他方の表面に金属層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップと、金属層の表面に接合されたヒートシンクとを備えたパワーモジュールであって、前記パワーモジュール用基板が請求項１記載のパワーモジュール用基板であることを特徴とする。
この場合、セラミックス板の割れの発生が抑制されたパワーモジュールを形成することができる。 Also, the power module of the present invention comprises a ceramic module and a power module substrate having a circuit layer brazed on one surface thereof and a metal layer brazed on the other surface thereof, and a solder on the surface of the circuit layer. A power module comprising a bonded semiconductor chip and a heat sink bonded to the surface of a metal layer, wherein the power module substrate is the power module substrate according to claim 1.
In this case, it is possible to form a power module in which generation of cracks in the ceramic plate is suppressed.

この発明によれば、セラミックス板が割れるのを抑制することができる。   According to this invention, the ceramic plate can be prevented from cracking.

以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール１０は、セラミックス板１１においてその一方の表面１１ａに回路層１２がろう付けされるとともに、他方の表面１１ｂに金属層１３がろう付けされたパワーモジュール用基板１４と、回路層１２の表面にはんだ層１５を介してはんだ接合された半導体チップ１６と、金属層１３の表面にろう付けされたヒートシンク１７とを備えている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an overall view showing a power module to which a power module substrate according to an embodiment of the present invention is applied.
The power module 10 includes a power module substrate 14 in which a circuit layer 12 is brazed to one surface 11a of a ceramic plate 11 and a metal layer 13 is brazed to the other surface 11b. A semiconductor chip 16 soldered to the surface via a solder layer 15 and a heat sink 17 brazed to the surface of the metal layer 13 are provided.

ここで、これらの各部材を形成する材質としては、例えば、セラミックス板１１ではＡｌＮ、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＣ等が挙げられ、回路層１２、金属層１３およびヒートシンク１７では純Ａｌ、純Ｃｕ、Ａｌ合金若しくはＣｕ合金等が挙げられる。また、セラミックス板１１と回路層１２および金属層１３とをそれぞれろう付けするろう材、および金属層１３とヒートシンク１７とをろう付けするろう材では、例えばＡｌ−Ｓｉ系等のＡｌ系のろう材が挙げられる。なお、回路層１２および金属層１３は、純度が９９．９８ｗｔ％以上の純Ａｌ若しくはＡｌ合金、または純度が９９．９９９ｗｔ％の純Ｃｕにより形成されるのが望ましい。 Here, examples of the material forming these members include AlN, Al 2 O 3 , Si 3 N 4 , SiC, and the like for the ceramic plate 11, and pure materials for the circuit layer 12, the metal layer 13, and the heat sink 17. Al, pure Cu, Al alloy, Cu alloy, etc. are mentioned. Further, in the brazing material for brazing the ceramic plate 11, the circuit layer 12 and the metal layer 13, and the brazing material for brazing the metal layer 13 and the heat sink 17, for example, an Al-based brazing material such as an Al—Si based material. Is mentioned. Note that the circuit layer 12 and the metal layer 13 are preferably formed of pure Al or an Al alloy having a purity of 99.98 wt% or more, or pure Cu having a purity of 99.999 wt%.

また、セラミックス板１１は例えば一辺が３０ｍｍ以上６０ｍｍ以下の平面視正方形とされ、回路層１２の厚さは例えば０．４ｍｍ以上０．６ｍｍ以下とされ、金属層１３は例えば０．４ｍｍ以上３．６ｍｍ以下とされている。   Further, the ceramic plate 11 is, for example, a square in plan view having a side of 30 mm to 60 mm, the thickness of the circuit layer 12 is, for example, 0.4 mm to 0.6 mm, and the metal layer 13 is, for example, 0.4 mm to 3. 6 mm or less.

そして、本実施形態では、セラミックス板１１は、セラミックス母材の表面にレーザ加工が施されて形成された溝状のスクライブラインに沿って、このセラミックス母材が分割されて形成され、金属層１３が接合されたセラミックス板１１の他方の表面１１ｂは、セラミックス母材の前記表面、つまり前記レーザ加工が施されたレーザ加工面とされている。すなわち、セラミックス板１１の側面１１ｄにおいて前記レーザ加工が施されて形成されたレーザ加工部１１ｃ、つまり前記セラミックス母材において溝状のスクライブラインを画成する側壁が、金属層１３側に配置されている。レーザ加工部１１ｃは、セラミックス板１１の側面１１ｄにおける前記他方の表面１１ｂ側の部分に形成され、前記レーザ加工により、ガラス質（アモルファス化）とされるとともに、多数の微小なクラックが生成されている。一方、セラミックス板１１の側面１１ｄにおいて前記一方の表面１１ａ側、および前記一方の表面１１ａおよび前記他方の表面１１ｂは、ガラス質ではなく、しかも前記のような微小なクラックも生成されておらず略平滑面とされている。   In the present embodiment, the ceramic plate 11 is formed by dividing the ceramic base material along a groove-shaped scribe line formed by laser processing on the surface of the ceramic base material. The other surface 11b of the ceramic plate 11 to which is bonded is the surface of the ceramic base material, that is, the laser processed surface subjected to the laser processing. That is, a laser processing portion 11c formed by performing the laser processing on the side surface 11d of the ceramic plate 11, that is, a side wall defining a groove-shaped scribe line in the ceramic base material is disposed on the metal layer 13 side. Yes. The laser processing portion 11c is formed in the portion of the side surface 11d of the ceramic plate 11 on the other surface 11b side, is made vitreous (amorphized) by the laser processing, and a large number of minute cracks are generated. Yes. On the other hand, in the side surface 11d of the ceramic plate 11, the one surface 11a side and the one surface 11a and the other surface 11b are not vitreous and have no micro cracks as described above. It is a smooth surface.

次に、以上のように構成されたパワーモジュール用基板１４の製造方法について説明する。
まず、セラミックス母材の表面にレーザ加工（例えば、ＣＯ２レーザ若しくはＹＡＧレーザ（単波長）等）を施して溝状のスクライブラインを格子状に形成した後に、この表面において各格子の内側に金属層１３をそれぞれろう付けするとともに、セラミックス母材の裏面において前記各格子の内側と対応する部分に回路層１２をそれぞれろう付けし、その後、前記スクライブラインに沿ってセラミックス母材を分割することにより、パワーモジュール用基板１４を形成する。 Next, a method for manufacturing the power module substrate 14 configured as described above will be described.
First, laser processing (for example, CO 2 laser or YAG laser (single wavelength) etc.) is performed on the surface of the ceramic base material to form groove-like scribe lines in a lattice shape, and then metal is placed inside each lattice on this surface. By brazing each of the layers 13, brazing the circuit layer 12 to the portion corresponding to the inside of each lattice on the back surface of the ceramic base material, and then dividing the ceramic base material along the scribe line Then, the power module substrate 14 is formed.

以上説明したように、本実施形態によるパワーモジュール用基板によれば、セラミックス板１１の側面１１ｄにおいて前記レーザ加工が施されて形成されたレーザ加工部１１ｃが、金属層１３側に配置されているので、パワーモジュール１０を形成した後これを冷却する際、あるいはこのパワーモジュール１０を熱サイクル下で使用する過程において温度が低下した際、パワーモジュール１０に半導体チップ１６側が凸となるように反りが生ずると、セラミックス板１１はレーザ加工部１１ｃを構成する微小なクラックが閉じるように反ることになり、このクラックが起点となって亀裂が進展しセラミックス板１１が割れ易くなるのを防ぐことができる。   As described above, according to the power module substrate according to the present embodiment, the laser processed portion 11c formed by performing the laser processing on the side surface 11d of the ceramic plate 11 is disposed on the metal layer 13 side. Therefore, when the power module 10 is formed and then cooled, or when the temperature drops in the process of using the power module 10 under a thermal cycle, the power module 10 warps so that the semiconductor chip 16 side is convex. When this occurs, the ceramic plate 11 warps so that a minute crack constituting the laser processed portion 11c is closed, and it is possible to prevent the ceramic plate 11 from being easily broken due to the crack as a starting point. it can.

なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、パワーモジュール１０を構成する各部材の材質や寸法は前記実施形態に限られるものではない。
また、パワーモジュール用基板１４を形成する方法として、前記実施形態に代えて、例えば、セラミックス母材の表面に前記スクライブラインを格子状に形成した後に、このスクライブラインに沿ってセラミックス母材を分割してセラミックス板１１を形成し、その後、このセラミックス板１１の他方の表面１１ｂ（セラミックス母材の表面）に金属層１３をろう付けするとともに、セラミックス板１１の一方の表面１１ａ（セラミックス母材の裏面）に回路層１２をろう付けすることによって、パワーモジュール用基板１４を形成してもよい。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, the material and dimensions of each member constituting the power module 10 are not limited to the above embodiment.
Further, as a method of forming the power module substrate 14, instead of the embodiment, for example, after the scribe lines are formed in a lattice shape on the surface of the ceramic base material, the ceramic base material is divided along the scribe lines. Then, the ceramic plate 11 is formed, and then the metal layer 13 is brazed to the other surface 11b (the surface of the ceramic base material) of the ceramic plate 11 and one surface 11a (the ceramic base material) of the ceramic plate 11 is brazed. The power module substrate 14 may be formed by brazing the circuit layer 12 to the back surface.

あるいは、これに代えて、例えば、セラミックス母材の表面に金属層１３をろう付けするとともに、セラミックス母材の裏面において、この母材の表面に金属層１３をろう付けする位置と対応する位置に回路層１２をろう付けし、その後、セラミックス母材の表面において金属層１３がろう付けされた周辺部分に、この金属層１３の外周縁に沿って延びるスクライブラインを形成した後に、このスクライブラインに沿ってセラミックス母材を分割することにより、パワーモジュール用基板１４を形成してもよい。   Alternatively, for example, the metal layer 13 is brazed on the surface of the ceramic base material, and at the position corresponding to the position where the metal layer 13 is brazed on the surface of the base material on the back surface of the ceramic base material. After the circuit layer 12 is brazed, a scribe line extending along the outer peripheral edge of the metal layer 13 is formed in a peripheral portion where the metal layer 13 is brazed on the surface of the ceramic base material. The power module substrate 14 may be formed by dividing the ceramic base material along the substrate.

次に、以上説明した作用効果についての検証試験を実施した。
平面視正方形とされたセラミックス板の一辺の長さ、回路層および金属層の各厚さのうち少なくとも１つを異ならせた複数種のパワーモジュール用基板を有するパワーモジュールを形成し、これらのパワーモジュールを、−４０℃から１０５℃に約１０分間で昇温した後、１０５℃から−４０℃に１０分間で降温する温度履歴を１サイクルとした熱サイクルを１０００サイクル付与した。その後、各パワーモジュールのセラミックス板に割れが生じたか否かを目視により確認した。なお、実施例では、セラミックス板の前記レーザ加工面に金属層をろう付けした構成を採用し、比較例では、セラミックス板の前記レーザ加工面に回路層をろう付けした構成を採用した。
その結果、セラミックス板、回路層および金属層の各寸法の相違によらず、前記比較例では、１０００サイクル後にセラミックス板に割れが生じていることが目視により確認される一方、前記実施例ではこの割れが生じていないことが確認された。 Next, the verification test about the effect demonstrated above was implemented.
A power module having a plurality of types of power module substrates in which at least one of the length of one side of the ceramic plate, which is square in plan view, and the thickness of each of the circuit layer and the metal layer is different, is formed. The module was heated from −40 ° C. to 105 ° C. in about 10 minutes, and then subjected to 1000 thermal cycles with a temperature history of dropping from 105 ° C. to −40 ° C. in 10 minutes as one cycle. Thereafter, it was visually confirmed whether or not the ceramic plate of each power module was cracked. In the examples, a configuration in which a metal layer was brazed to the laser processed surface of the ceramic plate was adopted, and in a comparative example, a configuration in which a circuit layer was brazed to the laser processed surface of the ceramic plate was adopted.
As a result, regardless of the differences in the dimensions of the ceramic plate, the circuit layer, and the metal layer, in the comparative example, it was confirmed visually that the ceramic plate was cracked after 1000 cycles. It was confirmed that no cracks occurred.

次に、セラミックス板を３点曲げ試験にかけて抗折強度を測定した。
まず、セラミックス板の前記レーザ加工面を押圧する３点曲げ試験では、抗折強度が約５００ＭＰａであったのに対し、前記レーザ加工面と反対側の表面を押圧する３点曲げ試験では、抗折強度が約３２０ＭＰａであることが確認された。これにより、前記レーザ加工面が圧縮変形するようにセラミックス板が反れば、すなわち、セラミックス板１１のレーザ加工面としての前記他方の表面１１ｂに金属層１３がろう付けされたパワーモジュール１０が、半導体チップ１６側が凸となるように反れば、セラミックス板に割れが生じ難くなることが確認された。 Next, the bending strength was measured by subjecting the ceramic plate to a three-point bending test.
First, in the three-point bending test in which the laser processing surface of the ceramic plate is pressed, the bending strength was about 500 MPa, whereas in the three-point bending test in which the surface opposite to the laser processing surface was pressed, It was confirmed that the bending strength was about 320 MPa. As a result, if the ceramic plate warps so that the laser processing surface is compressively deformed, that is, the power module 10 in which the metal layer 13 is brazed to the other surface 11b as the laser processing surface of the ceramic plate 11 is formed as a semiconductor. It was confirmed that if the chip 16 is warped so as to be convex, the ceramic plate is hardly cracked.

セラミックス板が割れるのを抑制することができる。   It is possible to prevent the ceramic plate from cracking.

この発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。1 is an overall view showing a power module to which a power module substrate according to an embodiment of the present invention is applied.

符号の説明Explanation of symbols

１０ パワーモジュール
１１ セラミックス板
１１ａ 一方の表面
１１ｂ 他方の表面
１１ｃ レーザ加工部
１１ｄ 側面
１２ 回路層
１３ 金属層
１４ パワーモジュール用基板
１６ 半導体チップ
１７ ヒートシンク
DESCRIPTION OF SYMBOLS 10 Power module 11 Ceramic board 11a One surface 11b The other surface 11c Laser processing part 11d Side surface 12 Circuit layer 13 Metal layer 14 Power module substrate 16 Semiconductor chip 17 Heat sink

Claims (2)

セラミックス母材の表面にレーザ加工が施されて形成されたスクライブラインに沿って、このセラミックス母材が分割されたセラミックス板において、その一方の表面に回路層がろう付けされるとともに、他方の表面に金属層がろう付けされてなり、回路層に半導体チップがはんだ接合されるとともに、金属層にヒートシンクが接合されるパワーモジュール用基板であって、
セラミックス板の側面において前記レーザ加工が施されて形成されたレーザ加工部が、金属層側に配置されていることを特徴とするパワーモジュール用基板。 In the ceramic plate in which the ceramic base material is divided along a scribe line formed by laser processing on the surface of the ceramic base material, the circuit layer is brazed to one surface and the other surface A power module substrate in which a metal layer is brazed to a semiconductor layer, a semiconductor chip is solder-bonded to a circuit layer, and a heat sink is bonded to the metal layer,
A power module substrate, wherein a laser processing portion formed by performing the laser processing on a side surface of a ceramic plate is disposed on a metal layer side. セラミックス板において、その一方の表面に回路層がろう付けされるとともに、他方の表面に金属層がろう付けされたパワーモジュール用基板と、回路層の表面にはんだ接合された半導体チップと、金属層の表面に接合されたヒートシンクとを備えたパワーモジュールであって、
前記パワーモジュール用基板が請求項１記載のパワーモジュール用基板であることを特徴とするパワーモジュール。

In a ceramic plate, a circuit module is brazed to one surface thereof, a power module substrate having a metal layer brazed to the other surface, a semiconductor chip solder-bonded to the surface of the circuit layer, and a metal layer A power module having a heat sink bonded to the surface of
The power module substrate according to claim 1, wherein the power module substrate is a power module substrate according to claim 1.

JP2006175166A 2006-06-26 2006-06-26 Power module substrate, method of manufacturing the same and power module Pending JP2008004871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006175166A JP2008004871A (en) 2006-06-26 2006-06-26 Power module substrate, method of manufacturing the same and power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175166A JP2008004871A (en) 2006-06-26 2006-06-26 Power module substrate, method of manufacturing the same and power module

Publications (1)

Publication Number Publication Date
JP2008004871A true JP2008004871A (en) 2008-01-10

Family

ID=39008994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175166A Pending JP2008004871A (en) 2006-06-26 2006-06-26 Power module substrate, method of manufacturing the same and power module

Country Status (1)

Country Link
JP (1) JP2008004871A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259308A1 (en) * 2008-03-17 2010-12-08 Mitsubishi Materials Corporation Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (en) * 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd Dividing method for ceramic substrate
JP2002176119A (en) * 2000-12-06 2002-06-21 Toshiba Corp Silicon nitride substrate, silicon nitride circuit substrate using the same, and method of manufacturing the same
JP2004152972A (en) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp Ceramic circuit board with heat sink and its manufacturing method
JP2004158659A (en) * 2002-11-07 2004-06-03 Denki Kagaku Kogyo Kk Module structure and module employing same
JP2004181515A (en) * 2002-12-06 2004-07-02 Denki Kagaku Kogyo Kk Laser beam machining method of nitride ceramic substrate
JP2005268824A (en) * 2005-05-30 2005-09-29 Toshiba Corp Ceramic circuit substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (en) * 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd Dividing method for ceramic substrate
JP2002176119A (en) * 2000-12-06 2002-06-21 Toshiba Corp Silicon nitride substrate, silicon nitride circuit substrate using the same, and method of manufacturing the same
JP2004152972A (en) * 2002-10-30 2004-05-27 Mitsubishi Materials Corp Ceramic circuit board with heat sink and its manufacturing method
JP2004158659A (en) * 2002-11-07 2004-06-03 Denki Kagaku Kogyo Kk Module structure and module employing same
JP2004181515A (en) * 2002-12-06 2004-07-02 Denki Kagaku Kogyo Kk Laser beam machining method of nitride ceramic substrate
JP2005268824A (en) * 2005-05-30 2005-09-29 Toshiba Corp Ceramic circuit substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2259308A1 (en) * 2008-03-17 2010-12-08 Mitsubishi Materials Corporation Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module
EP2259308A4 (en) * 2008-03-17 2014-11-05 Mitsubishi Materials Corp Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module
KR101610973B1 (en) 2008-03-17 2016-04-08 미쓰비시 마테리알 가부시키가이샤 Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module

Similar Documents

Publication Publication Date Title
KR101690825B1 (en) Substrate with integrated fins and method of manufacturing substrate with integrated fins
JP5598522B2 (en) Circuit board, semiconductor module using the same, and circuit board manufacturing method
US20130292816A1 (en) Clad material for insulating substrates
JP2008108993A (en) Substrate for power module, method of manufacturing the substrate for power module, and power module
JP5642808B2 (en) Metal bonded ceramic substrate
JP2008235852A (en) Ceramic substrate and semiconductor module using the same
WO2018173921A1 (en) Ceramic metal circuit board and semiconductor device using same
JP2007019123A (en) Ceramic circuit board assembly
JP2003068949A (en) Heat sink, power semiconductor module, and ic package
JP2008041945A (en) Substrate for power module and manufacturing method thereof, and power module
JP5050440B2 (en) Semiconductor device and manufacturing method thereof
JP5124396B2 (en) Heat dissipation board unit
JP2018137396A (en) Manufacturing method of substrate for power module
TWI545636B (en) Fracture with a brittle material substrate and its cutting method
JP2009252897A (en) Manufacturing method of junction structure, and manufacturing apparatus of junction structure
JP2008198635A (en) Production process of substrate for power module
JP2006286754A (en) Metal-ceramic bonding substrate
JP2008004871A (en) Power module substrate, method of manufacturing the same and power module
JP2006062907A (en) Aluminum-ceramic joined substrate
JP2007311529A (en) Power module
JP6259625B2 (en) Bonding structure of insulating substrate and cooler, manufacturing method thereof, power semiconductor module, and manufacturing method thereof
US9839120B2 (en) Warpage-preventing structure of substrate
JPH10247763A (en) Circuit board and manufacture thereof
CN111653486B (en) Method for improving thermal shock reliability of copper-clad ceramic substrate
JP2006286897A (en) Metal-ceramic bonding substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Effective date: 20101220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110217

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20110315

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A02 Decision of refusal

Effective date: 20120214

Free format text: JAPANESE INTERMEDIATE CODE: A02