JP2007538340A - 冗長システムを備えるアーキテクチャにおける単一フォールトトレランス - Google Patents

冗長システムを備えるアーキテクチャにおける単一フォールトトレランス Download PDF

Info

Publication number
JP2007538340A
JP2007538340A JP2007527374A JP2007527374A JP2007538340A JP 2007538340 A JP2007538340 A JP 2007538340A JP 2007527374 A JP2007527374 A JP 2007527374A JP 2007527374 A JP2007527374 A JP 2007527374A JP 2007538340 A JP2007538340 A JP 2007538340A
Authority
JP
Japan
Prior art keywords
processors
electronic module
health
redundant
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007527374A
Other languages
English (en)
Inventor
ズブコウ,ジグムント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2007538340A publication Critical patent/JP2007538340A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/182Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits based on mutual exchange of the output between redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181Eliminating the failing redundant component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

電子モジュールが提供される。電子モジュールは、第1のシステムおよび第2の冗長システムを含む。第1のシステムおよび第2の冗長システムは、電子モジュール内での故障を識別するために投票機能を実行するように別々に動作するヘルス管理タスクを有する少なくとも3つのプロセッサを含む。

Description

本発明は、一般に冗長システムの分野に関し、より詳細には、冗長システムを備えるアーキテクチャにおける単一フォールトトレランスに関する。
時として、電子システムは、正常パラメータ外で動作し、それによって不良データを生成する可能性がある。一部の状況では、これらのシステムの障害は、破局的な場合がある。例えば、ジェットエンジンや他の宇宙航行体の電子制御システムの障害は、航行体を望ましい軌道から逸脱させ、それによって搭乗者、他の車両の搭乗者、または地上の見物人の生命を危険にさらす可能性がある。結果として、あるシステムが故障したときに、1次ユニットの代わりにバックアップシステムがオンラインになって機能するように、多くのシステムは、冗長構成要素を含む。
問題がさらに複雑なことに、電子システムが適切に機能していないときが常に直接わかるとは限らない。例えば、システムは依然としてデータを生成する可能性があるが、データは正しくない場合がある。戦闘では、将軍は、戦争中に監視者から常に正確なデータを得られるとは限らないため、これは一般に「ビザンチン将軍問題」と呼ばれる。この問題と闘うために、不良データを分離できるように、一般に、複数のソースからのデータが調べられる。同様に、電子システムにおいて、不良データから良好なデータを識別するために、投票機構が使用される。投票機構は、冗長システムの同時出力を調べて、正しいデータを決定する。
投票機構を使用する1つの仮定は、故障が一度に1つだけ起こることである。この単一の故障の仮定は、障害のある出力の識別を可能にする。通常、1つのシステムが故障すると、それを他の2つによって識別することができるように、3つのシステムが同時に動作する。本質的に、第3のシステムが決定票を投じる。システムが2つしか使用されていない場合、エラーを識別することは可能であるが、どの出力が正しいかは識別できない。
例えばミサイルなどの宇宙航行体のナビゲーションシステムは、航行体をプログラムされた軌道から逸脱させ得る故障の可能性を被りやすい。ナビゲーションシステムの1つのタイプは、宇宙ベース統合全地球測位/慣性航法システム(Space based Integrated Global positioning/Inertial navigation system:SIGI)と呼ばれる。ビザンチン問題を克服するために、3つの冗長SIGIシステムを使用することが可能である。しかし、これは、各SIGIシステムの費用のために、非常に高価な提案である。
したがって、当技術分野では、冗長システムを有するアーキテクチャにおけるビザンチン問題を克服するためのより低コストのソリューションを提供する改良されたアーキテクチャが必要である。
本発明の実施形態は、冗長システムにおいてデュアルプロセッサを使用し、それによって第3のシステムの必要性を低減することによって、ビザンチン問題に取り組む。一実施形態では、電子モジュールが提供される。電子モジュールは、第1のシステムおよび第2の冗長システムを含む。第1のシステムおよび第2の冗長システムは、電子モジュール内での故障を識別するために投票機能を実行するように別々に動作するヘルス管理タスクを有する少なくとも3つのプロセッサを含む。
好ましい実施形態の以下の詳細な説明では、本明細書の一部を形成しており、本発明が実施され得る特定の実施形態が例として示されている添付の図面が参照される。本発明の範囲から逸脱することなく、他の実施形態が使用されてもよく、また構造的な変更が行われてもよいことを理解されたい。
図1は、第1のシステム102および第2の冗長システム122を有する単一フォールト・トレラント・アーキテクチャを備える、全体的に100で示されているシステムの一実施形態の図である。システム100は、システム102および122のそれぞれにおいてデュアルプロセッサの処理能力を活用することによって、2つの冗長システムのみで単一フォールトトレランスを有利に達成する。一実施形態では、システム100は、冗長のために設けられた2つのSIGIシステムを備えるデュアル宇宙ベース統合GPS/INS(SIGI)システムを含む。一実施形態では、システム102および122は、機能強化されたSIGI(Enhanced SIGI:E−SIG1)システムを含む。機能強化されたSIGIシステムは、デュアルプロセッサを有するという点で、一般のSIGIシステムに比べて優れている。第1のシステム102は、第1のプロセッサ104および第2のプロセッサ116を有する。同様に、第2のシステム122は、第1のプロセッサ124および第2のプロセッサ136を有する。
第1および第2のシステム102および122において、プロセッサ104、116、124、および136のそれぞれは、システム100の通常動作のために指定された機能を実行するようにプログラムされている。例えば、E−SIGIシステムのプロセッサは、関連の宇宙航行体の飛行制御およびナビゲーション機能を提供する。一実施形態では、プロセッサ104および124は、宇宙航行体のナビゲーション機能を実行する。一実施形態では、他方のプロセッサ116および136は、飛行制御およびミッションプロセスを行う。
各プロセッサによって実行される通常のシステム機能に加えて、本発明の実施形態は、各プロセッサ上でヘルス管理アプリケーションを別々に稼働させることによって、4つのプロセッサの存在を活用してビザンチン将軍問題を克服する。これは、正常パラメータ内で動作していないシステム構成要素を識別するために、4つの投票を提供する。したがって、各プロセッサ104、116、124、および136は、2つの別個の機能を行う。これらの機能のうちの1つは、システムプロセッサ106、118、126、および138によって表される正常なシステム機能を含む。各プロセッサは、ヘルス管理プロセッサ108、120、128、および140によって表されるヘルス管理機能も行う。ヘルス管理プロセスについては、プロセッサ104、116、124、および136のそれぞれは、システム100における他のプロセッサと関係なく動作する。
プロセッサ104、116、124、および136は、ヘルス管理バス142により相互接続されている。ヘルス管理バスは、各プロセッサによって決定されたヘルス情報を、他のプロセッサのそれぞれの上で稼働するヘルス管理プロセスに提供する。各投票者(プロセッサ)のヘルス状態は、他の投票者のそれぞれによって共有され、第1および第2のシステム102および122がどのように機能しているかを決定することができる。プロセッサのうちの1つが他のプロセッサと異なる情報を提供するとき、故障が分離されている。
ヘルス管理バス142は、例えば監視下の電圧、チェックサム、サブモジュールの状態(GPS受信機が初期モード(init mode)か運転モードか)など、いくつかのパラメータに関するデータを様々なプロセッサ間に提供する。各サブモジュールの状態は、無効なワードカウント、無効なメッセージ番号、ハードウェア構成の不整合、振動モニタ障害、D/A比較、温度センサ障害、デジタイザ飽和障害(digitizer saturation failure)など、考え得る故障の詳細の拡張を提供する。
ヘルス管理バスの機能は、プロセッサ間にシステムのヘルス状態を伝えることである。一実施形態では、ヘルス管理システムは、フォールトトレラント1553バスまたは光結合型バス(optocoupled bus)のいずれかを介して行われる。一実施形態では、ヘルス管理バスは、トランス結合型バス(transformer coupled bus)である。
投票プロセスは、システム100内の様々なパラメータの状態、したがって故障を決定するために、すべてのプロセッサを使用して行われる。各プロセッサは、投票プロセス中、同じ情報を受信し、同じ機能を実行する。通常、プロセッサのうちの1つは、投票プロセスの調整役として機能する。
故障を識別するための投票プロセスの一実施形態については、図2との関連で後述する。
図1において、第1のシステム102および第2のシステム122は、冗長のために交差接続(cross−strap)された電源装置112および132をそれぞれ有している。電源装置の交差接続は、一方の電源装置またはプロセッサ回路カードが正しく作動しない場合でも、すべてのプロセッサに依然として電力が供給されることを確実にするために使用される。一方の電源装置が故障した場合でも、関連するプロセッサは、(他の態様、例えばGPS受信機に電力が供給されない場合でさえ)依然として動作することができる。電源装置112および132は、結合され、4つのプロセッサ104、116、124、および136に電力を提供する。電源装置112および132は、ダイオード110、114、130、および134を使用するダイオードORアーキテクチャを使用して交差接続される。これは、電源装置が故障した場合、冗長を確実にする。一実施形態では、電源装置の冗長は、プロセッサからのみ使用可能である。
図1の実施形態は、各プロセッサ上で稼働するヘルス管理タスクを備える4つのプロセッサを有するシステムに関して記載されている。しかし、このアプリケーションでは、ヘルス管理タスクが同時に4つすべてのプロセッサ上で稼働する必要はないことを理解されよう。一実施形態では、ヘルス管理タスクは、4つのプロセッサのうちの3つの上でしか稼働しない。これは、単一の故障の場合、依然として必要な決定票を提供する。
図2は、本発明の教示による、デュアルプロセッサを備える冗長システムを有するシステムにおける冗長アーキテクチャの動作の方法の一実施形態のフローチャートである。図2の方法は、ブロック202で開始し、各プロセッサにおいてヘルス・チェック・プログラムを実行する。ブロック204で、プロセッサのうちの1つが調整役として指定される。次いでこの方法は、ブロック206に進み、ヘルス・チェック・プログラムの結果がプロセッサから受信される。ブロック208で、プロセッサのそれぞれからの投票が数えられる。ブロック210で、少数票の存在がチェックされる。少数票がない場合、システムにおいて障害がなく、ブロック216で方法が終了する。あるいは、少数票があるとき、方法はブロック212に進む。ブロック212で、故障したシステムが識別される。冗長システムのいずれかの単一の故障を検出することができる。次いでこの方法は、ブロック214に進み、障害のあるシステムが識別され、適切な補正処置が行われる。例えば、投票が電源装置に関する問題を検出した場合、システム全体が停止され、再起動されることがある。一方、冗長システムの一方における特定のカードに関する問題が識別された場合、特定のカードは、適切なコマンドを使用してリセットされ得る。投票プロセスにより識別された問題の性質が与えられると、他の適切なステップがとられる。ブロック214の後、ブロック216で方法が終了する。
結言
本発明の実施形態について記載してきた。実施形態は、ビザンチン問題を克服することができる冗長アーキテクチャを提供する。通常、適切な投票を確立するために3つのシステムが必要であり、それによってアーキテクチャの全コストが増える。本発明は、この問題に打ち勝ち、アーキテクチャのコストを低減し、システム2つだけで、どのシステムが問題を有しているかを決定することができるようにする。
本明細書において、特定の実施形態が示され、記載されてきたが、示された特定の実施形態の代わりに、同じ目的を達成するために計算された任意の構成が使用されてもよいことを当業者は理解されよう。本出願は、本発明の任意の改変または変形をカバーするものとする。
デュアルプロセッサを備える冗長システムを有する単一フォールト・トレラント・アーキテクチャの一実施形態を示す図である。 デュアルプロセッサを備える冗長システムを有する単一フォールト・トレラント・アーキテクチャの動作の方法の一実施形態を示すフローチャートである。

Claims (11)

  1. 第1および第2のプロセッサおよび第1の電源装置を有する第1のシステムと、
    第3および第4のプロセッサおよび第2の電源装置を含む第2の冗長システムと、
    前記第1、第2、第3、および第4のプロセッサに結合されているヘルス管理バスと
    を含み、前記第1、第2、第3、および第4のプロセッサがそれぞれ、前記第1および第2のシステムにおける故障を識別するヘルス管理機能を実行する
    システム。
  2. 第1のシステムと、
    第2の冗長システムと、
    を含む電子モジュールであって、
    前記第1のシステムおよび第2の冗長システムが、前記電子モジュール内での故障を識別するために投票機能を実行するように別々に動作するヘルス管理タスクを有する少なくとも3つのプロセッサを含む
    電子モジュール。
  3. 前記少なくとも3つのプロセッサ上の前記ヘルス管理タスクがヘルス管理バスを介して通信する請求項2に記載の電子モジュール。
  4. 各システムが電源装置を含み、
    各電源装置がダイオードORアーキテクチャを使用して前記プロセッサのすべてに結合されている
    請求項2に記載の電子モジュール。
  5. 第1の電源装置を有する第1のシステムと、
    第2の電源装置を有する第2の冗長システムと、
    を含む電子モジュールであって、
    前記第1のシステムおよび第2の冗長システムが、前記電子モジュール内での故障を識別するために投票機能を実行するように別々に動作するヘルス管理タスクを有する少なくとも3つのプロセッサを含んでおり、
    前記少なくとも3つのプロセッサ間に通信を提供するための、前記第1および第2のシステムに結合されているヘルス管理バス
    を含み、前記第1の電源装置および前記第2の電源装置が、各プロセッサに冗長電力を提供するために、前記プロセッサのそれぞれに結合されている
    電子モジュール。
  6. 2つの冗長システムおよび少なくとも3つのプロセッサを有する電子モジュールにおける故障を識別する方法であって、
    前記冗長システムの前記少なくとも3つのプロセッサのそれぞれにおいてヘルス・チェック・プログラムを実行するステップと、
    前記プロセッサのうちの1つを調整役として指定するステップと、
    前記ヘルス・チェック・プログラム結果を前記プロセッサのそれぞれから受信するステップと、
    前記ヘルス・チェック・プログラム結果の投票を数えるステップと、
    前記電子モジュールに故障があるかどうかを決定するステップと
    を含む方法。
  7. 前記ヘルス・チェック・プログラム結果を受信するステップが、前記ヘルス・チェック・プログラム結果をヘルスバスを介して受信するステップを含む請求項6に記載の方法。
  8. 故障があるかどうかを決定するステップが、少数票があるかどうかを決定するステップを含む請求項6に記載の方法。
  9. 故障が検出されると、補正処置を行うステップをさらに含む請求項6に記載の方法。
  10. 補正処置を行うステップが、システムをシャットダウンするステップと、前記システムを再起動するステップと、カードをリセットするステップとのうちの1つを含む請求項9に記載の方法。
  11. 電子モジュールにおける故障を識別する方法であって、
    第1のシステムおよび第2の冗長システムにおける少なくとも3つのプロセッサにより前記電子モジュールのヘルス状態を監視するステップと、
    前記少なくとも3つのプロセッサのそれぞれから前記少なくとも3つのプロセッサの他のものに、前記電子モジュールのヘルス状態に関する信号を渡すステップと、
    前記少なくとも3つのプロセッサのうちの少なくとも1つにおいて、
    前記少なくとも2つの他のプロセッサからの前記信号を、前記監視下のヘルス状態に相関させるステップと、
    前記信号の前記監視下のヘルス状態との相関に基づいて、前記電子モジュールにおける故障があるかどうかを決定するステップと
    を含む方法。
JP2007527374A 2004-05-19 2005-05-18 冗長システムを備えるアーキテクチャにおける単一フォールトトレランス Withdrawn JP2007538340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/848,674 US20050273653A1 (en) 2004-05-19 2004-05-19 Single fault tolerance in an architecture with redundant systems
PCT/US2005/017247 WO2005116835A1 (en) 2004-05-19 2005-05-18 Single fault tolerance in an architecture with redundant systems

Publications (1)

Publication Number Publication Date
JP2007538340A true JP2007538340A (ja) 2007-12-27

Family

ID=34969862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007527374A Withdrawn JP2007538340A (ja) 2004-05-19 2005-05-18 冗長システムを備えるアーキテクチャにおける単一フォールトトレランス

Country Status (3)

Country Link
US (1) US20050273653A1 (ja)
JP (1) JP2007538340A (ja)
WO (1) WO2005116835A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8942882B2 (en) 2004-07-02 2015-01-27 The Boeing Company Vehicle health management systems and methods
JP2006039678A (ja) * 2004-07-22 2006-02-09 Fujitsu Ltd 情報処理装置およびエラー検出方法
US7328371B1 (en) * 2004-10-15 2008-02-05 Advanced Micro Devices, Inc. Core redundancy in a chip multiprocessor for highly reliable systems
JP2006228121A (ja) * 2005-02-21 2006-08-31 Toshiba Corp 演算処理装置
JP5459405B2 (ja) * 2010-08-27 2014-04-02 富士通株式会社 障害処理方法,障害処理システム,障害処理装置及び障害処理プログラム
US9270793B2 (en) * 2012-06-19 2016-02-23 Microsoft Technology Licensing, Llc Enhanced data protection for message volumes
CN104714439B (zh) * 2013-12-16 2018-03-27 雅特生嵌入式计算有限公司 安全继电器箱系统
DE102018211844B4 (de) * 2018-07-17 2024-05-16 Infineon Technologies Ag Elektronische Anomalieerkennungseinheit zum Einsatz in einem Fahrzeug und Verfahren zum Erkennen einer Anomalie in einer Komponente eines Fahrzeugs
EP4188797A4 (en) * 2020-07-29 2024-05-29 Skyryse Inc REDUNDANCY SYSTEMS FOR SMALL FLY-BY-WIRE VEHICLES

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031180A (en) * 1989-04-11 1991-07-09 Trw Inc. Triple redundant fault-tolerant register
US5274554A (en) * 1991-02-01 1993-12-28 The Boeing Company Multiple-voting fault detection system for flight critical actuation control systems
US5184304A (en) * 1991-04-26 1993-02-02 Litton Systems, Inc. Fault-tolerant inertial navigation system
JPH0773059A (ja) * 1993-03-02 1995-03-17 Tandem Comput Inc フォールトトレラント型コンピュータシステム
FR2730074B1 (fr) * 1995-01-27 1997-04-04 Sextant Avionique Architecture de calculateur tolerante aux fautes
CN1183587C (zh) * 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
US5894413A (en) * 1997-01-28 1999-04-13 Sony Corporation Redundant power supply switchover circuit
US5903717A (en) * 1997-04-02 1999-05-11 General Dynamics Information Systems, Inc. Fault tolerant computer system
US7036059B1 (en) * 2001-02-14 2006-04-25 Xilinx, Inc. Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays
US6704887B2 (en) * 2001-03-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for improved security in distributed-environment voting
US7392426B2 (en) * 2004-06-15 2008-06-24 Honeywell International Inc. Redundant processing architecture for single fault tolerance

Also Published As

Publication number Publication date
WO2005116835A1 (en) 2005-12-08
US20050273653A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP2007538340A (ja) 冗長システムを備えるアーキテクチャにおける単一フォールトトレランス
US10579484B2 (en) Apparatus and method for enhancing reliability of watchdog circuit for controlling central processing device for vehicle
US5903717A (en) Fault tolerant computer system
US7392426B2 (en) Redundant processing architecture for single fault tolerance
Dubrova Fault tolerant design: An introduction
US8204635B2 (en) Systems and methods of redundancy for aircraft inertial signal data
US10384689B2 (en) Method for operating a control unit
US10037016B2 (en) Hybrid dual-duplex fail-operational pattern and generalization to arbitrary number of failures
US6480780B1 (en) Regulator or engine regulator, engine and a method for regulating an actuating or propulsion system and an engine
US8374734B2 (en) Method of controlling an aircraft, the method implementing a vote system
JPH11143729A (ja) フォールトトレラントコンピュータ
Alhakeem et al. A framework for adaptive software-based reliability in COTS many-core processors
Györök et al. Duplicated control unit based embedded fault-masking systems
KR101295770B1 (ko) 안전 무결성 확보를 위한 열차제어 시스템
US20080155544A1 (en) Device and method for managing process task failures
US20040199824A1 (en) Device for safety-critical applications and secure electronic architecture
Aidemark et al. A framework for node-level fault tolerance in distributed real-time systems
US7328235B2 (en) Multiple processing method
KR101448013B1 (ko) 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법
Nedeljković et al. A Survey of Hardware Fault Tolerance Techniques
US10514970B2 (en) Method of ensuring operation of calculator
Steininger et al. Economic online self-test in the time-triggered architecture
US7260741B2 (en) Method and system to detect software faults
Weiherer et al. Software-Based Triple Modular Redundancy with Fault-Tolerant Replicated Voters
CN115335270B (zh) 用于运输工具中的数据管理的方法和系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080418

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090630