JP2007535037A - 効率的な2つのホップ・キャッシュ・コヒーレンシ・プロトコル - Google Patents
効率的な2つのホップ・キャッシュ・コヒーレンシ・プロトコル Download PDFInfo
- Publication number
- JP2007535037A JP2007535037A JP2007509505A JP2007509505A JP2007535037A JP 2007535037 A JP2007535037 A JP 2007535037A JP 2007509505 A JP2007509505 A JP 2007509505A JP 2007509505 A JP2007509505 A JP 2007509505A JP 2007535037 A JP2007535037 A JP 2007535037A
- Authority
- JP
- Japan
- Prior art keywords
- node
- peer
- message
- home
- peer node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
Description
本米国特許出願は、次の米国特許出願に関連する。
以下のメッセージは、要求ノードからのデータ/アクションの要求である。
次のメッセージは、上述の要求に応答して、ピア(つまり、非ホーム)ノードから要求ノードへのメッセージである。
これらのメッセージは、ピア・ノードによってホーム・ノードへ送信される。
これらのメッセージは、ホーム・ノードからピアおよび/または要求ノードへ送られる。
すべての肯定応答メッセージが受け取られる、および、
Xferまたはフォワード・メッセージが受け取られる、および、
Xferが送られ、または、それが衝突チェーン中の最後のメッセージである。
すべての肯定応答メッセージが受け取られる、および、
すべての衝突が発見される、および、
チェーン中の保留中の衝突が転送またはフォワードのための目標ではない、および、
Xferが送られ、または、それが衝突チェーン中の最後のメッセージである。
図7は、ノードの一実施例のブロック図である。ノード700は、単一のプロセッサ、キャッシュ・メモリ、メモリ制御器およびメモリで図示されるが、しかしながら、これらのいずれのコンポーネントもノード中に任意の個数で含めることができる。さらに、追加および/または異なるコンポーネント(例えば、バスブリッジ)をノードに含めることもできる。
Claims (21)
- マルチノード・システムにおける第1ピア・ノードからデータ・ブロックのコピーの要求を複数のノードへ送信する段階と、
第2ピア・ノードから、データ・ブロックの前記コピーを前記第1ピア・ノードへおよび肯定応答をホーム・ノードへ、送信する段階と、
前記ホーム・ノードから完了メッセージを前記第1ピア・ノードへ送信し、前記要求に対する完了を前記第1ピア・ノードから示す段階と、
を含むことを特徴とする方法。 - データ・ブロックのコピーの要求を第1ピア・ノードから複数のノードへ送信する段階は、前記要求を前記第1ノードからインオーダ・ホーム・チャネルを経由して前記ホーム・ノードへ送信する段階を含むことを特徴とする請求項1記載の方法。
- 前記第2ピア・ノードから前記第1ピア・ノードへ送られたデータ・ブロックの前記コピーは、データ・ブロックの排他的なコピーであることを特徴とする請求項1記載の方法。
- マルチノード・システムにおける第1ピア・ノードからデータ・ブロックのコピーの要求を複数のノードへ送信する段階と、
第2ピア・ノードから、データ・ブロックの前記コピーを前記第1ピア・ノードへおよび肯定応答をホーム・ノードへ、送信する段階と、
前記ホーム・ノードから完了メッセージを前記第1ピア・ノードへ送信し、前記要求に対する完了を前記第1ピア・ノードから示し、データ・ブロックの前記コピーに関連したキャッシュ・ラインの割り当てを解除する段階と、
を含むことを特徴とする方法。 - データ・ブロックのコピーの要求を第1ピア・ノードから複数のノードへ送信する段階は、前記要求を前記第1ノードからインオーダ・ホーム・チャネルを経由して前記ホーム・ノードへ送信する段階を含むことを特徴とする請求項4記載の方法。
- 前記第2ピア・ノードから前記第1ピア・ノードへ送られたデータ・ブロックの前記コピーは、データ・ブロックの排他的なコピーであることを特徴とする請求項4記載の方法。
- ホーム・ノードに結合され、複数のピア・ノード間の衝突を前記ホーム・ノードによって解決することに少なくとも部分的に基づくキャッシュ・コヒーレンシ・プロトコルによって管理される複数のピア・ノードであって、前記ホーム・ノードは、下記条件、すなわち、
すべての複数の肯定応答メッセージが受け取られる、および
転送(Xfer)メッセージまたはフォワード・メッセージが受け取られる、および
転送(Xfer)メッセージが送られる、または、それが衝突チェーン中の最終メッセージである、が生じる場合、
衝突要求を退かせ、かつ衝突チェーンから衝突対象を取り除く、複数のピア・ノード、を含むことを特徴とするシステム。 - 下記条件、すなわち、
すべての複数の肯定応答メッセージが受け取られる、および
すべての複数の衝突が発見される、および
前記チェーン内の複数の保留中の衝突が転送、または、ファワードのターゲットではない、および
転送(Xfer)メッセージが送信され、または、それが前記衝突チェーン中の前記最後のメッセージである、が生じる場合、
衝突要求を退かせ、かつ衝突チェーンから衝突対象を取り除く前記ホーム・ノードをさらに含むことを特徴とする請求項7記載のシステム。 - 前記衝突メッセージのみが、オリジナル・トランザクションのトランザクションIDを含むことを特徴とする請求項7記載のシステム。
- 前記衝突メッセージは、オリジナル・トランザクションのトランザクションIDおよび衝突トランザクションのトランザクションIDを含むことを特徴とする請求項7記載のシステム。
- 複数のピア・ノードに結合された少なくとも1つのソース・ノードであって、ホーム・ノードに結合された前記複数のピア・ノードは前記複数のピア・ノード間の衝突を前記ホーム・ノードによって解決することに少なくとも部分的に基づくキャッシュ・コヒーレンシ・プロトコルによって管理され、ソース・ノードは少なくとも1つのキャッシュ・ラインのコピーを要求し、前記ソース・ノードは、下記条件、すなわち、
前記キャッシュ・ラインがフォワード、排他的、または修正された状態のいずれか、少なくとも1つの衝突が検出され、および転送(Xfr)メッセージなしに完了が受け取られる場合、が生じる場合、
データ肯定応答メッセージを表明する、少なくとも1つのソース・ノード、
を含むことを特徴とするシステム。 - 前記キャッシュ・コヒーレンシ・プロトコルは、衝突の間、衝突チェーン中のすべてのトランザクションがデータ肯定応答サイクルを開始することを促進させることを特徴とする請求項11記載のシステム。
- データ肯定応答サイクルは、E_CMP_XFERメッセージをE_CMP_Conflictメッセージに変更することを含むことを特徴とする請求項12記載のシステム。
- 下記条件、すなわち、
すべての入来する要求がデータ肯定応答メッセージの表明とデータ肯定応答のための完了の受信との間でブロックされること、が生じる場合に、
データ肯定応答メッセージを表明する前記ソース・ノードをさらに含むことを特徴とする請求項12記載のシステム。 - マルチノード・システムにおける第1ピア・ノードからデータ・ブロックのコピーの要求を複数のノードへ送信する段階と、
第2ピア・ノードからメモリ(ライトバック・ライン)に書かれるべきデータ・ブロックの前記コピーの修正キャッシュ・ラインに対する要求をホーム・ノードへ送信する段階と、
前記第1ピア・ノードと第2ピア・ノードとの間のライトバックの競合衝突を前記ホーム・ノードで解決する段階と、
を含むことを特徴とするライトバック競合衝突を解決する方法。 - 前記第2ピア・ノードから前記ホーム・ノードへの前記ライトバック要求は、インオーダ・ホーム・チャネルを経由して送信されることを特徴とする請求項15記載の方法。
- 前記第2ピア・ノードおよび第3ピア・ノードは、前記第1ノードの要求に応答してI_ACKメッセージを生成することを特徴とする請求項15記載の方法。
- 前記ライトバック競合衝突を解決する段階は、
メモリへの修正データのライトバックの完了を示す完了CMPメッセージで前記第2ピア・ノードに応答する段階と、
前記データ・ブロックの前記コピーを含み、かつ前記第1ピア・ノードからの前記要求の前記完了を示すI_DATA_CMPメッセージで前記第1ピア・ノードに応答する段階と、によって、
前記ホーム・ノードが前記衝突を解決することを特徴とする請求項15記載の方法。 - 2つの実質的に同時のオーナーシップに対する要求の競合衝突を解決する方法において、
マルチノード・システムにおける第1ピア・ノードからデータ・ブロックのコピーの要求を複数のノードへ送信する段階と、
マルチノード・システムにおける第2ピア・ノードからデータ・ブロックの前記同じコピーの要求を複数のノードへ送信する段階と、
前記第1ピア・ノードと第2ピア・ノードとの間の前記競合衝突を前記ホーム・ノードで解決する段階と、
を含むことを特徴とする方法。 - 前記第1および第2ピア・ノードから前記ホーム・ノードへの前記要求は、インオーダ・ホーム・チャネルを経由して送信されることを特徴とする請求項19記載の方法。
- 前記競合衝突を解決する段階は、
前記第1および第2ピア・ノードからのI_ACK_Conflictメッセージを前記ホーム・ノードで受け取り、前記要求されたキャッシュ・ラインに対して並存する要求があることを示す段階と、
第3ピア・ノードから前記第1ピア・ノードへE_Dataメッセージを送信し、前記第3ピア・ノードは前記要求されたデータの排他的なコピーを有すること、前記第3ピア・ノードは前記データの前記排他的なコピーを前記第1ピア・ノードへ転送すること、前記第3ピア・ノードはE_ACKメッセージを前記ホーム・ノードへ送信し、前記要求されたデータの前記排他的なコピーを前記第1ピア・ノードへ転送したことを示す段階と、
前記データの前記排他的なコピーを前記第1ピア・ノードへ送信した後前記要求されたデータを無効にし、前記ホーム・ノードがI_CMPメッセージを前記第2ピア・ノードへ送出することによって、およびE_CMP_XFER(secondnodeID)メッセージを前記第1ピア・ノードへ送出することによって前記競合衝突を解決することにより、前記第2ピア・ノードへの要求に応答して、前記第3ピア・ノードから前記ホーム・ノードへI_ACKメッセージを送信する段階であって、前記E_CMP_XFER(secondnodeID)メッセージによって前記第1ピア・ノードが前記データの排他的なコピーを前記第2ピア・ノードに転送させる、段階と、によって
前記ホーム・ノードが前記衝突を解決することを特徴とする請求項19記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/833,963 US7822929B2 (en) | 2004-04-27 | 2004-04-27 | Two-hop cache coherency protocol |
US10/833,963 | 2004-04-27 | ||
PCT/US2005/012087 WO2005109206A2 (en) | 2004-04-27 | 2005-04-08 | An efficient two-hop cache coherency protocol |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007535037A true JP2007535037A (ja) | 2007-11-29 |
JP4789926B2 JP4789926B2 (ja) | 2011-10-12 |
Family
ID=34966020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007509505A Expired - Fee Related JP4789926B2 (ja) | 2004-04-27 | 2005-04-08 | 効率的な2つのホップ・キャッシュ・コヒーレンシ・プロトコル |
Country Status (8)
Country | Link |
---|---|
US (1) | US7822929B2 (ja) |
JP (1) | JP4789926B2 (ja) |
KR (1) | KR100880059B1 (ja) |
CN (1) | CN100377114C (ja) |
DE (1) | DE112005000974T5 (ja) |
GB (2) | GB2447119B (ja) |
TW (1) | TWI274998B (ja) |
WO (1) | WO2005109206A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009301552A (ja) * | 2008-06-13 | 2009-12-24 | Intel Corp | ディレクトリ型コヒーレンシー・プロトコルでの同時アクセスの最適化 |
JP2010027048A (ja) * | 2008-07-07 | 2010-02-04 | Intel Corp | 部分書込と非スヌープアクセスとの間のメモリ順序付け要件の充足 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7512741B1 (en) | 2006-01-11 | 2009-03-31 | Intel Corporation | Two-hop source snoop based messaging protocol |
JP4572169B2 (ja) * | 2006-01-26 | 2010-10-27 | エヌイーシーコンピュータテクノ株式会社 | マルチプロセッサシステム及びその動作方法 |
JP4449931B2 (ja) * | 2006-03-30 | 2010-04-14 | ブラザー工業株式会社 | 管理装置、および管理システム |
US7941610B2 (en) | 2006-04-27 | 2011-05-10 | Hewlett-Packard Development Company, L.P. | Coherency directory updating in a multiprocessor computing system |
US7836144B2 (en) * | 2006-12-29 | 2010-11-16 | Intel Corporation | System and method for a 3-hop cache coherency protocol |
US8250311B2 (en) | 2008-07-07 | 2012-08-21 | Intel Corporation | Satisfying memory ordering requirements between partial reads and non-snoop accesses |
WO2013100984A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | High bandwidth full-block write commands |
US9235519B2 (en) * | 2012-07-30 | 2016-01-12 | Futurewei Technologies, Inc. | Method for peer to peer cache forwarding |
US20140040561A1 (en) * | 2012-07-31 | 2014-02-06 | Futurewei Technologies, Inc. | Handling cache write-back and cache eviction for cache coherence |
US9152501B2 (en) | 2012-12-19 | 2015-10-06 | International Business Machines Corporation | Write performance in fault-tolerant clustered storage systems |
US9727464B2 (en) * | 2014-11-20 | 2017-08-08 | International Business Machines Corporation | Nested cache coherency protocol in a tiered multi-node computer system |
US9886382B2 (en) | 2014-11-20 | 2018-02-06 | International Business Machines Corporation | Configuration based cache coherency protocol selection |
US11269773B2 (en) * | 2019-10-08 | 2022-03-08 | Arm Limited | Exclusivity in circuitry having a home node providing coherency control |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105464A (ja) * | 1996-04-08 | 1998-04-24 | Sun Microsyst Inc | マルチプロセッサ内の多数のキャッシュ用のキャッシュ・コヒーレンシ方式 |
JP2000112910A (ja) * | 1998-06-30 | 2000-04-21 | Internatl Business Mach Corp <Ibm> | 非一様メモリ・アクセス・コンピュ―タ・システム及びその操作方法 |
JP2000132531A (ja) * | 1998-10-23 | 2000-05-12 | Pfu Ltd | マルチプロセッサ |
US20020087804A1 (en) * | 2000-12-29 | 2002-07-04 | Manoj Khare | Distributed mechanism for resolving cache coherence conflicts in a multi-node computer architecture |
JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
US6594733B1 (en) * | 2000-09-27 | 2003-07-15 | John T. Cardente | Cache based vector coherency methods and mechanisms for tracking and managing data use in a multiprocessor system |
US20040123052A1 (en) * | 2002-12-19 | 2004-06-24 | Beers Robert H. | Non-speculative distributed conflict resolution for a cache coherency protocol |
US20040123045A1 (en) * | 2002-12-19 | 2004-06-24 | Hum Herbert H. J. | Hierarchical virtual model of a cache hierarchy in a multiprocessor system |
JP2005189928A (ja) * | 2003-12-24 | 2005-07-14 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 |
US20050198440A1 (en) * | 2004-01-20 | 2005-09-08 | Van Doren Stephen R. | System and method to facilitate ordering point migration |
JP2005293560A (ja) * | 2004-04-01 | 2005-10-20 | Microsoft Corp | 項目収束(すなわち、データ収束)を施行するための競合解決を伝播するシステムおよび方法 |
JP2006510119A (ja) * | 2002-12-19 | 2006-03-23 | インテル コーポレイション | マルチプロセッサ・システムにおけるキャッシュ・コヒーレンスにおいて用いるフォワード状態 |
JP4261487B2 (ja) * | 2002-12-19 | 2009-04-30 | インテル コーポレイション | キャッシュ・コヒーレンス・プロトコルに対する投機的分散競合解決 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297269A (en) | 1990-04-26 | 1994-03-22 | Digital Equipment Company | Cache coherency protocol for multi processor computer system |
JPH04261487A (ja) * | 1991-02-15 | 1992-09-17 | Sekisui Chem Co Ltd | 粘着テープ |
US5190386A (en) * | 1992-01-28 | 1993-03-02 | Eudy James R | Printer with edge strip trimmer |
US5463629A (en) | 1992-07-13 | 1995-10-31 | Ko; Cheng-Hsu | Dynamic channel allocation method and system for integrated services digital network |
EP0600626A1 (en) | 1992-11-13 | 1994-06-08 | Cyrix Corporation | Coherency for write-back cache in a system designed for write-through cache |
US5812814A (en) * | 1993-02-26 | 1998-09-22 | Kabushiki Kaisha Toshiba | Alternative flash EEPROM semiconductor memory system |
JP2819982B2 (ja) | 1993-03-18 | 1998-11-05 | 株式会社日立製作所 | 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム |
JP3183993B2 (ja) | 1993-03-31 | 2001-07-09 | 株式会社東芝 | ディスク制御システム |
US5623644A (en) | 1994-08-25 | 1997-04-22 | Intel Corporation | Point-to-point phase-tolerant communication |
US5819296A (en) | 1996-10-31 | 1998-10-06 | Veritas Software Corporation | Method and apparatus for moving large numbers of data files between computer systems using import and export processes employing a directory of file handles |
US6636944B1 (en) | 1997-04-24 | 2003-10-21 | International Business Machines Corporation | Associative cache and method for replacing data entries having an IO state |
US6189043B1 (en) | 1997-06-09 | 2001-02-13 | At&T Corp | Dynamic cache replication in a internet environment through routers and servers utilizing a reverse tree generation |
US6092155A (en) | 1997-07-10 | 2000-07-18 | International Business Machines Corporation | Cache coherent network adapter for scalable shared memory processing systems |
US6085276A (en) * | 1997-10-24 | 2000-07-04 | Compaq Computers Corporation | Multi-processor computer system having a data switch with simultaneous insertion buffers for eliminating arbitration interdependencies |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
US6460119B1 (en) | 1997-12-29 | 2002-10-01 | Intel Corporation | Snoop blocking for cache coherency |
US6341337B1 (en) | 1998-01-30 | 2002-01-22 | Sun Microsystems, Inc. | Apparatus and method for implementing a snoop bus protocol without snoop-in and snoop-out logic |
US6430657B1 (en) | 1998-10-12 | 2002-08-06 | Institute For The Development Of Emerging Architecture L.L.C. | Computer system that provides atomicity by using a tlb to indicate whether an exportable instruction should be executed using cache coherency or by exporting the exportable instruction, and emulates instructions specifying a bus lock |
US6275907B1 (en) | 1998-11-02 | 2001-08-14 | International Business Machines Corporation | Reservation management in a non-uniform memory access (NUMA) data processing system |
US6477535B1 (en) | 1998-11-25 | 2002-11-05 | Computer Associates Think Inc. | Method and apparatus for concurrent DBMS table operations |
US6338122B1 (en) | 1998-12-15 | 2002-01-08 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that speculatively forwards a read request to a remote processing node |
US6275905B1 (en) | 1998-12-21 | 2001-08-14 | Advanced Micro Devices, Inc. | Messaging scheme to maintain cache coherency and conserve system memory bandwidth during a memory read operation in a multiprocessing computer system |
US6370621B1 (en) | 1998-12-21 | 2002-04-09 | Advanced Micro Devices, Inc. | Memory cancel response optionally cancelling memory controller's providing of data in response to a read operation |
US6263409B1 (en) | 1998-12-22 | 2001-07-17 | Unisys Corporation | Data processing system and method for substituting one type of request for another for increased performance when processing back-to-back requests of certain types |
US6275995B1 (en) * | 1999-02-26 | 2001-08-21 | Sweports Limited | Hand covering with reversible cleaning membrane |
JP4363539B2 (ja) | 1999-06-04 | 2009-11-11 | 諏訪熱工業株式会社 | ボールペン用ボール |
US6442597B1 (en) | 1999-07-08 | 2002-08-27 | International Business Machines Corporation | Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory |
US6484220B1 (en) | 1999-08-26 | 2002-11-19 | International Business Machines Corporation | Transfer of data between processors in a multi-processor system |
US6405289B1 (en) | 1999-11-09 | 2002-06-11 | International Business Machines Corporation | Multiprocessor system in which a cache serving as a highest point of coherency is indicated by a snoop response |
JP3959914B2 (ja) | 1999-12-24 | 2007-08-15 | 株式会社日立製作所 | 主記憶共有型並列計算機及びそれに用いるノード制御装置 |
US6493809B1 (en) | 2000-01-28 | 2002-12-10 | International Business Machines Corporation | Maintaining order of write operations in a multiprocessor for memory consistency |
US6922755B1 (en) | 2000-02-18 | 2005-07-26 | International Business Machines Corporation | Directory tree multinode computer system |
US6769017B1 (en) | 2000-03-13 | 2004-07-27 | Hewlett-Packard Development Company, L.P. | Apparatus for and method of memory-affinity process scheduling in CC-NUMA systems |
US7062541B1 (en) | 2000-04-27 | 2006-06-13 | International Business Machines Corporation | System and method for transferring related data objects in a distributed data storage environment |
US6640287B2 (en) | 2000-06-10 | 2003-10-28 | Hewlett-Packard Development Company, L.P. | Scalable multiprocessor system and cache coherence method incorporating invalid-to-dirty requests |
US6795900B1 (en) | 2000-07-20 | 2004-09-21 | Silicon Graphics, Inc. | Method and system for storing data at input/output (I/O) interfaces for a multiprocessor system |
US6760728B1 (en) | 2000-09-27 | 2004-07-06 | Palmsource, Inc. | Method and apparatus for importing and exporting directory and calendar information to and from personal information management applications |
US6631449B1 (en) | 2000-10-05 | 2003-10-07 | Veritas Operating Corporation | Dynamic distributed data system and method |
DE10052443A1 (de) * | 2000-10-23 | 2002-05-08 | Boehringer Werkzeugmaschinen | Kombimaschine |
US6826591B2 (en) | 2000-12-15 | 2004-11-30 | International Business Machines Corporation | Flexible result data structure and multi-node logging for a multi-node application system |
US6571322B2 (en) | 2000-12-28 | 2003-05-27 | International Business Machines Corporation | Multiprocessor computer system with sectored cache line mechanism for cache intervention |
US6859864B2 (en) * | 2000-12-29 | 2005-02-22 | Intel Corporation | Mechanism for initiating an implicit write-back in response to a read or snoop of a modified cache line |
US6763434B2 (en) | 2000-12-30 | 2004-07-13 | International Business Machines Corporation | Data processing system and method for resolving a conflict between requests to modify a shared cache line |
US6842830B2 (en) | 2001-03-31 | 2005-01-11 | Intel Corporation | Mechanism for handling explicit writeback in a cache coherent multi-node architecture |
US6877026B2 (en) | 2001-06-08 | 2005-04-05 | Sun Microsystems, Inc. | Bulk import in a directory server |
US6901485B2 (en) | 2001-06-21 | 2005-05-31 | International Business Machines Corporation | Memory directory management in a multi-node computer system |
US6691192B2 (en) | 2001-08-24 | 2004-02-10 | Intel Corporation | Enhanced general input/output architecture and related methods for establishing virtual channels therein |
US20030074430A1 (en) | 2001-10-05 | 2003-04-17 | Gieseke Eric James | Object oriented provisioning server object model |
US6785774B2 (en) * | 2001-10-16 | 2004-08-31 | International Business Machines Corporation | High performance symmetric multiprocessing systems via super-coherent data mechanisms |
JP2005519391A (ja) | 2002-02-28 | 2005-06-30 | シリコン、グラフィクス、インコーポレイテッド | 共有ベクトルの増加を伴わないdsmマルチプロセッサシステムにおけるキャッシュコヒーレンスのための方法およびシステム |
US7269709B2 (en) | 2002-05-15 | 2007-09-11 | Broadcom Corporation | Memory controller configurable to allow bandwidth/latency tradeoff |
US6944719B2 (en) | 2002-05-15 | 2005-09-13 | Broadcom Corp. | Scalable cache coherent distributed shared memory processing system |
US7209976B2 (en) | 2002-07-16 | 2007-04-24 | Jeremy Benjamin | Protocol communication and transit packet forwarding routed between multiple virtual routers within a single physical router |
US7051163B2 (en) * | 2002-10-03 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Directory structure permitting efficient write-backs in a shared memory computer system |
US6934814B2 (en) | 2002-11-05 | 2005-08-23 | Newisys, Inc. | Cache coherence directory eviction mechanisms in multiprocessor systems which maintain transaction ordering |
US7209776B2 (en) * | 2002-12-03 | 2007-04-24 | Aesculap Ag & Co. Kg | Method of determining the position of the articular point of a joint |
US7130969B2 (en) | 2002-12-19 | 2006-10-31 | Intel Corporation | Hierarchical directories for cache coherency in a multiprocessor system |
JP3944449B2 (ja) | 2002-12-19 | 2007-07-11 | 株式会社日立製作所 | 計算機システム、磁気ディスク装置、および、ディスクキャッシュ制御方法 |
US8145847B2 (en) * | 2004-01-20 | 2012-03-27 | Hewlett-Packard Development Company, L.P. | Cache coherency protocol with ordering points |
-
2004
- 2004-04-27 US US10/833,963 patent/US7822929B2/en not_active Expired - Fee Related
-
2005
- 2005-04-08 KR KR1020067022561A patent/KR100880059B1/ko not_active IP Right Cessation
- 2005-04-08 GB GB0802718A patent/GB2447119B/en active Active
- 2005-04-08 WO PCT/US2005/012087 patent/WO2005109206A2/en active Application Filing
- 2005-04-08 JP JP2007509505A patent/JP4789926B2/ja not_active Expired - Fee Related
- 2005-04-08 GB GB0620090A patent/GB2427730B/en active Active
- 2005-04-08 DE DE112005000974T patent/DE112005000974T5/de not_active Withdrawn
- 2005-04-12 TW TW094111562A patent/TWI274998B/zh active
- 2005-04-27 CN CNB200510068123XA patent/CN100377114C/zh not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105464A (ja) * | 1996-04-08 | 1998-04-24 | Sun Microsyst Inc | マルチプロセッサ内の多数のキャッシュ用のキャッシュ・コヒーレンシ方式 |
JP2000112910A (ja) * | 1998-06-30 | 2000-04-21 | Internatl Business Mach Corp <Ibm> | 非一様メモリ・アクセス・コンピュ―タ・システム及びその操作方法 |
JP2000132531A (ja) * | 1998-10-23 | 2000-05-12 | Pfu Ltd | マルチプロセッサ |
JP2002533813A (ja) * | 1998-12-21 | 2002-10-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持 |
US6594733B1 (en) * | 2000-09-27 | 2003-07-15 | John T. Cardente | Cache based vector coherency methods and mechanisms for tracking and managing data use in a multiprocessor system |
US20020087804A1 (en) * | 2000-12-29 | 2002-07-04 | Manoj Khare | Distributed mechanism for resolving cache coherence conflicts in a multi-node computer architecture |
US20040123052A1 (en) * | 2002-12-19 | 2004-06-24 | Beers Robert H. | Non-speculative distributed conflict resolution for a cache coherency protocol |
US20040123045A1 (en) * | 2002-12-19 | 2004-06-24 | Hum Herbert H. J. | Hierarchical virtual model of a cache hierarchy in a multiprocessor system |
JP2006510119A (ja) * | 2002-12-19 | 2006-03-23 | インテル コーポレイション | マルチプロセッサ・システムにおけるキャッシュ・コヒーレンスにおいて用いるフォワード状態 |
JP4261487B2 (ja) * | 2002-12-19 | 2009-04-30 | インテル コーポレイション | キャッシュ・コヒーレンス・プロトコルに対する投機的分散競合解決 |
JP2005189928A (ja) * | 2003-12-24 | 2005-07-14 | Nec Corp | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 |
US20050198440A1 (en) * | 2004-01-20 | 2005-09-08 | Van Doren Stephen R. | System and method to facilitate ordering point migration |
JP2005293560A (ja) * | 2004-04-01 | 2005-10-20 | Microsoft Corp | 項目収束(すなわち、データ収束)を施行するための競合解決を伝播するシステムおよび方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009301552A (ja) * | 2008-06-13 | 2009-12-24 | Intel Corp | ディレクトリ型コヒーレンシー・プロトコルでの同時アクセスの最適化 |
JP2010027048A (ja) * | 2008-07-07 | 2010-02-04 | Intel Corp | 部分書込と非スヌープアクセスとの間のメモリ順序付け要件の充足 |
JP2013080512A (ja) * | 2008-07-07 | 2013-05-02 | Intel Corp | 部分読出と非スヌープアクセスとの間のメモリ順序付け要件の充足 |
Also Published As
Publication number | Publication date |
---|---|
GB0620090D0 (en) | 2006-11-22 |
US7822929B2 (en) | 2010-10-26 |
TW200608204A (en) | 2006-03-01 |
CN100377114C (zh) | 2008-03-26 |
GB2427730B (en) | 2008-10-29 |
GB2447119A (en) | 2008-09-03 |
CN1690986A (zh) | 2005-11-02 |
TWI274998B (en) | 2007-03-01 |
JP4789926B2 (ja) | 2011-10-12 |
GB0802718D0 (en) | 2008-03-26 |
US20070022252A1 (en) | 2007-01-25 |
GB2427730A (en) | 2007-01-03 |
GB2447119B (en) | 2008-12-03 |
WO2005109206A2 (en) | 2005-11-17 |
KR20070007865A (ko) | 2007-01-16 |
KR100880059B1 (ko) | 2009-01-22 |
DE112005000974T5 (de) | 2007-03-29 |
WO2005109206A3 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789926B2 (ja) | 効率的な2つのホップ・キャッシュ・コヒーレンシ・プロトコル | |
US7434006B2 (en) | Non-speculative distributed conflict resolution for a cache coherency protocol | |
JP4261487B2 (ja) | キャッシュ・コヒーレンス・プロトコルに対する投機的分散競合解決 | |
US6922756B2 (en) | Forward state for use in cache coherency in a multiprocessor system | |
US6615319B2 (en) | Distributed mechanism for resolving cache coherence conflicts in a multi-node computer architecture | |
US8205045B2 (en) | Satisfying memory ordering requirements between partial writes and non-snoop accesses | |
US8806147B2 (en) | System and method for creating ordering points | |
US7506108B2 (en) | Requester-generated forward for late conflicts in a cache coherency protocol | |
WO2006012198A1 (en) | Pushing of clean data to one or more caches corresponding to one or more processors in a system having coherency protocol | |
US20070073979A1 (en) | Snoop processing for multi-processor computing system | |
JP5986307B2 (ja) | 部分的に順序付けされたネットワーク上におけるブロードキャストキャッシュコヒーレンス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100517 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110307 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110314 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110704 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |