JP2007535035A - データ値をメモリに一時的に記憶する方法 - Google Patents

Abstract

本発明は、データ値を記憶するメモリ管理ユニット（ＭＭＵ）に関し、前記メモリ管理ユニットは、少なくとも２つの群のデータ値を一時的に記憶するメモリユニットと、データ値の第１の群を前記メモリユニットの第１領域に記憶するとともに、データ値の前記第１の群に水平及び／又は垂直方向に空間的に隣接するデータ値の第２の群を、データ値の前記第２の群の第１部分が、前記第１領域に水平及び／又は垂直方向にそれぞれ隣接する前記メモリユニットの第２領域に記憶されるように、及びそれぞれ水平及び／又は垂直方向に前記メモリユニットサイズを超える、記憶されるべきデータ値の前記第２の群の他の部分が、トーラス原理に従い前記メモリユニットの少なくとも１つの他の領域に記憶されるように、記憶することが可能であるように構成される制御器（ＣＴＲＬ）と、を備える。

Description

本発明は、データ値をメモリユニットに記憶する方法及び装置に関する。

本発明は、例えば、ビデオ復号器、３Dグラフィックアクセレレータ、ビデオゲーム機、パーソナルデジタルアシスタント、又は携帯電話などのグラフィカルオブジェクトを再生するのに適合される携帯型機器で用いられ得る。

テクスチャマッピングは、入力画像をグラフィカルオブジェクトの表面にマッピングし、前記グラフィカルオブジェクトを含む発生される出力画像の視覚的実現を増強する処理である。グラフィカルオブジェクトの表面の複雑な詳細は、ポリゴン又は他の幾何学的基本図形(primitives)を用いてモデルするのが非常に困難であり、そのようにすることは、前記オブジェクトの計算コストを大幅に増加させ得る。テクスチャマッピングは、グラフィカルオブジェクトの表面の精密な詳細を表すより効果的な方法である。テクスチャマッピング作用において、入力画像のテクスチャデータ項目は、前記オブジェクトが出力画像を生成するようにレンダリングされるようにしてグラフィカルオブジェクトの表面にマップされる。

従来型のデジタル画像において、入力及び出力画像は、通常整数座標のグリッドにおいて離散的な点に標本化される。入力画像は、それ自身の座標空間(ｕ，ｖ)を有する。入力画像の個別の要素は、「テクセル」(texel)と呼ばれる。前記テクセルは、入力座標系(ｕ，ｖ)に整数座標で位置される。同様に、出力画像は、それ自身の座標空間(ｘ，ｙ)を有する。出力画像の個別の要素は、「ピクセル」(pixel)と呼ばれる。前記ピクセルは、出力座標系(ｘ，ｙ)の整数座標に位置される。

テクスチャマッピングの処理は、従来、出力画像におけるピクセルに関する強度値を計算するように、入力画像からテクセルをフィルタするステップを含む。従来、入力画像は、逆アフィン変換Ｔ^-1を介して出力画像にリンクされる。

出力画像は、例えば、頂点の位置によって規定されるタイルとも呼ばれる複数の長方形からなる。出力画像のタイルは、頂点の位置によっても規定される入力画像における逆タイルとも呼ばれる四辺形に対応する。前記位置は、入力画像の四辺形と出力画像の長方形との間の固有のアフィン変換を規定する。出力画像を生成するために、各出力長方形は、テクセルの強度値に基づく、四辺形の各ピクセルの強度値を計算するのに走査変換される。

図１は、従来のレンダリング装置のブロック図を示す。前記レンダリング装置は、ハードウェアコプロセッサの実現化に基づく。このコプロセッサは、共有メモリシステムの一部であると仮定される。動的メモリアクセスユニットＤＭＡは、コプロセッサを外部メモリ(図示せず)とインターフェイスする。制御器ＣＲＴＬは、内部処理スケジューリングを制御する。入力メモリＩＭは、入力画像の一部のローカルコピーを含む。初期化ユニットＩＮＩＴは、動的メモリアクセスユニットＤＭＡを介して、幾何学的パラメータ、すなわち異なるタイルの頂点にアクセスする。初期化ユニットＩＮＩＴは、前記幾何学的パラメータから、走査変換処理に関するアフィン係数を計算する。これらのアフィン係数は、その後、逆タイルを走査変換するステップを担当するレンダリングユニットＲＥＮによって処理される。走査変換処理の結果は、ローカル出力メモリＯＭに記憶される。

更に、コプロセッサは、アドレスメモリブロックＡＭ，初期化メモリＩｎｉｔＭ、及びローディング領域決定ブロックＬＡＤを備える。入力メモリＩＭを満たすために、ローディング領域決定ブロックＬＡＤは、アドレスメモリブロックＡＭによって処理されるグローバルメモリアドレスに記憶及び変換されるテクスチャアドレスを計算する。これは、更なる処理に関する必要性に合致する関連領域を外部メモリからロードするのを可能にする。

しかし、斯様なコプロセッサは、タイルに基づきレンダリングを実行する。１つのタイルから次のタイルにレンダリングすると、幾何学的変換に関して必要とされるテクスチャの連続性は、タイル走査順序に依存してグローバルに保証される。しかし、アドレスメモリブロックＡＭによって決定される関連テクスチャ領域は、メモリ配列の制約及びフィルタフットプリントにより拡張される。事実として、アドレスメモリブロックＡＭによって決定される領域の全体は、入力メモリＩＭにロードされる。このことは、メモリアクセス及び電力消費の両方の観点から効率的でない。

本発明の目的は、メモリ帯域幅の点で及び電力消費の点での両方においてより効率的である、データ値をメモリユニットに記憶する方法を提案することである。

この目的を果たすために、本発明に従う方法は、前記メモリユニットが、少なくとも２つの群のデータ値を一時的に記憶するように適合されることと、当該方法が、
−データ値の第１の群を前記メモリユニットの第１領域に記憶するステップと、
−データ値の前記第１の群に水平及び／又は垂直方向に空間的に隣接するデータ値の第２の群を、データ値の前記第２の群の第１部分が、前記第１領域に水平及び／又は垂直方向にそれぞれ隣接する前記メモリユニットの第２領域に記憶されるように、及びそれぞれ水平及び／又は垂直方向に前記メモリユニットサイズを超える、記憶されるべきデータ値の前記第２の群の他の部分が、トーラス原理(torus principle)に従い前記メモリユニットの少なくとも１つの他の領域に記憶されるように、記憶するステップと、を有することを特徴とする。

以下の更に詳細に説明されるように、データ値の前記第１の群に空間的に隣接するデータ値の第２の群のみが外部メモリから前記メモリユニットにロードされるので、連続するタイル間の共有領域は、外部メモリから再アクセスされない。更に、該メモリユニットが少なくともデータ値の２つの群を一時的に記憶するように適合されるので、データを該メモリユニットで読み出しをする及び書き込みをする場合に、何のデータの衝突も発生しない。更に、データ値の及びメモリ物理アドレスの連続性が、トーラス原理に従う記憶のおかげでメモリユニットの水平及び垂直サイズのモジュロであることを保障される。したがって、データ値を記憶する前記方法は、外部メモリからロードされるデータ値の量が低減されているので、メモリ帯域幅の点で及び電力消費の点での両方において従来技術の方法より効率的である。

本発明の第１の実施例によると、該メモリユニットは、少なくともデータ値の４つの群を一時的に記憶するように適合され、データ値の前記第２の群の他の部分が、前記メモリユニットの下部左領域に記憶される第２部分、前記メモリユニットの上部右領域に記憶される第３部分、及び前記メモリユニットの上部左領域に記憶される第４部分を有する。

本発明の別の実施例によると、前記メモリユニットが等しいサイズの２つのサブパートに分割され、該方法が、更に、
−前記メモリユニットのどのサブパートにデータ値の前記第２の部分が記憶されるかを示すために、現在の時間周期において書き込みメモリを更新するステップと、
−前記現在の時間周期の終了において前記書き込みメモリのコンテンツを読み出し専用メモリに複製するステップと、
を有する。

本発明は、斯様な方法を実施するメモリ管理ユニットにも関し、該メモリ管理ユニットは、
−少なくとも２つの群のデータ値を一時的に記憶するメモリユニットと、
−データ値の第１の群を前記メモリユニットの第１領域に記憶するとともに、データ値の前記第１の群に水平及び／又は垂直方向に空間的に隣接するデータ値の第２の群を、データ値の前記第２の群の第１部分が、前記第１領域に水平及び／又は垂直方向にそれぞれ隣接する前記メモリユニットの第２領域に記憶されるように、及びそれぞれ水平及び／又は垂直方向に前記メモリユニットサイズを超える、記憶されるべきデータ値の前記第２の群の他の部分が、トーラス原理に従い前記メモリユニットの少なくとも１つの他の領域に記憶されるように、記憶することが可能であるように構成される制御器と、
を備える。

有益には、該メモリ管理ユニットは、等しいサイズの２つのサブパートに分割され、前記メモリ管理ユニットが、更に、前記メモリユニットのどのサブパートにデータ値の前記第２の部分が記憶されるかを示すために、現在の時間周期において更新される書き込みメモリと、前記書き込みメモリのコンテンツが前記現在の時間周期の終了において複製される読み出し専用メモリであって、データ値が前記読み出し専用メモリの該コンテンツに基づき前記メモリユニットから読み出される読み出し専用メモリと、を備える。

本発明は、前記メモリ管理ユニットを備える携帯型機器にも関する。

本発明は、更に、データ値をメモリに一時的に記憶する前記方法を実施するプログラム命令を含む計算機プログラムに関する。

本発明のこれら及び他の態様は、以下に記載される実施例から明らかであり、これら実施例を参照にして説明される。

本発明は、添付の図面を参照にして、例として、更に詳細に以下に示される。

本発明は、データを一時的に記憶する方法及び装置に関する。以下の記載はテクスチャマッピングの例に基づくものの、本発明は、より全般的に、ローカルメモリリフレッシュの仕組みを必要とするシステムに関する。
図２は、テクスチャマッピングの従来型の方法を例証する。

出力画像は、再構築されるべき第１タイルＢ（ｔ）を有する。第１逆タイルＢＢ（ｔ）は、第１逆アフィン変換Ｔ１^−１を介して第１タイルＢ（ｔ）と関連付けられる。第１バウンディングボックス(bounding box)ＢＢ（ｔ）に対応するテクセルは、第１タイルを再構築するために、外部メモリからローカルメモリにロードされる。前記第１バウンディングボックスＢＢ（ｔ）は、幅Ｗ１及び高さＨ１を備え、第１タイルＢ（ｔ）を含む最小の長方形に対応する。

出力画像は、再構築されるべき第２タイルＢ（ｔ＋１）を有し、前記第２タイルは、前記第１タイルに隣接する。同様に、第２逆タイルＢＢ（ｔ＋１）は、第２逆アフィン変換Ｔ２^−１を介して第２タイルＢ（ｔ＋１）と関連付けられる。同様に、第２バウンディングボックスＢＢ（ｔ＋１）に対応するテクセルは、第２タイルを再構築するために、外部メモリからローカルメモリにロードされる。前記第バウンディングボックスＢＢ（ｔ＋１）は、幅Ｗ２及び高さＨ２を備え、第２タイルＢ（ｔ＋１）を含む最小の長方形に対応する。

第１バウンディングボックスＢＢ（ｔ）及び第２バウンディングボックスＢＢ（ｔ＋１）は、共通の領域ＣＡを共有することは、図２から明確に確認され得る。前記共通領域ＣＡは、座標（ｕｒ［ｉ］,ｖｒ［ｉ］）を有する第１バウンディングボックスＢＢ（ｔ）の上部左の角の、座標（ｕｒ［ｉ＋１］,ｖｒ［ｉ＋１］）を有する第２バウンディングボックスＢＢ（ｔ＋１）の上部左の角へのシフト（ｄｘ、ｄｙ）から導出され得る。外部メモリから個別に及び連続的にバウンディングボックスＢＢ（ｔ）及びＢＢ（ｔ＋１）のコンテンツをロードする代わりに、本発明は、共通領域を抜かした第２バウンディングボックス領域に対応する追加領域ＬＳ（ｔ＋１）であって、通常Ｌ字形状である追加領域のみをロードすることを提案する。

本発明に従うマッピング方法は、逆アフィン変換のアフィン係数が計算されると、タイルの出力点に関して、逆アフィン変換を用いて対応する逆タイルにおける入力変換点を決定するように適合される。逆タイルに属する入力変換点は、通常、整数座標を有するテクセルグリッドに位置されていない。この場合、前記入力変換点に対応するフィルタ処理済強度値は、前記入力変換点を囲む逆タイルのテクスチャの一群をフィルタリングするステップに従い導出される。フィルタリングするステップは、例えば、バイリニア補間を実施するバイリニアフィルタの使用に基づく。

図３は、本発明に従うメモリ管理ユニットのブロック図を示す。前記メモリ管理ユニットＭＭＵは、ローカル入力メモリＩＭをカプセル化する。前記メモリ管理ユニットは、外部メモリを動的メモリアクセスユニットＤＭＡ、及びローカルメモリデータにアクセスを必要とする更なる処理ブロックを介してインターフェイスする。

前記メモリ管理ユニットＭＭＵは、第１バウンディングボックスに対応する先行するものから、第２バウンディングボックスに対応する、外部メモリ領域のシフト（ｄｘ、ｄｙ）を計算するとともに、その後図２に規定されるＬ字形状領域を決定するメモリ制御器ＣＴＲＬを備える。前記Ｌ字形状領域は、その場合、外部メモリからローカル入力メモリＩＭにロードされる。この制御器ＣＴＲＬは、内部物理空間座標系を維持し、この内部物理空間系、外部メモリ空間系、及び他の処理ブロックによって用いられる内部論理空間系との間の変換を実行する。

ローディング領域決定ブロックＬＡＤは、入力メモリＩＭを満たすために、ＦＩＦＯ（先入れ先出しに関する）種類のアドレスメモリブロックに記憶されるテクスチャアドレスを計算する。本発明の実施例によると、前記ＦＩＦＯメモリは、３つの部分に分割される所与の時間で確認され得、第１部分（＠ｔ＋２）は、周期ｔ＋２においてレンダリングされるべきテクスチャアドレスを含み、第２部分（Ｗ＠ｔ＋１）は、時間周期ｔ＋１において読み出され処理されるように、時間周期ｔにおいて入力メモリに書き込まれるべきテクスチャアドレスを含み、第３部分（Ｒ＠ｔ）は、時間周期ｔにおいて読み出され及び処理されるべきテクスチャアドレスを含む。
上述のように、制御器ＣＴＲＬは、初めに、外部メモリからローカル入力メモリＩＭにロードされるべきＬ字形状領域ＬＳ（ｔ＋１）を決定するために、１つのバウンディングボックスから次のものへの領域シフト（ｄｘ、ｄｙ）を決定する。長方形領域を考慮すると、このシフトは、内部論理空間系の新しい基点を表す長方形の上部左の角（ｕｒ［ｉ＋１］,ｖｒ［ｉ＋１］）によって決定される。図２に示されるように、前記Ｌ字形状領域は、部分的Ｗｐ並びに２つの部分的高さＨｐ及びＨｐ‘によって規定され、このことは、Ｗｐテクセル値（図２の例では３）は、第１Ｈｐライン（われわれの例において４）に関して外部メモリからロードされる必要があり、Ｗ２テクセル値（我々の例において７）は、Ｈｐ’の後続のライン（我々の例において２）に関する外部メモリからロードされる必要があることを意味する。

新しい論理的基点と内部物理座標との間の対応は、領域シフトを用いて実行される。以下に更に詳細に示されるように、内部物理空間系は、アドレスがローカル入力メモリＩＭの境界に達する場合に自動的に包まれる(wrapped)トーラスとして見られ得る。前記ローカル入力メモリＩＭのサイズは、Ｌ字形状領域ＬＳ（ｔ＋１）のデータ値が、時間周期ｔにおいてバウンディングボックスＢＢ（ｔ）のデータ値を上書きしないように選択される。したがって、メモリ管理ユニットは、何のデータ衝突も発生しないことと、データ値の及びメモリ物理アドレスの連続性がローカル入力メモリＩＭの水平及び垂直サイズのモジュロであることが保障されることを保障する。

上述のように、Ｌ字形状領域ＬＳ（ｔ＋１）が外部メモリからローカル入力メモリにロードされる一方で、ローカル入力メモリＩＭに記憶される先行する領域ＢＢ（ｔ）は、周知のパイプライン処理に従うレンダリングの目的のためにアクセスされる。この目的のために、ローカル入力メモリＩＭは、ダブルポートメモリである。

本発明の実施例に従うと、いかなるバウンディングボックスも記憶するのに必要であるメモリの４倍大きいローカル入力メモリが用いられ、これにより、図４に例証されるように、何のデータの衝突も発生しない。例えば、タイルが１６×１６ピクセルの平方である場合、逆タイルに対応するバウンディングボックスは、アフィン変換を用いると、（１６√２より高い初めの整数である）２３×２３ピクセルよりも大きくならない。各ピクセルが４つのコンポーネント（輝度Ｙ、色度Ｕ及びＶ、透明度α）を有し、各コンポーネントが８ビットを有する場合、いかなるバウンディングボックスも記憶するのに必要とされるメモリの最小サイズは、したがって、３２ビットの２３×２３ワードに等しくなり、ローカル入力メモリのサイズは、３２ビットの４６×４６ワードのに等しくなる。前記サイズは、ズームアウト機能がレンダリングに関して用いられる場合、２倍にされ得ることを注意されるべきである。

図４は、いかなるバウンディングボックスも記憶するのに必要であるメモリよりも４倍大きいローカル入力メモリが用いてデータを記憶する方法を例証し、点線は、前記ローカル入力メモリの、４つの等しいサイズのサブパートＡ１からＡ４への仮想的な分割を示す。

時間周期ｔ−１において、第１バウンディングボックスＢＢ（ｔ）が、ローカル入力メモリＩＭに記憶される。

時間周期ｔにおいて、第１Ｌ字形状領域ＬＳ（ｔ＋１）が、ローカル入力メモリＩＭにロードされ、前記第１Ｌ字形状領域は、前記メモリに一致する。この時間周期ｔにおいて、第１バウンディングボックスＢＢ（ｔ）のコンテンツは、レンダリングの目的のためにアクセスされる。

時間周期ｔ＋１において、第２Ｌ字形状領域ＬＳ（ｔ＋２）は、ローカルメモリＩＭにロードされ、前記第２Ｌ字形状領域は、なお、ローカル入力メモリに一致する。この時間周期ｔ＋１において、第１Ｌ字形状領域ＬＳ（ｔ＋１）を含む第２バウンディングボックスＢＢ（ｔ＋１）と、第１バウンディングボックスＢＢ（ｔ）及び前記第２バウンディングボックスＢＢ（ｔ＋１）に共通である領域と、のコンテンツは、レンダリングの目的のためにアクセスされる。

時間周期ｔ＋２において、第３Ｌ字形状領域ＬＳ（ｔ＋３）は、ローカル入力メモリＩＭにロードされ、前記第３Ｌ字形状領域の第１部分Ｐ１のみが、前記ローカル入力メモリの第４領域Ａ４に一致する。第３Ｌ字形状領域のほかの部分は、以下のトーラス原理に従いローカル入力メモリに記憶される。第３Ｌ字形状領域の第２部分Ｐ２は、第３領域Ａ３の下部左角に記憶される。第３Ｌ字形状の第３部分Ｐ３は、第２領域Ａ２の上部右角に記憶される。最終的に、第３Ｌ字形状領域の第４部分Ｐ４は、第１領域Ａ４の上部左角に記憶される。この記憶処理は、画像、又は画像の完全なシーケンスが処理されるまで反復される。この時間周期ｔ＋２において、第３バウンディングボックスＢＢ（ｔ＋２）のコンテンツは、レンダリングの目的のためにアクセスされる。

メモリサイズの増加は、２つのバイナリメモリと組み合わせられるダブルバッファメモリを用いて、いかなるバウンディングボックスも記憶するのに必要なメモリのサイズの２倍に制限され得る。図３は、本発明に従いデータを記憶する方法のこの他の実施例を例証する。

ダブルバッファメモリＩＭを読む場合に、読み出し専用メモリＲＯは、ダブルバッファメモリのどの部分においてデータが利用可能であるかを示す。時間周期ｔにおいてＬ字形状領域ＬＳ（ｔ＋１）を外部メモリからダブルバッファメモリに書き込む場合、書き込みメモリＷは、ダブルバッファメモリＩＭのどの部分において書き込みが実行されるかを示すように更新される。時間周期ｔの終了において、書き込みメモリＷのコンテンツは、時間周期ｔ＋１においてバウンディングボックスＢＢ（ｔ＋１）を読み出すのに用いられるために、読み出し専用メモリＲＯに複製される。これらのメモリＲＯ及びＷは、メモリスロットごとに単一ビットのみである。

図５は、本発明に従いデータを記憶する方法のこの他の実施例を更に詳細に例証する。点線は、ダブルバッファメモリＩＭの、２つの等しいサイズのサブパートＩＭ（Ｒ）及びＩＭ（Ｌ）への仮想的な分割を示す。

時間周期ｔ−１において、第１バウンディングボックスＢＢ（ｔ）のコンテンツは、外部メモリから動的メモリアクセスユニットＤＭＡを介してダブルバッファメモリＩＭの左部分ＩＭ（Ｌ）にロードされている。書き込みメモリＷの値は、第１バウンディングボックスのデータが動的メモリアクセスユニットＤＭＡを介してダブルバッファメモリにロードされている場合、１（白色部分）に設定されている。図５Ａに示されるように、前記第１バウンディングボックスは、前記左部分ＩＭ（Ｌ）に一致する。書き込み処理の終了において、書き込みメモリＷのコンテンツは、次の処理ステップのために読み出し専用メモリに複製される。

時間周期ｔにおいて、第１バウンディングボックスＢＢ（ｔ）のコンテンツは、読み出し専用メモリＲＯに記憶されるバイナリ値に基づきダブルバッファメモリＩＭから読み出される。図５Ｂに示されるように、読み出し専用メモリＲＯの出力が１（白色部分）に等しい場合、データは、ダブルバッファメモリＩＭの左部分ＩＭ（Ｌ）から読み出され、読み出し専用メモリＲＯの出力が０（黒色部分）に等しい場合、データは、ダブルバッファメモリＩＭの右部分ＩＭ（Ｒ）から読み出される。

前記時間周期ｔにおいて、Ｌ字形状領域ＬＳ（ｔ＋１）のコンテンツは、外部メモリから動的メモリアクセスユニットＤＭＡを介してダブルバッファメモリＩＭにロードされる。データ項目がダブルバッファメモリＩＭに書き込む必要がある度に、書き込みメモリＷの対応するビットは、前記データ項目を適切なメモリ部分に書き込むことを保障するために逆にされる（１から０又は０から１）。図５Ｂの例において、書き込みメモリＷの値は、データ項目が外部メモリからダブルバッファメモリの左部分ＩＭ（Ｌ）にロードされる場合に、１（白色部分）に設定され、書き込みメモリＷの値は、データ項目が外部メモリからダブルバッファメモリの右部分ＩＭ（Ｒ）にロードされる場合に、０（黒色部分）に設定される。結果として、データは、以下のように、トーラス原理に従いダブルバッファメモリに記憶される。
−バウンディングボックスＢＢ（ｔ）によって占拠されないメモリスロットが存在する場合、データは、左部分ＩＭ（Ｌ）に記憶される（図５Ｂ：ＬＳ０、ＬＳ２、ＬＳ３及びＬＳ５を参照）。
−対応する領域が第１バウンディングボックスＢＢ（ｔ）で満たされているので前記左部分ＩＭ（Ｌ）に利用可能な場所がない場合、データは、前記位置が利用可能であった場合にこれらが左部分ＩＭ（Ｌ）に記憶されていたであろう同じ位置においてダブルバッファメモリの右部分ＩＭ（Ｒ）に記憶される（図５Ｂ：ＬＳ１、ＬＳ４及びＬＳ６を参照）。
書き込み処理の終了において、書き込みメモリＷのコンテンツは、次の処理ステップのために読み出し専用メモリＲＯに複製される。

該処理は、画像、又は画像の完全なシーケンスが処理されるまで反復される。

本発明のいくつかの実施例が、例証のみのために上述されており、添付される請求項によって規定される本発明の範囲から逸脱することなく説明される実施例に修正及び変更を行い得ることは、当業者にとって明らかである。更に、請求項において、括弧書きの中のいかなる参照符号も、請求項を制限するように解釈されるべきではない。「有する」なる用語は、請求項に記載される以外の要素又はステップの存在を排除しない。単数形の用語は、複数形を排除しない。本発明は、いくつかの個別の構成要素を有するハードウェアを用いて、及び適切にプログラムされた計算機を用いて実施され得る。いくつかの手段を列挙している装置請求項において、これらの手段のいくつかは１つの同じハードウェアの項目によって、実施化することが可能である。特定の手段が、相互に異なる従属請求項において引用されているという単なる事実は、これらの手段の組み合わせが有利になるように使用されていることができないと示すものではない。

図１は、従来型のレンダリング装置のブロック図を示す。 図２は、テクスチャマッピングの従来型の方法を例証する。 図３は、本発明に従うメモリ管理ユニットのブロック図を示す。 図４は、本発明に従うデータを記憶する方法の実施例を例証する。 図５ａは、本発明に従うデータを記憶する方法の別の実施例を例証する。 図５ｂは、本発明に従うデータを記憶する方法の別の実施例を例証する。

Claims (7)

1. 少なくとも２つの群のデータ値を一時的に記憶するメモリユニットにデータ値を記憶する方法であって、当該方法が、
   −データ値の第１の群を前記メモリユニットの第１領域に記憶するステップと、
   −データ値の前記第１の群に水平及び／又は垂直方向に空間的に隣接するデータ値の第２の群を、データ値の前記第２の群の第１部分が、前記第１領域に水平及び／又は垂直方向にそれぞれ隣接する前記メモリユニットの第２領域に記憶されるように、及びそれぞれ水平及び／又は垂直方向に前記メモリユニットサイズを超える、記憶されるべきデータ値の前記第２の群の他の部分が、トーラス原理に従い前記メモリユニットの少なくとも１つの他の領域に記憶されるように、記憶するステップと、
   を有する方法。
2. 前記メモリユニットが少なくともデータ値の４つの群を一時的に記憶し、データ値の前記第２の群の他の部分が、前記メモリユニットの下部左領域に記憶される第２部分、前記メモリユニットの上部右領域に記憶される第３部分、及び前記メモリユニットの上部左領域に記憶される第４部分を有する、請求項１に記載の方法。
3. 前記メモリユニットが等しいサイズの２つのサブパートに分割され、前記方法が、更に、
   −前記メモリユニットのどのサブパートにデータ値の前記第２の部分が記憶されるかを示すために、現在の時間周期において書き込みメモリを更新するステップと、
   −前記現在の時間周期の終了において前記書き込みメモリのコンテンツを読み出し専用メモリに複製するステップと、
   を有する、請求項１に記載の方法。
4. データ値を記憶するメモリ管理ユニットであって、
   −少なくとも２つの群のデータ値を一時的に記憶するメモリユニットと、
   −データ値の第１の群を前記メモリユニットの第１領域に記憶するとともに、データ値の前記第１の群に水平及び／又は垂直方向に空間的に隣接するデータ値の第２の群を、データ値の前記第２の群の第１部分が、前記第１領域に水平及び／又は垂直方向にそれぞれ隣接する前記メモリユニットの第２領域に記憶されるように、及びそれぞれ水平及び／又は垂直方向に前記メモリユニットサイズを超える、記憶されるべきデータ値の前記第２の群の他の部分が、トーラス原理に従い前記メモリユニットの少なくとも１つの他の領域に記憶されるように、記憶することが可能であるように構成される制御器と、
   を備えるメモリ管理ユニット。
5. 前記メモリユニットが等しいサイズの２つのサブパートに分割され、前記メモリ管理ユニットが、更に、
   −前記メモリユニットのどのサブパートにデータ値の前記第２の部分が記憶されるかを示すために、現在の時間周期において更新される書き込みメモリと、
   −前記書き込みメモリのコンテンツが前記現在の時間周期の終了において複製される読み出し専用メモリであって、データ値が前記読み出し専用メモリの該コンテンツに基づき前記メモリユニットから読み出される読み出し専用メモリと、
   を備える、請求項４に記載のメモリ管理ユニット。
6. 請求項４に記載のメモリ管理ユニットを備える携帯型機器。
7. 処理器によって実行される場合に、請求項１に記載の方法を実施するプログラム命令を含む計算機プログラム。

Images