JP2007527186A - Ｉ／ｑアナログ／デジタル変換器を有する統合テレビ受信機 - Google Patents

Abstract

集積回路上のＩ／Ｑアナログ／デジタル変換器を有する統合テレビ受信機。テレビ受信機は、典型的には一つ以上のオフチップのインダクタのような一つ以上のフィルタ要素とほとんど完全に統合される。発明されたシングルコンバージョン及びダブルコンバージョンが開示される。シングルコンバージョン型において、ベースバンドへのコンバージョンが開示される。ダブルコンバージョンにおいて、先ず高ＩＦ周波数へのアップコンバージョン、次いでベースバンドへのコンバージョンが開示される。種々の他の特徴が開示される。
【選択図】図１

Description

本発明はアナログ及びデジタルテレビジョン受信機とブロードバンドデータ受信機の分野に関する。

テレビ受信機の現状技術は平衡ＩＦ出力を有するシングルコンバージョン又はデュアルコンバージョン方式であり、少なくとも一つのＩＦ（中間周波数）ＳＡＷ（弾性表面波）フィルタを必要とし、及び典型的には復調器集積回路内にあるアナログ復調器又は外部アナログ／デジタル変換器（ＡＤＣ）を駆動するための後続の利得段を必要とする。

図１に言及すれば、二つの受信機入力、即ちケーブル入力とアンテナ入力とを有する受信機のブロックダイアグラムが示されている。アンテナ入力はＶＨＦ入力ピンとＵＨＦ入力ピンの両方を有する。三つの入力の一つはバンドパスフィルタリングされ、増幅され、アップコンバータ・ミキサ２０に送られる。ミキサ２０やＩ／Ｑダウンシフト・ミキサ２２、２４は、外部制御されるデュアルシンセサイザにより制御されるローカル発振器Ｌ０１、Ｌ０２からの周波数基準を使用する。ローカル発振器Ｌ０２は一般的にＨＩ−ＩＦフィルタの出力をベースバンドにダウンシフトするために一定の周波数で動作し、一方、ローカル発振器Ｌ０１はチャンネル選択に従って変化し、ミキサ２０が所望のチャンネルをＨＩ−ＩＦフィルタのバンドパス周波数にアップシフトする。

ミキサ２０からは、変換された信号が高ＩＦフィルタによりフィルタリングされる。このフィルタは、集積及び／又は外部インダクタとスイッチドキャパシタアレーフィルタを使用する単純なバンドパスフィルタである。

集積され及び／又は外部インダクタとオンチップ・スイッチドキャパシタアレーフィルタを使用する高ＩＦフィルタの例は図２ａで分かるであろう。フィルタ用のインダクタは、集積回路が装着されるプリント配線基板上のマイクロストリップのプリントインダクタでもよい。フィルタに対する調整はキャパシタスイッチングを経由してもよく、三つのキャパシタスイッチングが図２ｂに例示されるが、所望ならもっと設けられてもよい。スイッチドキャパシタ自身と外部インダクタに対する製作許容誤差が妥当である限り、所望の周波数応答に対して回路を調整するために、スイッチは典型的にはテレビ受信機全体が組み立てられた時にシリアルインターフェースを介して制御されてもよい。典型的なフィルタ応答は図７に図解され、この場合、所望の周波数（Ｍ１）はほとんど減衰せずに通過し、画像周波数（Ｍ２）は大きく減衰する。

ＨＩ−ＩＦフィルタの出力は増幅され、次いでＩ／Ｑミキサ２２、２４によりベースバンドにダウンコンバートされる。ミキサの後にはＩ／Ｑチャンネルのそれぞれに対する増幅器と、さらに隣接するチャンネルを減衰させてエイリアシング防止フィルタの役目を果たす低オーダローパスフィルタが続く。次に各チャンネルにＶＧＡ（可変利得増幅器）があり、これはそのチャンネルに対するアナログ／デジタル変換器を駆動し、シングルビット又はマルチビット・シグマ−デルタデータＡＤＣ又は変調器でも、トラックアンドホールド・パイプラインＡＤＣでもよい。ＡＤＣの出力はビットストリームである。シグマ−デルタＡＤＣに対して、ビットストリームは、オフチップのデジタル復調器と通信するＬＶＤＳ回路により平衡低電圧差分信号に変換される。

図３に示される回路は図１のものと似ているが、アナログ／デジタル変換器は並列出力を有するタイプである。復調器へのデータ転送に対して示されるように、ずっと低いデータレートを有するパイプラインＡＤＣは一緒に多重化される二つのビットストリームを持つことができる。これは受信機と復調器集積回路に対するＩ／Ｏピンの数を減らす。

あるいは、モノリシックな高Ｑインダクタとスイッチドキャパシタアレーから成る統合されたトラッキングフィルタを組み込むことにより、シングル（ダイレクト）コンバージョン方式を使用することができる（図４、５）。ＶＨＦ及びＵＨＦテレビバンド全体をカバーするためにいくつかのトラッキングフィルタ３６がサブバンド構成で使用される。各フィルタは限定された周波数範囲にわたり調整可能であり、所望の周波数の何か一つに対して一つのフィルタがその回路に切り換えられ、要求通りに調整される。図４、５に示される回路はそれぞれパイプラインとシグマ−デルタＡＤＣ構造の両方を組み込んだそのようなダイレクトコンバージョン受信機を示す。

こうして、本発明はＩＦ・ＳＡＷフィルタの必要性を排除するゼロＩＦを導入し、また受信機集積回路上にＩ／ＱチャンネルＡＤＣを組み込む。その結果は、復調器ＩＣ内のＡＤＣの必要性を排除し、絶えずより小さいＣＭＯＳデバイス寸法とより低い供給電圧への連続的移行を簡略化する「ＲＦからビットに至る」ソリューションである。ＩＦ・ＳＡＷフィルタとＩＦ・ＶＧＡ段も排除されて基板レベルの設計をさらに簡略化する。

さらに、オンチップ・フィルタを形成するためにインダクタ、キャパシタ、スイッチドキャパシタアレーを用いて、あるいは外部プリントインダクタが一緒に高ＩＦフィルタを形成するオンチップ・スイッチドキャパシタアレーと共に使用されるｆｃＬＧＡ（フリップチップ・ランドグリッドアレー）を用いて高ＩＦフィルタも統合される。

本発明はさらなる信号処理がデジタル復調器内で生じるように拡張されてもよく、これは単純にはＤＳＰ（デジタル信号処理装置）でもよい。このさらなる信号処理装置はＲＦ受信機とアナログ／デジタル変換器の具体的な実装により定められる。これは、クロック回復、受信機出力ビットストリームの間引き、出力ビットビームの適応等化、ディジタルドメインにおける追加の干渉フィルタリングを含むが、これらには限定されない。例として、図６は受信機集積回路３０、ブロック３２内の更なる信号処理装置、復調を模式的に図解する。信号が受信され、ブロック３２、３４内の機能の全てがディジタルドメインにあるので、両ブロック３２、３４の機能は、ＤＳＰチップ上のあるいは受信機チップとＤＳＰの間の別個のチップとしたアナログ／デジタルインターフェースを必要とせずにデジタル信号処理装置において実行される。こうして、受信機はアナログ及び／又はデジタルテレビ用、及び／またはデータ用のマルチモード受信機として使用できる。

本願では、本発明のある一定の好ましい実施形態が開示及び記述されたが、発明の精神と範囲を逸脱することなく形式と詳細における種々の変更を成し得ることは当業者には言うまでもない。同様に、本発明の種々の態様は全ての特徴又は種々の特徴の部分的組合せを組み入れることにより有利に実行されてもよい。

本発明の一つの実施形態によるテレビ受信機のブロックダイアグラムである。 集積及び／又は外部インダクタ及びスイッチドキャパシタアレーフィルタを用いる高ＩＦフィルタ（ａ）とスイッチングを例示する回路（ｂ）である。 図１のものと類似のテレビ受信機のブロックダイアグラムであるが、並列出力を有するパイプラインタイプのアナログ／デジタル変換器を有する。 本発明のシングルコンバージョン実施形態を図解する。 本発明のシングルコンバージョン実施形態を図解する。 復調器において行われるさらなる信号処理を図解する。 フィルタに対する典型的な周波数応答を図解するグラフである。

符号の説明

２０ アップコンバータ・ミキサ、２２ ダウンシフト・ミキサ、２４ ダウンシフト・ミキサ、３０ 集積回路、３２ ブロック、３４ ブロック、３６ トラッキングフィルタ

Claims (22)

1. 受信したＲＦテレビ信号を高中間周波数信号に変換するアップコンバータと、前記高中間周波数信号をベースバンドのＩ／Ｑ信号に変換するダウンコンバータと、前記集積回路から出力するデジタル信号に変換するためにＩ／Ｑ信号のそれぞれに連結されたアナログ／デジタル変換器とを有する集積回路を備えるテレビ受信機。
2. 各アナログ／デジタル変換器がシグマ−デルタ変調器であることを特徴とする請求項１に記載の受信機。
3. 各アナログ／デジタル変換器がシングルビット・シグマ−デルタ変調器であることを特徴とする請求項１に記載の受信機。
4. 各アナログ／デジタル変換器がマルチビット・シグマ−デルタ変調器であることを特徴とする請求項１に記載の受信機。
5. 各アナログ／デジタル変換器がトラックアンドホールド・パイプライン・アナログ／デジタル変換器であることを特徴とする請求項１に記載の受信機。
6. 前記集積回路から出力するために前記トラックアンドホールド・パイプライン・アナログ／デジタル変換器の出力を多重化するように連結された多重化装置をさらに備える請求項５に記載の受信機。
7. 前記ベースバンド信号内の隣接チャンネル周波数を抑制するローパスフィルタをさらに備える請求項１に記載の受信機。
8. 受信したＲＦテレビ信号をベースバンドのＩ／Ｑ信号に変換するダウンコンバータと、前記集積回路から出力するためにデジタル信号に変換するようにＩ／Ｑ信号のそれぞれに連結されたアナログ／デジタル変換器とを有する集積回路を備えるテレビ受信機。
9. 前記アナログ／デジタル変換器がシグマ−デルタ変調器であることを特徴とする請求項８に記載の受信機。
10. 前記アナログ／デジタル変換器がシングルビット・シグマ−デルタ変調器であることを特徴とする請求項８に記載の受信機。
11. 前記アナログ／デジタル変換器がマルチビット・シグマ−デルタ変調器であることを特徴とする請求項８に記載の受信機。
12. 前記アナログ／デジタル変換器がトラックアンドホールド・パイプライン・アナログ／デジタル変換器であることを特徴とする請求項８に記載の受信機。
13. 前記集積回路から出力するために前記トラックアンドホールド・パイプライン・アナログ／デジタル変換器の出力を多重化するように連結された多重化装置をさらに備える請求項１２に記載の受信機。
14. 受信したＲＦテレビ信号を高中間周波数信号に変換するアップコンバータと、前記高中間周波数信号をベースバンドのＩ／Ｑ信号に変換するダウンコンバータと、それぞれ前記アップコンバータと前記ダウンコンバータに連結された第１及び第２のローカル発振器とを有する集積回路を備えるテレビ受信機。
15. 前記アップコンバータと前記ダウンコンバータの間にスイッチドキャパシタフィルタをさらに備え、前記スイッチドキャパシタフィルタが前記スイッチドキャパシタフィルタに連結された少なくとも一つのインダクタを有する、請求項１４に記載の受信機。
16. 前記スイッチドキャパシタフィルタのためのスイッチドキャパシタアレーを含む前記集積回路が一つのチップ上にあり、少なくとも一つのインダクタが前記チップの外部にプリントされ、前記チップとインダクタが共にランドグリッドアレー・プリント配線基板に実装されることを特徴とする請求項１５に記載の受信機。
17. 受信したＲＦテレビ信号を高中間周波数信号に変換するアップコンバータと、所望のチャンネルを通過させ、前記高中間周波数信号内の他のチャンネルを抑制するためにバンドパスフィルタの一部として使用する前記集積回路上にあるスイッチドキャパシタと、前記フィルタリングされた高中間周波数信号をベースバンドのＩ／Ｑ信号に変換するダウンコンバータと、前記集積回路から出力するために前記Ｉ／Ｑ信号をデジタル信号に変換するように連結されたアナログ／デジタル変換器とを有する集積回路と、
    前記バンドパスフィルタを形成するように前記スイッチドキャパシタアレーにより動作し、前記集積回路が装着されたプリント配線基板上の一つ以上のプリントインダクタと
    を備えるテレビ受信機。
18. 前記スイッチドキャパシタアレーが前記バンドパスフィルタを調整するために前記集積回路上のインターフェースを介して制御可能であることを特徴とする請求項１７に記載の受信機。
19. 一つ以上のフィルタ要素に連結されかつそれにより機能する集積回路であって、前記フィルタ要素が前記集積回路の一部ではなく、ＲＦテレビ信号を受信するように連結され、チャンネルを選択しかつ前記チャンネルをＩ／Ｑ成分にダウンシフトしかつ前記Ｉ／Ｑ成分をＩ／Ｑデジタル出力信号に変換するように制御入力に応答する集積回路と、
    受信機出力ビットストリームの間引き、出力ビットストリームの適応等化、ディジタルドメインにおける付加的干渉フィルタリングの動作の一つ以上を実行して前記Ｉ／Ｑデジタル信号を復調するようにプログラムされており、前記Ｉ／Ｑデジタル出力信号を受信するように連結されたデジタル信号処理装置と
    を備えるテレビ受信機。
20. 前記集積回路の一部ではない前記一つ以上のフィルタ要素がインダクタを備えることを特徴とする請求項１９に記載の受信機。
21. 前記選択されたチャンネルがベースバンド周波数のＩ／Ｑ成分にダウンシフトされることを特徴とする請求項１９に記載の受信機。
22. 前記Ｉ／Ｑ成分が前記集積回路上のシングルビットアナログ／デジタル変換器によりＩ／Ｑデジタル出力信号に変換されることを特徴とする請求項１９に記載の受信機。

Images