JP2007526571A - Simdデバイスにおける制御フロー管理のための方法及び装置 - Google Patents
Simdデバイスにおける制御フロー管理のための方法及び装置 Download PDFInfo
- Publication number
- JP2007526571A JP2007526571A JP2007501344A JP2007501344A JP2007526571A JP 2007526571 A JP2007526571 A JP 2007526571A JP 2007501344 A JP2007501344 A JP 2007501344A JP 2007501344 A JP2007501344 A JP 2007501344A JP 2007526571 A JP2007526571 A JP 2007526571A
- Authority
- JP
- Japan
- Prior art keywords
- emc
- register
- data
- instruction
- simd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000012545 processing Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000012986 modification Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 238000007792 addition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 235000020004 porter Nutrition 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【選択図】図2
Description
1.単一命令/単一データ(SISD)
2.複数命令/単一データ(MISD)(稀なカテゴリー)
3.単一命令/複数データ(SIMD)
4.複数命令/複数データ(MIMD)
制御フロー構成はネストすることができ、すなわち1つのものを別のものの中に埋め込むことができる。以下はネストした「IF」構成を用いた簡単な実施例である。
複雑な判断を生成するためにIF−THEN−ELSEはネストすることができるが、以下の形態のチェーンとして表す方が好ましい場合がある。
例えばwhileループである前置判定ループは、以下の形態をとる。
ループは、「breakloop」及び/又は「continueloop」命令文を使用することによって拡張することができる。ループ内で「breakloop」に遭遇した場合には、その時点でループが直ちに終了したかのように、ループの内側(最も内側)の全ての後続の命令はスキップされ、制御はループの後に続く命令に進む。以下にコーディングの実施例を示す。
「breakloop」構成に関連して、幾つかの言語では、プロシージャが早期に終了し親関数に戻るべきことを示すために「Return」命令文を採用している。「Exit」コマンドは、現時点でのプロセスを終了させる点で更に強いものであり、これはエラー処理において用いられる場合がある。
case命令文は、IF−THEN−ELSEの変形であり、単一の式の値に応じて異なるコードセクションを実行するために用いられる。典型的な実施例は以下の通りである。
この最後の構成は、コードセクションが自己を参照する場合を表す。これは最新のコンピュータ言語の一般的な機能であり、ほとんどの教科書で記載を見ることができる。一般に、かかる機能のサポートは、プログラムカウンタ及び他の関連する状態を保存するためのプログラムスタックを必要とする。
好ましい実施形態では、構造化制御フローをサポートするために5つの追加の制御命令が定義される。これらの命令は以下の通りである。
CondStart − 条件開始
CondElseIf − 条件ELSE IF
CondSetMask − 条件マスク設定
CondLoopTest − 条件ループ判定
CondEnd − 条件終了
しかしながら、これらの命令の変形形態(例えば追加又は修正)は当業者には明らかである点に留意されたい。
CondStart命令は、ほとんどの制御フローブロックを開始するのに用いられ、3つのフィールドをとる。最初の「条件」は、PEのALUによって行うことができるなんらかのブール判定を意味している。実施形態における説明を簡単にするために、これは、CPU命令セットにおいて一般に見られる「条件コード」の判定(例えば、「負である」、「ゼロではない」、又は「真」)であるが、当業者であれば他の可能性も想定できるであろう。
CondElseIf命令は主に、else/elseif文節に対して用いられ、並びにcontinueloop及びbreakloop命令文を実装するためにも用いられる。これは、CondStartと同じ3つのパラメータをとる。この機能は以下の通りである。
この命令は、breakloop/continueloop、早期のreturn、及びexit用に用いることができる。命令は以下のように動作する。
これは、ループ構造の終了点において前置判定ループ及び後置判定ループの両方に対して用いられる。好ましい実施形態では、MaskAdjustAmountはやはり1又は2の値に制限されている。
最後の命令は、制御フロー命令の終了点で用いられる。これは以下のように動作する。
上述の命令は、前に説明した制御フロー構成を実装するのに用いられる。含まれる単純な原理をコンパイラの当業者に教示するためには、完全というには遠いが十分であるはずの幾つかの例を提示する。
以下のものは単純なif/else命令文である。
では、最初の「MaskAdjustAmount」は代わりに「2」に設定され、「continueloop」及び「breakloop」の状態を監視することができる。
ここで命令の演算のための好ましい構成を図8を参照しながら説明する。CUが上述の制御フロー命令、命令「条件」「50」、Operand「51」、MaskAdjustAmount「52」、及びJumpTarget「53」の1つを処理するときに、フィールドが抽出される。
EMCに2を加算
EMCに1を加算
EMCを0にクリア
EMCを命令のMaskAdjustAmount「52」に設定
EMCから1を減算
EMCから2を減算
これらの選択は3ビットを用いて明確にコード化することができる。
段階「211」ではActivePEは、ConditionResultのNOT(否定)を伴うIs0フラグのビット単位ANDであるように設定される。
段階「212」では、命令のMaskAdjustAmountが判定される。これが1に設定されている場合は、制御は「214」に進み、その他の場合(2のはずである)には、制御は「215」に進む。「214」では、ActivePEは、「Is0 or Isl」に設定され、「215」では、ActivePEは、「Is0 or Is1 or Is2」に設定される。
第2の好ましい実施形態では、EMC値は整数として表す必要はなく、別の数学上の群を用い得る点認識することでハードウェアコストの節約を達成することができる。詳細には、この実施形態では、2を法とするプリミティブ多項式に基づくフィールドを用いる。これらは線形フィードバックシフトレジスタ又はLFSRにおいて頻繁に用いられている。
第1の実施形態の値又は演算 第2の実施形態における置換
値0 値1
1を加算 2を法とする多項式を乗算
2を加算 4を法とする多項式を乗算
2を減算 1/4を法とする多項を乗算
1を減算 1/2を法とする多項式を乗算
11 プログラムメモリ
12 プロセッシングエレメント
20 実行マスクカウントレジスタ
21 判定論理ユニット
Claims (23)
- 複数のプロセッシングエレメント(PE)を含む単一命令複数データ処理デバイス(SIMD)であって、
前記各PEが、複数のビットを格納するための実行マスクカウント(EMC)レジスタと、該EMCレジスタ内に格納されたマルチビットデータに応じて前記PE内のレジスタへのデータの書き込みをイネーブル及びディスエーブルにする手段とを含む単一命令複数データ処理デバイス(SIMD)。 - 前記PEは、前記EMCレジスタ内に格納された前記データの事前決定値との比較に応じてディスエーブル及びイネーブルにされることを特徴とする請求項1に記載のSIMD。
- イネーブル及びディスエーブルにするための前記手段は、条件又はループ命令の実行中に動作することを特徴とする請求項1又は請求項2に記載のSIMD。
- PEの前記EMCレジスタ内に格納された前記データを修正する手段を含む請求項1、請求項2、又は請求項3に記載のSIMD。
- 前記EMCレジスタ内に格納された前記データを修正する手段は、前記データへの複数の修正のうちの選択されたものを行う手段を含むことを特徴とする請求項4に記載のSIMD。
- 前記EMCレジスタ内に格納された前記データを修正する手段は、前記データ値を事前決定量だけインクリメントする手段を含むことを特徴とする請求項4又は請求項5に記載のSIMD。
- 前記EMCレジスタ内に格納された前記データを修正する手段は、前記データ値を事前決定量だけデクリメントする手段を含むことを特徴とする請求項4又は請求項5に記載のSIMD。
- 前記EMCレジスタ内に格納された前記データを修正する手段は、前記データ値に事前決定量を乗算する手段を含むことを特徴とする請求項4又は請求項5に記載のSIMD。
- 前記EMCレジスタ内に格納された前記データを修正する手段は、前記データ値を事前決定量で除算する手段を含むことを特徴とする請求項4又は請求項5に記載のSIMD。
- 前記EMCレジスタ内の前記データ値は、プリミティブ多項式に基づくフィールドを用いることを特徴とする前記請求項のいずれかに記載のSIMD。
- 同一の命令を実行するように構成された複数のプロセッサ要素PEを含み、該PEの各々がマルチビットEMCレジスタを含むSIMDデバイス上でプログラムフローを制御する方法であって、
前記PEによって実行されるべき条件命令を含む実行命令を前記各PEに供給する段階と、
格納された前記EMC値と実行中の条件命令で行われる条件判定とに応じて前記PE内のレジスタへのデータの書き込みをイネーブル/ディスエーブルにする段階と、
を含む方法。 - 前記各PEの前記EMCレジスタ内に格納された前記データを修正する段階を含む請求項11に記載の方法。
- 前記EMCレジスタ内に格納された前記データへの複数の可能な修正の中から選択する段階を含む請求項12に記載の方法。
- 複数のPE内のレジスタへのデータの書き込みがイネーブル又はディスエーブルのいずれであるかを判断し、該判断結果に応じて新しい命令に分岐する段階を含む請求項4から請求項12のいずれかに記載の方法。
- 前記修正段階は、前記EMCレジスタ内に格納された前記データを事前決定量だけインクリメントする段階を含む請求項12に記載の方法。
- 前記修正段階は、前記EMCレジスタ内に格納された前記データを事前決定量だけデクリメントする段階を含む請求項12に記載の方法。
- 前記修正段階は、前記EMCレジスタ内に格納された前記データに事前決定量を乗算する段階を含む請求項12に記載の方法。
- 前記修正段階は、前記EMCレジスタ内に格納された前記データを事前決定量で除算する段階を含む請求項12に記載の方法。
- 前記EMCレジスタ内の前記データ値が、プリミティブ多項式に基づくフィールドを用いることを特徴とする請求項12に記載の方法。
- 複数のPEを含むSIMD上でプログラムフローを制御するための方法であって、
前記PEに命令及びデータのシーケンスを供給する段階と、
前記PE上で前記命令を実行する段階と、
各PE上のEMCレジスタ内に格納されたマルチビットデータ値に応じて各PE内のレジスタへのデータの書き込みをイネーブル及びディスエーブルにする段階と、
あるPEのレジスタへのデータの書き込みがディスエーブルにされ、他のPEのレジスタへのデータの書き込みがイネーブルにされているときに、当該PEのEMCレジスタ内のマルチビット値を修正する段階と、
を含む方法。 - 全てのPEにおけるレジスタへのデータの書き込みがディスエーブルであるか否かを判定し、該判定の結果に応じて別の命令に分岐する段階を含む請求項12に記載の方法。
- 複数のPEから構成され、各PEが、EMCレジスタと、実行のために前記PEに命令及びデータのシーケンスを供給する手段と、前記各PEのEMCレジスタ内に格納されたマルチビットデータ値に応じて前記各PE上のレジスタへのデータの書き込みをイネーブル及びディスエーブルにする手段と、あるPE内のレジスタへのデータの書き込みがディスエーブルにされ、他のPE内のレジスタへのデータの書き込みがイネーブルにされているときに前記あるPEのEMCレジスタ内のマルチビット値を修正する手段とを含むSIMD。
- 全ての前記PE内のレジスタへのデータの書き込みがディスエーブルであるか否かを判定する手段と、前記判定の結果に応じて別の命令に分岐する手段とを含む請求項22に記載のSIMD。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0404683A GB2411745B (en) | 2004-03-02 | 2004-03-02 | Method and apparatus for management of control flow in a simd device |
PCT/GB2005/000797 WO2005086017A1 (en) | 2004-03-02 | 2005-03-02 | Method and apparatus for management of control flow in a simd device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007526571A true JP2007526571A (ja) | 2007-09-13 |
JP2007526571A5 JP2007526571A5 (ja) | 2008-05-01 |
JP4484925B2 JP4484925B2 (ja) | 2010-06-16 |
Family
ID=32088578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007501344A Active JP4484925B2 (ja) | 2004-03-02 | 2005-03-02 | Simdデバイスにおける制御フロー管理のための方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7428628B2 (ja) |
EP (1) | EP1723543B1 (ja) |
JP (1) | JP4484925B2 (ja) |
DE (1) | DE602005019986D1 (ja) |
GB (1) | GB2411745B (ja) |
WO (1) | WO2005086017A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257200A (ja) * | 2009-04-24 | 2010-11-11 | Honda Motor Co Ltd | 並列計算装置 |
JP2010271799A (ja) * | 2009-05-19 | 2010-12-02 | Honda Motor Co Ltd | 並列計算装置 |
JP2012529096A (ja) * | 2009-06-05 | 2012-11-15 | アーム・リミテッド | ベクトル命令を取り扱うためのデータ処理装置および方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7383421B2 (en) * | 2002-12-05 | 2008-06-03 | Brightscale, Inc. | Cellular engine for a data processing system |
US7451293B2 (en) * | 2005-10-21 | 2008-11-11 | Brightscale Inc. | Array of Boolean logic controlled processing elements with concurrent I/O processing and instruction sequencing |
JP2009523292A (ja) * | 2006-01-10 | 2009-06-18 | ブライトスケール インコーポレイテッド | 並列処理システムにおけるマルチメディア・データ処理をスケジューリングするための方法及び装置 |
US20070268201A1 (en) * | 2006-05-22 | 2007-11-22 | Sampsell Jeffrey B | Back-to-back displays |
US20080059763A1 (en) * | 2006-09-01 | 2008-03-06 | Lazar Bivolarski | System and method for fine-grain instruction parallelism for increased efficiency of processing compressed multimedia data |
US20080244238A1 (en) * | 2006-09-01 | 2008-10-02 | Bogdan Mitu | Stream processing accelerator |
US20080059764A1 (en) * | 2006-09-01 | 2008-03-06 | Gheorghe Stefan | Integral parallel machine |
US20080059467A1 (en) * | 2006-09-05 | 2008-03-06 | Lazar Bivolarski | Near full motion search algorithm |
US8726252B2 (en) * | 2011-01-28 | 2014-05-13 | International Business Machines Corporation | Management of conditional branches within a data parallel system |
US20130290674A1 (en) * | 2012-04-30 | 2013-10-31 | Biju George | Modeling Structured SIMD Control FLow Constructs in an Explicit SIMD Language |
US9400650B2 (en) * | 2012-09-28 | 2016-07-26 | Intel Corporation | Read and write masks update instruction for vectorization of recursive computations over interdependent data |
KR20160046331A (ko) * | 2013-08-19 | 2016-04-28 | 상하이 신하오 (브레이브칩스) 마이크로 일렉트로닉스 코. 엘티디. | 범용 유닛을 기반으로 하는 고성능 프로세스 시스템 및 방법 |
CN104424129B (zh) * | 2013-08-19 | 2019-07-26 | 上海芯豪微电子有限公司 | 基于指令读缓冲的缓存系统和方法 |
US9952876B2 (en) | 2014-08-26 | 2018-04-24 | International Business Machines Corporation | Optimize control-flow convergence on SIMD engine using divergence depth |
US10445106B2 (en) | 2017-03-22 | 2019-10-15 | Vmware, Inc. | Persistent enrollment of a computing device using a BIOS |
GB202008299D0 (en) * | 2020-06-02 | 2020-07-15 | Imagination Tech Ltd | Manipulation of data in a memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756892A (ja) * | 1993-08-10 | 1995-03-03 | Fujitsu Ltd | マスク付きベクトル演算器を持つ計算機 |
JPH11296498A (ja) * | 1998-04-13 | 1999-10-29 | Mitsubishi Electric Corp | 並列演算処理装置 |
WO2002046885A2 (en) * | 2000-11-28 | 2002-06-13 | Chipwrights Design, Inc. | Handling conditional processing in a single instruction multiple datapath processor architecture |
JP2002541586A (ja) * | 1999-04-09 | 2002-12-03 | クリアスピード・テクノロジー・リミテッド | 並列データ処理装置 |
JP2003520360A (ja) * | 1999-01-28 | 2003-07-02 | ボプス インコーポレイテッド | サブワード実行を用いるvliwベースのアレイプロセッサで条件付き実行をサポートする方法及び装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6167501A (en) * | 1998-06-05 | 2000-12-26 | Billions Of Operations Per Second, Inc. | Methods and apparatus for manarray PE-PE switch control |
GB2348981A (en) * | 1999-04-09 | 2000-10-18 | Pixelfusion Ltd | Parallel data processing system with SIMD array |
-
2004
- 2004-03-02 GB GB0404683A patent/GB2411745B/en not_active Expired - Lifetime
- 2004-11-23 US US10/996,269 patent/US7428628B2/en active Active
-
2005
- 2005-03-02 EP EP05717875A patent/EP1723543B1/en not_active Withdrawn - After Issue
- 2005-03-02 DE DE602005019986T patent/DE602005019986D1/de active Active
- 2005-03-02 WO PCT/GB2005/000797 patent/WO2005086017A1/en not_active Application Discontinuation
- 2005-03-02 JP JP2007501344A patent/JP4484925B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0756892A (ja) * | 1993-08-10 | 1995-03-03 | Fujitsu Ltd | マスク付きベクトル演算器を持つ計算機 |
JPH11296498A (ja) * | 1998-04-13 | 1999-10-29 | Mitsubishi Electric Corp | 並列演算処理装置 |
JP2003520360A (ja) * | 1999-01-28 | 2003-07-02 | ボプス インコーポレイテッド | サブワード実行を用いるvliwベースのアレイプロセッサで条件付き実行をサポートする方法及び装置 |
JP2002541586A (ja) * | 1999-04-09 | 2002-12-03 | クリアスピード・テクノロジー・リミテッド | 並列データ処理装置 |
WO2002046885A2 (en) * | 2000-11-28 | 2002-06-13 | Chipwrights Design, Inc. | Handling conditional processing in a single instruction multiple datapath processor architecture |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010257200A (ja) * | 2009-04-24 | 2010-11-11 | Honda Motor Co Ltd | 並列計算装置 |
JP2010271799A (ja) * | 2009-05-19 | 2010-12-02 | Honda Motor Co Ltd | 並列計算装置 |
JP2012529096A (ja) * | 2009-06-05 | 2012-11-15 | アーム・リミテッド | ベクトル命令を取り扱うためのデータ処理装置および方法 |
US8661225B2 (en) | 2009-06-05 | 2014-02-25 | Arm Limited | Data processing apparatus and method for handling vector instructions |
Also Published As
Publication number | Publication date |
---|---|
GB0404683D0 (en) | 2004-04-07 |
US20050198467A1 (en) | 2005-09-08 |
GB2411745B (en) | 2006-08-02 |
JP4484925B2 (ja) | 2010-06-16 |
US7428628B2 (en) | 2008-09-23 |
DE602005019986D1 (de) | 2010-04-29 |
EP1723543B1 (en) | 2010-03-17 |
GB2411745A (en) | 2005-09-07 |
WO2005086017A1 (en) | 2005-09-15 |
EP1723543A1 (en) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484925B2 (ja) | Simdデバイスにおける制御フロー管理のための方法及び装置 | |
KR102413832B1 (ko) | 벡터 곱셈 덧셈 명령 | |
EP2569694B1 (en) | Conditional compare instruction | |
JP7002462B2 (ja) | ベクトル述語命令 | |
KR20010030587A (ko) | 데이터 처리장치 | |
KR102379894B1 (ko) | 벡터 연산들 수행시의 어드레스 충돌 관리 장치 및 방법 | |
KR20100132032A (ko) | 실행되는 명령의 결과를 선택적으로 커밋하는 시스템 및 방법 | |
KR20070080089A (ko) | 재구성 어레이에서의 인터럽트 처리 방법 및 장치 | |
JP2005332361A (ja) | プログラム命令圧縮装置および方法 | |
TW201716993A (zh) | 向量資料轉換指令 | |
US7895417B2 (en) | Select-and-insert instruction within data processing systems | |
US11681594B2 (en) | Multi-lane solutions for addressing vector elements using vector index registers | |
KR20000006302A (ko) | 브랜치제어를하는데이터처리시스템및그방법 | |
JP2015201119A (ja) | コンパイルプログラム、コンパイル方法およびコンパイル装置 | |
JP2006508414A (ja) | 拡張命令エンコーディングのシステムおよびその方法 | |
Kim et al. | Dynamic binary translation for accumulator-oriented architectures | |
US6910123B1 (en) | Processor with conditional instruction execution based upon state of corresponding annul bit of annul code | |
JP3738253B2 (ja) | プログラム・ループを並列に処理する方法および装置 | |
US6115807A (en) | Static instruction decoder utilizing a circular queue to decode instructions and select instructions to be issued | |
US20220414051A1 (en) | Apparatus for Array Processor with Program Packets and Associated Methods | |
JP2004062909A (ja) | 複数の制御フローパスを有するソフトウェアパイプライン化ループのためのシステムおよび方法 | |
JP2004021890A (ja) | データ処理装置 | |
US11275712B2 (en) | SIMD controller and SIMD predication scheme | |
JP2000163266A (ja) | 命令実行方式 | |
US20130298129A1 (en) | Controlling a sequence of parallel executions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090817 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100315 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4484925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |