JP2007507151A - 広帯域マルチキャリアをデジタル的に実現するための装置及び方法 - Google Patents

Abstract

本発明は、複合デジタル変調を使用することによって広帯域マルチキャリアを実現するための装置と方法に関する。複合デジタル信号を中間周波数（ＩＦ）信号又は無線周波数信号に変調するために使用された従来のアナログ直交変調では、正確なローカル発振器信号を得ることが困難である。マルチキャリアにおいて望ましいキャリア信号の数と同じ多くの数のアナログ回路が必要である。しかしながら、本発明は、新たにデジタルチャネライザとデジタルＩＦ変調部を使用することによって広帯域マルチキャリアを実現する。前者は、異なる中心周波数を有する複数のキャリア信号を効率的に発生でき、後者は、発生されたキャリア信号を望ましいマルチキャリアへアップ変換できるので、本発明は、より信頼できる広帯域マルチキャリアを得ることができ且つ費用効率のよい方法で広帯域マルチキャリアを実現できる。
【選択図】図１

Description

本発明は、概して、広帯域マルチキャリアをデジタル的に実現するための装置及び方法に関し、より具体的には、複合デジタル変調方法を使用することによって広帯域マルチキャリアをデジタル的に実現するための装置及び方法に関する。

符号分割多重アクセス２０００（ＣＤＭＡ−２０００）、広帯域符号分割多重アクセス（Ｗ−ＣＤＭＡ）、及び１Ｘエボリューションデータ最適化（１Ｘ ＥＶ−ＤＯ）のような電気通信システムは、種々のアプリケーションを提供することが求められている。情報記憶媒体及び電気通信に関する技術の進歩に従って、インターネット接続、リアルタイム搬送情報、無線ブロードキャスティング、オンデマンドビデオ、及びインターネットゲームのような種々のマルチメディアコンテンツに対する無線通信アプリケーションへの要求が増加している。制限された帯域でこれら種々のマルチメディアコンテンツを提供するためには、高速で高容量のデータ送信が達成されるべきであり、且つパワースペクトルの効率が向上されるべきである。

従来、アナログ直交変調（ＡＱＭ）は、複合デジタル信号を中間周波数（ＩＦ）信号又は無線周波数（ＲＦ）信号へ変調するために使用されていた。このＡＱＭにおいて、Ｉ／Ｑ信号パス間でバランスが取られるべきであり、且つローカル発振器（ＬＯ）信号、即ち、サイン／コサインパルスは、理想的であるべきである。しかしながら、理想的なサイン／コサインパルスを発生することは困難である。そのように、Ｉ／Ｑ信号のアンバランス及びキャリア貫通のような幾つかの問題がある。マルチキャリアにおける望ましいキャリア信号の数と同じほど多くのアナログ回路が必要とされる。これは、システム全体を構成することを困難にすると共に、電力消費を増加する。

ＡＱＭの問題を解決するために、数値制御発振器（ＮＣＯ）を使用してＩＦ信号を発生するデジタルＩＦ方法が、広く使用される。この機能は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又はアプリケーション指定集積回路（ＡＳＩＣ）チップを使用して実現される。広域信号や高デジタルＩＦ信号がＦＰＧＡやＡＳＩＣチップを使用して実現される場合、チップが動作する周波数は、非常に重要なファクタである。これは、使用可能周波数帯域が各チップ毎に、動作クロックによって制限されるためである。具体的には、チップがＦｓのクロックで動作すると、使用可能周波数帯域は、−Ｆｓ／２からＦｓ／２に制限される。市販のチップは、略１００ＭＨｚのクロック速度で動作するので、使用可能周波数は、略−５０ＭＨｚから５０ＭＨｚであり、これは、２０ＭＨｚよりも高いバンド幅を有する信号を使用可能周波数に変調するのに十分ではない。上記されているように、従来のデジタルＩＦ変調において、使用可能周波数帯域は、デジタルクロック周波数によって制限され、従って、適用可能信号帯域幅とＩＦ帯域が制限される。

従って、本発明の目的は、２ステップデジタルＩＦ変調方法を使用して広帯域マルチキャリアを実現するための装置と方法を提供することである。これに関して、本発明は、広帯域幅を確保し且つ広帯域マルチキャリア信号を十分に高いＩＦ信号に変調する。

本発明の他の目的は、従来のＡＱＭの代わりに簡単な方法で実現されることができ、更にＩ／Ｑ信号のアンバランスによって引き起こされる画像信号のような問題を克服できる、広帯域マルチキャリアを実現するための装置と方法を提供することである。

本発明の目的を達成するために、本発明は、２ステップデジタルＩＦ変調方法を使用して十分な帯域を確保する。上記目的を達成するための本発明の第１の実施の形態は、以下の特徴、即ち、（１）複合デジタル変調信号をパルス整形し、（２）これらの信号をデジタル的にミキシングし、且つ（３）これらの信号を異なる中心周波数を有する個々の信号に分割するためのデジタルチャネライザと；分割された信号を個々のＩＦ信号に変調し広帯域マルチキャリアＩＦ信号を発生するデジタルＩＦ変調部と、を備える広帯域マルチキャリアを実現するための装置である。

上記目的を達成するための本発明の第２の実施の形態は、以下のステップ、即ち、複合デジタル変調信号をパルス整形するステップと；これらの信号をデジタル的にミキシングするステップと；これらの信号を異なる中心周波数を有する個々の信号へ分割するステップと；分割された信号を補間するステップと；これらの信号を直交ミキシングするステップと；これらの信号をデジタルＩＦ信号へ変調するステップと；を備える広帯域マルチキャリアを実現するための方法である。

本発明によれば、広帯域マルチキャリアは、新たにデジタルチャネライザとデジタルＩＦ変調部を使用することによって実現される。従って、費用効率の高い方法でより信頼できる広帯域マルチキャリアを得且つ広帯域マルチキャリアを実現できる。

本発明の前述及び他の目的と特徴は、以下の記述、添付の請求の範囲と添付の図面からより十分に明確になる。

これらの図面が本発明の典型的な実施の形態のみを示し、従って本発明の範囲を制限すると考えるべきではないことを理解すべきであり、以下、本発明を、添付の図面を使用して追加の具体的事項と細部について説明する。

添付の図面と明細書に一般的に記述され、描かれるように、本発明のコンポーネントとステップは、本発明の概念を利用しながら、広範な異なる構成で改変され且つ設計されることができることが容易に理解される。従って、図１乃至図１０並びに添付のテキストに表されるように、本発明の方法の好適な実施の形態の以下の詳細な記述は、請求の範囲に記載された本発明の範囲を制限する意図はない。その記述は、本発明の提示された好適な実施の形態を代表するに過ぎない。本発明の好適な実施の形態は、図面を参照して最良に理解される。この図面で、類似の部品やステップは、全体を通して同一の参照番号で示される。

本発明は、複合デジタル変調を利用する。本発明は、ＣＤＭＡ−２０００、ＣＤＭＡ２００ １Ｘ ＥＶ−ＤＯ、Ｗ−ＣＤＭＡ及びＧＳＭのような電気通信システムの基地局における送信セクションに適用可能である。本発明は、単一の信号パスにおける２０ＭＨｚより高い帯域幅を有するマルチキャリア信号を実現することができる。

上記の動作は、以下に更に詳細に記述される。

図１は、本発明に従う、広帯域マルチキャリアを実現するための装置の概略図である。広帯域マルチキャリアを実現するための装置は、図１を参照して詳細に記述される。広帯域マルチキャリアを実現するための装置は、（１）複合デジタル変調信号をパルス整形し、（２）これらの信号をデジタル的にミキシングし、且つ（３）これらの信号を異なる中心周波数を有する個々の信号に分割するためのデジタルチャネライザ１００と；分割された信号を個々のＩＦ信号に変調し広帯域マルチキャリアＩＦ信号を発生するデジタルＩＦ変調部２００と、を備える。

広帯域マルチキャリアを実現するための装置は、電気通信スタンダードに従う変調信号を備える。デジタルチャネライザ１００は、広帯域マルチキャリアを狭帯域個別信号に分割し、中心にＤＣ周波数を有する分割信号を発生する。次に、デジタルＩＦ変調部２００は、これらの信号を個別のＩＦ信号に変調する。本発明に従う変調マルチキャリア信号は、デジタル−アナログコンバータ（ＤＡＣ）を使用してアナログ信号に変換され、従来慣用の方法で処理される。

本発明に従う広帯域マルチキャリアを実現するための装置は、更に、クロック発生器３００と位相ロックループ（ＰＬＬ）４００を備える。クロック発生器３００は、クロックをデジタルチャネライザ１００に提供する。ＰＬＬ４００は、クロック発生器３００からのクロックをＮ個の個別クロックにし、これらの個別クロックをデジタルＩＦ変調部２００へ提供する。

デジタルチャネライザ１００は、パルス整形及び低速での複合ミキシングのような比較的複雑な機能を実行し、従って、高分解能ＮＣＯを提供する。デジタルＩＦ変調部２００は、補間及び高速での周波数変換のような比較的単純な機能を実行し、従って、比較的低分解能を有する高周波数ＮＣＯを提供する。本発明は、この二つのステップデジタルＩＦ変調を使用し、従って、デジタルＩＦ変調のメリットを有し且つ広帯域を得ることを可能とする。従って、本発明は、広帯域マルチキャリア信号を十分に高いＩＦ信号に変調できる。

図２は、本発明に従うデジタルチャネライザ１００の内部構成を示す詳細図である。図２に描かれるように、デジタルチャネライザ１００は、各チャネルを隣接するチャネルから分離する複数のパルス整形器１１０；チャネル毎に複合変調を実行する複数の複合ミキサ１２０；及び複合ミキサ１２０からのＩ信号とＱ信号を加算する加算器を備える。

本発明に従うパルス整形器１１０は、各チャネル信号の帯域幅を制限する機能を実行する。このパルス整形は、各電気通信システムの仕様に従って実行されることができる。例えば、ＣＤＭＡ−２０００は、ローパスフィルタで実現されるが、Ｗ−ＣＤＭＡは、ルート二乗コサイン（ＲＲＣ）フィルタを使用して実現される。

具体的には、複合変調デジタル信号は、パルス整形器１１０に入力される。例えば、位相偏移（ＰＳＫ）、直交振幅変調（ＱＡＭ）又は最小偏位変調（ＭＳＫ）によって変調された信号は、本発明に従う広帯域マルチキャリア実現装置によって処理されることができる。入力データの速度は、各スタンダードに従って決定される。例えば、ＣＤＭＡ−２０００ １Ｘ／１ＸＥＶ−ＤＯの場合の速度は、１．２２８８Ｍｓｐｓであり、Ｗ−ＣＤＭＡの場合の速度は、３．８４Ｍｓｐｓである。

本発明のパルス整形は、送信信号の品質と隣接チャネルの干渉を決定し、従って、システム性能に影響を及ぼす。従って、本発明は、多くの計算を必要とする高性能パルス整形器を使用する。

パルス整形器１１０からの出力信号は、複合ミキサ１２０に入力される。次に、複合ミキサ１２０は、入力信号の位相とマグニチュードを変調する。複合ミキサ１２０は、種々の方法で実現されることができ、且つＮＣＯは、図２の実施の形態で使用されている。ＮＣＯは、コサイン波とサイン波を発生し、ＮＣＯからのコサイン波とサイン波は、パルス整形器１１０からの信号によって乗算される。複合ミキサ１２０がＮＣＯを使用して実現される場合、クロック発生器３００は、クロックをデジタルチャネライザ１００の複合ミキサ１２０のＮＣＯに提供する。

パルス整形器１１０から出力される時間期間が、Ｔ_１である場合、複合ミキサ１２０から出力されるＩ信号は、Ｉ´ｃｏｓ（２pｆ_ｋｎＴ_１）−Ｑ´ｓｉｎ（２pｆ_ｋｎＴ_１）であり、複合ミキサ１２０からのＱ信号は、Ｉ´ｓｉｎ（２pｆ_ｋｎＴ_１）−Ｑ´ｃｏｓ（２pｆ_ｋｎＴ_１）である。ＮＣＯ周波数ｆ_ｋは、異なるチャネルからの信号がオーバーラップしないように設定されることが必要である。デジタル的に複合ミキシングされたＩ信号とＱ信号は、加算器１３０で加算されてデジタルＩＦ変調部２００へ転送される。

デジタルチャネライザ１００で処理される信号スペクトルは、図３から図６に示される。デジタルチャネライザ１００へ入力される信号は、図３に示されるように、全体の周波数帯域に亘ってフラットである。しかしながら、パルス整形器１１０が、信号を処理すると、図４に示されるように、パワースペクトルは、チャネル内に制限されるようになる。例えば、ＣＤＭＡ２０００ １Ｘ／１Ｘ ＥＶ−ＤＯの周波数帯域は、１．２５ＭＨｚであり、Ｗ−ＣＤＭＡの周波数帯域は、５ＭＨｚである。複合ミキサ１２０が、パルス整形器１１０によってチャネル内に制限された信号を複合ミキシングすると、パワースペクトルは、図５に示されるように、中心のＤＣ周波数から対称になる。

キャリア波の数と同じ数の狭帯域信号が、加算器１３０で加算されると、パワースペクトルは、図６に示されるようになる。同図で示されるように、互いに異なるキャリア周波数の複数の狭帯域信号が出現する。図６に描かれるように、本発明は、各チャネルの信号が複合変調方法を使用して中心のＤＣ周波数で変調されることを特徴とする。

本発明は、複合ミキシングを使用するので、負の周波数を使用することが可能である。従って、各チャネルの信号は、中心にＤＣ周波数が来るように位置決めされ、それは、周波数の有効使用につながる。例えば、全体の帯域幅が２０ＭＨｚであるマルチキャリア信号を作るために、各キャリア波を−１０ＭＨｚから１０ＭＨｚへ変換することのみが必要となるだけである。これは、２０ＭＨｚの信号を作るためには絶対値で１０ＭＨｚを使用すれば十分であることを意味している。デジタルチャネライザのクロック周波数が、Ｆｓである場合、使用可能周波数帯域は、−Ｆｓ／２からＦｓ／２である。アナログ部のＤＡＣとフィルタリングの特性を考えると、中心のＤＣ周波数に近い周波数帯域を使用することが好ましい。

本発明に従うデジタルＩＦ変調部２００は、デジタルチャネライザ１００から出力される全体の信号をＩＦ信号へ変調する。図７は、デジタルＩＦ変調部２００の内部構成を示している。デジタルＩＦ変調部２００は、データ速度を増加するために信号をアップサンプリングし、アップサンプリングした信号を補間フィルタ処理する補間器１０を備える。これは、アップサンプリングに起因する画像信号を除去するためである。また、補間器１０から出力される信号をＩＦ信号に変調するＩＦアップコンバータ２０を備える。

補間器１０は、データ速度を増加するためにデジタルチャネライザ１００からのＩ信号を受信して信号同士間に０を挿入するＩ信号アップサンプラ２１０と；当該Ｉ信号アップサンプラ２１０から入力される信号から画像信号をフィルタ処理するＩ信号補間フィルタ２２０と；データ速度を増加するためにデジタルチャネライザ１００からのＱ信号を受信して信号同士間に０を挿入するＱ信号アップサンプラ２３０と；当該Ｑ信号アップサンプラ２３０から入力される信号から画像信号をフィルタ処理するＱ信号補間フィルタ２４０と；を備える。デジタルＩＦ変調部２００は、ＦｓのＮ倍のクロックで動作するので、使用可能周波数帯域は、−Ｆｓ´Ｎ／２からＦｓ´Ｎ／２である。従って、広帯域信号を十分に高いＩＦ信号に変調可能である。更に、デジタルＩＦ変調部２００は、Ｎ´Ｆｓのクロック速度で良好に動作されることが必要である。このように、高速処理を確保するためにデジタルＩＦ変調部２００における計算を単純化することが必要である。

図８は、本発明に従う、アップサンプラ２１０、２３０及び補間フィルタ２２０、２４０のスタンダードを示す。図８に示されるように、全体の信号は、アップサンプラ２１０、２３０の入力データ速度Ｆｓで繰り返される。しかしながら、補間フィルタ２２０、２４０は、元の信号ｆ_１からｆ_ｋを除き、画像信号ｆ_１−Ｆｓからｆ_ｋ−Ｆｓとｆ_１+Ｆｓからｆ_ｋ+Ｆｓをフィルタ処理する。補間フィルタ２２０、２４０は、図８に点線で表される仕様を有するべきである。

補間プロセスで実行される大部分の計算は、補間フィルタ処理に関連する。従って、補間フィルタのタップの数を最小にすることが重要である。信号は、本発明に従ってデジタルチャネライザ１００によって中心のＤＣ周波数回りに集まり、元の信号と画像信号との間に十分な空間があるので、多くのタップを使用することなく画像信号をフィルタ処理することができる。本発明は、マルチステップにおいて、２倍補間を数回使用することによって容易に実現されることができる。この方法において、可能な補間ファクタは、２、４、及び８のような２の累乗に制限される。図９は、フィルタ処理された信号のパワースペクトルを描いており、そこでは、画像信号が除去されている。

ＩＦアップコンバータ２０は、補間フィルタ２２０、２４０から出力された信号をＩＦｆ_ＩＦ信号に変調する。図７は、ＩＦアップコンバータの一例を示している。図７に示されるＩＦアップコンバータ２０は、サイン波とコサイン波を発生するＮＣＯと；補間器１０から入力されるＩ信号とＱ信号をＮＣＯから入力されるサイン波とコサイン波で乗算する乗算器と；乗算器からの信号を加算し、キャリア周波数が互いに異なる複数の狭帯域ＩＦ信号よりなる広帯域マルチキャリアＩＦ信号を発生する加算器と、を備える。

コサイン波とサイン波は、ＮＣＯで発生され、乗算器において補間器１０から出力されるＩ信号とＱ信号が乗算される。次に、乗算された値は、加算器で加算される。その結果、ＩＦアップコンバータからの出力信号は、Ｉ´ｃｏｓ（２ｐｆ_ＩＦｎＴ_２）−Ｑ´ｓｉｎ（２ｐｆ_ＩＦｎＴ_２）である。ＩＦアップコンバータが、本発明に従ってＮＣＯを使用して実現される場合、ＰＬＬ４００は、クロック発生器３００からクロックＦｓを受信し、デジタルＩＦ変調部２００においてＩＦアップコンバータ２０の周波数を制御するＮＣＯに対してクロックＮ´Ｆｓを供給する。

高速乗算器は、公知の技術で実現されることができ、ＮＣＯは、ルックアップテーブル法で実現されることができる。従って、高速デジタルＩＦ変調部２００を実現することは容易である。

図１０は、デジタルＩＦ変調部２００から出力されるパワースペクトルを示している。パワースペクトルは、図１０に示されるように、ｆ_ＩＦだけシフトされる。

本発明の他の実施の形態において、デジタルＩＦ変調部２００は、乗算器無しでＮＣＯのみで実現されることができ、この場合、ＮＣＯは、表現できる周波数を制限する。例えば、これらの信号が、データ速度の４分の１に対応する周波数でのみ変換される場合、ｓｉｎ（２ｐｆ_ＩＦｎＴ_２）は、０、１、０及び−１の値のみ有する。デジタルＩＦ変調部２００がＩＦ範囲を制限すると、ＤＡＣに続くアナログ部が、信号をＲＦ信号に変換する時に、幾つかの問題を引き起こす。これは、アナログ部が、信号をＲＦ信号に変換するために良好な分解能を有するローカル発振器（ＬＯ）信号を発生することが必要であるためである。例えば、ＣＤＭＡ−２０００ １Ｘ／１Ｘ ＥＶ−ＤＯのデジタルＩＦ変調部が、データ速度１．２２８８ＭＨｚの２５６倍である３１４．５７２８Ｍｓｐｓで動作することを仮定する。ＮＣＯを簡単に実現するために、このＩＦ信号が、データ速度の４分の１に変換されると、ＩＦｆ_ＩＦは、７８．６４３２ＭＨｚである。ＩＦ信号をＲＦ信号へ変換するために、アナログ部は、２００Ｈｚ又はそれより高い分解能を有するＬＯ信号を作らなければならない。９００ＭＨｚから２ＧＨｚＲＦＬＯ周波数を発生しながら、このように高い分解能を有することは実際には困難である。この問題を解決するために、デジタルチャネル分割ステップにおけるＮＣＯは、デジタルＩＦ変調ステップで制限される分解能を補償することを必要とする。上記の場合、全体の信号が、デジタルチャネル分割ステップにおいて中心が−０．６４３２ＭＨｚ（ＤＣ周波数ではない）で位置決めされると、信号は、７８．６４３２ＭＨｚのＩＦ信号に変換され、次に、７８ＭＨｚで位置決めされ、これは、ＲＦ信号に容易に変換されることができる。従って、デジタルチャネライザのＮＣＯは、かなり正確な周波数を表すために良好な分解能を有することが必要であり、これは、デジタルＩＦ変調ステップの計算を単純化でき、アナログ部を容易に実現できる。

広帯域マルチキャリアを実現する本発明において、任意の方法における複合デジタル変調信号は、最初にパルス整形される。引き続いて、パルス整形された信号は、分割され且つ複合デジタルミキシングを介して個別のチャネルに分配される。次に、分割された信号は、補間及び直交ミキシングを介してデジタルＩＦ信号に変換される。

本発明によれば、一つのデジタル信号パスで広帯域マルチキャリア信号を簡単に実現できる。本発明は、新たにデジタルチャネライザとデジタルＩＦ変調部を使用することによって広帯域マルチキャリアを実現する。前者は、異なる中心周波数を有する複数のキャリア信号を効率的に発生でき、後者は、発生されたキャリア信号を望ましいマルチキャリアへアップ変換できる。このように、本発明は、より信頼性の高い広帯域マルチキャリアを得ることができ且つ費用効率のよい方法で広帯域マルチキャリアを実現できる。

本発明の更なる変更と改良は、当業者には自明である。このように、ここで記述され且つ図示される部品の特定の組合せは、本発明の単なるある実施の形態を表すことが意図され、本発明の範囲内で代替のデバイスを制限する役割を果たすようには意図されていない。

本発明に従う複合デジタル変調方法を使用して広帯域マルチキャリアを実現するための装置の概略図である。 本発明に従う、デジタルチャネライザにおけるパルス整形器と複合ミキサを描く詳細図である。 図２に示されるパルス整形器への入力パワースペクトルを示す。 図２に示されるパルス整形器からの出力パワースペクトルを示す。 図２に示される複合ミキサからの出力パワースペクトルを示す。 図１に示されるデジタルチャネライザからの出力パワースペクトルを示す。 図１に示されるデジタルＩＦ変調部を描く詳細図である。 図７に示されるデジタルＩＦ変調部におけるアップサンプラと補間フィルタのスタンダードを示す。 図７に示される補間フィルタからの出力パワースペクトルを示す。 図７に示されるＩＦアップコンバータからの出力パワースペクトルを示す。

Claims (9)

1. 広帯域マルチキャリアを実現するための装置であって、当該装置は、
   複合デジタル変調信号をパルス整形し、これらの信号をデジタル的にミキシングし、且つこれらの信号を異なる中心周波数を有する個々の信号に分割するためのデジタルチャネライザと、
   前記分割された信号を個々の中間周波数（ＩＦ）信号に変調し広帯域マルチキャリアＩＦ信号を発生するデジタルＩＦ変調部と、
   を備える広帯域マルチキャリアを実現するための装置。
2. 更に、
   クロック信号を前記デジタルチャネライザへ供給するためのクロック発生器と、
   クロック信号を前記クロック発生器から受信し、Ｎ倍に乗じられたクロック信号を前記デジタルＩＦ変調部へ供給するための位相ロックループ（ＰＬＬ）と、
   を備える請求項１に記載の広帯域マルチキャリアを実現するための装置。
3. 前記デジタルチャネライザは、
   複合デジタル変調信号を受信して各チャネル信号を隣接するチャネル信号から分離するための複数のパルス整形器と、
   夫々の前記パルス整形器から出力されるチャネル信号の各々を複合変調するための複数の複合ミキサと、
   前記複数の複合ミキサから複合変調されたＩ信号前記とＱ信号を加算する加算器と、
   を備える請求項１又は２に記載の広帯域マルチキャリアを実現するための装置。
4. 前記デジタルＩＦ変調部は、
   データ速度を増加するために信号をアップサンプリングし、且つ画像信号を除去するために信号を補間フィルタ処理するための補間器と、
   前記補間器から出力された信号をＩＦ信号に変調するためのＩＦアップコンバータと、
   を備える請求項１又は２に記載の広帯域マルチキャリアを実現するための装置。
5. 前記補間器は、
   データ速度を増加するためにデジタルチャネライザからのＩ信号を受信して、信号同士間に０を挿入するためのＩ信号アップサンプラと、
   前記Ｉ信号アップサンプラから入力された信号から画像信号をフィルタ処理するためのＩ信号補間フィルタと、
   データ速度を増加するためにデジタルチャネライザからＱ信号を受信して、信号同士間に０を挿入するためのＱ信号アップサンプラと、
   前記Ｑ信号アップサンプラから入力される信号から画像信号をフィルタ処理するためのＱ信号補間フィルタと、
   を備える請求項４に記載の広帯域マルチキャリアを実現するための装置。
6. 前記ＩＦアップコンバータは、
   サイン波とコサイン波を発生するための数値制御発振器（ＮＣＯ）と、
   前記補間器から入力されるＩ信号とＱ信号を前記ＮＣＯから入力されるサイン波とコサイン波によって乗算するための乗算器と、
   前記乗算器からの信号を加算し、キャリア周波数が互いに異なる複数の狭帯域ＩＦ信号からなる広帯域マルチキャリアＩＦ信号を発生するための加算器と、
   を備える請求項４に記載の広帯域マルチキャリアを実現するための装置。
7. 前記クロック発生器は、クロック信号を前記デジタルチャネライザにおける複数の複合ミキサへ提供する請求項３に記載の広帯域マルチキャリアを実現するための装置。
8. 前記ＰＬＬは、前記クロック発生器からクロック信号を受信し、前記クロック信号を前記デジタルＩＦ変調部における前記ＩＦアップコンバータの周波数を制御する前記ＮＣＯへ供給する、請求項６に記載の広帯域マルチキャリアを実現するための装置。
9. 広帯域マルチキャリアを実現するための方法であって、当該方法は、
   複合デジタル変調信号をパルス整形するステップと、
   前記信号をデジタル的にミキシングするステップと、
   前記信号を異なる中心周波数を有する個々の信号へ分割するステップと、
   前記分割された信号を補間するステップと、
   前記信号を直交ミキシングするステップと、
   前記信号をデジタルＩＦ信号へ変調するステップと、
   を備える広帯域マルチキャリアを実現するための方法。

Images