JP2007505510A - 集積電力増幅回路 - Google Patents

Abstract

従来の電力増幅技術は、かなりのチップ面積を使用し、より高い製造費用および大きなパッケージ面積を伴う多重集積回路技術を用いている。新しい構造が提示され、そこではいくつかの検知信号および制御信号が用いられて、集積半導体電源増幅に伴う基本的な性能指数についての精密で著しい制御を提供する。これらの検知信号および制御信号がどこにかつどのように用いられるかは、最も製造し易くかつ最も経済的な集積増幅器を達成するために決定的である。本発明の第１の実施の形態によると、３段階電力増幅用集積回路に係る二重のフィードバック低電力調整回路が提供されている。本発明の第２の実施の形態によると、３段階電力増幅集積回路に係る低ＲＦ出力信号電力調整を行う電流源フィードバック回路が提供されている。本発明の第３の実施の形態によれば、３段階電力増幅集積回路に係る集積対数電流検出回路の形態の検出回路が提供されている。本発明の３つの実施の形態では先行技術の限界を乗り越えて利益がある。
【選択図】図４

Description

本発明は、増幅回路の分野に係り、特に、集積電力増幅回路の分野に関するものである。

通常の電力増幅（ＰＡ）技術は、多重集積回路を用いて、増幅、電力出力制御、電源電圧および温度揺らぎに対する増幅出力信号レベルの安定化の機能を提供する。

ＲＦ信号増幅ステージへ供給されるバイアス電流が、増幅ステージの動作の重要な決定要因であることは増幅設計技術者に良く知られている。例えば、ＲＦ信号増幅ステージとして作動するバイポーラトランジスタのベースへ供給されるバイアス電流は、バイポーラトランジスタによって表される増幅動作の主要な決定要因である。正しいバイアス電流を選択しかつ供給することはトランジスタ増幅器の前記ＲＦ信号の増幅特性を最大にすることに決定的である。さらに、前記トランジスタ増幅器へ供給されたバイアス電流についての制御は、前記トランジスタ増幅器の電力出力特性を最大化するためのより複雑な設計を可能とする。例えば、電力増幅器からの出力電力を検出し、測定された出力電力に応じて前記バイアス電流を修正するようにしても良い。さらに、バイアス電流を制御することで最大化される電力増幅器に伴う利点の他の態様として、例えば、ＲＦが導入された調整電流が低い場合には、より低い出力電力でのバイアス電流の減少が動作効率の改善に導くことを想像することができる。

当然、そのような概念は、電力増幅設計またはそれらの利用分野では新しいものではない。バイアス電流を通しての電力増幅器の動作の開路または閉路制御は、この分野の当業者には周知である。さらに、閉路制御は、入力制御電圧または外部温度変化に応じた電力増幅器の出力電力動作における変動を緩和し、または単に製造公差を緩和するために用いられる。

しかしながら、バイアス電流を通しての電力増幅器動作制御の段階を導入することは、必然的に追加の回路系を用いて電圧検出エラー信号をトランジスタ上の利得ベース電圧変化に変更することを伴う。すなわち、回路系が、ＲＦ信号の増幅を提供するトランジスタよりもさらに上であることが要求される。例えば、バイアス電流の制御を導入することは、最小限、制御信号を受信し、前記バイアス電流を変化させる回路系を要求する。多数の回路ブロック技術が、それを達成するための先行技術で議論されている。

さらに、すべての現存する制御技術は、かなりのチップ面積を使用し、かつ多重集積回路技術であって正味のより高い製造費用および大きなパッキング面積を伴う。この伝統的な手法は、しばしば、動作効率の減少を招く。直列連結回路の必要性のためである。そして、結果の貧弱な反復性は、より難しい較正要求および低い歩留まりを生ずる。

したがって、本発明の目的は、電力増幅集積回路（ＰＡＩＣ）を提供することであり、該回路は、単一のＰＡＩＣ上に、単一の動作過程の技術内で完全にそのようなバイアスおよび電力制御の特徴を集積化することにより、先行技術の限界を乗り越える。前記ＰＡＩＣは、都合の良いことには、現存する解決法以上に、削減したチップ面積およびパッキング面積を実現する。それとともに温度および電源電圧の変動に対するＲＦ出力信号電力制御の反復性を改良した。

発明の概要
本発明によると、電力増幅回路が提供され、該電力増幅回路は、ＲＦ入力信号を受信する入力ポートと、そこから前記ＲＦ入力信号の増幅型のＲＦ出力信号を供給する出力ポートと、電源電圧を受信する電源電圧入力ポートと、前記電源電圧を受け、調整された電源電圧を供給する電圧調整回路と、第１のゲインを有し、かつ前記ＲＦ入力信号から導かれる信号及び前記ＲＦ入力信号の１を受信しかつ第１の増幅ＲＦ信号を供給する第１の増幅ステージと、第２のゲインを有し前記第１の増幅ステージと結合しかつ前記第１の増幅ＲＦ信号から導かれる信号および前記第１の増幅ＲＦ信号の内の１を受信し、かつ、前記出力ポートと結合して前記出力信号を供給する第２の増幅ステージとを有するとともに、前記第１の増幅ステージは、前記電圧調整回路と結合して前記調整された電源電圧を受け、前記第２の増幅ステージは、前記電源電圧入力ポートと結合して前記電圧調整回路によって調整せずに前記電源電圧を受ける。

本発明によると、ＲＦ入力信号を増幅してＲＦ入力信号の増幅型であるＲＦ出力信号を形成する方法が提供される。該方法は、前記ＲＦ入力信号を受信し、第１のゲインを有する第１の増幅ステージを提供し、第２のゲインを有する第２の増幅ステージを提供し、第１の電源電圧を受け、前記第１の電源電圧を調整して調整された電源電圧を供給し、前記調整された電源電圧を前記第１の増幅ステージに供給し、前記第１の電源電圧を前記第２の増幅ステージに供給し、前記受信したＲＦ入力信号から導かれる信号および受信したＲＦ入力信号の内の１つを、前記第１のゲインを有する前記第１の増幅ステージおよび前記第２のゲインを有する前記第２の増幅ステージを用いて前記ＲＦ出力信号を形成するように増幅する。

本発明によると、電力増幅回路が提供され、該電力増幅回路は、ＲＦ入力信号を受信する入力ポートと、そこからＲＦ出力信号を供給する出力ポートと、前記ＲＦ入力信号の増幅型である前記出力信号と、電源電圧を受ける電源電圧入力ポートと、前記電源電圧を受けかつ調整電源電圧を供給する電圧供給回路と、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の内の１を受信し第１の増幅ＲＦ信号を供給する第１のゲインを有する第１の増幅ステージと、前記第１の増幅ＲＦ信号から導かれる信号および前記第１の増幅ＲＦ信号の内の１を受信する第２のゲインを有し前記出力信号を供給する前記出力ポートと結合した第２の増幅ステージと、前記電力増幅回路の温度を検知しかつ前記電力増幅回路の検知された前記温度に応じて温度信号をそこから供給する温度検知回路と、前記電源電圧のポテンシャルを検知して、それに応じた検知信号を供給する電圧検知回路と、前記圧力調整回路、前記第１の増幅ステージ、前記第２の増幅ステージの内の少なくとも１と結合して、前記調整電源電圧、前記第１のゲインおよび第２のゲインの各々制御の少なくとも１を行う制御ポートとを有するとともに、前記第１の増幅ステージは、電圧調整回路と結合して前記調整された電源電圧を受け、前記第２の増幅ステージは、前記電源電圧入力ポートと結合して前記電源電圧を受け、該電源電圧は、前記第２の増幅ステージに供給され前記電圧調整回路による調整がされず、前記温度信号は、前記調整回路への供給および前記第１の増幅ステージおよび前記第２の増幅ステージの少なくとも１のためであり、前記検知信号は、前記調整回路および前記第１の増幅ステージおよび前記第２の増幅ステージの内の少なくとも１へ供給される。

本発明によると、電力増幅回路が提供され、該電力増幅回路は、ＲＦ入力信号を受信する入力ポートと、そこから、前記ＲＦ入力信号の増幅型であるＲＦ出力信号を供給する出力ポートと、制御信号を受信する制御ポートと、電源電圧を受ける電源電圧入力ポートと、前記電力増幅回路の温度を検知しかつそれに応じた温度信号を供給する温度検知回路と、電圧供給のポテンシャルを検知しかつそれに応じた検知信号を供給する電圧検知回路と、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の内の１を増幅して第１の増幅ＲＦ信号を形成する第１のゲインを有する第１の増幅ステージと、前記第１の増幅ＲＦ信号から導かれた信号および前記第１の増幅ＲＦ信号の内の１を増幅して前記ＲＦ出力信号を形成する第２のゲインを有する第２の増幅ステージとを有するとともに、前記第１の増幅ステージは、前記温度信号、前記検知信号、および前記制御信号の内の少なくとも１を受信し、かつそれに応じて前記第１のゲインを変化させるためであり、前記第２の増幅ステージは、前記制御信号を受信し、前記温度信号および前記検知信号の内の少なくとも１を受信することなく、それに応じて第２のゲインを変化させるものである。

本発明によれば、多重増幅ステージ増幅回路を操作するための方法を提供し、該方法は、制御信号強度をもつ制御信号を受信し、第１のゲインをもつ第１の増幅ステージを供給し、ＲＦ入力信号から導かれる信号およびＲＦ入力信号の１を受信して前記第１の増幅ステージを用いて増幅し、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の１つを、前記第１の増幅ステージを用いて増幅して第１の増幅ＲＦ信号を形成し、第２のゲインを有する第２の増幅ステージを供給し、前記第２の増幅ステージを用いて前記第１の増幅ＲＦ信号を受信し、かつ前記第１のＲＦ増幅信号から導かれた信号および前記第１の増幅信号の内の１を前記第２の増幅ステージを用いて増幅してＲＦ出力信号を形成する工程を有するとともに、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の内の１つの増幅は温度、電源電圧および制御信号の強度の内の少なくとも２に対する前記第１の増幅ステージの補償の工程とともに実行され、前記第１の増幅ＲＦ信号から導かれた信号および前記第１の増幅信号の内の１の増幅は温度および電源電圧揺らぎの少なくとも１に対する前記第２の増幅ステージの補償以外の工程とともに実行される。

本発明によれば、電力増幅回路が提供され、該電力増幅回路は、ＲＦ入力信号を受信する入力ポートと、そこから前記ＲＦ入力信号の増幅型であるＲＦ出力信号を供給する出力ポートと、制御信号を受信する制御ポートと、電源電圧を受信する電源電圧入力ポートと、前記電力増幅回路の温度を検知しそれに応じた温度信号を供給する温度検知回路と、電源のポテンシャルを検知し、それに応じた検知信号を供給する電圧検知回路と、第１のゲインを有しかつ前記ＲＦ入力信号から導かれる信号および前記ＲＦ入力信号の内の１を増幅して第１の増幅信号を形成する第１の増幅ステージと、第２のゲインを有しかつ前記第１の増幅信号から導かれた信号および前記第１の増幅信号の１を増幅する第２の増幅ステージとを有するとともに、前記第１の増幅ステージは、前記温度信号、前記検知信号および前記制御信号の内の少なくとも１を受信しかつそれに応じて前記第１のゲインを変化させ、前記第２の増幅ステージは、前記制御信号、前記温度信号および前記検知信号の内の少なくとも１を受信し、それに応じて前記第２のゲインを変化させ、前記第２の増幅ステージは、直接的に前記電源電圧入力ポートと結合している。

本発明によると、多重ステージ増幅回路操作方法を有し、該方法は、第１のゲインを有しＲＦ入力信号から導かれる信号およびＲＦ入力信号の内の１を受信して増幅する第１の増幅ステージを提供し、前記ＲＦ入力信号から導かれる信号および前記ＲＦ入力信号の内の１を前記第１の増幅ステージを用いて増幅して第１の増幅信号を形成し、第２のゲインを有し前記第１の増幅信号から導かれる信号および前記第１の増幅信号の内の１を受信する第２の増幅ステージを提供し、前記電源電圧を前記第２の増幅ステージに前記電源電圧のポテンシャルと前記第２の増幅ステージによって受信されたものとの間の実質的な電圧降下なしに供給し、かつ前記第１の増幅信号から導かれる信号と前記第１の増幅信号を、前記第２の増幅ステージを用いて増幅してＲＦ出力信号を形成する工程を有するとともに、前記ＲＦ入力信号から導かれる信号および前記ＲＦ入力信号の内の１の増幅は、温度、電源電圧揺らぎおよび制御信号の大きさの少なくとも１に対する前記第１の増幅ステージの補償工程とともに実行され、前記第１の増幅信号から導かれる信号および前記第１の増幅信号の増幅は、温度および電源電圧揺らぎの少なくとも１に対する前記第２の増幅ステージの補償の工程とともに実行される。

本発明によると、増幅のための入力信号を受信するための増幅回路を提供し、該回路は、ＲＦ入力信号を受信する入力ポート、前記ＲＦ入力信号の増幅型であるＲＦ出力信号をそこから供給する出力ポートと、制御信号を受信する制御ポートと、電源電圧を受信する電源電圧入力ポートと、前記電源電圧を受信し、かつ前記増幅回路の温度、前記電源電圧および前記調整された電源電圧の少なくとも１に依存して調整された電源電圧を供給する調整回路と、少なくとも第１の増幅ステージおよび前記第２の増幅ステージを有するとともに、ここで、前記温度信号、前記電源電圧および前記調整された電源電圧の少なくとも１が直接的フィードバック経路を用いて前記調整回路に供給され、前記第１の増幅ステージは、前記ＲＦ入力信号から導かれる信号および前記ＲＦ入力信号の１を受信し、かつ第１の増幅信号を第２の増幅ステージに供給され、前記第２の増幅ステージは、前記第１の増幅信号から導かれる信号および前記第１の増幅信号を増幅して前記ＲＦ出力信号を形成する。

本発明によると、多重ステージ増幅回路操作方法が提供されている。該方法は、ＲＦ入力信号を受信し、電源電圧を受け、制御信号を受信し、前記増幅回路の温度に関する温度信号および前記電源電圧に関する検知信号の内の少なくとも１を受信し、前記受信した電源電圧を調整して、前記受信した温度信号及び検知信号の内の１に応じて調整された電源電圧を形成し、第１のゲインを有する増幅ステージを供給し、第２のゲインを有する第２の増幅ステージを供給し、前記調整された電源電圧を、前記第１の増幅ステージおよび前記第２の増幅ステージの少なくとも１に供給し、かつ、前記受信したＲＦ入力信号から導かれた信号および前記受信したＲＦ入力信号の内の１を、前記第１の増幅ステージおよび前記第２の増幅ステージを用いて、増幅して前記受信したＲＦ入力信号から導かれる信号および受信した前記ＲＦ入力信号の１の増幅型であるＲＦ出力信号を形成する。
本発明の実施の形態の例が次の図面とともに記述される。

図１は、電力増幅回路、外部フィードバック回路および外部出力電力検出回路を用いた従来技術を示す。 図２は、電力調整回路を用いた従来技術に係る電力増幅回路を示し、前記電力増幅回路から出力したＲＦ出力信号の出力電力を制御する。 図３は、外部電流検知回路を用いる従来技術に係る電力増幅回路を示す。 図４は、本発明の第１の実施の形態に係る二重フィードバック低電力調整回路であって、３ステージのＰＡＩＣに対するものを示す。 図５は、本発明の第２の実施の形態に係るＰＡＩＣ内に形成された３ステージＲＦ電力増幅回路であって、低いＲＦ出力信号電力調整を行なう電流源フィードバック回路をもつものを表す。 図６は、本発明の第３の実施の形態に係るＰＡＩＣチップ内に形成した３ステージＲＦ電力増幅回路であって、そのチップに集積化された集積対数検出回路を表す。

発明の詳細な説明
図１は、従来技術に係る電力増幅器（ＰＡ）集積回路（ＩＣ）（ＰＡＩＣ）１０１、コンパレータ回路１０２、およびＲＦ電力検出回路１０３を示す。前記ＰＡＩＣ１０１は、ＲＦ信号を受信する入力ポート１０１ａ、そこからＲＦ出力信号を供給する出力ポート１０１ｂと、電源電圧を受ける電源電圧入力ポ−ト１０１ｄ、および制御信号を受信する制御ポート１０１ｃを有している。前記ＰＡＩＣ１０１内に設けられたのは、第１の増幅ステージ１２１、第２の増幅ステージ１２２、および第３の増幅ステージ１２３である。
各増幅ステージは、コンデンサを用いて前段の増幅ステージの入力ポートおよびコレクター端子の１と結合するベース端子を有するトランジスタを有している。コンデンサ１３１は、前記ＲＦ入力信号を前記第１の増幅ステージと接続させるために用いられ、コンデンサ１３２，１３３は、前記増幅ステージを相互に接続させるために用いられている。加えて、前記第１の増幅ステージ１２１は、そこに第１の電流源１１１を設け、前記第２の増幅ステージ１２２は、そこに第２の電流源１１２を設け、かつ、前記第３の増幅ステージは、そこに第３の電流源１１３を設けている。前記第１、第２、および第３の電流源は、第１、第２および第３のバイアス電流を、第１、第２、および第３の増幅ステージに供給するためである。より詳細には、本実施の形態に係るバイポーラトランジスタに基づいた増幅回路においては、前記第１、第２、および第３の電流は、前記３つの増幅ステージ内に設けられた前記第１、第２、および第３のトランジスタのベース端子に各々供給される。集積温度検知回路（ＩＴＳＣ）１０４はＰＡＩＣ１０１内に集積化され、内部に設けられたＰＡＩＣ１０１を有するチップの温度を検知し、前記電力増幅回路が形成された前記チップの温度に応じて、そこから第１の温度信号を供給する。前記第１の温度信号は、前記第１の電流源１１１、第２の電流源１１２および第３の電流源１１３へ供給される。

前記制御入力ポート１０１ｃは前記電流源の各々と結合し、前記電流源の各々は、そこから制御信号を受信する。各電流源は、前記制御信号および前記第１の温度信号に応じて対応する増幅ステージに供給される電流を変化させるためである。

各増幅ステージは、前記電源電圧入力ポート１０１ｄと基底ポテンシャルとの間に設けられている。トランジスタは、各増幅ステージに設けられそのコレクター端子は前記電源電圧入力ポート１０１ｄと結合し前記エミッター端子はアースされている。前記第３の増幅ステージ１２３内に設けられたトランジスタは前記出力ポート１０１ｂと結合したコレクター端子および前記第２の増幅ステージ内に設けられたトランジスタのコレクター端子に追加的に容量結合したベース端子をもっている。前記第１の増幅ステージ内に設けられたトランジスタは、コンデンサ１３１によって前記入力ポート１０１ａと容量結合しているベース端子をもつ。前記出力ポート１０１ｂは前記電源電圧入力ポート１０１ｄと追加的に結合している。

前記ＰＡＩＣ１０１はＧａＡｓ基体上に形成され、その中に設けられる検出ダイオード１０５を有する前記ＲＦ電力検出回路１０３は、前記ＰＡＩＣ出力ポート１０１ｂから出力される前記ＲＦ出力信号電流の一部を受信するため、シリコン基体上に形成される場合が良くある。前記コンパレータ回路１０２は、シリコン基体上またはＦＲ４グラスファイバ型基体上に形成され、ＲＦ出力信号電力に比例したダイオード出力電圧を受信する。残念ながら、前記ＰＡＩＣ１０１、前記ＲＦ電力検出回路および前記フィードバック回路１０２の実行のために少なくとも３つの異なる基体が用いられている。さらに、前記バイアス電流源、および温度検知回路は、しばしば他の基体に設けられている。こうして前記基体間の結合導線が、最終的な装置に要求され、そのことが組み立てられた製造費用を増大させる。

動作上、前記ＰＡＩＣ１０１の前記ＲＦ出力信号電力の安定性のために、前記ダイオード出力電圧が目標信号と比較され前記コンパレータ回路１０２はそれに応じて前記ＰＡＩＣ１０１の前記制御ポート１０１ｃへの前記制御を供給する。前記制御信号、前記第１、第２および第３のバイアス電流および前記第１の温度信号に応じて、前記ＰＡＩＣ１０１は、各増幅ステージのゲインに基づく前記ＲＦ入力信号を増幅して前記ＲＦ出力信号を供給する。

加えて、前記ＧａＡｓ電力増幅の制御のための従来の制御特性は、制御信号電圧における小さな変化に応じて出力信号電力における大きな変化に帰着させる。これは、電力増幅チップの種々の動作温度に対する電力増幅温度安定性を提供する制御ループの設計上の難題を提起する。加えて、前記ダイオード検出器の誤応答はダイオード出力信号電圧の変化速度が、低いＲＦ出力信号の電力レベルにおいて減少し、このことは、ＧＳＭのような所定の伝送機器におけるタイミング遮断（ＭＡＳＫ）の難題に帰着する。

図２に示す第２の従来技術は、ＲＦ出力信号の出力電力を制御するためのチップ外電圧調整回路２０２を実行する。電力増幅集積回路２０１は、ＲＦ入力信号を受信するための入力ポート２０１ａ、そこからＲＦ出力信号を供給する出力ポート２０１ｂ、および前記チップ外の電圧調整回路２０２からの調整された正の電源電圧を受ける調整電圧入力ポート２０１ｃを設けている。

前記調整回路２０２は、そこと接続した電源（図示せず）からの電源電圧を受ける電源電圧入力ポート２０２ｂを有する。制御ポート２０２ａが前記調整回路２０２上に設けられて制御信号を受信する。前記調整回路２０２内にはオペアンプ２０３が設けられ、前記制御信号を受信するための前記制御ポート２０２ａと接続する第１の入力ポートを有し、かつ前記オペアンプ２０３の出力ポートはＦＥＴ２０４のゲート端子と接続している。希望により、差動増幅器が前記オペアンプ２０３と同様の態様で設けられて該オペアンプ２０３と取り替えられている。前記ＦＥＴ２０４のドレインおよびソース端子は前記正電源電圧入力ポート２０２ｂと調整電源電圧出力ポート２０２ｃの間に直列に設けられている。フィードバック検知回路２０５が前記オペアンプ２０３の第２の入力ポートと前記調整電源電圧出力ポート２０２ｃとの間に設けられている。前記調整電源電圧出力ポート２０２ｃは前記調整電源電圧入力ポート２０１ｃと接続して前記調整された電源電圧を前記調整回路２０２から受信する。

同一のＰＡＩＣチップ２０１内に第１の増幅ステージ２２１、第２の増幅ステージ２２２および第３の増幅ステージ２２３が設けられている。バイポーラトランジスタを用いた電力増幅器のこの実施の態様にあっては、各増幅器ステージは、前段階の増幅ステージの入力ポートおよびコレクター端子の１と接続したベース端子を持つトランジスタを有している。前記増幅ステージ同士は、コンデンサ２３１，２３２，２３３を用いて容量結合している。コンデンサ２３１は、前記ＲＦ入力信号を前記第１の増幅ステージ２２１と接続するために用いられている。加えて、前記第１の増幅ステージ２２１はその中に第１の電流源２１１を設け、前記第の増幅ステージ２２２は、その中に第２の電流源２１２を設け、かつ前記第３の増幅ステージはその中に第３の電流源２１３を設けている。集積温度検知回路（ＩＴＳＣ）２０４は、前記ＰＡＩＣ２０１のチップ内に集積化されて、前記ＰＡＩＣ２０１の温度を検知し、前記チップの温度に応じて第１の温度信号を供給する。前記第１の温度信号は、前記第１の電流源２１１、前記第２の電流源２１２および第３の電流源２１３に供給される。

各電流源は、前記受信した第１の温度信号に応じて各増幅ステージに供給されるバイアス電流を変化させる。各増幅ステージは前記調整回路２０２から前記調整された電源電圧を受けるための前記調整電源電圧入力ポート２０１ｃと基底ポテンシャルとの間に設けられている。各増幅ステージ内の各トランジスタは前記調整電源電圧入力ポート２０１ｃと接続したコレクター端子およびアースされたそのエミッター端子とを有する。前記第３の増幅ステージ２２３を形成するトランジスタは、前記ＰＡＩＣ出力ポート２０１ｂと結合したそのコレクター端子を有する。前記第１の増幅ステージ２２１内に設けられたトランジスタのベース端子は、コンデンサ２３１を用いて前記ＰＡＩＣ入力ポート２０１ａと容量結合したそのベース端子をもつ。前記ＰＡＩＣ出力ポート２０１ｂは前記修正された正の電源電圧入力ポート２０１ｃに追加的に結合している。

前記調整器ＩＣ２０２は、低ドロップアウト調整回路を、前記ＰＡＩＣ２０１の前記増幅ステージ内に設けたトランジスタのコレクター端子と直列に採用している。前記調整回路内に設けられた前記ＦＥＴ２０４は典型的には、シリコンＰＭＯＳトランジスタの形態であり、該トランジスタは、前記ＯｐＡｍｐ２０３と連結し、特定のバンド幅の補償された調整電源電圧を、前記ＰＡＩＣ２０１の前記増幅ステージに供給する。前記ＰＡＩＣの前記増幅ステージは典型的には、前記調整回路２０２から分離したＧａＡｓ基体上に形成される。前記増幅ステージの各々を形成する前記トランジスタの前記コレクター端子への低抵抗信号経路を提供する前記調整器ＩＣ２０２の低いオン抵抗および前記高飽和電流に起因して、大きい面積のＰＭＯＳチップが、前記調整器ＩＣ２０２の実行のために使用され、高い製造コストおよび高い全体的なモジュールサイズに帰着する。残念ながら、前記調整回路ＩＣ２０２のサイズおよび調整ＩＣ回路技術要求によって、前記増幅ステージの弱い断熱特性とともに、前記調整器ＩＣ２０２が、前記ＰＡＩＣ２０２と同一のチップ上への集積化を阻害している。

第３の従来技術は、前記ＰＡＩＣ３０１を形成する回路素子によって消費された電流を検知するためのチップ外電流検知ＩＣ３０２を使用するものであって、図３に示されている。前記検知ＩＣ３０２は、前記ＰＡＩＣ３０１から分離したチップ上に形成される。入力ポート３０１ａは前記ＰＡＩＣ３０１上に形成されＲＦ入力信号を受信する。出力ポート３０１ｂはそこから増幅されたＲＦ出力信号の態様で前記入力信号の増幅型を供給するために提供され、電圧入力ポート３０１ｄは、前記ＰＡＩＣ上に設けられ、それと接続した電源（図示せず）からの電源電圧を受ける。

前記電流検知ＩＣ３０２は電源電圧入力ポート３０２ａを備えて、そこと接続した電力源（図示せず）からの電圧を受信する。検知抵抗器３０４は、前記電圧入力ポート３０２ａと縮小電圧出力ポート３０２ｃとの間に設けられている。前記縮小電圧出力ポート３０２ｃは前記ＰＡＩＣの前記出力ポート３０１ｂと接続して、前記第３の増幅ステージへ縮小電源電圧を供給する。差異検知増幅器３０３が前記検知ＩＣ３０２内に設けられ、その入力ポートが前記検知抵抗器３０４と並列に設けられて、その電圧低下を測定している。前記差異検知増幅器３０３の出力ポートは、検知信号出力ポート３０２ｂと結合して、そこから検知信号を供給する。第３の増幅ステージ３２３がより大きな電流を引き出す際に、前記検知抵抗器において前記電圧の低下が増える。

検知信号入力ポート３０１ｅも設けられ前記検知信号出力ポート３０２ｂとチップ外で接続している。前記ＰＡＩＣ３０１内には、第１の増幅ステージ３２１、第２の増幅ステージ３２２、および前記第３の増幅ステージ３２３が設けられている。バイポーラトランジスタを用いる電力増幅器の実施の形態において、各増幅ステージは、前段階の増幅ステージの入力ポートおよびコレクター端子の１と容量結合したベース端子をもつトランジスタを有している。コンデンサ３３１，３３２，３３３が設けられて前記増幅ステージの容量結合を容易化する。コンデンサ３３１は前記ＲＦ入力信号を前記第１の増幅ステージと接続させる。加えて、各増幅ステージには、第１の電流源３１１、第２の電流源３１２および第３の電流源３１３が設けられ、第１、第２、および第３のバイアス電流を供給する。前記第１、第２、第３のバイアス電流は、前記３つの増幅ステージ内に設けられた第１、第２および第３のトランジスタの前記ベース端子に供給される。集積温度検知回路（ＩＴＳＣ）３０４は、前記ＰＡＩＣ３０１のチップ内に集積化されて、前記チップの温度を検知し該チップの温度に応じた第１の温度信号を供給する。前記第１の温度信号は、前記第１の電流源３１１、第２の電流源３１２および第３の電流源３１３に供給される。前記制御ポート３０１ｃは前記電流源の各々と接続して前記制御信号を受信する。

各電流源は、前記受信した温度信号、制御ポート３０１ｃから受信した前記制御信号および前記検知信号入力ポート３０１ｅを通って前記チップ外検知ＩＣ３０２から受信した検知信号に応じて各増幅ステージに供給された電流を変化させる。前記第１の増幅ステージ３２１および前記第２の増幅ステージ３２２は前記正電源電圧入力ポート３０１ｄと基底状態との間に設けられ、前記正電源電圧入力ポート３０１ｄは、そこと接続した前記電源（図示せず）からの正の電源電圧を受ける。第２のトランジスタは、前記第２の増幅ステージ３２２内に設けられ、コンデンサ３３３を用いて、前記第３の増幅ステージ３２３内に設けられた前記第３のトランジスタの前記ベース端子と容量結合するそのコレクター端子をもつ。前記第３の増幅ステージ３２３内に設けた第３のトランジスタのコレクター端子は、前記出力ポート３０１ｂおよび前記縮小電圧出力ポート３０２ｃと接続している。

図３に示されたこの従来技術の回路も、前記検知抵抗器３０４を通した前記電流検知法を使用するものであって、本質的な動作限界を持っている。第１の限界は、前記検知ＩＣ３０２に設けた前記検知抵抗器３０４によって実現した電圧降下は、全ＲＦ出力信号電力レベルに対する前記ＰＡＩＣ３０１の動作効率の損失を伴う前記検知ＩＣ３０２に帰着する点にある。この非効率を最小限化するためには、前記検知抵抗器３０４は、低い抵抗値をもたせて、実質的な電圧降下が前記トランジスタの前記コレクター端子に供給されるＤＣポテンシャルと前記ＰＡＩＣ出力ポート３０１ｂに供給される前記ＤＣポテンシャルの間では実現されないようにする。しかしながら、前記検知抵抗器３０４のそのような前記抵抗値の結果として、それに伴う製造公差と動作範囲の双方の問題がＰＡＩＣ動作に関連してくる。さらに、前記検知抵抗器３０４の前記低い抵抗値のために、前記製造公差は、１の製造された検知ＩＣ装置から他のものへの与えられた制御電圧に対する検出された出力信号の電力レベルにおける相違に帰着する。加えて、前記小さい抵抗値は、低い出力信号電力レベルでは出力信号電力の正確さに影響を与える。前記検知抵抗器３０４において実現される極端に低い電圧降下とこの電圧降下を正確に測定する前記検知増幅器３０３の能力によるからである。検知ＩＣ装置間の製造公差の結果として、同一の制御信号に対する、異なる大きさの検知信号は、前記検知抵抗器における製造公差に起因する。

図４は、本発明の第１の実施の形態に係る二重フィードバック・低電力調整回路であって、３段階電力増幅集積回路（ＰＡＩＣ）４０１を示す。前記ＰＡＩＣ４０１は、好ましくは、調整回路４０５をその中に集積化し、縮小チップ面積の調整回路の形態であり、前記ＰＡＩＣ４０１と同一のチップ内に形成されている。前記ＰＡＩＣ４０１は、ＲＦ入力信号を受信する入力ポート４０１ａ、ＲＦ出力信号を供給する出力ポート４０１ｂ、電源電圧を受ける電源電圧入力ポート４０１ｄ、および外部源（図示せず）からの制御信号を受信する制御ポート４０１ｃを備えており、前記ＲＦ出力信号は、前記出力ポート４０１ｂからの前記ＲＦ入力信号の増幅型の形態である。

電圧検知回路４０６は、好ましくは、前記電圧入力ポート４０１ｄと前記集積調整回路４０５との間に直列に設けられ、そこでは、前記集積調整回路は好ましくは集積化されたコンパクトな低いドロップアウト（ＬＤＯ）電圧調整回路の形態である。好ましくは、前記電圧検知回路４０６は、前記ＰＡＩＣ４０１と同一のチップ上に形成される。前記集積調整回路４０５は前記電圧入力ポート４０１ｄから前記電源電圧を受け、そこから調整された電源電圧を供給する。前記電圧検知回路４０６は検知された前記電源電圧のポテンシャルに応じて電圧検知信号を供給する。

好ましくは、前記集積調整回路４０５内には、演算増幅器（オペアンプ）４０３が設けられ、前記制御ポート４０１ｃと結合した第１の入力ポートを有し、前記制御信号を受信する。希望する場合には、前記オペアンプは、差動増幅器で置き換えら得る。前記オペアンプ４０３の出力ポートは、ＦＥＴ４０４のゲート端子と接続する。前記ＦＥＴ４０４のドレインおよびソース端子は、前記電圧検知回路４０６と第１の増幅ステージ４２１内に設けた第１のトランジスタおよび第２の増幅ステージ４２２内に設けられた第２のトランジスタの前記コレクター端子に形成された接合点４０４ａとの間に直列に設けられている。前記オペアンプ４０３の第２の入力ポートは第１の加算回路４０７の出力ポートと接続している。前記第１の加算回路４０７の第１の入力ポートは、前記ＦＥＴ４０４の前記ドレインおよびソース端子の１つと前記第１および第２の増幅ステージ４２１，４２２内に各々設けられた前記第１および第２のトランジスタの前記コレクター端子との間に形成された前記接合点４０４ａに接続するためである。前記第１の加算回路４０７の第２の入力ポートは前記電圧検知回路４０６からの前記電圧検知信号を受信するためである。接合点４０４ａは前記集積化された調整回路４０４からの前記調整電源電圧を受ける。

前記第１の増幅ステージ４２１および前記第２の増幅ステージ４２２に加えて、第３の増幅ステージ４２３が前記ＰＡＩＣ４０１内に設けられ、同じチップ上にそれとともに集積化されている。バイポーラトランジスタを用いる本実施の形態に係る電源増幅回路において、各増幅ステージは前段の増幅ステージの入力ポートおよびコレクター端子の１と容量結合を用いて接続するベース端子を持つトランジスタを有する。コンデンサ４３１，４３２，４３３は、容量結合を容易化するために設けられている。コンデンサ４３１は、前記ＲＦ入力信号の前記ＰＡＩＣ４０１への容量結合のために、前記入力ポート４０１ａと前記第１の増幅ステージ４２１との間に設けており、第２および第３のコンデンサ４３２，４３３は前記第２および第３の増幅ステージと容量的に相互に結合するように作動する。加えて、前記３つの増幅ステージは、その中に、第１の電流源４１１、第２の電流源４１２および第３の電流源４１３を設けて、第１、第２、第３のバイアス電流を、第１、第２、第３のトランジスタの前記ベース端子に各々供給する。前記３つの増幅ステージは、このようにして、前記第１、第２、および第３のバイアス電流に応じて、第１、第２および第３のゲインを各々備えている。

集積温度検知回路（ＩＴＳＣ）４０８が、前記ＰＡＩＣ４０１と同一チップ内に集積化され、前記チップの温度を検知し、その温度に応じて、少なくとも１の温度信号を供給する。少なくとも１の前記温度信号は、第１の温度信号および第２の温度信号の形態にあり、前記第１の温度信号は、前記第１の電流源４１１および前記第２の電流源に供給され、前記第２の温度信号は、前記第１の加算回路４０７の第３の入力ポートに供給される。前記ＰＡＩＣ出力ポート４０１ｂは追加的に前記正の電圧入力ポート４０１ｄと接続してＤＣバイアス電圧を受けて前記第３のトランジスタのコレクター端子にバイアスをかける。

前記第１、第２および第３の電流源が追加的に前記制御ポート４０１ｃと接続して前記制御信号を受ける。前記第１の電流源４１１および前記第２の電流源４１２は、前記受信した第１の温度信号、前記電圧検知信号および前記制御信号に応じて、前記第１および第２の増幅ステージに供給されたそれらのバイアス電流を変化させる。前記第３の電流源４１３は、前記制御ポート４０１ｃに接続されて好ましくは、前記制御信号に応じてのみその大きさを変化させる。

前記ＰＡＩＣチップの温度変化に起因する出力信号電力を補償するために、間接的フィードバックループが採用され、それが、前記第１および第２の増幅ステージを温度に対して補償して、前記出力ポート４０１ｂで固定したＲＦ出力信号電力を維持する。使用に際して、前記第３の増幅ステージの前記第３のゲインに起因して前記チップの加熱が生ずるので、前記第３の増幅ステージによって散逸される前記電力に応じて前記ＰＡＩＣチップの温度が上昇する。この温度変化は、前記ＩＴＳＣ４０８によって生じた前記第１および第２の温度信号に反映される。このようにして、前記第１および第２の増幅ステージは、予め補償された信号を前記第３の増幅ステージの入力ポートに供給して、電源の変化とＰＡＩＣチップの温度変化の双方のために前記第３の増幅ステージへの前記入力信号を予め補償する。さらに、もし、前記ＰＡＩＣチップが、外部の熱源からの加熱を被ると、前記第３の増幅ステージへ供給された予め補償した信号がこの加熱を反映する。

使用に際しては、ランプ電圧の形態の制御信号は、前記制御ポート４０１ｃに印加される。前記制御信号は、望まれる目標のＲＦ出力信号電力を、前記ＰＡＩＣ４０１内にある前記増幅ステージの前記第１、第２、および第３のゲインを制御することによって達成するためのものである。前記ランプ電圧は、２つの手段を通して前記多段ＰＡＩＣのゲインを変化させることによって、前記ＰＡＩＣ４０１に対して広いダイナミックレンジ動作を提供する。ゲイン制御の第１次手段は、前記制御ポート４０１ｃから受信した前記制御信号に基づいて、接合点４０４ａに供給される前記調整電源電圧の変化を通して行うものである。ゲインの変化の第２次手段は、３つの前記電流源４１１，４１２および４１３の各々から供給される前記バイアス電流の修正を通して達成され、前記３つのバイアス電流は制御ポート４０１ｃで受信される前記制御信号のパラメータに比例している。前記第１の増幅ステージ４２１および第２の増幅ステージ４２２の調整回路４０５制御は、前記第１および第２のトランジスタの前記コレクター端子での前記電圧の平方に比例する精密なＲＦ信号電力制御を提供する。この精密に制御されたＲＦ信号電力は、前記第３の増幅ステージ４２３に入力し、さらに、前記第３の増幅ステージを用いて、制御された態様で、第３の電流源４１３および第３のトランジスタ４２３の動作を通じて増幅される。前記調整回路４０５の存在は、前記第１および第２の増幅ステージから出力されるＲＦ信号電力に帰着し、該ＲＦ信号電力は、正確に知られかつ前記電源電圧入力ポート４０１ｄで生じる電源電圧変化と独立である。しかしながら、前記第３の増幅ステージで生ずる電源電圧変化の影響を補償するために、前記検知回路４０６が採用されて、前記調整回路４０５に設けられた前記第１の加算回路４０７に前記検知信号を供給する。前記第３の増幅ステージに供給された前記入力信号は、前記低いドロップアウト（ＬＤＯ）を削減し、そのことは前記第３のステージの前記ゲインを一定に維持する。前記ＰＡＩＣチップの温度を検知することは、前記調整回路４０５に対する更なる補償因子を提供する。前記温度を検知することは、前記第３の増幅ステージ４２３で生ずる前記ＲＦ信号電力入力から温度変動を除去する。加えて、前記第１および第２の電流源への前記温度信号を希望によって供給することによって、前記ＰＡＩＣ４０１の前記温度および電圧効果の微調整を達成する。

このようにして、前記第３の増幅ステージに供給されるＲＦ信号電力は連続的に補償され、前記調整回路４０５を用いて、前記コレクター端子電圧と同様に前記第１および第２のバイアス電流を変化させることによって望ましいＲＦ出力信号電力を維持する。前記第３のステージトランジスタベース電流は、前記制御信号ランプ電圧に比例してゆっくりと変化し、消費される電流を低い信号電力に最小化かつ高い電力で前記ベース端子を十分に駆動し、こうして望ましいダイナミックレンジを達成する。これは、ＲＦ出力信号電力に関係する制御信号の検査のための簡単化された検査要件と同様に前記最終的な電力ステージの調整の必要性を除去することによって、都合の良いことには、チップ面積およびモジュールサイズにおける実質的な削減に帰着する。さらに、都合の良いことには、削減された出力信号電力レベルのために、削減された熱的な負担が実現し、改良されたＰＡ増幅効果が達成される。前記チップ面積における実質的な削減は、前記調整回路４０５内に用いられたより小さい面積のＦＥＴ４０４に起因するものである。前記第１および第２の増幅ステージのみが前記調整電源電圧を用いて調整され、前記高電力第３増幅ステージを含まないので、前記ＦＥＴ４０４は、より小さいサイズをもっている。前記第３の増幅ステージへの前記電源電圧を調整する際に、より一層大きな面積を持つＦＥＴ装置が用いられて、この第３の増幅ステージのより高い電力要求を取り扱う。いわゆる当業者には既知であるが、前記第３の、または最終の増幅ステージは、典型的には調整された電源電圧がそこに供給される。

図５は、本発明の第２の実施の形態に係る電流源フィードバック回路を示し、該回路は、３段階電力増幅器集積回路（ＰＡＩＣ）５０１のための低いＲＦ出力信号電力調整器を有する。前記ＰＡＩＣ５０１は、好ましくは、その中に、調整回路５０５を、縮小チップ面積調整回路の形態を有するように集積化され、それは、前記ＰＡＩＣ５０１と同じ基体内に形成されている。前記ＰＡＩＣ５０１は、ＲＦ入力信号を受信するＰＡＩＣ入力ポート５０１ａと、そこから増幅されたＲＦ出力信号を供給するＰＡＩＣ出力ポート５０１ｂと、電源電圧を受ける電圧入力ポート５０１ｄと、外部源（図示せず）から制御信号を受信する制御ポート５０１ｃとが設けられている。

電圧検知回路５０６は、好ましくは前記ＰＡＩＣ５０１と同一のチップ上に集積化され、前記供給電圧入力ポート５０１ｄと前記集積調整回路５０５との間に直列に設けられている。前記集積調整回路５０５は、前記電源電圧を前記電源電圧入力ポート５０１ｄを通して受け、調整された電源電圧をそこから供給する。前記電圧検知回路５０６は、検知信号をそこから供給する。

前記集積調整回路５０５内には、オペアンプ５０３が設けられ、前記制御ポート５０１ｃと接続した第１の入力ポートを有し、前記制御信号を受信する。希望すれば、前記オペアンプは、差動増幅器と置き換えることができる。前記オペアンプ５０３の出力ポートは、ＦＥＴ５０４のゲート端子と接続する。前記ＦＥＴドレインおよびソース端子は、前記電圧検知回路５０６と、第１の増幅ステージ５２１内に設けられた第１のトランジスタおよび第２の増幅ステージ５２２内に設けられたコレクター端子の間に形成された接合点５０４ａとの間に直列に設けられている。前記オペアンプ５０３の第２の入力ポートは、フィードバック検知回路５０７の出力ポートと接続している。前記フィードバック検知回路５０７の入力ポートは、第１の増幅ステージおよび第２の増幅ステージ内に各々設けられた前記第１および第２のトランジスタの前記コレクター端子と、前記ＦＥＴ５０４のゲートおよびドレイン端子の１との間に形成された接合点に接続する。

前記第１の増幅ステージ５２１と前記第２の増幅ステージ５２２に加えて、第３の増幅ステージ５２３が、前記ＰＡＩＣ５０１内に設けられ、同じのチップ上にそれとともに集積化されている。各増幅ステージは、容量結合を用いて、前段の増幅ステージの入力ポートとコレクター端子の１と接続するベース端子を有するトランジスタを有している。コンデンサ５３１，５３２，５３３は、前記容量結合を容易化するために設けられている。コンデンサ５３１は、前記前記入力ポート５０１ａと前記第１の増幅ステージ５２１との間に設けられ、静電容量的に前記ＲＦ入力信号を前記第１の増幅ステージに接続する。加えて、前記増幅ステージは、各々その中に、第１の電流源５１１、第２の電流源５１２、および第３の電流源５１３と有し、各々第１、第２、第３のバイアス電流を前記第１、第２、および第３のトランジスタの前記ベース端子に各々供給する。前記３つの増幅ステージは、こうして、第１、第２、および第３のゲインを、前記第１、第２、および第３のバイアス電流に応じて、各々備えている。

集積温度検知回路（ＩＴＳＣ）５０８は、前記ＰＡＩＣ５０１のチップ内に集積化されて、前記チップの温度を検知し、かつそこから、前記チップの温度に応じて少なくとも１の温度信号を供給する。前記少なくとも１の温度信号は、第１の温度信号の形態をしており、そこでは、前記第１の温度信号は、前記第１の電流源５１１、第２の電流源５１２および前記第３の電流源５１３に供給される。前記第３の電流源５１３は、加えて前記制御ポート５０１ｃと接続して、前記制御信号を受信し、かつ、前記電圧検知回路５０６と接続して、前記電圧検知信号を受信する。前記出力ポート５０１ｂは、加えて、前記電源電圧入力ポート５０１ｄと接続して、前記第３の増幅ステージ５２３内に設けられた前記第３のトランジスタの前記コレクター端子のためにＤＣバイアス電圧をそこから受ける。

前記第１および第２の電流源は、前記第１および第２の増幅ステージに供給されたそれらの第１および第２のバイアス電流を、前記受信した第１の温度信号に応じて変化させる。前記第３の電流源は、その第３のバイアス電流を前記第１の温度信号、前記制御信号および前記電圧検知信号に応じて変化させる。

前記ＰＡＩＣチップの温度変化に起因するＲＦ出力信号電力の変動を補償するため、直接的なフィードバック経路が使用され前記温度信号を全ての３つの電流源に供給する。電源電圧の変化に起因するＲＦ出力信号電力変動を補償するために、前記第１および第２の増幅ステージは、前記調整された電源電圧を受ける。こうして、前記第１および第２の増幅ステージは、部分的に予め補償された信号を前記第３の増幅ステージに供給する。使用に際して、前記第３の増幅ステージの第３のゲインに起因して、前記チップの加熱が生ずるので、前記ＰＡＩＣチップの温度が、前記第３の増幅ステージによって散逸した前記電力に応じて増加する。この温度変化は、前記ＩＴＳＣ５０８によって生成された前記温度信号に反映される。

この実施の形態は、また、前記第３のステージから伝播する前記ＲＦ出力信号の補償のために前記第１の実施の形態で開示したものと同様の技術を採用するが、加えて、前記電圧検知信号の形態をしたフィードバック信号を使用する。前記第１の実施の形態で実行したように、ランプ電圧が前記制御ポート５０１ｃに印加されて、前記第３電流源５１３から前記第３の増幅ステージ５２３に供給される前記第３の電流の大きさを制御する。前記電圧検知信号は、加えて、前記第３電流源に供給されて、前記第３の増幅ステージから出力する前記ＲＦ出力信号を保証して電源電圧を変化させる。

使用に際して、ランプ電圧の形態をした制御信号が前記制御ポート５０１ｃに印加される。前記制御信号は、前記ＰＡＩＣ５０１内の前記増幅ステージの前記第１、第２、および第３のゲインを制御することによって、望ましい目標ＲＦ出力信号電力を達成するために使用される。前記ランプ電圧は、２つの手段を通して前記多段ＰＡＩＣのゲインを変化させることによって、前記ＰＡＩＣ５０１のための広いダイナミックレンジの動作を提供する。ゲイン制御の第１次の手段は、前記制御ポート５０１ｃから受信した前記制御信号に基づいて、接合点５０４ａに供給された前記調整された電源電圧の変化を通してである。ゲイン制御の前記第２次の手段は、前記３つの電流源５１１，５１２，および５１３の各々から供給されるバイアス電流の修正を通して達成され、前記３つのバイアス電流は、前記制御信号のパラメータに比例する。前記第１の増幅ステージ５２１および第２の増幅ステージ５２２の調整回路５０５の制御は、前記第１および第２のトランジスタの前記コレクター端子の電圧の平方に比例する精密な電力制御を提供する。この精密に制御されたＲＦ信号電力は、前記第３の増幅ステージ５２３に入力し、かつ、さらに第３の電流源５１３および第３のトランジスタ５２３の動作を通した制御された態様で、前記第３の増幅ステージを用いて増幅される。前記調整回路５０５の存在は、前記第１および第２の増幅ステージから出力する出力信号電力に帰着し、その電力は精密に知られかつ前記電源電圧入力ポート５０１ｄで生ずる電源電圧変動と独立となる。しかしながら、前記第３の増幅ステージで生ずる電源電圧変動の効果を補償するために、前記検知回路５０６が採用され、それは、前記第３のゲインの微調整のために前記検知信号を前記第３の電流源５１３に供給する。前記第３の電流源に供給される前記入力信号は、前記調整回路５０５の要求されたサイズを、低いドロップアウト（ＬＤＯ）回路の形態で縮小し、前記第３のステージのゲインを定数に維持する。前記ＰＡＩＣチップの前記温度を検知することは、３つの電流源に対する最終的な補償因子を提供する。前記温度を検知することは、前記出力ポート５０１ｂから出力する前記ＲＦ信号電力からの温度変動を除去する。

前記第２の実施の形態のこの回路の実行は、都合のよいことには、チップおよびモジュールサイズにおける実質的な縮小に帰着する。前記チップ面積における実質的な縮小は、前記調整回路内で使用されるより小さな面積のＦＥＴからの結果である。前記ＦＥＴが、より小さいサイズをもつのは、前記第１および第２の増幅ステージのみが前記調整電源電圧を用いて調整され、より高い電力を持つ第３の増幅ステージは調整されないからである。前記第１および第２の増幅ステージの縮小された電流の要求のために、前記調整回路は、小さなチップ面積を占める。前記第３の増幅ステージへの前記電源電圧の調整において、より大きいチップの面積のＦＥＴが前記第３の増幅ステージのより高い前記電力要求を取り扱うために用いられることは、いわゆる当業者には既知である。さらに、前記第２の実施の形態は、単純化された較正要求、削減された熱的負荷、および改良された増幅効果を、縮小されたＲＦ出力信号電力レベルにおいて提供する。

図６は、本発明の第３に実施の形態に係る検出回路であって、集積対数検出回路６１０の形態であって、３段階電力増幅集積回路（ＰＡＩＣ）６０１と結合して設けられている。本発明の前記第３の実施の形態は、集積調整回路６０５を有し、縮小化されたチップ面積調整回路の形態であって、前記ＰＡＩＣ６０１と同一の基体に形成されている。前記ＰＡＩＣ６０１は、入力ポート６０１ａを備え、ＲＦ入力信号を受信し、ＰＡＩＣ出力ポート６０１ｂは、ＲＦ出力信号の形態でのＲＦ入力信号の増幅型を供給する。電源電圧入力ポート６０１ｄが設けられて電源電圧を受け、制御ポート６０１ｃがその中に設けられて外部源（図示せず）からの制御信号を受信する。

前記集積調整回路６０５は、好ましくは前記ＰＡＩＣ６０１と集積化され前記電源電圧入力ポート６０１ｄと接続して、そこと接続した電源（図示せず）から受けた電源電圧をそこから受ける。前記集積調整回路６０５は、調整された電源電圧をそこから接合点６０４ａに供給する。前記集積調整回路６０５内には、オペアンプ６０３が設けられ、前記制御ポート６０１ｃと接続した第１の入力ポートを有し、前記制御信号を受信する。前記オペアンプ６０３の出力ポートは、ＦＥＴ６０４のゲート端子と接続する。前記ＦＥＴのドレインおよびソース端子は、前記電源電圧入力ポート６０１ｄと第１の増幅ステージ６２１内に設けた第１のトランジスタおよび第２の増幅ステージ６２２内に設けた第２のトランジスタのコレクター端子との間に形成した接合点６０４ａのコレクター端子との間に直列に設けられている。前記オペアンプ６０３の第２の入力ポートがフィードバック検知回路６０７の出力ポートと接続している。前記フィードバック検知回路６０７の入力ポートが、前記第１および第２のトランジスタの前記コレクター端子と前記ＦＥＴ６０４の前記ソースおよびドレイン端子の１との間に形成された前記接合点６０４ａと接続している。

前記第１の増幅ステージ６２１および前記第２の増幅ステージ６２２に加えて、第３の増幅ステージ６２３が前記ＰＡＩＣ６０１内に設けられそれとともに、その同じチップに集積化されている。バイポーラトランジスタを用いる本実施の形態に係る電力増幅器において、各増幅ステージは、容量結合を用いて、前段の増幅ステージの入力ポートおよびコレクター端子の１と接続しているベース端子をもつトランジスタを有している。コンデンサ６３１，６３２，６３３は、前記容量結合を容易化するために設けられている。コンデンサ６３１は、前記入力ポート６０１ａと前記第１の増幅ステージ６２１との間に設けられて前記第１の増幅ステージ６２１へ前記ＲＦ信号の容量接続をする。加えて、前記第１、第２および第３の増幅ステージは、その中に、各々、第１の電流源６１１、第２の電流源６１２、および第３の電流源６１３を設けて、第１、第２および第３のバイアス電流を増幅ステージ内に設けた第１、第２および第３のトランジスタのベース端子に供給する。

集積温度検知回路（ＩＴＳＣ）６０８は、前記ＰＡＩＣチップ６０１内に集積化されて、前記ＰＡＩＣチップ６０１の温度を検知し、温度信号を供給する。前記温度信号は、前記第１の電流源６１１、第２の電流源６１２、および前記第３の電流源６１３に供給される。前記第３の電流源６１３は、加えて前記制御ポート６０１ｃと接続して前記制御信号を受信する。前記出力ポート６０１ｂは、加えて前記電源電圧入力ポートと接続してＤＣバイアス電圧をそこから受ける。このＤＣバイアス電圧は、前記第３の増幅ステージ６２３内に設けた前記第３のトランジスタのコレクター端子に供給されている。

前記集積対数検出回路６１０は、前記ＰＡＩＣ出力ポート６０１ｂと接続し、前記ＲＦ出力信号からの電流の一部を受信する。前記集積対数検出回路６１０内には、第１、第２および第３の入力ポートおよび出力ポートをもつ第２の加算回路６０９が設けられている。前記第２の加算回路６０９の前記出力ポートは、前記第３の電流源と接続してそこへの出力レベル信号の形態をしたフィードバック信号を供給する。

第１の差動増幅器６４１は、前記集積対数検出回路６１０に設けられ、その出力ポートは、前記第２の加算回路６０９の前記第１の入力ポートと接続している。前記第１の差動増幅回路６４１の前記入力ポート間には、第１の検知抵抗器６５１が設けられており、そこでは、前記第１の差動増幅回路６４１の第１の入力ポートが、前記ＰＡＩＣ出力ポート６０１ｂと接続し、前記第１の差動増幅回路６４１の第２の入力ポートは第１の検知トランジスタ６６１のコレクター端子と接続し、そのエミッター端子はアースされている。前記第１の検知トランジスタ６６１のベース端子は、前記ＰＡＩＣ出力ポート６０１ｂと接続したコレクター端子およびアースされたエミッター端子を有する電流ミラートランジスタ６６０のベース端子と接続している。

第２の差動増幅回路６４２は前記集積対数検出回路６１０に設けられ、その出力ポートは、前記第２の加算回路６４１の前記第２の入力ポートと接続している。前記第２の差動増幅器６４２の前記入力ポート間に第２の検知抵抗器６５２が設けられており、そこには、前記第２の差動増幅器の第１の入力ポートが、前記ＰＡＩＣ出力ポート６０１ｂと接続し、前記第２の差動増幅器６４２の第２の入力ポートが第２の検知トランジスタ６６２のコレクター端子と接続し、そのエミッター端子はアースされている。前記第２の検知トランジスタ６６２のベース端子は、また、前記電流ミラートランジスタ６６０のベース端子と接続している。

第３の差動増幅回路６４３が前記集積対数検出回路６１０内に設けられ、その出力ポートが前記第２の加算回路６４１の前記第３の入力ポートと接続する。前記第３の差動増幅器６４３の前記入力ポート間に、第３の検知抵抗器６５３が設けられ、前記第３の差動増幅器６４３の第１の入力ポートは、前記ＰＡＩＣ出力ポート６０１ｂと接続し、前記第３の差動増幅器６４２の第２の入力ポートは、第３の検知トランジスタ６６３のコレクター端子と接続し、そのエミッター端子はアースされている。前記第３の検知トランジスタ６６３のベース端子は、また、前記電流ミラートランジスタ６６０の前記ベース端子と接続する。

前記第１および第２の電流源は、前記温度信号に応じて、前記第１および第２の増幅ステージに設けられた前記第１および第２のトランジスタに供給されるそれらのバイアス電流を変化させる。前記第３の電流源は、前記温度信号、前記制御信号および前記集積対数検出回路６１０から受信したフィードバック信号に応じてその第３のバイアス電流を変化する。

前記第３の実施の形態は、都合の良いことには、前記出力ポート６０１ｂからのＲＦ出力信号電力検知に基づいて直接的なフィードバックループを付け加える。前記第１および第２の実施の形態に示されているように、電圧調整回路は前記第１および第２の増幅ステージへの調整された電源電圧を、その前記トランジスタの前記コレクターおよびドレイン端子の１に供給して、前記第３の増幅ステージの電源電圧におけるＲＦ信号レベルの変動を補償する。こうして、前記第１および第２の増幅ステージは、電源電圧の変動の間に安定性を提供する調整された電源電圧が供給される。

前記第１および第２の実施の形態と異なり、前記第３の実施の形態は、前記ＤＣ結合検知トランジスタ６６１，６６２，６６３および前記電流ミラートランジスタ６６０であって、前記集積対数検出回路６１０に選択的に埋め込まれているものを用いて、前記第３の増幅ステージ６２３に設けられた前記第３のトランジスタの前記コレクター電流の一部を検知する。前記検知されたコレクター電流は、ＲＦ出力信号電力に比例する。第１、第２および第３のフィードバックトランジスタを用いる前記３つの電流ミラー回路は、前記出力ＲＦ信号電力に比例する入力電圧を受ける。

検知トランジスタ６６１，６６２，６６３を使用する前記３つの電流ミラー回路は、３つの十個組抵抗器の差がある検知抵抗器６５１，６５２，６５３を採用して、前記第３の実施の形態で示したように、前記３ステージのＰＡＩＣの広いダイナミックレンジにわたって、ＲＦ出力信号電力感度を提供する。前記３つの差動増幅回路６４１，６４２，６４３からの前記出力信号は、都合の良いことには、前記第２の加算回路６０９を用いて相互に加算され、前記第３の増幅ステージ６１３および希望により前記第１および第２の増幅ステージに戻る前記フィードバック信号を形成する。当然、前記集積対数検出回路は、３つの差動増幅器および３つの電流ミラー回路を用いることによって、３つの十個組抵抗器に限定される訳ではない。希望により、前記集積対数検出回路６１０は、動作要求に従った複数の電流ミラー回路を備える。

前記ＰＡＩＣチップの温度の変化に起因するＲＦ出力信号電力を補償するために、直接的フィードバック経路を使用して、前記温度信号を全ての３つの電流源に供給する。電源電圧の変化に起因するＲＦ出力信号電力変動を補償するために、前記第１および第２の増幅ステージが、前記調整された電源電圧を受ける。こうして、前記第１および第２の増幅ステージは、部分的に予め補償された信号を前記第３の増幅ステージに供給する。使用に際し、前記チップの加熱が前記第３の増幅ステージの前記第３のゲインに起因して生じるので、前記ＰＡＩＣチップの前記温度は、前記第３の増幅ステージによって散逸した前記電力に応じて増加する。温度変動は、前記ＩＴＳＣ６０８によって生ずる前記温度信号に反映される。

使用に際し、ランプ電圧の形態にある制御信号が前記制御ポート６０１ｃに印加される。前記制御信号は使用されて、前記ＰＡＩＣ６０１内の前記増幅ステージの第１、第２および第３のゲインを制御することによって希望する目標ＲＦ出力信号電力に達する。前記ランプ電圧は、２つの手段を通して前記多段ＰＡＩＣの前記ゲインを変化させることによって前記ＰＡＩＣ６０１に対する広いダイナミックレンジ動作を供給する。ゲイン制御の前記第１次の手段は、前記制御ポート６０１ｃから受信した前記制御信号に基づいて、接合点６０４ａに供給された前記調整された電源電圧の変動を通してである。ゲイン制御の前記第２次手段は、前記３つの電流源６１１，６１２，６１３の各々から供給された前記バイアス電流の修正を通して達成され、前記第１の２つのバイアス電流は、前記温度信号に比例し、前記第３のバイアス電流は、部分的に前記制御信号に比例する。前記第１の増幅ステージ６２１および第２の増幅ステージ６２２の前記調整された電圧供給は、前記第１および第２のトランジスタの前記コレクター端子への前記電圧の前記平方に比例する精密な出力電圧制御を提供する。この精密に制御されたＲＦ信号の電力は、前記第３の増幅ステージ６２３に入力し、さらに、制御された態様で、前記第３の電流源６１３および第３のトランジスタ６２３の動作を通して、前記第３の増幅ステージを用いて増幅される。前記調整回路６０５の存在は、前記第１および第２の増幅ステージから出力され精密に知られかつ前記電源電圧入力ポート５０１ｄで生ずる電源電圧変動と独立な出力信号電力に帰着する。しかしながら、前記第３の増幅ステージにおいて生ずる電源電圧変動の効果を補償するためには、前記集積対数検出回路６１０からの前記フィードバック信号が、前記第３の増幅ステージ６２３の前記第３の電流源６１３に供給される。前記第３の電流源６１３に供給される前記入力信号は、低いドロップアウト（ＬＤＯ）回路の形態の前記調整回路６０５によって要求される前記チップ面積を削減し、前記第３のステージ定数の前記ゲインを維持する。前記ＰＡＩＣチップの前記温度を検知することは、３つの電流源に対する最終的な補償因子を提供する。前記温度を検知することは、前記出力ポート６０１ｂから出力する前記ＲＦ信号電力から温度変動を除去する。前記第３の実施の形態において、前記集積対数検出回路６１０からの前記フィードバック信号は、前記第３の電流源６１３に供給される。なぜならば、前記電圧検出回路は前記第３の電流源に検知信号を供給するためには用いられていないからである。

前記第３の実施の形態に係る回路は、都合の良いことには、前記対数検出回路６１０を使用することで出力信号電力検知を提供する回路チップに帰着する。これは、都合の良いことには縮小化されたチップおよびモジュールサイズに帰着し、そのことは、簡単化された較正要求、削減された熱的負荷および減縮されたＲＦ出力信号電力レベルでの改良された効果を提供する。前記第１および第２の増幅ステージは、調整された電源電圧がそこに供給され、かつ前記第３の増幅ステージは、非調整電源電圧がそこに供給される。このようにして、前記第３の増幅ステージは調整されないので、前記調整回路に対するチップ面積要求は非常に縮小される。これは、前記電力増幅用と同様なＩＣ内に、大きなチップ面積量を用いずに前記調整回路の集積化を可能にする。なぜならば、前記第１および第２の増幅ステージの前記縮小された電力要求のためである。さらに、この実施の形態は、現存する電流検知機構の限界を２つの方法で乗り越える。第１は、ＲＦ結合検知トランジスタの前記使用が、前記ＲＦ出力信号電力の一部の検知における抵抗損失を削減し、第２に、前記多重の十個組検知回路を並列させる前記検知設計の持つ前記ダイナミックレンジを拡張することによる。

本発明の実施の形態は、都合の良いことには、ＲＦ電力増幅回路を提供し、該回路は、前記制御ポートを通した可変のゲイン制御によるＲＦ出力信号電力の精密な制御を提供する。
本発明の実施の形態は、温度に対するＲＦ出力信号電力、および電源電圧変動に対するＲＦ出力信号電力の確実な制御、および、制御信号ポートからの前記ＲＦ出力信号電力制御を可能にする。さらに、本発明の実施の形態に係る前記制御ポートは、いわゆる当業者に既知の複数の広く受け入れられた制御回路とのインタフェースによる接続を支える。都合の良いことには、本発明の実施の形態は、演算回路が、単一のチップ上に存在することを可能にし、これによって２以上のチップ間を接続するための必要性を除去し、このことは、それらに伴う製造コストを削減する。

特定の回路設計が上記のように開示されたけれども、公知の技術および与えられた本開示内で小さな修正が予見される。例えば、検知抵抗器６５１，６５２および６５３は、十個組抵抗器とは異なる差の抵抗をもたせても良い。希望するならば、３つよりも多くまたは少ない検知抵抗器が、電力増幅動作に応じて前記対数検出回路内に用いられる。本発明の実施の形態は、また、ＬＤＭＯＳ，ＰＨＥＭＴを使用するにも当然適用可能である。
さらに希望すれば、前記フィードバック構造は、一般的に、ＦＥＴ型装置に、電圧源を電流源と置き換えることによって適用でき、そこでは、本発明の実施の形態は、電流源に向けられる。本発明の実施の形態は、ＮＰＮ型トランジスタによって示されているが、ＰＮＰ型トランジスタもまた使用可能である。

記述された本発明の実施の形態は、前記電力増幅器の電力制御に向けられている。しかしながら、本発明の実施の形態は、電力増幅制御に限定されない。これらの実施の形態に開示されたその着想および概念は、同様に、他の電力増幅器の性能指数、例えば、出力信号調和定数、線形性、スペクトル純度、および、ゆがみの制御に適用される。

多数の他の実施の形態が、本発明の主旨又は範囲を変更せずに予見できる。

符号の説明

４０１，５０１，６０１ ３段階電力増幅集積回路（ＰＡＩＣ）
４０３，５０３，６０３ オペアンプ
４０４，５０４，６０４ ＦＥＴ
４０５，５０５，６０５ 調整回路
４０６，５０６ 電圧検知回路
４２１，４２２，４２３ 増幅ステージ
５２１，５２２，５２３ 増幅ステージ
６２１，６２２，６２３ 増幅ステージ

Claims (49)

1. ＲＦ入力信号を受信する入力ポートと、
   前記ＲＦ入力信号の増幅型であるＲＦ出力信号をそこから供給する出力ポートと、
   制御信号を受信する制御ポートと、
   供給電圧を受ける供給電圧入力ポートと、
   前記電力増幅回路の温度を検知し、かつそれに応じて温度信号を供給する温度検知回路と、
   電圧電源のポテンシャルを検知し、かつそれに応じて検知信号を供給する電圧検知回路と、
   前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の１を増幅して第１の増幅ＲＦ信号を形成する第１のゲインを有する第１の増幅ステージと、
   前記第１の増幅ＲＦ信号から導かれた信号および前記第１の増幅の１を増幅して前記ＲＦ出力信号を形成する第２のゲインを有する第２の増幅ステージとを有し、
   前記第１の増幅ステージは、前記温度信号および前記検知信号及び制御信号の少なくとも１を受信しかつそれに応じて前記第１のゲインを変化させ、前記第２の増幅ステージは、前記制御信号を受信し、かつ前記温度信号および前記検知信号の少なくとも１を受信せずにそれに応じて前記第２のゲインを変化させる電力増幅回路。
2. 前記供給電圧を受けかつ調整された供給電圧を前記第１の増幅ステージに供給する電圧調整回路を有する請求項１に記載の電力増幅回路。
3. 前記供給電圧を受けかつ調整された供給電圧を前記第２の増幅ステージに供給する電圧調整回路を有する請求項１に記載の電力増幅回路。
4. 前記供給電圧を受けかつ調整された供給電圧を前記第１の増幅ステージおよび前記第２の増幅ステージの少なくとも１に供給する電圧調整回路を有する請求項１に記載の電力増幅回路。
5. 前記調整回路は、前記ドレイン端子およびソース端子の１が前記供給電圧入力ポートと接続して前記供給電圧を受け、前記ドレイン端子およびソース端子の他のものは前記第１の増幅ステージと接続して前記調整された供給電圧をそこへ供給するＦＥＴを有する請求項２に記載の電力増幅回路。
6. 前記調整回路は、オペアンプ回路を有し、前記オペアンプ回路は、第１の入力ポート、第２の入力ポート、および出力ポートを有し、その前記第１の入力ポートは、前記制御ポートと接続して前記制御信号を受信しかつその前記出力ポートは、前記ＦＥＴのゲート端子と接続する請求項５に記載の電力増幅回路。
7. 
   出力ポート、第１の入力ポート、第２の入力ポートおよび第３の入力ポートを有する第１の加算回路を有し、その前記出力ポートは、前記オペアンプ回路の前記第２の入力ポートと接続し、前記第１の入力ポートは、前記ＦＥＴの前記ドレイン端子および前記ソース端子の１と接続して前記調整された供給電圧を受け、前記第２の入力ポートは、前記電圧検知回路と接続して前記検知信号を受信し、前記第３の入力ポートは、前記温度検知回路と接続してそこから前記温度信号を受信する請求項６に記載の電力増幅回路。
8. 前記ＦＥＴの前記ドレイン端子およびソース端子の１と前記オペアンプ回路の前記第２の入力ポートの間に設けられたフィードバック検知回路を有し、前記フィードバック検知回路は、前記ＦＥＴからの前記調整された供給電圧を受ける請求項６に記載の電力増幅回路。
9. 前記フィードバック検知回路は、分圧回路を有する請求項８に記載の電力増幅回路。
10. 前記フィードバック検知回路は、振幅変移回路を有する請求項８に記載の電力増幅回路。
11. 前記フィードバック検知回路は、前記電力増幅回路と同一のチップ上に集積化された請求項８に記載の電力増幅回路。
12. 前記電圧調整回路は、前記電力増幅回路と同一のチップ上に集積化された請求項４に記載の電力増幅回路。
13. 前記電力増幅回路出力ポートと接続してＲＦ信号電力レベルを決定する入力ポートを有し、かつ、出力レベル信号を前記第１の増幅ステージおよび前記第２の増幅ステージの少なくとも１に供給する出力ポートを有する検出回路を有する請求項１に記載の電力増幅回路。
14. 前記電力増幅回路出力ポートと接続してＲＦ出力信号電力レベルを決定する入力ポートを有し、かつ、出力レベル信号を前記第１の増幅ステージに供給する出力ポートを有する検出回路を有する請求項１に記載の電力増幅回路。
15. 前記電力増幅回路出力ポートと接続してＲＦ出力信号電力レベルを決定する入力ポートを有しかつ出力レベル信号を前記第２の増幅ステージに供給する出力ポートを有する検出回路を有する請求項１に記載の電力増幅回路。
16. 前記電力増幅回路出力ポートと接続してＲＦ出力信号電力レベルを決定する入力ポートを有しかつ出力レベル信号を供給する出力ポートを有する検出回路を有する請求項１に記載の電力増幅回路。
17. 前記検出回路は、前記電力増幅回路と同一のチップ上に集積化された請求項１３に記載の電力増幅回路。
18. 前記検出回路は、第１の入力ポート、第２の入力ポート、および出力ポートを有する少なくとも１の差動増幅回路を有し、前記第１の入力ポートは、前記検出回路の入力ポートおよび前記第２の入力ポートと接続して、前記ＲＦ出力信号電流から反射された電流を受信する請求項１３に記載の電力増幅回路。
19. 前記検出回路は、少なくとも２つの入力ポートおよび出力ポートを有する第２の加算回路を有し、前記少なくとも２つの入力ポートは、前記少なくとも１の差動増幅回路の前記出力ポートと接続し、その前記出力ポートは、前記第１の増幅ステージおよび前記第２の増幅ステージの少なくとも１と接続した請求項１８に記載の電力増幅回路。
20. 前記検出回路は、エミッター端子、コレクター端子およびベース端子を有する少なくとも１の検知トランジスタと、前記少なくとも１の差動増幅回路の前記第１および第２の入力ポートと並列に設けられた少なくとも１の検知抵抗器と、エミッター端子、コレクター端子およびベース端子を有するミラートランジスタとを有し、前記検知トランジスタの前記エミッター端子およびコレクター端子の１はアースされ、前記エミッター端子およびコレクター端子の他のものは、少なくとも１の前記差動増幅回路の前記第２の入力ポートと接続し、前記ミラートランジスタの前記エミッター端子およびコレクター端子の１はアースされ、前記エミッター端子およびコレクター端子の他のものは、前記検出回路の前記入力ポートと接続され、前記ミラートランジスタの前記ベース端子は少なくとも１の検知トランジスタの前記ベース端子と接続され、前記ミラートランジスタは、ＲＦ出力信号電流を反射する請求項１９に記載の電力増幅回路。
21. 各増幅ステージは、エミッター端子、コレクター端子およびベース端子を有する少なくとも１のトランジスタを有し、前記エミッター端子およびコレクター端子の１は、前記供給電圧および調整された供給電圧の１と接続し、前記エミッター端子及びコレクター端子の他のものはアースされた請求項１に記載の電力増幅回路。
22. 各増幅ステージは、前記少なくとも１のトランジスタの前記ベース端子と接続した少なくとも１の電流源を有する請求項２１に記載の電力増幅回路。
23. 前記少なくとも１の電流源は、前記電力増幅回路と同一のチップ上に集積化さされた請求項２２に記載の電力増幅機回路。
24. 各増幅ステージは、ドレイン端子、ソース端子およびゲート端子を有する少なくとも１のトランジスタを有し、前記ソース端子およびドレイン端子の１は、前記供給電圧および調整された供給電圧の１と接続し、前記ソース端子およびドレイン端子の他のものは、アースされた請求項１に記載の電力増幅回路。
25. 各増幅ステージは、少なくとも１のトランジスタの前記ゲート端子と接続した少なくとも１の電圧源を有する請求項２４に記載の電力増幅回路。
26. 前記少なくとも１の電圧源は、前記電力増幅回路と同一のチップ上に集積化された請求項２５に記載の電力増幅回路。
27. 前記第１の増幅ステージおよび前記第２の増幅回路との間に設けられたコンデンサーを有する請求項１に記載の電力増幅回路。
28. 前記電圧検知回路および前記温度検知回路および前記第１の増幅ステージおよび前記第２の増幅ステージは、同一のチップ上に集積化された請求項１に記載の電力増幅回路。
29. 制御信号強度を有する制御信号を受信し、第１のゲインを有する第１の増幅ステージを提供し、ＲＦ入力信号から導かれた信号およびＲＦ入力信号の１を受信して前記第１の増幅ステージを用いて増幅し、電圧電源の前記ポテンシャルに応じて検知信号を供給し、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の１を、前記第１の増幅ステージを用いて増幅して第１の増幅ＲＦ信号を形成し、第２のゲインを有する第２の増幅ステージを提供し、前記第２の増幅ステージを用いて前記第１の増幅されたＲＦ信号を受信し、かつ、前記第１の増幅ＲＦ信号から導かれた信号および前記第１の増幅信号の１を前記第２の増幅ステージを用いて増幅してＲＦ出力信号を形成する工程を有し、前記ＲＦ入力信号から導かれた信号および前記ＲＦ入力信号の１の増幅は、温度および電源電圧および制御信号強度の少なくとも２つを前記第１の増幅ステージについて補償する工程とともに実行され、前記第１の増幅ＲＦ信号から導かれた信号および前記第１の増幅信号の１の増幅は、温度および供給電圧の揺らぎの少なくとも１を前記第２の増幅ステージに対し補償しない工程とともに実行される多重増幅ステージ増幅回路操作方法。
30. 前記補償工程は、そのゲインを変化させる工程を有する請求項２９に記載の方法。
31. 前記第１の増幅ステージは、温度および供給電圧の揺らぎを補償され、前記第２の増幅ステージは、制御信号の強度が補償される請求項３０に記載の方法。
32. 前記第１の増幅ステージによる調整された電源電圧を受けかつ前記第２の増幅ステージによる前記調整された電源電圧を受けない工程を有する請求項２９に記載の方法。
33. 前記調整された電源電圧を前記制御信号に応じて変化させる工程を有する請求項３２に記載の方法。
34. 前記制御信号に応じて前記第１のゲインを変化させる工程を有する請求項２９に記載の方法。
35. 前記制御信号に応じて前記第２のゲインを変化させる工程を有する請求項２９に記載の方法。
36. 前記補償の工程は、前記電力増幅回路の温度を検知して温度信号を供給し、前記温度信号に応じて前記第１のゲインを変化させる請求項２９に記載の方法。
37. 調整された電源電圧を受ける工程は、前記電力増幅回路の温度を検知して温度信号を供給し、かつ、前記温度信号に応じて前記調整された電源電圧を変化させる工程を有する請求項２９に記載の方法。
38. 前記調整された電源電圧を受ける工程は、前記検知信号に応じて前記調整された電源電圧を変化させる工程を有する請求項３２に記載の方法。
39. 前記検知信号に応じて前記第１の増幅ステージの前記第１のゲインを変化させる工程を有する請求項３２に記載の方法。
40. 前記電力増幅回路の温度を検知して温度信号を供給し、前記調整された電源電圧を受け、前記調整された電源電圧および前記検知信号および前記温度信号の内受信された部分を加算して加算信号を形成し、かつ、前記加算信号に応じて前記調整された電源電圧を変化させる工程を有する請求項３２に記載の方法。
41. 前記ＲＦ出力信号電力レベルを検出して出力レベル信号を供給し、かつ、前記出力レベル信号を前記第１の増幅ステージに供給する工程を有する請求項２９に記載の方法。
42. 前記出力レベル信号に応じて、前記第１の増幅ステージの前記第１のゲインを変化させる工程を有する請求項４１に記載の方法。
43. 前記検出工程は、前記ＲＦ出力信号電流を反射させてＲＦ出力信号ミラー電流を形成する工程および前記ＲＦ出力信号ミラー電流を対数的に増幅して前記第１の増幅ステージに前記出力レベル信号を供給する工程を有する請求項４１に記載の方法。
44. 前記ＲＦ出力信号電力レベルを検知して出力レベル信号を供給し、かつ、前記出力レベル信号を前記第２の増幅ステージに供給する工程を有する請求項２９に記載の方法。
45. 前記出力レベル信号に応じて、前記第２の増幅ステージの前記第２のゲインを変化させる工程を有する請求項４４に記載の方法。
46. 前記検出工程は、前記ＲＦ出力信号電流を反射させてＲＦ出力信号ミラー電流を形成し、対数的に前記ＲＦ出力信号ミラー電流を増幅して前記第２の増幅ステージに前記出力レベル信号を供給する工程を有する請求項４４に記載の方法。
47. 前記検出工程は、第１のＲＦ出力信号電力レベルを検出して第１の出力レベル信号を供給し、第２のＲＦ出力信号電力レベルを検出して第２の出力レベル信号を供給し、前記検出された第１の出力レベル信号及び検出された第２の出力レベル信号を加算して加算信号を形成し、かつ、前記加算信号に応じて前記出力レベル信号を供給する工程を有する請求項４４に記載の方法。
48. 前記検出工程は、第１の抵抗値を有する第１の抵抗器を設け、前記第１の抵抗器の前記第１の抵抗値を用いて前記ＲＦ出力電流から第１のミラー電流を検出し、第２の抵抗を持つ第２の抵抗器を設け、前記第２の抵抗器の前記第２の抵抗を用いて前記ＲＦ出力電流から第２のミラー電流を検出し、前記検出した第１のミラー電流と検出した第２のミラー電流を加算して加算信号を供給し、かつ、前記加算信号に応じて前記出力レベル信号を形成する工程を有する請求項４４に記載の方法。
49. 前記第１のゲインおよび前記第２のゲインを変化させ、前記ＲＦ出力信号の出力電力を変化させないようにする請求項２９に記載の方法。

Images