JP2007335930A - Load controller - Google Patents

Load controller Download PDF

Info

Publication number
JP2007335930A
JP2007335930A JP2006161862A JP2006161862A JP2007335930A JP 2007335930 A JP2007335930 A JP 2007335930A JP 2006161862 A JP2006161862 A JP 2006161862A JP 2006161862 A JP2006161862 A JP 2006161862A JP 2007335930 A JP2007335930 A JP 2007335930A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
load
triangular wave
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006161862A
Other languages
Japanese (ja)
Inventor
Hiroo Yabe
弘男 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2006161862A priority Critical patent/JP2007335930A/en
Priority to US11/761,434 priority patent/US7589512B2/en
Publication of JP2007335930A publication Critical patent/JP2007335930A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance safety when short circuit failure occurs in a capacitor for setting the frequency of a triangle wave signal when a load is controlled based on a generated triangle wave signal. <P>SOLUTION: The load controller controls a load based on a generated triangle wave signal. The load controller comprises a circuit for generating a triangle wave signal having the same frequency in a first insertion state where a capacitor C1 for setting the frequency of a triangle wave signal is inserted between a constant voltage Vc and the noninput terminal of a comparator CP1 and a second insertion state where the capacitor C1 is inserted between the ground and the noninput terminal of a comparator CP1. Furthermore, patterns P1-P3 are formed such that the capacitor C1 can be inserted in any one of the first insertion state and the second insertion state. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば、自動車のランプ等の負荷を制御する負荷制御装置に関する。   The present invention relates to a load control device for controlling a load such as a lamp of an automobile, for example.

従来の負荷制御装置には、三角波生成手段と、設定電圧生成手段と、比較手段と、駆動制御手段とを備えたものがある。固定入力に対応した一定レベルであって、負荷の駆動を命令する駆動命令信号が供給された場合、三角波生成手段は、三角波を生成する。設定電圧生成手段は、三角波の最大電圧と最小電圧との間に設定された第2設定電圧を保持して生成する。比較手段は、三角波と第2設定電圧とを比較する。これにより、駆動制御手段は、比較手段の比較結果に基づいて、一定の周波数及びデューティでレベルが変化する駆動制御信号を生成する。   Some conventional load control devices include triangular wave generation means, set voltage generation means, comparison means, and drive control means. When a drive command signal for instructing driving of the load is supplied at a constant level corresponding to the fixed input, the triangular wave generating means generates a triangular wave. The set voltage generation means holds and generates the second set voltage set between the maximum voltage and the minimum voltage of the triangular wave. The comparison means compares the triangular wave with the second set voltage. Thus, the drive control means generates a drive control signal whose level changes at a constant frequency and duty based on the comparison result of the comparison means.

一方、固定入力に対応した一定レベルであって、負荷の駆動の停止を命令する駆動命令信号が供給された場合、三角波生成手段は、三角波を生成する。設定電圧生成手段は、第2設定電圧より低い第3設定電圧を保持して生成する。比較手段は、三角波と第3設定電圧とを比較する。これにより、駆動制御手段は、比較手段の比較結果に基づいて、一定の周波数及びデューティでレベルが変化する駆動制御信号を生成する。   On the other hand, when a drive command signal for instructing to stop driving the load is supplied at a constant level corresponding to the fixed input, the triangular wave generating means generates a triangular wave. The set voltage generation means holds and generates a third set voltage lower than the second set voltage. The comparison means compares the triangular wave with the third set voltage. Thus, the drive control means generates a drive control signal whose level changes at a constant frequency and duty based on the comparison result of the comparison means.

また、パルス入力に対応した所定の周波数及びデューティでレベルが変化する駆動命令信号が供給された場合、三角波生成手段は、第2設定電圧と第3設定電圧との間に設定された第1設定電圧を生成する。設定電圧生成手段は、駆動命令信号の周波数及びデューティに対応して第2設定電圧と第3設定電圧とを切り替えて生成する。比較手段は、第1設定電圧と第2設定電圧又は第3設定電圧とを比較する。これにより、駆動制御手段は、駆動命令信号と同じ周波数及びデューティでレベルが変化する駆動制御信号を生成する(例えば、特許文献1参照。)。   In addition, when a drive command signal whose level changes with a predetermined frequency and duty corresponding to the pulse input is supplied, the triangular wave generating means has a first setting set between the second set voltage and the third set voltage. Generate voltage. The set voltage generation means generates the switch by switching between the second set voltage and the third set voltage in accordance with the frequency and duty of the drive command signal. The comparison means compares the first set voltage with the second set voltage or the third set voltage. Thus, the drive control means generates a drive control signal whose level changes with the same frequency and duty as the drive command signal (see, for example, Patent Document 1).

特開2001−148294号公報(請求項1,[0019]〜[0053]、図1〜図3)JP 2001-148294 A (Claim 1, [0019] to [0053], FIGS. 1 to 3)

上記した従来の負荷制御装置は、例えば、二輪車や四輪車等の車両のヘッドランプを負荷としている。上記車両のヘッドランプには、ロービームランプ及びハイビームランプが1個のリフレクタに取り付けられているものや、1個のヘッドランプでロービーム用フィラメント及びハイビーム用フィラメントを有するものなどがある。ロービームは、夜間走行時、先行車又は対向車がある場合に相手方の操縦者に対しグレアが発生しないように設定されることが好ましい。一方、ハイビームは、夜間走行時、先行車又は対向車がない場合に設定されることが好ましい。   The conventional load control apparatus described above uses, for example, a headlamp of a vehicle such as a two-wheeled vehicle or a four-wheeled vehicle as a load. Examples of the vehicle headlamp include a low-beam lamp and a high-beam lamp attached to one reflector, and a single headlamp having a low-beam filament and a high-beam filament. The low beam is preferably set so that glare does not occur for the other pilot when there is a preceding vehicle or an oncoming vehicle during night driving. On the other hand, the high beam is preferably set when there is no preceding vehicle or oncoming vehicle during night driving.

また、上記車両には、歩行者や対向車等に自車の存在を認識させ、交通事故を未然に防止するために、日中でもヘッドランプを強制的に点灯させる昼間点灯(DRL:daytime Running Light)という機能を有しているものがある。このDRL機能を有している車両には、上記ロービームをDRL用として用いているものと、上記ハイビームをDRL用として用いているものとがある。   In addition, in order to make pedestrians and oncoming vehicles recognize the presence of the vehicle and to prevent traffic accidents, the above-mentioned vehicle is lit in the daytime (DRL: daytime Running Light). ). Vehicles having the DRL function include those using the low beam for DRL and those using the high beam for DRL.

ところで、上記した従来の負荷制御装置は、ICで構成され、上記三角波生成手段が生成する三角波の周波数を設定するために、接続端子と接地との間に外付け部品としてコンデンサが介挿されている。このコンデンサが何らかの原因によりショート故障を起こした場合、負荷駆動素子であるFETがオン状態を維持してしまう。この結果、負荷が上記ヘッドランプである場合には、デューティー比100%で点灯したままとなる。   By the way, the conventional load control device described above is composed of an IC, and a capacitor is inserted as an external component between the connection terminal and the ground in order to set the frequency of the triangular wave generated by the triangular wave generating means. Yes. When this capacitor causes a short circuit failure for some reason, the FET that is the load driving element maintains the on state. As a result, when the load is the headlamp, it remains lit at a duty ratio of 100%.

この場合、上記ロービームをDRL用として用いている車両では、ヘッドランプが点灯したままでも特に問題となることはなく、ヘッドランプの点灯状態が維持されることにより、当該車両の搭乗者、歩行者及び対向車等の安全が確保されるので、フェイルセーフ(fail safe)の観点からはむしろ好ましいといえる。これに対し、上記ハイビームをDRL用として用いている車両では、ヘッドランプの点灯状態がデューティー比100%で維持されることにより、先行車又は対向車の操縦者に対しグレアが発生し、交通事故につながるおそれがある。   In this case, in the vehicle using the low beam for DRL, there is no particular problem even if the headlamp is lit, and the lit state of the headlamp is maintained. Since the safety of the oncoming vehicle and the like is ensured, it can be said that it is preferable from the viewpoint of fail safe. On the other hand, in a vehicle using the above high beam for DRL, glare occurs to the driver of the preceding vehicle or the oncoming vehicle because the lighting state of the headlamp is maintained at a duty ratio of 100%, resulting in a traffic accident. It may lead to

以上説明した不都合は、生成した三角波信号に基づいて負荷を制御する装置一般においても同様に生じ得る。
本発明は、上述した事情に鑑みてなされたものであり、上述のような課題を解決することができる負荷制御装置を提供することを目的とする。
The inconveniences described above can also occur in general devices that control the load based on the generated triangular wave signal.
This invention is made | formed in view of the situation mentioned above, and aims at providing the load control apparatus which can solve the above subjects.

上記課題を解決するために、請求項1記載の発明に係る負荷制御装置は、生成した三角波信号に基づいて負荷を制御する負荷制御装置に係り、前記三角波信号の周波数を設定するためのコンデンサを電源と比較手段の入力端との間に介挿する第1の介挿状態と、接地と前記比較手段の前記入力端との間に介挿する第2の介挿状態とにおいて、同一周波数を有する前記三角波信号を生成する三角波生成回路を備え、前記コンデンサが前記第1の介挿状態又は前記第2の介挿状態のいずれかにより介挿可能に構成されていることを特徴としている。   In order to solve the above problem, a load control device according to a first aspect of the present invention relates to a load control device that controls a load based on a generated triangular wave signal, and includes a capacitor for setting the frequency of the triangular wave signal. In the first insertion state inserted between the power source and the input end of the comparison means, and in the second insertion state inserted between the ground and the input end of the comparison means, the same frequency is obtained. And a triangular wave generation circuit for generating the triangular wave signal, wherein the capacitor is configured to be inserted in either the first insertion state or the second insertion state.

また、請求項2記載の発明は、請求項1に記載の負荷制御装置に係り、前記三角波信号に基づいてパルス幅変調波信号を生成するパルス幅変調波生成回路を備え、前記パルス幅変調波信号に基づいて負荷を制御することを特徴としている。   The invention according to claim 2 relates to the load control device according to claim 1, further comprising a pulse width modulation wave generation circuit that generates a pulse width modulation wave signal based on the triangular wave signal, and the pulse width modulation wave. It is characterized by controlling the load based on the signal.

本発明によれば、コンデンサがショート故障を起こした場合の負荷制御装置の安全性を向上させることができる。また、この負荷制御装置を自動車に搭載し、自動車のヘッドランプを負荷とし、かつ、ロービームをDRL用として用いる場合には、フェールセーフを確保することができる。一方、ハイビームをDRL用として用いる場合には、安全性を高めることができる。また、この負荷制御装置を用いる車両の種類に応じて2種類のプリント基板を作製する必要がないので、その分コストダウンになる。   According to the present invention, it is possible to improve the safety of the load control device when a short circuit failure occurs in the capacitor. Further, when this load control device is mounted on an automobile, the automobile headlamp is used as a load, and the low beam is used for DRL, fail safe can be ensured. On the other hand, when a high beam is used for DRL, safety can be improved. Moreover, since it is not necessary to produce two types of printed circuit boards according to the type of vehicle using this load control device, the cost is reduced accordingly.

実施の形態1.
図1は、本発明の実施の形態1に係る負荷制御装置の構成を示すブロック図である。本実施の形態1の負荷制御装置は、三角波生成回路1と、パルス幅変調波(PWM:Pulse Width Modulation)生成回路2と、オアゲート3と、駆動回路4と、負荷駆動素子5とから概略構成されている。三角波生成回路1は、外付けされる周波数設定用のコンデンサC1の充放電を切り換えることにより所定周波数及び所定形状の三角波信号を生成する。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a configuration of a load control device according to Embodiment 1 of the present invention. The load control device according to the first embodiment is schematically configured from a triangular wave generation circuit 1, a pulse width modulation (PWM) generation circuit 2, an OR gate 3, a drive circuit 4, and a load drive element 5. Has been. The triangular wave generation circuit 1 generates a triangular wave signal having a predetermined frequency and a predetermined shape by switching charging / discharging of an external frequency setting capacitor C1.

PWM生成回路2は、三角波生成回路1から供給される三角波信号に基づいて、PWM信号(”H”レベル又は”L”レベル)を生成する。オアゲート3は、外部から供給される制御信号(”H”レベル又は”L”レベル)と、PWM生成回路2から供給されるPWM信号(”H”レベル又は”L”レベル)との論理和をとった論理値(”H”レベル又は”L”レベル)を駆動回路4に供給する。駆動回路4は、オアゲート3から供給される論理値を増幅するとともに、反転して駆動電圧を負荷駆動素子5に印加する。負荷駆動素子5は、駆動回路4から駆動電圧が印加されることにより、負荷6に負荷電流を供給する。   The PWM generation circuit 2 generates a PWM signal (“H” level or “L” level) based on the triangular wave signal supplied from the triangular wave generation circuit 1. The OR gate 3 performs a logical sum of a control signal (“H” level or “L” level) supplied from the outside and a PWM signal (“H” level or “L” level) supplied from the PWM generation circuit 2. The taken logical value (“H” level or “L” level) is supplied to the drive circuit 4. The drive circuit 4 amplifies the logical value supplied from the OR gate 3 and inverts it to apply a drive voltage to the load drive element 5. The load drive element 5 supplies a load current to the load 6 when a drive voltage is applied from the drive circuit 4.

図2は、図1に示す負荷制御装置のブロック図を具体的に実現した回路図である。図2において、1点鎖線で囲まれた部分が負荷制御装置を構成している。また、負荷制御装置のうち、トランジスタQ1〜Q9、抵抗R1〜R11、コンパレータCP1、CP2、オアゲート3、駆動回路4及び定電圧電源21は、ICにより構成されている。即ち、コンデンサC1及び、負荷駆動素子5であるNチャンネル型のMOSFET22は、上記ICの外付け部品である。   FIG. 2 is a circuit diagram specifically realizing the block diagram of the load control device shown in FIG. In FIG. 2, a portion surrounded by a one-dot chain line constitutes a load control device. In the load control device, the transistors Q1 to Q9, the resistors R1 to R11, the comparators CP1 and CP2, the OR gate 3, the drive circuit 4, and the constant voltage power supply 21 are configured by an IC. That is, the capacitor C1 and the N-channel type MOSFET 22 that is the load driving element 5 are external components of the IC.

この例の負荷制御装置は、負荷駆動素子5であるNチャンネル型のMOSFET22を負荷6であるランプ11の下流側に設けた装置(ロー・サイド・スイッチング装置)である。また、この例の負荷制御装置は、例えば、自動車に搭載されるものであり、図1に示す負荷6として、図2では、例えば、ヘッドランプに利用されるランプ11を示している。ランプ11は、負荷制御装置の電源端子Tbと出力端子Toとの間に接続されている。図2では、電源として、自動車に搭載されたバッテリ12が用いられており、バッテリ電圧Vbatが負荷制御装置の電源端子Tbと接地端子Tgとの間に接続されている。 The load control device of this example is a device (low-side switching device) in which an N-channel type MOSFET 22 that is the load driving element 5 is provided on the downstream side of the lamp 11 that is the load 6. Moreover, the load control apparatus of this example is mounted in, for example, an automobile, and FIG. 2 shows, for example, a lamp 11 used for a headlamp as the load 6 shown in FIG. The lamp 11 is connected between the power supply terminal Tb and the output terminal To of the load control device. In FIG. 2, a battery 12 mounted on an automobile is used as a power source, and a battery voltage V bat is connected between a power supply terminal Tb and a ground terminal Tg of the load control device.

さらに、図2では、自動車に搭載された車載電子制御装置(ECU:Electronic Control Unit)13から出力される制御信号(”H”レベル又は”L”レベル)(固定入力)が負荷制御装置に供給される。ECUは、自動車のエンジンの燃料噴射量や点火時期等を決定してエンジンを制御したり、オートマチック・トランスミッションやトラクションコントロールなどを制御するものである。   Further, in FIG. 2, a control signal (“H” level or “L” level) (fixed input) output from an on-vehicle electronic control unit (ECU: Electronic Control Unit) 13 mounted on the vehicle is supplied to the load control device. Is done. The ECU controls the engine by determining the fuel injection amount and ignition timing of the automobile engine, and controls the automatic transmission, the traction control, and the like.

図2において、PNP型のトランジスタQ1〜Q3、PNP型のトランジスタQ4〜Q9、抵抗R1〜R8、コンパレータCP1及びコンデンサC1は、図1に示す三角波生成回路1を構成している。トランジスタQ1〜Q3は、カレントミラー回路を構成している。トランジスタQ1〜Q3のエミッタ面積は、いずれも等しい。従って、トランジスタQ1〜Q3のそれぞれのコレクタに流れるコレクタ電流I1〜I3は、いずれも等しい。即ち、式(1)を満足している。   In FIG. 2, PNP transistors Q1 to Q3, PNP transistors Q4 to Q9, resistors R1 to R8, a comparator CP1, and a capacitor C1 constitute the triangular wave generating circuit 1 shown in FIG. Transistors Q1-Q3 constitute a current mirror circuit. The emitter areas of the transistors Q1 to Q3 are all equal. Accordingly, the collector currents I1 to I3 flowing through the collectors of the transistors Q1 to Q3 are all equal. That is, the expression (1) is satisfied.

I1=I2=I3 ・・・(1)
ここで、コレクタ電流I1は、定電圧Vc、トランジスタQ1のベース・エミッタ間電圧VBE1及び抵抗R1を用いて、式(2)で表される。
I1=(Vc−VBE1)/R1 ・・・(2)
上記コレクタ電流I1〜I3は、コンデンサC1を充放電するための基準となる定電流である。また、上記コレクタ電流I3は、コンデンサC1に蓄積された電荷を放電するための電流又はコンデンサC1に電荷を充電するための電流となる。
I1 = I2 = I3 (1)
Here, the collector current I1, a constant voltage Vc, with the base-emitter voltage V BE1 and the resistor R1 of transistor Q1, represented by the formula (2).
I1 = (Vc−V BE1 ) / R1 (2)
The collector currents I1 to I3 are constant currents that serve as a reference for charging and discharging the capacitor C1. The collector current I3 is a current for discharging the charge accumulated in the capacitor C1 or a current for charging the capacitor C1.

トランジスタQ4〜Q6は、カレントミラー回路を構成している。抵抗R2は、トランジスタQ4のベース電流を補償するために設けられている。トランジスタQ4のエミッタ面積と、トランジスタQ5及びQ6の合計されたエミッタ面積との比が1:2である。また、トランジスタQ4のコレクタに流れるコレクタ電流は、トランジスタQ2のコレクタ電流I2に等しい。さらに、式(1)より、トランジスタQ2のコレクタ電流I2は、トランジスタQ1のコレクタ電流I1に等しい。   Transistors Q4 to Q6 form a current mirror circuit. The resistor R2 is provided to compensate for the base current of the transistor Q4. The ratio of the emitter area of transistor Q4 to the combined emitter area of transistors Q5 and Q6 is 1: 2. Further, the collector current flowing through the collector of the transistor Q4 is equal to the collector current I2 of the transistor Q2. Furthermore, from the equation (1), the collector current I2 of the transistor Q2 is equal to the collector current I1 of the transistor Q1.

従って、トランジスタQ5のコレクタに流れるコレクタ電流I5は、トランジスタQ1〜Q3のそれぞれのコレクタ電流I1〜I3の2倍である。即ち、式(3)を満足する。
I5=2×I1=2×I2=2×I3 ・・・(3)
上記コレクタ電流I5は、コンデンサC1に電荷を充電するための電流又はコンデンサC1に蓄積された電荷を放電するための電流となる。
Therefore, the collector current I5 flowing through the collector of the transistor Q5 is twice the collector currents I1 to I3 of the transistors Q1 to Q3. That is, the expression (3) is satisfied.
I5 = 2 × I1 = 2 × I2 = 2 × I3 (3)
The collector current I5 becomes a current for charging the capacitor C1 with a charge or a current for discharging the charge accumulated in the capacitor C1.

トランジスタQ7は、オンすることにより、コレクタ電流I5の供給を停止させるために設けられている。トランジスタQ8及び抵抗R3〜R5は、上記三角波信号を生成するための基準電圧Vt1を生成する。抵抗R6は、トランジスタQ8のベースとコンパレータCP1の出力端と接続されたベース抵抗である。   The transistor Q7 is provided to stop the supply of the collector current I5 when turned on. The transistor Q8 and the resistors R3 to R5 generate a reference voltage Vt1 for generating the triangular wave signal. The resistor R6 is a base resistor connected to the base of the transistor Q8 and the output terminal of the comparator CP1.

トランジスタQ9、抵抗R7及びR8は、コンパレータCP1の出力信号によりトランジスタQ7をオン・オフするための回路である。三角波生成回路1は、定電圧Vcに接続された、トランジスタQ1〜Q3からなるカレントミラー回路、トランジスタQ4〜Q6からなるカレントミラー回路及び抵抗R1により得られる定電流に基づいて、コンパレータCP1がコンデンサC1の電圧VC1と基準電圧Vt1とを比較することにより、コンデンサC1の充放電を切り替えて三角波信号を生成する。   The transistor Q9 and the resistors R7 and R8 are circuits for turning on / off the transistor Q7 by the output signal of the comparator CP1. The triangular wave generation circuit 1 is configured such that the comparator CP1 includes a capacitor C1 based on a constant current obtained by a current mirror circuit composed of transistors Q1 to Q3, a current mirror circuit composed of transistors Q4 to Q6, and a resistor R1 connected to a constant voltage Vc. By comparing the voltage VC1 and the reference voltage Vt1, the charging / discharging of the capacitor C1 is switched to generate a triangular wave signal.

コンパレータCP2、抵抗R9及びR10は、図1に示すPWM生成回路2を構成している。抵抗R9及びR10は、上記PWM信号を生成するための基準電圧Vkを生成する。基準電圧Vkは、式(4)で表される。
Vk=Vc×R10/(R9+R10) ・・・(4)
PWM生成回路2は、コンパレータCP2が三角波生成回路1から供給される三角波信号と、基準電圧Vkとを比較することにより、PWM信号を生成する。
The comparator CP2 and the resistors R9 and R10 constitute the PWM generation circuit 2 shown in FIG. The resistors R9 and R10 generate a reference voltage Vk for generating the PWM signal. The reference voltage Vk is expressed by Expression (4).
Vk = Vc × R10 / (R9 + R10) (4)
The PWM generation circuit 2 generates a PWM signal by the comparator CP2 comparing the triangular wave signal supplied from the triangular wave generation circuit 1 with the reference voltage Vk.

抵抗R11は、電源Vcと入力端子Tiとの間に介挿され、ECU13から供給された制御信号の電位を安定に保持するプルアップ抵抗としての機能を有している。定電圧電源21は、バッテリ12から供給されたバッテリ電圧Vbatから定電圧Vcを生成して負荷制御装置の各部に供給する。MOSFET22は、ゲートが駆動回路4の出力端子に接続され、ドレインが負荷制御装置の出力端子Toに接続され、ソースが接地されている。 The resistor R11 is inserted between the power supply Vc and the input terminal Ti, and has a function as a pull-up resistor that stably holds the potential of the control signal supplied from the ECU 13. The constant voltage power source 21 generates a constant voltage Vc from the battery voltage V bat supplied from the battery 12 and supplies it to each part of the load control device. The MOSFET 22 has a gate connected to the output terminal of the drive circuit 4, a drain connected to the output terminal To of the load control device, and a source grounded.

次に、上記構成の負荷制御装置の動作について説明する。まず、前提として、上記構成の負荷制御装置は、内部のチップ上にトランジスタQ1〜Q9、抵抗R1〜R11、コンパレータCP1、CP2、オアゲート3、駆動回路4及び定電圧電源21が形成されたICと、コンデンサC1と、MOSFET22とが1枚のプリント基板上に搭載されている。   Next, the operation of the load control device configured as described above will be described. First, as a premise, the load control device having the above configuration includes an IC in which transistors Q1 to Q9, resistors R1 to R11, comparators CP1, CP2, OR gate 3, a drive circuit 4 and a constant voltage power supply 21 are formed on an internal chip. The capacitor C1 and the MOSFET 22 are mounted on one printed board.

このプリント基板上には、例えば、図3に示すように、上記ICの外付け部品であるコンデンサC1を搭載するためのパターンP1〜P3が形成されており、各パターンP1〜P3の端部にはそれぞれランドL1〜L3が形成されている。パターンP1は、図2に示す定電圧電源21の出力端子に接続される電源ラインに接続されている。パターンP2は、図2に示すコンパレータCP1の非反転入力端子に接続されている。パターンP3は、図2に示す接地ラインに接続されている。   On this printed circuit board, for example, as shown in FIG. 3, patterns P1 to P3 for mounting a capacitor C1, which is an external component of the IC, are formed, and at the ends of the patterns P1 to P3, respectively. Lands L1 to L3 are respectively formed. The pattern P1 is connected to a power supply line connected to the output terminal of the constant voltage power supply 21 shown in FIG. The pattern P2 is connected to the non-inverting input terminal of the comparator CP1 shown in FIG. The pattern P3 is connected to the ground line shown in FIG.

(1)この負荷制御装置が搭載される自動車が上記ロービームをDRL用として用いている場合
この場合には、図3に示すように、コンデンサC1の一方の端子をパターンP1の端部に形成されたランドL1の略中央に穿設された貫通孔に挿入するとともに、コンデンサC1の他方の端子をパターンP2の端部に形成されたランドL2の略中央に穿設された貫通孔に挿入する。次に、例えば、ランドL1及びL2上に予め塗布されたクリーム半田を溶融することにより、コンデンサC1の一方の端子とランドL1とを電気的に接続するとともに、コンデンサC1の他方の端子をランドL2とを電気的に接続する。
(1) When the vehicle on which this load control device is mounted uses the low beam for DRL In this case, as shown in FIG. 3, one terminal of the capacitor C1 is formed at the end of the pattern P1. The other terminal of the capacitor C1 is inserted into a through hole drilled in the approximate center of the land L2 formed at the end of the pattern P2. Next, for example, by melting cream solder applied in advance on the lands L1 and L2, one terminal of the capacitor C1 and the land L1 are electrically connected, and the other terminal of the capacitor C1 is connected to the land L2. And electrically connect.

次に、上記構成の負荷制御装置の動作について、図4に示すタイミングチャートを参照して説明する。まず、図4(d)に示すように、ECU13から供給される制御信号が”H”レベルの場合には、オアゲート3の出力信号は、常に”H”レベルである。従って、駆動回路4は、オアゲート3から供給される”H”レベルの論理値を増幅するとともに、反転して”L”レベルの駆動電圧をMOSFET22に印加する。駆動回路4から”L”レベルの駆動電圧が印加されている間は、MOSFET22は、ゲート電圧が”L”レベルであるので、オフしている。この場合、MOSFET22のソース電圧は、ほぼバッテリ電圧Vbatに等しいので、図4(e)に示すように、負荷6、今の場合、ランプ11に負荷電流が流れない。 Next, the operation of the load control device configured as described above will be described with reference to the timing chart shown in FIG. First, as shown in FIG. 4D, when the control signal supplied from the ECU 13 is at “H” level, the output signal of the OR gate 3 is always at “H” level. Therefore, the drive circuit 4 amplifies the logic value of “H” level supplied from the OR gate 3 and inverts it to apply a drive voltage of “L” level to the MOSFET 22. While the “L” level drive voltage is applied from the drive circuit 4, the MOSFET 22 is off because the gate voltage is “L” level. In this case, since the source voltage of the MOSFET 22 is substantially equal to the battery voltage V bat , no load current flows through the load 6 and, in this case, the lamp 11 as shown in FIG.

一方、図4(d)に示すように、ECU13から供給される制御信号が”L”レベルの場合には、PWM生成回路2を構成するコンパレータCP2の出力信号がそのままオアゲート3の出力信号となる。
ある時刻に、コンデンサC1の電圧VC1が基準電圧Vt1より低い場合には、コンパレータCP1の出力信号は”L”レベルとなり、トランジスタQ8及びQ9はいずれもオフする。トランジスタQ8がオフした状態では、基準電圧Vt1は、図4(a)に示すように、三角波信号の上限電圧Vbとなる。上限電圧Vbは、式(5)で表される。
Vb=Vc×R4/(R3+R4) ・・・(5)
On the other hand, as shown in FIG. 4 (d), when the control signal supplied from the ECU 13 is at "L" level, the output signal of the comparator CP2 constituting the PWM generation circuit 2 becomes the output signal of the OR gate 3 as it is. .
When the voltage VC1 of the capacitor C1 is lower than the reference voltage Vt1 at a certain time, the output signal of the comparator CP1 becomes “L” level, and both the transistors Q8 and Q9 are turned off. In the state where the transistor Q8 is turned off, the reference voltage Vt1 becomes the upper limit voltage Vb of the triangular wave signal as shown in FIG. The upper limit voltage Vb is expressed by Expression (5).
Vb = Vc × R4 / (R3 + R4) (5)

一方、トランジスタQ9がオフすると、抵抗R8からトランジスタQ7のベースに電流が流れ込むので、トランジスタQ7がオンする。トランジスタQ7がオンすると、コレクタ電流I5の供給が停止される。その結果、コレクタ電流I3が流れることにより、コンデンサC1に蓄積された電荷が放電され、コンデンサC1の端子間電圧は小さくなっていく。従って、コンデンサC1の電圧VC1は、上昇していく。   On the other hand, when the transistor Q9 is turned off, a current flows from the resistor R8 to the base of the transistor Q7, so that the transistor Q7 is turned on. When transistor Q7 is turned on, supply of collector current I5 is stopped. As a result, when the collector current I3 flows, the electric charge accumulated in the capacitor C1 is discharged, and the voltage across the terminals of the capacitor C1 decreases. Accordingly, the voltage VC1 of the capacitor C1 increases.

コンデンサC1の電圧VC1が上限電圧Vbをわずかでも超えると、コンパレータCP1の出力信号は”H”レベルとなり、トランジスタQ8及びQ9はいずれもオンする。トランジスタQ8がオンした状態では、基準電圧Vt1は、トランジスタQ8の飽和電圧を無視すると、抵抗R4及びR5の合成抵抗値と抵抗R3の抵抗値との抵抗分割となり、図4(a)に示すように、三角波信号の下限電圧Vaとなる。下限電圧Vaは式(6)で表される。
Va=Vc×(R4×R5)/(R3×R4+R3×R5+R4×R5) ・・・(6)
When the voltage VC1 of the capacitor C1 slightly exceeds the upper limit voltage Vb, the output signal of the comparator CP1 becomes “H” level, and both the transistors Q8 and Q9 are turned on. In a state where the transistor Q8 is turned on, the reference voltage Vt1 is divided by the resistance value of the combined resistance value of the resistors R4 and R5 and the resistance value of the resistor R3, ignoring the saturation voltage of the transistor Q8, as shown in FIG. Furthermore, the lower limit voltage Va of the triangular wave signal is obtained. The lower limit voltage Va is expressed by Equation (6).
Va = Vc × (R4 × R5) / (R3 × R4 + R3 × R5 + R4 × R5) (6)

一方、トランジスタQ9がオンすると、抵抗R8からトランジスタQ7のベースに電流が流れなくなるので、トランジスタQ7がオフする。トランジスタQ7がオフすると、コレクタ電流I5の供給が開始される。上記したように、コレクタ電流I5は、コレクタ電流I3の2倍であるので、コレクタ電流I5からコレクタ電流I3を減算すると、コレクタ電流I3が流れることになり、コンデンサC1には、電荷が充電される。コンデンサC1が充電されると、コンデンサC1の端子間電圧が大きくなっていく。従って、コンデンサC1の電圧VC1は、下降していく。コンデンサC1の電圧VC1が下限電圧Vaをわずかでも下回ると、コンパレータCP1の出力信号は、”L”レベルに反転する。以上説明した動作が繰り返されることにより、図4(b)に示す三角波信号が生成される。   On the other hand, when the transistor Q9 is turned on, no current flows from the resistor R8 to the base of the transistor Q7, so that the transistor Q7 is turned off. When transistor Q7 is turned off, supply of collector current I5 is started. As described above, since the collector current I5 is twice the collector current I3, when the collector current I3 is subtracted from the collector current I5, the collector current I3 flows, and the capacitor C1 is charged. . When the capacitor C1 is charged, the voltage between the terminals of the capacitor C1 increases. Accordingly, the voltage VC1 of the capacitor C1 decreases. When the voltage VC1 of the capacitor C1 is slightly below the lower limit voltage Va, the output signal of the comparator CP1 is inverted to “L” level. By repeating the operation described above, a triangular wave signal shown in FIG. 4B is generated.

三角波信号の周期Tは、式(7)で表される。
T=2×(Vb−Va)×C1/I1
=[2×Vc×{(R4/(R3+R4)−(R4×R5)/(R3×R4+R3×R5+R4×R5)}×C1]/{(Vc−VBE1)/R1} ・・・(7)
The period T of the triangular wave signal is expressed by Expression (7).
T = 2 × (Vb−Va) × C1 / I1
= [2 * Vc * {(R4 / (R3 + R4)-(R4 * R5) / (R3 * R4 + R3 * R5 + R4 * R5)} * C1] / {(Vc- VBE1 ) / R1} (7)

三角波生成回路1から供給される三角波信号、即ち、コンデンサC1の電圧VC1が基準電圧Vkを上回ると、PWM生成回路2を構成するコンパレータCP2の出力信号は”L”レベルとなる。一方、コンデンサC1の電圧VC1が基準電圧Vkを下回ると、コンパレータCP2の出力信号は”H”レベルとなる。以上説明した動作が繰り返されることにより、図4(c)に示すPWM信号が生成される。   When the triangular wave signal supplied from the triangular wave generating circuit 1, that is, the voltage VC1 of the capacitor C1 exceeds the reference voltage Vk, the output signal of the comparator CP2 constituting the PWM generating circuit 2 becomes “L” level. On the other hand, when the voltage VC1 of the capacitor C1 falls below the reference voltage Vk, the output signal of the comparator CP2 becomes “H” level. By repeating the operation described above, the PWM signal shown in FIG. 4C is generated.

コンパレータCP2の出力信号、即ち、PWM信号は、オアゲート3を経て駆動回路4に供給される。駆動回路4は、オアゲート3から供給されるPWM信号の論理値を増幅するとともに、反転して駆動電圧をMOSFET22に印加する。駆動回路4からの駆動電圧が”H”レベルの場合には、MOSFET22は、ゲート電圧が”H”レベルであるので、オンする。これにより、MOSFET22のソース電圧は、ほぼ接地電圧に等しいので、図4(e)に示すように、負荷6、今の場合、ランプ11に負荷電流が流れる。   The output signal of the comparator CP2, that is, the PWM signal is supplied to the drive circuit 4 through the OR gate 3. The drive circuit 4 amplifies the logical value of the PWM signal supplied from the OR gate 3 and inverts it to apply the drive voltage to the MOSFET 22. When the drive voltage from the drive circuit 4 is at “H” level, the MOSFET 22 is turned on because the gate voltage is at “H” level. Thereby, since the source voltage of the MOSFET 22 is substantially equal to the ground voltage, a load current flows through the load 6, in this case, the lamp 11, as shown in FIG.

一方、駆動回路4からの駆動電圧が”L”レベルの場合には、MOSFET22は、オフする。これにより、MOSFET22のソース電圧は、ほぼバッテリ電圧Vbatに等しくなるまで上昇するので、図4(e)に示すように、負荷6、今の場合、ランプ11に負荷電流が流れなくなる。
以上説明した動作が繰り返されることにより、ランプ11は、供給された駆動電圧に基づいて点滅点灯するように駆動される。
On the other hand, when the drive voltage from the drive circuit 4 is “L” level, the MOSFET 22 is turned off. As a result, the source voltage of the MOSFET 22 increases until it becomes substantially equal to the battery voltage V bat , so that no load current flows through the load 6 and, in this case, the lamp 11 as shown in FIG.
By repeating the operation described above, the lamp 11 is driven to blink in accordance with the supplied drive voltage.

このような通常動作状態において、例えば、コンデンサC1が何らかの原因によりショート故障を起こした場合、コンデンサC1の電圧VC1は定電圧Vcとなる。定電圧Vcは、式(4)から分かるように、基準電圧Vkより大きいので、コンデンサC1の電圧VC1は、基準電圧Vkより大きい。従って、コンパレータCP3の出力信号、即ち、PWM信号は、”L”レベルに固定される。   In such a normal operation state, for example, when the capacitor C1 causes a short circuit failure for some reason, the voltage VC1 of the capacitor C1 becomes the constant voltage Vc. As can be seen from the equation (4), the constant voltage Vc is larger than the reference voltage Vk, so the voltage VC1 of the capacitor C1 is larger than the reference voltage Vk. Therefore, the output signal of the comparator CP3, that is, the PWM signal is fixed to the “L” level.

”L”レベルに固定されたPWM信号は、オアゲート3を経て駆動回路4に供給される。駆動回路4は、オアゲート3から供給されるPWM信号の論理値を増幅するとともに、反転して”H”レベルの駆動電圧をMOSFET22に印加し続ける。駆動回路4からの駆動電圧が”H”レベルのままであるので、MOSFET22は、オンしたままとなり、ランプ11に負荷電流を流し続ける。即ち、ランプ11は、デューティー比100%で点灯したままとなる。   The PWM signal fixed to the “L” level is supplied to the drive circuit 4 via the OR gate 3. The drive circuit 4 amplifies the logical value of the PWM signal supplied from the OR gate 3 and inverts and continues to apply the “H” level drive voltage to the MOSFET 22. Since the drive voltage from the drive circuit 4 remains at the “H” level, the MOSFET 22 remains on and continues to pass a load current through the lamp 11. That is, the lamp 11 remains lit at a duty ratio of 100%.

今の場合、上記ロービームをDRL用として用いているので、ランプ11が点灯したままでも特に問題となることはなく、ランプ11の点灯状態が維持されることにより、当該車両の搭乗者、歩行者及び対向車等の安全が確保されるので、フェイルセーフの観点からはむしろ好ましい。   In this case, since the low beam is used for DRL, there is no particular problem even if the lamp 11 is lit, and the lit state of the lamp 11 is maintained, so that the passengers and pedestrians of the vehicle Since the safety of the oncoming vehicle and the like is ensured, it is preferable from the viewpoint of fail-safe.

(2)この負荷制御装置が搭載される自動車が上記ハイビームをDRL用として用いている場合
この場合には、コンデンサC1の一方の端子をパターンP2の端部に形成されたランドL2の略中央に穿設された貫通孔に挿入するとともに、コンデンサC1の他方の端子をパターンP3の端部に形成されたランドL3の略中央に穿設された貫通孔に挿入する。次に、例えば、ランドL2及びL3上に予め塗布されたクリーム半田を溶融することにより、コンデンサC1の一方の端子とランドL2とを電気的に接続するとともに、コンデンサC1の他方の端子をランドL3とを電気的に接続する。
(2) When the vehicle on which this load control device is mounted uses the above-mentioned high beam for DRL In this case, one terminal of the capacitor C1 is placed at the approximate center of the land L2 formed at the end of the pattern P2. In addition to being inserted into the drilled through hole, the other terminal of the capacitor C1 is inserted into a through hole drilled at substantially the center of the land L3 formed at the end of the pattern P3. Next, for example, by melting cream solder previously applied on the lands L2 and L3, one terminal of the capacitor C1 and the land L2 are electrically connected, and the other terminal of the capacitor C1 is connected to the land L3. And electrically connect.

次に、上記構成の負荷制御装置の動作について説明する。まず、ECU13から供給される制御信号が”H”レベルの場合には、オアゲート3の出力信号は、常に”H”レベルである。従って、駆動回路4は、オアゲート3から供給される”H”レベルの論理値を増幅するとともに、反転して”L”レベルの駆動電圧をMOSFET22に印加する。駆動回路4から”L”レベルの駆動電圧が印加されている間は、MOSFET22は、オフしている。この場合、MOSFET22のソース電圧は、ほぼバッテリ電圧Vbatに等しいので、負荷6、今の場合、ランプ11に負荷電流が流れない。 Next, the operation of the load control device configured as described above will be described. First, when the control signal supplied from the ECU 13 is at “H” level, the output signal of the OR gate 3 is always at “H” level. Therefore, the drive circuit 4 amplifies the logic value of “H” level supplied from the OR gate 3 and inverts it to apply a drive voltage of “L” level to the MOSFET 22. While the “L” level driving voltage is applied from the driving circuit 4, the MOSFET 22 is off. In this case, since the source voltage of the MOSFET 22 is substantially equal to the battery voltage V bat , no load current flows through the load 6, in this case, the lamp 11.

一方、ECU13から供給される制御信号が”L”レベルの場合には、PWM生成回路2を構成するコンパレータCP2の出力信号がそのままオアゲート3の出力信号となる。
ある時刻に、コンデンサC1の電圧VC1が基準電圧Vt1より低い場合には、コンパレータCP1の出力信号は”L”レベルとなり、トランジスタQ8及びQ9はいずれもオフする。トランジスタQ8がオフした状態では、基準電圧Vt1は、三角波信号の上限電圧Vbとなる。
On the other hand, when the control signal supplied from the ECU 13 is at the “L” level, the output signal of the comparator CP2 constituting the PWM generation circuit 2 becomes the output signal of the OR gate 3 as it is.
When the voltage VC1 of the capacitor C1 is lower than the reference voltage Vt1 at a certain time, the output signal of the comparator CP1 becomes “L” level, and both the transistors Q8 and Q9 are turned off. In the state where the transistor Q8 is turned off, the reference voltage Vt1 becomes the upper limit voltage Vb of the triangular wave signal.

一方、トランジスタQ9がオフすると、抵抗R8からトランジスタQ7のベースに電流が流れ込むので、トランジスタQ7がオンする。トランジスタQ7がオンすると、コレクタ電流I5の供給が停止される。その結果、コレクタ電流I3が流れることにより、コンデンサC1に電荷が充電され、コンデンサC1の端子間電圧は大きくなっていく。従って、コンデンサC1の電圧VC1は、上昇していく。   On the other hand, when the transistor Q9 is turned off, a current flows from the resistor R8 to the base of the transistor Q7, so that the transistor Q7 is turned on. When transistor Q7 is turned on, supply of collector current I5 is stopped. As a result, when the collector current I3 flows, the capacitor C1 is charged, and the voltage between the terminals of the capacitor C1 increases. Accordingly, the voltage VC1 of the capacitor C1 increases.

コンデンサC1の電圧VC1が上限電圧Vbをわずかでも超えると、コンパレータCP1の出力信号は”H”レベルとなり、トランジスタQ8及びQ9はいずれもオンする。トランジスタQ8がオンした状態では、基準電圧Vt1は、三角波信号の下限電圧Vaとなる。   When the voltage VC1 of the capacitor C1 slightly exceeds the upper limit voltage Vb, the output signal of the comparator CP1 becomes “H” level, and both the transistors Q8 and Q9 are turned on. In a state where the transistor Q8 is turned on, the reference voltage Vt1 becomes the lower limit voltage Va of the triangular wave signal.

一方、トランジスタQ9がオンすると、抵抗R8からトランジスタQ7のベースに電流が流れなくなるので、トランジスタQ7がオフする。トランジスタQ7がオフすると、コレクタ電流I5の供給が開始される。上記したように、コレクタ電流I5は、コレクタ電流I3の2倍であるので、コレクタ電流I5からコレクタ電流I3を減算すると、コレクタ電流I3が流れることになり、コンデンサC1に蓄積された電荷が放電される。   On the other hand, when the transistor Q9 is turned on, no current flows from the resistor R8 to the base of the transistor Q7, so that the transistor Q7 is turned off. When transistor Q7 is turned off, supply of collector current I5 is started. As described above, the collector current I5 is twice the collector current I3. Therefore, when the collector current I3 is subtracted from the collector current I5, the collector current I3 flows, and the charge accumulated in the capacitor C1 is discharged. The

コンデンサC1に蓄積された電荷が放電されると、コンデンサC1の端子間電圧が小さくなっていく。従って、コンデンサC1の電圧VC1は、下降していく。コンデンサC1の電圧VC1が下限電圧Vaをわずかでも下回ると、コンパレータCP1の出力信号は、”L”レベルに反転する。以上説明した動作が繰り返されることにより、三角波信号が生成される。三角波信号の周期Tは、上記した式(7)で表される。   When the electric charge accumulated in the capacitor C1 is discharged, the voltage between the terminals of the capacitor C1 decreases. Accordingly, the voltage VC1 of the capacitor C1 decreases. When the voltage VC1 of the capacitor C1 is slightly below the lower limit voltage Va, the output signal of the comparator CP1 is inverted to “L” level. By repeating the operations described above, a triangular wave signal is generated. The period T of the triangular wave signal is expressed by the above equation (7).

三角波生成回路1から供給される三角波信号、即ち、コンデンサC1の電圧VC1が基準電圧Vkを上回ると、PWM生成回路2を構成するコンパレータCP2の出力信号は”L”レベルとなる。一方、コンデンサC1の電圧VC1が基準電圧Vkを下回ると、コンパレータCP2の出力信号は”H”レベルとなる。以上説明した動作が繰り返されることにより、PWM信号が生成される。   When the triangular wave signal supplied from the triangular wave generating circuit 1, that is, the voltage VC1 of the capacitor C1 exceeds the reference voltage Vk, the output signal of the comparator CP2 constituting the PWM generating circuit 2 becomes “L” level. On the other hand, when the voltage VC1 of the capacitor C1 falls below the reference voltage Vk, the output signal of the comparator CP2 becomes “H” level. By repeating the operation described above, a PWM signal is generated.

コンパレータCP2の出力信号、即ち、PWM信号は、オアゲート3を経て駆動回路4に供給される。駆動回路4は、オアゲート3から供給されるPWM信号の論理値を増幅するとともに、反転して駆動電圧をMOSFET22に印加する。駆動回路4からの駆動電圧が”H”レベルの場合には、MOSFET22は、オンする。これにより、MOSFET22のソース電圧は、ほぼ接地電圧に等しいので、ランプ11に負荷電流が流れる。   The output signal of the comparator CP2, that is, the PWM signal is supplied to the drive circuit 4 through the OR gate 3. The drive circuit 4 amplifies the logical value of the PWM signal supplied from the OR gate 3 and inverts it to apply the drive voltage to the MOSFET 22. When the drive voltage from the drive circuit 4 is at “H” level, the MOSFET 22 is turned on. As a result, the source voltage of the MOSFET 22 is substantially equal to the ground voltage, so that a load current flows through the lamp 11.

一方、駆動回路4からの駆動電圧が”L”レベルの場合には、MOSFET22は、オフする。これにより、MOSFET22のソース電圧は、ほぼバッテリ電圧Vbatに等しくなるまで上昇するので、ランプ11に負荷電流が流れなくなる。
以上説明した動作が繰り返されることにより、ランプ11は、供給された駆動電圧に基づいて点滅点灯するように駆動される。
On the other hand, when the drive voltage from the drive circuit 4 is “L” level, the MOSFET 22 is turned off. As a result, the source voltage of the MOSFET 22 increases until it becomes substantially equal to the battery voltage V bat , so that no load current flows through the lamp 11.
By repeating the operation described above, the lamp 11 is driven to blink in accordance with the supplied drive voltage.

このような通常動作状態において、例えば、コンデンサC1が何らかの原因によりショート故障を起こした場合、コンデンサC1の電圧VC1は0Vとなる。コンデンサC1の電圧VC1は、0Vであるので、上記した式(4)に示す基準電圧Vkより小さい。従って、コンパレータCP3の出力信号、即ち、PWM信号は、”H”レベルに固定される。   In such a normal operation state, for example, when the capacitor C1 causes a short circuit failure for some reason, the voltage VC1 of the capacitor C1 becomes 0V. Since the voltage VC1 of the capacitor C1 is 0V, it is smaller than the reference voltage Vk shown in the above equation (4). Therefore, the output signal of the comparator CP3, that is, the PWM signal is fixed to the “H” level.

”H”レベルに固定されたPWM信号は、オアゲート3を経て駆動回路4に供給される。駆動回路4は、オアゲート3から供給されるPWM信号の論理値を増幅するとともに、反転して”L”レベルの駆動電圧をMOSFET22に印加し続ける。駆動回路4からの駆動電圧が”L”レベルのままであるので、MOSFET22は、オフしたままとなり、ランプ11に負荷電流を流さない状態を保持する。即ち、ランプ11は、消灯したままとなる。   The PWM signal fixed to the “H” level is supplied to the drive circuit 4 via the OR gate 3. The drive circuit 4 amplifies the logical value of the PWM signal supplied from the OR gate 3 and inverts and continues to apply the “L” level drive voltage to the MOSFET 22. Since the drive voltage from the drive circuit 4 remains at the “L” level, the MOSFET 22 remains off and maintains a state in which no load current flows through the lamp 11. That is, the lamp 11 remains off.

今の場合、上記ハイビームをDRL用として用いているので、ランプ11が消灯したままである。従って、先行車又は対向車の操縦者に対しグレアが発生することはなく、交通事故を未然に防止することができる。   In this case, since the high beam is used for DRL, the lamp 11 remains off. Therefore, glare does not occur for the driver of the preceding vehicle or the oncoming vehicle, and a traffic accident can be prevented in advance.

このように、本発明の実施の形態1によれば、三角波生成回路1について、周波数設定用コンデンサC1を定電圧VcとコンパレータCP1の非反転入力端子との間に介挿する第1の介挿状態と、接地とコンパレータCP1の非反転入力端子との間に介挿する第2の介挿状態とにおいて、同一周波数及び同一形状の三角波信号を生成するように構成している。   As described above, according to the first embodiment of the present invention, in the triangular wave generation circuit 1, the first insertion for inserting the frequency setting capacitor C1 between the constant voltage Vc and the non-inverting input terminal of the comparator CP1. In this state, a triangular wave signal having the same frequency and the same shape is generated in the second insertion state interposed between the ground and the non-inverting input terminal of the comparator CP1.

また、本発明の実施の形態1によれば、負荷制御装置が搭載されるプリント基板上に、上記コンデンサC1と第1又は第2の介挿形態に応じて、例えば、図3に示すように、コンデンサC1を搭載するためのパターンP1〜P3を形成している。そして、この負荷制御装置が搭載される自動車が上記ロービームをDRL用として用いている場合には、コンデンサC1の2つの端子をパターンP1のランドL1とパターンP2のランドL2とに電気的に接続し、この負荷制御装置が搭載される自動車が上記ハイビームをDRL用として用いている場合には、コンデンサC1の2つの端子をパターンP2のランドL2とパターンP3のランドL3とに電気的に接続している。   Further, according to the first embodiment of the present invention, on the printed circuit board on which the load control device is mounted, for example, as shown in FIG. 3 according to the capacitor C1 and the first or second insertion mode. The patterns P1 to P3 for mounting the capacitor C1 are formed. When the vehicle on which this load control device is mounted uses the low beam for DRL, the two terminals of the capacitor C1 are electrically connected to the land L1 of the pattern P1 and the land L2 of the pattern P2. When the vehicle on which this load control device is mounted uses the high beam for DRL, the two terminals of the capacitor C1 are electrically connected to the land L2 of the pattern P2 and the land L3 of the pattern P3. Yes.

従って、コンデンサC1がショート故障を起こした場合の負荷制御装置の安全性を向上させることができる。ロービームをDRL用として用いる車両ではフェールセーフを確保することができるとともに、ハイビームをDRL用として用いる車両では安全性を高めることができる。また、この負荷制御装置を用いる車両の種類に応じて2種類のプリント基板を作製する必要がないので、その分コストダウンになる。   Therefore, it is possible to improve the safety of the load control device when the capacitor C1 has a short fault. A vehicle using a low beam for DRL can ensure fail-safety, and a vehicle using a high beam for DRL can improve safety. Moreover, since it is not necessary to produce two types of printed circuit boards according to the type of vehicle using this load control device, the cost is reduced accordingly.

実施の形態2.
上述した実施の形態1では、コンパレータCP2がヒステリシスを有していない例を示したが、これに限定されず、コンパレータCP2がヒステリシスを有していても良い。図5は、コンパレータCP2にヒステリシス回路31を付加した場合のコンパレータCP2及びその周辺回路の構成の一例を示す回路図である。
Embodiment 2. FIG.
In the first embodiment described above, the example in which the comparator CP2 has no hysteresis is shown. However, the present invention is not limited to this, and the comparator CP2 may have hysteresis. FIG. 5 is a circuit diagram showing an example of the configuration of the comparator CP2 and its peripheral circuits when the hysteresis circuit 31 is added to the comparator CP2.

ヒステリシス回路31は、インバータINVと、PNP型のトランジスタQ21と、抵抗R21及びR22とから構成されている。インバータINVは、コンパレータCP2の出力信号、即ち、PWM信号を反転する。抵抗R22は、トランジスタQ21のベースとインバータINVの出力端との間に接続されたベース抵抗である。PNP型のトランジスタQ21は、抵抗R22を介して供給されるインバータINVの”H”レベルの出力信号によりオンすることにより、基準電圧Vkを変更する。なお、負荷制御装置の構成のうち、上記コンパレータCP2及びその周辺回路以外の部分の構成については、上述した実施の形態1では図2の構成をそのまま適用することができる。   The hysteresis circuit 31 includes an inverter INV, a PNP transistor Q21, and resistors R21 and R22. The inverter INV inverts the output signal of the comparator CP2, that is, the PWM signal. The resistor R22 is a base resistor connected between the base of the transistor Q21 and the output terminal of the inverter INV. The PNP transistor Q21 is turned on by an “H” level output signal of the inverter INV supplied via the resistor R22, thereby changing the reference voltage Vk. Note that, in the configuration of the load control device, the configuration of the portion other than the comparator CP2 and its peripheral circuits can be applied with the configuration of FIG.

次に、上記構成の負荷制御装置のうち、コンパレータCP2及びその周辺回路の動作について、図6に示すタイミングチャートを参照して説明する。
ある時刻に、三角波生成回路1から供給される三角波信号が基準電圧Vkより高い場合には、PWM生成回路2を構成するコンパレータCP2の出力信号は”L”レベルとなる。これにより、インバータINVの出力信号は”H”レベルとなり、トランジスタQ21はオンする。
Next, operations of the comparator CP2 and its peripheral circuits in the load control device having the above configuration will be described with reference to a timing chart shown in FIG.
When the triangular wave signal supplied from the triangular wave generating circuit 1 is higher than the reference voltage Vk at a certain time, the output signal of the comparator CP2 constituting the PWM generating circuit 2 is at the “L” level. Thereby, the output signal of the inverter INV becomes “H” level, and the transistor Q21 is turned on.

トランジスタQ21がオンした状態では、基準電圧Vkは、トランジスタQ21の飽和電圧を無視すると、抵抗R11及びR21の合成抵抗値と抵抗R10の抵抗値との抵抗分割となり、図6(b)に示すように、第2基準電圧Vk2となる。第2基準電圧Vk2は式(8)で表される。
Vk2=Vc×{(R11×R21)/(R11+R21)}/{R10+(R11×R21)/(R11+R21)} ・・・(8)
In the state where the transistor Q21 is turned on, the reference voltage Vk becomes resistance division of the combined resistance value of the resistors R11 and R21 and the resistance value of the resistor R10 when the saturation voltage of the transistor Q21 is ignored, as shown in FIG. 6B. The second reference voltage Vk2 is obtained. The second reference voltage Vk2 is expressed by Expression (8).
Vk2 = Vc × {(R11 × R21) / (R11 + R21)} / {R10 + (R11 × R21) / (R11 + R21)} (8)

次に、上記三角波信号が第2基準電圧Vk2を下回ると、コンパレータCP2の出力信号は”H”レベルとなる。これにより、インバータINVの出力信号は”L”レベルとなり、トランジスタQ21はオフする。トランジスタQ21がオフした状態では、基準電圧Vkは、図6(b)に示すように、上記した式(4)で表される値に変化する。即ち、コンパレータCP2がヒステリシスを有している。以上説明した動作が繰り返されることにより、図6(c)に示すように、上述した各実施の形態と比較して、幅が広いPWM信号が生成される。このように、本発明の実施の形態2によれば、コンパレータCP2がヒステリシスを有しているので、上述した各実施の形態と比較して、ノイズに対する耐性を高めることができる。   Next, when the triangular wave signal falls below the second reference voltage Vk2, the output signal of the comparator CP2 becomes “H” level. As a result, the output signal of the inverter INV becomes “L” level, and the transistor Q21 is turned off. In the state where the transistor Q21 is turned off, the reference voltage Vk changes to the value represented by the above-described equation (4) as shown in FIG. That is, the comparator CP2 has hysteresis. By repeating the operation described above, as shown in FIG. 6C, a PWM signal having a wider width than that of each of the above-described embodiments is generated. As described above, according to the second embodiment of the present invention, since the comparator CP2 has hysteresis, it is possible to increase resistance to noise as compared with the above-described embodiments.

実施の形態3.
上述した各実施の形態では、本発明を負荷駆動素子5であるNチャンネル型のMOSFET22を負荷6であるランプ11の下流側に設けた装置(ロー・サイド・スイッチング装置)に適用する例を示したが、これに限定されない。例えば、本発明は、負荷駆動素子5であるNチャンネル型のMOSFET22を負荷6であるランプ11の上流側に設けた装置(ハイ・サイド・スイッチング装置)に適用しても良い。この場合、負荷駆動素子5として、Nチャンネル型のMOSFET22に換えて、Pチャネル型のMOSFETを用いても良い。
Embodiment 3 FIG.
In each of the above-described embodiments, an example is shown in which the present invention is applied to a device (low-side switching device) in which the N-channel MOSFET 22 that is the load driving element 5 is provided on the downstream side of the lamp 11 that is the load 6. However, it is not limited to this. For example, the present invention may be applied to a device (high-side switching device) in which the N-channel type MOSFET 22 that is the load driving element 5 is provided on the upstream side of the lamp 11 that is the load 6. In this case, a P-channel MOSFET may be used as the load driving element 5 instead of the N-channel MOSFET 22.

実施の形態4.
上述した各実施の形態では、負荷駆動素子5としてNチャンネル型のMOSFET22又はPチャネル型のMOSFETを用いる例を示したが、これに限定されない。負荷駆動素子5としては、例えば、バイポーラトランジスタ、サイリスタ、IGBT(Insulated Gate Bipolar Transistor)、SIT(Static Induction Transistor)等のどのようなスイッチング素子を用いても良い。
Embodiment 4 FIG.
In each of the above-described embodiments, the example in which the N-channel type MOSFET 22 or the P-channel type MOSFET is used as the load driving element 5 has been described. However, the present invention is not limited to this. As the load drive element 5, any switching element such as a bipolar transistor, a thyristor, an IGBT (Insulated Gate Bipolar Transistor), or an SIT (Static Induction Transistor) may be used.

以上、本発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
また、上述した各実施の形態では、定電圧電源21を設ける例を示したが、これに限定されず、定電圧源21を設けなくても良い。この場合、トランジスタQ1〜Q3の各エミッタ、抵抗R3、R8、R9、R11の各一端は、直接電源端子Tbに接続される。また、コンデンサC1の一方の端子が接続されることになるパターンP1も、直接電源端子Tbに接続される。
As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to these embodiments, and the design can be changed without departing from the scope of the present invention. Is included in the present invention.
Moreover, in each embodiment mentioned above, although the example which provides the constant voltage power supply 21 was shown, it is not limited to this, The constant voltage source 21 does not need to be provided. In this case, each emitter of the transistors Q1 to Q3 and one end of each of the resistors R3, R8, R9, and R11 are directly connected to the power supply terminal Tb. Further, the pattern P1 to which one terminal of the capacitor C1 is connected is also directly connected to the power supply terminal Tb.

また、上述した各実施の形態では、プリント基板に図3に示すパターンP1〜P3を形成する例を示したが、これに限定されない。例えば、以下に示すように構成しても良い。即ち、コンデンサC1の一方の端子はコンパレータCP1の非反転入力端子に接続されるパターンのランドに電気的に接続しておくとともに、図3に示すパターンP2を極短く形成し、図3には図示しない一方のランドにコンデンサC1の他方の端子を電気的に接続しておく。そして、この負荷制御装置が搭載される自動車がロービームをDRL用として用いている場合には、図3に示すランドL1とL2との間にジャンパーピンを電気的に接続する。一方、この負荷制御装置が搭載される自動車がハイビームをDRL用として用いている場合には、図3に示すランドL2とL3との間にジャンパーピンを電気的に接続する。   Moreover, although each embodiment mentioned above showed the example which forms the patterns P1-P3 shown in FIG. 3 on a printed circuit board, it is not limited to this. For example, you may comprise as shown below. That is, one terminal of the capacitor C1 is electrically connected to the land of the pattern connected to the non-inverting input terminal of the comparator CP1, and the pattern P2 shown in FIG. The other terminal of the capacitor C1 is electrically connected to one land that is not. And when the vehicle in which this load control apparatus is mounted uses the low beam for DRL, a jumper pin is electrically connected between the lands L1 and L2 shown in FIG. On the other hand, when an automobile equipped with this load control device uses a high beam for DRL, a jumper pin is electrically connected between lands L2 and L3 shown in FIG.

また、上述した各実施の形態では、本発明に係る負荷制御装置を車両に搭載し、負荷6がヘッドランプに利用されるランプ11である例を示したが、これに限定されない。本発明は、例えば、生成した三角波信号に基づいて負荷を制御する装置一般に適用することができる。
また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。
Moreover, although each embodiment mentioned above showed the example which mounts the load control apparatus which concerns on this invention in a vehicle, and the load 6 is the lamp | ramp 11 utilized for a headlamp, it is not limited to this. The present invention can be applied to a general apparatus for controlling a load based on a generated triangular wave signal, for example.
In addition, each of the above-described embodiments can divert each other's technology as long as there is no particular contradiction or problem in its purpose and configuration.

本発明の実施の形態1に係る負荷制御装置の構成を示すブロック図である。It is a block diagram which shows the structure of the load control apparatus which concerns on Embodiment 1 of this invention. 図1に示す負荷制御装置の構成を具体的に実現した回路図である。FIG. 2 is a circuit diagram specifically realizing the configuration of the load control device shown in FIG. 1. 図1に示す負荷制御装置が搭載されるプリント基板上に形成されたパターンP1〜P3及びランドL1〜L3の構成の一例及びコンデンサC1の搭載状態の一例を示す図である。It is a figure which shows an example of the structure of the patterns P1-P3 and lands L1-L3 formed on the printed circuit board in which the load control apparatus shown in FIG. 1 is mounted, and an example of the mounting state of the capacitor C1. 図1に示す負荷制御装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the load control device shown in FIG. 1. 本発明の実施の形態2に係る負荷制御装置のコンパレータCP2及びその周辺回路の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of comparator CP2 of the load control apparatus which concerns on Embodiment 2 of this invention, and its peripheral circuit. 図5に示すコンパレータCP2及びその周辺回路の動作の一例を説明するためのタイミングチャートである。6 is a timing chart for explaining an example of operations of the comparator CP2 and its peripheral circuits shown in FIG.

符号の説明Explanation of symbols

1 三角波生成回路
2 PWM生成回路(パルス幅変調波生成回路)
3 オアゲート
4 駆動回路
5 負荷駆動素子
6 負荷
11 ランプ
12 バッテリ
13 ECU
21 定電圧電源
22 MOSFET
31 ヒステリシス回路
C1 コンデンサ
CP1 コンパレータ(比較手段)
CP2 コンパレータ
I1〜I3,I5 電流
INV インバータ
Q1〜Q9,Q21 トランジスタ
R1〜R11,R21,R22 抵抗
Tb 電源端子
Tg 接地端子
Ti 入力端子
To 出力端子
Va 下限電圧
Vb 上限電圧
bat バッテリ電圧
Vc 定電圧
VC1 コンデンサC1の電圧
Vt1,Vk 基準電圧
Vk2 第2基準電圧
1 Triangular wave generation circuit 2 PWM generation circuit (pulse width modulation wave generation circuit)
3 OR gate 4 drive circuit 5 load drive element 6 load 11 lamp 12 battery 13 ECU
21 Constant voltage power supply 22 MOSFET
31 Hysteresis circuit C1 Capacitor CP1 Comparator (comparison means)
CP2 Comparator I1-I3, I5 Current INV Inverter Q1-Q9, Q21 Transistors R1-R11, R21, R22 Resistor Tb Power supply terminal Tg Ground terminal Ti Input terminal To Output terminal Va Lower limit voltage Vb Upper limit voltage Vbat Battery voltage Vc Constant voltage VC1 Capacitor C1 voltage Vt1, Vk reference voltage Vk2 second reference voltage

Claims (2)

生成した三角波信号に基づいて負荷を制御する負荷制御装置において、
前記三角波信号の周波数を設定するためのコンデンサを電源と比較手段の入力端との間に介挿する第1の介挿状態と、接地と前記比較手段の前記入力端との間に介挿する第2の介挿状態とにおいて、同一周波数を有する前記三角波信号を生成する三角波生成回路を備え、
前記コンデンサが前記第1の介挿状態又は前記第2の介挿状態のいずれかにより介挿可能に構成されていることを特徴とする負荷制御装置。
In the load control device that controls the load based on the generated triangular wave signal,
A first insertion state in which a capacitor for setting the frequency of the triangular wave signal is inserted between a power supply and an input end of the comparison means, and an insertion between the ground and the input end of the comparison means. A triangular wave generation circuit for generating the triangular wave signal having the same frequency in the second insertion state;
The load control device according to claim 1, wherein the capacitor is configured to be inserted in either the first insertion state or the second insertion state.
前記三角波信号に基づいてパルス幅変調波信号を生成するパルス幅変調波生成回路を備え、前記パルス幅変調波信号に基づいて負荷を制御することを特徴とする請求項1に記載の負荷制御装置。   The load control device according to claim 1, further comprising a pulse width modulation wave generation circuit that generates a pulse width modulation wave signal based on the triangular wave signal, wherein the load is controlled based on the pulse width modulation wave signal. .
JP2006161862A 2006-06-12 2006-06-12 Load controller Pending JP2007335930A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006161862A JP2007335930A (en) 2006-06-12 2006-06-12 Load controller
US11/761,434 US7589512B2 (en) 2006-06-12 2007-06-12 Load control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006161862A JP2007335930A (en) 2006-06-12 2006-06-12 Load controller

Publications (1)

Publication Number Publication Date
JP2007335930A true JP2007335930A (en) 2007-12-27

Family

ID=38935027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006161862A Pending JP2007335930A (en) 2006-06-12 2006-06-12 Load controller

Country Status (1)

Country Link
JP (1) JP2007335930A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048479A (en) * 2019-09-18 2021-03-25 ローム株式会社 Switch device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048479A (en) * 2019-09-18 2021-03-25 ローム株式会社 Switch device
JP7394567B2 (en) 2019-09-18 2023-12-08 ローム株式会社 switch device

Similar Documents

Publication Publication Date Title
US7589512B2 (en) Load control device
JP4698560B2 (en) Variable load lighting circuit
JP4087211B2 (en) Vehicle lighting
US5900679A (en) System and apparatus for controlling rear indicator lights on a vehicle
US7282809B2 (en) Interface circuit between a direct-current voltage source and a circuit for driving a load, particularly for use in motor-vehicles
WO2021125269A1 (en) Overcurrent protection circuit
JP2015125800A (en) Vehicle lamp
US6707654B2 (en) Protection device that shuts off in case of reversed connection
JP5064942B2 (en) Load control device
US10728985B2 (en) Vehicle lamp and lighting circuit
JP2007335930A (en) Load controller
JP2007335932A (en) Load controller
JP2021065040A (en) Switch device
JP2000284837A (en) Voltage adjuster
JPH09285035A (en) Charging-voltage controlling circuit for car
JP4615821B2 (en) Lamp lighting and battery charge control device
JP4325094B2 (en) Vehicle power generation control device
JP3613927B2 (en) ECU power supply system for vehicle
JP2015004297A (en) Switch control circuit, ignitor, engine ignition device, and vehicle
WO2007046363A1 (en) Pwm signal generation circuit
JP2008131838A (en) Power supply
Graf Smart power switches for automobile and industrial applications
US20230104593A1 (en) Light source module and lighting circuit
KR0178931B1 (en) Automotive interior light control circuit
JP2003109780A (en) Lamp lighting device for vehicle