JP2007327817A - Inspection device and inspection method for semiconductor element - Google Patents

Inspection device and inspection method for semiconductor element Download PDF

Info

Publication number
JP2007327817A
JP2007327817A JP2006158348A JP2006158348A JP2007327817A JP 2007327817 A JP2007327817 A JP 2007327817A JP 2006158348 A JP2006158348 A JP 2006158348A JP 2006158348 A JP2006158348 A JP 2006158348A JP 2007327817 A JP2007327817 A JP 2007327817A
Authority
JP
Japan
Prior art keywords
semiconductor elements
inspection
circuit
serial
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006158348A
Other languages
Japanese (ja)
Inventor
Yuichi Matsuno
裕一 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006158348A priority Critical patent/JP2007327817A/en
Publication of JP2007327817A publication Critical patent/JP2007327817A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection device and an inspection method for semiconductor elements which are preferred for parallel processing, and which can also reduce the inspection cost. <P>SOLUTION: The inspection device for inspecting a plurality of semiconductor elements by using parallel processing through being connected to them, respectively, comprises a drive circuit for outputting a drive signal to the semiconductor elements; a correlated double sampling circuits for eliminating the noise of the image signals outputted from the semiconductor elements; and a serial processing circuit for converting the signals outputted from the respective correlation double sampling circuits into a single serial signal. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体素子の検査処理装置に関し、特に、半導体ウエハに形成された半導体素子のうち複数個を同時に検査する半導体素子の検査装置及び検査方法に関する。   The present invention relates to a semiconductor element inspection processing apparatus, and more particularly to a semiconductor element inspection apparatus and inspection method for simultaneously inspecting a plurality of semiconductor elements formed on a semiconductor wafer.

固体撮像素子等の半導体素子の検査工程では、半導体ウエハ上に半導体素子を形成した後、プローブカード等の検査装置のプローブ針をそれぞれ半導体素子の回路基板に接触させ、出力信号を検出している(例えば、下記特許文献1参照)。図4は、従来の半導体素子の検査工程の信号処理を示す図である。一般的に、半導体素子の検査では、複数(図4では4個の場合を示す。)の半導体素子の出力信号を並列処理してスループットを確保している。   In the inspection process of a semiconductor element such as a solid-state image sensor, after the semiconductor element is formed on the semiconductor wafer, the probe needle of an inspection device such as a probe card is brought into contact with the circuit board of the semiconductor element to detect the output signal. (For example, refer to Patent Document 1 below). FIG. 4 is a diagram illustrating signal processing in a conventional semiconductor element inspection process. In general, in the inspection of semiconductor elements, output signals from a plurality of semiconductor elements (in FIG. 4, four cases are shown) are processed in parallel to ensure throughput.

特開2000−216204号公報JP 2000-216204 A

ところで、並列処理を行う際に、各処理系統ごとに接続されるADボードや画像処理ボードは高額であり、検査対象とする半導体素子の数に比例して処理系統が増加するため検査の処理にかかる費用が高くなる傾向にある点で改善の余地があった。また、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることが懸念される。さらに、検査の際に、ADボードと画像処理ボード上のメモリが必ずしも完全に活用されていると限らない場合があり、例えば、少数画素の固体撮像素子の検査の場合には、1M画素の固体撮像素子を8M搭載のADボードで信号処理する場合には、1/8のパフォーマンスとなってしまう。   By the way, when performing parallel processing, AD boards and image processing boards connected to each processing system are expensive, and the number of processing systems increases in proportion to the number of semiconductor elements to be inspected. There was room for improvement in that the cost tends to be high. In addition, there is a concern that the measurement values vary among image processing systems for each semiconductor element. Further, in the inspection, the AD board and the memory on the image processing board may not always be fully utilized. For example, in the case of inspection of a solid-state image sensor with a small number of pixels, a solid state of 1M pixels is used. When the image sensor is processed by an 8M mounted AD board, the performance is 1/8.

本発明は、上記事情に鑑みてなされたもので、その目的は、半導体素子の検査の並列処理に好適で、検査にかかるコストを低減することができる半導体素子の検査装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device inspection apparatus that is suitable for parallel processing of semiconductor device inspection and can reduce the cost of inspection. .

本発明の上記目的は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、前記半導体素子に駆動信号を出力する駆動回路と、前記半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関2重サンプリング回路とを備え、前記相関2重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられていることを特徴とする検査装置によって達成される。   The object of the present invention is a semiconductor element inspection apparatus for inspecting a plurality of semiconductor elements by parallel processing, and is connected to each of the plurality of semiconductor elements to be inspected and outputs a drive signal to the semiconductor elements. A drive circuit; and a correlated double sampling circuit connected to each of the semiconductor elements and removing noise of an image signal output from the semiconductor element, and an output signal output from each of the correlated double sampling circuits This is achieved by an inspection device characterized in that a serial processing circuit for converting the signal into one serial signal is provided.

また、本発明の上記目的は、複数の半導体素子を並列処理によって検査する半導体素子の検査方法であって、検査の対象となる複数の半導体素子のそれぞれに駆動信号を駆動回路によって入力し、前記半導体素子のそれぞれに接続された相関2重サンプリング回路によって、該半導体素子から出力される画像信号のノイズを除去し、前記相関2重サンプリング回路のそれぞれから出力される出力信号を、シリアル処理回路を用いて一つのシリアル信号に変換することを特徴とする検査方法によって達成される。   The above-described object of the present invention is a semiconductor element inspection method for inspecting a plurality of semiconductor elements by parallel processing, wherein a drive signal is input to each of the plurality of semiconductor elements to be inspected by a drive circuit, A correlated double sampling circuit connected to each of the semiconductor elements removes noise of the image signal output from the semiconductor element, and an output signal output from each of the correlated double sampling circuits is converted into a serial processing circuit. This is achieved by an inspection method characterized in that it is converted into a single serial signal.

本発明は、シリアル処理回路を備え、半導体素子ごとに設けられた処理系統の相関2重サンプリング回路から出力される出力信号を一つのシリアル信号に変換することで、処理系統を一つに統合した構成である。このため、シリアル処理回路によって変換されたシリアル信号を処理するADボードや画像処理ボードを一つづつ設置すればよく、検査対象となる半導体素子の数に比例して処理系統が増加しても、検査の処理にかかる費用が高くなることを防止できる。また、処理系統をシリアル信号に変換して一つの処理系統に統合することで、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることを防止することができ、検査の精度を向上できる。   The present invention includes a serial processing circuit and converts the output signal output from the correlated double sampling circuit of the processing system provided for each semiconductor element into one serial signal, thereby integrating the processing system into one. It is a configuration. For this reason, AD boards and image processing boards that process serial signals converted by the serial processing circuit may be installed one by one. Even if the processing system increases in proportion to the number of semiconductor elements to be inspected, It is possible to prevent the cost for the inspection process from increasing. Also, by converting the processing system into a serial signal and integrating it into one processing system, it is possible to prevent variations in measured values between image processing systems for each semiconductor element, and to improve inspection accuracy. .

上記シリアル処理回路がマルチプレクス回路であることが好ましい。こうすれば、半導体素子ごとに設けられた処理系統から出力される出力信号をマルチプレクス回路によって一つのシリアル信号に変換することができ、処理系統を一つに統合することで検査の処理にかかる費用の増加を防止できる。   The serial processing circuit is preferably a multiplex circuit. In this way, the output signal output from the processing system provided for each semiconductor element can be converted into one serial signal by the multiplex circuit, and the processing system is integrated into one for the inspection process. Increase in cost can be prevented.

本発明によれば、半導体素子の検査の並列処理に好適で、検査にかかるコストを低減することができる半導体素子の検査装置を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, it is suitable for the parallel processing of the test | inspection of a semiconductor element, and the test | inspection apparatus of the semiconductor element which can reduce the cost concerning a test | inspection can be provided.

以下、本発明の実施形態を図面に基づいて詳しく説明する。
図1は、本発明にかかる半導体素子の駆動装置の構成を示す図である。本実施形態では、半導体素子の一例として、固体撮像素子を用いて説明する。しかし、本発明にかかる半導体素子は、固体撮像素子に限定されず、例えば、CMOS型のイメージセンサの検査に適用することができる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a configuration of a semiconductor element driving apparatus according to the present invention. In this embodiment, a solid-state imaging device will be described as an example of a semiconductor element. However, the semiconductor element according to the present invention is not limited to a solid-state image sensor, and can be applied to, for example, inspection of a CMOS type image sensor.

検査装置は、図1のCCD1〜CCD4で示す複数(本実施形態では4個)の半導体素子の画像データを取得し、この画像データに基づいて所定の検査を行うため、信号処理を行う。   The inspection apparatus acquires image data of a plurality (four in the present embodiment) of semiconductor elements indicated by CCD1 to CCD4 in FIG. 1, and performs signal processing to perform a predetermined inspection based on the image data.

検査装置は、検査の対象となる複数の半導体素子のそれぞれに接続され、検査時にこれら複数の半導体素子のそれぞれに駆動信号を出力する駆動回路が設けられている。   The inspection apparatus is connected to each of a plurality of semiconductor elements to be inspected, and is provided with a drive circuit that outputs a drive signal to each of the plurality of semiconductor elements at the time of inspection.

また、複数の半導体素子のそれぞれには、図1においてCDS1〜4に示す相関2重サンプリング回路(CDS回路ともいう。)が接続されている。相関2重サンプリング回路は、画素信号のノイズが抑圧するための回路であり、固体撮像素子から、ペデスタルレベル(一般的に黒レベル)と信号レベルの対により構成された画素信号を得て、ペデスタルレベルをクランプ電位にクランプし、信号レベルが出力されている走査期間中に、該クランプを解除して、ペデスタルレベルから信号レベルへの変化分をサンプルホールドする。特に、CCD等の固体撮像素子のアレイ上には、遮光領域を設けられており、この遮光領域の画素信号を黒レベルとして固定している。   Further, a correlated double sampling circuit (also referred to as a CDS circuit) indicated by CDS 1 to 4 in FIG. 1 is connected to each of the plurality of semiconductor elements. The correlated double sampling circuit is a circuit for suppressing noise of a pixel signal, and obtains a pixel signal composed of a pair of a pedestal level (generally a black level) and a signal level from a solid-state imaging device, and obtains a pedestal. The level is clamped to the clamp potential, and the clamp is released during the scanning period in which the signal level is output, and the change from the pedestal level to the signal level is sampled and held. In particular, a light-shielding area is provided on an array of solid-state imaging devices such as CCDs, and the pixel signal of this light-shielding area is fixed as a black level.

検査時には、駆動回路から半導体素子のそれぞれに駆動信号が出力され、複数の半導体素子で生成された画像信号が2重サンプリング回路に出力される。本実施形態では、半導体素子のそれぞれと2重サンプリング回路とが1つの処理系統を構成し、つまり、4つの半導体素子に対して4つの処理系統が形成されている構成である。   At the time of inspection, a drive signal is output from the drive circuit to each of the semiconductor elements, and image signals generated by a plurality of semiconductor elements are output to the double sampling circuit. In the present embodiment, each of the semiconductor elements and the double sampling circuit constitute one processing system, that is, four processing systems are formed for four semiconductor elements.

本実施形態の検査装置は、それぞれの2重サンプリング回路から出力された出力信号が入力されるシリアル処理回路が設けられている。本実施形態のシリアル処理回路は、マルチプレクス回路(MUX回路ともいう。)を用いている。シリアル処理回路は、半導体素子から複数の出力信号を取り込み、これら出力信号を複数の転送ラインで転送する際に、これら転送ラインを切り替えてデジタル信号を出力させる構成である。   The inspection apparatus according to this embodiment is provided with a serial processing circuit to which output signals output from the respective double sampling circuits are input. The serial processing circuit of this embodiment uses a multiplex circuit (also referred to as a MUX circuit). The serial processing circuit is configured to take in a plurality of output signals from a semiconductor element and switch the transfer lines to output a digital signal when the output signals are transferred through the plurality of transfer lines.

図2は、本実施形態の固体撮像素子からの出力信号と、マルチプレクス回路の出力信号とのそれぞれの値を時系列に示す図である。
本実施形態では、4つの固体撮像素子のそれぞれから出力される出力信号である画像信号のうち、G1、B、G2、R(緑は2信号)をシリアル処理によってそれぞれ、1つのシリアル信号に変換する。
FIG. 2 is a diagram showing the respective values of the output signal from the solid-state imaging device of the present embodiment and the output signal of the multiplex circuit in time series.
In this embodiment, G1, B, G2, and R (green is two signals) out of image signals that are output signals output from each of the four solid-state imaging devices are converted into one serial signal by serial processing. To do.

図1に示すように、シリアル処理回路から出力されたシリアル信号は、アンプ(AMP)を介して、ADボードに出力され、そして、AD変換されたあと、画像処理ボードに出力される。本実施形態の検査装置は、シリアル処理回路によって一つのシリアル信号が、1つのADボードと1つの画像処理ボードを有する単一の処理系統に出力され、信号処理される。本実施形態では、1画素あたりの周波数は4倍とするため、少数画素かつ低周波駆動の半導体素子に特に適している。   As shown in FIG. 1, the serial signal output from the serial processing circuit is output to the AD board via an amplifier (AMP), and after AD conversion, is output to the image processing board. In the inspection apparatus of this embodiment, one serial signal is output to a single processing system having one AD board and one image processing board by the serial processing circuit, and signal processing is performed. In this embodiment, since the frequency per pixel is four times, it is particularly suitable for a semiconductor element with a small number of pixels and low frequency driving.

シリアル処理回路から出力されたシリアル信号は、ADボードのメモリに格納され、その後、ADボードのメモリに格納された信号が、所定のタイミングで画像処理ボードのビデオメモリに転送される。こうすることで、4個の半導体素子のR,G1,G2,Bの4種類の信号を1つの画像処理ボードで処理することができる。   The serial signal output from the serial processing circuit is stored in the memory of the AD board, and then the signal stored in the memory of the AD board is transferred to the video memory of the image processing board at a predetermined timing. In this way, four types of signals R, G1, G2, and B of the four semiconductor elements can be processed by one image processing board.

図3(a)は、従来の検査装置で半導体素子の検査において並列処理した際に、それぞれのADボードのメモリに格納される情報を示している。図3(b)は、本実施形態の検査装置によって半導体素子の検査を行った際に、ADボードのメモリに格納される情報を示している。図3(a)に示す従来の検査装置では、ADボードのメモリの一部の領域しか使用されず、無駄が多かった。しかし、本実施形態の検査装置では、図3(b)に示すように、4個分の半導体素子の画素を1枚のADボードのメモリに格納することができ、格納できる画素数は通常4倍となり、ADボード処理パフォーマンスを向上させることができる。   FIG. 3A shows information stored in the memory of each AD board when parallel processing is performed in the inspection of semiconductor elements by a conventional inspection apparatus. FIG. 3B shows information stored in the memory of the AD board when the semiconductor device is inspected by the inspection apparatus of this embodiment. In the conventional inspection apparatus shown in FIG. 3A, only a partial area of the memory of the AD board is used, which is wasteful. However, in the inspection apparatus of this embodiment, as shown in FIG. 3B, the pixels of four semiconductor elements can be stored in the memory of one AD board, and the number of pixels that can be stored is normally 4 The AD board processing performance can be improved.

シリアル処理回路を備え、半導体素子ごとに設けられた処理系統の相関2重サンプリング回路から出力される出力信号を一つのシリアル信号に変換することで、処理系統を一つに統合した構成である。このため、シリアル処理回路によって変換されたシリアル信号を処理するADボードや画像処理ボードを一つづつ設置すればよく、検査対象となる半導体素子の数に比例して処理系統が増加しても、検査の処理にかかる費用が高くなることを防止できる。また、処理系統をシリアル信号に変換して一つの処理系統に統合することで、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることを防止することができ、検査の精度を向上できる。   The configuration includes a serial processing circuit and converts the output signal output from the correlated double sampling circuit of the processing system provided for each semiconductor element into one serial signal, thereby integrating the processing system into one. For this reason, AD boards and image processing boards that process serial signals converted by the serial processing circuit may be installed one by one. Even if the processing system increases in proportion to the number of semiconductor elements to be inspected, It is possible to prevent the cost for the inspection process from increasing. Also, by converting the processing system into a serial signal and integrating it into one processing system, it is possible to prevent variations in measured values between image processing systems for each semiconductor element, and to improve inspection accuracy. .

なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。   In addition, this invention is not limited to embodiment mentioned above, A suitable deformation | transformation, improvement, etc. are possible.

本発明にかかる半導体素子の駆動装置の構成を示す図である。It is a figure which shows the structure of the drive device of the semiconductor element concerning this invention. 本実施形態の固体撮像素子からの出力信号と、マルチプレクス回路の出力信号とのそれぞれの値を時系列に示す図である。It is a figure which shows each value of the output signal from the solid-state image sensor of this embodiment, and the output signal of a multiplex circuit in time series. (a)従来の検査装置で半導体素子の検査において並列処理した際に、それぞれのADボードのメモリに格納される情報を示す図である。(b)本実施形態の検査装置によって半導体素子の検査を行った際に、ADボードのメモリに格納される情報を示す図である。(A) It is a figure which shows the information stored in the memory of each AD board when parallel processing in the test | inspection of a semiconductor element with the conventional test | inspection apparatus. (B) It is a figure which shows the information stored in the memory of AD board when test | inspecting a semiconductor element with the test | inspection apparatus of this embodiment. 従来の半導体素子の検査工程の信号処理を示す図である。It is a figure which shows the signal processing of the test | inspection process of the conventional semiconductor element.

符号の説明Explanation of symbols

CCD1〜CCD4 固体撮像素子(半導体素子)
AD ADボード
CCD1 to CCD4 Solid-state image sensor (semiconductor element)
AD AD board

Claims (4)

複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、
検査の対象となる複数の半導体素子のそれぞれに接続され、前記半導体素子に駆動信号を出力する駆動回路と、
前記半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関2重サンプリング回路とを備え、
前記相関2重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられていることを特徴とする検査装置。
A semiconductor device inspection apparatus for inspecting a plurality of semiconductor elements by parallel processing,
A drive circuit connected to each of a plurality of semiconductor elements to be inspected and outputting a drive signal to the semiconductor elements;
A correlated double sampling circuit connected to each of the semiconductor elements and removing noise of an image signal output from the semiconductor elements;
An inspection apparatus comprising a serial processing circuit for converting an output signal output from each of the correlated double sampling circuits into one serial signal.
前記シリアル処理回路がマルチプレクス回路であることを特徴とする請求項1に記載の検査装置。   The inspection apparatus according to claim 1, wherein the serial processing circuit is a multiplex circuit. 複数の半導体素子を並列処理によって検査する半導体素子の検査方法であって、
検査の対象となる複数の半導体素子のそれぞれに駆動信号を駆動回路によって入力し、前記半導体素子のそれぞれに接続された相関2重サンプリング回路によって、該半導体素子から出力される画像信号のノイズを除去し、前記相関2重サンプリング回路のそれぞれから出力される出力信号を、シリアル処理回路を用いて一つのシリアル信号に変換することを特徴とする検査方法。
A method for inspecting a semiconductor element in which a plurality of semiconductor elements are inspected by parallel processing,
A drive signal is input to each of a plurality of semiconductor elements to be inspected by a drive circuit, and noise of an image signal output from the semiconductor element is removed by a correlated double sampling circuit connected to each of the semiconductor elements. And an output signal output from each of the correlated double sampling circuits is converted into one serial signal using a serial processing circuit.
前記シリアル処理回路がマルチプレクス回路であることを特徴とする請求項3に記載の検査方法。
The inspection method according to claim 3, wherein the serial processing circuit is a multiplex circuit.
JP2006158348A 2006-06-07 2006-06-07 Inspection device and inspection method for semiconductor element Pending JP2007327817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158348A JP2007327817A (en) 2006-06-07 2006-06-07 Inspection device and inspection method for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006158348A JP2007327817A (en) 2006-06-07 2006-06-07 Inspection device and inspection method for semiconductor element

Publications (1)

Publication Number Publication Date
JP2007327817A true JP2007327817A (en) 2007-12-20

Family

ID=38928385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158348A Pending JP2007327817A (en) 2006-06-07 2006-06-07 Inspection device and inspection method for semiconductor element

Country Status (1)

Country Link
JP (1) JP2007327817A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8606102B2 (en) 2008-12-11 2013-12-10 Samsung Electronics Co., Ltd. Test interface device, test system and optical interface memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8606102B2 (en) 2008-12-11 2013-12-10 Samsung Electronics Co., Ltd. Test interface device, test system and optical interface memory device

Similar Documents

Publication Publication Date Title
US9332202B2 (en) Solid-state imaging apparatus and imaging system
JP2004222286A (en) Imaging element and fixed pattern noise reduction method
US11109017B2 (en) Systems and methods for fault detection in image sensor processors
JP2006311240A (en) Imaging apparatus
US20150296151A1 (en) Radiation imaging apparatus, method of driving the same, and radiation inspection apparatus
US8094220B2 (en) Solid-state imaging apparatus and driving method of solid-state imaging apparatus
US20100134673A1 (en) Solid-state image sensing device and image pickup apparatus
JP2004165913A (en) Solid-state imaging unit and its signal reading method
JP2009089078A (en) Solid-state image pickup apparatus and image pickup apparatus
JP2007327817A (en) Inspection device and inspection method for semiconductor element
KR20180083046A (en) Analog to digital conversion device, read out circuit and cmos image sensor including the same
JP4566013B2 (en) Imaging device
JP4929584B2 (en) Signal processing method, signal processing apparatus, and semiconductor device for detecting physical quantity distribution
JP2005151079A (en) Digital camera and solid-state imaging apparatus
WO2013115015A1 (en) Solid-state imaging element, solid-state imaging device, and image-processing method
JP2010011008A (en) Ccd solid-state imaging element, imaging apparatus, and black level detection method therein
TWI795034B (en) Time delay integration sensor handling defect pixels
KR100931859B1 (en) Wafer Inspection Camera
TWI793809B (en) Time delay integration sensor with dual gains
JP2007134890A (en) Method and device for inspecting solid-state imaging apparatus
JP4642552B2 (en) Imaging device
JP2007189442A (en) Method and device of defect inspection for ccd solid-state imaging element
JP2011259301A (en) Photoelectric conversion device
JP2022049450A (en) Imaging device, control method of imaging device, and control program
JP2004357046A (en) Method for evaluating reset noise of solid-state image pickup element

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126