JP2007323494A - 情報処理装置およびこれを用いた電子機器 - Google Patents
情報処理装置およびこれを用いた電子機器 Download PDFInfo
- Publication number
- JP2007323494A JP2007323494A JP2006154761A JP2006154761A JP2007323494A JP 2007323494 A JP2007323494 A JP 2007323494A JP 2006154761 A JP2006154761 A JP 2006154761A JP 2006154761 A JP2006154761 A JP 2006154761A JP 2007323494 A JP2007323494 A JP 2007323494A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- arbitration
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】複数のデータ装置とのデータの入出力に係る接続部(コネクタピン等)を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止できる情報処理装置とする。
【解決手段】複数のデータ装置との接続に共用される共用接続部を備え、共用接続部を介して、複数のデータ装置とのデータ入出力を行う情報処理装置であって、データ入出力の入出力先とするデータ装置を定め、入出力先とのデータ入出力を制御する制御手段と、入出力先以外のデータ装置とはデータ入出力がなされないように調停を実行する調停手段と、を備え、制御手段は、何れのデータ装置が入出力先であるかを、調停手段に伝達し、調停手段は、該伝達内容に基づいて調停を実行するとともに、調停を実行したことを制御手段に通知する情報処理装置とする。
【選択図】図2
【解決手段】複数のデータ装置との接続に共用される共用接続部を備え、共用接続部を介して、複数のデータ装置とのデータ入出力を行う情報処理装置であって、データ入出力の入出力先とするデータ装置を定め、入出力先とのデータ入出力を制御する制御手段と、入出力先以外のデータ装置とはデータ入出力がなされないように調停を実行する調停手段と、を備え、制御手段は、何れのデータ装置が入出力先であるかを、調停手段に伝達し、調停手段は、該伝達内容に基づいて調停を実行するとともに、調停を実行したことを制御手段に通知する情報処理装置とする。
【選択図】図2
Description
本発明は、複数の外部装置とデータの入力または出力を行う情報処理装置、およびこれを用いた電子機器に関するものである。
近年、携帯電話機等の電子機器においては、広くマルチメディアに対応した仕様とするため、ディスプレイやスピーカ等といった種々の装置とデータの入出力を行うことが多くなっている。またこれに加え、フラッシュメモリ等といったデータ記憶媒体も多様化してきていることから、これらの記憶媒体に係るドライブ装置とも、データの入出力を行うことが多くなってきている。
かかる状況により、電子機器内における情報処理装置では、データの入出力を行う装置(本願では、これを「データ装置」と称す)の複数に対して、データの入出力を行うことになる。一方、電子機器内の情報処理装置は、製品の小型化等の要請からICチップが用いられることが多い。しかし当該ICチップと複数のデータ装置の各々とを接続するために、データ装置毎にICチップのコネクタピンを別個に割り当てていたのでは、コネクタピンの増加によりICチップの小型化や低廉化が妨げられることとなる。
そのため、複数のデータ装置との間でデータの入出力を行う場合は、これらのデータ装置との接続においてデータ入出力用のコネクタピンが共用されることもある。これにより、複数のデータ装置とデータの入出力を行うものであっても、コネクタピンの増加を極力抑えることが可能となる。
このようにデータ入出力用のコネクタピンを共用した情報処理装置の一例を図3に示す。当該情報処理装置51は、NANDフラッシュ用ドライブ54、SDカード用ドライブ55、およびLCD56との間で、ICチップ52に搭載された各インターフェース63〜65を介して、データの入出力を行う。
そしてICチップ52内の各インターフェース63〜65と、各データ装置54〜56とは、データ入出力用コネクタピン66が共有に用いられて接続されている。なおここでは、データ入出力用コネクタピン66としてコネクタピンが16本割り当てられており、16ビット並列でのデータ入出力が可能である。また該コネクタピン66と、各インターフェース63〜65もしくは各データ装置54〜56とを接続するデータ線は、16ビット並列伝送が可能となっている。
特開平8−161256号公報
しかし上述のように、複数のデータ装置との接続においてデータ入出力用のコネクタピンを共用する場合、情報処理装置が一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とデータの入出力がなされるおそれがある。その結果、データ伝送の錯綜が生じ、重大な不具合を生ずるおそれがある。
具体的に説明すると、例えばNANDフラッシュI/F63からNANDフラッシュ用ドライブ54にデータを出力する際、データ入出力用コネクタピン66が共用化されているために、誤ってSDカード用ドライブ55やLCD56にデータが出力されるおそれがある。また誤って、SDカードI/F64やLCDI/F65からデータが出力されるおそれもある。
また逆に、例えばNANDフラッシュ用ドライブ54からNANDフラッシュI/F63にデータを入力する際、誤ってSDカードI/F64やLCDI/F65にデータが入力されるおそれもある。また誤って、SDカード用ドライブ55やLCD56からデータが入力されるおそれもある。なおこのようなデータ伝送の錯綜は、データ入出力先とするデータ装置を変更する瞬間において、特に生じ易いと考えられる。
こういった問題があるため、情報処理装置が一のデータ装置とデータの入出力を行うにあたっては、その他のデータ装置とのデータの入出力を、完全に停止させることとしていた。例えば、NANDフラッシュ用ドライブ54に対応する一連の処理が完結するまでは、SDカード用ドライブ55やLCD56とのアクセスを要する処理を受け付けないようにするものである。その結果、上記のようなデータ伝送の錯綜を防止することは可能である。
しかしこのような構成によると、各々のデータ装置とのデータ入出力を、ダイナミックに切り替えて行うことが困難である。そのため、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが困難となり、ユーザにとっての利便性を損なうおそれがある。
そこで本発明は上記の問題点に鑑み、複数のデータ装置とのデータの入出力に係る接続部(コネクタピン等)を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止できる情報処理装置の提供を目的とする。
上記目的を達成するために、本発明に係る情報処理装置は、複数のデータ装置との接続に共用される共用接続部を備え、該共用接続部を介して、前記複数のデータ装置とのデータ入出力を行う情報処理装置であって、前記データ入出力の入出力先とするデータ装置を定め、該入出力先との前記データ入出力を制御する制御手段と、前記入出力先以外のデータ装置とは前記データ入出力がなされないように調停を実行する調停手段と、を備え、前記制御手段は、何れのデータ装置が前記入出力先であるかを、前記調停手段に伝達し、前記調停手段は、該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知する構成(第1の構成)とする。
本構成の情報処理装置によれば、複数のデータ装置とのデータ入出力に係る接続は、共用接続部によってなされている。そのため、接続部(コネクタピン等)の増大を極力抑えることが可能となっている。
また制御手段は、何れのデータ装置が入出力先であるかを調停手段に伝達し、調停手段はこの伝達に基づいて所定の調停を実行する。そのため、かかる調停がなされた後は、意図しないデータ装置がデータの入出力に関わることを防止できる。
また調停手段は、かかる調停が実行されたことを制御手段に通知することとしている。そのため制御手段において、例えばかかる通知を受けた後にデータの入出力を開始するようにすれば、意図しないデータ装置がデータの入出力に関わることを防止できる。
以上により、例えば調停手段による通知の後にデータの入出力を開始するようにすれば、複数のデータ装置とのデータの入出力に係る接続部(コネクタピン等)を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを防止することが容易に可能となる。なお「データの入出力」は、データの入力と出力の両方である場合の他、データの入力のみ、またはデータ出力のみである場合も含むものとする。
また上記第1の構成において、前記入出力先を変更するに際し、前記制御手段は、何れのデータ装置が該変更後の入出力先であるかを、前記調停手段に伝達し、前記調停手段は、該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知し、さらに前記制御手段は、該通知に基づいて、前記変更後の入出力先とのデータ入出力を開始する構成(第2の構成)としてもよい。
本構成によれば、データの入出力先を変更するに際し、所定の調停処理が実行された後に変更後の入出力先とのデータ入出力が開始されることとなる。そのため、特にデータ伝送の錯綜が生じ易いと考えられるデータ入出力先の変更時において、誤って他のデータ装置とのデータの入出力がなされることを防止することが可能となる。
また上記第1または第2の構成において、前記調停手段は、前記複数のデータ装置の各々に、前記データ入出力の可否に係るイネーブル信号を送信することにより、前記調停を実行する構成(第3の構成)としてもよい。
本構成によれば、各々のデータ装置を、イネーブル信号によってデータの入出力の可否を制御できるものとすることにより、調停処理を容易に実現することが可能となる。
また上記第1から第3の何れかの構成において、それぞれが前記複数のデータ装置の各々に対応して設けられた、前記データ入出力に係るインターフェースを備えるともに、前記調停手段は、該インターフェースの各々と;前記共用接続部と;の接続/非接続の切替を実行する切替手段を備えており、該切替手段を通じて、前記入出力先に対応するインターフェースと前記共用接続部を接続する一方、前記入出力先に対応しないインターフェースと前記共用接続部を非接続とする構成(第4の構成)としてもよい。
本構成によれば、それぞれが複数のデータ装置の各々に対応するインターフェースを設けているから、かかるインターフェース毎に個別のハードウェア(データ処理手段等)を割り当てることも可能となる。例えば、画像表示に係るデータ装置に対しては、対応するインターフェースを介して画像処理装置を割り当て、音声出力に係るデータ装置に対しては、対応するインターフェースを介して音声信号処理装置を割り当てるといったこと等が可能となる。
そして更に調停手段は、所定の切替手段を通じて、入出力先に対応するインターフェースと共用接続部を接続する一方、入出力先に対応しないインターフェースと共用接続部を非接続とする。そのため、誤って意図しないインターフェースに対してデータの入出力がなされることを防止することが可能となる。
また上記第1から第4の何れかの構成において、前記共用接続部は、ICチップのコネクタピンである構成(第5の構成)とすれば、当該情報処理装置の全体または一部をICチップで構成するとともに、該ICチップにおけるコネクタピンの共用化が実現可能となり、さらに、上述したデータ伝送の錯綜を防止することが可能となる。
また上記第1から第5の何れかの構成に係る情報処理装置を備えた電子機器であれば、上述の構成の何れかによってもたらされる利益を享受しうる電子機器が実現できる。
上記したように、本発明に係る情報処理装置であれば、複数のデータ装置とのデータの入出力に係る接続部(コネクタピン等)を共用化しつつ、一のデータ装置とデータの入出力を行っているときに、誤って他のデータ装置とのデータの入出力がなされることを容易に防止することが可能となる。
またこの結果、各々のデータ装置とのデータ入出力を、ダイナミックに切り替えて行い、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが容易となる。
本発明の一実施形態として、通信端末(携帯電話機など)に備えられる情報処理装置を挙げて、以下に説明する。当該情報処理装置の構成図を図1に示す。本図のように当該情報処理装置1は、ベースバンドCPU(以下、「BB−CPU」と称す)2、およびICチップ3等を備えており、またICチップ3は、アービタ11、切替部12、NANDフラッシュI/F13、SDカードI/F14、LCDI/F15、データ伝送用コネクタピン16等を有している。
BB−CPU2は、音声信号の変調・復調処理といった通信処理などを制御するとともに、各インターフェース13〜15を通じて、各データ装置4〜6とのデータの入出力(各データ装置4〜6とのアクセス)を制御する。かかるデータの入出力は、例えば、NANDフラッシュメモリやSDカードに格納されているデータを読み込んで所定の処理を行う場合や、所定の処理を施したデータをこれらの記憶媒体やLCD6に伝送する場合等に実行される。
アービタ11は、上述した各データ装置4〜6とのデータの入出力に関する調停処理を行う。つまり、データの入出力において、これら複数のデータ装置が同時に関わることがないようにする。この調停処理の内容については、後に改めて説明する。
切替部12は、インターフェース13〜15の各々と、データ伝送用コネクタピン16との接続/非接続を、アービタ11からの指示に応じて切替える。具体的には、データの入出力を行う装置に対応した一のインターフェースとデータ伝送用コネクタピン16とを接続し、その他のインターフェースとデータ伝送用コネクタピン16とは非接続とする。
NANDフラッシュI/F13は、外部の記憶媒体であるNANDフラッシュメモリに対応するインターフェースである。すなわち、BB−CPU2の制御に基づいて、NANDフラッシュメモリとの間でデータの入出力を実行する際のインターフェースとして機能する。またアービタ11の指示に基づいて、NANDフラッシュ用ドライブ4に、データの入出力に係るイネーブル信号を送信する。
SDカードI/F14は、外部の記憶媒体であるSDカードに対応するインターフェースである。すなわち、BB−CPU2の制御に基づいて、SDカードとの間でデータの入出力を実行する際のインターフェースとして機能する。またアービタ11の指示に基づいて、SDカード用ドライブ5に、データの入出力に係るイネーブル信号を送信する。
LCDI/F15は、外部に設けられたLCD[Liquid Crystal Display]装置6に対応するインターフェースである。すなわち、BB−CPU2の制御に基づいて、LCD装置6にデータを出力する際のインターフェースとして機能する。またアービタ11の指示に基づいて、LCD6に、データの入出力に係るイネーブル信号を送信する。
データ伝送用コネクタピン16は、ICチップ3に設けられた、各種データの入出力に係るコネクタピンである。なおここでは16本のコネクタピンが割り当てられ、16ビット並列でのデータ入出力が可能であるとする。これによりICチップ3内の各インターフェース13〜15と各データ装置4〜6とを接続し、データの入出力に係る伝送路を形成する。またコネクタピンの増大を抑えるため、データ伝送用コネクタピン16は、これらのデータ装置の接続に共用される。
なお、NANDフラッシュメモリ(記憶媒体)を扱うNANDフラッシュドライブ4、SDカード(記憶媒体)を扱うSDカードドライブ5、およびLCD6は、先述したイネーブル信号によって、情報処理装置1とのデータ出力の許否が制御される。
以上の構成により情報処理装置1は、各データ装置4〜6との間におけるデータの入出力を、タイムシェアしながら並列的に実行することが可能である。なおこのように、データ伝送用コネクタピンを各データ装置に共用させた上で、かかる並列的なデータ入出力処理を行う場合、従来であれば、先述したようなデータ伝送の錯綜を生ずるおそれがあった。
しかし本実施形態の情報処理装置1では、アービタ11等による調停処理を行うことにより、かかる不具合の発生を抑えることとしている。そこでこの調停処理を説明するため、情報処理装置1における調停処理を含めたデータ入出力処理の内容について、図2のフローチャートを参照しながら以下に説明する。
ここでデータ入出力処理を説明するための事例として、情報処理装置1が装置Aにアクセス(データの入出力)を実行している状態(ステップS11)から、アクセス先を装置Bに変更する場合を想定する。なお装置Aおよび装置Bは、各データ装置、すなわちNANDフラッシュ用ドライブ4、SDカード用ドライブ5、およびLCD6の何れかを表す。
装置Aにアクセスしている間、BB−CPU2は、装置Aとこれに対応するインターフェースとの間におけるデータの入出力を制御している。またアービタ11は、装置Aにはデータ入出力を許可させるように、またその他のデータ装置にはデータ入出力を許可させないように、各インターフェース13〜15にイネーブル信号を送信させている。また切替手段12を通じて、装置Aに対応するインターフェースのみが、データ伝送用コネクタピン16に接続されている。
BB−CPU2は、アクセス先を装置Bに変更する場合(ステップS12のY)、アービタ11に対し、アクセス先を装置Bに変更することを伝える(ステップS13)。その後BB−CPU2は、アービタ11からアクセス許可の通知があるまで、待ち状態となる(ステップS14、ステップS15)。
一方アービタ11では、BB−CPU2からのアクセス先変更に係る伝達を、常時監視している(ステップS21)。そしてBB−CPU2から、アクセス先変更の伝達があったときは(ステップS21のY)、アクセス先を装置Aから装置Bに切替えるための調停処理を実行する(ステップS22)。
ここで当該調停処理について具体的に説明する。まずアービタ11は各インターフェース13〜15を通じて、装置Bにはデータの入出力を許可するように、また、その他のデータ装置にはデータの入出力を許可しないように、イネーブル信号を送信する。これにより、誤って意図しないデータ装置、すなわち装置B以外のデータ装置からデータが入力されたり、装置B以外のデータ装置にデータを出力したりするという不具合が防止される。
なお当該イネーブル信号は、アービタ11が各インターフェース13〜15を通じて各データ装置4〜6に送信するものの他、アービタ11が直接各データ装置4〜6に送信するものとしてもよく、その態様はこれらに限定されない。
またアービタ11は、切替部12に対して、装置Bに対応したインターフェースとデータ伝送用コネクタピン16とを接続するように指示する。これに応じて切替部12は、指示通りに当該接続状態を切替える。これにより、誤って意図しないインターフェース、すなわち装置Bに対応しないインターフェースにデータが入力されたり、装置Bに対応しないインターフェースにデータが出力されたりするという不具合が防止される。
上述した調停処理が適切になされることにより、BB−CPU2による装置Bとのアクセスにおけるデータ伝送の錯綜を防止することが可能となる。すなわち、装置Bとの間で、装置Bに対応するインターフェースを介したデータの入出力が、的確に実行されることとなる。
そして上述した調停処理を実行した後、アービタ11はBB−CPU2に対して、装置Bへのアクセス許可を通知する(ステップS23)。また一方BB−CPU2は、アービタ11からの当該通知を受けると(ステップS14のY)、装置Bへのアクセスを開始する(ステップS16)。
このようにBB−CPU2は、装置Bへのアクセスを、アービタ11からの当該通知を受けてから、すなわち上述した調停処理が実行された後に開始することとする。そのため、アクセス先を装置Aから装置Bに変更したときであっても、誤って装置B以外のデータ装置とデータの入出力が行われたり、装置B以外に対応するインターフェースにデータが入出力されたりすることがない。なおステップS16以降、さらにまた別のデータ装置に対してアクセスを行う場合は、再度、上記ステップS13以降に係る処理が行われる。
以上に説明したように、本実施形態の情報処理装置1では、複数のデータ装置4〜6とのデータ入出力に係る接続は、データ伝送用コネクタピン16(共用接続部)が共用されてなされている。そのため、複数のデータ装置4〜6と接続するものでありながらも、必要なコネクタピンはデータ装置単体に対応する本数に抑えられている。
そしてまた上述した調停処理の実行により、誤った(意図しない)データ装置やインターフェースに対してデータの入出力がなされることを防止することが可能となる。その結果、各々のデータ装置とのデータ入出力をダイナミックに切り替えて行うこととしてもデータ伝送の錯綜が生じることがなく、複数のデータ装置とのデータの入出力をタイムシェアさせながら並行的に進めることが容易となる。
以上、本発明の一実施形態について説明したが、本発明の構成はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
本発明は、例えば携帯電話機に搭載される情報処理装置に関して有用な技術である。
1、51 情報処理装置
2 BB−CPU(制御手段)
3、52 ICチップ
4、54 NANDフラッシュ用ドライブ(データ装置)
5、55 SDカード用ドライブ(データ装置)
6、56 LCD(データ装置)
11 アービタ(調停手段)
12 切替部(調停手段)
13、63 NANDフラッシュI/F
14、64 SDカードI/F
15、65 LCDI/F
16、66 データ伝送用コネクタピン(共用接続部)
53 CPU
2 BB−CPU(制御手段)
3、52 ICチップ
4、54 NANDフラッシュ用ドライブ(データ装置)
5、55 SDカード用ドライブ(データ装置)
6、56 LCD(データ装置)
11 アービタ(調停手段)
12 切替部(調停手段)
13、63 NANDフラッシュI/F
14、64 SDカードI/F
15、65 LCDI/F
16、66 データ伝送用コネクタピン(共用接続部)
53 CPU
Claims (6)
- 複数のデータ装置との接続に共用される共用接続部を備え、該共用接続部を介して、前記複数のデータ装置とのデータ入出力を行う情報処理装置であって、
前記データ入出力の入出力先とするデータ装置を定め、該入出力先との前記データ入出力を制御する制御手段と、
前記入出力先以外のデータ装置とは前記データ入出力がなされないように調停を実行する調停手段と、を備え、
前記制御手段は、
何れのデータ装置が前記入出力先であるかを、前記調停手段に伝達し、
前記調停手段は、
該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知することを特徴とする情報処理装置。 - 前記入出力先を変更するに際し、
前記制御手段は、
何れのデータ装置が該変更後の入出力先であるかを、前記調停手段に伝達し、
前記調停手段は、
該伝達内容に基づいて前記調停を実行するとともに、該調停を実行したことを前記制御手段に通知し、
さらに前記制御手段は、該通知に基づいて、前記変更後の入出力先とのデータ入出力を開始すること特徴とする請求項1に記載の情報処理装置。 - 前記調停手段は、前記複数のデータ装置の各々に、前記データ入出力の可否に係るイネーブル信号を送信することにより、前記調停を実行することを特徴とする請求項1または請求項2に記載の情報処理装置。
- それぞれが前記複数のデータ装置の各々に対応して設けられた、前記データ入出力に係るインターフェースを備えるともに、
前記調停手段は、
該インターフェースの各々と;前記共用接続部と;の接続/非接続の切替を実行する切替手段を備えており、
該切替手段を通じて、
前記入出力先に対応するインターフェースと前記共用接続部を接続する一方、
前記入出力先に対応しないインターフェースと前記共用接続部を非接続とすることを特徴とする請求項1から請求項3の何れかに記載の情報処理装置。 - 前記共用接続部は、ICチップのコネクタピンであることを特徴とする請求項1から請求項4の何れかに記載の情報処理装置。
- 請求項1から請求項5の何れかに記載の情報処理装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154761A JP2007323494A (ja) | 2006-06-02 | 2006-06-02 | 情報処理装置およびこれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006154761A JP2007323494A (ja) | 2006-06-02 | 2006-06-02 | 情報処理装置およびこれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007323494A true JP2007323494A (ja) | 2007-12-13 |
Family
ID=38856232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006154761A Pending JP2007323494A (ja) | 2006-06-02 | 2006-06-02 | 情報処理装置およびこれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007323494A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226525A (ja) * | 2011-04-19 | 2012-11-15 | Shinryo Corp | 施工管理システムおよび施工管理方法 |
-
2006
- 2006-06-02 JP JP2006154761A patent/JP2007323494A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012226525A (ja) * | 2011-04-19 | 2012-11-15 | Shinryo Corp | 施工管理システムおよび施工管理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9106553B2 (en) | System and method for sharing resources and interfaces amongst connected computing devices | |
KR100886049B1 (ko) | Usb 허브 포트 반전을 위한 시스템 및 방법 | |
JP5766875B2 (ja) | アクセサリと複数のデバイスとの相互動作を促進するための技術 | |
US8966138B2 (en) | Communication between a host device and an accessory using multiple-endpoint identification | |
CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
US10311000B2 (en) | Integrated universal serial bus (USB) type-C switching | |
US20060160569A1 (en) | Cellular phone and portable storage device using the same | |
EP3128435B1 (en) | Interface circuit, method and device for state switching | |
US10681236B2 (en) | Information processing apparatus that controls power supply to different destinations, method of controlling the same, and storage medium | |
US20180314317A1 (en) | Electronic device and method | |
JP2007323494A (ja) | 情報処理装置およびこれを用いた電子機器 | |
US11216401B2 (en) | USB host-to-USB host chip | |
US9361258B2 (en) | Common interface/conditional access module and method of transmitting data between common interface card and integrated circuit chip thereof | |
US20180270390A1 (en) | Information processing apparatus and system and non-transitory computer readable medium | |
JP4965161B2 (ja) | メモリーカードコントローラ | |
CN107749966B (zh) | 图像输入/输出切换方法及电子装置 | |
US8006012B2 (en) | Data storage system | |
US20200192836A1 (en) | Multiple-path thunderbolt storage apparatus and system | |
US9854117B2 (en) | Information processing system including device provided with circuit capable of configuring logic circuit according to circuit information and plurality of control units | |
JP2016024702A (ja) | 電子装置、電子システム、および、方法 | |
CN115617731A (zh) | 一种电子设备及控制方法 | |
CN115827527A (zh) | 基于dp连接器的显示控制方法及装置、电子设备及介质 | |
JP2006215697A (ja) | シリアルインターフェース回路設定方法及び応答制御データ設定方法 | |
US20090307397A1 (en) | Mobile communication terminal system | |
JP2009169677A (ja) | Usb接続のための制御回路、電子回路、電子装置及びusb接続方法 |