JP2007312030A - Headphone detecting circuit - Google Patents

Headphone detecting circuit Download PDF

Info

Publication number
JP2007312030A
JP2007312030A JP2006138141A JP2006138141A JP2007312030A JP 2007312030 A JP2007312030 A JP 2007312030A JP 2006138141 A JP2006138141 A JP 2006138141A JP 2006138141 A JP2006138141 A JP 2006138141A JP 2007312030 A JP2007312030 A JP 2007312030A
Authority
JP
Japan
Prior art keywords
headphone
amplifier
mute
terminal
speaker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006138141A
Other languages
Japanese (ja)
Inventor
Koichi Sato
光一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp, Pioneer Electronic Corp filed Critical Tohoku Pioneer Corp
Priority to JP2006138141A priority Critical patent/JP2007312030A/en
Publication of JP2007312030A publication Critical patent/JP2007312030A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a headphone detecting curcuit capable of reducing power consumption by placing an amplifier for a headphone in a mute state when the headphone is not used. <P>SOLUTION: A mute control unit CB places an amplifier IC1 for a speaker in a mute state and the amplifier IC2 for the headphone in a non-mute state based upon a detection signal when the plug of the headphone is inserted into a headphone jack HJ1, and places the amplifier IC1 for the speaker in a non-mute state and the amplifier IC2 for the headphone in a mute state based upon the detection signal when the plug of the headphone is not inserted into the headphone jack HJ1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、スピーカとヘッドホンを駆動するアンプをそれぞれ備える装置に設けられ、ヘッドホン使用時にこれを検知してスピーカ音を消すヘッドホン検知回路に関するものである。   The present invention relates to a headphone detection circuit that is provided in an apparatus that includes an amplifier that drives a speaker and headphones, and that detects this when the headphones are in use and silences the speaker sound.

図1は従来提案されているヘッドホン検知回路の回路図である。図1のヘッドホン検知回路において、ヘッドホンジャックHJ0としてプラグ検知端子付きヘッドホンジャックが用いられている。ヘッドホンジャックHJ0には、オーディオ信号を出力してヘッドホンを駆動するためのグランド端子4及び出力端子5の他に、ヘッドホンのプラグが挿入されているか否かの検知信号を得るための第1のプラグ検知端子(接点)6及び第2のプラグ検知端子(接点)7が設けられている。第1のプラグ検知端子6及び第2のプラグ検知端子7は、内部のメカニカルなスイッチから延出されてプラグの抜き差しによりオン・オフする。   FIG. 1 is a circuit diagram of a conventionally proposed headphone detection circuit. In the headphone detection circuit of FIG. 1, a headphone jack with a plug detection terminal is used as the headphone jack HJ0. In addition to the ground terminal 4 and the output terminal 5 for outputting an audio signal and driving the headphone, the headphone jack HJ0 has a first plug for obtaining a detection signal as to whether or not a headphone plug is inserted. A detection terminal (contact) 6 and a second plug detection terminal (contact) 7 are provided. The first plug detection terminal 6 and the second plug detection terminal 7 are extended from an internal mechanical switch and turned on / off by plugging / unplugging.

オーディオ信号の入力端子aは、抵抗R3を介してスピーカ用アンプIC1の入力に接続され、さらにミュート回路MUTEを構成するトランジスタTrを介してグランドに接続されている。オーディオ信号の入力端子aは、また抵抗R4を介してヘッドホン用アンプIC2の入力にも接続されている。ヘッドホン用アンプIC2の出力はDCカット用のキャパシタC1を介してヘッドホンジャックHJ0の出力端子5に接続されている。   The audio signal input terminal a is connected to the input of the speaker amplifier IC1 via the resistor R3, and is further connected to the ground via the transistor Tr constituting the mute circuit MUTE. The audio signal input terminal a is also connected to the input of the headphone amplifier IC2 through the resistor R4. The output of the headphone amplifier IC2 is connected to the output terminal 5 of the headphone jack HJ0 via a DC cut capacitor C1.

ヘッドホンジャックHJ0の第2のプラグ検知端子7は、プルアップ抵抗R2と、コントロールブロックCB0の入力端子INに接続されている。コントロールブロックCB0の出力OUTは、ミュート回路MUTEを構成するトランジスタTrのベース端子に接続されている。コントロールブロックCB0はバッファにより構成される。   The second plug detection terminal 7 of the headphone jack HJ0 is connected to the pull-up resistor R2 and the input terminal IN of the control block CB0. The output OUT of the control block CB0 is connected to the base terminal of the transistor Tr constituting the mute circuit MUTE. The control block CB0 is composed of a buffer.

次に動作を説明する。ヘッドホンジャックHJ0にプラグが挿入されていないとき、第2のプラグ検知端子7は、第1のプラグ検知端子6を介してグランドに接続されているため、コントロールブロックCB0の入力端子INにはLOWレベルの電圧が供給される。このとき、コントロールブロックCB0は出力端子OUTにLOWレベルの電圧を出力するようにされている。これにより、ミュート回路MUTEのトランジスタTrがオフとなり、スピーカ用アンプIC1からオーディオ信号が出力されてスピーカSPが駆動する。   Next, the operation will be described. When no plug is inserted into the headphone jack HJ0, the second plug detection terminal 7 is connected to the ground via the first plug detection terminal 6, so that the input terminal IN of the control block CB0 has a LOW level. Is supplied. At this time, the control block CB0 is configured to output a LOW level voltage to the output terminal OUT. As a result, the transistor Tr of the mute circuit MUTE is turned off, an audio signal is output from the speaker amplifier IC1, and the speaker SP is driven.

一方、ヘッドホンジャックHJ0にプラグが挿入されているとき、ヘッドホンジャックHJ0の第2のプラグ検知端子7は内部にて第1のプラグ検知端子6から離れ開放される。第2のプラグ検知端子7には、プルアップ抵抗R2が接続されているため、コントロールブロックCB0の入力端子INにはHIレベルの電圧が供給される。このとき、コントロールブロックCB0は出力端子OUTにHIレベルの電圧を出力するようにされている。これにより、ミュート回路MUTEのトランジスタTrがオンとなり、スピーカ用アンプIC1からオーディオ信号が出力されないため、スピーカSPは駆動しない(例えば、特許文献1参照)。   On the other hand, when a plug is inserted into the headphone jack HJ0, the second plug detection terminal 7 of the headphone jack HJ0 is separated from the first plug detection terminal 6 and opened inside. Since the pull-up resistor R2 is connected to the second plug detection terminal 7, a HI level voltage is supplied to the input terminal IN of the control block CB0. At this time, the control block CB0 is configured to output a HI level voltage to the output terminal OUT. As a result, the transistor Tr of the mute circuit MUTE is turned on, and no audio signal is output from the speaker amplifier IC1, so that the speaker SP is not driven (see, for example, Patent Document 1).

特開2001−8283号公報JP 2001-8283 A

しかしながら、上述の特許文献1に記載のヘッドホン検知回路においては、ヘッドホンの未使用時にヘッドホン用アンプIC2をミュート状態にしていない。そのため、消費電力が増してしまうばかりか、DCカット用のキャパシタC1が劣化することがあるので改善が求められていた。   However, in the headphone detection circuit described in Patent Document 1 described above, the headphone amplifier IC2 is not muted when the headphones are not used. Therefore, not only the power consumption increases, but also the DC cut capacitor C1 may be deteriorated, so that improvement has been demanded.

この発明は上述のような課題を解決するためになされたもので、ヘッドホンの未使用時にヘッドホン用アンプをミュート状態にすることで、消費電力の削減を図るとともにDCカット用のキャパシタの劣化を抑制するヘッドホン検知回路を得ることを目的とする。   The present invention has been made to solve the above-described problems. By switching the headphone amplifier to the mute state when the headphones are not used, the power consumption is reduced and the deterioration of the DC cut capacitor is suppressed. An object of the present invention is to obtain a headphone detection circuit.

上述の課題を解決するために、この発明に係るヘッドホン検知回路おいては、ミュート制御部が、ヘッドホンジャックにヘッドホンのプラグが挿入されているときは、検知信号に基づいてスピーカ用アンプをミュート状態にすると共にヘッドホン用アンプを非ミュート状態にし、ヘッドホンジャックにヘッドホンのプラグが挿入されていないときは、検知信号に基づいてスピーカ用アンプを非ミュート状態にすると共にヘッドホン用アンプをミュート状態にすることを特徴とする。   In order to solve the above-described problem, in the headphone detection circuit according to the present invention, the mute control unit is configured to mute the speaker amplifier based on the detection signal when the headphone plug is inserted into the headphone jack. When the headphone amplifier is not muted and the headphone plug is not inserted in the headphone jack, the speaker amplifier is unmuted and the headphone amplifier is muted based on the detection signal. It is characterized by.

以下に、本発明にかかるヘッドホン検知回路の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。以下では、本発明のヘッドホン検知回路の概略と特徴を実施の形態として説明し、その後にヘッドホン検知回路に関する実施例を説明する。   Embodiments of a headphone detection circuit according to the present invention will be described in detail below. Note that the present invention is not limited to the embodiments. In the following, the outline and features of the headphone detection circuit of the present invention will be described as an embodiment, and then an example relating to the headphone detection circuit will be described.

[実施の形態]
本実施の形態のヘッドホン検知回路は、オーディオ信号が入力されスピーカを駆動するスピーカ用アンプと、オーディオ信号が入力されヘッドホンを駆動するヘッドホン用アンプと、ヘッドホン用アンプの出力に接続されるヘッドホンジャックと、前記ヘッドホンジャックにヘッドホンのプラグが挿入されたことを検知するヘッドホンプラグ挿入検知部と、ヘッドホンプラグ挿入検知部の検知信号に基づいてスピーカ用アンプとヘッドホン用アンプのミュート状態を制御するミュート制御部とを備えている。
[Embodiment]
The headphone detection circuit of the present embodiment includes a speaker amplifier that receives an audio signal and drives a speaker, a headphone amplifier that receives an audio signal and drives a headphone, and a headphone jack that is connected to the output of the headphone amplifier. A headphone plug insertion detection unit for detecting that a headphone plug is inserted into the headphone jack; and a mute control unit for controlling a mute state of the speaker amplifier and the headphone amplifier based on a detection signal of the headphone plug insertion detection unit And.

そして、ミュート制御部は、ヘッドホンジャックにヘッドホンのプラグが挿入されているときは、検知信号に基づいてスピーカ用アンプをミュート状態にすると共にヘッドホン用アンプを非ミュート状態にし、ヘッドホンジャックにヘッドホンのプラグが挿入されていないときは、検知信号に基づいてスピーカ用アンプを非ミュート状態にすると共にヘッドホン用アンプをミュート状態にする。   When the headphone plug is inserted into the headphone jack, the mute control unit mutes the speaker amplifier and sets the headphone amplifier to the non-muted state based on the detection signal, and plugs the headphone into the headphone jack. When is not inserted, the speaker amplifier is set in a non-mute state and the headphone amplifier is set in a mute state based on the detection signal.

本実施の形態のヘッドホン検知回路によれば、ヘッドホンの未使用時にヘッドホン用アンプをミュート状態にすることで消費電力の削減を図ることができる。   According to the headphone detection circuit of the present embodiment, power consumption can be reduced by setting the headphone amplifier to the mute state when the headphones are not used.

また、本実施の形態のヘッドホン検知回路においては、ヘッドホン挿入検知部として、ヘッドホンジャック内に設けられたオーディオ信号切り替えスイッチを用いる。これにより、ヘッドホンジャックを内部回路や端子数の少ないものとすることができ、小型化を図ることができる。   In the headphone detection circuit of the present embodiment, an audio signal changeover switch provided in the headphone jack is used as the headphone insertion detection unit. Thereby, a headphone jack can be made into a thing with few internal circuits and terminals, and size reduction can be achieved.

また、本実施の形態のヘッドホン検知回路においては、ミュート制御部は、スピーカ用アンプとヘッドホン用アンプの入力とグランドとの間にそれぞれ設けられたトランジスタをオン/オフすることによりスピーカ用アンプとヘッドホン用アンプをそれぞれミュート状態/非ミュート状態にする。すなわち、ミュート回路をトランジスタにて実現することができるので、回路の小型化を図ることができる。   Further, in the headphone detection circuit of the present embodiment, the mute control unit turns on and off the transistors provided between the input of the speaker amplifier and the headphone amplifier and the ground, and thereby the speaker amplifier and the headphone. Each amplifier is muted / unmuted. That is, since the mute circuit can be realized by a transistor, the circuit can be reduced in size.

実施例1.
図2はこの発明の実施例1のヘッドホン検知回路の回路図である。図2に示す本実施例のヘッドホン検知回路においては、ヘッドホンジャックHJ1として、オーディオ信号切り替えスイッチ付きのヘッドホンジャックが用いられている。ヘッドホンジャックHJ1には、グランド端子1と、オーディオ信号をヘッドホンに対して出力するための出力端子2と、プラグの抜き差し動作により出力端子2と接離するオーディオ信号切り替えスイッチ端子3とが設けられている。
Example 1.
FIG. 2 is a circuit diagram of the headphone detection circuit according to the first embodiment of the present invention. In the headphone detection circuit of this embodiment shown in FIG. 2, a headphone jack with an audio signal changeover switch is used as the headphone jack HJ1. The headphone jack HJ1 is provided with a ground terminal 1, an output terminal 2 for outputting an audio signal to the headphones, and an audio signal changeover switch terminal 3 that is connected to and separated from the output terminal 2 by plugging / unplugging operation. Yes.

ヘッドホン検知回路は、また、入力端子aから入力されたオーディオ信号が入力され、このオーディオ信号を増幅してスピーカSPを駆動するスピーカ用アンプIC1と、同じく、入力端子aから入力されたオーディオ信号が入力され、このオーディオ信号を増幅してヘッドホンジャックHJ1に挿入されたヘッドホンを駆動するヘッドホン用アンプIC2とを有している。   The headphone detection circuit also receives an audio signal input from the input terminal a, amplifies the audio signal, and a speaker amplifier IC1 that drives the speaker SP. Similarly, the headphone detection circuit receives an audio signal input from the input terminal a. A headphone amplifier IC2 for amplifying the input audio signal and driving the headphone inserted in the headphone jack HJ1 is provided.

さらに、ヘッドホン検知回路は、上述のヘッドホンジャックHJ1の出力端子端子2に接続されたプルダウン抵抗R1と、ヘッドホンジャックHJ1のオーディオ信号切り替えスイッチ端子(以降、単にスイッチ端子)3に接続されたプルアップ抵抗R2と、スピーカ出力をミュートする第1のミュート回路MUTE1と、ヘッドホン出力をミュートする第2のミュート回路MUTE2と、これらをコントロールするマイコン等からなるコントロールブロックCBとを有している。本実施例においては、コントロールブロックCBは2つのインバータ(NAND)を直列接続した構成をあるいは機能を備え、第1および第2出力OUT1、OUT2を導出する。   Further, the headphone detection circuit includes a pull-down resistor R1 connected to the output terminal terminal 2 of the headphone jack HJ1 and a pull-up resistor connected to the audio signal switching switch terminal (hereinafter simply referred to as switch terminal) 3 of the headphone jack HJ1. R2, a first mute circuit MUTE1 for muting the speaker output, a second mute circuit MUTE2 for muting the headphone output, and a control block CB composed of a microcomputer or the like for controlling them. In the present embodiment, the control block CB has a configuration or function in which two inverters (NANDs) are connected in series, and derives the first and second outputs OUT1 and OUT2.

図2に沿いさらに詳細に説明する。オーディオ信号の入力端子aは、抵抗R3を介してスピーカ用アンプIC1の入力に接続され、さらに第1のミュート回路MUTE1を構成するトランジスタTr1を介してグランドに接続されている。このトランジスタTr1は、スピーカ用アンプIC1の入力(抵抗R3よりスピーカ用アンプIC1側)とグランドとの間に接続されている。   Further details will be described with reference to FIG. The audio signal input terminal a is connected to the input of the speaker amplifier IC1 via the resistor R3, and is further connected to the ground via the transistor Tr1 constituting the first mute circuit MUTE1. The transistor Tr1 is connected between the input of the speaker amplifier IC1 (the speaker amplifier IC1 side from the resistor R3) and the ground.

オーディオ信号の入力端子aは、また、抵抗R3の前段にて分岐した後、抵抗R4を介してヘッドホン用アンプIC2の入力に接続され、さらに第2のミュート回路MUTE2を構成するトランジスタTr2を介してグランドに接続されている。このトランジスタTr1は、ヘッドホン用アンプIC2の入力(抵抗R4よりヘッドホン用アンプIC2側)とグランドとの間に接続されている。   The audio signal input terminal a branches after the resistor R3 before being connected to the input of the headphone amplifier IC2 via the resistor R4, and further via the transistor Tr2 constituting the second mute circuit MUTE2. Connected to ground. The transistor Tr1 is connected between the input of the headphone amplifier IC2 (the headphone amplifier IC2 side from the resistor R4) and the ground.

スピーカ用アンプIC2の出力はスピーカSPに接続されている。ヘッドホン用アンプIC2の出力はDCカット用のキャパシタC1を介してヘッドホンジャックHJ1の出力端子2に接続されているとともにプルダウン抵抗(1kΩ)R1に接続されている。このプルダウン抵抗R1は、キャパシタC1と出力端子2との接続点とグランドとの間に接続されている。   The output of the speaker amplifier IC2 is connected to the speaker SP. The output of the headphone amplifier IC2 is connected to the output terminal 2 of the headphone jack HJ1 via the DC cut capacitor C1 and to the pull-down resistor (1 kΩ) R1. The pull-down resistor R1 is connected between the connection point between the capacitor C1 and the output terminal 2 and the ground.

ヘッドホンジャックHJ1のスイッチ端子3は、プルアップ抵抗(100kΩ)R2と、コントロールブロックCBの入力端子INに接続されている。プルアップ抵抗R2は、スイッチ端子3と入力端子INとの接続点と+B端子との間に接続されている。コントロールブロックCBの第1の出力(正論理)OUT1は、第1のミュート回路MUTE1を構成するトランジスタTr1のベース端子に接続されている。コントロールブロックCBの第2の出力(負論理)OUT2は、第2のミュート回路MUTE2を構成するトランジスタTr2のベース端子に接続されている。   The switch terminal 3 of the headphone jack HJ1 is connected to the pull-up resistor (100 kΩ) R2 and the input terminal IN of the control block CB. The pull-up resistor R2 is connected between the connection point between the switch terminal 3 and the input terminal IN and the + B terminal. The first output (positive logic) OUT1 of the control block CB is connected to the base terminal of the transistor Tr1 constituting the first mute circuit MUTE1. The second output (negative logic) OUT2 of the control block CB is connected to the base terminal of the transistor Tr2 constituting the second mute circuit MUTE2.

次に動作を説明する。ヘッドホンジャックHJ1にヘッドホンのプラグが挿入されていないとき、ヘッドホンジャックHJ1のスイッチ端子3は内部で出力端子2と短絡している。出力端子2にはプルダウン抵抗R1が接続されているためプルアップ抵抗R2との分圧動作により、コントロールブロックCBの入力端子INにはLOWレベルの電圧が供給される。このとき、コントロールブロックCBの第1の出力端子OUT1には2つのインバータにて正論理に戻されたLOWレベルの電圧、第2の出力端子OUT2には論理反転されたHIレベルの電圧が出力されるようにコントロールされる。   Next, the operation will be described. When the headphone plug is not inserted into the headphone jack HJ1, the switch terminal 3 of the headphone jack HJ1 is internally short-circuited with the output terminal 2. Since the pull-down resistor R1 is connected to the output terminal 2, a voltage of LOW level is supplied to the input terminal IN of the control block CB by voltage dividing operation with the pull-up resistor R2. At this time, the LOW level voltage returned to the positive logic by the two inverters is output to the first output terminal OUT1 of the control block CB, and the logically inverted HI level voltage is output to the second output terminal OUT2. It is controlled so that

コントロールブロックCBの第1の出力端子OUT1がLOWレベルなので、第1のミュート回路MUTE1がオフとなり(トランジスタTr1がオフ)、スピーカ用アンプIC1からオーディオ信号が出力されてスピーカSPが駆動する。一方、コントロールブロックCBの第2の出力端子OUT2がHIレベルなので、第2のミュート回路MUTE2がオンとなり(トランジスタTr2がオン)、ヘッドホン用アンプIC2からオーディオ信号が出力されないため、抵抗R1にかかる電圧が変動しない。   Since the first output terminal OUT1 of the control block CB is at the LOW level, the first mute circuit MUTE1 is turned off (the transistor Tr1 is turned off), the audio signal is output from the speaker amplifier IC1, and the speaker SP is driven. On the other hand, since the second output terminal OUT2 of the control block CB is at the HI level, the second mute circuit MUTE2 is turned on (the transistor Tr2 is turned on), and no audio signal is output from the headphone amplifier IC2, so that the voltage applied to the resistor R1 Does not fluctuate.

これに対して、ヘッドホンジャックHJ1にヘッドホンプラグが挿入されているとき、ヘッドホンジャックHJ1のスイッチ端子3は内部にて出力端子2から離れて開放される。スイッチ端子3には、プルアップ抵抗R2が接続されているため、コントロールブロックCBの入力端子INにはHIレベルの電圧が供給される。このとき、コントロールブロックCBの第1の出力端子OUT1は正論理に戻されたHIレベルの電圧、第2の出力端子OUT2には論理反転されたLOWレベルの電圧が出力されるようにコントロールされる。   On the other hand, when a headphone plug is inserted into the headphone jack HJ1, the switch terminal 3 of the headphone jack HJ1 is opened away from the output terminal 2 inside. Since the pull-up resistor R2 is connected to the switch terminal 3, the HI level voltage is supplied to the input terminal IN of the control block CB. At this time, the first output terminal OUT1 of the control block CB is controlled so that the HI level voltage returned to the positive logic is output, and the logically inverted LOW level voltage is output to the second output terminal OUT2. .

コントロールブロックCBの第1の出力端子OUT1がHIレベルなので、第1のミュート回路MUTE1がオンとなり、スピーカ用アンプIC1からオーディオ信号が出力されずスピーカSPは駆動しない。一方、コントロールブロックCBの第2の出力端子OUT2がLOWレベルなので、第2のミュート回路MUTE2がオフとなり、ヘッドホン用アンプIC2からオーディオ信号が出力されてヘッドホンジャックHJ1の出力端子にオーディオ信号が供給され、ヘッドホンから音声が出力される。   Since the first output terminal OUT1 of the control block CB is at the HI level, the first mute circuit MUTE1 is turned on, no audio signal is output from the speaker amplifier IC1, and the speaker SP is not driven. On the other hand, since the second output terminal OUT2 of the control block CB is at the LOW level, the second mute circuit MUTE2 is turned off, the audio signal is output from the headphone amplifier IC2, and the audio signal is supplied to the output terminal of the headphone jack HJ1. Sound is output from the headphones.

以上の動作説明にて解るように、ヘッドホンジャックHJ1のスイッチ端子3は、ヘッドホンジャックHJ1にヘッドホンのプラグが挿入されているか否かを検知するヘッドホン挿入検知部を構成している。また、コントロールブロックCBは、このヘッドホン挿入検知部(スイッチ端子3)の検知信号に基づいてスピーカ用アンプIC1とヘッドホン用アンプIC2のミュート状態を制御するミュート制御部を構成している。   As will be understood from the above description of the operation, the switch terminal 3 of the headphone jack HJ1 constitutes a headphone insertion detection unit that detects whether or not a headphone plug is inserted into the headphone jack HJ1. The control block CB constitutes a mute controller that controls the mute state of the speaker amplifier IC1 and the headphone amplifier IC2 based on the detection signal of the headphone insertion detector (switch terminal 3).

このように、本実施例のヘッドホン検知回路においては、コントロールブロックCB(ミュート制御部)は、ヘッドホンジャックHJ1にヘッドホンのプラグが挿入されているときは、その検知信号に基づいてスピーカ用アンプIC1をミュート状態にすると共にヘッドホン用アンプIC2を非ミュート状態にして、ヘッドホンジャックHJ1にヘッドホンのプラグが挿入されていないときは、検知信号に基づいてスピーカ用アンプIC1を非ミュート状態にすると共にヘッドホン用アンプIC2をミュート状態にする。このようにして、ヘッドホンの未使用時にヘッドホン用アンプIC2をミュート状態にすることで、消費電力の削減を図るとともにDCカット用のキャパシタC1の劣化を抑制することができる。   Thus, in the headphone detection circuit of the present embodiment, the control block CB (mute control unit) controls the speaker amplifier IC1 based on the detection signal when the headphone plug is inserted into the headphone jack HJ1. When the headphone amplifier IC2 is set to the mute state and the headphone amplifier IC2 is set to the non-mute state, and the headphone plug is not inserted into the headphone jack HJ1, the speaker amplifier IC1 is set to the non-mute state based on the detection signal and the headphone amplifier is set. IC2 is muted. In this way, by setting the headphone amplifier IC2 in the mute state when the headphones are not used, it is possible to reduce power consumption and suppress deterioration of the DC cut capacitor C1.

また、本実施例のヘッドホン検知回路においては、ヘッドホン挿入検知部として、ヘッドホンジャックHJ1に設けられたオーディオ信号切り替えスイッチ端子3を用いている。これにより、ヘッドホンジャックHJ1を、内部回路や端子数の少ないものとすることができ小型化を図ることができる。   In the headphone detection circuit of the present embodiment, the audio signal changeover switch terminal 3 provided in the headphone jack HJ1 is used as the headphone insertion detection unit. As a result, the headphone jack HJ1 can have a smaller internal circuit and number of terminals, and can be miniaturized.

なお、本実施例のミュート回路は、アンプの入力側に接続されているが、アンプの出力側に接続されてもよい。本実施例のようにアンプの入力側に接続する場合にはトランジスタにて構成することができるが、アンプの出力側に接続する場合には例えばメカニカル接点を備えるリレーを用いる。   Although the mute circuit of this embodiment is connected to the input side of the amplifier, it may be connected to the output side of the amplifier. When connecting to the input side of the amplifier as in the present embodiment, it can be constituted by a transistor, but when connecting to the output side of the amplifier, for example, a relay having a mechanical contact is used.

実施例2.
図3はこの発明の実施例2のヘッドホン検知回路の回路図である。図3のヘッドホン検知回路において、ヘッドホンジャックHJ2として図1と同様のプラグ検知端子付きヘッドホンジャックが用いられている。ヘッドホンジャックHJ2には、その内部にオーディオ信号を出力してヘッドホンを駆動するためのグランド端子4及び出力端子5の他に、ヘッドホンのプラグが挿入されているか否かの検知信号を得るための第1のプラグ検知端子6及び第2のプラグ検知端子7が設けられている(ヘッドホンプラグ挿入検知部)。第1のプラグ検知端子6及び第2のプラグ検知端子7は、内部のメカニカルなスイッチから延出されてプラグの抜き差しによりオン・オフする。
Example 2
FIG. 3 is a circuit diagram of a headphone detection circuit according to Embodiment 2 of the present invention. In the headphone detection circuit of FIG. 3, a headphone jack with a plug detection terminal similar to that of FIG. 1 is used as the headphone jack HJ2. In addition to the ground terminal 4 and the output terminal 5 for driving the headphone by outputting an audio signal to the headphone jack HJ2, a headphone jack HJ2 is used to obtain a detection signal for detecting whether or not a headphone plug is inserted. One plug detection terminal 6 and a second plug detection terminal 7 are provided (headphone plug insertion detection unit). The first plug detection terminal 6 and the second plug detection terminal 7 are extended from an internal mechanical switch and turned on / off by plugging / unplugging.

ヘッドホン用アンプIC2の出力はDCカット用のキャパシタC1を介してヘッドホンジャックHJ2の出力端子5に接続されている。また、ヘッドホンジャックHJ2の第2のプラグ検知端子7は、プルアップ抵抗R2と、コントロールブロックCB0の入力端子INに接続されている。その他の構成は実施例1と同様である。   The output of the headphone amplifier IC2 is connected to the output terminal 5 of the headphone jack HJ2 via a DC cut capacitor C1. The second plug detection terminal 7 of the headphone jack HJ2 is connected to the pull-up resistor R2 and the input terminal IN of the control block CB0. Other configurations are the same as those of the first embodiment.

本実施例のヘッドホン検知回路においては、ヘッドホンジャックを小型化する効果はみこめないが、その他は実施例1と同様の効果を得ることができる。また、ヘッドホン挿入の検知信号として、第1のプラグ検知端子6及び第2のプラグ検知端子7からの信号を用いるので回路設計が容易であるとともに動作が安定する。   In the headphone detection circuit of the present embodiment, the effect of reducing the size of the headphone jack cannot be incorporated, but the same effects as those of the first embodiment can be obtained. In addition, since signals from the first plug detection terminal 6 and the second plug detection terminal 7 are used as detection signals for inserting headphones, the circuit design is easy and the operation is stable.

この発明にかかるヘッドホン検知回路は、スピーカとヘッドホンを駆動するアンプをそれぞれ備える装置に適用することができる。   The headphone detection circuit according to the present invention can be applied to a device that includes a speaker and an amplifier that drives the headphone.

従来提案されているヘッドホン検知回路の回路図である。It is a circuit diagram of the headphone detection circuit proposed conventionally. この発明の実施例1のヘッドホン検知回路の回路図である。1 is a circuit diagram of a headphone detection circuit according to Embodiment 1 of the present invention. この発明の実施例2のヘッドホン検知回路の回路図である。It is a circuit diagram of the headphone detection circuit of Example 2 of this invention.

符号の説明Explanation of symbols

1,4 グランド端子
2,5 出力端子
3 オーディオ信号切り替えスイッチ端子(ヘッドホン挿入検知部)
6 第1のプラグ検知端子(ヘッドホン挿入検知部)
7 第2のプラグ検知端子(ヘッドホン挿入検知部)
IC1 スピーカ用アンプ
IC2 ヘッドホン用アンプ
CB コントロールブロック(ミュート制御部)
HJ1,HJ2 ヘッドホンジャック
1, 4 Ground terminal 2, 5 Output terminal 3 Audio signal changeover switch terminal (Headphone insertion detection part)
6 1st plug detection terminal (headphone insertion detection part)
7 Second plug detection terminal (headphone insertion detection unit)
IC1 Speaker amplifier IC2 Headphone amplifier CB Control block (mute controller)
HJ1, HJ2 Headphone jack

Claims (3)

オーディオ信号が入力されスピーカを駆動するスピーカ用アンプと、
オーディオ信号が入力されヘッドホンを駆動するヘッドホン用アンプと、
前記ヘッドホン用アンプの出力に接続されるヘッドホンジャックと、
前記ヘッドホンジャックにヘッドホンのプラグが挿入されたことを検知するヘッドホンプラグ挿入検知部と、
前記ヘッドホンプラグ挿入検知部の検知信号に基づいて前記スピーカ用アンプと前記ヘッドホン用アンプのミュート状態を制御するミュート制御部とを備え、
前記ミュート制御部は、
前記ヘッドホンジャックにヘッドホンのプラグが挿入されているときは、前記検知信号に基づいて前記スピーカ用アンプをミュート状態にすると共に前記ヘッドホン用アンプを非ミュート状態にし、
前記ヘッドホンジャックに前記ヘッドホンのプラグが挿入されていないときは、前記検知信号に基づいて前記スピーカ用アンプを非ミュート状態にすると共に前記ヘッドホン用アンプをミュート状態にする
ことを特徴とするヘッドホン検知回路。
An amplifier for a speaker that receives an audio signal and drives the speaker;
An amplifier for headphones that receives headphones and drives audio signals;
A headphone jack connected to the output of the headphone amplifier;
A headphone plug insertion detection unit for detecting that a headphone plug is inserted into the headphone jack;
A mute control unit for controlling the mute state of the speaker amplifier and the headphone amplifier based on a detection signal of the headphone plug insertion detection unit;
The mute controller
When a headphone plug is inserted into the headphone jack, the speaker amplifier is muted based on the detection signal and the headphone amplifier is unmuted.
When the headphone plug is not inserted into the headphone jack, the headphone amplifier is put into a non-mute state and the headphone amplifier is put into a mute state based on the detection signal. .
前記ヘッドホン挿入検知部として、前記ヘッドホンジャックに設けられたオーディオ信号切り替えスイッチを用いる
ことを特徴とする請求項1に記載のヘッドホン検知回路。
The headphone detection circuit according to claim 1, wherein an audio signal changeover switch provided in the headphone jack is used as the headphone insertion detection unit.
前記ミュート制御部は、前記スピーカ用アンプと前記ヘッドホン用アンプの入力とグランドとの間にそれぞれ設けられたトランジスタをオン/オフすることにより前記スピーカ用アンプと前記ヘッドホン用アンプヘッドホン用アンプをそれぞれミュート状態/非ミュート状態にする
ことを特徴とする請求項1または2に記載のヘッドホン検知回路。
The mute control unit mutes the speaker amplifier and the headphone amplifier by turning on / off a transistor provided between the input of the speaker amplifier and the headphone amplifier and the ground, respectively. The headphone detection circuit according to claim 1, wherein the headphone detection circuit is in a state / non-mute state.
JP2006138141A 2006-05-17 2006-05-17 Headphone detecting circuit Pending JP2007312030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138141A JP2007312030A (en) 2006-05-17 2006-05-17 Headphone detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138141A JP2007312030A (en) 2006-05-17 2006-05-17 Headphone detecting circuit

Publications (1)

Publication Number Publication Date
JP2007312030A true JP2007312030A (en) 2007-11-29

Family

ID=38844483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138141A Pending JP2007312030A (en) 2006-05-17 2006-05-17 Headphone detecting circuit

Country Status (1)

Country Link
JP (1) JP2007312030A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013519324A (en) * 2010-09-08 2013-05-23 ゼットティーイー コーポレーション Earphone insertion / extraction detection circuit
CN106210948A (en) * 2016-06-22 2016-12-07 维沃移动通信有限公司 A kind of on-off circuit, earphone socket, mobile terminal and method
US10142583B1 (en) * 2015-10-16 2018-11-27 Tribune Broadcasting Company, Llc Computing system with external speaker detection feature
KR102574188B1 (en) * 2022-08-19 2023-09-04 심플라온 주식회사 Protection circuit for digital amp

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106297U (en) * 1986-12-26 1988-07-09
JPH04115799A (en) * 1990-09-05 1992-04-16 Matsushita Electric Ind Co Ltd Speaker changeover circuit
JP2002374586A (en) * 2001-06-14 2002-12-26 Sony Corp Output controller, output control method, and control program and recording medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63106297U (en) * 1986-12-26 1988-07-09
JPH04115799A (en) * 1990-09-05 1992-04-16 Matsushita Electric Ind Co Ltd Speaker changeover circuit
JP2002374586A (en) * 2001-06-14 2002-12-26 Sony Corp Output controller, output control method, and control program and recording medium

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013519324A (en) * 2010-09-08 2013-05-23 ゼットティーイー コーポレーション Earphone insertion / extraction detection circuit
US9332350B2 (en) 2010-09-08 2016-05-03 Zte Corporation Earphone pulling and plugging detection circuit
US10142583B1 (en) * 2015-10-16 2018-11-27 Tribune Broadcasting Company, Llc Computing system with external speaker detection feature
US10388326B1 (en) 2015-10-16 2019-08-20 Tribune Broadcasting Company, Llc Computing system with external speaker detection feature
CN106210948A (en) * 2016-06-22 2016-12-07 维沃移动通信有限公司 A kind of on-off circuit, earphone socket, mobile terminal and method
KR102574188B1 (en) * 2022-08-19 2023-09-04 심플라온 주식회사 Protection circuit for digital amp

Similar Documents

Publication Publication Date Title
KR20080012820A (en) Audio signal amplifying circuit and electronic device using the same
EP1006650B1 (en) BTL amplifier apparatus
JP2007312030A (en) Headphone detecting circuit
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JP2011139444A (en) Audio apparatus
WO2019062717A1 (en) Playback device, and plaback method based on playback device
JP2010171589A (en) Signal switching circuit
JP2011139232A (en) Electric apparatus
JP2013236118A (en) Audio signal processing device
US20070093221A1 (en) Audio muting circuit and audio muting method
US8660276B2 (en) Driving circuit for a sound outputting apparatus
US10432150B2 (en) Reducing audio artifacts in an amplifier during changes in power states
JP2007116532A (en) Audio muting circuit and method
JP2003258559A (en) Mute circuit for preventing pop noise and speaker drive circuit
JP3851156B2 (en) Audio output circuit
JP4949931B2 (en) Shock noise suppression circuit
JP2003179441A (en) Audio output circuit
JP2018113629A (en) Music playback device
US11457307B2 (en) Headphone driver and driving method thereof
TWI722279B (en) Audio codec circuit capable of avoiding pop-noise
JPS6324676Y2 (en)
EP4050873B1 (en) Receiver control circuit and terminal
WO2011126525A1 (en) Active mute scheme for an amplifier
JP3130581U (en) Speaker system using pulse width modulated signal to save power consumption during idle time
JPH0145152Y2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090407

RD02 Notification of acceptance of power of attorney

Effective date: 20100908

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Effective date: 20111219

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807