JP2007310546A - エミュレーション方法及びコンピュータシステム - Google Patents
エミュレーション方法及びコンピュータシステム Download PDFInfo
- Publication number
- JP2007310546A JP2007310546A JP2006137587A JP2006137587A JP2007310546A JP 2007310546 A JP2007310546 A JP 2007310546A JP 2006137587 A JP2006137587 A JP 2006137587A JP 2006137587 A JP2006137587 A JP 2006137587A JP 2007310546 A JP2007310546 A JP 2007310546A
- Authority
- JP
- Japan
- Prior art keywords
- target instructions
- target
- instruction
- combination
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 212
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
【解決手段】複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成した該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行する。複数のターゲット命令が一括して処理できない組み合わせの場合、1つのターゲット命令をエミュレーションするコーディングに分岐し、該コーディングにしたがって処理を実行する。
【選択図】図1
Description
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成した該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行する方法である。
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成された該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行する処理装置と、
前記複数のターゲット命令を一括して処理するためのコーディングが格納されるメモリと、
を有する構成である。
図1は本発明のコンピュータシステムの一構成例を示すブロック図である。
次に本発明のコンピュータシステムの第2の実施の形態について図面を用いて説明する。
次に本発明のコンピュータシステムの第3の実施の形態について図面を用いて説明する。
次に本発明のコンピュータシステムの第4の実施の形態について図面を用いて説明する。
1−2 ターゲットシステムのOS
1−3 ベースシステムのOS
1−4 エミュレータ
1−5 プロセッサ
1−6 メモリ
1−7 ターゲットメモリ領域
1−8 エミュレータメモリ領域
1−9 ベースメモリ領域
1−10 IO装置
Claims (26)
- ターゲット命令をエミュレーションするためのエミュレーション方法であって、
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成した該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行するエミュレーション方法。 - 予め前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルを作成しておき、
複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該複数のターゲット命令を一括して処理できるか否かを、前記命令組み合わせテーブルを索引して判定し、
複数のターゲット命令が一括して処理できる組み合わせの場合、該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
複数のターゲット命令が一括して処理できない組み合わせの場合は、1つのターゲット命令をエミュレーションするコーディングに分岐して処理する請求項1記載のエミュレーション方法。 - 予め前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び複数のターゲット命令を特定する情報と該複数のターゲット命令を一括して処理するコーディングの分岐先を示す情報とを関連付けたプロセス分岐テーブルを作成しておき、
前記複数のターゲット命令を特定する情報を読み出し、前記プロセス分岐テーブルを索引して該複数のターゲット命令を特定する情報が登録されている場合は、該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
該複数のターゲット命令を特定する情報が前記プロセス分岐テーブルに登録されていない場合は、1つのターゲット命令をフェッチしてデコードし、該ターゲット命令をエミュレーションするコーディングに分岐して処理する請求項1記載のエミュレーション方法。 - 前記複数のターゲット命令を特定する情報を読み出す処理と、前記1つのターゲット命令をフェッチしてデコードする処理とを同時に実行する請求項3記載のエミュレーション方法。
- 予め前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び一括して処理した実績のある複数のターゲット命令の組み合わせと、該複数のターゲット命令を一括してエミュレーションするコーディングへの分岐先を示す情報とを関連付けた命令組み合わせ履歴テーブルを作成しておき、
複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されている場合は、該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
該複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、1つのターゲット命令をエミュレーションするコーディングに分岐して処理する請求項1記載のエミュレーション方法。 - 予め前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルを作成しておき、
デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令が一括して処理できるか否かを判定し、
該複数のターゲット命令が一括して処理できる組み合わせの場合、該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理する請求項5記載のエミュレーション方法。 - 前記複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理しているとき、または前記1つのターゲット命令をエミュレーションするコーディングに分岐して処理しているとき、
次に実行する複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令を一括して処理できるか否かを判定する処理を同時に実行する請求項6記載のエミュレーション方法。 - 前記複数のターゲット命令を一括してエミュレーションするコーディングに分岐した処理、または前記1つのターゲット命令をエミュレーションするコーディングに分岐した処理と、
次に実行する複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令を一括して処理できるか否かを判定する処理と、
を異なるプロセッサで実行する請求項7記載のエミュレーション方法。 - 次に実行する複数のターゲット命令が一括して処理できる場合、該複数のターゲット命令を、使用していない命令コードに書き換える請求項7または8記載のエミュレーション方法。
- ターゲット命令をエミュレーションするコンピュータシステムであって、
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成した該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行する処理装置と、
前記複数のターゲット命令を一括して処理するためのコーディングが格納されるメモリと、
を有するコンピュータシステム。 - 前記メモリに、
予め作成された前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルが格納され、
前記処理装置は、
複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該複数のターゲット命令を一括して処理できるか否かを、前記命令組み合わせテーブルを索引して判定し、
複数のターゲット命令が一括して処理できる組み合わせの場合、該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
複数のターゲット命令が一括して処理できない組み合わせの場合は、1つのターゲット命令をエミュレーションするコーディングに分岐して処理する請求項10記載のコンピュータシステム。 - 前記メモリに、
予め作成された前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び複数のターゲット命令を特定する情報と該複数のターゲット命令を一括して処理するコーディングの分岐先を示す情報とを関連付けたプロセス分岐テーブルが格納され、
前記処理装置は、
前記複数のターゲット命令を特定する情報を読み出し、前記プロセス分岐テーブルを索引して該複数のターゲット命令を特定する情報が登録されている場合は、該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
該複数のターゲット命令を特定する情報が前記プロセス分岐テーブルに登録されていない場合は、1つのターゲット命令をフェッチしてデコードし、該ターゲット命令をエミュレーションするコーディングに分岐して処理する請求項10記載のコンピュータシステム。 - 前記処理装置は、
前記複数のターゲット命令を特定する情報を読み出す処理と、前記1つのターゲット命令をフェッチしてデコードする処理とを同時に実行する請求項12記載のコンピュータシステム。 - 前記メモリに、
予め作成された前記ターゲット命令を個々にエミュレーションするためのコーディング、複数のターゲット命令を一括してエミュレーションするためのコーディング及び一括して処理した実績のある複数のターゲット命令の組み合わせと、該複数のターゲット命令を一括してエミュレーションするコーディングへの分岐先を示す情報とを関連付けた命令組み合わせ履歴テーブルが格納され、
前記処理装置は、
複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されている場合は、該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
該複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、1つのターゲット命令をエミュレーションするコーディングに分岐して処理する請求項10記載のコンピュータシステム。 - 前記メモリに、
予め作成された前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルが格納され、
前記処理装置は、
デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令が一括して処理できるか否かを判定し、
該複数のターゲット命令が一括して処理できる組み合わせの場合、該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理する請求項14記載のコンピュータシステム。 - 前記処理装置は、
前記複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理しているとき、または前記1つのターゲット命令をエミュレーションするコーディングに分岐して処理しているとき、
次に実行する複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令を一括して処理できるか否かを判定する処理を同時に実行する請求項15記載のコンピュータシステム。 - 前記処理装置は、
前記複数のターゲット命令を一括してエミュレーションするコーディングに分岐した処理、または前記1つのターゲット命令をエミュレーションするコーディングに分岐した処理を実行する第1のプロセッサと、
次に実行する複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令を一括して処理できるか否かを判定する処理を実行する第2のプロセッサと、
を有する請求項16記載のコンピュータシステム。 - 前記処理装置は、
次に実行する複数のターゲット命令が一括して処理できる場合、該複数のターゲット命令を、使用していない命令コードに書き換える請求項16または17記載のコンピュータシステム。 - コンピュータにターゲット命令をエミュレーションさせるためのプログラムであって、
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成した該複数のターゲット命令を一括して処理するためのコーディングに分岐し、該コーディングにしたがって処理を実行するためのプログラム。 - 複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該複数のターゲット命令を一括して処理できるか否かを、予め作成された前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルを索引して判定し、
複数のターゲット命令が一括して処理できる組み合わせの場合、予め作成された該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
複数のターゲット命令が一括して処理できない組み合わせの場合、予め作成された1つのターゲット命令をエミュレーションするコーディングに分岐して処理するための請求項19記載のプログラム。 - 前記複数のターゲット命令を特定する情報を読み出し、
前記複数のターゲット命令を特定する情報と該複数のターゲット命令を一括して処理するコーディングの分岐先を示す情報とを関連付けたプロセス分岐テーブルを索引し、
前記プロセス分岐テーブルに前記読み出した複数のターゲット命令を特定する情報が登録されている場合は、予め作成された該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
前記プロセス分岐テーブルに前記読み出した複数のターゲット命令を特定する情報が登録されていない場合は、予め作成された1つのターゲット命令をフェッチしてデコードし、該ターゲット命令をエミュレーションするコーディングに分岐して処理するための請求項19記載のプログラム。 - 前記複数のターゲット命令を特定する情報を読み出す処理と、前記1つのターゲット命令をフェッチしてデコードする処理とを同時に実行するための請求項21記載のプログラム。
- 複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、
予め作成された一括して処理した実績のある複数のターゲット命令の組み合わせと、該複数のターゲット命令を一括してエミュレーションするコーディングへの分岐先を示す情報とを関連付けた命令組み合わせ履歴テーブルを索引し、
前記命令組み合わせ履歴テーブルに前記デコードした複数のターゲット命令の組み合わせが登録されている場合は、予め作成された該複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理し、
前記命令組み合わせ履歴テーブルに前記デコードした複数のターゲット命令の組み合わせが登録されていない場合は、予め作成された1つのターゲット命令をエミュレーションするコーディングに分岐して処理するための請求項19記載のプログラム。 - 前記命令組み合わせ履歴テーブルに前記デコードした複数のターゲット命令の組み合わせが登録されていない場合、予め作成された前記ターゲット命令の組み合わせ毎に一括して処理できるか否かを示す命令組み合わせテーブルを索引して該複数のターゲット命令が一括して処理できるか否かを判定し、
該複数のターゲット命令が一括して処理できる組み合わせの場合は、該ターゲット命令を一括してエミュレーションするコーディングに分岐して処理するための請求項23記載のプログラム。 - 前記複数のターゲット命令を一括してエミュレーションするコーディングに分岐して処理しているとき、または前記1つのターゲット命令をエミュレーションするコーディングに分岐して処理しているとき、
次に実行する複数のターゲット命令をフェッチして該複数のターゲット命令をデコードし、該デコードした複数のターゲット命令の組み合わせが前記命令組み合わせ履歴テーブルに登録されていない場合は、前記命令組み合わせテーブルを索引して該複数のターゲット命令を一括して処理できるか否かを判定する処理を同時に実行するための請求項24記載のプログラム。 - 次に実行する複数のターゲット命令が一括して処理できる場合、該複数のターゲット命令を、使用していない命令コードに書き換えるための請求項25記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137587A JP4778359B2 (ja) | 2006-05-17 | 2006-05-17 | エミュレーション方法及びコンピュータシステム |
US11/798,223 US8392893B2 (en) | 2006-05-17 | 2007-05-11 | Emulation method and computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006137587A JP4778359B2 (ja) | 2006-05-17 | 2006-05-17 | エミュレーション方法及びコンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007310546A true JP2007310546A (ja) | 2007-11-29 |
JP4778359B2 JP4778359B2 (ja) | 2011-09-21 |
Family
ID=38713040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006137587A Expired - Fee Related JP4778359B2 (ja) | 2006-05-17 | 2006-05-17 | エミュレーション方法及びコンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8392893B2 (ja) |
JP (1) | JP4778359B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193446A (ja) * | 2008-02-15 | 2009-08-27 | Nec Computertechno Ltd | 情報処理装置、情報処理装置におけるエミュレーション方法及びエミュレーションプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7041068B2 (en) | 2001-06-12 | 2006-05-09 | Pelikan Technologies, Inc. | Sampling module device and method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482131A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Data processor |
JPH08305583A (ja) * | 1995-05-08 | 1996-11-22 | N Ii C Joho Syst:Kk | Cpuシミュレーション方法 |
JPH11175349A (ja) * | 1997-11-11 | 1999-07-02 | Internatl Business Mach Corp <Ibm> | データ列生成方法及び装置、変換方法、及びコンピュータ |
JP2001306334A (ja) * | 2000-04-25 | 2001-11-02 | Nec Software Hokuriku Ltd | エミュレーション装置 |
JP2004127154A (ja) * | 2002-10-07 | 2004-04-22 | Mitsubishi Electric Corp | 情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法 |
JP2005063165A (ja) * | 2003-08-13 | 2005-03-10 | Fujitsu Ltd | 仮想計算機の高速エミュレータ |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5210832A (en) * | 1986-10-14 | 1993-05-11 | Amdahl Corporation | Multiple domain emulation system with separate domain facilities which tests for emulated instruction exceptions before completion of operand fetch cycle |
US4951195A (en) * | 1988-02-01 | 1990-08-21 | International Business Machines Corporation | Condition code graph analysis for simulating a CPU processor |
WO1994027215A1 (en) * | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
US5560013A (en) * | 1994-12-06 | 1996-09-24 | International Business Machines Corporation | Method of using a target processor to execute programs of a source architecture that uses multiple address spaces |
US5790845A (en) * | 1995-02-24 | 1998-08-04 | Hitachi, Ltd. | System with reservation instruction execution to store branch target address for use upon reaching the branch point |
US5751982A (en) * | 1995-03-31 | 1998-05-12 | Apple Computer, Inc. | Software emulation system with dynamic translation of emulated instructions for increased processing speed |
US5926642A (en) * | 1995-10-06 | 1999-07-20 | Advanced Micro Devices, Inc. | RISC86 instruction set |
US6055371A (en) * | 1996-12-26 | 2000-04-25 | Nec Corporation | Compile device, compile method and recording medium for recording compiler |
JP4573189B2 (ja) * | 1998-10-10 | 2010-11-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラムコード変換方法 |
US6480818B1 (en) * | 1998-11-13 | 2002-11-12 | Cray Inc. | Debugging techniques in a multithreaded environment |
US6976157B1 (en) * | 1999-11-04 | 2005-12-13 | International Business Machines Corporation | Circuits, systems and methods for performing branch predictions by selectively accessing bimodal and fetch-based history tables |
US7251594B2 (en) * | 2001-12-21 | 2007-07-31 | Hitachi, Ltd. | Execution time modification of instruction emulation parameters |
US7765533B2 (en) * | 2002-04-25 | 2010-07-27 | Koninklijke Philips Electronics N.V. | Automatic task distribution in scalable processors |
US7506321B1 (en) * | 2002-06-11 | 2009-03-17 | Unisys Corporation | Computer emulator employing direct execution of compiled functions |
US8108843B2 (en) * | 2002-09-17 | 2012-01-31 | International Business Machines Corporation | Hybrid mechanism for more efficient emulation and method therefor |
WO2005119439A2 (en) * | 2004-06-01 | 2005-12-15 | The Regents Of The University Of California | Retargetable instruction set simulators |
US7747565B2 (en) * | 2005-12-07 | 2010-06-29 | Microsoft Corporation | Garbage collector support for transactional memory |
-
2006
- 2006-05-17 JP JP2006137587A patent/JP4778359B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-11 US US11/798,223 patent/US8392893B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6482131A (en) * | 1987-09-24 | 1989-03-28 | Mitsubishi Electric Corp | Data processor |
JPH08305583A (ja) * | 1995-05-08 | 1996-11-22 | N Ii C Joho Syst:Kk | Cpuシミュレーション方法 |
JPH11175349A (ja) * | 1997-11-11 | 1999-07-02 | Internatl Business Mach Corp <Ibm> | データ列生成方法及び装置、変換方法、及びコンピュータ |
JP2001306334A (ja) * | 2000-04-25 | 2001-11-02 | Nec Software Hokuriku Ltd | エミュレーション装置 |
JP2004127154A (ja) * | 2002-10-07 | 2004-04-22 | Mitsubishi Electric Corp | 情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法 |
JP2005063165A (ja) * | 2003-08-13 | 2005-03-10 | Fujitsu Ltd | 仮想計算機の高速エミュレータ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193446A (ja) * | 2008-02-15 | 2009-08-27 | Nec Computertechno Ltd | 情報処理装置、情報処理装置におけるエミュレーション方法及びエミュレーションプログラム |
Also Published As
Publication number | Publication date |
---|---|
US8392893B2 (en) | 2013-03-05 |
US20070271084A1 (en) | 2007-11-22 |
JP4778359B2 (ja) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101607549B1 (ko) | 명령어의 제어 흐름 추적 | |
US7783867B2 (en) | Controlling instruction execution in a processing environment | |
US20060037009A1 (en) | Multiple stage program recompiler and method | |
US9213563B2 (en) | Implementing a jump instruction in a dynamic translator that uses instruction code translation and just-in-time compilation | |
US9529610B2 (en) | Updating compiled native instruction paths | |
US10083032B2 (en) | System, apparatus and method for generating a loop alignment count or a loop alignment mask | |
JP2014216021A (ja) | バッチスレッド処理のためのプロセッサ、コード生成装置及びバッチスレッド処理方法 | |
CN117193861B (zh) | 指令处理方法、装置、计算机设备和存储介质 | |
US20150186169A1 (en) | Defining an instruction path to be compiled by a just-in-time (jit) compiler | |
US9977675B2 (en) | Next-instruction-type-field | |
CN114217856B (zh) | 面向AArch64架构的CPU指令微基准测试方法及系统 | |
CN117827284B (zh) | 向量处理器访存指令处理方法、系统、设备及存储介质 | |
JP4778359B2 (ja) | エミュレーション方法及びコンピュータシステム | |
JP4420055B2 (ja) | マルチスレッドプロセッサ及びそれに用いるスレッド間同期操作方法 | |
CN111176663B (zh) | 应用程序的数据处理方法、装置、设备及存储介质 | |
WO2021036173A1 (zh) | 解释执行字节码指令流的方法及装置 | |
US20090178054A1 (en) | Concomitance scheduling commensal threads in a multi-threading computer system | |
US20220197718A1 (en) | Enabling asynchronous operations in synchronous processors | |
US20080189527A1 (en) | Employing a buffer to facilitate instruction execution | |
US7752424B2 (en) | Null value checking instruction | |
CN112445587A (zh) | 一种任务处理的方法以及任务处理装置 | |
US9389865B1 (en) | Accelerated execution of target of execute instruction | |
CN106445466B (zh) | 超长指令字指令集的指令处理方法及装置 | |
US8898433B2 (en) | Efficient extraction of execution sets from fetch sets | |
JP2013061810A (ja) | 情報処理装置、情報処理装置制御方法及び中間コード命令実行プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4778359 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |