JP2007305852A - Semiconductor thin film manufacturing method and semiconductor device - Google Patents
Semiconductor thin film manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2007305852A JP2007305852A JP2006133822A JP2006133822A JP2007305852A JP 2007305852 A JP2007305852 A JP 2007305852A JP 2006133822 A JP2006133822 A JP 2006133822A JP 2006133822 A JP2006133822 A JP 2006133822A JP 2007305852 A JP2007305852 A JP 2007305852A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- film
- semiconductor
- laser light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、半導体薄膜の製造方法および半導体デバイスに関し、特に、半導体デバイスの特性のばらつきを低減することができる半導体薄膜の製造方法およびこの方法により得られた半導体薄膜からなるチャネル領域を有する半導体デバイスに関する。 The present invention relates to a method for manufacturing a semiconductor thin film and a semiconductor device, and more particularly to a method for manufacturing a semiconductor thin film capable of reducing variations in characteristics of the semiconductor device and a semiconductor device having a channel region made of a semiconductor thin film obtained by this method. About.
一般的に、半導体デバイスの製造方法として、単結晶シリコンを用いる方法があるが、この製造方法の他にもガラス基板上に形成したシリコン薄膜を用いる方法もある。ガラス基板上に形成したシリコン薄膜を用いて製造された半導体デバイスは、イメージセンサやアクティブマトリクス液晶表示装置などの一部として用いられる。 In general, as a method for manufacturing a semiconductor device, there is a method using single crystal silicon, but there is also a method using a silicon thin film formed on a glass substrate in addition to this manufacturing method. A semiconductor device manufactured using a silicon thin film formed on a glass substrate is used as a part of an image sensor or an active matrix liquid crystal display device.
ここで、液晶表示装置において、半導体デバイスは、透明な基板上に規則的なアレイとして配列されるTFT(Thin Film Transisitor:薄膜トランジスタ)として用いられる。そして、各TFTは、それぞれ画素コントローラとして作用する。 Here, in a liquid crystal display device, a semiconductor device is used as a TFT (Thin Film Transistor) arranged as a regular array on a transparent substrate. Each TFT functions as a pixel controller.
従来、液晶表示装置におけるTFTは、ガラス基板上に非晶質シリコン膜を形成することによって製造されていた。ところが、近年、電子の移動度の低い非晶質シリコン膜の代わりに、電子の移動度の高い多結晶シリコン膜を用いて、TFTのスイッチング特性を増強し、表示速度を高速化したTFT液晶表示装置が製造されるようになってきている。ここで、多結晶シリコン膜を製造する方法としては、たとえば、ガラス基板上に堆積している非晶質シリコン膜または微結晶シリコン膜にエキシマレーザ光を照射して多結晶シリコン膜を形成する方法(ELC法)がある。 Conventionally, TFTs in liquid crystal display devices have been manufactured by forming an amorphous silicon film on a glass substrate. However, in recent years, a TFT liquid crystal display that uses a polycrystalline silicon film with high electron mobility instead of an amorphous silicon film with low electron mobility to enhance the switching characteristics of the TFT and increase the display speed. Devices are being manufactured. Here, as a method of manufacturing a polycrystalline silicon film, for example, a method of forming a polycrystalline silicon film by irradiating an amorphous silicon film or a microcrystalline silicon film deposited on a glass substrate with excimer laser light. (ELC method).
上記のELC法としては、ガラス基板上に堆積されている非晶質または微結晶のシリコン膜に対し、一定速度で走査しながら、長さ200〜400mm、幅0.2〜1.0mm程度の線状のレーザ光を連続的に照射する方法が一般的である。このときレーザ光が照射された部分は、シリコン膜の厚さ方向全域に亘って溶融するのではなく、一部の領域を残したまま溶融する。このため、シリコン膜の未溶融領域と溶融領域との界面全面の至るところに結晶核が発生し、シリコン膜の最表層に向かって結晶が成長し、ランダムな方位の結晶粒が形成されるため、多結晶シリコン膜の結晶粒径は100〜200nmと非常に小さくなる。 As the above-mentioned ELC method, an amorphous or microcrystalline silicon film deposited on a glass substrate is scanned at a constant speed while having a length of about 200 to 400 mm and a width of about 0.2 to 1.0 mm. A method of continuously irradiating linear laser light is common. At this time, the portion irradiated with the laser beam does not melt over the entire thickness direction of the silicon film, but melts while leaving a part of the region. For this reason, crystal nuclei are generated all over the interface between the unmelted region and the molten region of the silicon film, and the crystal grows toward the outermost layer of the silicon film, thereby forming crystal grains with random orientation. The crystal grain size of the polycrystalline silicon film is as very small as 100 to 200 nm.
多結晶シリコン膜の結晶粒界には不対電子が多数存在し、ポテンシャル障壁が形成されるため、多結晶シリコン膜の結晶粒界においては電子がよく散乱される。したがって、結晶粒界が少ない、つまり結晶粒径が大きい多結晶シリコン膜で形成されたTFTほど、一般に電界効果による電子移動度が高くなる。 Since many unpaired electrons exist in the crystal grain boundary of the polycrystalline silicon film and a potential barrier is formed, electrons are often scattered in the crystal grain boundary of the polycrystalline silicon film. Therefore, in general, a TFT formed of a polycrystalline silicon film with fewer crystal grain boundaries, that is, a larger crystal grain size, has higher electron mobility due to the field effect.
しかしながら、上記のELC法においては、未溶融領域と溶融領域との界面のランダムな位置で結晶化が起こる縦方向結晶成長となるので、大きな結晶粒径の多結晶シリコン膜を得ることが難しく、電界効果による電子移動度の高いTFTを得ることが困難であった。 However, in the above-mentioned ELC method, since it becomes longitudinal crystal growth in which crystallization occurs at random positions at the interface between the unmelted region and the molten region, it is difficult to obtain a polycrystalline silicon film having a large crystal grain size, It has been difficult to obtain a TFT having a high electron mobility due to a field effect.
さらに高性能なTFT液晶表示装置を得るためには、多結晶シリコン膜の結晶粒径を大きくすることや、結晶の方位を制御することなどが必要である。そこで、単結晶シリコンに近い性能を有する多結晶シリコン膜を得ることを目的として、数多くの提案がなされている。その中でも特に、ラテラル成長法に分類されるレーザ結晶化技術は、結晶の成長方向に方位が揃った長結晶が得られるため、注目を集めている。 In order to obtain a higher performance TFT liquid crystal display device, it is necessary to increase the crystal grain size of the polycrystalline silicon film and to control the crystal orientation. Therefore, many proposals have been made for the purpose of obtaining a polycrystalline silicon film having performance close to that of single crystal silicon. Among them, the laser crystallization technique classified as the lateral growth method is attracting attention because a long crystal having a uniform orientation in the crystal growth direction can be obtained.
上記のラテラル成長法の1つに、マスクのスリットを通して微細幅のパルスレーザ光を非晶質シリコン膜に照射し、照射された部分の非晶質シリコン膜をレーザ光の照射領域の厚さ方向全域に亘って溶融させ、その後に凝固させることを繰返して結晶化を行なう方法(SLS法)がある(たとえば、特許文献1参照)。 In one of the lateral growth methods described above, the amorphous silicon film is irradiated with a fine-width pulse laser beam through a slit of the mask, and the irradiated portion of the amorphous silicon film is irradiated in the thickness direction of the laser beam irradiation region. There is a method (SLS method) in which crystallization is performed by repeatedly melting and then solidifying the entire region (for example, see Patent Document 1).
SLS法によれば、レーザ光が照射された非晶質シリコン膜をその厚さ方向全域に亘って溶融することができるため、シリコン膜の未溶融領域と溶融領域との界面が常にレーザ光の照射領域の端部に形成され、結晶はその界面から横方向に成長する。したがって、SLS法においては、結晶の成長方向に方位が揃った大きな結晶粒径を有する長結晶を得ることができる。 According to the SLS method, since the amorphous silicon film irradiated with the laser beam can be melted over the entire thickness direction, the interface between the unmelted region and the melted region of the silicon film always has a laser beam. Formed at the end of the irradiated region, the crystal grows laterally from the interface. Therefore, in the SLS method, a long crystal having a large crystal grain size in which the orientation is aligned in the crystal growth direction can be obtained.
具体的には、たとえば、図8(a)の模式的上面図に示すように、非晶質シリコン膜300の領域Fとそれ以外の領域との境界から、領域Fの中心に向かうようにして、結晶が成長する。さらに、図8(b)に示すように、領域Fにおける結晶が形成されていない部分が含まれるように、領域Fと隣り合う新たな領域Gを設定し、領域Fと同様にして領域Gを溶融する。そして、領域Gにて溶融されている部分を凝固させると、図8(c)に示すように領域Gに結晶が成長する。このような手順を繰返し、非晶質シリコン膜300の延設方向に沿って段階的に結晶化させると、図8(d)に示すように、非晶質シリコン膜300の結晶成長領域を拡大することができる。これにより結晶粒径の大きい結晶質半導体膜を形成することができる。
上記のSLS法においては、マスクのスリット幅の中央部付近に対応する半導体薄膜の表面に、半導体薄膜の表面が局所的に高くなっているリッジ(突起)が直線状に並んでいるリッジ列が形成される。このリッジ列は、マスクのスリット幅の両端部に対応する未溶融領域と溶融領域との界面から横方向に成長した結晶が互いに衝突することにより形成される。 In the SLS method described above, a ridge row in which ridges (projections) in which the surface of the semiconductor thin film is locally high are arranged in a straight line on the surface of the semiconductor thin film corresponding to the vicinity of the central portion of the slit width of the mask. It is formed. This ridge row is formed when crystals grown in the lateral direction collide with each other from the interface between the unmelted region and the molten region corresponding to both ends of the slit width of the mask.
上記のSLS法によって半導体薄膜を形成し、その半導体薄膜からなるチャネル領域を有するTFTを作製した場合には、半導体薄膜を構成する結晶粒径の拡大を図った結果、リッジ列がチャネル領域に配置されたTFTと、リッジ列がチャネル領域に配置されていないTFTと、が必ず混在することになる。 When a semiconductor thin film is formed by the above-described SLS method and a TFT having a channel region made of the semiconductor thin film is manufactured, the crystal grain size constituting the semiconductor thin film is increased, and as a result, the ridge row is arranged in the channel region. The TFTs that are formed and the TFTs in which the ridge row is not arranged in the channel region are necessarily mixed.
このようなリッジ列を含むTFTの特性は、リッジ上に形成されるゲート絶縁膜がリッジ列以外の部分に比べて薄くなることに起因して、リッジ列を含まないTFTに比べて特に閾値電圧が大きく異なるため、TFTの特性が大きくばらつくという問題があった。 The characteristics of a TFT including such a ridge row are due to the fact that the gate insulating film formed on the ridge is thinner than the portion other than the ridge row, so that the threshold voltage is particularly higher than that of a TFT not including the ridge row. There is a problem in that the characteristics of TFT vary greatly.
特に、閾値電圧が大きく異なるTFTを同一の液晶表示装置に適用する場合には、電源電圧を低くすることができないため、消費電力の低減を行なうことが困難となる。 In particular, when TFTs having greatly different threshold voltages are applied to the same liquid crystal display device, it is difficult to reduce power consumption because the power supply voltage cannot be lowered.
上記の事情に鑑みて、本発明の目的は、半導体デバイスの特性のばらつきを低減することができる半導体薄膜の製造方法およびこの方法により得られた半導体薄膜からなるチャネル領域を有する半導体デバイスを提供することにある。 In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a semiconductor thin film capable of reducing variations in characteristics of semiconductor devices, and a semiconductor device having a channel region made of a semiconductor thin film obtained by this method. There is.
本発明は、マスクのスリットを通して非晶質半導体膜の第1領域内にレーザ光を照射することによって第1領域内の非晶質半導体膜をその厚みに亘って溶融させた後に結晶化する第1結晶化工程と、第1領域と一部の領域が重なる第2領域にレーザ光が照射されるようにレーザ光の照射領域を移動する照射領域移動工程と、マスクのスリットを通して非晶質半導体膜の第2領域内にレーザ光を照射することによって第2領域内の非晶質半導体膜をその厚みに亘って溶融させた後に結晶化する第2結晶化工程と、を含み、非晶質半導体膜の少なくとも一部の領域に半導体デバイスのチャネル領域を構成する半導体薄膜を製造するための方法であって、半導体薄膜の表面に形成されるリッジが直線状に並んだリッジ列をチャネル領域内に1本以上含むように、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅を設定する半導体薄膜の製造方法であることを特徴とする。
According to the present invention, the first region of the amorphous semiconductor film is irradiated with laser light through the slit of the mask to melt the amorphous semiconductor film in the first region over its thickness and then crystallize. An amorphous semiconductor through a crystallization step, an irradiation region moving step of moving the laser light irradiation region so that the second region where the first region partially overlaps the first region is irradiated with the laser light, and a mask slit A second crystallization step in which the amorphous semiconductor film in the second region is melted over its thickness by irradiating the second region of the film with laser light, and then crystallized. A method for manufacturing a semiconductor thin film constituting a channel region of a semiconductor device in at least a partial region of a semiconductor film, wherein a ridge row in which ridges formed on the surface of the semiconductor thin film are arranged in a straight line is formed in the
ここで、本発明の半導体薄膜の製造方法においては、第1領域の幅と、第1領域と第2領域とが重なる領域の幅との差の最大値が、リッジ列と直交する方向におけるチャネル領域の長さ以下となるように、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅を設定することが好ましい。 Here, in the method for manufacturing a semiconductor thin film of the present invention, the maximum value of the difference between the width of the first region and the width of the region where the first region and the second region overlap is the channel in the direction orthogonal to the ridge row. It is preferable to set the slit width of the mask and the width of the region where the first region and the second region overlap so as to be equal to or less than the length of the region.
また、本発明の半導体薄膜の製造方法においては、リッジ列の間隔の最大値が、リッジ列と直交する方向におけるチャネル領域の長さ以下となるように、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅を設定することが好ましい。 In the method of manufacturing a semiconductor thin film according to the present invention, the slit width of the mask and the first region and the first region are set so that the maximum value of the interval between the ridge rows is equal to or less than the length of the channel region in the direction orthogonal to the ridge rows. It is preferable to set the width of the region overlapping the two regions.
また、本発明の半導体薄膜の製造方法においては、第1結晶化工程および第2結晶化工程において、レーザ光として非晶質半導体膜をその膜の厚みに亘って溶融するエネルギ量を有する第1レーザ光を照射するとともに、非晶質半導体膜をその膜の厚みに亘って溶融させないエネルギ量を有する第2レーザ光を照射してもよい。 In the method for producing a semiconductor thin film of the present invention, the first crystallization step and the second crystallization step have a first energy amount that melts the amorphous semiconductor film as a laser beam over the thickness of the film. While irradiating a laser beam, you may irradiate the 2nd laser beam which has an energy amount which does not fuse | melt an amorphous semiconductor film over the thickness of the film | membrane.
さらに、本発明は、上記のいずれかに記載の半導体薄膜の製造方法によって製造された半導体薄膜からなるチャネル領域を有する半導体デバイスであって、半導体薄膜の表面に形成されたリッジ列をチャネル領域内に1本以上含む半導体デバイスである。 Furthermore, the present invention provides a semiconductor device having a channel region made of a semiconductor thin film manufactured by the method for manufacturing a semiconductor thin film according to any one of the above, wherein a ridge row formed on the surface of the semiconductor thin film is formed in the channel region. Are one or more semiconductor devices.
本発明によれば、半導体デバイスの特性のばらつきを低減することができる半導体薄膜の製造方法およびこの方法により得られた半導体薄膜からなるチャネル領域を有する半導体デバイスを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has the channel area | region which consists of a semiconductor thin film obtained by this method and the semiconductor thin film which can reduce the dispersion | variation in the characteristic of a semiconductor device, and this method can be provided.
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。 Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.
(実施の形態1)
図1に、本発明に用いられる被処理体の好ましい一例の模式的な断面図を示す。ここで、本発明に用いられる被処理体101は、半導体基板102上に形成されたバッファ膜103と、バッファ膜103上に形成された非晶質半導体膜104とからなる。ここで、半導体基板102は絶縁性であることが好ましく、ガラス基板や石英基板などを用いることができるが、安価である点および大面積基板を容易に製造できる点からガラス基板を用いることが好適である。
(Embodiment 1)
FIG. 1 shows a schematic cross-sectional view of a preferred example of the object to be processed used in the present invention. Here, the
バッファ膜103は、主としてレーザ光による非晶質半導体膜104の溶融、結晶化の際に、溶融した非晶質半導体膜104の熱による影響が半導体基板102に及ばないようにするために形成される。さらに、バッファ膜103を形成することにより、半導体基板102から非晶質半導体膜104への不純物の拡散を防止することもできる。バッファ膜103としては、たとえば、膜厚が100〜300nmの、蒸着、イオンプレーティング、またはスパッタリングなどにより形成された、酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などを用いることができる。
The
非晶質半導体膜104は、たとえば、膜厚が10nm〜100nmとなるように、プラズマエンハンスド化学気相成長(PECVD)、蒸着、またはスパッタリングなどにより形成される。非晶質半導体膜104としては、結晶質半導体膜における結晶成長長さを長くすることにより種々の特性(たとえば、電界効果による電子の移動度、閾値電圧などの値、およびこれらの値のばらつき)が顕著に向上するアモルファスシリコン膜を用いることが好ましい。非晶質半導体膜104の材質は、シリコンからなる材質に限られるものではなく、ゲルマニウムなどの他の元素を含んだシリコンを主成分とする材質を用いることもできる。
The
図2に、本実施の形態で用いられるレーザ光照射装置の模式的な構成を示す。ここで、レーザ光照射装置は、レーザ光発振器11、可変減衰器12、フィールドレンズ13、スリットが形成されたマスク14、結像レンズ15、サンプルステージ16、コントローラ17およびミラー7、8、9を含んでいる。
FIG. 2 shows a schematic configuration of a laser beam irradiation apparatus used in the present embodiment. Here, the laser beam irradiation apparatus includes a laser beam oscillator 11, a
フィールドレンズ13は、マスク14を通過したレーザ光を結像レンズ15に垂直に入射させる機能を有する。また、ミラー7、8、9は、レーザ光を折り返すために用いられ、配置箇所および数量に制限はなく、レーザ光照射装置の光学設計および機能設計に応じて適宜配置することができる。また、結像レンズ15は、マスク14の像をレーザ光照射装置の光学設計により決定される倍率で被処理体101の表面の非晶質半導体膜上に結像させる。したがって、マスク14に形成されたスリットの形状と非晶質半導体膜上の像とは相似となる。
The
また、レーザ光発振器11およびサンプルステージ16は、コントローラ17により制御されていて、レーザ光の照射タイミングおよびサンプルステージ16の位置を調整することができる。これにより、サンプルステージ16を図2中の矢印22の方向に移動させることによって、レーザ光が照射されるエリアを移動させることができる。
Further, the laser beam oscillator 11 and the
また、レーザ光発振器11としては、被処理体101の表面の非晶質半導体膜をその厚みに亘って溶融することが可能であれば特に限定されるものでないが、たとえば、エキシマレーザ光、YAGレーザに代表される各種固体レーザから発振されるレーザ光の三倍波などの紫外領域の波長を有するレーザ光を発振するものを用いることが好ましい。レーザ光が紫外領域の波長を有する場合には、レーザ光のエネルギ量が大きくなるため、容易に非晶質半導体膜をその厚みに亘って溶融することができる傾向にあるためである。なかでも、レーザ光発振器11としては、パルス放射可能な波長308nmのエキシマレーザ光を発振するものであることが特に好ましい。レーザ光発振器11がエキシマレーザ光である場合には、本発明に必要となるエネルギ量を有するレーザ光を安定して発振することができるレーザ光発振器を比較的容易に安価で入手することが可能であるためである。
The laser oscillator 11 is not particularly limited as long as the amorphous semiconductor film on the surface of the
ここで、レーザ光発振器11から発振したレーザ光は、1回の照射および照射面積あたり、固体状態にある非晶質半導体膜を溶融させるエネルギ量を有している。たとえば、レーザ光発振器11から発振したレーザ光は、非晶質半導体膜を、全膜厚において融点以上の温度に加熱することのできるエネルギ量を有していることが推奨される。 Here, the laser light oscillated from the laser light oscillator 11 has an energy amount for melting the amorphous semiconductor film in a solid state per one irradiation and irradiation area. For example, it is recommended that the laser light oscillated from the laser light oscillator 11 has an energy amount that can heat the amorphous semiconductor film to a temperature equal to or higher than the melting point in the entire film thickness.
図3(a)に、本発明に用いられるマスクの好ましい一例の模式的な平面図を示す。ここで、マスク14は、隣接する2つの長方形状のブロック23、24を有している。図3(b)に示すように、ブロック23はレーザ光が通過する開口部であるスリット25とレーザ光が透過しない領域である枠部29とを有しており、図3(c)に示すように、ブロック24はレーザ光が通過する開口部であるスリット26とレーザ光が透過しない領域である枠部29とを有している。ここで、スリット25、26は、サンプルステージ16の移動方向と直交する方向がスリット25、26の像の長手方向となるように所定の間隔を隔てて形成されている。
FIG. 3A shows a schematic plan view of a preferred example of the mask used in the present invention. Here, the
このレーザ光照射装置のサンプルステージ16上に図1に示す被処理体101を設置する。そして、レーザ光発振器11から発振されたレーザ光は可変減衰器12を通過した後に、ミラー7、8によって反射される。その後、レーザ光はフィールドレンズ13とマスク14とを通過する。そして、マスク14を通過したレーザ光は、結像レンズ15によって、マスク14の像として結像させられ、図1に示す被処理体101の表面の非晶質半導体膜104に照射される。このレーザ光は、マスク14のマスキングによって、図1に示す第1領域Cに照射される。そして、レーザ光が照射された第1領域Cにおける非晶質半導体膜104がその厚さ方向全体に亘って溶融した後に凝固する際に、非晶質半導体膜104の未溶融領域と溶融領域との界面から結晶が横方向に成長して結晶化が行なわれる(第1結晶化工程)。
An object to be processed 101 shown in FIG. 1 is placed on the
次に、コントローラ17によってサンプルステージ16を制御し、たとえば矢印22の左方向にサンプルステージ16を移動させる。ここで、サンプルステージ16は、第1領域Cと一部の領域が重なる第2領域にレーザ光が照射されるように移動させられる(照射領域移動工程)。
Next, the
そして、第1結晶化工程と同様にして、上記の第2領域にレーザ光を照射することにより、レーザ光が照射された第2領域における非晶質半導体膜がその厚さ方向全体に亘って溶融した後に凝固する際に、非晶質半導体膜の未溶融領域と溶融領域との界面から結晶が横方向に成長して結晶化が行なわれる(第2結晶化工程)。 Then, in the same manner as in the first crystallization step, by irradiating the second region with laser light, the amorphous semiconductor film in the second region irradiated with the laser light extends over the entire thickness direction. When solidifying after melting, the crystal grows laterally from the interface between the unmelted region and the molten region of the amorphous semiconductor film and is crystallized (second crystallization step).
上記の第1結晶化工程、照射領域移動工程および第2結晶化工程をこの順序で少なくとも1回行なうことにより、被処理体101の非晶質半導体膜について所望の領域を結晶化することができる。
By performing the first crystallization step, the irradiation region moving step, and the second crystallization step in this order at least once, a desired region of the amorphous semiconductor film of the
図4(a)に、本発明の第1結晶化工程後における半導体薄膜の結晶化状態の一例の模式的な拡大平面図を示す。また、図4(b)に、本発明の第2結晶化工程後における半導体薄膜の結晶化状態の一例の模式的な拡大平面図を示す。 FIG. 4A shows a schematic enlarged plan view of an example of the crystallization state of the semiconductor thin film after the first crystallization step of the present invention. FIG. 4B is a schematic enlarged plan view showing an example of the crystallization state of the semiconductor thin film after the second crystallization step of the present invention.
ここで、図4(a)に示すように、第1結晶化工程後においては、幅27を有する第1領域の幅方向の端部からほぼ同じ長さに成長した結晶42が衝突することによりリッジが形成され、そのリッジが並んだリッジ列41が形成されている。そして、図4(b)に示すように、上記の第1領域と第2領域とが重なる領域の幅であるオーバーラップ幅28に応じて、所定のリッジ列間隔55を隔ててリッジ列41が配列する。ここで、リッジ列間隔55は、第1領域の幅27とオーバーラップ幅28との差で表わされる。
Here, as shown in FIG. 4A, after the first crystallization step, the
次に、上記の第1結晶化工程、照射領域移動工程および第2結晶化工程を経て形成された結晶化領域の不要部分をフォトリソグラフィ工程により除去し、半導体デバイスのチャネル領域を構成する結晶化領域のみを残すことによって、島状結晶化膜を形成する。 Next, an unnecessary portion of the crystallization region formed through the first crystallization step, the irradiation region moving step, and the second crystallization step is removed by a photolithography step, and crystallization constituting a channel region of the semiconductor device is performed. By leaving only the region, an island-shaped crystallized film is formed.
図5に、結晶化領域に対するチャネル領域の配置関係の一例を模式的に示す。結晶化領域49に対してチャネル領域50(半導体デバイスとしたときに電子が移動するチャネルとして機能する領域)は自由に配置することができるが、本実施の形態においては、チャネル領域50において電子が移動する方向(チャネル長方向52)とリッジ列41が伸びている方向(リッジ列方向53)とが直交するようにチャネル領域50を配置している。
FIG. 5 schematically shows an example of the arrangement relationship of the channel region with respect to the crystallization region. Although the channel region 50 (a region functioning as a channel through which electrons move when a semiconductor device is formed) can be freely arranged with respect to the
ここで、本実施の形態においては、リッジ列41と直交する方向のチャネル領域50の長さ54をSとし、リッジ列間隔55をRとし、第1領域の幅27をPとし、オーバーラップ幅28をQとしたとき、結晶化領域49においてR(=P−Q)の最大値がS以下となるように、マスク14のスリット幅およびオーバーラップ幅28を設定する。これにより、チャネル領域50に含まれるリッジ列41の本数は必ず1本以上となる。
In this embodiment, the
なお、チャネル領域50に含まれるリッジ列41の本数が増加するほど、レーザ光の照射回数も増加し、結晶化に要する時間が増加する。したがって、結晶化のスループットを高くする観点からは、Rの最大値はできるだけ大きいことが好ましく、具体的には、Rの最大値は、S/2よりも大きいことが好ましい(S/2<Rの最大値≦S)。この場合には、チャネル領域50に含まれるリッジ列41の本数を1本または2本とすることができる。
As the number of
その後、詳細は省略するが、従来から公知の方法により、ソース電極、ドレイン電極およびゲート電極などを形成することによって、半導体デバイスとしてのTFTを形成することができる。 Thereafter, although details are omitted, a TFT as a semiconductor device can be formed by forming a source electrode, a drain electrode, a gate electrode, and the like by a conventionally known method.
ここで、本実施の形態と同様の方法でリッジ列間隔が異なる2組の薄膜トランジスタA、Bを作製し、その特性を比較した。薄膜トランジスタA、Bのチャネル領域は、ともにチャネル長Lが3μmで、チャネル幅が20μmの長方形状となっており、リッジ列方向とチャネル長方向とが直交するように結晶化を行なった。なお、リッジ列と直交する方向のチャネル領域の長さSは、チャネル長Lと等しくなる。 Here, two sets of thin film transistors A and B having different ridge row intervals were manufactured by the same method as in this embodiment, and the characteristics were compared. The channel regions of the thin film transistors A and B are both rectangular with a channel length L of 3 μm and a channel width of 20 μm, and crystallization was performed so that the ridge row direction and the channel length direction are orthogonal to each other. Note that the length S of the channel region in the direction orthogonal to the ridge row is equal to the channel length L.
そして、薄膜トランジスタAでは、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅であるオーバーラップ幅を設定し、第1領域の幅を4μm、オーバーラップ幅を1.5μmとした結果、リッジ列間隔Rの最大値が2.5μmとなった。 In the thin film transistor A, the slit width of the mask and the overlap width, which is the width of the region where the first region and the second region overlap, are set, and the width of the first region is 4 μm and the overlap width is 1.5 μm. As a result, the maximum value of the ridge row interval R was 2.5 μm.
また、薄膜トランジスタBでは、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅であるオーバーラップ幅を設定し、第1領域の幅を4μm、オーバーラップ幅を0.5μmとした結果、リッジ列間隔Rの最大値が3.5μmとなった。 In the thin film transistor B, the slit width of the mask and the overlap width, which is the width of the region where the first region and the second region overlap, are set, and the width of the first region is 4 μm and the overlap width is 0.5 μm. As a result, the maximum value of the ridge row interval R was 3.5 μm.
上記の結果、薄膜トランジスタAにおいてはS/2<Rの最大値≦Sの関係を満たすため、薄膜トランジスタAは、チャネル領域内に含まれるリッジ列の本数が1本である薄膜トランジスタA−1と、チャネル領域内に含まれるリッジ列の本数が2本である薄膜トランジスタA−2とから構成されていた。 As a result, in order to satisfy the relationship of S / 2 <R maximum value ≦ S in the thin film transistor A, the thin film transistor A includes the thin film transistor A-1 having one ridge row included in the channel region, and the channel The thin film transistor A-2 is composed of two ridge rows included in the region.
また、薄膜トランジスタBにおいてはS/2<Rの最大値≦Sの関係を満たさず、Rの最大値>Sとなるため、薄膜トランジスタBは、チャネル領域内に含まれるリッジ列の本数が0本である薄膜トランジスタB−1と、チャネル領域内に含まれるリッジ列の本数が1本である薄膜トランジスタB−2とから構成されていた。 Further, in the thin film transistor B, the relationship of S / 2 <maximum value of R ≦ S is not satisfied, and the maximum value of R> S, so that the thin film transistor B has 0 ridge rows included in the channel region. The thin film transistor B-1 and the thin film transistor B-2 having one ridge row included in the channel region are included.
ドレイン電圧を0.1Vに設定して、上記の薄膜トランジスタの閾値電圧を測定した結果、薄膜トランジスタA−1の閾値電圧は1.1Vであり、薄膜トランジスタA−2の閾値電圧は1.2Vであり、薄膜トランジスタB−1の閾値電圧は0.1Vであり、薄膜トランジスタB−2の閾値電圧は1.1Vであった。 As a result of setting the drain voltage to 0.1 V and measuring the threshold voltage of the thin film transistor, the threshold voltage of the thin film transistor A-1 is 1.1 V, the threshold voltage of the thin film transistor A-2 is 1.2 V, The threshold voltage of the thin film transistor B-1 was 0.1V, and the threshold voltage of the thin film transistor B-2 was 1.1V.
以上の結果から、薄膜トランジスタAの組については、薄膜トランジスタBの組に比べて、閾値電圧のばらつきが低減できることが確認された。チャネル領域内のリッジ列の本数の増加に伴って閾値電圧は大きくなる傾向にあるが、その傾向はチャネル領域内のリッジ列の本数が0本から1本に変化した場合の方が、1本から2本に変化した場合と比べて大きくなることに上記の結果は起因するものであると考えられる。 From the above results, it was confirmed that the variation in threshold voltage can be reduced for the set of thin film transistors A compared to the set of thin film transistors B. The threshold voltage tends to increase with an increase in the number of ridge rows in the channel region. This tendency is greater when the number of ridge rows in the channel region is changed from 0 to 1. It can be considered that the above result is due to the fact that it becomes larger compared to the case where the number is changed from 2 to 2.
このように、本実施の形態においては、S/2<Rの最大値≦Sの関係を満たすように、マスクのスリット幅および第1領域と前記第2領域とが重なる領域の幅を設定することによって、チャネル領域内にリッジ列が少なくとも1本含まれる半導体薄膜を製造することができる。したがって、この半導体薄膜を用いることによって、特性のばらつきが小さい半導体デバイスを得ることができる。 As described above, in the present embodiment, the slit width of the mask and the width of the region where the first region and the second region overlap are set so as to satisfy the relationship of S / 2 <R maximum value ≦ S. Thus, a semiconductor thin film in which at least one ridge row is included in the channel region can be manufactured. Therefore, by using this semiconductor thin film, it is possible to obtain a semiconductor device with small variations in characteristics.
なお、本実施の形態では、リッジ列方向とチャネル長方向が直交する場合について説明したがこれに限るものではなく、リッジ列方向がチャネル長方向に対して傾斜した角度を有していてもよい。この場合、リッジ列方向とチャネル長方向のなす角をθとすれば、S=Wcosθ+Lsinθとなるだけで、本実施の形態に記載したのと同様にS/2<Rの最大値≦Sとなるようにすれば、本実施の形態に記載したものと同じ効果を得ることができる。 In the present embodiment, the case where the ridge row direction and the channel length direction are orthogonal to each other has been described. However, the present invention is not limited to this, and the ridge row direction may have an angle inclined with respect to the channel length direction. . In this case, if the angle between the ridge row direction and the channel length direction is θ, only S = W cos θ + L sin θ, and S / 2 <R maximum value ≦ S as described in the present embodiment. By doing so, the same effects as those described in this embodiment can be obtained.
(実施の形態2)
本実施の形態においては、被処理体の表面の非晶質半導体膜に、非晶質半導体膜をその膜の厚みに亘って溶融するエネルギ量を有する第1レーザ光と、非晶質半導体膜をその膜の厚みに亘って溶融させないエネルギ量を有する第2レーザ光とを照射することに特徴がある。
(Embodiment 2)
In the present embodiment, the first laser beam having an energy amount for melting the amorphous semiconductor film over the thickness of the amorphous semiconductor film on the surface of the object to be processed, and the amorphous semiconductor film Is characterized by irradiating with a second laser beam having an energy amount that does not melt the film over the thickness of the film.
図6に、本実施の形態で用いられるレーザ光照射装置の模式的な構成を示す。ここで、レーザ光照射装置は、第1レーザ光発振器20、第2レーザ光発振器21、光学素子群30およびミラー10を含んでいることに特徴がある。
FIG. 6 shows a schematic configuration of a laser beam irradiation apparatus used in the present embodiment. Here, the laser beam irradiation apparatus is characterized in that it includes the first
ここで、第1レーザ光発振器20としては、図1に示す非晶質半導体膜104をその厚みに亘って溶融することが可能であれば特に限定されるものでないが、たとえば、エキシマレーザ光、YAGレーザに代表される各種固体レーザから発振されるレーザ光の三倍波などの紫外領域の波長を有するレーザ光を発振するものを用いることが好ましい。レーザ光が紫外領域の波長を有する場合には、レーザ光のエネルギ量が大きくなるため、容易に非晶質半導体膜104をその厚みに亘って溶融することができる傾向にあるためである。なかでも、第1レーザ光発振器20としては、パルス放射可能な波長308nmのエキシマレーザ光を発振するものであることが特に好ましい。第1レーザ光発振器20がエキシマレーザ光である場合には、本発明に必要となるエネルギ量を有するレーザ光を安定して発振することができるレーザ光発振器を比較的容易に安価で入手することが可能であるためである。
Here, the
ここで、第1レーザ光発振器20から発振した第1レーザ光は、1回の照射および照射面積あたり、固体状態にある非晶質半導体膜104を溶融させるエネルギ量を有している。たとえば、第1レーザ光発振器20から発振した第1レーザ光は、第1レーザ光を単独で1回照射することにより非晶質半導体膜104を全膜厚において融点以上の温度に加熱することのできるエネルギ量を有していることが推奨される。
Here, the first laser beam oscillated from the first
また、第2レーザ光発振器21としては、図1に示す非晶質半導体膜104をその厚みに亘って溶融させない第2レーザ光を発振するものであれば特に限定されるものでないが、たとえば、可視域から赤外域の波長を有する第2レーザ光を発振するものであることが好ましい。第2レーザ光発振器21としては、たとえば、波長532nmのYAGレーザ光、波長1064nmのYAGレーザ光または波長10.6μmの炭酸ガスレーザ光などを発振するものを用いることができる。
The
また、第2レーザ光発振器21から発振した第2レーザ光の1回の照射および照射面積あたりのエネルギ量は、固体状態にある非晶質半導体膜104を溶融させるエネルギ量未満である。特に、第2レーザ光は、第2レーザ光を単独で1回照射することにより非晶質半導体膜104を融点以上の温度に加熱することのできないエネルギ量を有していることが推奨される。
Further, the amount of energy per irradiation and irradiation area of the second laser light oscillated from the second
また、光学素子群30は、第2レーザ光発振器21から発振した第2レーザ光の照射が最も効果的に行なえるように、第2レーザ光の形状および強度分布などを適正化することができる。
Further, the
また、第1レーザ光発振器20、第2レーザ光発振器21およびサンプルステージ16は、コントローラ17により制御されていて、第1レーザ光、第2レーザ光の照射タイミングおよびサンプルステージ16の位置を調整することができる。
The first
このレーザ光照射装置のサンプルステージ16上に図1に示す被処理体101を設置する。そして、第2レーザ光発振器21から発振された第2レーザ光は光学素子群30を通過した後に、ミラー10によって反射され、被処理体101の表面の非晶質半導体膜に対して斜め方向に照射される。
An object to be processed 101 shown in FIG. 1 is placed on the
また、第1レーザ光発振器20から発振された第1レーザ光は可変減衰器12を通過した後に、ミラー7、8によって反射される。その後、第1レーザ光はフィールドレンズ13とマスク14とを通過する。そして、マスク14を通過した第1レーザ光は、結像レンズ15によって、マスク14の像として結像させられ、被処理体101の表面の非晶質半導体膜に対して垂直方向に照射される。第1レーザ光は、マスク14のマスキングによって、図1に示す第1領域Cに照射される。
The first laser beam oscillated from the first
図7に、第1レーザ光と第2レーザ光の照射時刻と出力との関係の好ましい一例を示す。ここで、第2レーザ光のパルス波形V2は、時刻t=0の時点で第2レーザ光が照射されて時刻t=t2の時点で照射が停止することを示しており、第1レーザ光のパルス波形V1は、時刻t=t1の時点で第1レーザ光が照射されることを示している。なお、t1は、t0とt2との間の時刻である。 FIG. 7 shows a preferred example of the relationship between the irradiation time of the first laser beam and the second laser beam and the output. Here, the pulse waveform V2 of the second laser beam indicates that the second laser beam is irradiated at the time t = 0 and the irradiation stops at the time t = t2. The pulse waveform V1 indicates that the first laser beam is irradiated at time t = t1. Note that t1 is a time between t0 and t2.
第1レーザ光が照射された図1に示す第1領域Cにおける非晶質半導体膜104はその厚さ方向全体に亘って溶融する。このとき、溶融状態の非晶質半導体膜104からなる第1領域Cと同一の領域または第1領域Cを包含する領域に第2レーザ光が照射されることによって、第1領域Cにおける溶融状態の非晶質半導体膜104が凝固して結晶化するまでの時間を延長することができるため、第1レーザ光のみを照射して結晶化した場合と比べて、より大きな結晶粒径を有する結晶を得ることができる。
The
本実施の形態においては、上記のようにして、非晶質半導体膜104の未溶融領域と溶融領域との界面から結晶が横方向に成長して結晶化が行なわれる(第1結晶化工程)。
In the present embodiment, as described above, the crystal grows in the lateral direction from the interface between the unmelted region and the melted region of the
次に、コントローラ17によってサンプルステージ16を制御し、たとえば矢印22の左方向にサンプルステージ16を移動させる。ここで、サンプルステージ16は、第1領域Cと一部の領域が重なる第2領域に第1レーザ光が照射されるように移動させられる(照射領域移動工程)。
Next, the
そして、第1結晶化工程と同様にして、上記の第2領域に第1レーザ光および第2レーザ光を照射することにより、第2領域における非晶質半導体膜104がその厚さ方向全体に亘って溶融した後に凝固する際に、非晶質半導体膜104の未溶融領域と溶融領域との界面から結晶が横方向に成長して結晶化が行なわれる(第2結晶化工程)。
In the same manner as in the first crystallization step, the first laser beam and the second laser beam are irradiated to the second region, so that the
上記の第1結晶化工程、照射領域移動工程および第2結晶化工程をこの順序で少なくとも1回行なうことにより、非晶質半導体膜104の所望の領域を結晶化することができる。
The desired region of the
本実施の形態においては、第1結晶化工程および第2結晶化工程において、非晶質半導体膜をその膜の厚みに亘って溶融するエネルギ量を有する第1レーザ光が照射されるとともに、非晶質半導体膜をその膜の厚みに亘って溶融させないエネルギ量を有する第2レーザ光が照射されるために、第1レーザ光の1回の照射あたりの結晶成長距離を伸ばすことができる。したがって、本実施の形態においては、たとえばリッジ列間隔が広い場合に結晶化のスループットを高くすることができ、また、同一の結晶成長距離を得るために必要な第1レーザ光のエネルギ量を低減することができるので、第1レーザ光発振器のメンテナンスコストも低減することができる。なお、実施の形態2の上記以外の説明は、実施の形態1と同様である。 In the present embodiment, in the first crystallization step and the second crystallization step, the first laser beam having an energy amount for melting the amorphous semiconductor film over the thickness of the film is irradiated, and non- Since the second laser beam having an energy amount that does not melt the crystalline semiconductor film over the thickness of the film is irradiated, the crystal growth distance per one irradiation of the first laser beam can be extended. Therefore, in the present embodiment, for example, when the ridge row interval is wide, the crystallization throughput can be increased, and the energy amount of the first laser light necessary to obtain the same crystal growth distance is reduced. Therefore, the maintenance cost of the first laser light oscillator can also be reduced. The description of the second embodiment other than the above is the same as that of the first embodiment.
また、実施の形態2と同様の方法でリッジ列間隔が異なる2組の薄膜トランジスタD、Eを作製し、その特性を比較した。薄膜トランジスタD、Eのチャネル領域は、ともにチャネル長Lが3μmで、チャネル幅が20μmの長方形状となっており、リッジ列方向とチャネル長方向とが直交するように結晶化を行なった。なお、リッジ列と直交する方向のチャネル領域の長さSは、チャネル長Lと等しくなる。 In addition, two sets of thin film transistors D and E having different ridge row intervals were manufactured by the same method as in the second embodiment, and the characteristics were compared. The channel regions of the thin film transistors D and E are both rectangular with a channel length L of 3 μm and a channel width of 20 μm, and crystallization was performed so that the ridge row direction and the channel length direction are orthogonal. Note that the length S of the channel region in the direction orthogonal to the ridge row is equal to the channel length L.
そして、薄膜トランジスタDでは、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅であるオーバーラップ幅を設定し、第1領域の幅を4μm、オーバーラップ幅を1.5μmとした結果、リッジ列間隔Rの最大値が2.5μmとなった。 In the thin film transistor D, the slit width of the mask and the overlap width that is the width of the region where the first region and the second region overlap are set, and the width of the first region is 4 μm and the overlap width is 1.5 μm. As a result, the maximum value of the ridge row interval R was 2.5 μm.
また、薄膜トランジスタEでは、マスクのスリット幅および第1領域と第2領域とが重なる領域の幅であるオーバーラップ幅を設定し、第1領域の幅を4μm、オーバーラップ幅を0.5μmとした結果、リッジ列間隔Rの最大値が3.5μmとなった。 In the thin film transistor E, the slit width of the mask and the overlap width, which is the width of the region where the first region and the second region overlap, are set, and the width of the first region is 4 μm and the overlap width is 0.5 μm. As a result, the maximum value of the ridge row interval R was 3.5 μm.
上記の結果、薄膜トランジスタDにおいてはS/2<Rの最大値≦Sの関係を満たすため、薄膜トランジスタDは、チャネル領域内に含まれるリッジ列の本数が1本である薄膜トランジスタD−1と、チャネル領域内に含まれるリッジ列の本数が2本である薄膜トランジスタD−2とから構成されていた。 As a result, in order to satisfy the relationship of S / 2 <R maximum value ≦ S in the thin film transistor D, the thin film transistor D includes the thin film transistor D-1 in which the number of ridge rows included in the channel region is one, and the channel The thin film transistor D-2 includes two ridge rows included in the region.
また、薄膜トランジスタEにおいてはS/2<Rの最大値≦Sの関係を満たさず、Rの最大値>Sとなるため、薄膜トランジスタEは、チャネル領域内に含まれるリッジ列の本数が0本である薄膜トランジスタE−1と、チャネル領域内に含まれるリッジ列の本数が1本である薄膜トランジスタE−2とから構成されていた。 The thin film transistor E does not satisfy the relationship of S / 2 <the maximum value of R ≦ S, and the maximum value of R> S, so that the thin film transistor E has zero ridge rows included in the channel region. A thin film transistor E-1 and a thin film transistor E-2 in which the number of ridge rows included in the channel region is one are included.
ドレイン電圧を0.1Vに設定して、上記の薄膜トランジスタの閾値電圧を測定した結果、薄膜トランジスタD−1の閾値電圧は1.1Vであり、薄膜トランジスタD−2の閾値電圧は1.2Vであり、薄膜トランジスタE−1の閾値電圧は0.1Vであり、薄膜トランジスタE−2の閾値電圧は1.1Vであった。 As a result of measuring the threshold voltage of the thin film transistor with the drain voltage set to 0.1 V, the threshold voltage of the thin film transistor D-1 is 1.1 V, and the threshold voltage of the thin film transistor D-2 is 1.2 V. The threshold voltage of the thin film transistor E-1 was 0.1V, and the threshold voltage of the thin film transistor E-2 was 1.1V.
以上の結果から、薄膜トランジスタDの組については、薄膜トランジスタEの組に比べて、閾値電圧のばらつきが低減できることが確認された。チャネル領域内のリッジ列の本数の増加に伴って閾値電圧は大きくなる傾向にあるが、その傾向はチャネル領域内のリッジ列の本数が0本から1本に変化した場合の方が、1本から2本に変化した場合と比べて大きくなることに上記の結果は起因するものであると考えられる。 From the above results, it was confirmed that the variation in threshold voltage can be reduced for the set of thin film transistors D compared to the set of thin film transistors E. The threshold voltage tends to increase with an increase in the number of ridge rows in the channel region. This tendency is greater when the number of ridge rows in the channel region is changed from 0 to 1. It can be considered that the above result is due to the fact that it becomes larger compared to the case where the number is changed from 2 to 2.
このように、実施の形態2においても、S/2<Rの最大値≦Sの関係を満たすように、マスクのスリット幅および第1領域と前記第2領域とが重なる領域の幅を設定することによって、チャネル領域内にリッジ列が少なくとも1本含まれる半導体薄膜を製造することができる。したがって、この半導体薄膜を用いることによって、特性のばらつきが小さい半導体デバイスを得ることができる。 Thus, also in the second embodiment, the slit width of the mask and the width of the region where the first region and the second region overlap are set so as to satisfy the relationship of S / 2 <R maximum value ≦ S. Thus, a semiconductor thin film in which at least one ridge row is included in the channel region can be manufactured. Therefore, by using this semiconductor thin film, it is possible to obtain a semiconductor device with small variations in characteristics.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明によれば、半導体デバイスの特性のばらつきを低減することができる半導体薄膜の製造方法およびこの方法により得られた半導体薄膜からなるチャネル領域を有する半導体デバイスを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has the channel area | region which consists of a semiconductor thin film obtained by this method and the semiconductor thin film which can reduce the dispersion | variation in the characteristic of a semiconductor device, and this method can be provided.
7,8,9,10 ミラー、11 レーザ光発振器、12 可変減衰器、13 フィールドレンズ、14 マスク、15 結像レンズ、16 サンプルステージ、17 コントローラ、20 第1レーザ光発振器、21 第2レーザ光発振器、22 矢印、23,24 ブロック、25,26 スリット、27 幅、28 オーバーラップ幅、29 枠部、30 光学素子群、41 リッジ列、42 結晶、49 結晶化領域、50 チャネル領域、52 チャネル長方向、53 リッジ列方向、55 リッジ列間隔、101 被処理体、102 半導体基板、103 バッファ膜、104 非晶質半導体膜、300 非晶質シリコン膜。 7, 8, 9, 10 Mirror, 11 Laser light oscillator, 12 Variable attenuator, 13 Field lens, 14 Mask, 15 Imaging lens, 16 Sample stage, 17 Controller, 20 First laser light oscillator, 21 Second laser light Oscillator, 22 arrows, 23, 24 blocks, 25, 26 slits, 27 width, 28 overlap width, 29 frame, 30 optical element group, 41 ridge row, 42 crystal, 49 crystallization region, 50 channel region, 52 channel Long direction, 53 ridge row direction, 55 ridge row interval, 101 object to be processed, 102 semiconductor substrate, 103 buffer film, 104 amorphous semiconductor film, 300 amorphous silicon film.
Claims (5)
前記第1領域と一部の領域が重なる第2領域にレーザ光が照射されるようにレーザ光の照射領域を移動する照射領域移動工程と、
前記マスクのスリットを通して前記非晶質半導体膜の前記第2領域内にレーザ光を照射することによって前記第2領域内の前記非晶質半導体膜をその厚みに亘って溶融させた後に結晶化する第2結晶化工程と、を含み、前記非晶質半導体膜の少なくとも一部の領域に半導体デバイスのチャネル領域を構成する半導体薄膜を製造するための方法であって、
前記半導体薄膜の表面に形成されるリッジが直線状に並んだリッジ列を前記チャネル領域内に1本以上含むように、前記マスクのスリット幅および前記第1領域と前記第2領域とが重なる領域の幅を設定することを特徴とする、半導体薄膜の製造方法。 A first crystal that crystallizes after irradiating the first region of the amorphous semiconductor film through the slit of the mask with laser light to melt the amorphous semiconductor film in the first region over its thickness. Conversion process,
An irradiation region moving step of moving the laser light irradiation region so that the second region where the first region overlaps with the first region is irradiated with the laser light;
By irradiating laser light into the second region of the amorphous semiconductor film through the slit of the mask, the amorphous semiconductor film in the second region is melted over its thickness and then crystallized. A method for manufacturing a semiconductor thin film comprising a channel region of a semiconductor device in at least a partial region of the amorphous semiconductor film, comprising a second crystallization step,
A region in which the slit width of the mask and the first region and the second region overlap so that one or more ridge rows in which the ridges formed on the surface of the semiconductor thin film are arranged in a straight line are included in the channel region A method for producing a semiconductor thin film, characterized in that the width of the semiconductor thin film is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133822A JP2007305852A (en) | 2006-05-12 | 2006-05-12 | Semiconductor thin film manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133822A JP2007305852A (en) | 2006-05-12 | 2006-05-12 | Semiconductor thin film manufacturing method and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305852A true JP2007305852A (en) | 2007-11-22 |
Family
ID=38839514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133822A Withdrawn JP2007305852A (en) | 2006-05-12 | 2006-05-12 | Semiconductor thin film manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305852A (en) |
-
2006
- 2006-05-12 JP JP2006133822A patent/JP2007305852A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8034698B2 (en) | Systems and methods for inducing crystallization of thin films using multiple optical paths | |
US20090218577A1 (en) | High throughput crystallization of thin films | |
US20050059223A1 (en) | Laser-irradiated thin films having variable thickness | |
US20030025119A1 (en) | LCD device with optimized channel characteristics | |
US20080087895A1 (en) | Polysilicon thin film transistor and method of fabricating the same | |
WO2011158612A1 (en) | Device and method for forming low-temperature polysilicon film | |
TWI389316B (en) | Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor | |
US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
US20060166469A1 (en) | Method of laser beam maching and laser beam machining apparatus | |
US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
JP2008227077A (en) | Masking structure for laser light, laser processing method, tft element, and laser processing apparatus | |
JP2006196539A (en) | Method and device for manufacturing polycrystalline semiconductor thin film | |
JP4769491B2 (en) | Crystallization method, thin film transistor manufacturing method, thin film transistor, and display device | |
JP2006013050A (en) | Laser beam projection mask, laser processing method using the same and laser processing system | |
US7828894B2 (en) | Method for crystallizing silicon using a ramp shaped laser beam | |
JP2007305852A (en) | Semiconductor thin film manufacturing method and semiconductor device | |
JP2006237042A (en) | Laser annealing apparatus, method of manufacturing semiconductor thin-film employing the same, and thin-film transistor | |
JP2007207896A (en) | Laser beam projection mask, laser processing method using same, laser processing apparatus | |
JP2007208174A (en) | Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device | |
JP2005228808A (en) | Method for manufacturing semiconductor device | |
JP2004281771A (en) | Crystal growth method and crystal growth device for semiconductor thin film and manufacturing method for thin film transistor | |
JP2009032814A (en) | Laser-light irradiation apparatus, and crystal growing method | |
JP5068975B2 (en) | Laser annealing technology, semiconductor film, semiconductor device, and electro-optical device | |
KR100575235B1 (en) | Optical system using laser and crystallization method using thereof | |
JP2005150438A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |