JP2007304291A - 液晶表示装置の駆動方法およびその装置 - Google Patents

Abstract

【課題】液晶表示装置における動画表示の高速応答性を低コストで実現する。
【解決手段】タイミングコントローラ６が、本充電するラインのデータとそのラインに先行して予備充電するラインのデータとを絵素単位で比較し、その差が所定値以上となる差の数を集計し、その集計値に応じてゲートクロック信号ＧＣＫのクロック幅を調整してゲートクロック信号ＧＣＫ１を出力する。例えば、本充電の電圧と同じ電圧で予備充電する場合に過充電となる場合は、ゲートクロック信号ＧＣＫ１の予備充電ラインに対応するクロック幅を狭くして予備充電期間を短くする。
【選択図】図１

Description

本発明は、絵素を駆動するスイッチング素子としてＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス型液晶表示装置の動画表示における応答速度の改善に関するものである。

ＴＦＴアクティブマトリクス型液晶表示装置（以降、ＴＦＴ液晶表示装置と称する）は、他のタイプの液晶表示装置と同様、液晶の劣化を回避するために液晶を交流駆動している。具体的には、同一のラインにおける絵素について、前フレームとは反対の極性の電圧が垂直有効走査期間毎に液晶に印加される（フレーム反転駆動法）。

フレーム反転駆動法では、表示が現フレームから次フレームへ移行するときに、液晶を新たに充電するために、現フレームにおいて異なる極性の電圧に充電されている状態から次フレームの極性に液晶分子を一旦配列しなおすエネルギーが必要になる。この配列に要する時間が、液晶の応答速度に最も影響を及ぼしている要因であると考えられる。

具体的には、図１０では、第５行および第８列の絵素に着目している。絵素は、第５行のゲートラインを選択するゲートパルスがＯＮすることによってトランジスタＴｒが導通すると、第８列のソースラインに印加されたデータ電圧が絵素電極Ｅpixに印加され、この絵素電極Ｅpixに対向する対向電極Ｅcomに印加された電圧と前記のデータ電圧との差の電圧が両電極Ｅpix・Ｅcom間の液晶に印加される。図１０では、液晶が現フレームで負極性に充電された状態から、次フレームで正極性に充電される例が示されている（ここでは「ゲート１パルスモード」と称する）。この図では、現フレームで第５行および第４列で白表示を行い、次フレームで第５行および第６行で白表示を行う。

ここで、あるラインにおいて、本来の充電をする数水平ライン前に、本来充電する電圧と同極性の電圧の印加を予備的に実施する。これにより、本来の充電期間中に正規の階調表示に到達する時間は、液晶が逆極性の電圧印加で配列された状態から本来の充電電圧で配列しなおすまでの時間が省ける。この結果、液晶の配列に要する時間を大幅に短縮することが見込まれる。

ＴＦＴ液晶表示装置において主に採用されるライン反転駆動法であれ、ドット反転駆動法であれ、表示するためには、水平走査周期毎に液晶に印加する電圧の極性を反転させる。この為、本充電の前に予備充電として同一極性の電圧の印加を選択されたラインの液晶に最短で実施するには、例えば、特許文献１に記載されているように、図１１に示すように、現ラインから２ライン前の液晶を予備充電する必要がある（ここでは「ゲート飛び越し２パルスモード」と称する）。

図１１では、第５行および第８列の絵素に着目して、第３行のラインの液晶を負電圧に本充電しているときに、第５行のラインの液晶を同時に負電圧に予備充電している例が示されている。このとき、勿論、第３行および第５行のゲートラインを選択するゲートパルスがＯＮしており、それぞれのゲートラインにおけるトランジスタＴｒが導通している。予備充電された当該絵素に本充電を行うときには、図１１に示すように当該絵素の液晶分子が既に負極性の充電に応じて配列されているので、目標の階調に応じた電圧にまで液晶素子の配列を調整するだけである（ゲート飛び越し２パルスモード）。
特公平４−６９３９４号公報（１９９２年１１月６日公開）

ここで、図１２（ａ）および（ｂ）に示すように、ｎフレームにおいて、第３行で所定の階調レベルの表示を行うために第３行のラインの絵素に正極性の電圧を印加して本充電を行った後、第５行のラインの絵素に正極性の電圧を印加して上記の所定の階調レベルより低い階調レベルの表示を行うとする。

図１２（ａ）に示すゲート１パルスモードでは、例えば、次のｎ＋１フレームで第３行のラインが本充電されてから、同フレームで第５行のラインが本充電される。この場合、第５行のラインを選択するためのゲートパルスがＯＮしている状態では、当該ラインの各絵素が階調レベルに達するまで充電さるので、正規の階調レベルで表示することができる。

これに対し、図１２（ｂ）に示すゲート飛び越し２パルスモードでは、ｎ＋１フレームにおいて、第５行のラインに本充電される階調レベルが第３行のラインに本充電される階調レベルと同じである。このため、当然として、第５行のラインは本来の階調レベルより高い階調レベルに対応する電圧に過充電されてしまう。そして、本充電時には、第５行のラインは、目標とする本来の階調レベルに応じた電圧（予備充電の電圧より低い電圧）に充電されると、予備充電時の過充電によって蓄積された電荷が、ＴＦＴからなるトランジスタＴｒのＯＮ特性のために場合によっては抜けきれない。このため、第５行のラインが、本来の階調レベルとは全く異なった、第３行のラインの予備充電の電圧に応じた階調レベルに近い階調レベルで表示する場合がある。

また、動画表示に関しては、特許文献１に記載された手法では、液晶の応答が遅いため、ＣＲＴのように動画をインパルス的に表示することができない。これは、ＴＦＴ液晶表示装置では、図１０に示すように、フレーム毎に映像が固定されるホールド型の表示形態になってしまうことによる。図１０の例では、ライン反転駆動を行うことにより、同一絵素に印加する電圧の極性が現フレームと次フレームとで逆となるので、液晶分子の配列を変えるために時間を要する。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶表示装置における動画表示の高速応答性を低コストで実現することにある。

本発明に係る液晶表示装置の駆動方法およびその装置は、マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動方法およびその装置において、上記課題を解決するために、表示を行う第１ラインのスイッチング素子と、当該第１ラインの２ライン以上後に走査される第２ラインのスイッチング素子とを同時に導通させ、前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとの差を算出し、両者の差が所定値以上となる当該差の個数の総和を算出し、当該総和に応じて前記第２ラインのスイッチング素子の導通期間を決定するという手段を講じている。

このような構成では、第１ラインのデータと第２ラインのデータとの差が所定値以上となる差の個数が、第２ラインにおける各表示素子について予備充電を施すと過充電となる表示素子の個数に対応する。それゆえ、その個数が多くなるほど予備充電期間が短くなるように第２ラインのスイッチング素子の導通期間を決定すれば、予備充電時に第２ラインの表示素子に第１ラインの表示素子と同じ電圧が充電されても、スイッチング素子の導通期間が短いので、表示素子への充電量を抑制することができる。これにより、予備充電時に過充電状態に至ることを回避することができる。

また、第１ラインのデータと第２ラインのデータとの差を算出するために、両データを一時的に蓄えるためには、ラインメモリを備えればよい。これにより、いわゆる輪郭補正のためのオーバーシュート駆動に用いられるような大規模なフレームメモリを備える必要がなく、低コストにて応答速度向上を図ることができる。

前記駆動方法および駆動装置において、前記第２ラインが前記第１ラインの２ライン先であることが好ましい。これにより、本発明を前述のゲート飛び越し２パルスモードに適用することができる。

本発明に係る他の液晶表示装置の駆動方法およびその装置は、マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動方法およびその装置において、上記の課題を解決するために、表示を行う第１ラインのスイッチング素子を導通させるときに、当該第１ラインの１ライン以上前に表示のために走査された第２ラインのスイッチング素子を同時に導通させ、当該第２ラインの表示素子に、走査時に印加された電圧と逆極性の電圧を印加するという手段を講じている。

上記の構成では、表示のために第１ラインのスイッチング素子が導通しているときに、既に表示のために操作された第２ラインのスイッチング素子も導通している。また、このとき、第２ラインの表示素子には、走査時に印加された電圧と逆極性の電圧が印加される。これにより、表示のために既に充電された表示素子を放電することができる。これにより、第２ラインの表示素子の充電状態が維持されるために、表示状態が次のフレームにまで維持されることがなくなり、インパルス的表示を実現することができる。

前記他の液晶表示装置およびその装置は、前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとを比較し、両者のいずれか一方が大きい比較結果の総和を算出し、当該総和が所定数以上であるときの前記第２ラインにおける前記スイッチング素子の導通期間を前記総和が所定数未満であるときの前記第２ラインにおける前記スイッチング素子の導通期間と異ならせることが好ましい。

例えば、ノーマリーホワイトモードにおいて、第１ラインのデータ（黒側表示）が第２ラインのデータ（白側表示）より大きい比較結果の数の総和が所定値以上であるとき、第１ラインの表示素子の充電量が第２ラインの表示素子の充電量より多い。そこで、上記の構成では、第２ラインにおけるスイッチング素子の導通期間を当該総和が所定数未満であるときの第２ラインにおけるスイッチング素子の導通期間より長くする。これにより、この場合は、第２ラインの表示素子を黒側表示となるように急速に放電される。それゆえ、第１ラインのデータと第２ラインのデータとの大小関係に応じて、第２ラインの表示素子に対する放電量を設定することができる。

本発明に係る液晶表示装置の駆動方法およびその装置は、以上のように、表示を行う第１ラインのスイッチング素子と、当該第１ラインの２ライン以上後に走査される第２ラインのスイッチング素子とを同時に導通させ、前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとの差を算出し、両者の差が所定値以上となる当該差の個数の総和を算出し、当該総和に応じて前記第２ラインのスイッチング素子の導通期間を決定するので、表示素子の予備充電による過充電を回避することができる。従って、表示品位を低下させることなく、液晶表示装置の高速応答を実現することができるという効果を奏する。

また、本発明に係る他の液晶表示装置の駆動方法およびその装置は、以上のように、表示を行う第１ラインのスイッチング素子を導通させるときに、当該第１ラインの１ライン以上前に表示のために走査された第２ラインのスイッチング素子を同時に導通させ、当該第２ラインの表示素子に、走査時に印加された電圧と逆極性の電圧を印加するので、第２ラインの表示素子の表示状態が次のフレームにまで維持されることがなくなり、インパルス的表示（擬似インパルス表示）を実現することができる。従って、液晶表示装置における動画の高速応答を容易に実現することができるという効果を奏する。

本発明の一実施形態について図１ないし図９に基づいて説明すると、以下の通りである。

図１に示すように、液晶表示装置１は、表示パネル２と、複数のソースドライバ３と、複数のゲートドライバ４と、電源回路５と、タイミングコントローラ６とを備えている。

表示パネル２は、ｎ本のゲートラインＧｉ（ｉ＝１〜ｎ）と、ｎ本の電位配線Ｅｉ（ｉ＝１〜ｎ）と、ｍ本のソースラインＳｊ（ｊ＝１〜ｍ）と、ｎ×ｍ個の絵素Ａｉｊとを含んでいる。絵素Ａｉｊは、ゲートラインＧｉとソースラインＳｊとが交差する付近に配置されている。図２に示すように、この絵素Ａｉｊは、薄膜トランジスタ（以降、単にトランジスタと称する）Ｔｒと、表示素子ＤＥとを有している。

トランジスタＴｒのゲートはゲートラインＧｉに接続され、ソースはソースラインＳｊに接続され、ドレインは絵素電極Ｅpixに接続される。この絵素電極Ｅpixと対向して配置される共通電極Ｅcomには共通電圧Ｖcomが印加される。また、絵素電極Ｅpixと共通電極Ｅcomとの間には液晶ＬＣが満たされている。絵素電極Ｅpixと、共通電極Ｅcomと、両電極Ｅpix・Ｅcom間における液晶ＬＣとで、表示素子ＤＥが構成される。

ソースドライバ３は、スタートパルスＳＳＰをソースクロック信号ＳＣＫのタイミングでシフトレジスタにおいて転送させ、シフトレジスタの各出力段から出力されるタイミングパルスのタイミングで階調データＤｘを対応するソースラインＳｊの位置に保持する。また、ソースドライバ３は、保持された階調データＤｘをラッチパルスＬＰのタイミングでラッチに取り込んでソースラインＳｊに出力する。

ゲートドライバ４は、スタートパルスＧＳＰをゲートクロック信号ＧＣＫのタイミングでシフトレジスタにおいて転送させ、シフトレジスタの各出力段から出力されるタイミングパルスによってゲートパルスを生成してゲートラインＧｉに出力する。このゲートドライバ４は、１つのゲートラインＧｉを間においた２つのゲートラインＧｉ−１，Ｇｉ＋１に接続されたトランジスタＴｒを同時にＯＮさせるように、ゲートラインＧｉ−１，Ｇｉ＋１に同じタイミングでゲートパルスを与える。これにより、前述のゲート飛び越し２パルスモードによる駆動が可能になる。具体的には、ゲートドライバ４は、表示のために本充電が施されるゲートラインＧｉ−１についてはゲートクロック信号ＧＣＫに基づいてゲートパルスの幅を決定し、表示に先立って予備充電が施されるゲートラインＧｉ＋１についてはゲートクロック信号ＧＣＫ１に基づいてゲートパルスの幅を決定する。

また、ゲートドライバ４は、インパルス的駆動を行うために、ゲートラインＧｉに予備放電を施す場合に、ゲートクロック信号ＧＣＫ２に基づいてゲートパルスの幅を決定する。更に、ゲートドライバ４は、本充電用ゲートパルス出力部４ａ（図中「本充電」）、予備充電用ゲートパルス出力部４ｂ（図中「予備充電」）および予備放電用ゲートパルス出力部４ｃ（図中「予備放電」）を有している。

本充電用ゲートパルス出力部４ａは、後述するゲートクロック信号ＧＣＫに基づいて、本充電時にゲートラインＧｉをＯＮさせるためのゲートパルスを出力する。予備充電用ゲートパルス出力部４ｂは、後述するゲートクロック信号ＧＣＫ１に基づいて、予備充電時にゲートラインＧｉをＯＮさせるためのゲートパルスを出力する。予備放電用ゲートパルス出力部４ｃは、後述するゲートクロック信号ＧＣＫ２に基づいて、予備放電時にゲートラインＧｉをＯＮさせるためのゲートパルスを出力する。

電源回路５は、ソースドライバ３およびゲートドライバ４を動作させるための電源電圧を出力する回路である。また、電源回路５は、前記の共通電圧Ｖcomを発生してもよい。

タイミングコントローラ６は、ソースドライバ３に与えるスタートパルスＳＳＰ、ソースクロック信号ＳＣＫ、ラッチパルスＬＰ等の制御信号を生成するとともに、入力された階調データＤｘをソースドライバ３に出力する。タイミングコントローラ６は、ゲートドライバ４に与えるスタートパルスＧＳＰ、ゲートクロック信号ＧＣＫ，ＧＣＫ１，ＧＣＫ２、マスク信号ＭＫ等の制御信号を生成する。

また、タイミングコントローラ６は、図３に示す予備充電制御回路１１を有している。この予備充電制御回路１１は、ゲートドライバ４がゲート飛び越し２パルスモードによる駆動を行うときに、同一ラインに印加する予備充電電圧が本充電電圧より高い場合、すなわち予備充電で過充電となることを回避するために、ゲートパルス幅を制御する。

予備充電制御回路１１は、図３に示すように、ラインメモリＬＭ１、階調レベル比較部１２、予備充電期間決定部１３およびゲートクロック制御部１４を奇数ラインのデータ用に備える一方、ラインメモリＬＭ２、階調レベル比較部１２、予備充電期間決定部１３およびゲートクロック制御部１４を偶数ラインのデータ用に備えている。

ラインメモリＬＭ１は映像データＤｘ（階調データ）のうち連続する２つの奇数ラインのデータ（たとえば８ビット）を格納し、ラインメモリＬＭ２は映像データＤｘのうち連続する２つの偶数ラインのデータを格納する。ラインメモリＬＭ１は、ラインメモリＬＭ２が２ライン分のデータを同時に読み出している間に奇数ラインのデータを１ライン分ずつ書き込む。一方、ラインメモリＬＭ２は、ラインメモリＬＭ１が２ライン分のデータを同時に読み出している間に偶数ラインのデータを１ライン分ずつ書き込む。ラインメモリＬＭ１，ＬＭ２へのデータの書き込みは、例えば、水平同期信号毎に交互に切り替えるなどして行われる。また、ラインメモリＬＭ１，ＬＭ２においては、先に書き込まれたデータに新たなデータが上書きされる。

ここで、以降の説明では、奇数ラインのデータ用の構成について説明するが、偶数ラインのデータ用の構成も同様であるので、その説明を省略する。

階調レベル比較部１２は、減算器ＳＵＢ、コンパレータＣＭＰ、比較結果レジスタＲＥＧおよび加算器ＡＤＤを有している。

減算器ＳＵＢは、ラインメモリＬＭ１から読み出された２つの奇数ラインについて、後続ライン（第ｎライン）のデータから先行ライン（第ｎ＋２ライン）のデータを絵素単位で減算する。

コンパレータＣＭＰは、減算器ＳＵＢの減算結果と過充電判定レベルＬｏｃとを絵素のデータ単位で比較し、減算結果が過充電判定レベルＬｃｏ以上であるときに“１”を出力し、減算結果が過充電判定レベルＬｃｏより小さいときに“０”を出力する。上記の後続ラインのデータ（階調レベル）と上記の先行ラインのデータ（階調レベル）との差、すなわち階調レベル差が、各データに応じた充電レベルの差に対応している。このことから、過充電判定レベルＬｃｏは、当該充電レベル差に基づいて、後続ラインのデータの充電レベルに対する先行ラインのデータの充電レベルが過充電であるか否かを判定するための基準として設けられている。

比較結果レジスタＲＥＧは、コンパレータＣＭＰの比較結果を絵素のデータ単位で格納する。加算器ＡＤＤは、比較結果レジスタＲＥＧに格納されている比較結果を加算して、その総和を出力する。この総和は、先行ラインにおける過充電の度合いを示す過充電発生ポイント係数としてゲートクロック信号ＧＣＫ１のパルス幅を決定するために利用される。

予備充電期間決定部１３は、コンパレータＣＭＰ１〜ＣＭＰｉ、レジスタＲＥＧ１〜ＲＥＧｉおよびゲートクロック発生回路ＧＣＧを有している。

コンパレータＣＭＰ１は、加算器ＡＤＤから出力されるの総和と基準値Ｒ１−１，Ｒ１−２（Ｒ１−１＜Ｒ１−２）とを比較して、当該総和が両基準値Ｒ１−１，Ｒ１−２の範囲内（間）にあるか否かを、あるときに“１”を出力し、ないときに“０”を出力することによって判定する。コンパレータＣＭＰ２〜ＣＭＰｉは、上記の総和がそれぞれ基準値Ｒ２−１，Ｒ２−２〜Ｒｉ−１，Ｒｉ−２（Ｒ１−２＜Ｒ２−１＜Ｒ２−２，…，Ｒｉ−１＜Ｒｉ−２）の範囲内（間）にあるか否かをコンパレータＣＭＰ１と同様にして判定する。

レジスタＲＥＧ１〜ＲＥＧｉは、それぞれゲートクロック信号ＧＣＫのパルス幅を表す固定値Ｗ１〜Ｗｉを格納している。これらのレジスタＲＥＧ１〜ＲＥＧｉは、それぞれ対応するコンパレータＣＭＰ１〜ＣＭＰｉからの“１”の出力が入力されると、格納している固定値Ｗ１〜Ｗｉ（Ｗ１＜Ｗ２＜Ｗ３，…，Ｗｉ−１＜Ｗｉ）を出力する。

なお、予備充電制御回路１１は、図４に示すように、レジスタＲＥＧ１〜ＲＥＧｉの代わりにルックアップテーブルＬＵＴを有している。このルックアップテーブルＬＵＴは、コンパレータＣＭＰ１〜ＣＭＰｉの出力を各ビットとする入力データとして、その入力データに対応する上記の固定値Ｗ１〜Ｗｉを格納しており、入力データに応じた固定値Ｗ１〜Ｗｉのいずれか１つを出力する。例えば、上記の総和が基準値Ｒ１−１，Ｒ１−２の範囲内にあり、コンパレータＣＭＰ１から“１”が出力され、コンパレータＣＭＰ２〜ＣＭＰｉから“０”が出力される場合、ルックアップテーブルＬＵＴは、入力データを“１０…０”として、固定値Ｗ１を出力する。

ゲートクロック制御部１４は、カウンタＣＮＴおよびＡＮＤゲートＡＧを有している。

カウンタＣＮＴのデータ入力端子Ｄには、レジスタＲＥＧ１〜ＲＥＧｉのいずれかから、またはルックアップテーブルＬＵＴから出力される固定値Ｗ１〜Ｗｉのうちの１つがプリセットデータとして入力される。カウンタＣＮＴのロード端子Ｌには、ゲートクロック発生回路ＧＣＧからのゲートクロック信号ＧＣＫが入力される。カウンタＣＮＴのクロック端子ＣＫには、外部クロックＣＬＫが入力される。このカウンタＣＮＴは、ゲートクロック信号ＧＣＫの立ち上がりのタイミングで上記のプリセットデータをロードして外部クロックＣＬＫをカウントし、プリセットデータの数値までカウントすると、カウントアップ信号（例えばＬ）を出力する。このカウントアップ信号は、ラッチなどによって保持される。また、カウンタＣＮＴは、ゲートクロック信号ＧＣＫの立ち下がりでリセットされる。

なお、外部クロックＣＬＫの周期はゲートクロック信号ＧＣＫの周期より十分短いものとする。

ＡＮＤゲートＡＧは、カウントＣＮＴからのカウントアップ信号とゲートクロック信号ＧＣＫとの論理積否定を出力する。この論理積否定は、カウントアップ時のカウントアップ信号の変化によってパルス幅の制限されたゲートクロック信号ＧＣＫ１として得られる。例えば、固定値Ｗ２が得られた場合、カウンタＣＮＴが外部クロックＣＬＫを２クロック分カウントしてカウントアップ信号をＨからＬに変化させると、そのタイミングでゲートクロック信号ＧＣＫ１がＨからＬに変化する。

このように、予備充電制御回路１１は、カウンタＣＮＴが、得られた固定値Ｗ１〜Ｗｉのいずれかに応じた外部クロックＣＬＫのクロック数をカウントしたタイミングでゲートクロック信号ＧＣＫ１がＨからＬに変化させることにより、先行ラインおよび後続ラインの充電レベルの差すなわち固定値Ｗ１〜Ｗｉに応じてゲートクロック信号ＧＣＫ１のパルス幅を制御する。つまり、予備充電制御回路１１は、上記の充電レベルの差が大きいほどゲートクロック信号ＧＣＫ１のパルス幅を大きくするように制御する。

このゲートクロック信号ＧＣＫ１におけるパルス幅が制御されたクロックは、ゲートドライバ４において、予備充電ラインを選択するためのゲートパルス幅を決定するために用いられる。また、ゲートクロック信号ＧＣＫは、ゲートドライバ４において、本充電ラインを選択するためのゲートパルスを生成するために用いられる。

上記のように構成される液晶表示装置１の駆動動作について説明する。

まず、減算器ＳＵＢによって、いずれの絵素Ａｉｊにおいても、常に本充電走査対象ラインの映像データＤｘと２つ先の予備充電対象ラインの映像データＤｘとが絵素単位で比較されて、その差が算出される。比較の結果として得られた差は、２つの水平ラインにおける同列の絵素Ａｉｊ同士の階調レベルの差として出力される。

ここで、予備充電対象ラインの階調表示が２ライン前の本充電ラインの階調表示より充電を必要としないレベルであれば、上記の差が過充電判定レベルＬｃｏ以上となる。この場合、その階調レベル差が、対象となる２ラインの比較が全てが終わるまで比較結果レジスタＲＥＧにストックされ、かつその比較結果が加算器ＡＤＤで加算されることにより、充電を必要としない過充電ポイント係数が集計される。こうして対象の２ラインを比較し終えた後、検索していたライン中の過充電ポイント係数に基づいて過充電とならないようにゲートパルスの幅を決定するためのゲートクロック信号ＧＣＫのクロック幅を調整する。

具体的には、予備充電期間決定部１３において、過充電ポイント係数がコンパレータＣＭＰ１〜ＣＭＰｉによって各基準値範囲内にあるか否かが判定される。このとき、過充電ポイント係数が例えば基準値Ｒ２−１，Ｒ２−２の範囲内にあれば、その基準値範囲を持つコンパレータＣＭＰ２の出力が“１”となる。これに応じて、レジスタＲＥＧ２から固定値Ｗ２が出力される。ゲートパルスは、この固定値Ｗ２によって幅が決定される。

ゲートクロック制御部１４においては、カウンタＣＮＴが上記の固定値Ｗ２（プリセットデータ）まで外部クロックＣＬＫをカウントするとカウントアップ信号を出力する。そして、ＡＮＤゲートＡＧが、このカウントアップ信号とゲートクロック信号ＧＣＫとの論理積を出力することにより、固定値Ｗ２に応じた幅に調整されたクロックを有するゲートクロック信号ＧＣＫ１が得られる。

絵素Ａｉｊ本来の階調レベルへの本充電を１本のソースラインＳｉによって行うので、予備充電期間では、同絵素Ａｉｊへの予備充電をソースラインＳｉによって行うことはできない。よって、予備充電対象ラインに本来の階調レベルに近いレベルでの予備充電を実施するには、ソースドライバ３の出力電圧では制御が難しい。このため、予備充電のための電圧は、本充電ラインにソースドライバ３から印加される電圧が用いられる。

通常、液晶ＬＣの充電期間は、ゲートドライバ４に入力されるゲートクロック信号ＧＣＫを基準としてゲートパルス（ＯＮパルス）を生成し、このゲートパルスがトランジスタＴｒのゲート電極に印加される。よって、本充電の電圧が予備充電に用いられると過充電となる可能性がある組み合わせが存在する場合、予備充電ラインのゲートパルスのＯＮ期間を短くして、予備充電ラインのトランジスタＴｒへの過充電を回避する。

例えば、図５に示すように、第２ラインにおけるある絵素Ａ２ｊがソースドライバ３から出力される最大階調レベルの電圧Ｖ０で本充電されるとき、第４ラインにおける同列の絵素Ａ４ｊに対しても同様に電圧Ｖ０で予備充電が施される。そこで、予備充電制御回路１１の階調レベル比較部１２によって、ラインメモリＬＭ２から出力される第２ラインと第４ラインとのデータの絵素単位の差が過充電判定レベルＬｃｏ以上となる絵素数の総和が過充電ポイント係数として算出される。これにより、過充電が判定されると、予備充電期間決定部１３によって過充電ポイント係数に応じた予備充電期間が決定される。さらに、ゲートクロック制御部１４によって、上記の予備充電期間に基づいて、ゲートクロック信号ＧＣＫ１のクロック幅が小さくなるように調整される。

その結果、第４ラインの予備充電期間にゲートドライバ４から出力されるゲートパルスは、第２ラインの本充電期間のゲートパルスよりＯＮ期間が狭くなる。これにより、第４ラインの予備充電期間が短くなるので、本充電される第２ラインにおける上記の絵素Ａ２ｋへ印加する電圧Ｖ０よりも低い電圧で第４ラインの予備充電が行われる。第４ラインにおける同列の上記の絵素Ａ４ｋは、本充電期間に、階調レベルが中間調となる電圧Ｖ３２が印加されるが、予備充電が電圧Ｖ０より低い電圧で行われるので、過充電を回避することができる。

また、予備充電ラインの充電電圧が本充電ラインの充電電圧より大きい場合は、予備充電期間は狭められない。例えば、図５に示す第３ライン（絵素Ａ３ｊ）の本充電では最低階調レベルの電圧Ｖ６３が印加されるので、予備充電期間の第５ライン（絵素Ａ５ｊ）にも同じ電圧Ｖ６３が印加されるが、これは絵素Ａ５ｊの本充電電圧Ｖ３２よりも低い。この場合、絵素Ａ５ｊの予備充電期間は狭められない。

なお、第４ラインでは、第２ラインの絵素Ａ２ｋ以外の絵素Ａ２ｊとの階調レベルの比較によりゲートパルス幅を狭めなくても予備充電で過充電とならない絵素Ａ４ｊについては本充電量に対して予備充電量が不足することになるが、予備充電されるので、本充電での液晶ＬＣの配列に要する時間を短縮することができる。

また、ゲートクロック信号ＧＣＫのクロック幅を調整することができない場合は、ゲートクロック信号ＧＣＫ１を得ることができない。このような場合は、カウンタＣＮＴのカウントアップ信号を図１に示すマスク信号ＭＫとしてゲートドライバ４に供給する。ゲートドライバ４は、そのマスク信号ＭＫを用いて論理演算を行うことによってゲートパルスをマスクして、ゲートパルス幅を調整する。

このように、本実施の形態の構成により、予備充電対象ラインにおける最も過充電が発生しやすい箇所の表示レベルの悪化を防ぐことが可能になる。但し、予備充電対象ラインにおいて過充電が発生する可能性がない絵素においても同一水平ライン上の他絵素の状態によっては予備充電期間におけるゲートパルスのＯＮ時間が変動し、充電量が変動してしまう。いずれにしても、同一のフレーム期間において、本来の極性の電荷充電を２水平ライン期間先に実施することが可能になる。

引き続いて、液晶表示装置１の予備放電を行うための構成について説明する。

図６に示すように、タイミングコントローラ６は、予備放電を制御するために予備放電制御回路２１を有している。この予備放電制御回路２１は、ゲートドライバ４が予備放電のためにゲートラインＧｉを駆動するときに、本充電された水平有効走査期間の次の水平有効走査期間に予備放電を行うために設けられている。

予備放電制御回路２１は、図６に示すように、ラインメモリＬＭ１〜ＭＥＭ３、階調レベル比較部２２、予備放電期間決定部２３およびゲートクロック制御部２４を有している。

ラインメモリＬＭ１１は映像データＤｘ（階調データ）のうち第ｎラインのデータ（たとえば８ビット）を格納し、ラインメモリＬＭ１２は映像データＤｘのうち第ｎ＋１ラインのデータを格納し、ラインメモリＬＭ１３は映像データＤｘのうち第ｎ＋２ラインのデータを格納する。ラインメモリＬＭ１１〜ＬＭ１３のデータの書き込みおよび読み出しの動作は、例えば、水平同期信号毎に切り替えるなどして順次行われる。

階調レベル比較部２２は、前述の階調レベル比較部１２と同様に、対象となる２つのラインのデータの階調レベルを絵素単位で比較して、その差が所定値以上であるときの判定値“１”の総和を求めている。但し、その総和は、先行ラインにおける過充電の度合いを示す過充電発生ポイント係数としてゲートクロック信号ＧＣＫ２のパルス幅を決定するために利用される。また、階調レベル比較部２２は、第ｎライン（予備放電ライン）のデータと第ｎ＋１ライン（本充電ライン）のデータとを比較し、第ｎライン（予備放電ライン）のデータと第ｎ＋１ライン（本充電ライン）のデータとを比較し、それぞれについて過充電発生ポイント係数を算出する。

予備放電期間決定部２３は、上記の充電発生ポイント係数に基づいて、予備放電の期間を決定するために、前述の予備充電期間決定部１３と同様な構成によって固定値Ｗ１〜Ｗｉのいずれか１つを出力する。

ゲートクロック制御部２４は、予備放電期間決定部２３によって決定された予備放電期間に基づいてゲートクロック信号ＧＣＫのクロック幅を調整する。このゲートクロック制御部２４は、前述のゲートクロック制御部１４と同様な構成によって、上記の固定値Ｗ１〜Ｗｉのいずれかに応じてゲートクロック信号ＧＣＫのクロック幅が調整されたゲートクロック信号ＧＣＫ２を出力する。

上記のように構成される予備放電制御回路２１を含む液晶表示装置１の本充電および予備放電の動作について説明する。

まず、図７に示すように、ライン反転駆動のために、有効水平走査期間Ｈｓ１，Ｈｓ２，Ｈｓ３，…毎に充電電圧の極性が反転するように、ソースドライバ３の出力および共通電圧Ｖcomの極性を反転させる。これにより、例えば、有効水平走査期間Ｈｓ１で第ｎラインが＋極性で本充電される場合、その後に続く有効水平走査期間Ｈｓ２では、第ｎラインが予備放電制御回路２１によって制御された予備放電期間で−極性の電圧が印加されることで予備放電される。

同様に、第ｎ＋１ラインについても、有効水平走査期間Ｈｓ１で本充電が行われ、有効水平走査期間Ｈｓ２で予備放電が行われる。但し、第ｎ＋１ラインでは、第ｎラインと本充電時および予備充電時の電圧の極性がそれぞれ逆になる。

このように、走査対象ラインの液晶印加電圧の極性と逆極性で充電することによって、表示素子ＤＥに既に充電された電荷が放電される。例えば、ライン反転駆動の場合、図８に示すように、走査対象ラインの本充電を実施しつつ、現走査対象ラインの印加電圧極性とは逆極性になる１ライン前のゲートラインＧｉも同時にＯＮにして、既に充電された電荷を放電する。逆極性で放電することになるので、短いゲートパルス期間で確実に放電することが可能になる。

しかしながら、かえって逆極性の電圧で再充電することになりかねないので、ゲートパルスの出力期間を、例えば、水平帰先期間を含んだ一瞬の特定期間に限定する等、ゲートクロック信号ＧＣＫあるいはマスク信号ＭＫのタイミングをルックアップテーブル等で可変できるようにすればより効果的である。

また、放電するラインは、上記では走査対象ラインから直前１ラインを挙げたが、表示ホールド期間を長く設定する場合は、更に数ライン前の位置で放電を行えば良い。

尚、ノーマリーブラックモードの場合においては、放電すれば黒に近づくが、ノーマリーホワイトモードでは、放電すれば白に近づくので、白になりきる前の中間調レベルで放電を止める等、放電期間を調整することも場合によってはありうる。

しかし、本予備放電手法により、垂直フレーム期間中に一度本充電を施されて映像をホールドしていた表示がある程度の時間経過後に放電されて表示されなくなる。これにより、残像現象を抑制でき、ＣＲＴのような擬似インパルス効果を得ることが可能になる。

ここで、図９（ａ）に示すように、表示を初期画像（第ｎフレーム）から次画像（第ｎ＋１フレーム）に変化させる例について説明する。まず、図９（ｂ）に示すように、第ｎフレームの初期画像について、同じ有効水平走査期間に先行するラインで本充電を行うと同時に後続するラインで予備放電を行う走査を順次繰り返す。これにより、本充電されたラインはそのすぐ後で予備放電されるので、初期画像の表示が第ｎ＋１フレームの次画像まで保持されることはない。

また、逆極性で予備放電を行うということは、次フレームの書き込み極性（本充電の極性）で前もって充電しているということにもなるので、前記の飛び越し２パルスモードと組み合わせれば、より一層、予備充電効果を高めることができる。

ここで、ゲートパルス期間を決定する演算手法の一例を挙げる。
（１）ノーマリホワイトモードの場合
〔組み合わせＡ〕
本充電絵素の充電量＞予備放電絵素の本来の充電量
（黒側表示） （白側表示）
〔組み合わせＢ〕
本充電絵素の充電量＜予備放電絵素の本来の充電量
（白側表示） （黒側表示）
組み合わせＡの絵素が多いとき、ゲートパルス期間を長めに設定して、黒側に急速放電する。一方、組み合わせＢの絵素が多いとき、ゲートパルス期間を短めに設定して中間調程度まで放電する。組み合わせＡ，Ｂの絵素が多い少ないの判断は、黒側データが限りなく０に近い値とし、白側データが限りなくデータビット幅の最大値に近い値（例えば６ビットの場合“１１１１１１”）とする規則性に基づき、階調レベル比較部２２によって、過充電判定ポイント係数が所定数を越えると、組み合わせＡ，Ｂの絵素が多いと判定するようにする。
（２）ノーマリブラックモードの場合
〔組み合わせＡ〕
本充電絵素の充電量＞予備放電絵素の本来の充電量
（白側表示） （黒側表示）
〔組み合わせＢ〕
本充電絵素の充電量＜予備放電絵素の本来の充電量
（黒側表示） （白側表示）
組み合わせＡの絵素が多いとき、ゲートパルス期間を短めに設定して、黒側に中間調程度まで放電する。一方、組み合わせＢの絵素が多いとき、ゲートパルス期間を長めに設定して黒側に急速放電する。

なお、ノーマリホワイトモードおよびノーマリブラックモードにおいて、組み合わせＡ，Ｂの絵素が多い少ないの判断は、黒側データが限りなく０に近い値とし、白側データが限りなくデータビット幅の最大値に近い値（例えば６ビットの場合“１１１１１１”）とする規則性に基づき、階調レベル比較部２２によって、過充電判定ポイント係数が所定数を越えると、組み合わせＡ，Ｂの絵素が多いと判定するようにする。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の液晶表示装置駆動方法は、映像データに応じて予備充電期間または予備放電期間の長さを調整することによって、本充電に先立つ予備充電による過充電を回避することができるので、高速応答が可能な液晶表示装置にも適用できる。

本発明の実施の一形態を示す液晶表示装置の要部の構成を示すブロック図である。 上記液晶表示装置における絵素の構成を示す回路図である。 上記液晶表示装置におけるタイミングコントローラが有する予備充電制御回路の構成を示すブロック図である。 上記液晶表示装置におけるタイミングコントローラが有する他の予備充電制御回路の構成を示すブロック図である。 上記液晶表示装置の動作を示すタイミングチャートである。 上記タイミングコントローラが有する予備放電制御回路の構成を示すブロック図である。 上記予備放電制御回路による予備放電動作を示すタイミングチャートおよび各ラインの充電状況を示す図である。 上記予備放電制御回路による予備放電動作時の特定の絵素の状態を示す図である。 （ａ）は予備放電動作時の初期画像から次画像への変化を示す図であり、（ｂ）連続する２ラインに対する本充電と予備放電とを順次行うことによる当該画像の変化を示す図である。 従来のゲート１パルスモードによる駆動時の特定の絵素の状態を示す図である。 従来のゲート２パルスモードによる駆動時の特定の絵素の状態を示す図である。 （ａ）ゲート１パルスモードによる駆動時の特定のラインの本充電の状態を示す図であり、（ｂ）ゲート２パルス飛び越しモードによる駆動時の特定のラインの本充電および当該ラインの２ライン分先行するラインの予備充電の状態を示す図である。

符号の説明

１ 液晶表示装置
２ 表示パネル
３ ソースドライバ
４ ゲートドライバ
６ タイミングコントローラ
１１，２１ 階調レベル比較部
１１，２１ 階調レベル比較部
１２ 予備充電期間決定部
１３，２３ ゲートクロック制御部
２２ 予備放電期間決定部
ＤＥ 表示素子
Ｇｉ ゲートライン
Ｓｊ ソースライン
ＬＭ１ ラインメモリ
ＬＭ２ ラインメモリ
ＬＭ１１ ラインメモリ
ＬＭ１２ ラインメモリ
ＬＭ１３ ラインメモリ

Claims (8)

1. マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動方法において、
   表示を行う第１ラインのスイッチング素子と、当該第１ラインの２ライン以上後に走査される第２ラインのスイッチング素子とを同時に導通させ、
   前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとの差を算出し、両者の差が所定値以上となる当該差の個数の総和を算出し、当該総和に応じて前記第２ラインのスイッチング素子の導通期間を決定することを特徴とする液晶表示装置の駆動方法。
2. 前記第２ラインが前記第１ラインの２ライン先であることを特徴とする請求項１記載の液晶表示装置の駆動方法。
3. マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動方法において、
   表示を行う第１ラインのスイッチング素子を導通させるときに、当該第１ラインの１ライン以上前に表示のために走査された第２ラインのスイッチング素子を同時に導通させ、当該第２ラインの表示素子に、走査時に印加された電圧と逆極性の電圧を印加することを特徴とする液晶表示装置の駆動方法。
4. 前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとを比較し、両者のいずれか一方が大きい比較結果の総和を算出し、当該総和が所定数以上であるときの前記第２ラインにおける前記スイッチング素子の導通期間を前記総和が所定数未満であるときの前記第２ラインにおける前記スイッチング素子の導通期間と異ならせることを特徴とする請求項３に記載の液晶表示装置の駆動方法。
5. マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動装置において、
   表示を行う第１ラインのスイッチング素子と、当該第１ラインの２ライン以上後に走査される第２ラインのスイッチング素子とを同時に導通させるスイッチング素子駆動手段と、
   前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとの差を算出し、両者の差が所定値以上となる当該差の個数の総和を算出し、当該総和に応じて前記第２ラインのスイッチング素子の導通期間を決定する導通期間決定手段とを備えていることを特徴とする液晶表示装置の駆動装置。
6. 前記第２ラインが前記第１ラインの２ライン先であることを特徴とする請求項５記載の液晶表示装置の駆動装置。
7. マトリクス状に配置された表示素子と、導通することによって、入力されたデータを対応する表示素子に与えるスイッチング素子とを備え、連続する２つのフレーム間で同一の表示素子に異なる極性の電圧を印加する液晶表示装置の駆動装置において、
   表示を行う第１ラインのスイッチング素子を導通させるときに、当該第１ラインの１ライン以上前に表示のために走査された第２ラインのスイッチング素子を同時に導通させ、当該第２ラインの表示素子に、走査時に印加された電圧と逆極性の電圧を印加するスイッチング素子駆動手段を備えていることを特徴とする液晶表示装置の駆動装置。
8. 前記第１ラインの表示素子に与えるデータと前記第２ラインの表示素子に与えるデータとを比較し、両者のいずれか一方が大きい比較結果の総和を算出する比較手段と、
   当該総和が所定数以上であるときの前記第２ラインにおける前記スイッチング素子の導通期間を前記総和が所定数未満であるときの前記第２ラインにおける前記スイッチング素子の導通期間と異ならせる導通期間調整手段とを備えていることを特徴とする請求項７に記載の液晶表示装置の駆動装置。

Images