JP2007299143A - 不揮発性記憶システム及びデータ書き込み方法 - Google Patents

Abstract

【課題】不揮発性メモリの性能に応じた、最適な書き込み性能を実現する。
【解決手段】不揮発性メモリ１１０内のＩＤコード１１４に基づきメモリセルアレイ１１２へのレート３を検知し、レート３に応じレート１を調整し、データをレート１でバッファ１０１に記憶し、レート１で不揮発性メモリ１１０に書き込む。よって、レート３が高速の場合、レート１をレート３に引き上げるので、システムの高レート化が図れる。一方、レート３が低速の場合、レート１をレート３に下げるので、メモリコントローラ１００の低消費電力化、低ノイズ化を実現できる。また、バッファ１０１の入出力レートを等しくできるので、バッファ１０１の容量を削減できる。更に、操作部１５３を介し、レート１を任意に設定することができるので、レート１を高く設定し、高画質な動画をリアルタイムに記録したり、レート１を低く設定し、電池の寿命化や通信妨害の防止が行なえる。
【選択図】図１

Description

本発明は、フラッシュメモリ等の不揮発性メモリを備える不揮発性記憶装置を含んだ不揮発性記憶システム、及び不揮発性記憶装置へのデータ書き込み方法に関するものである。

書き換え可能な不揮発性メモリを備える不揮発性記憶装置は、半導体メモリカードを中心的な実施形態として、その需要が広まっている。また半導体メモリカードを使った不揮発性記憶システムは、デジタルスチルカメラ等を中心にその需要が広まっている。かかる半導体メモリカードには様々な種類があり、その一つとしてＳＤ（セキュア・デジタル）メモリカードがある。このＳＤメモリカードは、不揮発性の主記憶メモリとしてフラッシュメモリを備え、それを制御するメモリコントローラを有している。メモリコントローラは、デジタルスチルカメラやパソコン（パーソナルコンピュータ）本体等のアクセス装置からの読み書き指示に応じて、フラッシュメモリに対する読み書き制御を行うものとなっている。

このようなＳＤメモリカードをデジタルスチルカメラ等のアクセス装置に取り付けて、アクセス装置側からリムーバブルディスクと見なしてＦＡＴファイルシステムで管理し、データのアクセスを行うことを考える。ＦＡＴファイルシステムは、記録デバイスへファイルやデータを記録する際にファイル・アローケション・テーブル（以降、ＦＡＴと明記する）を用いてデータの読み書きを指示するシステムである。

ＳＤメモリカードを構成するフラッシュメモリは、記憶単位であるメモリセルアレイへの書き込みや消去に比較的長い時間を必要とするため、複数のメモリセルを一括して消去したり書き込んだりできる構造となっている。具体的には、複数の物理ブロック（消去単位）から構成され、各物理ブロックは複数のページ（書き込み単位）を含み、消去は物理ブロック単位で、書き込みはページ単位で行われる。

近年フラッシュメモリは、大容量化と低コスト化への要望に対応して、多値ＮＡＮＤフラッシュメモリのように１つのメモリセルに２ビットの情報が記憶できる品種が主流となってきている。このような多値ＮＡＮＤフラッシュメモリは、従来の２値ＮＡＮＤフラッシュメモリと比較すると、メモリセルの消去や書き込みに要する時間がより長時間必要となる。そのため、消去単位である物理ブロックのサイズや、書き込み単位であるページのサイズを従来よりも大きくすることにより、単位容量あたりの消去時間（以降、消去レートとする）と単位時間あたりの書き込み時間（以降、書き込みレートとする）を向上させる工夫がなされている。代表的な多値ＮＡＮＤフラッシュメモリの書き込みレートは、次式（以下、数式１とする）により、２．５Ｍバイト／秒である。

２ｋバイト（ページサイズ）÷８００μ秒（書き込み時間）＝２．５Ｍバイト／秒
このようなフラッシュメモリを有するＳＤメモリカード用いた典型的な不揮発性記憶システムのデータ書き込み方法について図６を用いて説明する。

図６において、アクセス装置２０００は不揮発性記憶装置５０００にデータを書き込む。

なお、ＳＤメモリカードにおいて、最小書き込み単位は５１２バイトであるが、簡単のため、アクセス装置２０００から１クラスタ分の書き込み指示がなされたものとする。また１クラスタのサイズを１６ｋバイトとする。

アクセス装置２０００から転送された１６ｋバイト分のデータは、まずホストインターフェース２００１で受信される。ホストインターフェース２００１はデータ受信を検知すると、ＣＰＵ部２００７に対して受信を開始したことを通知する。ＣＰＵ部２００７は切り替え回路２００２と切り替え回路２００５に指示を送り、切り替え回路２００２がバッファ２００３にデータを一時記憶できるように切り替えを行わせる。それと同時に、切り替え回路２００５がバッファ２００４に一時記憶されたデータを読み書き制御部２００６を介して不揮発性メモリ４０００に書き込めるように切り替えを行わせる。この時バッファ２００４は空き状態であるので、不揮発性メモリ４０００へのデータの書き込みはなされない。

次に、ＣＰＵ部２００７はホストインターフェース２００１が２ｋバイト分のデータを受信し、バッファ２００３に２ｋバイト分のデータを一時記憶したことを検知すると、切り替え回路２００２と切り替え回路２００５に指示を送り、切り替え回路２００２がバッファ２００４にデータを一時記憶できるように切り替えを行わせる。それと同時に、切り替え回路２００５がバッファ２００３に一時記憶されたデータを読み書き制御部２００６を介して不揮発性メモリ４０００に書き込めるように切り替えを行われる。この時バッファ２００３には２ｋバイト分のデータが一時記憶されているので、読み書き制御部２００６は不揮発性メモリ４０００へのデータの書き込みを行う。

ＣＰＵ部２００７はアクセス装置２０００から受信した論理アドレスに基づいて不揮発性メモリ４０００の書き込み先（物理アドレス）を決定し、該物理アドレスを読み書き制御部２００６に指定する。読み書き制御部２００６は、ＣＰＵ部２００７が指定した物理アドレスと２ｋバイト分のデータをセットとして不揮発性メモリ４０００に転送する。

不揮発性メモリ４０００において、読み書き制御部２００６から転送された物理アドレスを制御回路４００３が受信し、制御回路４００３はメモリセルアレイ４００２内の物理アドレスへの書き込み先を指定する。そして、読み書き制御部２００６から転送された２ｋバイト分のデータが全てレジスタ４００１に一時保持された段階で、読み書き制御部２００６は書き込み開始命令を不揮発性メモリ４０００に転送し、それを受けた制御回路４００３は、レジスタ４００１からメモリセルアレイ４００２に書き込みを行う。

以上のように、ＣＰＵ部２００７がバッファ２００３および２００４への一時記憶と読み出しを交互に切り替えることにより、１６ｋバイト分のデータの受信と不揮発性メモリ４０００への書き込みをパイプライン的に行うことができる。

ここで、バス１〜３のレートについて説明する。バス１の書き込みレート（以降、レート１とする）は、現在ＳＤメモリカードの物理規格において最高２５Ｍバイト／秒に定められているが、将来的に更に向上される可能性もある。なお、レート１の実際の値はアクセス装置の種類によってはまちまちである。バス２の書き込みレート（以降、レート２とする）も設計によって様々であるが、例えば８ビットバスタイプ（１６ビットバスタイプもある）のフラッシュメモリを使用し２０ＭＨｚの周波数で動作させた場合は、２０Ｍバイト／秒となる。バス３の書き込みレート（以降レート３とする）は上述の数式１で説明した通り、フラッシュメモリの書き込み時間で決まり、例えば２．５Ｍバイト／秒となる。このように、不揮発性記憶システムの書き込みレートは、レート３で律速されることとなる。但し、フラッシュメモリには下記制約（Ａ）、（Ｂ）があるため、バス３における現実的な書き込みレートは、レート３（２．５Ｍバイト／秒）より遅くなってしまう。

（Ａ）オーバーライトができない。

（Ｂ）前述した通り、消去単位と書き込み単位が異なる。

アクセス装置からの書き込みにおいては、書き替えも含むものであり、上記制約（Ａ）、（Ｂ）を考慮すると、メモリコントローラは書き込み前に書き込み先の物理ブロックを消去したり、物理ブロックの一部のページの書き替えにおいては有効ページの退避処理を行うなどの、書き込みのみ以外の処理が発生してしまう。また、これらの処理は、フラッシュメモリの記録状態によって変わるので、バス３における現実的な書き込みレートをレート３として一意に決めることはできない。

いずれにせよ、図６に示した不揮発性記憶システムのレートはレート３未満となってしまうので、レート３を改善して不揮発性記憶システムの書き込みレートを向上させるために、下記の工夫や取組みがなされている。

（１）複数の不揮発性メモリの並列アクセス
（２）レジスタサイズの増加
（３）フラッシュメモリに替わる高速な不揮発性メモリの開発
（１）は、実際の製品で既に対応されている工夫であるが、半導体メモリカードの実装上、不揮発性メモリの実装数に限度があるので、不揮発性記憶システムの書き込みレートをレート１やレート２のレベルまでに向上させることは困難である。また、（２）はレジスタが膨大となり、不揮発性メモリのコスト上、あまり好ましくはない。（３）においては、特許文献１に示すような抵抗変化型メモリなどの、いわゆる不揮発性ＲＡＭが開発されており、フラッシュメモリの代替として有望視されている。

抵抗変化型メモリに代表される不揮発性メモリは、オーバーライト可能な不揮発性メモリであり、１バイトあたりの書き込み時間は数十ｎ秒（ｎはナノ）と高速にアクセスできものである。例えば１０ｎ秒とし、書き込み単位を１バイトとすると、レート３に対応するレートは１００Ｍバイト／秒となり、不揮発性記憶システムのレートを飛躍的に向上させるメモリ素子として期待されている。
特開２００４−１８５７５４号公報

しかしながら、この抵抗変化型メモリなどの高速メモリを適用したとしても、前述した不揮発性記憶システム（図６）においては、レート１やレート２を不揮発性メモリの性能に対応して可変できる仕組みにはなっていないので、レート２に律速してしまい、レート３の性能を出すことができない。また、前述した不揮発性記憶システム（図６）においては、ユーザにレートを調整する仕組みを提供していないので、使用用途に応じて性能を可変させることができない。

更に言えば、上述したとおりフラッシュメモリにおいては、制約（Ａ）、（Ｂ）があるため、バス３における現実的な書き込みレートをレート３として定義できないので、レート３に応じて不揮発性記憶システムのレートを最適化することにあまり意味がなかった。

そこで、本発明は、上記問題点に鑑み、使用する不揮発性メモリの性能に応じて、レート１やレート２に律速しない最高の書き込み性能が実現でき、更にユーザが用途に応じて書き込み性能を自由に設定できる不揮発性記憶システム、及びデータ書き込み方法を提供することを目的とする。

前記目的を達成するため、本発明においては以下の技術的手段を講じた。

すなわち、本発明における技術的手段は、不揮発性メモリと、前記不揮発性メモリ内に記憶されたデータの読み出し及び該不揮発性メモリ内へのデータの書き込みを制御するメモリコントローラと、前記不揮発性メモリにアクセスすべく前記メモリコントローラに所定の転送レート（レート１）にてデータを転送するアクセス装置とを有す不揮発性記憶システムであって、前記メモリコントローラは、前記不揮発性メモリへ書き込まれる前のデータを前記レート１にて一時的に記憶するバッファと、前記不揮発性メモリが有するＩＤコードに基づき該不揮発性メモリ内のメモリセルアレイへの書き込みレート（レート３）を検知するレート３検知手段と、前記バッファに一時記憶されたデータを前記レート１にて前記不揮発性メモリに書き込む読み書き手段と、前記レート３を前記アクセス装置に通知するレート３通知手段とを有し、前記アクセス装置は、操作に応じて前記レート１を前記レート３以下の範囲で調整するレート１調整手段と、前記レート１と前記レート３に対応する情報を表示する表示手段とを有していることを特徴とする。

なお、前記表示手段は、更に前記不揮発性記憶システムの消費電力に関する情報を表示することが好ましい。

また、前記バッファのサイズは、前記不揮発性メモリへの書き込み単位の容量であることが好ましい。

さらに好ましくは、前記不揮発性メモリは、抵抗変化型メモリ、強誘電体メモリ、磁性記録式随時書き込み読み出しメモリ、オボニックユニファイドメモリに代表される、不揮発性ＲＡＭであるとよい。

また、本発明における技術的手段は、不揮発性メモリと、バッファとを備える不揮発性記憶装置へデータを書き込むデータ書き込み方法であって、前記不揮発性メモリが有するＩＤコードに基づき該不揮発性メモリ内のメモリセルアレイへの書き込みレート（レート３）を検知し、所定の操作に応じて前記不揮発性記憶装置への転送レート（レート１）を前記レート３以下の範囲で調整し、前記レート１と前記レート３に対応する情報を表示し、前記データを前記レート１にて一時的に前記バッファに記憶し、前記バッファに一時記憶されたデータを前記レート１にて前記不揮発性メモリに書き込むことを特徴とする。

なお、前記バッファのサイズは、前記不揮発性メモリへの書き込み単位の容量であることが好ましい。

さらに好ましくは、前記不揮発性メモリは、抵抗変化型メモリ、強誘電体メモリ、磁性記録式随時書き込み読み出しメモリ、オボニックユニファイドメモリに代表される、不揮発性ＲＡＭであるとよい。

なお、言うまでもないが、レートとはアクセスタイム（時間）や転送周波数などのいわゆる速度情報ではなく、単位時間あたりの転送情報量を表すパラメータとして定義されるものである。もし、レート１やレート３を速度情報とすると、外部やアクセス装置からデータを受信する経路のビット幅と、不揮発性メモリ内のメモリセルアレイへの書き込み経路のビット幅が異なっていた場合、それぞれの経路における単位時間あたりの転送情報量を概ね等しくなるように調整することができない。

本発明によれば、不揮発性メモリが有するＩＤコードに基づき該不揮発性メモリ内のメモリセルアレイへの書き込みレート（レート３）を検知し、所定の操作に応じてレート１をレート３以下の範囲で調整し、レート１とレート３に対応する情報を表示し、データをレート１にて一時的にバッファに記憶し、バッファに一時記憶されたデータをレート１にて不揮発性メモリに書き込むようにしたので、ユーザが、不揮発性記憶装置に最高性能で書き込みたい場合は、レート１をレート３に等しくなるように設定し、また、低消費電力あるいは低ノイズ性を優先させる場合は、レート１をレート３より小さくなるように設定することができる。すなわち、用途に応じて最高書き込み性能であるレート３を超えない範囲で自由に書き込みレートを調整することができる。

例えば、動画記録再生用途においては、レート１を高く設定することにより、より高画質な動画をリアルタイムに記録させることができる。また携帯電話などのモバイル通信用途においては、レート１を低く設定することにより、電池寿命を長くしたり、通信妨害が生じないようにすることができる。

以下、本発明の実施の形態について、図面を用いて説明する。

（実施の形態）
図１は、本発明の実施の形態に於ける不揮発性記憶システムの実施方法を示したブロック図である。なお、本発明の特徴的なブロックは、レート３検知部１０３、レート３通知部１０４、ＩＤコード１１４、レート１調整部１５１、表示部１５２、操作部１５３及び消費電力係数算出部１５４である。

図１において、不揮発性記憶システムは、アクセス装置１５０と不揮発性記憶装置１２０とから構成され、不揮発性記憶装置１２０は、メモリコントローラ１００と不揮発性メモリ１１０を含む。メモリコントローラ１００は、ホストインターフェース２００１、バッファ１０１、読み書き制御部１０２、レート３検知部１０３、レート３通知部１０４及びＣＰＵ部１０５を含む。

バッファ１０１のサイズは、不揮発性メモリ１１０内のレジスタ１１１のサイズと同じである。なお、レジスタ１１１のサイズより大きくしても構わない。

読み書き制御部１０２はバッファ１０１に一時記憶されたデータを不揮発性メモリ１１０に書き込んだり、不揮発性メモリ１１０に記憶されたデータをバッファ１０１に読み出したりするためのブロックである。

レート３検知部１０３は不揮発性メモリ１１０内に保持されているＩＤコード１１４に基づいてバス３のレートであるレート３を検知するブロック、レート３通知部１０４は、レート３検知部１０３が検知したレート３を保持するレジスタであり、アクセス装置１５０がこのレジスタを参照することによってレート３をアクセス装置１５０に通知する。

ＣＰＵ部１０５は、従来の不揮発性システムのＣＰＵ２００７と同様に、メモリコントローラ１００全体を制御したり、アクセス装置１５０から受信した論理アドレスに基づいて不揮発性メモリ１１０の物理アドレスを生成したりするものである。

不揮発性メモリ１１０は、引用した特許文献１に開示された抵抗変化型メモリのメモリセルアレイを含むものである。なお、強誘電体メモリ、磁性記録式随時書き込み読み出しメモリ、あるいはオボニックユニファイドメモリであっても構わない。これらを総称して不揮発性ＲＡＭとする。

レジスタ１１１は、１バイト分のデータを保持できるレジスタ、メモリセルアレイ１１２は、複数の抵抗変化型のメモリセルから構成されるものであり、制御回路１１３はレジスタ１１１に一時記憶されたデータをメモリセルアレイ１１２に書き込んだり、メモリセルアレイ１１２の物理アドレスを設定したりするための回路である。ＩＤコード１１４は制御回路１１３のＲＯＭ等に記憶されたコードであり、不揮発性メモリ１１０の種類を識別できるコードである。なお、ＩＤコード１１４はメモリセルアレイ１１２内の一部の領域に予め書き込んでおくようにしても構わない。

アクセス装置１５０は、レート１調整部１５１と表示部１５２と操作部１５３と消費電力係数算出部１５４を含む。操作部１５３はユーザの操作に応じて所定のレート（レートＸ）を設定するものであり、操作レバーや操作ボタン、あるいはタッチパネルなどのさまざまな操作手段を含む。レート１調整部１５１はレート３通知部１０４から読み込んだレート３と、操作部１５３から入力したレートＸに基づいてレート１を決定するブロック、消費電力係数算出部１５４はレート１に対応して不揮発性記憶システムの消費電力に係る情報（以降、消費電力係数とする）を算出するブロック、表示部１５２は、レート１とレート３および消費電力係数を表示するブロックである。

その他の回路ブロックは従来の不揮発性記憶システムと同様である。

図２は、バッファ１０１を示す説明図である。図２において、２０１はデータをラッチするためのＤフリップフロップ、２０２はアクセス装置１５０から入力されるクロックであるＴＣＫを分周してＤフリップフロップ２０１のクロック信号（以降、ＤＣＫとする）を出力するラッチ制御回路である。

図３は、レート３検知部１０３に含まれるレートテーブルを示すメモリマップである。

図４は、レート１調整部１５１の処理内容を示すフローチャートである。なお、破線部分は、消費電力係数算出部１５４の処理である。

図５は、バッファ１０１への一時記憶状態を示すタイムチャートである。

以上のように構成された、本発明の不揮発性記憶システムについて、初期状態、電源立ち上げ時の初期化処理、通常動作時のデータ書き込み処理に分けて説明する。

［初期状態］
まず、出荷前にメーカ側で設定される情報として、下記の２点がある。

（１）不揮発性メモリ１１０内に設定される情報
不揮発性メモリ１１０を識別するためのＩＤコード１１４が制御回路１１３内のＲＯＭに記憶される。なお、メモリセルアレイ１１２内に記憶されても構わない。また、メモリセルアレイ１１２内には、セキュリティ情報等のシステム情報を記憶したシステム領域と、ユーザがデータを読み書きする通常領域とがあるが、簡単のためシステム情報については説明を省略し、メモリセルアレイ１１２の全領域が通常領域であるとして説明する。

（２）レート３検知部１０３に設定される情報
レート３検知部１０３が含むレートテーブル（図３）には、様々な不揮発性メモリ毎の書き込みレート（レート３）を記憶しておき、ＩＤコード１１４に対応してレート３が参照できるようにしておく。なお、レートテーブルは予めＲＯＭ上に生成しておくことが好ましい。

［電源立ち上げ時の初期化処理］
アクセス装置１５０の電源の立ち上げにより、バス１を通じて不揮発性記憶装置１２０も電源が立ち上がり、不揮発性記憶装置１２０は初期化処理に移行する。初期化処理において、ＣＰＵ部１０５は読み書き制御部１０２を介してＩＤコード１１４を読み込み、レート３検知部１０３に転送する。次にレート３検知部１０３が、内蔵するレートテーブル（図３）を参照し、該ＩＤコード１１４に対応するレート３パラメータを読み出し、それをレート３通知部１０４に転送する。レート３通知部１０４はレート３パラメータを保持する。

アクセス装置１５０内のレート１調整部１５１は、図４に示すフローチャートに従ってＴＣＫを算出し、レート情報および消費電力係数を表示する。まず初期化処理かどうかを判定し（Ｓ４００）、初期化処理であれば、レート３通知部１０４を参照しにいく（Ｓ４０１）。ここで、レート３通知部１０４に保持しているレート３パラメータとレート３との対応関係は、メモリカードの規格等で定めておけばよい。次に、アクセス装置１５０のバス１のビット幅（以降、ＷＢＩＴとする）と次式（数式２）に基づき、ＴＣＫを決定する（Ｓ４０２）。なお、本発明の実施の形態において、ＷＢＩＴは４ビットとする。

ＴＣＫ［Ｈｚ］＝レート３［Ｍバイト／秒］×（８ビット／ＷＢＩＴ）
次に、消費電力係数算出部１５４は、次式（数式３）に基づき消費電力係数を算出する（Ｓ４０３）。なお、消費電力基準値とは、レート１標準値（例えば１０Ｍバイト／秒）における消費電力である。

消費電力係数＝消費電力基準値×（レート１／レート１標準値）
レート１調整部１５１は、消費電力係数算出部１５４が算出した消費電力係数を受け取り、レート１、レート３および消費電力係数をまとめて表示部１５２に転送し（Ｓ４０４）、表示部１５２がそれらを表示する。

なお、不揮発性メモリ１１０としてフラッシュメモリを使用した従来の不揮発性記憶システムにおいては、フラッシュメモリの書き替え保証回数が１万回〜１０万回と比較的小さいので、ウェアレベリングを行う為の論理物理変換テーブル等をメモリコントローラ内のＲＡＭ上に作成する必要があったが、本発明の実施の形態に示すように、抵抗変化型メモリなどの不揮発性ＲＡＭを使用した不揮発性記憶システムにおいては、抵抗変化型メモリの書き替え保証回数が１００億回と非常に大きいので、特にウェアレベルリングする必要がない。従って、従来のような論理物理アドレス変換テーブル等を作成し、論理物理アドレス変換処理を行なう必要は特にないが、従来通り論理物理アドレス変換処理を行っても構わない。本発明の実施の形態においては簡単のため、アクセス装置１５０が指定した論理アドレスを不揮発性メモリ１１０の物理アドレスとして使用する。

［通常動作時のデータ書き込み処理］
アクセス装置１５０が、最小書き込み単位であるセクタ単位（５１２バイト）で５１２バイト分のデータを書き込む場合について説明する。なお、不揮発性メモリ１１０として、ＩＤコード１１４が０ｘ８（０ｘは１６進数を表す記号）、すなわちレートが３０Ｍバイト／秒の不揮発性メモリを使用するものとする（図３）。この場合、初期化処理において、ＣＰＵ部１０５が不揮発性メモリ１１０からＩＤコード１１４（値０ｘ８）を読み出し、レート３検知部１０３が、内蔵するレートテーブル（図３）を参照し、該ＩＤコードに対応するレート３パラメータ（値０ｘ１ｅ）を読み出し、それをレート３通知部１０４に転送する。アクセス装置１５０内のレート調整部１５１は、レート３通知部１０４を参照し、前述した数式２に基づきＴＣＫを６０ＭＨｚとしてデータの転送を行う。

図５において、アクセス装置１５０が５１２バイト単位での論理セクタアドレスを引数にもつライトコマンド（以降、ＷＣＭＤする）をホストインターフェース２００１に転送し、続いて５１２バイト分のデータを転送する。ホストインターフェース２００１はＣＰＵ部１０５にライトコマンドを受信したことを通知し、ＴＣＫの立ち上がりエッジでデータを内部にラッチする。なお、図中の０Ｌや０Ｕは、それぞれバイト０の下位４ビットや上位４ビットを表しており、ホストインターフェース２００１は、下位４ビットや上位４ビットをまとめた８ビット単位でラッチする。

ＣＰＵ部１０５はホストインターフェース２００１がＷＣＭＤを受信した直後に受信フラグをアクティブ（値１）にセットし、バッファ１０１へのデータの書き込み処理を開始する。

図２において、ラッチ制御回路２０２は、以下に示す数式（数式４）に基づき分周比を算出しＴＣＫをＤＣＫに分周する。

分周比 ＝ ＤＢＩＴ（８ビット）／ＷＢＩＴ（４ビット）
なお、ＤＢＩＴとは、Ｄフリップフロップ２０１のビット幅であり、本実施の形態では８ビットとする。Ｄフリップフロップ２０１のビット幅はレジスタ１１１のサイズに対応させる方が好ましい。従って、本実施の形態では分周比は、「２」となる。

データはＤＣＫの立ち上がりエッジでＤフリップフロップ２０１にラッチされ、Ｄフリップフロップ２０１にラッチされたデータおよびＤＣＫは読み書き制御部１０２に転送される。データが読み書き制御部１０２においては、書き込みイネーブルフラグがアクティブ（値１）の期間、Ｄフリップフロップ２０１にラッチされたデータをＤＣＫの立ち下がりエッジで取り込み、バス２を介して不揮発性メモリ１１０内のレジスタ１１１に書き込む。それと同時に、ＣＰＵ部１０５はアクセス装置１５０から受信した論理セクタアドレスをバイト単位に分割した論理バイトアドレスを制御回路１１３に転送し、その直後に読み書き制御部１０２が書き込み開始命令を指示することにより、レジスタ１１１からメモリセルアレイ１１２に１バイト分のデータが書き込まれる。なお、書き込みイネーブルフラグは、ラッチ制御回路２０２が前述した受信フラグをＤＣＫの立ち上がりエッジで２回ラッチすることにより生成されるフラグである。このようにして、５１２バイト分のデータがバッファ１０２と読み書き制御部１０２を介して不揮発性メモリ１１０に書き込まれることとなる。

次に、図１および図４に示すフローチャートに従って、通常動作におけるレート１調整部１５１などの処理について説明する。

ユーザが操作部１５３を操作することによりレートＸが設定される。レートＸはレート１調整部１５１に転送され、次式（数式５）に基づきレート１が決定される（Ｓ４０５）。

レート１ ＝ レートＸ （レートＸ≦レート３の場合）
レート１ ＝ レート３ （レートＸ＞レート３の場合）
次にレート１調整部１５１は、次式（数式６）に基づきＴＣＫを算出し（Ｓ４０６）、アクセス装置１５０はこのＴＣＫに基づきデータの転送を行う。

ＴＣＫ［Ｈｚ］＝レート１［Ｍバイト／秒］×（８ビット／ＷＢＩＴ）
以上のように、本発明の実施の形態に示す不揮発性記憶システムは、不揮発性メモリ１１０が有するＩＤコード１１４に基づき不揮発性メモリ１１０内のメモリセルアレイ１１２への書き込みレート（レート３）を検知し、アクセス装置１５０がデータを転送するレート、およびバッファ１０１から不揮発性メモリ１１０に転送するレートが概ねレート３になるようにレート１を調整したので、例えば３０Ｍバイト／秒のレートを有する高速な不揮発性メモリを使用した場合、レート１を３０Ｍバイト／秒の高レートに引き上げることとなり、不揮発性記憶システムのレートが３０Ｍバイト／秒の高レートとなる。一方、例えば１０Ｍバイト／秒のレートを有する比較的低速な不揮発性メモリを使用した場合、レート１を１０Ｍバイト／秒の低レートに下げることとなり、メモリコントローラのピーク電流の抑制や低ノイズ化を実現することができる。また、アクセス装置１５０がデータを転送するレートとバッファ１０１から不揮発性メモリ１１０に転送するレートが等しくできる、言い換えればバッファ１０１におけるレート調整が不要となるので、バッファ１０１をＤフリップフロック２０１のような小さな回路で実現することができる。更に、ユーザが操作部１５３を介して、レートＸを設定することによって、レート１を自由に変更することができるので、例えば、動画記録再生用途においては、レート１を高く設定することにより、より高画質な動画をリアルタイムに記録させることができる。また携帯電話などのモバイル通信用途においては、レート１を低く設定することにより、電池寿命を長くしたり、通信妨害が防止したりすることができる。

なお、本発明の実施の形態において、不揮発性メモリ１１０として抵抗変化型メモリを使用したが、その他の不揮発性メモリを用いても構わない。また、レジスタ１１１はバイト単位であるが、２バイトや４バイト単位など、不揮発性メモリに都合の良い容量単位であっても構わない。またバッファ１０１もバイト単位である必要はなく、他の容量単位でよい。但し、レジスタのサイズに合わせた方が好ましい。また、レート１調整部１５１は、レート３通知部１０４が保持するレート３パラメータを参照するようにしたが、レート３通知部１０４側からアクセス装置１５０に対してレート３パラメータを送信する仕組みしても構わない。また、レート１調整部１５１が、レート１をレート３以下の範囲で設定するようにしたが（数式５）、不揮発性記憶システムの下限値を設け、レート１が該下限値を下回らない範囲で設定するようにしても構わない。また、レート３通知部１０４はレート３パラメータを保持できるレジスタとしたが、メモリセルアレイ１１２の一部の領域にレート３パラメータを記憶しておき、アクセス装置１５０がそこを参照するようにしても構わない。

本発明にかかる不揮発性記憶システムは、抵抗変化型メモリなどの高速なメモリ装置を用いた不揮発性記憶装置において、高速書き込みのできるシステム及び書き込み方法を提案したものであり、半導体メモリカード等の不揮発性記憶装置を使用した静止画記録再生装置や動画記録再生装置、あるいは携帯電話等において有益である。

本発明の実施の形態に於ける不揮発性記憶システムの実施方法を示すブロック図 同不揮発性記憶システムのバッファの構成を示す説明図 同不揮発性記憶システムのレート３検知部に含まれるレートテーブルを示した模式図 同不揮発性記憶システムのレート１調整部の処理内容を示すフローチャート 同不揮発性記憶システムのバッファへの一時記憶状態を示すタイムチャート 従来の不揮発性記憶システムの実施方法を示すブロック図

符号の説明

１００ メモリコントローラ
１０１ バッファ
１０２ 読み書き制御部
１０３ レート３検知部
１０４ レート３通知部
１０５ ＣＰＵ部
１１０ 不揮発性メモリ
１１１ レジスタ
１１２ メモリセルアレイ
１１３ 制御回路
１１４ ＩＤコード
１２０ 不揮発性記憶装置
１５０ アクセス装置
１５１ レート１調整部
１５２ 表示部
１５３ 操作部
１５４ 消費電力係数算出部
２０１ Ｄフリップフロップ
２０２ ラッチ制御回路
２０００ アクセス装置
２００１ ホストインターフェース
２００２、２００５ 切り替え回路
２００３、２００４ バッファ
２００６ 読み書き制御部
３０００ メモリコントローラ
４０００ 不揮発性メモリ
４００１ レジスタ
４００２ メモリセルアレイ
４００３ 制御回路
５０００ 不揮発性記憶装置

Claims (7)

1. 不揮発性メモリと、前記不揮発性メモリ内に記憶されたデータの読み出し及び該不揮発性メモリ内へのデータの書き込みを制御するメモリコントローラと、前記不揮発性メモリにアクセスすべく前記メモリコントローラに所定の転送レート（レート１）にてデータを転送するアクセス装置とを有す不揮発性記憶システムであって、
   前記メモリコントローラは、
   前記不揮発性メモリへ書き込まれる前のデータを前記レート１にて一時的に記憶するバッファと、
   前記不揮発性メモリが有するＩＤコードに基づき該不揮発性メモリ内のメモリセルアレイへの書き込みレート（レート３）を検知するレート３検知手段と、
   前記バッファに一時記憶されたデータを前記レート１にて前記不揮発性メモリに書き込む読み書き手段と、
   前記レート３を前記アクセス装置に通知するレート３通知手段とを有し、
   前記アクセス装置は、
   操作に応じて前記レート１を前記レート３以下の範囲で調整するレート１調整手段と、
   前記レート１と前記レート３に対応する情報を表示する表示手段とを有していることを特徴とする不揮発性記憶システム。
2. 前記表示手段は、更に前記不揮発性記憶システムの消費電力に関する情報を表示すること特徴とする請求項１に記載の不揮発性記憶システム。
3. 前記バッファのサイズは、前記不揮発性メモリへの書き込み単位の容量であることを特徴とする請求項１または２に記載の不揮発性記憶システム。
4. 前記不揮発性メモリは、不揮発性ＲＡＭであり、抵抗変化型メモリ、強誘電体メモリ、磁性記録式随時書き込み読み出しメモリ、オボニックユニファイドメモリのうちのいずれか１つで構成されることを特徴とする請求項１ないし３のいずれかに記載の不揮発性記憶システム。
5. 不揮発性メモリと、バッファとを備える不揮発性記憶装置へデータを書き込むデータ書き込み方法であって、
   前記不揮発性メモリが有するＩＤコードに基づき該不揮発性メモリ内のメモリセルアレイへの書き込みレート（レート３）を検知し、
   所定の操作に応じて前記不揮発性記憶装置への転送レート（レート１）を前記レート３以下の範囲で調整し、
   前記レート１と前記レート３に対応する情報を表示し、
   前記データを前記レート１にて一時的に前記バッファに記憶し、
   前記バッファに一時記憶されたデータを前記レート１にて前記不揮発性メモリに書き込むデータ書き込み方法。
6. 前記バッファのサイズは、前記不揮発性メモリへの書き込み単位の容量であることを特徴とする請求項５に記載のデータ書き込み方法。
7. 前記不揮発性メモリは、不揮発性ＲＡＭであり、抵抗変化型メモリ、強誘電体メモリ、磁性記録式随時書き込み読み出しメモリ、オボニックユニファイドメモリのうちのいずれか１つで構成されることを特徴とする請求項５または６に記載のデータ書き込み方法。

Images