JP2007294736A - Variable capacitance element - Google Patents

Variable capacitance element Download PDF

Info

Publication number
JP2007294736A
JP2007294736A JP2006122143A JP2006122143A JP2007294736A JP 2007294736 A JP2007294736 A JP 2007294736A JP 2006122143 A JP2006122143 A JP 2006122143A JP 2006122143 A JP2006122143 A JP 2006122143A JP 2007294736 A JP2007294736 A JP 2007294736A
Authority
JP
Japan
Prior art keywords
layer
upper electrode
frequency
electrode layer
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006122143A
Other languages
Japanese (ja)
Inventor
Kenji Taki
謙司 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006122143A priority Critical patent/JP2007294736A/en
Publication of JP2007294736A publication Critical patent/JP2007294736A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable capacitance element in which a drop is suppressed in Q value due to voltage application at a desired frequency, and also, to provide a variable filter or the like in which insertion losses and phase characteristics are reduced. <P>SOLUTION: The variable capacitance element includes a lower electrode layer, an upper electrode layer, and a dielectric layer that is sandwiched from above and below by the lower/upper electrode layers and has a density larger than that of the upper electrode layer. The phase characteristics of an impedance generated by the voltage application to the lower/upper electrode layers have periodic peaks corresponding to a frequency of a signal to be inputted or outputted. The frequency of the signal is located between the peaks adjacent to each other. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、高誘電率薄膜を使用した誘電体層の誘電率の印加電圧依存性を利用して、静電容量を電圧制御する可変容量素子に関し、特に高周波動作において誘電損失が小さくかつ電圧印加にかかわらず誘電損失が小さい、即ちQ値の高い可変容量素子に関するものである。   The present invention relates to a variable capacitance element that controls the voltage of a capacitance by utilizing the dependency of the dielectric constant of a dielectric layer using a high dielectric constant thin film on the voltage, and in particular, the dielectric loss is small and the voltage is applied in a high frequency operation. Regardless of the variable capacitance element, the dielectric loss is small, that is, the Q value is high.

無線通信や電気回路における周波数の高周波化に伴い、これらの電気信号に対して用いられる電子部品も高周波数に対応したものが要求され、特に、高周波回路において薄膜コンデンサをフィルタ、共振器などの構成部品として使用するためには、薄膜コンデンサのQ値が高いことが求められる。また、無線通信技術の発達、新方式への切り替えに伴い、複数の送受信システムに対応する通信装置の需要がますます高まっている。複数の送受信システムに対応すると同時に、部品点数の削減や小型化にも対応するため、近年、電圧可変フィルタや電圧可変容量素子(以下、単に可変容量素子とする)などの、可変素子の開発がなされている(例えば、特許文献1を参照)。   As the frequency of radio communication and electrical circuits increases, electronic components used for these electrical signals are also required to be compatible with high frequencies. In particular, thin-film capacitors such as filters and resonators are used in high-frequency circuits. In order to use it as a component, the Q value of the thin film capacitor is required to be high. In addition, with the development of wireless communication technology and switching to a new method, the demand for communication devices compatible with a plurality of transmission / reception systems is increasing. In recent years, development of variable elements such as voltage variable filters and voltage variable capacitance elements (hereinafter simply referred to as variable capacitance elements) has been developed in order to cope with the reduction in the number of parts and miniaturization as well as support for multiple transmission / reception systems. (For example, refer to Patent Document 1).

可変容量素子は、高誘電率薄膜の印加電圧に伴う、大きな誘電率の変化を利用した薄膜コンデンサのことであり、その構成は例えば、基板とその上に形成された金属薄膜からなる下部電極とその上に形成された高誘電率薄膜と、さらにその上に形成された上部電極となどからなる。下部電極としては、その上に形成する高誘電率薄膜の結晶性を良好にするために白金(Pt)が、上部電極としては、低抵抗で酸化されにくい金(Au)等が使用されている。高誘電率薄膜としては、例えば、チタン酸ストロンチウム(SrTiO),チタン酸バリウムストロンチウム(BaSr1−xTi、以下BST),チタン酸ジルコン酸鉛(Pb(ZrTi1−x)O)などのペロブスカイト型結晶構造を有する誘電体などが使用されている。SrTiOやBST等のペロブスカイト型酸化物は、室温付近で高い誘電率を示し、室温で常誘電相をもつSrTiO−BaTiO固溶系材料は、高誘電性を必要とするDRAMや、強誘電性を用いた不揮発性RAM用途に好適であり、盛んに開発が行なわれてきた。
特開平11−260667号公報 特開2005−108887号公報
A variable capacitance element is a thin film capacitor that utilizes a large change in dielectric constant accompanying an applied voltage of a high dielectric constant thin film, and its configuration is, for example, a substrate and a lower electrode made of a metal thin film formed thereon. A high dielectric constant thin film formed thereon, an upper electrode formed thereon, and the like. As the lower electrode, platinum (Pt) is used to improve the crystallinity of the high dielectric constant thin film formed thereon, and as the upper electrode, gold (Au), which is low resistance and hardly oxidizes, is used. . As the high dielectric constant thin film, for example, strontium titanate (SrTiO 3), barium strontium titanate (Ba x Sr 1-x Ti y O 3, less BST), lead zirconate titanate (Pb (Zr x Ti 1- A dielectric having a perovskite crystal structure such as x ) O 3 ) is used. Perovskite oxides such as SrTiO 3 and BST exhibit a high dielectric constant near room temperature, and SrTiO 3 —BaTiO 3 solid solution materials having a paraelectric phase at room temperature are used for DRAMs and ferroelectrics that require high dielectric properties. Therefore, it has been actively developed.
JP-A-11-260667 JP 2005-108887 A

上述したようなペロブスカイト型結晶構造を有する高誘電率薄膜を用いた可変容量素子において要求されることは、高チューナビリティ(Tunability),高Q値の他に、低い温度係数,高耐電力性,高絶縁抵抗,低歪み特性,経時変化がないことなどが挙げられる。チューナビリティは、可変容量素子の容量の可変量を示すものであり、電圧印加前の容量をC、電圧印加後の容量をCとすると、チューナビリティ=(C−C)/C×100(%)であらわされる。チューナビリティは、電界強度が大きいほど高くなるため、高誘電率薄膜の膜厚が薄いほど高チューナビリティになる傾向がある。Q値は、コンデンサの各構成要素における損失に依存しており、高誘電率薄膜における誘電損失、電極における導体損などがQ値を低下させる主たる原因となっている。これら可変容量素子の容量やQ値は、インピーダンス測定などにより得られるものである。 What is required in the variable capacitance element using the high dielectric constant thin film having the perovskite crystal structure as described above is not only high tunability and high Q value, but also low temperature coefficient, high power durability, These include high insulation resistance, low distortion characteristics, and no change over time. The tunability indicates the variable amount of the capacitance of the variable capacitance element. When the capacitance before voltage application is C 0 and the capacitance after voltage application is C 1 , tunability = (C 0 −C 1 ) / C It is expressed as 0 × 100 (%). Since the tunability increases as the electric field strength increases, the tunability tends to increase as the thickness of the high dielectric constant thin film decreases. The Q value depends on the loss in each component of the capacitor. The dielectric loss in the high dielectric constant thin film, the conductor loss in the electrode, and the like are the main causes for lowering the Q value. The capacitance and Q value of these variable capacitance elements are obtained by impedance measurement or the like.

本来、可変容量素子に使用する高誘電率薄膜は、圧電性をもたず、その使用温度範囲がキュリー温度以上であることが望ましく、使用温度範囲において常誘電性を示す材料を用いることが望ましい。なぜならば、強誘電性を示す場合、電圧印加により容量の変化にヒステリシスを伴い、容量が電界履歴に依存することとなり、可変容量素子として不適切なためである。また、ヒステリシスは分極の交流に対する遅れを示しており、誘電損失が大きいことに相応するため適さない。したがって、従来、可変容量素子に用いられてきた高誘電率薄膜としては、使用温度範囲(室温付近)において常誘電性を示すBST材料系が主に用いられてきた。   Originally, a high dielectric constant thin film used for a variable capacitance element does not have piezoelectricity, and the use temperature range is desirably equal to or higher than the Curie temperature, and it is desirable to use a material exhibiting paraelectricity in the use temperature range. . This is because in the case of exhibiting ferroelectricity, a change in capacitance due to voltage application is accompanied by hysteresis and the capacitance depends on the electric field history, which is inappropriate as a variable capacitance element. Hysteresis indicates a delay in polarization with respect to alternating current, and is not suitable because it corresponds to a large dielectric loss. Therefore, conventionally, as a high dielectric constant thin film that has been used for a variable capacitance element, a BST material system exhibiting a paraelectric property in an operating temperature range (around room temperature) has been mainly used.

このSrTiOとBaTiOとの固溶系は、Ba/SrやTi/(Ba+Sr)の組成により強誘電性や常誘電性を示し、その組成は、通常、使用温度範囲において常誘電相領域となるように設定される。しかし、その境界領域においては、BaTiOの強誘電性は弱められてあらわれることもあり、若干の容量ヒステリシスを示す場合もある。 This solid solution system of SrTiO 3 and BaTiO 3 exhibits ferroelectricity and paraelectricity due to the composition of Ba / Sr and Ti / (Ba + Sr), and the composition usually becomes a paraelectric phase region in the operating temperature range. It is set as follows. However, in the boundary region, the ferroelectricity of BaTiO 3 may appear to be weakened and may show a slight capacity hysteresis.

ここで、可変容量素子において、上述したような多くの要求特性を満たすためには、そのような境界領域に使用温度範囲が入るような材料を使用することもあるが、ここで問題となるのが、その強誘電性からくる圧電性、あるいは、常誘電体でも、高誘電率薄膜に容量を可変させるための印加電圧(以下、単に直流電圧ということもある)を印加しながら入出力する信号(以下、単に高周波信号又は高周波電圧ということもある)を印加した場合に生じる圧電性である。圧電性は、境界領域のみで確認されるのではなく、常誘電性の領域においても、直流電圧の印加により高誘電率薄膜に歪がかかることで発現する。容量を可変させるために可変容量素子に印加した電圧により圧電性が強められたり、発現したりすると、インピーダンスの振幅特性および位相特性に共振が生じ、このような可変容量素子をフィルタ,共振器の構成部品として使用した場合に、損失が電圧印加により増大する恐れがある。   Here, in the variable capacitance element, in order to satisfy many of the required characteristics as described above, a material whose operating temperature range falls within such a boundary region may be used, but this is a problem here. However, even for piezoelectric or paraelectric materials that come from its ferroelectricity, signals that are input and output while applying an applied voltage (hereinafter sometimes simply referred to as DC voltage) to change the capacitance of the high dielectric constant thin film Piezoelectricity that occurs when a signal (hereinafter, simply referred to as a high-frequency signal or a high-frequency voltage) is applied. Piezoelectricity is not confirmed only in the boundary region, but also appears in the paraelectric region when the high dielectric constant thin film is strained by application of a DC voltage. When the piezoelectricity is strengthened or manifested by the voltage applied to the variable capacitance element in order to change the capacitance, resonance occurs in the amplitude and phase characteristics of the impedance, and such a variable capacitance element is used as a filter or resonator. When used as a component, the loss may increase due to voltage application.

発明者らが高誘電率薄膜にBSTを用いた可変容量素子においてインピーダンス測定を行ったところ、電圧印加後の位相特性において周波数に対する周期的な変化が観察された(例えば、特許文献2を参照)。   When the inventors measured impedance in a variable capacitance element using BST for a high dielectric constant thin film, a periodic change with respect to frequency was observed in the phase characteristics after voltage application (see, for example, Patent Document 2). .

その結果の一例を図1に示す。図1において、横軸は周波数(単位:MHz)、縦軸は、左側がインピーダンス|Z|(単位:Ω)を,右側が位相(単位:deg)を表している。また、電圧印加前の特性を太線で、電圧印加後の特性を細線で示している。これをQ値(=1/tanθ、θ:位相)でみると図2に示すようになる。図2において、横軸は周波数(単位:MHz)、縦軸は、左側が容量値C(単位:pF)を,右側がQ値(単位:無次元)を表している。   An example of the result is shown in FIG. In FIG. 1, the horizontal axis represents frequency (unit: MHz), and the vertical axis represents impedance | Z | (unit: Ω) on the left side and phase (unit: deg) on the right side. In addition, the characteristic before voltage application is indicated by a thick line, and the characteristic after voltage application is indicated by a thin line. When this is viewed in terms of Q value (= 1 / tan θ, θ: phase), it is as shown in FIG. In FIG. 2, the horizontal axis represents frequency (unit: MHz), and the vertical axis represents capacitance value C (unit: pF) on the left side and Q value (unit: dimensionless) on the right side.

電圧印加前(太線)のQ値は単調に減少する傾向がみられるが、電圧印加後のQ値(細線)は周波数に対して周期的に小さくなる傾向がみられた。この共振周波数は、一対の電極(上部電極および下部電極)とそれに挟持された高誘電率薄膜からなる可変容量素子の場合には、各層の膜厚や材料種などにより概略決定され、この周期的な共振周波数において、容量が変化し、Q値が減少する。このため、可変容量素子の使用周波数が、位相特性の隣合うピークの間に位置するように、各層の材料系、組成、膜質、厚みを設定する必要がある。しかしながら、電圧印加前の元々のQ値を高くするためにも、各層の材料系、組成、膜質、厚みを適切に組み合わせなければならず、その構成は限られており、両者を満足させる各層の材料系、組成、膜質、厚みを設定するのは困難であった。   The Q value before voltage application (thick line) tended to decrease monotonously, but the Q value after voltage application (thin line) tended to periodically decrease with respect to frequency. In the case of a variable capacitance element composed of a pair of electrodes (upper electrode and lower electrode) and a high dielectric constant thin film sandwiched between the electrodes, the resonance frequency is roughly determined by the film thickness, material type, etc. of each layer. At a resonant frequency, the capacitance changes and the Q value decreases. For this reason, it is necessary to set the material system, composition, film quality, and thickness of each layer so that the use frequency of the variable capacitance element is located between adjacent peaks of the phase characteristics. However, in order to increase the original Q value before voltage application, the material system, composition, film quality, and thickness of each layer must be appropriately combined, and the configuration thereof is limited. It was difficult to set the material system, composition, film quality, and thickness.

本発明は、上述の事情を鑑みて案出されたものであり、その目的は、所望の周波数における電圧印加によるQ値の低下を抑制した可変容量素子を提供することにある。また、このような可変容量素子を用いることにより挿入損失,位相特性を低減した可変フィルタなどを提供できるようにすることを目的とする。   The present invention has been devised in view of the above-described circumstances, and an object thereof is to provide a variable capacitance element that suppresses a decrease in Q value due to voltage application at a desired frequency. It is another object of the present invention to provide a variable filter with reduced insertion loss and phase characteristics by using such a variable capacitance element.

本発明の可変容量素子は、下部電極層と、上部電極層と、前記下部電極層と前記上部電極層とに上下から挟まれ、前記上部電極層の密度に比べ大きい密度を有する誘電体層とを含み、前記下部電極層と前記上部電極層とへの電圧印加により生じるインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有するとともに、その隣合うピークの間に前記信号の周波数が位置することを特徴とするものである。   The variable capacitance element of the present invention includes a lower electrode layer, an upper electrode layer, a dielectric layer sandwiched between the lower electrode layer and the upper electrode layer, and having a density higher than that of the upper electrode layer, The phase characteristic of the impedance generated by voltage application to the lower electrode layer and the upper electrode layer has a periodic peak according to the frequency of the input / output signal, and between the adjacent peaks. The frequency of the signal is located.

ここで、インピーダンスの位相特性の周期的なピークは、誘電体層が直流電圧印加のもとで高周波電圧を印加したときに、電圧印加により厚み縦振動を主振動とする振動が周波数に対して周期的に現れる(共振特性が発現する)ことに起因して発生する。このとき共振周波数は、厚み縦振動により振動する、誘電体層とこれを挟持する一対の電極層(上部電極層および下部電極層)を含めて成る振動部の材料,膜厚とその構成によって決まってくる。このため、位相特性の隣合うピークの間に信号の周波数が位置するように、使用する信号の周波数に合わせて振動部の材料,膜厚とその構成を調整するが、その際に、特に、誘電体層の密度は上部電極層より大きくなるように調整したことを特徴とする。   Here, the periodic peak of the phase characteristic of the impedance indicates that when the dielectric layer is applied with a high-frequency voltage under the application of a DC voltage, the vibration whose main vibration is the thickness longitudinal vibration due to the voltage application is It occurs due to periodic appearance (resonance characteristics appear). At this time, the resonance frequency is determined by the material, film thickness, and configuration of the vibration part including the dielectric layer and the pair of electrode layers (the upper electrode layer and the lower electrode layer) sandwiching the dielectric layer that vibrate due to the thickness longitudinal vibration. Come. For this reason, the material of the vibration part, the film thickness, and its configuration are adjusted in accordance with the frequency of the signal to be used so that the frequency of the signal is located between the adjacent peaks of the phase characteristics. The density of the dielectric layer is adjusted to be larger than that of the upper electrode layer.

また、本発明の可変容量素子は、上記構成において、前記誘電体層がチタン酸バリウムストロンチウムであり、前記上部電極層がアルミニウムであることを特徴とするものである。   In the variable capacitance element of the invention, the dielectric layer is barium strontium titanate and the upper electrode layer is aluminum.

本発明の可変容量素子は、下部電極層と、上部電極層と、下部電極層と上部電極層とに上下から挟まれ、上部電極層の密度に比べ大きい密度を有する誘電体層とを含み、下部電極層と上部電極層とへの電圧印加により生じるインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有するとともに、その隣合うピークの間に信号の周波数が位置するものである。通常、電極層の密度は誘電体層の密度に比べ高い。これに対して、本発明の可変容量素子は、誘電体層の密度が、上部電極層の密度の比べて大きくなるようしたことから、振動部全体の固有音響インピーダンスを小さくすることができるので、信号周波数を大きくしていったときに現れるピークの周波数(以下、ピーク周波数という。)のうち、最初に現れるピークの周波数(以下、基本ピーク周波数という。)を高くすることができる。また、振動部全体の固有音響インピーダンスを小さくすることができるので、上部電極層および下部電極層に電圧を印加した場合に、電圧を印加しない場合の位相特性に比べて、低い位相特性を有する周波数幅(以下、バンド幅という。)を広くすることができる。このため、本発明の可変容量素子において、基本ピーク周波数を使用信号周波数より高くすることで、Q値の低下を抑制することができる。また、基本ピーク周波数が使用信号周波数よりも小さい場合であっても、バンド幅が広いので、その隣合うピークの間に信号の周波数を位置させることが容易となる。その結果、広い周波数範囲において電圧印加によるQ値の低下を抑制した可変容量素子を提供できる。また、このような可変容量素子を用いることにより、挿入損失、位相特性を低減した可変フィルタなどに適用することが可能となる。   The variable capacitance element of the present invention includes a lower electrode layer, an upper electrode layer, a dielectric layer sandwiched between the lower electrode layer and the upper electrode layer from above and below and having a density larger than that of the upper electrode layer, The phase characteristic of impedance generated by applying voltage to the lower electrode layer and upper electrode layer has a periodic peak corresponding to the frequency of the input / output signal, and the signal frequency is located between the adjacent peaks. To do. Usually, the density of the electrode layer is higher than the density of the dielectric layer. On the other hand, since the variable capacitance element of the present invention is configured such that the density of the dielectric layer is larger than the density of the upper electrode layer, the specific acoustic impedance of the entire vibration part can be reduced. Of the peak frequencies that appear when the signal frequency is increased (hereinafter referred to as peak frequencies), the peak frequency that appears first (hereinafter referred to as the basic peak frequency) can be increased. In addition, since the specific acoustic impedance of the entire vibration part can be reduced, when a voltage is applied to the upper electrode layer and the lower electrode layer, a frequency having a low phase characteristic compared to the phase characteristic when no voltage is applied. The width (hereinafter referred to as the band width) can be increased. For this reason, in the variable capacitance element of the present invention, the Q value can be prevented from lowering by making the basic peak frequency higher than the use signal frequency. Even when the basic peak frequency is smaller than the used signal frequency, the bandwidth is wide, so that it is easy to position the frequency of the signal between the adjacent peaks. As a result, it is possible to provide a variable capacitance element that suppresses a decrease in Q value due to voltage application in a wide frequency range. Further, by using such a variable capacitance element, it can be applied to a variable filter or the like with reduced insertion loss and phase characteristics.

なお、理由は未だ明らかではないが、誘電体層に比べ下部電極層の密度を低くした場合には、上部電極層の密度を低くした場合に比べ、基本ピーク周波数を高くする効果及びバンド幅を広くする効果が共に著しく劣るものとなった。このため、誘電体層の密度を上部電極層に比べ大きくすることにより始めて、基本ピーク周波数を高くする効果及びバンド幅を広くする効果を奏することができる。   Although the reason is not yet clear, when the density of the lower electrode layer is made lower than that of the dielectric layer, the effect of increasing the basic peak frequency and the bandwidth are reduced compared to the case where the density of the upper electrode layer is made lower. Both effects of widening were significantly inferior. For this reason, the effect of raising the fundamental peak frequency and the effect of widening the bandwidth can be exhibited only by increasing the density of the dielectric layer compared to the upper electrode layer.

まとめると、本発明の可変容量素子によれば、誘電体層が、上部電極層の密度に比べ大きい密度を有することから、基本ピーク周波数が高く、バンド幅が広いものとなり、広範な使用周波数において、電圧印加によるQ値の低下を抑制したものとすることができる。なお、以下、基本ピーク周波数と次に現れるピークの周波数との間のバンド幅を基本バンド幅という。   In summary, according to the variable capacitance element of the present invention, the dielectric layer has a higher density than that of the upper electrode layer, so that the basic peak frequency is high and the bandwidth is wide. Further, it is possible to suppress a decrease in Q value due to voltage application. Hereinafter, the bandwidth between the basic peak frequency and the next peak frequency is referred to as the basic bandwidth.

ここで、図3に示す、携帯電話等で使用される1.7GHz近辺の周波数におけるインピーダンスの位相特性を表わす線図を例に、基本ピーク周波数と基本バンド幅についてさらに詳しく説明する。   Here, the basic peak frequency and the basic bandwidth will be described in more detail with reference to an example of a diagram showing a phase characteristic of impedance at a frequency near 1.7 GHz used in a mobile phone or the like shown in FIG.

直流電圧印加により圧電性が大きくなると、印加した高周波信号によって誘電体層の厚み縦振動が励振されて、厚み縦の基本振動あるいは高調波などに基づいた共振特性が発現する。このとき共振周波数は、振動部の材料,膜厚とその構成によって決まってくる。これらは、可変容量素子の構造が、図4に示すような平行平板(Overlay)型容量素子で、支持基板1上に誘電体層3と誘電体層3の厚み方向の一方の主面に設けられ下部電極層2と、誘電体層3の厚み方向の他方の主面に設けられた上部電極層4と、を含むものであることを想定している。   When the piezoelectricity is increased by applying a DC voltage, the applied high-frequency signal excites the thickness longitudinal vibration of the dielectric layer, and resonance characteristics based on the longitudinal vibration or harmonics of the thickness are developed. At this time, the resonance frequency is determined by the material, film thickness, and configuration of the vibration part. These are variable-capacitance element structures as shown in FIG. 4 which are provided on one main surface in the thickness direction of the dielectric layer 3 and the dielectric layer 3 on the support substrate 1. The lower electrode layer 2 and the upper electrode layer 4 provided on the other main surface in the thickness direction of the dielectric layer 3 are assumed to be included.

この構造における振動モードは、厚み縦振動モードが主となり、この振動モードに対する基本ピーク周波数fは、誘電体層の厚み、誘電体層を挟む電極層2,4の厚み、各層を構成する材料の音速および音響インピーダンスなどによって決定される。電極層2,4を含めた振動部を構成する全厚みをt、振動部を伝播する音波の実効的な音速をVとしたとき、f=V/2t、高次のピーク周波数fにおいては、f=nV/2t(n=1,3,5・・・)で概略的には決定される。この実効的な音速とは、各層ごとの材料によって異なる音速を振動部全体でみたときの平均的な音速を指す。ピーク周波数は、位相極大点を指し、電圧を印加すればするほど容量の変化に応じて大きくなり、位相特性が−90°近傍の値からゼロに近づくものである。また、バンド幅は、ピークとその隣りに位置するピークとの間の周波数において、図3に示すように、電圧印加後の位相特性(細線)が電圧印加前の位相特性(太線)以下となる領域を指す。バンド幅が広ければ広いほど、Q値の、電圧印加後に共振の影響を受けない領域が増えることとなり好ましい。 The vibration mode in this structure is mainly the thickness longitudinal vibration mode, and the fundamental peak frequency f 1 for this vibration mode is the thickness of the dielectric layer, the thickness of the electrode layers 2 and 4 sandwiching the dielectric layer, and the material constituting each layer. Determined by the speed of sound and the acoustic impedance. When the total thickness constituting the vibrating part including the electrode layers 2 and 4 is t, and the effective sound velocity of the sound wave propagating through the vibrating part is V, f 1 = V / 2t, and the higher order peak frequency f n Is roughly determined by f n = nV / 2t (n = 1, 3, 5...). This effective sound speed refers to the average sound speed when the sound speed that varies depending on the material of each layer is viewed in the entire vibration part. The peak frequency indicates the phase maximum point, and the more the voltage is applied, the greater the capacitance changes, and the phase characteristic approaches zero from the value near −90 °. Further, as shown in FIG. 3, the bandwidth has a phase characteristic (thin line) after voltage application equal to or less than the phase characteristic (thick line) before voltage application at a frequency between the peak and the peak located next to the peak. Refers to an area. The wider the bandwidth, the more the Q value region that is not affected by resonance after voltage application is increased.

ここで、図5,図6に、上部電極層の密度を誘電体層の密度に対して変化させたときの基本ピーク周波数および基本バンド幅の変化を、誘電体層を圧電体層として扱って一次元シミュレーションした結果を線図で示す。図5において、横軸は誘電体層に対する上部電極層の密度比(単位:無次元)を、縦軸は基本ピーク周波数(単位:GHz)を示している。また、図6において、横軸は誘電体層に対する上部電極層の密度比(単位:無次元)を、縦軸は基本バンド幅(単位:GHz)を示している。   Here, FIGS. 5 and 6 show changes in the basic peak frequency and the basic bandwidth when the density of the upper electrode layer is changed with respect to the density of the dielectric layer, and the dielectric layer is treated as a piezoelectric layer. The result of one-dimensional simulation is shown by a diagram. In FIG. 5, the horizontal axis represents the density ratio of the upper electrode layer to the dielectric layer (unit: dimensionless), and the vertical axis represents the basic peak frequency (unit: GHz). In FIG. 6, the horizontal axis represents the density ratio (unit: dimensionless) of the upper electrode layer to the dielectric layer, and the vertical axis represents the basic bandwidth (unit: GHz).

図5および図6から明らかなように、誘電体層に対する上部電極層の密度比を小さくすることにより、飛躍的に基本ピーク周波数を高くし、かつ基本バンド幅を大きくすることができる。   As apparent from FIGS. 5 and 6, by reducing the density ratio of the upper electrode layer to the dielectric layer, the fundamental peak frequency can be dramatically increased and the fundamental bandwidth can be greatly increased.

このように、誘電体層に対する上部電極層の密度の大きさを小さくする、すなわち誘電体層の密度を、上部電極層の密度に比べて小さくすることで、広範な周波数範囲において、電圧印加によるQ値の低下を抑制した可変容量素子を提供できるので、誘電体層の材料や膜厚等を、チューナビリティ,Q値等に着目して選択することができるようになり、設計の自由度が高まり、その結果、高性能の可変容量素子を提供することができる。   Thus, by reducing the size of the density of the upper electrode layer relative to the dielectric layer, that is, by making the density of the dielectric layer smaller than the density of the upper electrode layer, it is possible to apply voltage in a wide frequency range. Since it is possible to provide a variable capacitance element that suppresses a decrease in the Q value, the material and film thickness of the dielectric layer can be selected by paying attention to the tunability, the Q value, etc. As a result, a high-performance variable capacitor can be provided.

これまでは、特に高いQ値をもった可変容量素子を得るためには、誘電体層の材料系、組成、膜質、厚みおよび電極材料やその厚みなどを適切に組み合わせなければならならず、その構成は限られていた。また、容量を可変させるため電圧を印加すると、圧電性による共振が生じ、電圧印加後のQ値はその共振の影響を受け、大きく低下するという課題があった。また、たとえ電圧印加後のQ値が低下しない周波数領域になるように各層の材料,厚み等を設定したとしても、その使用周波数範囲は限られていた。しかし、本発明により、使用周波数が隣合うピーク間に位置するように設定することが容易となり、設計の自由度が高まるとともに、印加電圧にかかわらず、広い周波数範囲で高いQ値を得ることが可能となった。   Until now, in order to obtain a variable capacitance element having a particularly high Q value, the material system, composition, film quality, thickness, and electrode material and thickness of the dielectric layer must be appropriately combined. Configuration was limited. In addition, when a voltage is applied to change the capacitance, resonance due to piezoelectricity occurs, and the Q value after the voltage application is affected by the resonance, and there is a problem that it is greatly reduced. Further, even if the material, thickness, etc. of each layer are set so that the Q value after voltage application does not decrease, the frequency range of use is limited. However, according to the present invention, it becomes easy to set the use frequency to be located between adjacent peaks, the degree of freedom of design is increased, and a high Q value can be obtained in a wide frequency range regardless of the applied voltage. It has become possible.

ここで、特に、誘電体層がチタン酸バリウムストロンチウムのときには、誘電損失が低いのでQ値が高く、かつ容量可変率の大きいものとなる。また、上部電極層がアルミニウムであるときには、低抵抗で密度が低いことから、電極としての損失が少ないのでQ値が高く、かつ基本ピーク周波数を高くし、基本バンド幅を広くすることができるものとなる。   Here, in particular, when the dielectric layer is barium strontium titanate, the dielectric loss is low, so that the Q value is high and the capacitance variable ratio is large. Also, when the upper electrode layer is made of aluminum, the resistance is low and the density is low, so the loss as an electrode is small, so the Q value is high, the basic peak frequency can be increased, and the basic bandwidth can be widened. It becomes.

以下、本発明を実施するための最良の形態について図面を参照しつつ詳細に説明する。   The best mode for carrying out the present invention will be described below in detail with reference to the drawings.

図7は本発明の可変容量素子の実施の形態の一例を示す断面図である。   FIG. 7 is a cross-sectional view showing an example of an embodiment of the variable capacitance element of the present invention.

図7において、1は支持基板であり、2は下部電極層であり、3は誘電体層であり、4は上部電極層であり、上部電極A層4Aと,上部電極B層4Bとを含む。5は絶縁層であり、6は保護層であり、7A,7Bは端子電極層であり、8は半田拡散防止層であり、9A,9Bは半田端子である。なお、容量形成領域は、誘電体層3を下部電極層2と上部電極層4Aとで挟持している対向部分である。このような高誘電率薄膜を用いた容量形成領域の構造は、可変容量素子に限ったものではなく、デカップリングコンデンサやDRAMなどの薄膜コンデンサにも適用されるものである。使用周波数範囲としては、例えば、携帯電話で使用される周波数1.7〜2.1GHzが挙げられ、この範囲で電圧印加によるQ値が低下しないことが好ましい。   In FIG. 7, 1 is a support substrate, 2 is a lower electrode layer, 3 is a dielectric layer, 4 is an upper electrode layer, and includes an upper electrode A layer 4A and an upper electrode B layer 4B. . 5 is an insulating layer, 6 is a protective layer, 7A and 7B are terminal electrode layers, 8 is a solder diffusion preventing layer, and 9A and 9B are solder terminals. The capacitance forming region is a facing portion where the dielectric layer 3 is sandwiched between the lower electrode layer 2 and the upper electrode layer 4A. The structure of the capacitance forming region using such a high dielectric constant thin film is not limited to a variable capacitance element, but can be applied to a thin film capacitor such as a decoupling capacitor or a DRAM. As a use frequency range, the frequency 1.7-2.1 GHz used with a mobile telephone is mentioned, for example, It is preferable that Q value by voltage application does not fall in this range.

ここで、上部電極A層4Aまたは上部電極A層4A,上部電極B層4Bと下部電極層2とへの電圧印加により生じる可変容量素子のインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有する。このピークは、位相極大点を指し、印加される電圧が大きくなるほど容量の変化に応じて大きくなり、位相特性が−90°近傍の値からゼロに近づくものである。また、ピーク周期は、隣り合う2つのピーク周波数をそれぞれfa,fbとしたときに|fa―fb|がおおよそ0.1GHz以上1GHz以下の間隔にある。なお、この周期性は実施例から求めた概算であり、ノイズのピークと区別するために説明した。   Here, the phase characteristic of the impedance of the variable capacitance element caused by voltage application to the upper electrode A layer 4A or the upper electrode A layer 4A, the upper electrode B layer 4B, and the lower electrode layer 2 depends on the frequency of the input and output signals. It has a corresponding periodic peak. This peak indicates the phase maximum point, and the larger the applied voltage, the greater the change in capacitance, and the phase characteristic approaches zero from a value in the vicinity of −90 °. The peak period is such that | fa−fb | is approximately 0.1 GHz to 1 GHz when two adjacent peak frequencies are fa and fb, respectively. Note that this periodicity is an approximation obtained from the example, and has been described in order to distinguish it from noise peaks.

本発明の可変容量素子によれば、誘電体層3の密度が上部電極層4の密度に比べ大きいことから、インピーダンスの位相特性が周期的なピークを有する場合であっても、この位相特性の基本ピーク周波数を高周波化させ、バンド幅を広くさせることができるので、広い周波数範囲で位相特性に影響されることなく、電圧印加前後でQ値の劣化のないものとすることができる。   According to the variable capacitance element of the present invention, since the density of the dielectric layer 3 is larger than the density of the upper electrode layer 4, even if the phase characteristic of the impedance has a periodic peak, Since the basic peak frequency can be increased and the bandwidth can be increased, the Q value can be prevented from being deteriorated before and after voltage application without being influenced by the phase characteristics in a wide frequency range.

<基板>
支持基板1は、Al,MgO,LaAlO,SrTiO,Si基板上にSiOを積層したもの(SiO/Si),などが使用可能であり、基体1上に形成する誘電体層3の表面が平滑になるために、十分な平坦度を保有していることが好ましい。絶縁性を有するものであれば特に材料を限定するものではないが、厚み縦振動を基板厚みによって励振しないような構成となるよう考慮する必要がある。
<Board>
Supporting substrate 1, Al 2 O 3, MgO, LaAlO 3, SrTiO 3, the Si substrate obtained by laminating SiO 2 (SiO 2 / Si) , is such as can be used, a dielectric formed on the substrate 1 In order to make the surface of the layer 3 smooth, it is preferable to have sufficient flatness. The material is not particularly limited as long as it has an insulating property, but it is necessary to consider that the thickness longitudinal vibration is not excited by the substrate thickness.

<下部電極層>
この支持基板1上に、下部電極層2が形成されている。下部電極層2を構成する導体材料としては、高Q値化のために、抵抗の小さな金属を用いる必要があり、銅、アルミニウム、金、銀などが挙げられるが、その上に高誘電率薄膜である誘電体層3を形成する過程において、高温の熱履歴を伴うとき、高誘電率薄膜に拡散したり、反応したりしてリーク電流が増大するといった問題が発生する可能性がある。したがって、反応や拡散を生じにくい白金、パラジウムなどを用いることが望ましい。膜厚は薄くした方が、基本ピーク周波数が高くなるため、使用周波数においてその影響を排除することが可能となり好ましいが、薄くすると高抵抗な材料においては電極による損失が増大することとなり、そもそもの電圧印加前のQ値が低いといった問題が発生するため、両者を考慮して設定する必要がある。これらは、スパッタ法、真空蒸着法などの気相合成法により作製して得られ、フォトレジストをマスクとしたとドライエッチングとにより加工される。
<Lower electrode layer>
A lower electrode layer 2 is formed on the support substrate 1. As a conductor material constituting the lower electrode layer 2, it is necessary to use a metal having a low resistance in order to increase the Q value, and examples thereof include copper, aluminum, gold, and silver. In the process of forming the dielectric layer 3, when a high temperature thermal history is involved, there is a possibility that a leakage current increases due to diffusion or reaction in the high dielectric constant thin film. Therefore, it is desirable to use platinum, palladium, or the like that hardly causes reaction or diffusion. The thinner the film thickness, the higher the basic peak frequency, so it is possible to eliminate the effect at the operating frequency, but it is preferable to reduce the film thickness. Since the problem that the Q value before voltage application is low occurs, it is necessary to set it in consideration of both. These are produced by vapor phase synthesis methods such as sputtering and vacuum deposition, and are processed by dry etching when a photoresist is used as a mask.

なお、外部回路との接続を容易にするために、下部電極層2を半田端子9Aが形成される容量形成領域の外側まで延ばして形成することが望ましい。また、半田端子9A,9Bの高さを揃えるために、半田端子9Bが形成される位置において、下部電極層2と同じ材料を用いて同じ厚みで、下部電極層2と絶縁された導体層を形成しておくことが望ましい。   In order to facilitate connection with an external circuit, it is desirable to form the lower electrode layer 2 by extending to the outside of the capacitance forming region where the solder terminals 9A are formed. Further, in order to make the heights of the solder terminals 9A and 9B uniform, a conductor layer insulated from the lower electrode layer 2 with the same thickness using the same material as the lower electrode layer 2 at the position where the solder terminal 9B is formed. It is desirable to form it.

<誘電体層>
誘電体層3の材料としては、高い誘電率を持つものが好ましく、しかも、印加電圧により、その誘電率が大きく変化し得る誘電体材料、例えばBaTiO、SrTiO、(Ba,Sr)TiOなどのペロブスカイト型酸化物が挙げられる。特に、チタン酸バリウムストロンチウムを用いると、誘電損失が低いのでQ値が高く、かつ容量可変率の大きいものとなるので好ましい。
<Dielectric layer>
The material of the dielectric layer 3 is preferably a material having a high dielectric constant, and a dielectric material whose dielectric constant can be largely changed by an applied voltage, for example, BaTiO 3 , SrTiO 3 , (Ba, Sr) TiO 3. And perovskite oxides. In particular, use of barium strontium titanate is preferable because the dielectric loss is low and the Q value is high and the capacitance variable ratio is large.

ここで、誘電体層3は、もともと圧電性を有し、直流電圧および高周波信号の印加によりその圧電性が強められるような材料でもよいし、もともとは圧電性を有しないが、直流電圧の印加または直流電圧および高周波信号の印加によりその圧電性が発現するような材料でもよく、要は直流電圧および高周波信号を印加した状態で圧電性を示す材料であればよい。この圧電性により誘電体層3が音響波を発するものとなる。   Here, the dielectric layer 3 may be made of a material that originally has piezoelectricity and whose piezoelectricity is enhanced by application of a DC voltage and a high-frequency signal, or originally has no piezoelectricity but is applied with a DC voltage. Alternatively, a material whose piezoelectricity is manifested by application of a DC voltage and a high-frequency signal may be used as long as the material exhibits piezoelectricity in a state where a DC voltage and a high-frequency signal are applied. Due to this piezoelectricity, the dielectric layer 3 emits an acoustic wave.

このような材料からなる誘電体層3は、ゾルゲル法等の溶液法やスパッタ法やCVD法、レーザーアブレーション法、MBE(Molecular Beam Epitaxy)法などの気相合成法等薄膜作製手法により形成することができる。誘電体層3は、例えば、下部電極層2の表面を覆うように形成され、その後、少なくとも容量形成領域を除いてウエットエッチングまたはドライエッチングにより除去される。誘電体層3の膜厚は、薄いほど基本ピーク周波数が高くなるため、使用周波数においてその影響を排除することができるため好ましく、また、薄ければ薄いほど電界強度が大きくなるため、高チューナビリティ特性が得られるという利点がある。一方で、膜厚が薄い場合には、リーク電流が増大したり、実効比誘電率が低下するといった問題が発生するため、適宜膜厚を設定する必要がある。   The dielectric layer 3 made of such a material is formed by a thin film manufacturing method such as a solution method such as a sol-gel method, a sputtering method, a CVD method, a laser ablation method, or a vapor phase synthesis method such as an MBE (Molecular Beam Epitaxy) method. Can do. The dielectric layer 3 is formed, for example, so as to cover the surface of the lower electrode layer 2, and then removed by wet etching or dry etching except at least the capacitance forming region. The thinner the dielectric layer 3 is, the higher the fundamental peak frequency is, so that the influence can be eliminated at the operating frequency, and the thinner the dielectric layer 3, the higher the electric field strength. There is an advantage that characteristics can be obtained. On the other hand, when the film thickness is small, problems such as an increase in leakage current and a decrease in effective relative dielectric constant occur, so it is necessary to set the film thickness appropriately.

<上部電極A層>
上部電極A層4Aを構成する導体材料として、密度が誘電体層3より小さいことが求められる。これは、誘電体層3の密度に依存するが、例えば、密度が低いAl,Mg,Tiなどが挙げられる。特にAl(アルミニウム)を用いたときには、低抵抗で密度が低いことから、電極としての損失が少ないのでQ値が高く、かつ基本ピーク周波数を高くすることができるので好ましい。ただし、これらの材料に限るものではなく、本来密度の高い材料を用いて、例えば成膜時の圧力を低くするなどして、形成方法などにより密度の低い層を構成してもよい。このような材料が誘電体層3直上に用いられていればよく、これ以外の材料と組み合わせて別の導電材料を順次積層することは可能である。厚みについては、高Q化のために下部電極層2と同様に設定されるが、後述する上部電極B層4Bと一体で考慮すればよい。
<Upper electrode A layer>
As a conductive material constituting the upper electrode A layer 4A, the density is required to be smaller than that of the dielectric layer 3. This depends on the density of the dielectric layer 3, and examples thereof include Al, Mg, Ti having a low density. In particular, when Al (aluminum) is used, it is preferable because the resistance is low and the density is low, and the loss as an electrode is small, so that the Q value is high and the fundamental peak frequency can be increased. However, the material is not limited to these materials, and a layer having a low density may be formed by a forming method or the like by using a material having a high original density, for example, by reducing a pressure during film formation. It is sufficient that such a material is used immediately above the dielectric layer 3, and it is possible to sequentially stack other conductive materials in combination with other materials. The thickness is set in the same manner as the lower electrode layer 2 in order to increase the Q, but it may be considered as an integral part with the upper electrode B layer 4B described later.

このように、上部電極A層4Aの密度が、誘電体層3の密度に比べて小さいものとすることにより、基本ピーク周波数を高くし、かつ基本バンド幅を大きくすることができる。このため、使用周波数範囲において、電圧印加によるQ値の低下がない周波数範囲とすることが容易となる。すなわち、誘電体層3に対する上部電極A層4Aの密度の大きさを小さくすることで、広範な周波数範囲において、電圧印加によるQ値の低下を抑制した可変容量素子を提供できるので、誘電体層3を、チューナビリティ,Q値等に着目して選択することができるようになり、誘電体層3の材料としての自由度が高まり、その結果、高性能の可変容量素子を提供することができる。   Thus, by setting the density of the upper electrode A layer 4A to be lower than the density of the dielectric layer 3, the basic peak frequency can be increased and the basic bandwidth can be increased. For this reason, it becomes easy to make it the frequency range which does not fall in Q value by voltage application in the use frequency range. That is, by reducing the density of the upper electrode A layer 4A relative to the dielectric layer 3, it is possible to provide a variable capacitance element that suppresses a decrease in Q value due to voltage application in a wide frequency range. 3 can be selected by paying attention to tunability, Q value, etc., and the degree of freedom as a material of the dielectric layer 3 is increased. As a result, a high-performance variable capacitance element can be provided. .

また、図7に示す通り、下部電極層2の上面内に誘電体層3が配置され、誘電体層3の上面内に上部電極A層4Aが配置されていることが好ましい。この場合には、上部電極A層4Aを含めた下部電極層2、誘電体層3を同一バッチで、大気に曝すことなく形成し、上部に位置する層から順次所望の形状にパターニングすることができるので、各層の界面における異物や油脂などの余分な付着を防ぐことができ、密着性が改善され、水分の侵入などを防止することができる。このため、耐湿性を大幅に改善することができ、安定した特性を生み出すことが可能となる。   In addition, as shown in FIG. 7, it is preferable that the dielectric layer 3 is disposed in the upper surface of the lower electrode layer 2, and the upper electrode A layer 4 </ b> A is disposed in the upper surface of the dielectric layer 3. In this case, the lower electrode layer 2 including the upper electrode A layer 4A and the dielectric layer 3 can be formed in the same batch without being exposed to the atmosphere, and sequentially patterned from the upper layer to a desired shape. Therefore, it is possible to prevent extraneous adhesion of foreign matters, oils and fats at the interface of each layer, improve adhesion, and prevent moisture from entering. For this reason, moisture resistance can be significantly improved, and stable characteristics can be produced.

<絶縁層>
絶縁層5はこれらの構造を全て覆うように成膜され、上部電極B層4Bと下部電極層2との絶縁の確保および両者間に発生する寄生容量を小さくするために必要である。絶縁層5の材料としては、BCB(ベンゾシクロブテン)やポリイミドなどの有機材料やSiO,Siなどの無機材料で、絶縁性を有し、寄生容量を小さくするために低誘電率であるほうが望ましい。これらの材料からなる絶縁層5の成膜方法は、複雑な立体形状を持つ下地に対しても比較的均一な膜厚が得られるCVD(Chemical Vapor Deposition)法が好ましい。また、絶縁層5には、後から形成する上部電極B層4Bを上部電極A層4Aに電気的に接続するために、フォトレジストをマスクとしたドライエッチングにより上部電極A層4A直上に開口部を形成することが好ましい。また、容量形成領域の外側に延びる、半田端子9A形成位置の下部電極層2の一部及び半田端子9B形成位置の導電層の上面を内部に露出させる開口部も同時に形成することが望ましい。
<Insulating layer>
The insulating layer 5 is formed so as to cover all of these structures, and is necessary to ensure insulation between the upper electrode B layer 4B and the lower electrode layer 2 and to reduce the parasitic capacitance generated therebetween. The insulating layer 5 is made of an organic material such as BCB (benzocyclobutene) or polyimide, or an inorganic material such as SiO 2 or Si 3 N 4 , and has a low dielectric constant in order to reduce the parasitic capacitance. Is desirable. The film forming method of the insulating layer 5 made of these materials is preferably a CVD (Chemical Vapor Deposition) method that can obtain a relatively uniform film thickness even on a base having a complicated three-dimensional shape. The insulating layer 5 has an opening directly above the upper electrode A layer 4A by dry etching using a photoresist as a mask in order to electrically connect the upper electrode B layer 4B to be formed later to the upper electrode A layer 4A. Is preferably formed. In addition, it is desirable to simultaneously form a part of the lower electrode layer 2 at the position where the solder terminal 9A is formed and an upper surface of the conductive layer where the solder terminal 9B is formed that extend outside the capacitance forming region.

<上部電極B層>
次いで、上部電極B層4Bを形成する。上部電極B層4Bは、絶縁層5の開口部に露出する上部電極A層4Aと一方の端子電極層7Bとを接続するものである。材料としては、密度が誘電体層3より小さいことが好ましいが、本発明の実施においては、少なくともこのような材料が誘電体層3直上の上部電極A層4Aに用いられていればよく、上部電極B層4Bにおいては、これ以外の材料と組み合わせた積層構成としてもかまわない。例えば、Au,Cuなどの低抵抗な金属を用いてもよく、この場合には電極による抵抗を小さくすることができるので、損失の小さい可変容量素子を提供できるので好ましい。また、絶縁層5との密着性を考慮して、Ti、Niなどの密着層を使用することは、上部電極B層4Bの抵抗を大きく増大させず、音響的質量負荷が小さい範囲内で差し支えない。
<Upper electrode B layer>
Next, the upper electrode B layer 4B is formed. The upper electrode B layer 4B connects the upper electrode A layer 4A exposed at the opening of the insulating layer 5 and one terminal electrode layer 7B. As a material, the density is preferably smaller than that of the dielectric layer 3. However, in the practice of the present invention, it is sufficient that at least such a material is used for the upper electrode A layer 4A immediately above the dielectric layer 3. The electrode B layer 4B may have a laminated structure combined with other materials. For example, a low-resistance metal such as Au or Cu may be used. In this case, the resistance due to the electrode can be reduced, so that a variable capacitance element with low loss can be provided, which is preferable. In consideration of adhesion to the insulating layer 5, the use of an adhesion layer such as Ti or Ni does not increase the resistance of the upper electrode B layer 4 </ b> B, and may be within a range where the acoustic mass load is small. Absent.

<端子電極層>
次に、端子電極層7A,7Bを半田端子9A形成位置における下部電極層2の上および半田端子9B形成位置に形成された導電層の上に形成する。端子電極層7A,7Bは、導電性を有する材料であれば特に限定はないが、上部電極B層4Bをパターニングする際に同時に形成されるように、上部電極B層4Bと同時に、同一材料で形成することが望ましい。この場合には、上部電極B層4Bの一部に端子電極層7Bの機能を持たせることとなる。
<Terminal electrode layer>
Next, the terminal electrode layers 7A and 7B are formed on the lower electrode layer 2 at the solder terminal 9A forming position and on the conductive layer formed at the solder terminal 9B forming position. The terminal electrode layers 7A and 7B are not particularly limited as long as they are conductive materials. However, the terminal electrode layers 7A and 7B are made of the same material at the same time as the upper electrode B layer 4B so as to be formed simultaneously with the patterning of the upper electrode B layer 4B. It is desirable to form. In this case, a part of the upper electrode B layer 4B has the function of the terminal electrode layer 7B.

<保護層>
次に、これらの構造全体を覆うように保護層6を形成する。保護層6は、端子電極層7A,7Bの一部を露出するように形成される。保護層6は、素子を外部から機械的に保護するほか、湿度や酸素との化学反応による素子材料の劣化や、ゴミなどの異物の付着による汚染、実装時の破損による劣化、薬品等による汚染、酸化等から保護する。材料としては、耐熱性が高く、段差に対する被覆性に優れたものが良く、振動を不要に励振することがないように考慮する必要がある。具体的には、ポリイミドやBCBなど有機系の熱硬化材料もしくは光硬化材料が用いることができる。
<Protective layer>
Next, the protective layer 6 is formed so as to cover the entire structure. The protective layer 6 is formed so as to expose part of the terminal electrode layers 7A and 7B. The protective layer 6 mechanically protects the device from the outside, degrades the material of the device due to chemical reaction with humidity and oxygen, contamination due to foreign matters such as dust, degradation due to breakage during mounting, contamination due to chemicals, etc. Protect from oxidation, etc. As a material, a material having high heat resistance and excellent coverage with respect to a step is good, and it is necessary to consider so that vibration is not unnecessarily excited. Specifically, an organic thermosetting material such as polyimide or BCB or a photocuring material can be used.

<端子>
半田拡散防止層8は、保護層6に露出する端子電極層7A,7B上に配置され、半田端子9A,9B形成の際のリフローや実装の際に、電極層2,4A,4B,7A,7Bへの半田の拡散を防止するために形成される。材料としては、Niが好適である。また、半田拡散防止層8の表面には、半田濡れ性を向上させるために、半田濡れ性の高いAu,Cuなどを0.1μm程度形成する場合もある。最後に、この上に半田端子9A,9Bを形成する。これは、実装を容易にするために設けるものであり、半田ペーストを印刷後、リフローを行い形成する。
<Terminal>
The solder diffusion preventing layer 8 is disposed on the terminal electrode layers 7A and 7B exposed to the protective layer 6, and the electrode layers 2, 4A, 4B, 7A, and the like are formed during reflow and mounting when forming the solder terminals 9A and 9B. It is formed to prevent the diffusion of solder to 7B. Ni is suitable as the material. Further, on the surface of the solder diffusion preventing layer 8, in order to improve the solder wettability, Au, Cu or the like having a high solder wettability may be formed to about 0.1 μm. Finally, solder terminals 9A and 9B are formed thereon. This is provided to facilitate mounting, and is formed by reflowing after printing the solder paste.

<評価>
このように作製した可変容量素子の実際のインピーダンス測定は、例えば、評価する可変容量素子をセットしたテストフィクスチャー(Agilent社製、型番16197A)とインピーダンスアナライザー(Agilent社製、型番E4991A)とを接続して、可変容量素子に高周波信号を入力して測定すればよい。また、誘電体層3、上部電極層4の密度は、例えばラザフォード後方散乱分析(RBS)により測定すれば良い。
<Evaluation>
The actual impedance measurement of the variable capacitance element manufactured in this way is performed by, for example, connecting a test fixture (Agilent, model number 16197A) with a variable capacitance element to be evaluated and an impedance analyzer (Agilent, model number E4991A). Then, measurement may be performed by inputting a high frequency signal to the variable capacitance element. The densities of the dielectric layer 3 and the upper electrode layer 4 may be measured by, for example, Rutherford backscattering analysis (RBS).

<まとめ>
以上のような本発明の可変容量素子は、下部電極層と、上部電極層と、下部電極層と上部電極層とに上下から挟まれ、上部電極層の密度に比べ大きい密度を有する誘電体層とを含み、下部電極層と上部電極層とへの電圧印加により生じるインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有するとともに、その隣合うピークの間に信号の周波数が位置することを特徴とする。このような構成により、可変容量素子の、基本ピーク周波数を高周波側にシフトさせることができるとともに、基本バンド幅を広くすることができるので、直流電圧の印加後であっても、Q値が共振の影響をうけない周波数範囲を広くすることができる。このような構成の可変容量素子を、高周波部品の共振回路の一部(LC共振回路の容量成分)として用いたり、また、この共振回路を結合する容量成分として用いたりすることができる。また、電圧制御型高周波共振回路部品や、その共振回路の複合部品である電圧制御型高周波フィルタ、電圧制御型整合回路素子および電圧制御型薄膜アンテナ共用器などの高周波部品に適用が可能である。
<Summary>
The variable capacitance element of the present invention as described above is a dielectric layer sandwiched from above and below by a lower electrode layer, an upper electrode layer, a lower electrode layer and an upper electrode layer, and having a density larger than that of the upper electrode layer. The phase characteristic of the impedance generated by applying voltage to the lower electrode layer and the upper electrode layer has a periodic peak corresponding to the frequency of the input / output signal, and a signal between the adjacent peaks. The frequency is located. With such a configuration, the basic peak frequency of the variable capacitance element can be shifted to the high frequency side, and the basic bandwidth can be widened, so that the Q value resonates even after the DC voltage is applied. The frequency range that is not affected by can be widened. The variable capacitance element having such a configuration can be used as a part of the resonance circuit of the high-frequency component (capacitance component of the LC resonance circuit) or as a capacitance component for coupling the resonance circuit. Further, the present invention can be applied to high-frequency components such as a voltage-controlled high-frequency resonant circuit component, a voltage-controlled high-frequency filter, a voltage-controlled matching circuit element, and a voltage-controlled thin-film antenna duplexer that are composite components of the resonant circuit.

なお、下部電極層2と誘電体層3との密度,音速,音響インピーダンスの関係を変化させて確認した結果、上部電極層2と誘電体層3との密度,音速,音響インピーダンスの関係を変化させた場合に比べて著しく効果の劣るものとなる。この原因は未だ明らかではないが、下部電極層2は支持基板1と接していることが影響しているものと考えられる。このことから、本発明は、振動部の中でも、特に上部電極層4と誘電体層4との密度,音速,音響インピーダンスの関係を変化させることにより始めて広い周波数範囲で高いQ値を得ることが可能となる。   As a result of confirming the relationship between the density, sound velocity, and acoustic impedance between the lower electrode layer 2 and the dielectric layer 3, the relationship between the density, sound velocity, and acoustic impedance between the upper electrode layer 2 and the dielectric layer 3 is changed. The effect is remarkably inferior compared with the case where it is made to. The cause of this is not yet clear, but it is considered that the lower electrode layer 2 is in contact with the support substrate 1. Therefore, the present invention can obtain a high Q value in a wide frequency range only by changing the relationship among the density, sound velocity, and acoustic impedance among the vibrating portion, in particular, the upper electrode layer 4 and the dielectric layer 4. It becomes possible.

本発明の実施例として、図7に示す可変容量素子を参照しつつ、周波数1.9GHz近傍で使用する可変容量素子の各層構成および材料、膜厚を以下のとおり設定し、周波数1.9GHz近傍で共振の影響による周期的な位相の変化を抑制できることを確認した。これは、Q値の低下が抑制できることを意味している。   As an embodiment of the present invention, referring to the variable capacitance element shown in FIG. 7, the layer configuration, material, and film thickness of the variable capacitance element used near the frequency of 1.9 GHz are set as follows, and the frequency is near 1.9 GHz. Thus, it was confirmed that the periodic phase change caused by the resonance can be suppressed. This means that a decrease in the Q value can be suppressed.

支持基板1としてのサファイア基板上に、下部電極層2としてPtを厚さ2μmに、誘電体層3として(Ba0.5Sr0.5)TiOからなるターゲットを用い、厚さ0.3μmに、上部電極A層4Aとして、誘電体層3と上部電極A層4Aとの密度比、音響インピーダンス比、音速比がそれぞれ0.83、1.1、1.4となる導電材料を厚さ0.1μmに、順次スパッタ成膜した。そして、フォトリソグラフィ工程により上部電極A層4A、誘電体層3、下部電極層2を順次それぞれドライエッチング、ウエットエッチングによりパターニング加工した。なお、下部電極層2をパターニング加工する際には、下部電極層2が容量形成領域を超えて半田端子9A形成位置まで延ばして配置されるようにするとともに、半田端子9B形成位置において、下部電極層2と離間して導電層が形成されるようにした。次に、上部電極A層4A,高誘電率の誘電体層3,下部電極層2の上から支持基板1の上面にかけて、プラズマCVD法により非晶質の二酸化珪素からなる絶縁層5を成膜した。続いて全面にレジスト膜を被覆し、フォトリソグラフィによりフォトレジスト膜に矩形状の孔を開口した後、フォトレジスト膜をマスクとして上部電極A層4A上,半田端子9A形成位置の下部電極層2上、および半田端子9B形成位置の導電層上に位置する絶縁層5を反応性イオンエッチングにより選択的に除去した。これにより半田端子9A,9B取り出し用の開口部および上部電極A層4Aに上部電極B層4Bを接続するための開口部が形成された。開口部の形状は矩形状,円形状,多角形状,楕円形状等、適宜設定できる。 On the sapphire substrate as the support substrate 1, a target made of Pt with a thickness of 2 μm as the lower electrode layer 2 and (Ba 0.5 Sr 0.5 ) TiO 3 as the dielectric layer 3 is used and a thickness of 0.3 μm. Further, as the upper electrode A layer 4A, a conductive material having a density ratio, an acoustic impedance ratio, and a sound velocity ratio of the dielectric layer 3 and the upper electrode A layer 4A of 0.83, 1.1, and 1.4, respectively, is formed. Sputter deposition was sequentially performed to 0.1 μm. Then, the upper electrode A layer 4A, the dielectric layer 3, and the lower electrode layer 2 were sequentially patterned by dry etching and wet etching, respectively, by a photolithography process. When patterning the lower electrode layer 2, the lower electrode layer 2 is disposed so as to extend beyond the capacitance forming region to the position where the solder terminal 9A is formed, and at the position where the solder terminal 9B is formed, A conductive layer was formed apart from the layer 2. Next, an insulating layer 5 made of amorphous silicon dioxide is formed by plasma CVD over the upper electrode A layer 4A, the high dielectric constant dielectric layer 3, the lower electrode layer 2 and the upper surface of the support substrate 1. did. Subsequently, the entire surface is covered with a resist film, and a rectangular hole is opened in the photoresist film by photolithography, and then on the upper electrode A layer 4A and the lower electrode layer 2 at the position where the solder terminal 9A is formed using the photoresist film as a mask. The insulating layer 5 located on the conductive layer at the position where the solder terminal 9B is formed was selectively removed by reactive ion etching. Thus, an opening for taking out the solder terminals 9A and 9B and an opening for connecting the upper electrode B layer 4B to the upper electrode A layer 4A were formed. The shape of the opening can be appropriately set to a rectangular shape, a circular shape, a polygonal shape, an elliptical shape, or the like.

次に、これらの構造を全て覆うように、上部電極B層4Bとして、Alを厚さ0.9μmに成膜し、パターニング加工した。ここで、絶縁層5の開口部に露出する上部電極A層4Aから半田端子9B形成位置の開口部に露出する導電層の間を接続するようにパターニングし、上部電極B層4Bの一部に端子電極層7Bとしての機能を持たせた。また、これと同時に、半田端子9A形成位置に露出する下部電極層2上にも、上部電極B層4Bと同一材料,同一厚みからなる端子電極層7Aを形成するようにパターニングを行なった。   Next, Al was formed into a thickness of 0.9 μm and patterned as the upper electrode B layer 4B so as to cover all of these structures. Here, patterning is performed so as to connect between the upper electrode A layer 4A exposed at the opening of the insulating layer 5 and the conductive layer exposed at the opening at the position where the solder terminal 9B is formed to form a part of the upper electrode B layer 4B. A function as the terminal electrode layer 7B was provided. At the same time, patterning was performed so as to form the terminal electrode layer 7A having the same material and the same thickness as the upper electrode B layer 4B on the lower electrode layer 2 exposed at the solder terminal 9A formation position.

次に、これらの構造を全て覆うように保護層6として、感光性のベンゾシクロブテン樹脂を、スピンコート法にて2μmの厚さに成膜し、半田端子9A,9B形成位置に開口部を形成するようにパターニングした。   Next, as a protective layer 6 so as to cover all of these structures, a photosensitive benzocyclobutene resin is formed to a thickness of 2 μm by spin coating, and openings are formed at positions where the solder terminals 9A and 9B are formed. Patterned to form.

次に、保護層6の開口部に露出する端子電極層7A,7B上に、Ni、Auの順で2層の金属膜を形成した後、フォトリソグラフィ技術を用いて、不要な部分を除去した。この2層の金属膜の内、Niから成る層は半田拡散防止層8としての機能を有し、この上に形成される半田の電極層への拡散を防ぐため設けた。また、Auからなる層は表面酸化を防ぎ、また半田との濡れ性を良くするために設けられたものである。   Next, a two-layer metal film of Ni and Au was formed in this order on the terminal electrode layers 7A and 7B exposed at the openings of the protective layer 6, and then unnecessary portions were removed using a photolithography technique. . Of these two metal films, the layer made of Ni has a function as the solder diffusion preventing layer 8 and is provided to prevent diffusion of solder formed thereon onto the electrode layer. The Au layer is provided to prevent surface oxidation and improve the wettability with the solder.

最後に、この上に、鉛フリー半田を用いて印刷、リフロー法により半田端子9A,9Bを形成し、可変容量素子を得た。   Finally, solder terminals 9A and 9B were formed thereon by printing and reflow using lead-free solder to obtain a variable capacitance element.

このようにして、下部電極層2と半田端子9Aが電気的に接続され、上部電極層4Aと半田端子9Bが電気的に接続された。   In this way, the lower electrode layer 2 and the solder terminal 9A were electrically connected, and the upper electrode layer 4A and the solder terminal 9B were electrically connected.

図8に、本実施例の構成に基づく可変容量素子の電圧印加後のインピーダンス特性と位相特性を一次元シミュレーションした結果を示す。図8において、横軸は周波数(単位:GHz)を、縦軸は、左側がインピーダンス(単位:Ω)を、右側が位相(単位:deg)を、それぞれ示し、太線がインピーダンス特性と、細線が位相特性をそれぞれ示す。図8からも明らかなように、可変容量素子の使用周波数1.9GHz近傍の位相特性において、ピーク周波数はなく、基本ピーク周波数は約1.1GHz、バンド幅は、1.76−2.17GHzの周波数範囲で約400MHzと広く、隣合うピークの間に使用する高周波信号の周波数が位置しており、良好な特性を有していることがわかる。   FIG. 8 shows the result of one-dimensional simulation of the impedance characteristic and phase characteristic after voltage application of the variable capacitance element based on the configuration of this example. In FIG. 8, the horizontal axis represents frequency (unit: GHz), the vertical axis represents impedance (unit: Ω) on the left side, and the phase (unit: deg) on the right side, the bold line represents impedance characteristics, and the thin line represents Each of the phase characteristics is shown. As is apparent from FIG. 8, in the phase characteristics near the operating frequency of 1.9 GHz of the variable capacitance element, there is no peak frequency, the basic peak frequency is about 1.1 GHz, and the bandwidth is 1.76-2.17 GHz. It can be seen that the frequency range is as wide as about 400 MHz, and the frequency of the high-frequency signal used between adjacent peaks is located and has good characteristics.

これに対して、比較例として、上記実施例と同じ1.9GHzで使用する可変容量素子において、上部電極A層4Aの密度を誘電体層3より小さくすることなく形成した従来の可変容量素子のシミュレーション結果を図9に示す。この構成は、本発明の実施例と上部電極層4のみが異なり、上部電極A層4Aには、誘電体層3との密度比、音響インピーダンス比、音速比がそれぞれ、3.9、2.91、0.75の導電材料を使用し、膜厚を0.1μmとした。また、上部電極B層4Bには、実施例と同様にAlを使用し、膜厚を1.2μmとした。それ以外は実施例と同じである。膜厚を変更した理由は、共に可変容量素子の使用周波数1.9GHz近傍の位相特性が、バンド幅内(バンド周波数範囲)となるように設定したためである。図9において、横軸は周波数(単位:GHz)を、縦軸は、左側がインピーダンス(単位:Ω)を、右側が位相(単位:deg)を、それぞれ示し、太線がインピーダンス特性と、細線が位相特性をそれぞれ示す。図9からも明らかなように、基本ピーク周波数は約1.1GHzで図8とほぼ同じであるが、2次ピーク周波数との間隔が狭く、バンド幅は、1.92−2.02GHzの周波数範囲で約100MHzと1/4に狭まっていることがわかる。なお、シミュレーション結果が、実測結果である図1のように、周波数が高くなるに連れて位相がゼロに近くなる傾向を示していない理由は、損失を考慮しておらず、即ち位相がー90度となるためである。   On the other hand, as a comparative example, a variable capacitance element used at the same 1.9 GHz as in the above-described embodiment is a conventional variable capacitance element formed without making the density of the upper electrode A layer 4A smaller than that of the dielectric layer 3. The simulation result is shown in FIG. This configuration is different from the embodiment of the present invention only in the upper electrode layer 4. The upper electrode A layer 4A has a density ratio, acoustic impedance ratio, and sound velocity ratio with the dielectric layer 3 of 3.9, 2,. 91 and 0.75 conductive materials were used, and the film thickness was 0.1 μm. Further, Al was used for the upper electrode B layer 4B in the same manner as in the example, and the film thickness was 1.2 μm. The rest is the same as the embodiment. The reason for changing the film thickness is that the phase characteristics of the variable capacitance element in the vicinity of the operating frequency of 1.9 GHz are set to be within the bandwidth (band frequency range). In FIG. 9, the horizontal axis indicates frequency (unit: GHz), the vertical axis indicates impedance (unit: Ω) on the left side, and the phase (unit: deg) on the right side, the bold line indicates impedance characteristics, and the thin line indicates Each of the phase characteristics is shown. As is clear from FIG. 9, the basic peak frequency is about 1.1 GHz, which is almost the same as FIG. 8, but the interval from the secondary peak frequency is narrow, and the bandwidth is a frequency of 1.92 to 2.02 GHz. It can be seen that the range is narrowed to about 100 MHz and 1/4. Note that the reason why the simulation result does not show a tendency for the phase to approach zero as the frequency increases as shown in FIG. 1, which is the actual measurement result, is that loss is not taken into consideration, that is, the phase is −90. This is because it becomes a degree.

これにより、本発明の可変容量素子において、従来よりも広い周波数範囲で、電圧印加後の周期的な位相の変化(Q値の低下)が抑制されることを確認できた。なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。   Thereby, in the variable capacitance element of this invention, it has confirmed that the change of the periodic phase (decrease of Q value) after voltage application was suppressed in the frequency range wider than before. Note that the above are merely examples of the embodiments of the present invention, and the present invention is not limited to these embodiments, and various modifications and improvements may be added without departing from the scope of the present invention. .

このようなBST材料系における圧電性は、本来小さな圧電定数であるため、また、容量素子が音響的にアイソレートされていないために圧電薄膜共振子にみられるような大きな位相変化ではなく、位相特性の変化は非常に小さなものである。このような位相特性の変化に伴うQ値の周期的な減少は、高いQ値を達成したときに確認できるもので、特に、高周波、数GHz帯における高いQ値を達成するためには、電極による損失を低減すると同時に、高誘電率薄膜の誘電損失も低減しなければならない。よって、このような可変容量素子におけるQ値の電圧印加後の周期的な低下は、発明者らが、鋭意、高周波において高Q化を図った結果確認されたものであり、この知見に基づき本発明はなされている。   Since the piezoelectricity in such a BST material system is inherently a small piezoelectric constant, and because the capacitive element is not acoustically isolated, the phase change is not a large phase change as seen in a piezoelectric thin film resonator. The change in characteristics is very small. Such a periodic decrease in the Q value accompanying the change in the phase characteristics can be confirmed when a high Q value is achieved. In particular, in order to achieve a high Q value in a high frequency and several GHz band, At the same time, the loss due to high dielectric constant thin film must be reduced. Therefore, the periodic decrease of the Q value after voltage application in such a variable capacitance element has been confirmed by the inventors as a result of earnestly increasing the Q at a high frequency. The invention has been made.

以上、本発明の可変容量素子によれば、下部電極層と、上部電極層と、下部電極層と上部電極層とに上下から挟まれ、上部電極層の密度に比べ大きい密度を有する誘電体層とを含み、下部電極層と上部電極層とへの電圧印加により生じるインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有するとともに、その隣合うピークの間に信号の周波数が位置することにより、広い周波数範囲においてQ値が電圧印加前と比べて低下することがなくなって、電圧印加にかかわらず、高いQ値を得ることができる。   As described above, according to the variable capacitance element of the present invention, the dielectric layer is sandwiched between the lower electrode layer, the upper electrode layer, the lower electrode layer, and the upper electrode layer from above and below, and has a higher density than the density of the upper electrode layer. The phase characteristic of the impedance generated by applying voltage to the lower electrode layer and the upper electrode layer has a periodic peak corresponding to the frequency of the input / output signal, and a signal between the adjacent peaks. Is located, the Q value is not lowered in a wide frequency range as compared to before the voltage application, and a high Q value can be obtained regardless of the voltage application.

また、本発明によれば、Q値以外の多くの要求性能を満たすために、若干の圧電性を有する高誘電率薄膜材料を用いても、高いQ値を電圧印加にかかわらず得ることができる可変容量素子を提供できる。   Further, according to the present invention, in order to satisfy many required performances other than the Q value, a high Q value can be obtained regardless of voltage application even if a high dielectric constant thin film material having a slight piezoelectricity is used. A variable capacitance element can be provided.

従来の可変容量素子の位相特性の周波数依存性を示す特性図である。It is a characteristic view which shows the frequency dependence of the phase characteristic of the conventional variable capacitance element. 従来の可変容量素子のQ値の周波数依存性を示す特性図である。It is a characteristic view which shows the frequency dependence of the Q value of the conventional variable capacitance element. ピーク周波数とバンド幅を説明するための位相特性の周波数依存性を示す特性図の拡大図である。It is an enlarged view of a characteristic diagram showing the frequency dependence of the phase characteristic for explaining the peak frequency and the bandwidth. 本発明の可変容量素子の容量形成領域を模式的に説明するための断面図である。It is sectional drawing for demonstrating the capacity | capacitance formation area | region of the variable capacitance element of this invention typically. 本発明の可変容量素子における、基本ピーク周波数に対する上部電極層と誘電体層との密度比の依存性を示す線図である。It is a diagram which shows the dependence of the density ratio of an upper electrode layer and a dielectric material layer with respect to a basic peak frequency in the variable capacitance element of this invention. 本発明の可変容量素子における、基本バンド幅に対する上部電極層と誘電体層との密度比の依存性を示す線図である。It is a diagram which shows the dependence of the density ratio of an upper electrode layer and a dielectric material layer with respect to a basic bandwidth in the variable capacitance element of this invention. 本発明の可変容量素子の実施の形態の一例を示す断面図である。It is sectional drawing which shows an example of embodiment of the variable capacitance element of this invention. 本発明の可変容量素子の実施例における、位相特性の周波数依存性を示すシミュレーション結果である。It is a simulation result which shows the frequency dependence of a phase characteristic in the Example of the variable capacitance element of this invention. 従来の可変容量素子の比較例における、位相特性の周波数依存性を示すシミュレーション結果である。It is a simulation result which shows the frequency dependence of a phase characteristic in the comparative example of the conventional variable capacitance element.

符号の説明Explanation of symbols

1・・・支持基板
2・・・下部電極層
3・・・誘電体層
4A・・・上部電極A層
4B・・・上部電極B層
4・・・上部電極層
5・・・絶縁層
6・・・保護層
7A,7B・・・端子電極層
8・・・半田拡散防止層
9A,9B・・・半田端子
DESCRIPTION OF SYMBOLS 1 ... Support substrate 2 ... Lower electrode layer 3 ... Dielectric layer 4A ... Upper electrode A layer 4B ... Upper electrode B layer 4 ... Upper electrode layer 5 ... Insulating layer 6 ... Protective layer 7A, 7B ... Terminal electrode layer 8 ... Solder diffusion prevention layer 9A, 9B ... Solder terminal

Claims (2)

下部電極層と、上部電極層と、前記下部電極層と前記上部電極層とに上下から挟まれ、前記上部電極層の密度に比べ大きい密度を有する誘電体層とを含み、前記下部電極層と前記上部電極層とへの電圧印加により生じるインピーダンスの位相特性が、入出力される信号の周波数に応じた周期的なピークを有するとともに、その隣合うピークの間に前記信号の周波数が位置することを特徴とする可変容量素子。 A lower electrode layer, an upper electrode layer, and a dielectric layer sandwiched between the lower electrode layer and the upper electrode layer and having a density higher than that of the upper electrode layer, and the lower electrode layer, The impedance phase characteristic generated by applying voltage to the upper electrode layer has a periodic peak corresponding to the frequency of the input / output signal, and the frequency of the signal is located between the adjacent peaks. A variable capacitance element characterized by the above. 前記誘電体層がチタン酸バリウムストロンチウムであり、前記上部電極層がアルミニウムであることを特徴とする請求項1に記載の可変容量素子。


2. The variable capacitance element according to claim 1, wherein the dielectric layer is barium strontium titanate, and the upper electrode layer is aluminum.


JP2006122143A 2006-04-26 2006-04-26 Variable capacitance element Pending JP2007294736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006122143A JP2007294736A (en) 2006-04-26 2006-04-26 Variable capacitance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122143A JP2007294736A (en) 2006-04-26 2006-04-26 Variable capacitance element

Publications (1)

Publication Number Publication Date
JP2007294736A true JP2007294736A (en) 2007-11-08

Family

ID=38765041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122143A Pending JP2007294736A (en) 2006-04-26 2006-04-26 Variable capacitance element

Country Status (1)

Country Link
JP (1) JP2007294736A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022524063A (en) * 2019-03-11 2022-04-27 コメット アーゲー RF power variable capacitor and its manufacturing method
JP7518847B2 (en) 2019-03-11 2024-07-18 コメット アーゲー RF power variable capacitor and method of manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022524063A (en) * 2019-03-11 2022-04-27 コメット アーゲー RF power variable capacitor and its manufacturing method
US11901160B2 (en) 2019-03-11 2024-02-13 Comet Ag Variable capacitor for RF power applications
JP7518847B2 (en) 2019-03-11 2024-07-18 コメット アーゲー RF power variable capacitor and method of manufacturing same

Similar Documents

Publication Publication Date Title
EP2166549B1 (en) Capacitor, resonator, filter device, communication device and electric circuit
JP4171214B2 (en) Monolithic FBAR duplexer and method of making the same
JP2008066792A (en) Piezoelectric thin-film resonator and piezoelectric filter device
JP2004515149A (en) Improvements in or related to filters
JP2007142109A (en) Electronic part
JP2006196871A (en) Thin-film capacitor, variable capacitor, and electronic component
KR100697405B1 (en) Electronic device
JP2007181147A (en) Film bulk acoustic resonator, filter comprising the same, communication apparatus and method of manufacturing film bulk acoustic resonator
JP4518013B2 (en) Electronic components
EP1274168B1 (en) Piezoelectric resonator, manufacturing method for the same, piezoelectric filter, manufacturing method for the same, duplexer, and electronic communication device
US7176510B2 (en) Thin film capacitor
JP5286016B2 (en) Filter, duplexer, and filter manufacturing method
CN111835311A (en) Filter manufacturing method and filter
JP2005109573A (en) Resonator and electronic apparatus
KR100838965B1 (en) Mobile telephone device
JP2006332730A (en) Thin-film bulk acoustic wave resonator, filter, and communication device
JP2007294736A (en) Variable capacitance element
US20070063777A1 (en) Electrostrictive devices
US20210203303A1 (en) Baw resonator with coil integrated in high impedance layer of bragg mirror or in additional high impedance metal layer below resonator
JP2007227798A (en) Variable capacitor element
JP4493368B2 (en) Variable capacitance element
JP2008154240A (en) Resonator and electronic apparatus
JP2006005309A (en) Capacitor device
JP2006302942A (en) Varactor
WO2023070332A1 (en) Filter manufacturing method and filter