JP2007293386A - Wiring diagram design system - Google Patents

Wiring diagram design system Download PDF

Info

Publication number
JP2007293386A
JP2007293386A JP2006117114A JP2006117114A JP2007293386A JP 2007293386 A JP2007293386 A JP 2007293386A JP 2006117114 A JP2006117114 A JP 2006117114A JP 2006117114 A JP2006117114 A JP 2006117114A JP 2007293386 A JP2007293386 A JP 2007293386A
Authority
JP
Japan
Prior art keywords
design
circuit diagram
wiring diagram
diagram
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006117114A
Other languages
Japanese (ja)
Inventor
Yoshiki Matsuzaka
好樹 松阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006117114A priority Critical patent/JP2007293386A/en
Publication of JP2007293386A publication Critical patent/JP2007293386A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the following problem: it may be difficult to accurately grasp design sharing on a drawing; and that since the region of another designer in charge is designed, any design mistake or temporal loss may be generated in a conventional wiring diagram design device and system. <P>SOLUTION: In this wiring diagram design system where a plurality of wiring design devices are connected through a communication network to design a wiring diagram, a circuit diagram is divided and displayed according to the areas of design sharing for each device so that a wiring diagram can be prepared for each device based on the divided circuit drawing. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は基板等の配線図の設計を行うための配線図設計システムに関するものである。   The present invention relates to a wiring diagram design system for designing a wiring diagram of a substrate or the like.

近年、基板等の配線図設計においては設計対象となる回路が大規模になる傾向にある。そのため1枚の基板の回路の配線設計を1名の設計者により一貫して行う従来の設計手法では、大規模な回路を短納期で設計するのが難しくなってきている。このような背景から、ネットワークに接続された複数の設計装置により複数の設計者が連携して1枚の配線図の設計を行う設計システムが存在する。   In recent years, in designing a wiring diagram of a substrate or the like, a circuit to be designed tends to be large. Therefore, it is difficult to design a large-scale circuit with a short delivery time by the conventional design method in which wiring design of a circuit on one board is consistently performed by one designer. From such a background, there exists a design system in which a plurality of designers cooperate to design one wiring diagram by using a plurality of design apparatuses connected to a network.

該システムでは、配線図の設計の基となる回路図を各々の設計装置に取り込んで保存した後、設計者が各自に割り振られた設計装置の画面上に表示された同一の回路図を確認して、設計者間で取り決めた各自の設計領域について、部品配置や結線パターンを設計し配線図を作成する。
特開2004−54642号
In this system, after the circuit diagram that is the basis of the design of the wiring diagram is captured and stored in each design device, the designer confirms the same circuit diagram displayed on the screen of the design device assigned to each designer. Then, for each design area decided between the designers, the component arrangement and the connection pattern are designed and a wiring diagram is created.
JP 2004-54642 A

上記システムにおいては、各設計者は自分の設計装置に表示された画面のみを見て作業することが多く、また自他の設計の分担領域が混在した状態の回路図を参照して設計を行っているので、回路図が複雑で大規模な場合、該回路図上での自分の設計分担を一目で正確に把握するのが困難なことがある。その為、他の設計者の設計領域に踏み込んで重複した設計を行ってしまい、該重複を修正しようとするためにかえって設計ミスが生じ、結果として納期の遅れを生じさせることがあった。   In the above system, each designer often works by looking only at the screen displayed on his / her design device, and performs the design with reference to the circuit diagram in which the other design sharing areas are mixed. Therefore, when a circuit diagram is complicated and large-scale, it may be difficult to accurately grasp its own design assignment on the circuit diagram at a glance. For this reason, duplicate design is performed by stepping into the design area of another designer, and a design mistake occurs in order to correct the overlap, resulting in a delay in delivery date.

上記した課題を解決するために、本願の発明では、複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、前記回路図を分割するための境界を検出する境界検出手段と、前記境界に基づいて前記回路図を分割する回路図分割手段を設けたことを特徴とする。   In order to solve the above-described problems, in the invention of the present application, in the wiring diagram design system in which a plurality of design devices are connected via a communication network, and the design device designs a wiring diagram from one circuit diagram, the circuit Boundary detecting means for detecting a boundary for dividing the figure and circuit diagram dividing means for dividing the circuit diagram based on the boundary are provided.

上記した構成により、設計者が各自の設計装置で自分の分担の設計領域を容易に把握することができ、設計者が互いに対面せずに、必要以上に調整作業に追われることなく単独で設計を行いつつ協働作業を行うことができる。また、設計作業中に他の設計者の担当の設計領域に対して不要な設計を行うことがなくなるので結果として納期の短縮が可能になる。   With the above-mentioned configuration, designers can easily grasp the design area of their share with their own design devices, and designers do not face each other and design independently without being overwhelmed by adjustment work more than necessary. You can collaborate while doing. In addition, unnecessary design is not performed on the design area in charge of other designers during the design work, and as a result, the delivery time can be shortened.

以下に本発明を実施するための最良の形態について説明する。本発明を実施するための最良の形態では、複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、前記回路図を分割するための境界を検出する境界検出手段と、前記境界に基づいて前記回路図を分割する回路図分割手段を設け、これらの構成により、回路図を分割して、各設計装置の表示させるようにしたものである。本構成の境界検出手段では境界の位置を検出するにあたり回路図上の機能ブロック用いて設計領域を割り振る。   The best mode for carrying out the present invention will be described below. In the best mode for carrying out the present invention, in a wiring diagram design system in which a plurality of design devices are connected via a communication network and a wiring diagram is designed from one circuit diagram in the design device, the circuit diagram is Boundary detecting means for detecting a boundary for dividing and circuit diagram dividing means for dividing the circuit diagram based on the boundary are provided. With these configurations, the circuit diagram is divided and displayed on each design apparatus. It is a thing. The boundary detection means of this configuration allocates a design area using functional blocks on the circuit diagram when detecting the boundary position.

(構成)
次に本発明を実施するための最良の形態の構成について説明する。図1は、実施例1の配線図設計システムを示した図である。1は設計管理者を兼ねる第1の設計者が付属の表示画面に向かって配線図の設計作業を行う設計装置である。また、2−1〜2−Nは、第1の設計者とは別の設計者が各々配線図の設計作業を行う設計装置である。設計装置1及び2−1〜2−Nは通信網を介して相互に通信可能に接続されている。
(Constitution)
Next, the configuration of the best mode for carrying out the present invention will be described. FIG. 1 is a diagram illustrating a wiring diagram design system according to a first embodiment. Reference numeral 1 denotes a design apparatus in which a first designer who also serves as a design manager performs wiring diagram design work toward an attached display screen. Reference numerals 2-1 to 2-N denote design apparatuses in which a designer different from the first designer performs a wiring diagram design work. The design apparatuses 1 and 2-1 to 2-N are connected to be communicable with each other via a communication network.

図2は、設計装置1及び2−1〜2−Nの構成図である。3及び10はメモリ等からなる記憶部である。4及び11はLCD等からなる表示部である。5及び12はキーボード等からなる入力部である。6は設計装置1にのみ設けられ、回路図の分割の際の境界の位置を検出する境界検出部である。7は設計装置1のみに設けられ回路図を分割する分割処理部である。8及び13は通信部である。9及び14は上記構成を制御する制御部である。   FIG. 2 is a configuration diagram of the design apparatus 1 and 2-1 to 2-N. Reference numerals 3 and 10 denote storage units composed of a memory or the like. Reference numerals 4 and 11 denote display units composed of an LCD or the like. Reference numerals 5 and 12 denote input units such as a keyboard. A boundary detection unit 6 is provided only in the design apparatus 1 and detects the position of the boundary when the circuit diagram is divided. A division processing unit 7 is provided only in the design apparatus 1 and divides the circuit diagram. Reference numerals 8 and 13 denote communication units. Reference numerals 9 and 14 are control units for controlling the above-described configuration.

(動作)
次の本発明を実施するための最良の形態の動作について説明する。本システムの動作時には、設計管理者でもある第1の設計者が設計装置1を操作して、通信網を介して別の設計装置から自分の設計装置1に回路図を取り込む(S1)。回路図の取り込みが完了すると設計装置1の表示部に設定画面が表示される。第1の設計者は設定画面から設計作業に用いられる設計装置の台数N、各設計装置のID番号、各装置の設計分担比率等の数値を入力する(S2)。
(Operation)
The operation of the best mode for carrying out the present invention will be described below. During the operation of this system, the first designer who is also a design manager operates the design apparatus 1 and loads a circuit diagram from another design apparatus into his / her design apparatus 1 via the communication network (S1). When the capture of the circuit diagram is completed, a setting screen is displayed on the display unit of the design apparatus 1. The first designer inputs numerical values such as the number N of design devices used for the design work, the ID number of each design device, and the design sharing ratio of each device from the setting screen (S2).

続いて、境界検出部6はN個の設計領域に回路図を分割するべくその境界位置の検出を開始する(S3)。該処理においては、先ず境界検出部6が、記憶部3に記録された回路図上の機能ブロックの配置情報を読み出す(S4)。この機能ブロックの情報としては例えばあるブロック領域がアナログ回路からなる領域であればこれを一つの機能ブロックとしてデジタル回路の領域とは区別し、他方のデジタル回路の領域は別の機能ブロックとして配分する(S5)。図4は上記のような属性の単位で分類された機能ブロックF1〜F5において回路図上で境界の位置を設定する概念を図示したものである。当該配置情報を基に、属性が類似していて1名の設計者が一括して設計した方が効率がよくなるような機能ブロック同一の設計者に配分する。当該配分作業を回路図全体にわたって行って全機能ブロックをグルーピングして複数の設計者に当該区分を割り振る。当該割り振りにより設計領域の境界を調整し境界位置の座標を決定する(S6)。特定された境界の座標により回路図をN個の領域に分割した場合の、各領域毎に回路図全体に対する当該領域の占める面積の割合を設計分担比率として求め(S7)、予め第1の設計者によりステップS2で入力されて記憶部3に記憶されている設計分担比率と比較する(S8)。比較の結果、所定の範囲内に入っていれば、求められた境界の位置は適切なものであるとして、制御部9は分割処理部7に対し、上記境界に基づき回路図を分割する指示をする。これにより分割処理部7は記憶部3に記憶された回路図を分割して、N枚の分割回路図を生成する(S10)。制御部9は各分割回路図に対応する設計装置2−1〜2−Nの各ID番号のデータを付加した後(S11)、通信部8を介して当該分割回路図を各設計装置2〜Nに送信する(S12)。設計装置2−1〜2−Nでは、各通信部13において分割回路図のデータを受信し、各記憶部10において予め記録してあるID番号と、受信した分割回路図のID番号を照合し、一致した場合は各装置の表示画面に分割回路図を表示する。ID番号が一致しない場合は、自分に割り当てられた分割回路図が正しく送られていない旨を設計装置1に通知する。   Subsequently, the boundary detection unit 6 starts detecting the boundary position to divide the circuit diagram into N design regions (S3). In this process, first, the boundary detection unit 6 reads out functional block arrangement information on the circuit diagram recorded in the storage unit 3 (S4). As information on this functional block, for example, if a certain block area is an area composed of an analog circuit, this is distinguished from the digital circuit area as one functional block, and the other digital circuit area is allocated as another functional block. (S5). FIG. 4 illustrates the concept of setting the boundary position on the circuit diagram in the function blocks F1 to F5 classified in units of attributes as described above. Based on the arrangement information, the allocation is made to the same functional block designers who have similar attributes and are more efficient if one designer designs them collectively. The distribution work is performed over the entire circuit diagram, and all functional blocks are grouped to assign the division to a plurality of designers. By the allocation, the boundary of the design area is adjusted to determine the coordinates of the boundary position (S6). When the circuit diagram is divided into N regions based on the specified boundary coordinates, the ratio of the area occupied by the region to the entire circuit diagram is obtained for each region as a design sharing ratio (S7), and the first design is performed in advance. It is compared with the design sharing ratio inputted by the person in step S2 and stored in the storage unit 3 (S8). As a result of the comparison, if it is within a predetermined range, the controller 9 instructs the division processor 7 to divide the circuit diagram based on the boundary, assuming that the obtained boundary position is appropriate. To do. Thereby, the division processing unit 7 divides the circuit diagram stored in the storage unit 3 to generate N divided circuit diagrams (S10). The control unit 9 adds data of each ID number of the design devices 2-1 to 2-N corresponding to each divided circuit diagram (S11), and then transmits the divided circuit diagram to each design device 2 through the communication unit 8. To N (S12). In the design devices 2-1 to 2-N, each communication unit 13 receives the data of the divided circuit diagram, and collates the ID number recorded in advance in each storage unit 10 with the ID number of the received divided circuit diagram. If they match, the divided circuit diagram is displayed on the display screen of each device. If the ID numbers do not match, the design apparatus 1 is notified that the divided circuit diagram assigned to itself is not sent correctly.

各設計者は各自設計装置1及び2〜Nの表示部11に表示された分割回路図を見ながら入力部12から設計に必要なデータを入力することにより、配線図の設計作業を行う。各設計者は設計作業が完了すると入力部12から作業が完了した旨の指示を入力する。これにより制御部14は作成された配線図に対し、記憶部9から読み出したID番号を付加した後、通信部13を介して該配線図を設計装置1に送信する。そして設計装置2〜Nの各配線図のデータが設計装置1で受信される(S13)と、制御部9は、記憶部10に記憶された設計装置のID番号リストと受信した配線図のID番号とを突合せ、IDのチェック(S14)を行った後、すべてのN枚の配線図がそろった段階で配線図結合処理用の設計装置に送信(S15)して配線図の結合処理をする。これにより最終的に配線図が完成し設計作業が終了する。   Each designer performs a wiring diagram design operation by inputting data necessary for the design from the input unit 12 while viewing the divided circuit diagrams displayed on the display units 11 of the respective design apparatuses 1 and 2 to N. When the designer completes the design work, each designer inputs an instruction to the effect that the work has been completed from the input unit 12. Thus, the control unit 14 adds the ID number read from the storage unit 9 to the created wiring diagram, and then transmits the wiring diagram to the design apparatus 1 via the communication unit 13. When the design device 1 receives data of each wiring diagram of the design devices 2 to N (S13), the control unit 9 stores the ID number list of the design device stored in the storage unit 10 and the ID of the received wiring diagram. After matching the numbers and checking the ID (S14), when all N wiring diagrams are ready, they are sent to the design apparatus for wiring diagram combining processing (S15) to combine the wiring diagrams. . As a result, the wiring diagram is finally completed and the design work is completed.

なお上記した上記した本発明を実施するための最良の形態においては、図3のS5〜S9の機能ブロックを用いた処理に当たっては、デジタル/アナログに限らず、電源部または信号部のような具体的な動作用途の単位で区分してもよい。
また、図3のS5〜S9の機能ブロックを用いた処理に当たっては、該処理に代えて、回路図を分割した分割した場合のI/Fの接点となる端点の箇所の数が最小になるように分割位置を回路図上で探索し境界を決定してもよい。
In the above-described best mode for carrying out the present invention, the processing using the functional blocks of S5 to S9 in FIG. 3 is not limited to digital / analog, but is a specific example such as a power supply unit or a signal unit. You may classify by the unit of typical operation use.
Further, in the process using the function blocks S5 to S9 in FIG. 3, instead of the process, the number of end points serving as I / F contacts when the circuit diagram is divided is minimized. Alternatively, the boundary may be determined by searching the division position on the circuit diagram.

本発明を実施するための最良の形態のシステムの構成図1 is a block diagram of a system according to the best mode for carrying out the present invention. 本発明を実施するための最良の形態本発明の設計装置の構成図Best Mode for Carrying Out the Invention Configuration diagram of a design apparatus according to the present invention 本発明を実施するための最良の形態のシステムの動作のフローチャートBEST MODE FOR CARRYING OUT THE INVENTION 本発明を実施するための最良の形態の機能ブロックによる回路図の分割の概念図Schematic diagram of circuit diagram division by functional block of best mode for carrying out the present invention

符号の説明Explanation of symbols

1 設計装置
2−1〜2−N 設計装置
3 記憶部
4 表示部
5 入力部
6 境界検出部
7 分割処理部
8 通信部
9 制御部
10 記憶部
11 表示部
12 入力部
13 通信部
14 制御部
DESCRIPTION OF SYMBOLS 1 Design apparatus 2-1 to 2-N Design apparatus 3 Storage part 4 Display part 5 Input part 6 Boundary detection part 7 Division | segmentation process part 8 Communication part 9 Control part 10 Storage part 11 Display part 12 Input part 13 Communication part 14 Control part

Claims (3)

複数台の設計装置を通信網を介して接続し、前記設計装置において一の回路図から配線図を設計する配線図設計システムにおいて、
前記回路図を分割するための境界を検出する境界検出手段と、
前記境界に基づいて前記回路図を分割する回路図分割手段を設けたことを特徴とする配線図設計システム。
In a wiring diagram design system for connecting a plurality of design devices via a communication network and designing a wiring diagram from one circuit diagram in the design device,
Boundary detection means for detecting a boundary for dividing the circuit diagram;
A wiring diagram design system comprising circuit diagram dividing means for dividing the circuit diagram based on the boundary.
前記境界は前記回路図の機能ブロックを同一となるように配分して行うことを特徴とする請求項1記載の配線図設計システム。   2. The wiring diagram design system according to claim 1, wherein the boundary is allocated by distributing functional blocks of the circuit diagram so as to be the same. 前記境界は結線部分の数が最小になるように前記回路図を探索して検出することを特徴とする請求項1記載の配線図設計システム。   2. The wiring diagram design system according to claim 1, wherein the boundary is detected by searching the circuit diagram so that the number of connection parts is minimized.
JP2006117114A 2006-04-20 2006-04-20 Wiring diagram design system Pending JP2007293386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006117114A JP2007293386A (en) 2006-04-20 2006-04-20 Wiring diagram design system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006117114A JP2007293386A (en) 2006-04-20 2006-04-20 Wiring diagram design system

Publications (1)

Publication Number Publication Date
JP2007293386A true JP2007293386A (en) 2007-11-08

Family

ID=38763991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006117114A Pending JP2007293386A (en) 2006-04-20 2006-04-20 Wiring diagram design system

Country Status (1)

Country Link
JP (1) JP2007293386A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019606A1 (en) * 2013-08-08 2015-02-12 株式会社シンテックホズミ Circuit diagram presentation device, circuit diagram presentation method, and circuit diagram presentation system
JPWO2022049635A1 (en) * 2020-09-01 2022-03-10

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019606A1 (en) * 2013-08-08 2015-02-12 株式会社シンテックホズミ Circuit diagram presentation device, circuit diagram presentation method, and circuit diagram presentation system
JPWO2022049635A1 (en) * 2020-09-01 2022-03-10
WO2022049635A1 (en) * 2020-09-01 2022-03-10 三菱電機ビルテクノサービス株式会社 Board chart management device, board chart management system, and board chart management method
JP7254253B2 (en) 2020-09-01 2023-04-07 三菱電機ビルソリューションズ株式会社 Board chart management device, board chart management system, and board chart management method

Similar Documents

Publication Publication Date Title
JP2000020042A (en) Video display system
US20060150108A1 (en) Information processing device, information processing method, storage medium, and program
CN103459288A (en) Assigned elevator notification display device
CN106293160A (en) The method and device of mouse pointer switching between a kind of multi-display
US10390076B2 (en) Image receiving/reproducing device, image generating/transmitting device, display system, image receiving/reproducing method, image generating/transmitting method, and computer readable medium
CN104978750B (en) Method and apparatus for handling video file
EP2950272A2 (en) Method and apparatus for processing a video frame in a video file
KR20160058498A (en) apparatus and method for detecting layout of multi display apparatus
CN107481697B (en) Picture display method, user terminal and related medium product
JP6312866B2 (en) Display device and display method
CN108053174A (en) Scene edit methods and system
CN105426150A (en) Multimedia information playing method and apparatus
CN108234934A (en) Camera registering apparatus and method
JP2007293386A (en) Wiring diagram design system
JP6791254B2 (en) Program development support device, program development support method, and program development support program
CN103462695B (en) The layout method of monitor and screen thereof and system
CN114461401A (en) Resource scheduling method and device, electronic equipment and storage medium
JP6529295B2 (en) System diagram automatic creation system
CN106909364B (en) Terminal display method and visualization device
US9639247B2 (en) Information processing device, information processing method, and computer-readable medium
JPH11347859A (en) Mounting process control system
CN106301904A (en) A kind of cluster server management method and device
US20170255340A1 (en) Information processing apparatus, and control method and control program thereof
CN106445450A (en) Volume adjusting method and apparatus of mobile terminal
CN115398364A (en) Numerical control device and numerical control system