JP2007293328A - アクティブマトリクス装置 - Google Patents

Abstract

【課題】 ２本の制御線で、画素へのデータの書き込みと、電流供給による表示素子の発光と、表示素子の消灯と、画素の動作の検査と、の４機能を切り替える有機ＥＬ駆動回路を提供する。
【解決手段】 表示素子（ＥＬ）に駆動電流を供給する駆動トランジスタ（Ｍ）と、駆動トランジスタをデータ信号線に接続するための第１のスイッチ（Ｓ１）と、駆動トランジスタの制御電極と他方の主電極とを選択的に接続するための第２のスイッチ回路（Ｓ２）と、駆動トランジスタを機能素子に接続するための第３のスイッチ回路（Ｓ３）とを有する表示装置であって、第１のスイッチの動作は第１の制御線（Ｐ１）により制御され、第２と第３のスイッチ回路は、それぞれ、第１の制御線と第２の制御線（Ｐ４）で開閉される２つのスイッチを直列接続してなるスイッチである。
【選択図】 図２

Description

本発明は、表示装置、電子放出装置、或いは発光装置などに用いられるアクティブマトリクス装置に関するものである。

画素が行方向と列方向に配列し、それぞれの画素に表示素子と駆動回路が配置されたアクティブマトリクス表示装置は、液晶表示装置やエレクトロルミネッセンス（以下ＥＬと略す）表示装置などに採用されている。

アクティブマトリクス表示装置の画素ごとに設けられた駆動回路（以下画素回路ともいう） は、表示信号に応じて信号線から供給される電流または電圧を保持する機能と、表示素子にその電圧または電流を供給する機能とを有している。

特許文献１に提案されているＥＬ表示装置の画素回路は、駆動電流の設定とＥＬ発光素子への駆動電流供給の機能に加えて、駆動ＴＦＴに流れる電流値を検出して個々の画素回路の動作が正常であるか否かを調べる画素回路テストの機能を持つ。３つの機能は行方向に配置された２本の制御線によって切り替えられる。

特許文献２に記載されている有機ＥＬ表示装置の画素回路は、表示信号を取り込み保持する機能と、表示素子にその表示信号を電圧または電流として供給する機能とに加えて、ＥＬ素子に流れる電流経路を遮断するスイッチを設けて、ＥＬ素子の発光時間をコントロールする機能を付加したものである。これも２本の制御線によって機能が切り替えられる。

特許文献３にも、発光時間をコントロールできるＥＬ駆動回路が提案されている。
特開２００４−１５１１６６号公報 米国特許第６５０９６９０号明細書 特開２００４−３２５９４０号公報

上記の各画素回路は、信号をとりこみ保持する、表示素子にその信号を電圧または電流として供給する、画素回路の動作を検査する、およびＥＬ素子の発光時間をコントロールする、の４つのうち３つを備えるものである。これら４つの機能はいずれも、表示装置の機能として、あるいはその製造プロセス上の検査手段として重要な役割を果たすので、４つ全てを備えることが望まれている。

一方、機能を切り替える制御線の本数はできるだけ少ないことが望ましい。一般に表示装置には画素数を増やして高精細化することが求められており、とくに小型の表示装置において行数の増加が強く要望されている。そのためには画素面積を小さくすることに加えて、制御線の本数をできるだけ少なくしなければならない。

画素回路は、基板上にＴＦＴや容量などの回路要素とそれらを結ぶ配線が配置されて構成されるので、その占有面積は回路設計ルールによってほぼ決まってしまう。

制御線は、行を選択しその行の画素回路の機能を切り替えるための配線であり、１行ごとに行方向に延びて配設されている。段差があっても途切れずに延伸され、かつ抵抗値を決められた値より小さくするために、一定の幅が必要である。制御線本数が多くなると、画素ピッチが大きくなり高精細化が困難である。

本発明の表示装置は、行方向と列方向に配列した画素の各々を構成する表示素子と前記表示素子を駆動する駆動回路、各画素に一定電圧を供給する２つの電源、行ごとに設けられた第１および第２の制御線、ならびに前記第１および第２の制御線に交差して配置されたデータ線、を有する表示装置であって、
前記駆動回路は、ソースとドレインと前記発光素子とが直列に前記２つの電源の間に配置されている駆動トランジスタと、前記駆動トランジスタのドレインと前記データ信号線の間を結合する第１のスイッチと、前記駆動トランジスタのドレインとゲートの間を直列に結合する第２と第３のスイッチと、前記駆動トランジスタのドレインと前記発光素子の間を直列に結合する第４と第５のスイッチとを備えており、
前記第１の制御線は、前記第１のスイッチ、前記第２のスイッチ、および前記第４のスイッチの各制御端子に接続されて、前記第１のスイッチと前記第２のスイッチとを同時に、かつ前記第２のスイッチと前記第４のスイッチとを相補的に開閉する制御を行い、前記第２の制御線は、前記第３のスイッチと前記第５のスイッチの各制御端子に接続されてそれぞれを開閉する制御を行うことを特徴とする。

本発明によれば、２本の制御線により各スイッチを制御することができ、表示信号を取り込み保持する、その表示信号を表示素子に電圧または電流として供給する、画素回路の動作を検査する、およびＥＬ素子の発光時間をコントロールする、の４つの機能を切り替えることができる。これにより、機能を切り替えるための制御線の本数を２本に抑えることができ、表示装置の高精細化が可能になる。

また、制御線本数が２本のみなので、制御線との交差で生じるデータ線の寄生容量も小さく抑えられる。

（アクティブマトリクス表示装置）
まず、表示素子として発光素子を用いたアクティブマトリクス表示装置について説明する。発光素子はエレクトロルミネセンスによる発光を行うものとする。

図３は、アクティブマトリクス表示装置の全体構成を示す。

表示領域２には行方向と列方向にマトリクス状に画素１が配置されており、それぞれの画素は発光素子（ＥＬ）とそれを駆動する画素回路１０（図では画素１と同じ位置にある）からなっている。

表示領域２内には、列方向（図の縦方向）に延びるデータ信号線（以下データ線という）４と、行方向（図の横方向）に延びる２本１組の制御信号線（以下制御線という）７１、７２が設けられ、画素回路１０に接続されている。２本の制御線７１，７２は行ごとに設けられ、データ線４は列ごとに設けられている。

２本１組の制御線７１、７２は走査線であり、行選択信号によって１つの行の画素回路１０が選択される。データ信号線４にはデータ信号が供給され、選択された行の画素回路１０に取り込まれる。その行が非選択になると、画素回路１０から発光素子ＥＬにデータ信号に応じた駆動電流が流れ、発光素子ＥＬは駆動電流に応じた輝度で発光する。

各画素の発光素子は画素回路上に積層され、表示領域２の中で２次元マトリックス状に複数配置される。発光素子のマトリクス配列としては、各列の機能素子が一列に配列された、いわゆるストライプ配列、或いは、隣接行の画素配列が画素の半分ずれて配置されたいわゆるデルタ配列などがある。

カラー表示するためには、ＲＧＢ三原色の表示素子をもつ３つ画素回路１０の組みを用いて構成されればよい。

第１と第２の制御線７１、７２は、それぞれ表示領域２の両辺に配置された行制御回路６２から信号の供給を受ける。行制御回路６２は行数分のレジスタブロックを有する行レジスタ６１によって構成され、行クロックＫＲと行走査開始信号ＳＰＲ１、ＳＰＲ２が入力される。第２の制御線に信号を供給する表示領域左辺の行制御回路６２には画面全体の輝度を調節するための制御信号ＣＯＮＴが入力されている。

各データ信号線４に供給される各列のデータ信号は、列駆動回路３によって生成される。３列ごとに配列されるＲＧＢ三原色の表示素子に対応して列駆動回路３は３個の組から構成される。各列の列駆動回路３には、映像信号ＶＩＤＥＯ、サンプリング信号ＳＰが入力され、データ信号を生成する。データ信号は水平制御信号８のタイミングに従ってデータ信号線４に供給される。制御回路９は水平同期信号ＳＣの入力により水平制御信号８を生成する。

列レジスタ５は、水平制御信号８の入力によってリセットされ、列クロックＫＣとサンプリング開始開始信号ＳＰＣによってサンプリング信号ＳＰを順次生成する。

（画素回路）
図１は本発明の実施形態であるアクティブマトリクス表示装置の画素回路１０（点線内）とその周囲の回路を示す図である。画素回路１０はマトリクス配置中の４つのみを描いてある。

図２は、図１の４つの画素回路の１つを詳しく示す図である。各ＴＦＴの制御電極であるゲートをＧ、主電極であるソースとドレインをそれぞれＳとＤで示してある。ソース電極はゲート電位の基準となるほうの主電極である。Ｎチャネル型のＴＦＴでは、ソース電位に対してゲート電位が高くなるとトランジスタがオンになり、ドレインからソースの向きに電流が流れる。Ｐチャネル型ではソース電位に対してゲート電位が低くなると電流がソースからドレインに向かって流れる。

各画素回路１０にはＥＬ発光素子ＥＬ（以下ＥＬ素子ともいう）が付随しており、ＥＬ素子ＥＬの一端は基準電圧源であるコモン電極ＣＧＮＤに接続されている。ここではコモン電極ＣＧＮＤの電位は接地電位である。

データ線ｄａｔａは、表示信号を伝える配線で列方向（図１では横方向）に延びている。容量Ｃ１はデータ線ｄａｔａから表示データを取り込み電荷として保持する。ＥＬ発光素子ＥＬに駆動電流を供給する駆動トランジスタＭは、一方の主電極であるソースが基準電圧源ＶＣＣに接続され、他方の主電極であるドレインは選択スイッチＳ１（第１スイッチまたは第１スイッチ回路と呼ぶ）を介してデータ信号線ｄａｔａに選択的に接続される。第１のスイッチＳ１は第１の制御線Ｐ１によりその動作が制御される。

駆動トランジスタＭの制御電極であるゲートは、容量Ｃ１を介して基準電圧源ＶＣＣに接続される。

駆動トランジスタＭのドレインは、また、第２のスイッチ回路Ｓ２を介して駆動トランジスタＭのゲートに接続されている。第２のスイッチ回路Ｓ２は、第１の制御線Ｐ１で動作が制御されるスイッチングトランジスタＳ２ａ（第２スイッチ）と、第２の制御線Ｐ４で動作が制御されるスイッチングトランジスタＳ２ｂ（第３スイッチ）とを直列に接続した回路である。Ｓ２ａとＳ２ｂがともに閉じて第２のスイッチ回路Ｓ２がオンになると、駆動トランジスタＭのドレインとゲート間が短絡される。

駆動トランジスタＭのドレインは、さらに、第３のスイッチ回路Ｓ３を介して発光素子ＥＬに接続されている。この第３のスイッチ回路Ｓ３は、第１の制御線Ｐ１で制御されるスイッチングトランジスタＳ３ａ（第４スイッチ）と、第２の制御線Ｐ４で制御されるスイッチングトランジスタＳ３ｂ（第５スイッチ）の直列回路からなる。そして、第３のスイッチ回路Ｓ３は、駆動トランジスタＭのドレインとを直列に接続した回路である。

第１と第２の制御線Ｐ１，Ｐ４によってオン／オフが制御される第１−第３のスイッチ回路Ｓ１，Ｓ２，Ｓ３は、画素回路の機能を切り替えると同時に、１行ごとに画素回路を選択する行選択線、すなわち走査線の役割を持っている。すなわち、各スイッチがオンまたはオフすることにより行単位で画素回路の機能を選択し、次の時間では別の行の各スイッチがオンまたはオフする。これによって機能選択が順次次の行に移っていく。

図４は、図２に示した画素回路１０の動作を表すタイミングチャートである。

１つの行（ここでは第Ｎ行とする）の画素回路の動作に着目して説明する。行ごとに設けられている第１と第２の制御線Ｐ１，Ｐ４は、行を区別するためにＰ１（Ｎ）、Ｐ４（Ｎ）などと書き表してある。

時刻ｔ１で、第２制御線Ｐ４（Ｎ）の電圧レベルはハイ（Ｈ）を維持し、第１制御線Ｐ１（Ｎ）の電圧レベルはロー（Ｌ）からハイ（Ｈ）になる。この結果、トランジスタＳ１、Ｓ２ａ、Ｓ２ｂはオン（ＯＮ）し、トランジスタＳ３ａ、Ｓ３ｂはオフ（ＯＦＦ）となり、データ信号線ｄａｔａに供給されるデータ信号電流が駆動トランジスタＭのソース・ドレイン間に流れ、この電流に対応した電圧がゲートの容量Ｃ１に生じる。

時刻ｔ２で、第２の制御線Ｐ４（Ｎ）の電圧レベルがハイからローになる。トランジスタＳ２ｂはオンからオフとなり、駆動トランジスタＭのゲート・ドレイン間の短絡は遮断される。この結果、データ信号電流が電圧に変換され、ゲート容量Ｃ１に保持されることになる。こうして、駆動トランジスタＭはデータ信号電流と同じ電流（駆動電流）を流す準備ができた状態になる。以上の、データ線から表示データを取り込み保持する動作を電流プログラミングと呼ぶ。

時刻ｔ２とｔ３の間はトランジスタＳ３ｂはオンであるが、トランジスタＳ３ａがオフのままであるため、駆動トランジスタからの駆動電流は発光素子ＥＬに供給されない。

時刻ｔ３で、第１の制御線Ｐ１（Ｎ）の電圧レベルがハイからローになる。トランジスタＳ２ａはオンからオフ、トランジスタＳ３ａはオフからオンとなり、発光素子ＥＬに駆動トランジスタＭからの駆動電流が供給される。こうして、発光素子ＥＬが電流に応じた輝度で発光する。

同時に、時刻ｔ３では、次行の第１の制御線Ｐ１（Ｎ＋１）の電圧レベルがローからハイになりＮ＋１行目の画素回路が電流プログラミング動作を開始する。

時刻ｔ３で第Ｎ行のＥＬ素子が発光を開始してから、所望の発光期間が経過し時刻ｔ４に達すると、第２の制御線Ｐ４（Ｎ）の電圧レベルがローからハイに遷移する。この結果、トランジスタＳ３ｂはオンからオフになり、駆動トランジスタＭから発光素子ＥＬ間への電流供給が停止され、ＥＬ素子ＥＬは消灯状態に移行する。ｔ３からｔ４までが、第Ｎ行のＥＬ素子が発光しその画素が点灯状態になる期間である。

以下、行毎に、電流信号の取り込み（プログラミング）、発光（駆動電流供給）、消灯（駆動電流遮断）が、行を追って時系列的に繰り返される。

第２の制御線Ｐ４は各行でＬレベルの期間が等しく、各行の発光期間は等しくなるように設定されている。ＥＬ素子の輝度は、この発光期間とその期間に流れる電流とで制御される。発光期間の長さは外部からの制御信号（図１のＣＯＮＴ）で与えられる。制御信号ＣＯＮＴによって与えられた発光期間の長さを決めるデータは、行制御回路６２内のレジスタ（不図示）に保持されており、行制御回路６２はそれを参照して各行のＰ４に供給する信号の発生タイミングを決めている。

図３に示すように、第１の制御線Ｐ１（図３では７１）に供給される行選択信号と第２の制御線Ｐ４（図３では７２）に供給される行選択信号はそれぞれ表示領域の対向する辺に配置された２つの行レジスタ６１で生成される。

後で説明する画素回路の電流テスト機能を別にすれば、上で説明したように、第１の制御線Ｐ１は表示データの取り込みと発光の２つの機能を切り替えるための制御線であり、第２の制御線Ｐ４は発光と消灯を切り替えるための制御線である。発光と消灯を行方向の制御線Ｐ４で切り替えることにより、データ信号線ｄａｔａからのデータ信号による階調制御とは独立して、表示画面全体の明るさをコントロールすることが可能になる。図３の信号ＣＯＮＴは表示画面全体の明るさを調節する信号である。

２５６段階の階調表示が可能な表示装置の場合、２５６段階のデータ電流がデータ線に供給される。一方、画面全体の明るさは、ビデオ信号とは独立した制御信号ＣＯＮＴに応じて決定される。明るさを指定する制御信号ＣＯＮＴに応じて、制御線Ｐ１とＰ４の行選択信号の点灯タイミングｔ３及び消灯タイミングｔ４を変更することにより、表示画面の明るさ制御機能が実現される。

時刻ｔ２から時刻ｔ３の期間は、理想的には必要ではない。しかしながら、当該期間の存在により、スイッチＳ２ａ、Ｓ２ｂと、スイッチＳ３ａ、Ｓ３ｂとが同時にオンとなって、駆動トランジスタＭのゲートとドレインと発光素子とが短絡する状態を、確実に回避できる。これにより、データ信号により書き込まれたゲート容量Ｃ１のプログラミング電圧が確実に保持される。

（電流テスト動作）
以下、電流テストのための回路とその動作について説明する。

図１の電流検出回路５０は、データ線ｄａｔａを流れる電流あるいはデータ線ｄａｔａの電圧を入力としてその大きさに応じた電流または電圧を出力する回路である。図１では電流検出回路５０がデータ線ｄａｔａの末端に配置されているが、列制御回路３と表示領域２の間など、スイッチ５１の下流（表示領域側）であればデータ線ｄａｔａ上のどの位置に接続されていてもよい。

データ線ｄａｔａはスイッチ５１を介して列制御回路３に接続されている。スイッチ５１は列制御回路３内に設けられていてもよい。あるいは、列制御回路の出力がスイッチング素子であるＴＦＴのドレイン端子になっているときは、そのＴＦＴをオフにすることにより出力をハイインピーダンスにすることができてスイッチ５１の機能を代理するので、列制御回路の外にスイッチ５１を設ける必要はない。

図５は図２の画素回路の電流テスト動作を説明するタイミングチャートである。

図４と同じ信号には同じ符号を付した。図５ではスイッチ５１の制御信号を同じ符号５１で示してある。Ｘ１、Ｘ２、・・・は制御ライン５８の信号を列ごとに表したものである。列の数を５１２本とした。

電流テストに先立って、時刻ｔ５で１つの行（第Ｎ行とする）を選択して第１と第２の制御線Ｐ１（Ｎ）、Ｐ４（Ｎ）をＨレベルにする。同時に、スイッチ５１をオン（閉状態）にして列制御回路３からデータ線ｄａｔａに表示信号を出力する。この表示信号はあらかじめ決めた一定の信号である。ただし、「白」の画像を表す表示信号など、ゼロでない一定の駆動電流を与える信号でなければならない。

他の行の第１、第２制御線（Ｐ１（Ｎ＋１），Ｐ４（Ｎ＋１）など）は全てＬレベルにしておく。

Ｐ１（Ｎ）、Ｐ４（Ｎ）がＨレベルなので、画素回路１０のスイッチ回路Ｓ１とＳ２はオン、Ｓ３はオフになっており、データ線ｄａｔａの信号が第Ｎ行の画素回路１０に取り込まれる。

ついで、時刻ｔ６で第１の制御線Ｐ１（Ｎ）はＨレベルのまま、第２の制御線Ｐ４（Ｎ）をＬレベルにする。同時に、データ信号線ｄａｔａに設けられたスイッチ５１をオフにして、列駆動回路３とデータ信号線ｄａｔａの接続を遮断する。他の行の第１、第２制御線（Ｐ１（Ｎ＋１），Ｐ４（Ｎ＋１）他）は全てそのままＬレベルのままにしておく。

この状態では、第Ｎ行の画素回路１０の第１スイッチ回路Ｓ１がオン、第２、第３スイッチ回路Ｓ２、Ｓ３がオフになるので、駆動ＴＦＴＭのドレイン端子はデータ線ｄａｔａに接続され、Ｍのソース−ドレイン間を流れる電流は第１のスイッチを通ってデータ線ｄａｔａに流れ出る。

この電流は電流検出回路５０の入力となる。データ線に流れ出た電流を入力とする電流増幅器を用いて電流検出回路５０を構成することができる。

あるいは、データ線には容量Ｃｘが設けられているか、あるいは寄生的に生じているので、流れ出た電流はこれを充電する。電流検出回路５０はこの容量の電圧を入力とする電圧増幅回路であってもよい。

電流検出回路５０は制御ライン５８の信号Ｘ１，Ｘ２，・・・で列順次で個々に選択されアクティブ状態になる。それにより各列の電流値が時系列で検出され、電圧として出力される。

すべての列が選択し終わると、引き続いて時刻ｔ７で第Ｎ＋１行を選択して同じデータ取り込みと電流検出を行う。以下、Ｎ＋２行・・・を順次選択して同じ動作を繰り返す。

このようにして全ての画素回路の駆動ＴＦＴＭを流れる電流値が検出される。

電流テストは、基板上にアクティブマトリクス装置の画素回路が形成された後、ＥＬ素子がまだ構成されていない段階で実施することにより、不良の画素回路を含む基板をチェックして取り除くために行われる。これにより、正常に動作する基板にだけＥＬ素子を形成することができ、ＥＬ形成の効率を高めることができる。

電流テストは、ＥＬ素子が形成されて発光動作が可能になった段階で実施してもよい。このときは、発光動作の不良が、画素回路によるものかＥＬ素子によるものかを識別することができる。発光不良の原因特定が容易になる。

また、表示装置として完成した後、表示動作の合間に電流テストを行ってもよい。画素回路を構成するＴＦＴは時間経過とともに特性が変化する。特に、ＴＦＴを有機半導体や酸化物半導体で作った場合には特性変化が著しい。得られた電流値をもとに、特性変化により輝度が減少した画素回路の電流を増やす、もしくは印加電圧を高くすることにより、輝度減少を画素単位で補償することができる。

表示動作の合間に電流テストを行う場合は、図４の時刻ｔ２とｔ３の間を利用する、または垂直帰線時間（フレームとフレームの間）を利用する。あるいは、表示装置の電源投入直後や電源を切る直前に行ってもよい。

（回路の構成と制御方法）
図４，４で説明した画素回路の制御と機能を示したのが表１である。表１は、第１の制御線Ｐ１の電圧レベルと第２の制御線Ｐ４の電圧レベルがそれぞれＨ，Ｌのときに発現する各機能を示している。

このように、２本の制御線により、表示信号を取り込み保持するプログラミング、その表示信号を表示素子に電圧または電流として供給する発光、画素回路の動作を検査する電流テスト、およびＥＬ素子の発光時間をコントロールする消灯、の４つの機能を切り替えることができる。機能を切り替えるための制御線の本数を２本に抑えることができるので、表示装置の高精細化が可能になる。また、制御線との交差で生じるデータ線の寄生容量も小さく抑えられる。

制御線を２本にすることができたのは、第２のスイッチ回路Ｓ２と第３のスイッチ回路Ｓ３をともに２つのスイッチの直列接続で構成した結果である。

第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、プログラミング時にはともにオン、発光時にはともにオフであるから、それだけなら１本の制御線Ｐ１だけで切り替えが出来る。第３のスイッチ回路Ｓ３は、第１第２スイッチ回路Ｓ１・Ｓ２がオンの時オフ、第１第２スイッチ回路Ｓ１・Ｓ２がオフの時オンになるので、第１第２のスイッチと連動させ、相補的に開閉すればよい。具体的には、第１スイッチ回路Ｓ１と第３スイッチ回路Ｓ３を極性が逆のトランジスタで構成することにより、それぞれを制御線Ｐ１の正論理と負論理で相補的に制御することができる。また同一の開閉を行う第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２は、同じ極性のトランジスタで構成する。

なお、本願明細書で言うトランジスタの極性とは、半導体中で電流を担う多数キャリアの極性のことである。バイポーラトランジスタのＰＮＰとＮＰＮは互いに逆極性のトランジスタである。ＭＯＳＦＥＴのＰチャネルとＮチャネルも逆極性のトランジスタである。

発光と消灯を切り替えるためには、第１と第２のスイッチ回路Ｓ１，Ｓ２をオフに保ったまま第３のスイッチ回路Ｓ３を開閉する必要がある。これには、第３スイッチ回路Ｓ３をＳ３ａとＳ３ｂの２つのスイッチの直列スイッチとし、第１スイッチ回路Ｓ１と相補的にスイッチさせるほう（Ｓ３ａとする）をＰ１で制御し、他方Ｓ３ｂを第２の制御線Ｐ４で制御すればよい。

一方、プログラミングと電流テストの切り替えは、第１のスイッチ回路Ｓ１がオンの時に第２のスイッチ回路Ｓ２を開閉にしなければならない。ところが、プログラミング時および電流テスト時はともに第１のスイッチ回路Ｓ１がオンであるが、オフとなる第３スイッチ回路Ｓ３は、直列の２つのスイッチＳ３ａ，Ｓ３ｂのうちＰ１で制御されるほうのスイッチ（Ｓ３ａ）がオフであるから、Ｐ４で制御されるほうのスイッチＳ３ｂはオンオフどちらでもよく、制御する必要がない。そこで、この期間は制御線Ｐ４を第２スイッチ回路Ｓ２の制御に用いることができる。制御線Ｐ４でプログラミングと電流テストを切り替えるには、第２スイッチ回路Ｓ２を直列の２つのスイッチで構成して、Ｐ１と揃って開閉する方（Ｓ２ａとする）をＰ１で制御し、他方（Ｓ２ｂとする）をＰ４で制御すればよい。

第２スイッチを直列にすると、プログラミング時には直列の両方のスイッチをオンにし、電流テスト時には一方をオフにする必要があるが、上で述べたように、いずれも第２の制御線Ｐ４による第３スイッチ回路Ｓ３の制御が不要のときであるから、Ｐ４で第２スイッチ回路Ｓ２を自由に切り替えることができる。

逆に、発光と消灯の切り替えは、第３スイッチ回路Ｓ３のオンオフを第２の制御線Ｐ４でおこなうが、発光と消灯いずれの期間も第２スイッチ回路Ｓ２はＰ１の制御でオフになっており、Ｐ４の制御が不要の期間であるから、第３スイッチの開閉をＰ４で自由に行うことができる。

このようにＳ２とＳ３を直列スイッチで構成し、プログラミングと電流テストの切り替え、および発光と消灯の切り替えを第２の制御線で行うことで、さらなる第３の制御線は不要になる。

（変形例１）
図６に図２の画素回路の変形例を示す。図２と異なるのは、第２の制御線Ｐ４で制御されるスイッチＳ２ｂとＳ３ｂが同じ極性のＮチャネルＴＦＴで形成されている点である。

図２の回路で説明したとおり、Ｓ２ｂとＳ３ｂの切り替えはそれぞれ任意に行うことができるから、ＴＦＴのチャネル極性が同じで開閉が同一に行なわれてもよく、また図２のようにＴＦＴのチャネル極性が逆で開閉が相補的に行なわれてもよい。

表２に制御線の電圧と４つの動作の関係を示す。

図２の回路と異なり、Ｐ４のＨレベルで発光、Ｌレベルで消灯となる。

図６の回路は、第３のスイッチ回路Ｓ３の直列スイッチＳ３ａ、Ｓ３ｂがともにオフ時の電流リークが少ないＮチャネルＴＦＴで形成されており、図２の回路に比べて電流遮断をより確実に行うことができる。

（変形例２）
図７に図２の画素回路の別の変形例を示す。図２と異なるのは、第２の制御線Ｐ４で制御されるスイッチＳ２ｂとＳ３ｂが同じ極性のＰチャネルＴＦＴで形成されている点である。

表３に制御線の電圧と４つの動作の関係を示す。

図２の回路と異なり、Ｐ４のＨレベルで電流テスト、Ｌレベルでプログラミングとなる。

（ＴＦＴの構造）
図２の回路を構成する駆動トランジスタＭ、スイッチングトランジスタＳ３ａ、Ｓ３ｂはそれぞれ、非単結晶シリコンを用いたＰチャンネル絶縁ゲート型ＴＦＴ（薄膜トランジスタ）である。一方、選択スイッチ回路Ｓ１、スイッチングトランジスタＳ２ａ、Ｓ２ｂは非単結晶シリコンを用いたＮチャンネル絶縁ゲート型薄膜トランジスタである。

図８はスイッチに用いられるＴＦＴの断面模式図である。

８８はガラスなどの絶縁性表面を有する基板、８９は絶縁層、９０はソースまたはドレイン電極であり、例えば駆動トランジスタＭのドレインに接続される。９１は多結晶シリコンなどの薄膜半導体の島である。この島の中で、９２、９３、９４はＰ＋導電型の半導体からなるソースまたはドレイン領域、９５、９６はＮ導電型の半導体からなるチャンネル領域、９７、９８はゲート電極である。９９はソースまたはドレイン電極であり、発光素子ＥＬのアノードに接続される。

トランジスタＳ３ａ、Ｓ３ｂの接続ノードは、Ｐ＋型半導体領域９３を用いて共通に形成することができる。つまり、トランジスタＳ３ａ、Ｓ３ｂは共通の非単結晶薄膜半導体の島に形成できる。このように、同じ導電型の２つのトランジスタは夫々個別の非単結晶薄膜半導体の島内に作る必要がなくなるので、ソース・ドレイン電極とのコンタクト領域が省ける。

同様に、トランジスタＳ２ａ、Ｓ２ｂの接続ノードは、Ｎ型半導体領域で共通に形成することができる。つまり、トランジスタＳ２ａ、Ｓ２ｂは共通の非単結晶薄膜半導体の島に形成できる。この場合の構成は、図５の半導体領域の導電型を逆にすればよい。

また、本発明においては、ドレインが、ゲート電極に近いドープ領域と、そのドープ領域よりドーパント濃度の高い高ドープ領域とを有する構成であってもよい。この構成のトランジスタはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）として知られている。

本発明に用いられる表示素子としては、有機ＥＬ素子、無機ＥＬ素子、電子放出素子、電子放出素子と蛍光体とを組み合わせた表示素子、発光ダイオードなどの電気光学素子が好ましく用いられる。

また、本発明に用いられるトランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶シリコンなどの非単結晶半導体を活性層とする薄膜トランジスタ（ＴＦＴ）が好ましく用いられる。また、シリコン以外の化合物半導体、酸化物半導体、有機化合物半導体を用いたアクティブマトリクス装置の画素回路にも本発明は適用できる。

図１の電流検出回路５０は、データ線の電流または電圧が入力されてその値に応じた電流または電圧を出力する任意の回路であってよい。図９にその１例を示す。図９は図１の画素回路を用いた本発明の表示装置の実施例である。

図９の電流検出回路５０には、Ｎチャンネルトランジスタからなるスイッチ５１、５２、５３、ＣＭＯＳインバータ５４、Ｐチェンネルトランジスタ５５が含まれている。これらは、画素回路１０と同一の基板上に設けられている。

各列の電流検出回路５０の出力は共通に結線されて、表示パネル外部の負荷抵抗５６と測定回路５７に接続されている。負荷抵抗５６と測定回路５７とは、表示装置のある基板の外部に設けられている。

スイッチ５２は、図１に示した出力選択制御線５８（図９では不図示）により列ごとに順次選択されて電流計測回路５０を計測可能なアクティブ状態にする。１つの列の電流計測回路５０がアクティブのとき、他の列の電流計測回路の出力はハイインピーダンス状態になっている。電流計測回路５０の出力は全列に共通の負荷抵抗５６と測定回路５７で測定され、結果が（不図示の）メモリに保存される。

第Ｎ行が選択され、画素回路１０の駆動ＴＦＴＭのドレインがデータ線ｄａｔａに接続された状態にあるとき、１つの列のスイッチ５２をオンにする。スイッチ５２のＴＦＴをオンにするゲート制御信号は列ごとに順次与えられる。

ついでスイッチ５３を瞬間的にオンにしてデータ線ｄａｔａの電位を接地準位にリセットした後オフに戻す。この動作は全列いっせいに行ってもよい。他の列はスイッチ５２がオフになっているので、データ線の電位には影響しない。

スイッチ５３がオフに戻った後、データ信号線ｄａｔａの寄生容量Ｃｘには、選択されている第Ｎ行の画素回路１０の駆動トランジスタＭから電流が供給されて、データ信号線ｄａｔａの電位は上昇していく。

データ信号線ｄａｔａの電位がＣＭＯＳインバータ５４の反転閾値を越えると、ＣＭＯＳインバータ５４の出力はＨレベルからＬレベルに反転する。ＣＭＯＳインバータ５４の出力が反転すると、Ｐチャンネルトランジスタ５５は負荷抵抗５６に電流を流し、負荷抵抗５６の両端の電圧はＨレベルになる。

測定回路５７はカウンタ（不図示）を内蔵しており、電流検出回路５０のＴＦＴ５３が瞬間的にオンになってからの経過時間をカウントしている。測定回路５７の入力電圧が一定の値を越えるとカウンタが停止し、その値によってスイッチ５３をオフしてから負荷抵抗５６の電圧がハイレベルに遷移するまでの時間Ｔが測定される。

ＣＭＯＳインバータ５４の閾値電圧をＶｔｈとすると、計測された時間Ｔと駆動トランジスタＭを流れる電流Ｉとは、Ｉ＝Ｃｘ・Ｖｔｈ／Ｔの関係がある。時間Ｔがあらかじめ設定した値より短いときは、過大な電流が流れていると判断でき、あらかじめ設定した値より長いときは電流が少なすぎると判断できる。このようにして時間Ｔの計測により所定の電流が流れているか否かを判定することができる。

この計測の間、他の列の電流検出回路５０は、スイッチ５２が開放状態なので、スイッチ５３の瞬間的オンにより接地電位にリセットされたままである。ＣＭＯＳコンバータ５４の出力は反転せず、ＴＦＴ５５は出力インピーダンスが高いオフ状態に保たれる。したがって、前列共通に接続された電流検出回路の出力線には選択列の電流検出回路５０の出力が表れ、測定回路５７で測定される。

以上の計測を列ごとに順次行い、さらに次の行を選択して同じ計測を繰り返すことにより、全画素回路の駆動ＴＦＴを流れる電流が検査される。

本発明の一実施形態である表示装置の画素回路とその周辺回路を示す図である。 図１の画素回路の１つを示す図である。 本発明の一実施形態である表示装置の全体構成を示すブロック図である。 図２の画素回路の動作を説明するタイミングチャートである。 図２の画素回路の別の動作を説明するタイミングチャートである。 本発明の表示装置における画素回路の変形例である。 本発明の表示装置における画素回路の別の変形例である。 本発明の表示装置に用いられるＴＦＴの断面構造を模式的に示す図である。 本発明の実施例の表示装置に用いられる画素回路と駆動電流検出回路を示す図である。

符号の説明

１ 画素回路
２ 表示領域
３ 列駆動回路
４ データ信号線
５ 列レジスタ
６２ 行レジスタ
７２ 制御線
Ｍ 駆動トランジスタ
Ｓ１ 第１のスイッチ
Ｓ２ 第２のスイッチ回路
Ｓ３ 第３のスイッチ回路
Ｓ２ａ 第２スイッチ
Ｓ２ｂ 第３スイッチ
Ｓ３ａ 第４スイッチ
Ｓ３ｂ 第５スイッチ

Claims (5)

1. 行方向と列方向に配列した画素の各々を構成する表示素子と前記表示素子を駆動する駆動回路、各画素に一定電圧を供給する２つの電源、行ごとに設けられた第１および第２の制御線、ならびに前記第１および第２の制御線に交差して配置されたデータ線、を有する表示装置であって、
   前記駆動回路は、ソースとドレインと前記発光素子とが直列に前記２つの電源の間に配置されている駆動トランジスタと、前記駆動トランジスタのドレインと前記データ信号線の間を結合する第１のスイッチと、前記駆動トランジスタのドレインとゲートの間を直列に結合する第２と第３のスイッチと、前記駆動トランジスタのドレインと前記発光素子の間を直列に結合する第４と第５のスイッチとを備えており、
   前記第１の制御線は、前記第１のスイッチ、前記第２のスイッチ、および前記第４のスイッチの各制御端子に接続されて、前記第１のスイッチと前記第２のスイッチとを同時に、かつ前記第２のスイッチと前記第４のスイッチとを相補的に開閉する制御を行い、
   前記第２の制御線は、前記第３のスイッチと前記第５のスイッチの各制御端子に接続されてそれぞれを開閉する制御を行う
   ことを特徴とする表示装置。
2. 前記表示装置が、前記第１と第２の制御線の信号により、
   前記第１のスイッチと前記第２および第３のスイッチが閉じ、前記第４および第５のいずれかのスイッチが開いた第１の状態で、前記データ線の電流を前記駆動回路内に取り込み、
   前記第１のスイッチと前記第２および第３のいずれかのスイッチとが開き、前記第４および第５のスイッチが閉じた第２の状態で、前記駆動回路が前記表示装置に電流を供給し、
   前記第１のスイッチと、前記第２および第３のいずれかのスイッチと、前記第４および第５のいずれかのスイッチとが開いた第３の状態で、前記駆動回路の前記表示装置への電流供給が停止し、
   前記第１のスイッチが閉じ、前記第２および第３のいずれかのスイッチと前記第４および第５のいずれかのスイッチとが開いた第４の状態で、前記駆動トランジスタのソース−ドレイン間を流れる電流が前記データ線に流れる、
   請求項１に記載の表示装置。
3. 前記第４の状態で、前記データ線を通して、前記駆動トランジスタのソース−ドレイン間を流れる電流を検出する電流検出回路が、前記データ線に接続されている請求項２に記載の表示装置。
4. 前記電流検出回路が列ごとにまたは複数の列を含む列群ごとに時分割で選択されて動作する請求項３に記載の表示装置。
5. 前記第１ないし第５のスイッチが薄膜トランジスタで構成され、前記第１のスイッチと前記第２のスイッチとが同じチャネル極性を有し、前記第２のスイッチと前記第４のスイッチとが逆のチャネル極性を有している請求項１に記載の表示装置。

Images