JP2007282867A - Feed object selector for game machine - Google Patents

Feed object selector for game machine Download PDF

Info

Publication number
JP2007282867A
JP2007282867A JP2006113948A JP2006113948A JP2007282867A JP 2007282867 A JP2007282867 A JP 2007282867A JP 2006113948 A JP2006113948 A JP 2006113948A JP 2006113948 A JP2006113948 A JP 2006113948A JP 2007282867 A JP2007282867 A JP 2007282867A
Authority
JP
Japan
Prior art keywords
light
circuit
pulse signal
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006113948A
Other languages
Japanese (ja)
Inventor
Isao Kai
勲 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensatec Co Ltd
Original Assignee
Sensatec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensatec Co Ltd filed Critical Sensatec Co Ltd
Priority to JP2006113948A priority Critical patent/JP2007282867A/en
Publication of JP2007282867A publication Critical patent/JP2007282867A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple, highly reliable and low-cost feed object selector for a game machine without using expensive parts such as a microcomputer or complicated software in order to prevent fraudulence using external light. <P>SOLUTION: The feed object selector is provided with a photosensor for using a light projecting element and a light receiving element, receiving the pulse light of the light projecting element by the light receiving element and detecting the presence/absence of a detection object passing through the light projecting element and the light receiving element. For light projecting pulse signals, the duty ratio of High (H) and Low (L) is 1. In a standby state, by detecting non-matching of the light projecting pulse signals and light receiving pulse signals by using an exclusive OR circuit, it is confirmed that the light projecting pulse signals to the light projecting element and the light receiving pulse signals from the light receiving element are continually synchronized. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ゲーム機のコインやスロットマシンのメダル等の投入物をカウントする場合等に使用する遊戯機用投入物セレクタに関する。   The present invention relates to an input selector for a game machine that is used when counting inputs such as coins of game machines and medals of slot machines.

スロットマシン等のゲーム機においてはゲームプレイに先立ってメダルやコインを投入してゲームを行うことが出来る。この投入されたメダルやコインの確認と枚数のカウントには光センサが用いられている。   In a game machine such as a slot machine, a game can be played by inserting medals and coins prior to game play. An optical sensor is used for checking the inserted medals and coins and counting the number of coins.

このような光センサは、投光素子に直流電流を流し、投光素子からフラットな光を出し、その光を受光素子で受光し、投入物(メダルやコイン等)での遮光による光量の変化を検出するものであり、1対の投光素子及び受光素子を用いたものや、或いは同様の投光素子及び受光素子を2対用い、この2対の投光素子及び受光素子を検出物の通過方向に並べたものがあり、後者の光センサでは2対の投光素子及び受光素子の出力信号の位相差を検出して、投入物(検出物)の通過方向と数を検出している。   Such an optical sensor applies a direct current to the light projecting element, emits flat light from the light projecting element, receives the light by the light receiving element, and changes the light quantity due to light shielding by the input item (medal or coin). One using a pair of light projecting elements and light receiving elements, or using two pairs of similar light projecting elements and light receiving elements, and using these two pairs of light projecting elements and light receiving elements There are sensors arranged in the passing direction, and the latter optical sensor detects the phase difference between the output signals of two pairs of light projecting elements and light receiving elements, and detects the passing direction and number of the input objects (detected objects). .

上記光センサの働きを不正操作も含めて説明する。但し、受光素子(例えばフォトIC)においては投光素子(例えば発光ダイオード)の光を受けた場合、出力部がハイ(High)になるものとロー(Low)になるものとがあるが、以下ではハイ(H)になるもので説明する。   The operation of the optical sensor will be described including an unauthorized operation. However, in the light receiving element (for example, photo IC), when the light from the light projecting element (for example, light emitting diode) is received, the output unit may be high or low, Now, the description will be made on the assumption that it becomes high (H).

図16は一般的な光センサの外観斜視図、図17は同光センサの一般的な回路図、図18は同光センサの投光信号と受光信号の出力の一例を示す。   FIG. 16 is an external perspective view of a general optical sensor, FIG. 17 is a general circuit diagram of the optical sensor, and FIG. 18 shows an example of the light projection signal and the light reception signal output of the optical sensor.

この光センサ100は、投光素子LEDを有する投光部101と、受光素子PDを有する受光部102と、投光部101と受光部102との間に設けられた投入物(メダルやコイン等)の通過溝103とを備える。このような光センサ100では、投光素子LEDに電流を流して投光部101を発光させ、この光を受光部102の受光素子PDで受け、受光素子PDの出力電流をアンプ104で増幅し、シュミット回路105で波形整形した後、出力トランジスタQを介して信号を出力している。この場合、通過溝103を通過する投入物が遮光することにより出力された信号で投入物の数をカウントしている。   The optical sensor 100 includes a light projecting unit 101 having a light projecting element LED, a light receiving unit 102 having a light receiving element PD, and an input (medal, coin, etc.) provided between the light projecting unit 101 and the light receiving unit 102. ) Passage groove 103. In such an optical sensor 100, a current is passed through the light projecting element LED to cause the light projecting unit 101 to emit light. This light is received by the light receiving element PD of the light receiving unit 102, and the output current of the light receiving element PD is amplified by the amplifier 104. After the waveform is shaped by the Schmitt circuit 105, a signal is output via the output transistor Q. In this case, the number of inputs is counted by a signal output when the input passing through the passage groove 103 is shielded from light.

また、この種の光センサ100に対して、現在一般に行われている不正について述べる。この場合、図19に示すように透光フィルム121に不透光マジック等で線122を入れたり、或いは光不透過テープ(図示せず)を貼り付けたりした不正具120が用いられる。この不正具120を光センサ100の通過溝103に挿入・引き出しすることにより、図20に示すように、不正具120の3本の線122に対応して、挿入時に3個(A点、B点、C点の出力L)、引き出し時に3個(C点、B点、A点の出力L)、合計6個の投入物が通過したような出力信号を発生させ、恰もコイン、メダル等の投入物が投入されたと同様の不正ゲームが行われている。   In addition, fraud currently commonly performed on this type of optical sensor 100 will be described. In this case, as shown in FIG. 19, a fraudulent tool 120 in which a line 122 is inserted into the light-transmitting film 121 with a light-transmitting magic or a light-impermeable tape (not shown) is attached. By inserting / withdrawing the unauthorized tool 120 into / from the passage groove 103 of the optical sensor 100, as shown in FIG. Point, output C at point C), output at the time of withdrawal (output L at point C, point B, point A), a total of six inputs passed through, and the coins, medals, etc. A fraudulent game similar to the one in which an input is input is performed.

そのような不正操作を防止するため、図21のような2対の投光部111a,111b及び受光部112a,112bを有する光センサ110を用いて、投入物の通過方向と枚数を検出する対策もある。この場合は、不正具(透光フィルム131に不透光線132を入れたもの)130による不正操作に対しては、図22に示すように、通過溝113への不正具130の挿入時の出力信号の位相(X点)と、不正具130の引き出し時の出力信号の位相(Y点)とでは、位相が逆転するため、例えば挿入時を加算数とし、引き出し時を減算数とすれば、投入数は相殺されてしまう。これを利用して不正行為によるゲームを出来なくしたり、或いはY点以後は信号として収納側から投入側に投入物が引き出された状態が示されているため、不正操作の検出に利用したりしている。   In order to prevent such an unauthorized operation, a measure for detecting the passing direction and the number of inputs using the optical sensor 110 having two pairs of light projecting units 111a and 111b and light receiving units 112a and 112b as shown in FIG. There is also. In this case, with respect to an unauthorized operation by an unauthorized tool (translucent film 131 having opaque light 132 inserted) 130, as shown in FIG. 22, when the unauthorized tool 130 is inserted into the passage groove 113. The phase is reversed between the phase of the output signal (point X) and the phase of the output signal (point Y) when the unauthorized device 130 is pulled out. For example, if the insertion time is the addition number and the extraction time is the subtraction number The number of inputs will be offset. This can be used to prevent a game due to fraud, or after Y point, a signal is drawn from the storage side to the throwing side as a signal, which can be used to detect fraudulent operations. ing.

また、この種の不正操作に対するメダルセレクタとして、第1メダル通過センサの下方に第2メダル通過センサを追加し、第1及び第2メダル通過センサが検出動作した時だけ、適正なメダル投入であるとしたものが提案されている(例えば特許文献1参照)。   Further, as a medal selector for this type of illegal operation, a second medal passing sensor is added below the first medal passing sensor, and only when the first and second medal passing sensors are detected and operated, a proper medal is inserted. Has been proposed (see, for example, Patent Document 1).

しかしながら、最近では図23に示すような不正具140を用いた不正操作が非常に多くなり、被害も甚大となっている。この不正具140は、投光素子である小さな2個のチップLED141,142を、光センサ110の1対の投光部111a及び受光部112aと1対の投光部111b及び受光部112bとの間隔に合わせて不透光フィルム145に取り付け、各チップLED141,142にそれぞれ接続したリード線143,144を不透光フィルム145の外部に導出したものである。   However, recently, unauthorized operations using the unauthorized tool 140 as shown in FIG. The dishonesty tool 140 includes two small chip LEDs 141 and 142 that are light projecting elements, and a pair of light projecting units 111a and 112a of the optical sensor 110 and a pair of light projecting units 111b and 112b. The lead wires 143 and 144 that are attached to the opaque film 145 according to the interval and connected to the respective chip LEDs 141 and 142 are led out of the opaque film 145.

この不正具140を光センサ110の通過溝113に挿入し、リード線143,144に図24に示すようなパルス電流を流し、チップLED141,142を位相差を持って発光させ、あたかも投入物を投入したかのような信号を発生させる不正が行われている。   The dishonest tool 140 is inserted into the passage groove 113 of the optical sensor 110, a pulse current as shown in FIG. 24 is passed through the lead wires 143 and 144, and the chip LEDs 141 and 142 are caused to emit light with a phase difference. An injustice has been made to generate a signal as if it was thrown.

このような発光素子を搭載した不正具を用いた操作による不正を防止するために、不正具をメダル投入口から挿入する際に、投入センサにより不正具の挿入が検出されないように、不正具の発光素子を発光させた状態で挿入する必要があるので、投入センサの配置位置よりも上流側で、かつ投入センサの受光部と同じ側に配置した発光検出センサの受光部により、不正具の発光素子の発光を受光した場合に、異常と判定するスロットマシンが開示されている(例えば特許文献2参照)。   In order to prevent fraud due to an operation using a fraudulent tool equipped with such a light emitting element, when inserting a fraudulent tool from the medal slot, the insertion sensor does not detect the insertion of the fraudulent tool. Since it is necessary to insert the light emitting element in a light emitting state, the light emission of the unauthorized device is performed by the light receiving unit of the light emission detecting sensor arranged upstream of the arrangement position of the closing sensor and on the same side as the light receiving unit of the closing sensor. A slot machine that determines an abnormality when light emitted from an element is received is disclosed (see, for example, Patent Document 2).

また、メダルの取込側経路に配置された投光部と、投光部に対向して配置される第1受光部と、投光部から第1受光部への光が流下するメダルにより反射した反射光を受光可能な位置に配置される第2受光部とからなる入力メダルセンサの受光状態の遷移によりメダル投入を判定するとともに、この投入メダルセンサよりも上流側に流下するメダルにより取込側通路外に退避するよう設けた当接片の退避状態を検出する通過センサによる検出時間が所定時間経過したことにより異常を判断するスロットマシンが開示されている(例えば特許文献3参照)。
特開2001-17611号公報 特開2005-342397号公報 特開2005-349044号公報
Further, the light projecting unit disposed on the medal take-in side path, the first light receiving unit disposed opposite to the light projecting unit, and the medal from which light from the light projecting unit flows to the first light receiving unit is reflected. The medal insertion is determined by the transition of the light receiving state of the input medal sensor including the second light receiving unit disposed at a position where the reflected light can be received, and the medal flowing upstream from the inserted medal sensor is captured. There has been disclosed a slot machine that determines an abnormality when a detection time by a passage sensor that detects a retracted state of an abutting piece provided so as to retreat out of a side passage has passed a predetermined time (see, for example, Patent Document 3).
JP 2001-17611 A JP 2005-342397 A JP 2005-349044 A

上記したように、発光素子を搭載した不正具を用いた、不正が大変多く行われているため、ゲームセンターやパチンコ店は膨大な損害が発生し、営業に多大な影響が及んでいる。発光素子を搭載した不正具を用いた不正がなされても、上記特許文献2、特許文献3に記載のスロットマシンでは、不正使用となるのを防止できる。しかしながら上記特許文献2のものでは、不正投入検出用の受光素子を設けねばならないし、引用文献3に記載のものでは、当接片を用いた通過センサを設けねばならず、センサ部分が大型化し、コスト高になるという問題が残されている。   As described above, since fraudulent use using a fraudulent tool equipped with a light emitting element has been carried out so much, game centers and pachinko parlors have caused enormous damage and have had a great impact on sales. Even if an unauthorized tool using a light emitting element is used, the slot machines described in Patent Document 2 and Patent Document 3 can prevent unauthorized use. However, in the above-mentioned Patent Document 2, it is necessary to provide a light-receiving element for detecting unauthorized insertion, and in the one described in Cited Document 3, a passage sensor using a contact piece must be provided, and the sensor portion is enlarged. The problem of high costs remains.

この発明は、上記問題点に着目してなされたものであって、外部光を用いた不正操作を防止するために、マイコン等の高価なパーツや複雑なソフト、その他の部品を用いることなく、簡易でしかも信頼性が高くローコストな遊戯機用投入物セレクタを提供することを目的としている。   This invention has been made paying attention to the above problems, and in order to prevent unauthorized operation using external light, without using expensive parts such as a microcomputer, complicated software, other parts, The object is to provide a simple, reliable and low-cost input selector for game machines.

前記目的を達成するために、この発明の請求項1に係る遊戯機用投入物セレクタは、投光素子と、この投光素子よりの光を受光する受光素子とからなる光センサを備え、投光素子と受光素子の間を通過する投入物の有無を検出する遊戯機用投入物セレクタにおいて、
前記投光素子を駆動するためのパルス信号を出力するパルス発振回路と、このパルス発振回路のパルス信号と前記受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する論理回路と、を備えたことを特徴とする。
In order to achieve the above object, an input selector for a game machine according to claim 1 of the present invention comprises an optical sensor comprising a light projecting element and a light receiving element for receiving light from the light projecting element, and In an input selector for an amusement machine that detects the presence or absence of an input that passes between an optical element and a light receiving element,
A pulse oscillation circuit for outputting a pulse signal for driving the light projecting element, and receiving and logically receiving the pulse signal of the pulse oscillation circuit and the light receiving output of the light receiving element, and the light emitting pulse signal When the pulse signal of the light reception output is synchronized with the light projection and light reception period, a signal indicating a standby state is output, and when the pulse signal for light projection is the light projection period, there is no light reception output. And a logic circuit that outputs a signal indicating detection of an input when there is a light reception output during the non-light projection period.

また、この発明の請求項7に係る遊戯機用投入物セレクタは、第1の投光素子と、この第1の投光素子よりの光を受光する第1の受光素子とからなる第1の光センサと、第2の投光素子と、この第2の投光素子よりの光を受光する第2の受光素子とからなる第2の光センサとを並設し、第1の投光素子と第1の受光素子の間を通過し、次に第2の投光素子と第2の受光素子の間を通過する投入物の有無を、第1及び第2の受光センサの出力により検出するものにおいて、前記第1及びの第2の投光素子を駆動するためのパルス信号を出力するパルス発振回路と、前記パルス発振回路のパルス信号と、前記第1の受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する第1の論理回路と、前記パルス発振回路のパルス信号と、前記第2の受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する第2の論理回路と、を備え、前記第1の論理回路と前記第2の論理回路の出力に基づいて所定投入物の有無検出を行うことを特徴とする。   An input selector for a gaming machine according to claim 7 of the present invention includes a first light projecting element and a first light receiving element that receives light from the first light projecting element. The first light projecting element includes a second light sensor including a light sensor, a second light projecting element, and a second light receiving element that receives light from the second light projecting element. The presence or absence of an input that passes between the first and second light receiving elements and then passes between the second light projecting element and the second light receiving element is detected by the outputs of the first and second light receiving sensors. A pulse oscillation circuit that outputs a pulse signal for driving the first and second light projecting elements, a pulse signal of the pulse oscillation circuit, and a light reception output of the first light receiving element. Receive and process logically, and the pulse signal for light projection and the pulse signal of the light reception output are synchronized in the light projection and light reception periods. When a signal indicating a standby state is output, when the light-receiving output is absent when the pulse signal for light projection is a light-projecting period, and when there is a light-receiving output during a non-light-projecting period, The first logic circuit that outputs a signal indicating input detection, the pulse signal of the pulse oscillation circuit, and the light-receiving output of the second light-receiving element are received and logically processed, and the light-projecting pulse When the signal and the pulse signal of the light receiving output are synchronized in the light projecting and light receiving period, a signal indicating a standby state is output, and when the light projecting pulse signal is in the light projecting period, the light receiving output is And a second logic circuit that outputs a signal indicating detection of an input when there is a light reception output during a non-projection period, and when the first logic circuit and the second logic circuit are provided. The presence or absence of a predetermined input is detected based on the output

この発明の投入物セレクタにおいて、パルス発振回路より出力される投光パルス信号は、High(H)とLow(L)のデューティ比が1:1であることが好ましい。   In the input selector of the present invention, it is preferable that the duty ratio of High (H) and Low (L) is 1: 1 for the light projection pulse signal output from the pulse oscillation circuit.

また、この発明において、前記論理回路、又は第1の論理回路、第2の論理回路は、排他的論理和回路であり、前記投光用のパルス信号と前記受光出力のパルス信号が論理値の異なる状態で不一致検出を行い、その出力により、待機状態を示す信号を出力するようにするのが好ましい。   In the present invention, the logic circuit, the first logic circuit, or the second logic circuit is an exclusive OR circuit, and the pulse signal for light projection and the pulse signal for the light reception output have logic values. It is preferable that mismatch detection is performed in different states, and a signal indicating a standby state is output based on the detection.

また、この発明において、前記論理回路、又は第1の論理回路、第2の論理回路は、前記投光用のパルス信号が非発光の期間に、前記受光素子より受光信号を受けた場合に、不正投入物有りを示す信号を出力するようにするのが好ましい。   In the present invention, the logic circuit, the first logic circuit, or the second logic circuit receives a light reception signal from the light receiving element during a period in which the light emitting pulse signal is not light emitting. It is preferable to output a signal indicating the presence of unauthorized input.

また、この発明において、前記パルス発振回路と、前記論理回路又は第1の論理回路、第2の論理回路との間に、パルス信号を遅延させる位相調整回路を設け、前記パルス発振回路からの投光用のパルス信号を、位相調整回路を介して、前記論理回路又は第1の論理回路、第2の論理回路に入力するようにするのが好ましい。   In the present invention, a phase adjustment circuit for delaying a pulse signal is provided between the pulse oscillation circuit and the logic circuit or the first logic circuit and the second logic circuit, and It is preferable that an optical pulse signal is input to the logic circuit, the first logic circuit, or the second logic circuit via a phase adjustment circuit.

また、この発明において、前記位相調整回路の投光パルス信号の遅延は、パルス信号の立ち上がり時点に時間を遅延させることが可能である。   In the present invention, the delay of the light projection pulse signal of the phase adjusting circuit can be delayed in time at the rising edge of the pulse signal.

また、前記位相調整回路の投光パルス信号の遅延は、パルス信号の立ち下がり時点の時間を遅延させることも可能である。   In addition, the delay of the light projection pulse signal of the phase adjustment circuit can also delay the time at the falling edge of the pulse signal.

また、前記位相調整回路の投光パルス信号の遅延は、パルス信号の立ち上がり時点及び立ち下がり時点の時間を遅延させることも可能である。   In addition, the delay of the light projecting pulse signal of the phase adjustment circuit can also delay the time at the rise time and the fall time of the pulse signal.

また、この発明の遊戯機用投入物のセレクタにおいて、投光素子、受光素子、論理処理回路及び出力回路等の各回路部は、1個のケースに収納されるのが好ましい。     In the input selector for game machines according to the present invention, each circuit unit such as a light projecting element, a light receiving element, a logic processing circuit, and an output circuit is preferably housed in a single case.

この発明によれば、投光素子を駆動するためのパルス信号を出力するパルス発振回路と、このパルス発振回路のパルス信号と、受光素子の受光出力とを入力に受けて論理処理し、投光用のパルス信号と受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、投光用のパルス信号が投光期間であるときに受光出力が無しの場合に、投入物検出を示す信号を出力する論理回路と、により、構成するものであり、高価なマイコン等を使わないので、安価で小型な投入物セレクタを提供することができる。   According to the present invention, a pulse oscillation circuit that outputs a pulse signal for driving the light projecting element, a pulse signal of the pulse oscillation circuit, and a light reception output of the light receiving element are received as input and logically processed to project light. When the light pulse output signal and the light reception output pulse signal are synchronized in the light projection and light reception period, a signal indicating a standby state is output, and when the light emission pulse signal is in the light emission period, the light reception output is In the case of no, a logic circuit that outputs a signal indicating input detection is configured, and an expensive microcomputer or the like is not used, so that an inexpensive and small input selector can be provided.

また、パルス信号で投光部を駆動し、このパルス信号と受光出力のパルス信号との論理処理により、待機状態の確認、及び投入物の検出を行うので、パルス信号の周波数を高いものとすることにより、ハイスピードなパルス信号で受光パルスを監視でき、不正遊戯を完全に防止できる。その上、簡易な回路のため動作に高い信頼性を得ることができる。   In addition, the light projecting unit is driven by the pulse signal, and the standby state is confirmed and the input is detected by logical processing of the pulse signal and the pulse signal of the light reception output, so that the frequency of the pulse signal is increased. Thus, the received light pulse can be monitored with a high-speed pulse signal, and illegal play can be completely prevented. In addition, since the circuit is simple, high reliability in operation can be obtained.

以下、本発明を実施の形態に基づいて説明する。但し、本発明の遊戯機用投入物セレクタは回路に特徴があるので、以下では回路を中心に説明する。   Hereinafter, the present invention will be described based on embodiments. However, since the input selector for game machines according to the present invention is characterized by a circuit, the following description will be focused on the circuit.

その一実施形態に係る遊戯機用投入物セレクタの回路の一例を図1に示す。この実施形態遊戯機用投入物セレクタは、1対の投光部1及び受光部2と、パルス発振回路3と、このパルス発振回路3よりのパルス信号に応じて投光部1のLED11を駆動する投光駆動回路4と、パルス発振回路3よりのパルス信号の位相を調整する位相調整回路5と、受光部2の出力信号POとパルス発振回路3のパルス信号が位相調整回路5を経て入力される信号とを両入力信号として受ける排他的論理和回路(素子U4)6と、この排他的論理和回路6の出力を検波・平滑する検波回路7と、この検波回路7の出力と基準電圧とを比較して信号出力する比較回路COM1を含む出力回路8とを備えている。この図1に示す各回路部は、例えば図16に示す光センサのように、一個のケース内に収納されている。   An example of the circuit of the input selector for game machines according to the embodiment is shown in FIG. In this embodiment, the input selector for a game machine drives a pair of light projecting unit 1 and light receiving unit 2, pulse oscillation circuit 3, and LED 11 of light projecting unit 1 in accordance with a pulse signal from pulse oscillation circuit 3. The light projecting drive circuit 4 for performing the above operation, the phase adjusting circuit 5 for adjusting the phase of the pulse signal from the pulse oscillating circuit 3, the output signal PO of the light receiving unit 2 and the pulse signal of the pulse oscillating circuit 3 are input via the phase adjusting circuit 5 An exclusive OR circuit (element U4) 6 that receives the received signal as both input signals, a detection circuit 7 for detecting and smoothing the output of the exclusive OR circuit 6, and the output of the detection circuit 7 and a reference voltage And an output circuit 8 including a comparison circuit COM1 for outputting a signal. Each circuit unit shown in FIG. 1 is housed in a single case, for example, like an optical sensor shown in FIG.

パルス発振回路3は、インバータU1,U2,U3と抵抗R1,R2及びコンデンサC1とにより一般に良く知られたインバータ発振回路が構成されている。その発振周波数はコンデンサC1及び抵抗R2の充放電の時定数で規制されている。この発振回路の発振周波数は、商用周波数より高く選ばれ、具体的には数百HZ〜数十KHZに設定する。因みに、抵抗R1はコンデンサC1によるインバータU1の入力部の逆電圧保護用抵抗である。   The pulse oscillating circuit 3 includes an inverter oscillating circuit that is generally well-known by inverters U1, U2, U3, resistors R1, R2, and a capacitor C1. The oscillation frequency is regulated by the charge / discharge time constant of the capacitor C1 and the resistor R2. The oscillation frequency of this oscillation circuit is selected to be higher than the commercial frequency, and specifically, is set to several hundred HZ to several tens KHZ. Incidentally, the resistor R1 is a reverse voltage protection resistor at the input portion of the inverter U1 by the capacitor C1.

なお、パルス発振回路3のパルス信号は、論理処理において、ハイ(H)とロー(L)の信号を使用する関係上、S/N比と信頼性を高めるために、ハイ(H)とロー(L)のデューティ比が1:1であることが好ましい。そのため、ここでは、簡易で安価に構成したパルス発振回路3を使用し、ハイ(H)とロー(L)のデューティ比を1:1としている。   Note that the pulse signal of the pulse oscillation circuit 3 is high (H) and low (L) in order to increase the S / N ratio and reliability because of the use of high (H) and low (L) signals in logic processing. It is preferable that the duty ratio of (L) is 1: 1. Therefore, here, the pulse oscillation circuit 3 configured simply and inexpensively is used, and the duty ratio of high (H) and low (L) is 1: 1.

パルス発振回路3のクロックパルス信号CLがハイ(H)の時、投光駆動回路4のトランジスタQ1のベースには、抵抗R3を介して投光用パルスが印加されてベース電流が流れ、トランジスタQ1はONし、LED11には抵抗R5を介して電流が流れ、LED11は発光する。   When the clock pulse signal CL of the pulse oscillation circuit 3 is high (H), a light projecting pulse is applied to the base of the transistor Q1 of the light projecting drive circuit 4 via the resistor R3, and a base current flows, whereby the transistor Q1 Is turned on, a current flows to the LED 11 through the resistor R5, and the LED 11 emits light.

受光部2を構成するフォトICは、フォトダイオード21と、アンプ22と、波形整形用のシュミット回路23と、抵抗R24、R25,R26及びトランジスタQ2からなる信号出力回路24と、から構成されている。位相調整回路5は、ダイオードD1と抵抗R6の直列回路に抵抗R7が並列接続され、さらにこの並列回路とアース間にコンデンサC2を接続して構成され、並列回路の一端がパルス発振回路3の出力端(インバータU3の出力端)に接続され、並列回路の他端が排他的論理和回路6の一方の入力端(A点)に接続されている。この位相調整回路5は、後述するように、受光部2で受光パルスが遅延することが有る場合を考慮して設けたものであり、遅延が小さい場合は、この位相調整回路5を省いて、インバータU3の出力部を排他論理和回路6の入力(A点)に直接接続してもよい。排他的論理和回路6の他方の入力端には、受光部2の出力信号POが入力されるように接続されている。   The photo IC constituting the light receiving unit 2 includes a photodiode 21, an amplifier 22, a Schmitt circuit 23 for waveform shaping, and a signal output circuit 24 including resistors R24, R25, R26 and a transistor Q2. . The phase adjustment circuit 5 is configured by connecting a resistor R7 in parallel to a series circuit of a diode D1 and a resistor R6, and further connecting a capacitor C2 between the parallel circuit and ground, and one end of the parallel circuit is the output of the pulse oscillation circuit 3. The other end of the parallel circuit is connected to one input end (point A) of the exclusive OR circuit 6. As will be described later, the phase adjustment circuit 5 is provided in consideration of the case where the light receiving pulse may be delayed in the light receiving unit 2. If the delay is small, the phase adjustment circuit 5 is omitted. The output unit of the inverter U3 may be directly connected to the input (point A) of the exclusive OR circuit 6. The other input terminal of the exclusive OR circuit 6 is connected to receive the output signal PO of the light receiving unit 2.

排他的論理和回路6の出力は、検波回路7のダイオードD2で検波され、抵抗R8と、抵抗R12と、コンデンサC3からなる積分回路の積分により平滑され、比較回路COM1の(-)入力端に入力される。一方、比較回路COM1の(+)入力端(D点)には、抵抗R9と抵抗R10で電源電圧VCCを分圧した基準電圧VCが入力されている。比較回路COM1の比較結果が信号出力OUTとして、出力端子Pより出力される。比較回路COM1の(-)入力端に入力される電圧が基準電圧VCより大きいときは、比較回路COM1の出力は反転してロー(L)となる。しかし、(-)入力端への入力電圧が基準電圧VCより小さい場合は、比較回路COM1の出力はハイ(H)となる。   The output of the exclusive OR circuit 6 is detected by the diode D2 of the detection circuit 7, smoothed by the integration of the integration circuit composed of the resistor R8, the resistor R12, and the capacitor C3, and applied to the (−) input terminal of the comparison circuit COM1. Entered. On the other hand, a reference voltage VC obtained by dividing the power supply voltage VCC by the resistors R9 and R10 is input to the (+) input terminal (point D) of the comparison circuit COM1. The comparison result of the comparison circuit COM1 is output from the output terminal P as the signal output OUT. When the voltage input to the (−) input terminal of the comparison circuit COM1 is larger than the reference voltage VC, the output of the comparison circuit COM1 is inverted and becomes low (L). However, when the input voltage to the (−) input terminal is smaller than the reference voltage VC, the output of the comparison circuit COM1 becomes high (H).

次にこの実施形態回路おける動作を説明する。先ず位相調整回路5を接続せず(採用せず)、パルス発振回路3のクロックパルス信号CLを直接排他的論理和回路6に入力した場合について説明する(受光部2の出力が投光用信号に対して遅延しないと仮定する)。   Next, the operation in the circuit of this embodiment will be described. First, the case where the phase adjustment circuit 5 is not connected (not employed) and the clock pulse signal CL of the pulse oscillation circuit 3 is directly input to the exclusive OR circuit 6 will be described (the output of the light receiving unit 2 is the light projection signal). Is assumed to be not delayed).

投光部1と受光部2との間の通過溝にコイン、あるいはメダル等の投入物が無い場合、投光部1のLED11からの光を受光部2のフォトダイオード21が受光する。受光部2の出力POは、図2に示すように投光パルスCLがハイ(H)である期間に同期してハイ(H)となる。   When there is no input such as a coin or a medal in the passage groove between the light projecting unit 1 and the light receiving unit 2, the photodiode 21 of the light receiving unit 2 receives the light from the LED 11 of the light projecting unit 1. As shown in FIG. 2, the output PO of the light receiving unit 2 becomes high (H) in synchronization with the period in which the light projection pulse CL is high (H).

ここでは、位相調整回路5を省いており、インバータU3の出力のクロックパルス信号CLを排他的論理和回路6のA点に直接接続しているので、投光用のクロックパルス信号CLに同期して受光部(フォトIC)2の出力PO(受光信号)が発生する待機状態では、クロックパルス信号CLと受光部2の出力POとが同期している。そのため、排他的論理和回路6の出力(B点)は、図2の信号波形図や図3に示す排他的論理和回路6の真理値表からも明らかなようにA点及び受光出力POがハイ(H)、あるいはロー(L)のいずれの場合も常にロ−(L)、すなわち0Vを保ち、そして検波回路7の出力、及びC点もロー(L)であり、このC点の電圧が比較回路COM1の基準電圧VCより低いため、アナログ比較回路COM1の出力端子PのOUT信号はハイ(H)を保持する。つまり、出力回路8の出力端子Pより、待機状態を示すハイ(H)信号が出力される。   Here, the phase adjustment circuit 5 is omitted, and the clock pulse signal CL output from the inverter U3 is directly connected to the point A of the exclusive OR circuit 6, so that it synchronizes with the clock pulse signal CL for light projection. In the standby state where the output PO (light reception signal) of the light receiving unit (photo IC) 2 is generated, the clock pulse signal CL and the output PO of the light receiving unit 2 are synchronized. For this reason, the output (point B) of the exclusive OR circuit 6 is obtained from the signal waveform diagram of FIG. 2 and the truth value table of the exclusive OR circuit 6 shown in FIG. In either case of high (H) or low (L), low (L), that is, 0V is always maintained, and the output of the detection circuit 7 and the point C are also low (L). Is lower than the reference voltage VC of the comparison circuit COM1, the OUT signal at the output terminal P of the analog comparison circuit COM1 is kept high (H). That is, a high (H) signal indicating a standby state is output from the output terminal P of the output circuit 8.

投入物の通過によりLED11からの光が遮られると、図3の真理値表からも明らかなように、受光部2の出力POはその遮光の間ロー(L)を保持し、このロー(L)が排他的論理和回路6に入力され、一方、クロックパルス信号CLが排他的論理和回路6に入力されるので、そのクロックパルス信号CLのハイ(H)毎にクロックパルス信号CLに同期して排他的論理和回路6は、ハイ(H)のパルスを出力する。このハイ(H)のパルスが検波回路7で、ダイオードD2により検波され、抵抗R8を介してコンデンサC3で充電平滑されて直流電圧となり、比較回路COM1の(-)入力端に加えれる。この(-)入力端の電圧は、基準電圧VCより大となり、出力がロー(L)に反転する。これによって。投入物検出を示すロー(L)信号が出力端子Pより出力される。   When the light from the LED 11 is blocked by the passage of the input material, as is apparent from the truth table of FIG. 3, the output PO of the light receiving unit 2 holds the low (L) during the light blocking, and this low (L ) Is input to the exclusive OR circuit 6, while the clock pulse signal CL is input to the exclusive OR circuit 6, so that the clock pulse signal CL is synchronized with the clock pulse signal CL every time the clock pulse signal CL is high (H). The exclusive OR circuit 6 outputs a high (H) pulse. This high (H) pulse is detected by the detection circuit 7 by the diode D2, charged and smoothed by the capacitor C3 via the resistor R8, and becomes a DC voltage, which is applied to the (−) input terminal of the comparison circuit COM1. The voltage at the (−) input terminal becomes larger than the reference voltage VC, and the output is inverted to low (L). by this. A low (L) signal indicating input detection is output from the output terminal P.

仮に、不正による外部光が受光部2のフォトダイオード21に照射されると、照射された間、受光部2の出力POはハイ(H)を保持する。そうすると、排他的論理和回路6の他方の入力にクロックパルス信号CLにより、ロー(L)とハイ(H)が入力されるので、排他的論理和回路6は、クロックパルス信号CLのロー(L)毎に、ハイ(H)のパルスを出力する。そのため、排他的論理和回路6の出力以後は、投入物の通過の場合と同様の動作をする。     If the external light due to fraud is irradiated onto the photodiode 21 of the light receiving unit 2, the output PO of the light receiving unit 2 holds high (H) during the irradiation. Then, low (L) and high (H) are input to the other input of the exclusive OR circuit 6 by the clock pulse signal CL, so that the exclusive OR circuit 6 receives the low (L) of the clock pulse signal CL. ), A high (H) pulse is output every time. For this reason, after the output of the exclusive OR circuit 6, the same operation as in the case of the passage of the input is performed.

このように、不正に係る外部光が受光部(フォトIC)2のフォトダイオード21に照射された場合も検出物の検出と同様の出力信号が出力回路8の出力端子Pより出力される。   As described above, even when illegal external light is applied to the photodiode 21 of the light receiving unit (photo IC) 2, an output signal similar to that of detection of the detected object is output from the output terminal P of the output circuit 8.

もっとも、不正に外部光が入力された場合は、その操作に長時間を要するため排他的論理和回路6の出力がハイ(H)でも、時間長が20〜50mSのメダル等の所定投入物の検出信号に比し、はるかに長い検出信号となるので、遊戯機の制御部(図示せず)の方で、出力端子Pから入力される検出信号の長さを比較することにより、外部光入力による不正操作を検出できる。   However, when external light is input illegally, the operation takes a long time, so even if the output of the exclusive OR circuit 6 is high (H), a predetermined input such as a medal having a time length of 20 to 50 mS is obtained. Since the detection signal is much longer than the detection signal, the control unit (not shown) of the game machine compares the length of the detection signal input from the output terminal P with the external light input. Can detect unauthorized operations.

ところで、実際には受光部2のフォトICは応答性を持っているため、フォトICは、光を受光して出力がハイ(H)になるまでにTDHの遅れ時間を持つもの、受光後にトランジスタQ1がOFFし、光が無くなってフォトICの出力がロー(L)になるまでTDLの時間を持つもの、或いは両方(TDH,TDL)の遅延時間を持つもの等様々のものがある。   By the way, since the photo IC of the light receiving unit 2 actually has responsiveness, the photo IC has a delay time of TDH until it receives light and the output becomes high (H). There are various types such as those having a time of TDL until Q1 is turned off and light is lost and the output of the photo IC becomes low (L), or those having a delay time of both (TDH, TDL).

図1の検出回路において、位相調整回路5を設けない場合で、上記各遅延が生じる場合のそれらの関連波形を図4、図5、図6に示す。図4はフォトICの出力POがロー(L)からハイ(H)になる時及びハイ(H)からロー(L)になる時に遅延する場合を示す。図5は受光部2の出力POがロー(L)からハイ(H)になる時に遅延する場合を示す。図6は受光部2の出力POがハイ(H)からロー(L)になる時に遅延する場合を示す。   FIG. 4, FIG. 5 and FIG. 6 show the related waveforms when the above-described delays occur when the phase adjustment circuit 5 is not provided in the detection circuit of FIG. FIG. 4 shows a case where the delay occurs when the output PO of the photo IC changes from low (L) to high (H) and from high (H) to low (L). FIG. 5 shows a case where a delay occurs when the output PO of the light receiving unit 2 changes from low (L) to high (H). FIG. 6 shows a case where a delay occurs when the output PO of the light receiving unit 2 changes from high (H) to low (L).

図4〜図6からも分かるように、受光部2のフォトICの出力PO(受光信号)に対する遅延処理を行わないと、出力POの遅延による排他的論理和回路6の出力B点に、遅延によるパルス幅の小さなパルスが出力し、これが検波回路7で、検波・平滑されて(図4〜図6のC点の波形参照)、比較回路COM1の(-)入力端に入力され、図1のアナログ比較回路COM1の入力C点には常に不要な電圧が印加されたままとなり、これにノイズ電圧が加わると、僅かなノイズでもアナログ比較回路COM1が誤動作を起こし易く、その信頼性が低下するおそれがある。   As can be seen from FIGS. 4 to 6, if delay processing is not performed on the output PO (light reception signal) of the photo IC of the light receiving unit 2, a delay is generated at the output B point of the exclusive OR circuit 6 due to the delay of the output PO. A pulse having a small pulse width is output by the detection circuit 7 and detected and smoothed by the detection circuit 7 (see the waveform at point C in FIGS. 4 to 6), and input to the (−) input terminal of the comparison circuit COM1. An unnecessary voltage is always applied to the input C point of the analog comparison circuit COM1, and if a noise voltage is added to the input C point, the analog comparison circuit COM1 is liable to malfunction even with a slight noise, and its reliability is lowered. There is a fear.

位相調整回路5は、この問題を解決するために設けたものである。この位相調整回路5による遅延対策について説明する。 まず、受光部2のフォトICで図4のようにパルスの立ち上がりと、立ち下がりの両方(TDH,TDL)で遅延する場合について説明する。
図1の実施形態投入物セレクタにおいて、パルス発振回路3の出力クロックパルス信号CLがハイ(H)になるとき、抵抗R6,R7の並列合成抵抗を介してコンデンサC2を充電するため、位相調整回路5より排他的論理和回路6のA点に加えられる電圧が一定の遅延時間を持った電圧となる(図7のA点の波形参照)。また、クロックパルス信号CLがロー(L)となると、コンデンサC2に充電された電圧は、ダイオードD1(抵抗R6側にカソードが接続された)があることにより抵抗R7のみを介してパルス発振回路3のインバータU3の出力部で放電するため、一定の遅延時間を持った電圧となる(図7のA点の波形参照)。
The phase adjustment circuit 5 is provided to solve this problem. A countermeasure against delay by the phase adjustment circuit 5 will be described. First, a case where the photo IC of the light receiving unit 2 is delayed by both rising and falling (TDH, TDL) of a pulse as shown in FIG. 4 will be described.
In the input selector of FIG. 1, when the output clock pulse signal CL of the pulse oscillation circuit 3 becomes high (H), the phase adjustment circuit charges the capacitor C2 via the parallel combined resistance of the resistors R6 and R7. 5, the voltage applied to the point A of the exclusive OR circuit 6 becomes a voltage having a fixed delay time (see the waveform at the point A in FIG. 7). Further, when the clock pulse signal CL becomes low (L), the voltage charged in the capacitor C2 is the pulse oscillation circuit 3 only through the resistor R7 due to the diode D1 (with the cathode connected to the resistor R6 side). Since the voltage is discharged at the output of the inverter U3, the voltage has a certain delay time (see the waveform at point A in FIG. 7).

この遅延した波形は、電源電圧VCCのおよそ1/2の値である排他的論理和回路6のスレッシュホールド電圧VTHで論理処理が機能する。この各々の遅延した電圧波形の時間はそれぞれTDH,TDLに設定されている。   In this delayed waveform, the logical processing functions at the threshold voltage VTH of the exclusive OR circuit 6 which is approximately a half of the power supply voltage VCC. The time of each delayed voltage waveform is set to TDH and TDL, respectively.

従って、排他的論理和回路6に入力されるA点における電圧と受光部2の出力POは、全く同期した信号となり、排他的論理和回路6の出力は完全なロー(L)を保持し、C点も0VのためS/N比の高い信頼性の高いものにすることが出来る。これらの波形を図7に示す。   Therefore, the voltage at the point A input to the exclusive OR circuit 6 and the output PO of the light receiving unit 2 are completely synchronized, and the output of the exclusive OR circuit 6 holds a complete low (L). Since the C point is also 0V, it can be made highly reliable with a high S / N ratio. These waveforms are shown in FIG.

次に受光部2のフォトICで、図5のように、波形の立ち上がりのとき、つまり、ロー(L)からハイ(H)になるときのみ遅延する場合は、クロックパルス信号CLも同様に、立ち上がり部分のみ、遅延させればよい。そのため、図1の、ダイオードD1を逆向きにすると共に抵抗R6をショートすれば良い。この場合、図8に示す位相調整回路5を使用する。図8の位相調整回路5は、ダイオードD1を図1に示した場合と極性を逆にして接続し、このダイオードD1と抵抗R7を並列接続し、この並列回路とアース間にコンデンサC2を接続したものである。   Next, when the photo IC of the light receiving unit 2 is delayed only when the waveform rises as shown in FIG. 5, that is, when it goes from low (L) to high (H), the clock pulse signal CL is similarly Only the rising part needs to be delayed. Therefore, the diode D1 in FIG. 1 may be reversed and the resistor R6 may be short-circuited. In this case, the phase adjustment circuit 5 shown in FIG. 8 is used. In the phase adjustment circuit 5 of FIG. 8, the diode D1 is connected with the polarity reversed from that shown in FIG. 1, the diode D1 and the resistor R7 are connected in parallel, and the capacitor C2 is connected between the parallel circuit and the ground. Is.

また、受光部2のフォトICで、図6のようにハイ(H)からロー(L)になるときに遅延する場合は、クロックパルス信号CLも、立ち下がり部分のみ、遅延させればよい。そのため、図1の抵抗R6をショートすれば良い。この場合図9に示す位相調整回路5を使用する。図9の位相調整回路5は、図1に示した抵抗R6を除き、ダイオードD1は図1の場合と同極性で、抵抗R7と並列接続し、この並列回路とアース間にコンデンサC2を接続したものである。   When the photo IC of the light receiving unit 2 is delayed when going from high (H) to low (L) as shown in FIG. 6, the clock pulse signal CL may be delayed only at the falling portion. Therefore, the resistor R6 in FIG. In this case, the phase adjustment circuit 5 shown in FIG. 9 is used. In the phase adjustment circuit 5 of FIG. 9, except for the resistor R6 shown in FIG. 1, the diode D1 has the same polarity as in FIG. 1, and is connected in parallel with the resistor R7, and a capacitor C2 is connected between the parallel circuit and ground. Is.

上記のように遅延処理されたクロックパルス信号CLと、これに同期した受光部2の出力POは、排他的論理和回路6により論理処理が行われる。排他的論理和回路6の出力は、検波回路7のダイオードD2で検波され、抵抗R8、コンデンサC3での積分により平滑され、直流電圧として、アナログ比較回路COM1の(−)入力端子に入力される。   The clock signal CL subjected to the delay processing as described above and the output PO of the light receiving unit 2 synchronized therewith are subjected to logical processing by the exclusive OR circuit 6. The output of the exclusive OR circuit 6 is detected by the diode D2 of the detection circuit 7, smoothed by integration by the resistor R8 and the capacitor C3, and input to the (−) input terminal of the analog comparison circuit COM1 as a DC voltage. .

この抵抗R8とコンデンサC3は積分回路を構成し、その機能は次のa,b,cのいずれかとなる。
a)投入物がない場合の遅延時間TDHとTDLの設定が受光部2の出力POと少しでもずれた場合、排他的論理和回路6から出力されるハザードを吸収する(図4参照)。
b)投入物がある場合は、受光部2が受光せず、その出力POがロー(L)となり、排他的論理和回路6から出力されるクロックパルス信号CLに同期したハイ(H)のパルスを直流に平滑、変換する(図11参照)。
c)外部光が受光部(フォトIC)2に照射され不正が行われるとき、受光部2は受光し、その出力POはハイ(H)となるため、上記と同様に排他的論理和回路6からA点に印加されるスレッシュホールド電圧VTHのタイミングに応じた信号の反転したパルスが同期して出力される。このパルスを直流に平滑、変換するものである(図12参照)。
The resistor R8 and the capacitor C3 constitute an integrating circuit, and the function thereof is one of the following a, b, and c.
a) When the setting of the delay times TDH and TDL when there is no input is slightly deviated from the output PO of the light receiving unit 2, the hazard output from the exclusive OR circuit 6 is absorbed (see FIG. 4).
b) When there is an input, the light receiving unit 2 does not receive light, and its output PO becomes low (L), and a high (H) pulse synchronized with the clock pulse signal CL output from the exclusive OR circuit 6 Is smoothed and converted to direct current (see FIG. 11).
c) When external light is applied to the light receiving unit (photo IC) 2 and fraud is performed, the light receiving unit 2 receives light and its output PO becomes high (H), so that the exclusive OR circuit 6 is the same as described above. To invert pulses of the signal corresponding to the timing of the threshold voltage VTH applied to the point A. This pulse is smoothed and converted to direct current (see FIG. 12).

上記色々な状況における各部の信号と真理値表を図13に示す。   FIG. 13 shows a signal and truth table of each part in the above various situations.

投入物或いは外部光が無い場合は、待機状態であり、この状態になると排他的論理和回路6からの出力パルスが無くなり、コンデンサC3に充電された電圧は抵抗R12を介して放電し0Vとなる。
また、正常な待機状態における各部のパルスの関連を図10に示す。
When there is no input or external light, it is in a standby state. In this state, there is no output pulse from the exclusive OR circuit 6, and the voltage charged in the capacitor C3 is discharged through the resistor R12 to 0V. .
Further, FIG. 10 shows the relationship between the pulses of the respective parts in the normal standby state.

受光部2の出力POとクロックパルス信号CLがタイミング処理されたA点の電圧が排他的論理和回路6に入力されると、排他的論理和回路6は図13に記した真理値表に従って論理処理される。この真理値表と図10から分かるように正常な待機状態のみがB点、C点共にロー(L)、すなわち0Vであり、電源電圧を抵抗R9と抵抗R10で分圧されたおよそ1/2・VCCにセットされた基準電圧VCより低いため、アナログ比較回路COM1の出力端子Pの信号OUTはハイ(H)となっている。   When the voltage at point A on which the output PO of the light receiving unit 2 and the clock pulse signal CL have been processed is input to the exclusive OR circuit 6, the exclusive OR circuit 6 performs logic operation according to the truth table shown in FIG. It is processed. As can be seen from this truth table and FIG. 10, only the normal standby state is low (L) at point B and point C, that is, 0 V, and the power source voltage is divided by the resistors R9 and R10 to about 1/2. The signal OUT at the output terminal P of the analog comparison circuit COM1 is high (H) because it is lower than the reference voltage VC set at VCC.

一方、投入物が投光部1と受光部2との間の通過溝を通過する場合は、図11に示すようにB点にはクロックパルス信号CLと同一のパルスが発生するため、パルスはダイオードD2で検波され、抵抗R8を介しコンデンサC3で充電平滑され、C点の直流電圧がハイ(H)となる。そして、アナログ比較回路COM1の出力端子PのOUT信号はロー(L)に反転し、投入物有りの検出信号が出力される。   On the other hand, when the input material passes through the passage groove between the light projecting unit 1 and the light receiving unit 2, the same pulse as the clock pulse signal CL is generated at the point B as shown in FIG. The signal is detected by the diode D2, charged and smoothed by the capacitor C3 via the resistor R8, and the DC voltage at the point C becomes high (H). Then, the OUT signal at the output terminal P of the analog comparison circuit COM1 is inverted to low (L), and a detection signal with an input is output.

さらに、不正の外部光が加えられると、図12に示すようにB点にはクロック信号CLの反転したパルス信号が発生し、このパルスはダイオードD2で検波され、抵抗R8を介しコンデンサC3で充電平滑され、直流電圧がハイ(H)となり、アナログ比較回路COM1の(−)入力端子(C点)に入力される。この直流電圧は比較電圧VCより高くなるため、アナログ比較回路COM1は出力反転し、その出力端子Pの信号OUTはロー(L)となり、検出信号が出力される。   Further, when illegal external light is applied, a pulse signal inverted from the clock signal CL is generated at point B as shown in FIG. 12, and this pulse is detected by the diode D2 and charged by the capacitor C3 via the resistor R8. Smoothed, the DC voltage becomes high (H), and is input to the (−) input terminal (point C) of the analog comparison circuit COM1. Since this DC voltage becomes higher than the comparison voltage VC, the analog comparison circuit COM1 inverts the output, the signal OUT at the output terminal P becomes low (L), and a detection signal is output.

この外部光による検出出力と検出物の通過による検出出力は同じくロー(L)となっているが、投入物がセレクタに投入された場合は、クロックパルスの投光期間に相当する場合に、検出信号が、ロー(L)になるに対し、外部光による検出出力は、クロックパルスの非投光期間に相当する場合に、検出信号がロー(L)になるので、少しの論理回路の追加で両者を識別することができる。   The detection output by the external light and the detection output by the passage of the detection object are also low (L), but when the input is input to the selector, it is detected when it corresponds to the light emission period of the clock pulse. While the signal becomes low (L), the detection output by external light corresponds to the non-projection period of the clock pulse, so that the detection signal becomes low (L). Both can be identified.

また、投入物がセレクタに投入された場合、投入物は一定のスピードをもって光センサを通過するため、その検出出力時間はその機構によって決まる。検出物の通過による検出出力時間はおよそ10〜50mSと一定の範囲であり、予め判明している。   Further, when the input is input to the selector, the input passes through the optical sensor at a constant speed, and therefore the detection output time is determined by the mechanism. The detection output time due to the passage of the detection object is in a certain range of about 10 to 50 mS, and is known in advance.

実施形態投入物セレクタのパルス発振回路3が数百HZ〜数十KHZと非常に高い周波数であり、例えばクロックパルスの周波数を10KHZに設定していた場合、これに同期した周波数のハ゜ルス信号を発生させて外部より投入する発光素子を点灯して不正を行うことは、困難である。かりに上記10KHZの周波数に対し9.9KHZのパルス光を入光させても,10KHZの信号とで0.1KHZのビート信号が発生し、この信号が出力回路8から、出力され、不正を示す信号を出力する結果となり、結局不正を成功させることは不可能に近い。   Embodiment The pulse oscillator circuit 3 of the input selector has a very high frequency of several hundred HZ to several tens KHZ. For example, when the frequency of the clock pulse is set to 10 KHZ, a pulse signal having a frequency synchronized with this is generated. It is difficult to cheat by turning on a light emitting element that is input from the outside. Even if pulse light of 9.9 KHZ is incident on the frequency of 10 KHZ, a beat signal of 0.1 KHZ is generated with the 10 KHZ signal. As a result, it is almost impossible to succeed in fraud.

また、光センサの受光部と外部光(チップLEDからの光)との位置合わせには非常に時間を要し、とても数10mSで行うことは出来ない。また、その出力時間と予め判明している投入物の通過時間と比較することで、所定の投入物ではなく外部光によるものあることを識別できる。     Further, it takes a very long time to align the light receiving portion of the optical sensor with the external light (light from the chip LED), and it cannot be performed in a few tens of milliseconds. Further, by comparing the output time with the passage time of the input that is known in advance, it is possible to identify that it is due to external light instead of the predetermined input.

その上、図23のような不正具140(この場合は1個の光センサに応じて1個のチップLED142のみを有するもの)の不透光フィルム145がチップLED142よりも先に検出されるため、その出力時間を監視することにより容易に不正の発見が可能となる。   In addition, the impermeable film 145 of the dishonest tool 140 as shown in FIG. 23 (in this case, having only one chip LED 142 according to one light sensor) is detected before the chip LED 142. By monitoring the output time, fraud can be easily detected.

これらにおいて先にも述べたが、図4〜図6に示すようなハザードが出てS/N比を多少悪くしても良い場合や、検出速度を落としても良い場合は、抵抗R8、抵抗R12、コンデンサC3の値を大きくして時定数を長くすることにより、勿論、位相調整回路5を省き、インバータU3の出力部を排他的論理和回路6の入力A点に直接接続しても何ら問題なく機能する。   As described above, when a hazard such as that shown in FIGS. 4 to 6 occurs and the S / N ratio may be somewhat deteriorated or the detection speed may be reduced, the resistor R8, By increasing the value of R12 and capacitor C3 to increase the time constant, of course, the phase adjustment circuit 5 can be omitted and the output part of the inverter U3 can be directly connected to the input A point of the exclusive OR circuit 6. Works without problems.

また、出力信号が反転しても良い場合は、アナログ比較回路COM1の比較基準電圧を(−)入力端子に接続し、検出からの信号部C点を(+)入力端子に接続することも出来る。   When the output signal may be inverted, the comparison reference voltage of the analog comparison circuit COM1 can be connected to the (−) input terminal, and the signal part C point from the detection can be connected to the (+) input terminal. .

次に、別実施形態に係る遊戯機用投入物セレクタの回路の一例を図14に示す。この投入物セレクタは2対の投光部及び受光部を有する光センサを備えるものであり、図21図に示すタイプの光センサを使用する。この実施形態投入物セレクタは、1対の投光部1a、受光部2aと、パルス発振回路3と、投光駆動回路4aと、位相調整回路5、排他的論理和回路6と、検波回路7aと、出力回路8aとを、備える点で図1に示す回路と同様である。図1に示す回路と同構成のこの回路部分で、第1の投入物セレクタ回路10aを構成している。   Next, FIG. 14 shows an example of a circuit of an input selector for game machines according to another embodiment. This input selector includes an optical sensor having two pairs of light projecting units and light receiving units, and uses an optical sensor of the type shown in FIG. This embodiment selector includes a pair of light projecting unit 1a, light receiving unit 2a, pulse oscillation circuit 3, light projecting drive circuit 4a, phase adjustment circuit 5, exclusive OR circuit 6, and detection circuit 7a. And the output circuit 8a are the same as the circuit shown in FIG. This circuit portion having the same configuration as that of the circuit shown in FIG. 1 constitutes a first input selector circuit 10a.

この実施形態投入物セレクタは、さらに加えて1対の投光部1b、受光部2bと、排他論理和回路6bと、検波回路7bと、出力回路8bとを備え、排他的論理和回路6bには、受光部2bの出力PO2が入力されるとともに、パルス発振回路3のクロックパルス信号CLが、位相調整回路5を介して、排他的論理和回路6bに入力されている。この新たに付加された回路部分に、パルス発振回路3、位相調整回路5を含めて第2の投入物セレクタ回路10bを構成している。この図14に示す実施形態の各回路部も、例えば図21に示す光センサのように、1個のケース内に収納されている。   This embodiment selector further includes a pair of light projecting unit 1b, light receiving unit 2b, exclusive OR circuit 6b, detection circuit 7b, and output circuit 8b. In the exclusive OR circuit 6b, The output PO2 of the light receiving unit 2b is input, and the clock pulse signal CL of the pulse oscillation circuit 3 is input to the exclusive OR circuit 6b via the phase adjustment circuit 5. The newly added circuit portion includes the pulse oscillation circuit 3 and the phase adjustment circuit 5 to constitute a second input selector circuit 10b. Each circuit unit of the embodiment shown in FIG. 14 is also housed in one case, for example, as an optical sensor shown in FIG.

この実施形態投入物セレクタにおいて、第1の投入物セレクタ回路10a、第2の投入物セレクタ回路10bは、動作において、図1で示した回路の場合と同様である。ただ、この実施形態では、第1の一対の投光部1a、受光部2aに対し、第2の一対の投光部1b、受光部2bは、投入方向にずらして配置しているので、コイン、メダルなどの投入物は、最初に第1の投入物セレクタ10aで検出され、次に第2の投入物セレクタ10bで通過信号が得られるので、確実に投入物を検出できる。   In the input selector of this embodiment, the first input selector circuit 10a and the second input selector circuit 10b are the same in operation as the circuit shown in FIG. However, in this embodiment, since the second pair of light projecting units 1b and the light receiving unit 2b are shifted in the inserting direction with respect to the first pair of light projecting units 1a and 2a, the coins An input such as a medal is first detected by the first input selector 10a, and then a passing signal is obtained by the second input selector 10b, so that the input can be reliably detected.

図23に示す如き不正具を使用した場合は、つまり、外部光を加えた場合は、パルス発振回路3のクロックパルス信号の周波数が、数百Hz〜数十KHzに設定されるのに対し、例えば2つの受光素子に不正具の発光部を位置合わせするには長時間の作業を要することに伴う、長い時間の出力信号が出力されることや、クロックパルス信号CLの周波数に同期させることは、極めて困難であり、例えばその差が僅かでもあれば差の周波数のビート信号が出力回路から出力され、不正使用を報知することも可能であり、発光素子などを用いた、不正使用を回避できる。   When an illegal tool as shown in FIG. 23 is used, that is, when external light is added, the frequency of the clock pulse signal of the pulse oscillation circuit 3 is set to several hundred Hz to several tens KHz, For example, it takes a long time to align the light emitting part of the unauthorized device with the two light receiving elements, and a long time output signal is output or synchronized with the frequency of the clock pulse signal CL. For example, if the difference is very small, a beat signal having a difference frequency is output from the output circuit, so that it is possible to notify the unauthorized use, and it is possible to avoid unauthorized use using a light emitting element or the like. .

なお、上記した図14の実施形態回路の全体動作に係る各部の信号の関連を図15に示している。   FIG. 15 shows the relationship between signals at various parts related to the overall operation of the circuit of the embodiment shown in FIG.

また、上記実施形態において、メダル等の遊戯機所定の投入物が通過した場合と、不正具のLED等の投入による場合は、出力端子P(Pa,Pb)から、ともにロー(L)信号が検出信号として出力される。そのため、所定の投入物か外部光によるものかの区別は、遊戯機の制御部で、投入物検出信号を出力端子から取り込み、カウントするときに、検出信号の幅(時間長)が設定値以内か否かを判定し、設定値以内で有れば所定投入物検出とし、設定値を越える場合は外部光によるものであると判定すればよい、としている。   Further, in the above embodiment, when a predetermined input such as a medal or the like passes through, or when an illegal device LED or the like is inserted, a low (L) signal is output from the output terminal P (Pa, Pb). It is output as a detection signal. Therefore, when the input detection signal is taken in from the output terminal and counted by the control unit of the game machine, the width (time length) of the detection signal is within the set value. If it is within the set value, it is determined that the predetermined input is detected, and if it exceeds the set value, it is determined that it is due to external light.

しかし、投入物セレクタの出力端子Pから、外部光を除く投入物検出の場合のみを、検出信号として出力したい場合は、例えば図1の比較回路COM1の出力端と出力端子Pの間に,比較回路COM1から出力されるロー(L)信号〔検出信号〕の幅(時間長)が設定値以内か否かを判定し、設定値以内で有れば所定投入物検出とし、設定値を越える場合は外部光等による異常であると判定する回路を設け、所定投入物と判定した場合にのみ、そのロー(L)信号〔検出信号〕を出力端子Pより出力するようにしてもよい。   However, in the case where it is desired to output only the detection of the input product excluding external light as the detection signal from the output terminal P of the input product selector, for example, a comparison is made between the output terminal of the comparison circuit COM1 in FIG. When the width (time length) of the low (L) signal [detection signal] output from the circuit COM1 is within the set value, if it is within the set value, the predetermined input is detected and exceeds the set value May be provided with a circuit for determining an abnormality due to external light or the like, and the low (L) signal [detection signal] may be output from the output terminal P only when it is determined as a predetermined input.

また、他の対応策として、クロックパルス信号CLの反転信号と受光出力POの論理積をとる論理積回路を設け、図12に示すように、外部光が入力された場合に、受光出力POがハイ(H)であり、クロックパルス信号CLの反転信号がハイ(H)のとき、その論理積がハイ(H)となるので、設けた論理積回路のハイ(H)出力により、出力端子Pから出力される信号を、ハイ(H)に強制するようにしてもよい。   As another countermeasure, an AND circuit that takes the logical product of the inverted signal of the clock pulse signal CL and the light reception output PO is provided, and when the external light is input as shown in FIG. When it is high (H) and the inverted signal of the clock pulse signal CL is high (H), the logical product becomes high (H). Therefore, the high (H) output of the provided AND circuit causes the output terminal P to The signal output from may be forced high (H).

一実施形態に係る遊戯機用投入物セレクタの回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of the input selector for game machines which concerns on one Embodiment. 同遊戯機用投入物セレクタにおける受光部(フォトIC)の出力POの応答遅延のない場合の各部の信号を示す図である。It is a figure which shows the signal of each part in case there is no response delay of the output PO of the light-receiving part (photo IC) in the input selector for the game machine. 同遊戯機用投入物セレクタにおける受光部(フォトIC)の出力POの応答遅延のない場合の各部の信号の真理値表を示す図である。It is a figure which shows the truth table of the signal of each part when there is no response delay of the output PO of the light-receiving part (photo IC) in the input selector for the game machine. 同遊戯機用投入物セレクタにおいて、遅延処理回路がなく投光パルス信号に対し受光パルス信号POがパルス信号の立ち上がり、立ち下がりの両方で遅延する場合の各部の信号を示す図である。In the game machine input selector, there is no delay processing circuit, and the signal of each part when the received light pulse signal PO is delayed at both the rise and fall of the pulse signal with respect to the projection pulse signal is shown. 同遊戯機用投入物セレクタにおいて、遅延処理回路がなく投光パルス信号に対し受光パルス信号POがパルス信号の立ち上がり時のみに遅延する場合の各部の信号を示す図である。In the game machine input selector, there is no delay processing circuit, and the signal of each part when the received light pulse signal PO is delayed only when the pulse signal rises with respect to the light projection pulse signal is shown. 同遊戯機用投入物セレクタにおいて、遅延処理回路がなく投光パルス信号に対し受光パルス信号POがパルス信号の立ち下がり時のみに遅延する場合の各部の信号を示す図である。In the game machine input selector, there is no delay processing circuit, and the signal of each part when the received light pulse signal PO is delayed only when the pulse signal falls with respect to the light projection pulse signal is shown. 図4の信号を遅延処理回路で処理したときの信号波形と論理処理された排他的論理和回路の出力信号を示す図である。FIG. 5 is a diagram illustrating a signal waveform when the signal of FIG. 4 is processed by a delay processing circuit and an output signal of an exclusive OR circuit logically processed. 同遊戯機用投入物セレクタにおいて、受光パルス信号POが立ち上がりのときのみ遅延する場合の位相調整回路を示す回路図である。FIG. 3 is a circuit diagram showing a phase adjustment circuit in the case where the input selector for the game machine is delayed only when a light reception pulse signal PO rises. 同遊戯機用投入物セレクタにおいて、受光パルス信号POが立ち下がりのときのみ遅延する場合の位相調整回路を示す回路図である。In the same game machine input selector, it is a circuit diagram showing a phase adjustment circuit in the case of delaying only when the light reception pulse signal PO falls. 同遊戯機用投入物セレクタにおいて、正常な待機状態における各部の信号を示す図である。It is a figure which shows the signal of each part in the normal standby state in the input selector for game machines. 同遊戯機用投入物セレクタにおいて、投光部と受光部との間の通過溝に検出物がある場合の各部の信号を示す図である。It is a figure which shows the signal of each part in case the detection thing exists in the passage groove | channel between a light projection part and a light-receiving part in the input selector for the game machine. 同遊戯機用投入物セレクタにおいて、受光部に不正操作に係る外部光を照射した場合の各部の信号を示す図である。In the input selector for game machines, it is a figure which shows the signal of each part at the time of irradiating the external light which concerns on unauthorized operation to a light-receiving part. 同遊戯機用投入物セレクタにおいて、様々な状況における各部の信号と真理値表を示す図である。In the game machine input selector, it is a diagram showing a signal of each part and a truth table in various situations. この発明の他の実施形態に係る遊戯機用投入物セレクタの回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of the input selector for game machines which concerns on other embodiment of this invention. 同実施形態遊戯機用投入物セレクタの全体動作に係る各部の信号を示す図である。It is a figure which shows the signal of each part which concerns on the whole operation | movement of the input selector for game machines of the embodiment. 一般的な光センサの外観斜視図である。It is an external appearance perspective view of a common optical sensor. 一般的な光センサの従来例に係る回路図である。It is a circuit diagram concerning a conventional example of a general photosensor. 一般的な光センサにおいて、投入物の検出時の投光信号と受光信号を示す図である。In a general optical sensor, it is a figure which shows the light projection signal and light reception signal at the time of detection of an input. 一般的な光センサに対して、不正具を用いた不正操作の例を示す図である。It is a figure which shows the example of the unauthorized operation using an unauthorized tool with respect to a general optical sensor. 図19に示す不正操作を行ったときの投光信号と受光信号を示す図である。FIG. 20 is a diagram showing a light projection signal and a light reception signal when the unauthorized operation shown in FIG. 19 is performed. 2対の投光部及び受光部を有する光センサに対して、一例の不正具を用いた不正操作の例を示す図である。It is a figure which shows the example of the unauthorized operation using an example unauthorized tool with respect to the optical sensor which has two pairs of light projection parts and a light-receiving part. 図21に示す不正操作を行ったときの投光信号及び受光信号と不正防止を示す図である。FIG. 22 is a diagram showing a light projection signal and a light reception signal and fraud prevention when the unauthorized operation shown in FIG. 21 is performed. 2対の投光部及び受光部を有する光センサに対して、別例の不正具を用いた不正操作の例を示す図である。It is a figure which shows the example of unauthorized operation using the unauthorized tool of another example with respect to the optical sensor which has two pairs of light projection parts and a light-receiving part. 図23に示す不正操作を行ったときの投光信号と受光信号を示す図である。FIG. 24 is a diagram showing a light projection signal and a light reception signal when the unauthorized operation shown in FIG. 23 is performed.

符号の説明Explanation of symbols

1,1a、1b 投光部
2,2a,2b 受光部
3 パルス発振回路
4,4a,4b 投光駆動回路
5 位相調整回路
6,6a、6b 排他的論理和回路
7,7a、7b 検波回路
8,8a,8b 出力回路
PO フォトIC(受光素子)出力
COM1 アナログ比較回路
VC 比較電圧
11,11a,11b 発光ダイオード(投光素子)
21,21a、21b フォトダイオード(受光素子)
CL クロックパルス
TDH 立ち上がり遅延時間
TDL 立ち下がり遅延時間
P ,Pa,Pb 出力端子
DESCRIPTION OF SYMBOLS 1,1a, 1b Light emission part 2, 2a, 2b Light reception part 3 Pulse oscillation circuit 4, 4a, 4b Light emission drive circuit 5 Phase adjustment circuit 6, 6a, 6b Exclusive OR circuit 7, 7a, 7b Detection circuit 8 , 8a, 8b Output circuit PO Photo IC (light receiving element) output COM1 Analog comparison circuit VC Comparison voltage 11, 11a, 11b Light emitting diode (light emitting element)
21, 21a, 21b Photodiode (light receiving element)
CL clock pulse TDH Rise delay time TDL Fall delay time P, Pa, Pb Output terminal

Claims (15)

投光素子と、この投光素子よりの光を受光する受光素子とからなる光センサを備え、投光素子と受光素子の間を通過する投入物の有無を検出する遊戯機用投入物セレクタにおいて、
前記投光素子を駆動するためのパルス信号を出力するパルス発振回路と、このパルス発振回路のパルス信号と前記受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する論理回路と、を備えたことを特徴とする遊戯機用投入物セレクタ。
In an input selector for a game machine comprising an optical sensor comprising a light projecting element and a light receiving element for receiving light from the light projecting element, and detecting the presence or absence of an input passing between the light projecting element and the light receiving element ,
A pulse oscillation circuit for outputting a pulse signal for driving the light projecting element, and receiving and logically receiving the pulse signal of the pulse oscillation circuit and the light receiving output of the light receiving element, and the light emitting pulse signal When the pulse signal of the light reception output is synchronized with the light projection and light reception period, a signal indicating a standby state is output, and when the pulse signal for light projection is the light projection period, there is no light reception output. And a logic circuit that outputs a signal indicating detection of an input when there is a light reception output during a non-light-projecting period.
前記パルス発振回路よりのパルス信号は、High(H)とLow(L)のデューティ比が1:1であることを特徴とする請求項1記載の遊戯機用投入物セレクタ。   2. The input selector for a game machine according to claim 1, wherein the pulse signal from the pulse oscillation circuit has a duty ratio of High (H) and Low (L) of 1: 1. 前記論理回路は、排他的論理和回路であり、前記投光用のパルス信号と前記受光出力のパルス信号が同期しているかの不一致検出を行い、同期している場合に待機状態を示す信号を出力することを特徴とする請求項1又は請求項2記載の遊戯機用投入物セレクタ。   The logic circuit is an exclusive OR circuit, detects a mismatch between the pulse signal for projection and the pulse signal of the light reception output, and outputs a signal indicating a standby state when they are synchronized. 3. An input selector for an amusement machine according to claim 1, wherein the selector is output. 前記論理回路は、前記投光用のパルス信号が非投光の期間に、前記受光素子より受光信号を受けた場合に、不正投入物有りを示す信号を出力する回路を含むことを特徴とする請求項1、又は請求項2記載の遊戯機用投入物セレクタ。   The logic circuit includes a circuit that outputs a signal indicating the presence of an unauthorized input when the light-receiving pulse signal is received from the light-receiving element during a period in which the light-projecting pulse signal is not light-projected. The input selector for game machines according to claim 1 or claim 2. 前記パルス発振回路と前記論理回路の間に、パルス信号を遅延させる位相調整回路を設け、前記パルス発振回路からの投光用のパルス信号を、位相調整回路を介して、前記論理回路に入力することを特徴とする請求項1、請求項2、請求項3又は請求項4記載の遊戯機用投入物セレクタ。   A phase adjustment circuit for delaying a pulse signal is provided between the pulse oscillation circuit and the logic circuit, and a pulse signal for light projection from the pulse oscillation circuit is input to the logic circuit via the phase adjustment circuit. The input selector for a game machine according to claim 1, 2, 3, or 4. 前記投光素子、前記受光素子、前記パルス信号発振回路及び前記論理回路が一個のケースに収納されてなることを特徴とする請求項1、請求項2、請求項3、請求項4、又は請求項5記載の遊戯機用投入物セレクタ。   The said light projecting element, the said light receiving element, the said pulse signal oscillation circuit, and the said logic circuit are accommodated in one case, The claim 1, 2, 3, 4, or claim characterized by the above-mentioned. Item 5. An input selector for an amusement machine according to Item 5. 第1の投光素子と、この第1の投光素子よりの光を受光する第1の受光素子とからなる第1の光センサと、第2の投光素子と、この第2の投光素子よりの光を受光する第2の受光素子とからなる第2の光センサとを並設し、第1の投光素子と第1の受光素子の間を通過し、次に第2の投光素子と第2の受光素子の間を通過する投入物の有無を、第1及び第2の受光センサの出力により検出する遊戯機用投入物セレクタにおいて、
前記第1及びの第2の投光素子を駆動するためのパルス信号を出力するパルス発振回路と、
前記パルス発振回路のパルス信号と、前記第1の受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する第1の論理回路と、
前記パルス発振回路のパルス信号と、前記第2の受光素子の受光出力とを入力に受けて論理処理し、前記投光用のパルス信号と前記受光出力のパルス信号が投光及び受光期間で同期しているときに、待機状態を示す信号を出力し、前記投光用のパルス信号が投光期間であるときに前記受光出力が無しのとき、及び非投光期間に受光出力が有る場合に、投入物検出を示す信号を出力する第2の論理回路と、
を備え、前記第1の論理回路と前記第2の論理回路の出力に基づいて所定投入物の有無検出を行うことを特徴とする遊戯機用投入物セレクタ。
A first light sensor comprising a first light projecting element and a first light receiving element for receiving light from the first light projecting element; a second light projecting element; and the second light projecting element. A second light sensor comprising a second light receiving element for receiving light from the element is juxtaposed, passes between the first light projecting element and the first light receiving element, and then the second light projecting element. In an input selector for a game machine that detects the presence or absence of an input passing between the optical element and the second light receiving element by the outputs of the first and second light receiving sensors,
A pulse oscillation circuit for outputting a pulse signal for driving the first and second light projecting elements;
The pulse signal of the pulse oscillation circuit and the light reception output of the first light receiving element are received and logically processed, and the pulse signal for light projection and the pulse signal of the light reception output are synchronized between the light projection and light reception periods. A signal indicating a standby state is output when the light emitting output is not in the light emitting period and the light receiving output is in the non-light emitting period. A first logic circuit for outputting a signal indicating input detection;
The pulse signal of the pulse oscillation circuit and the light receiving output of the second light receiving element are received and logically processed, and the pulse signal for light projection and the pulse signal of the light receiving output are synchronized in the light projecting and light receiving periods. A signal indicating a standby state is output when the light emitting output is not in the light emitting period and the light receiving output is in the non-light emitting period. A second logic circuit for outputting a signal indicating input detection;
And an input selector for a game machine that detects the presence or absence of a predetermined input based on outputs of the first logic circuit and the second logic circuit.
前記パルス発振回路よりのパルス信号は、High(H)とLow(L)のデューティ比が1:1であることを特徴とする請求項7記載の遊戯機用投入物セレクタ。   8. The input selector for a game machine according to claim 7, wherein the pulse signal from the pulse oscillation circuit has a duty ratio of High (H) and Low (L) of 1: 1. 前記第1の論理回路及び前記第2の論理回路は、それぞれ排他的論理和回路であり、前記投光用のパルス信号と前記受光出力のパルス信号が同期しているかの不一致検出を行い、同期している場合に待機状態を示す信号を出力することを特徴とする請求項7又は請求項8記載の遊戯機用投入物セレクタ。   Each of the first logic circuit and the second logic circuit is an exclusive OR circuit, detects a mismatch between the pulse signal for projection and the pulse signal of the light reception output, and synchronizes 9. The input selector for a game machine according to claim 7 or 8, wherein a signal indicating a standby state is output when the game machine is in operation. 前記第1の論理回路及び第2の論理回路は、前記投光用のパルス信号が非投光の期間に、前記受光素子より受光信号を受けた場合に、不正投入物有りを示す信号を出力する回路を含むことを特徴とする請求項7、又は請求項8記載の遊戯機用投入物セレクタ。   The first logic circuit and the second logic circuit output a signal indicating the presence of an illegal input when the light-receiving pulse signal is received from the light-receiving element while the light-projecting pulse signal is not light-projected. 9. An input selector for a game machine according to claim 7 or claim 8, further comprising: 前記パルス発振回路と前記第1の論理回路、及び前記第2の論理回路の間に、パルス信号を遅延させる位相調整回路を設け、前記パルス発振回路からの投光用のパルス信号を、位相調整回路を介して、前記前記第1の論理回路、前記第2の論理回路に入力することを特徴とする請求項7、請求項8、請求項9又は請求項10記載の遊戯機用投入物セレクタ。   A phase adjustment circuit for delaying a pulse signal is provided between the pulse oscillation circuit, the first logic circuit, and the second logic circuit, and the phase of the pulse signal for light projection from the pulse oscillation circuit is adjusted. 11. The input selector for a game machine according to claim 7, 8, 9 or 10, wherein the input is made to the first logic circuit and the second logic circuit via a circuit. . 前記第1及び第2の投光素子、前記第1及び第2の受光素子、前記パルス信号発振回路、前記第1の論理回路及び前記第2の論理回路が一個のケースに収納されてなることを特徴とする請求項7、請求項8、請求項9、請求項10、又は請求項11記載の遊戯機用セレクタ。   The first and second light projecting elements, the first and second light receiving elements, the pulse signal oscillation circuit, the first logic circuit, and the second logic circuit are housed in one case. A selector for a gaming machine according to claim 7, claim 8, claim 9, claim 10, or claim 11. 前記位相調整回路の投光パルス信号の遅延は、パルス信号がロー(L)からハイ(H)になる時間を遅延させるものであることを特徴とする請求項5又は請求項11記載の遊戯機用投入物セレクタ。   12. The game machine according to claim 5, wherein the delay of the light projection pulse signal of the phase adjustment circuit delays the time for the pulse signal to go from low (L) to high (H). Input selector. 前記位相調整回路の投光パルス信号の遅延は、信号がハイ(H)からロー(L)になる時間を遅延させるものであることを特徴とする請求項5又は請求項11記載の遊戯機用投入物セレクタ。   12. The game machine according to claim 5, wherein the delay of the light projecting pulse signal of the phase adjusting circuit delays the time when the signal goes from high (H) to low (L). Input selector. 前記位相調整回路の投光パルス信号の遅延は、信号がロー(L)からハイ(H)及びハイ(H)からロー(L)になる時間を遅延させたことを特徴とする請求項5又は請求項11記載の遊戯機用投入物セレクタ。   6. The delay of the light projecting pulse signal of the phase adjustment circuit delays the time when the signal goes from low (L) to high (H) and from high (H) to low (L). The input selector for game machines according to claim 11.
JP2006113948A 2006-04-18 2006-04-18 Feed object selector for game machine Pending JP2007282867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006113948A JP2007282867A (en) 2006-04-18 2006-04-18 Feed object selector for game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113948A JP2007282867A (en) 2006-04-18 2006-04-18 Feed object selector for game machine

Publications (1)

Publication Number Publication Date
JP2007282867A true JP2007282867A (en) 2007-11-01

Family

ID=38755170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113948A Pending JP2007282867A (en) 2006-04-18 2006-04-18 Feed object selector for game machine

Country Status (1)

Country Link
JP (1) JP2007282867A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783012A (en) * 2019-11-08 2021-05-11 青岛海尔洗衣机有限公司 Coin detection method and system for coin device and clothes treatment equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287602A (en) * 2004-03-31 2005-10-20 Samii Kk Game machine
JP2005304810A (en) * 2004-04-22 2005-11-04 Olympia:Kk Token selector, game machine, and fraudulent conduct prevention method and program for game machine
JP2005312638A (en) * 2004-04-28 2005-11-10 Daito Giken:Kk Game machine
JP2005323626A (en) * 2004-05-12 2005-11-24 Abilit Corp Token game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287602A (en) * 2004-03-31 2005-10-20 Samii Kk Game machine
JP2005304810A (en) * 2004-04-22 2005-11-04 Olympia:Kk Token selector, game machine, and fraudulent conduct prevention method and program for game machine
JP2005312638A (en) * 2004-04-28 2005-11-10 Daito Giken:Kk Game machine
JP2005323626A (en) * 2004-05-12 2005-11-24 Abilit Corp Token game machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783012A (en) * 2019-11-08 2021-05-11 青岛海尔洗衣机有限公司 Coin detection method and system for coin device and clothes treatment equipment
CN112783012B (en) * 2019-11-08 2023-11-07 青岛海尔洗衣机有限公司 Coin detection method and system for coin device and clothes treatment equipment

Similar Documents

Publication Publication Date Title
JP3668124B2 (en) Photodetector
JP2006145483A (en) Pulse modulation type photodetection system, electronic equipment, and pulse modulation type photodetection method
JP2007282867A (en) Feed object selector for game machine
JP4994929B2 (en) Object detection circuit
JP5055819B2 (en) Game medium detection device
JP2002065958A (en) Prize ball detector
JP2008000498A (en) Token sorter
JP4509643B2 (en) Medal game machine
JP3876834B2 (en) Bullet ball machine
JP2007282827A (en) Feed object selector for game machine
JPH0889644A (en) Pachinko ball counting sensor
JP5017914B2 (en) Game medium detection device
JP4539223B2 (en) Game machine input medal sorting device
JP4742532B2 (en) Game machine input medal sorting device
JP3062073B2 (en) Pachinko ball counting machine
JP2005270257A (en) Foreign matter detector in game machine
JP3783724B2 (en) Credit monitoring system and credit monitoring device used therefor
JP2006288958A (en) Coin passage detecting sensor
JP3341025B2 (en) Photoelectric switch
JP2005279059A (en) Slot machine
JP2723927B2 (en) Automatic faucet device
JP4789278B2 (en) Medal insertion detection device
JP3062265B2 (en) Photoelectric switch
JP2006000379A (en) Token sorting device for slot machine
JPS5918527Y2 (en) Banknote identification device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111227