JP2007282360A - Smoothing circuit - Google Patents

Smoothing circuit Download PDF

Info

Publication number
JP2007282360A
JP2007282360A JP2006104493A JP2006104493A JP2007282360A JP 2007282360 A JP2007282360 A JP 2007282360A JP 2006104493 A JP2006104493 A JP 2006104493A JP 2006104493 A JP2006104493 A JP 2006104493A JP 2007282360 A JP2007282360 A JP 2007282360A
Authority
JP
Japan
Prior art keywords
circuit
parallel
resistance element
resistance
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006104493A
Other languages
Japanese (ja)
Inventor
Hideki Matsuoka
英樹 松岡
Shogo Ichizuri
彰吾 一釣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006104493A priority Critical patent/JP2007282360A/en
Publication of JP2007282360A publication Critical patent/JP2007282360A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a smoothing circuit whose cut-off frequency can easily be changed by a user. <P>SOLUTION: The smoothing circuit, which is provided on a semiconductor integrated circuit, comprises resistance elements and capacitance elements. The smoothing circuit includes a first parallel circuit, in which the resistance elements are connected in parallel to a switch, when the cut-off frequency is set. Also, the resistance value of the first parallel circuit is selected by the capacity value and size of the capacitance elements. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体集積回路に設けられた平滑回路のカットオフ周波数の調整の技術に関する。   The present invention relates to a technique for adjusting a cutoff frequency of a smoothing circuit provided in a semiconductor integrated circuit.

近年、ICチップ(半導体集積回路)は低コスト化、小型化とともに、周辺部品の点数を少なくすることが求められている。例えば、RF信号(Radio Frequency)などを積分をして必要な信号を得るため、平滑化を行う場合には、一般にローパスフィルタが用いられる。そのような場合のローパスフィルタの構成は、抵抗素子と容量素子で構成されることが知られている。そしてローパスフィルタに使用する抵抗素子と容量素子は、ICチップの外付け部品として、利用者が製作する基板に実装される。   In recent years, IC chips (semiconductor integrated circuits) have been required to reduce the number of peripheral components as well as to reduce the cost and size. For example, in order to obtain a necessary signal by integrating an RF signal (Radio Frequency) or the like, a low pass filter is generally used when performing smoothing. It is known that the configuration of the low-pass filter in such a case includes a resistance element and a capacitance element. The resistor element and the capacitor element used for the low-pass filter are mounted on a board manufactured by the user as external components of the IC chip.

ところが、ローパスフィルタのカットオフ周波数を低く設定するには使用する抵抗素子、容量素子の抵抗値、容量値が大きくなることが知られている。今日ではこのような問題に対して、技術の進歩により抵抗素子や容量素子のチップサイズが小さくなっているためある程度の対応ができる。その結果利用者はICチップとその外付け部品を用いた場合でもレイアウト設計が容易にできるようになった。   However, it is known that in order to set the cut-off frequency of the low-pass filter low, the resistance element used, the resistance value of the capacitance element, and the capacitance value increase. Nowadays, such a problem can be dealt with to some extent because the chip size of the resistive element and the capacitive element is reduced due to technological advancement. As a result, the user can easily design the layout even when the IC chip and its external parts are used.

また、このように進歩とともに、ICチップの中に抵抗素子や容量素子を内蔵しようとする試みも実施されている。
図5に示した回路の場合で説明する。図5に示した回路は、全波整流回路51、バッファ回路52、容量素子53(外付け部品)、抵抗素子54、比較検出回路55、DCバイアス電圧源56、閾値電圧源57から構成されている。
In addition, with such progress, attempts have been made to incorporate resistance elements and capacitive elements in the IC chip.
The case of the circuit shown in FIG. 5 will be described. The circuit shown in FIG. 5 includes a full-wave rectifier circuit 51, a buffer circuit 52, a capacitor element 53 (external component), a resistor element 54, a comparison detection circuit 55, a DC bias voltage source 56, and a threshold voltage source 57. Yes.

例えば、入力された信号を全波整流回路51で全波整流し、その信号をバッファ回路52を介して出力し、容量素子53と抵抗素子54によって平滑化を行っている。その後平滑化された信号と閾値電圧源57から供給される閾値電圧とを比較検出回路55で比較している。このような回路の場合、通常容量素子53は外付け部品として利用者が用意する必要がある。   For example, the input signal is full-wave rectified by the full-wave rectifier circuit 51, the signal is output via the buffer circuit 52, and smoothed by the capacitive element 53 and the resistive element 54. Thereafter, the comparison detection circuit 55 compares the smoothed signal with the threshold voltage supplied from the threshold voltage source 57. In the case of such a circuit, it is necessary for the user to prepare the normal capacitive element 53 as an external component.

特許文献1、2によれば外付け部品点数を削減するための提案がされている。
特開平06−77851号公報 特開2000−332603号公報
According to Patent Documents 1 and 2, there are proposals for reducing the number of external parts.
Japanese Patent Application Laid-Open No. 06-77851 JP 2000-332603 A

しかしながら、従来の技術では外付け部品点数を削減することについての提案はされているが、利用者が平滑回路の容量素子53を変更してカットオフ周波数を設定すると、抵抗素子54の抵抗値を変更しなければならない。また、ICチップに容量素子53、抵抗素子54を内蔵した場合には、カットオフ周波数を利用者は設定を変えることができないという問題がある。   However, in the prior art, a proposal for reducing the number of external parts has been made, but when the user changes the capacitance element 53 of the smoothing circuit and sets the cutoff frequency, the resistance value of the resistance element 54 is reduced. Must be changed. Further, when the capacitive element 53 and the resistive element 54 are built in the IC chip, there is a problem that the user cannot change the setting of the cutoff frequency.

本発明は上記のような実情に鑑みてなされたものであり、カットオフ周波数を利用者が容易に設定を変えることができる平滑回路を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a smoothing circuit in which a user can easily change the setting of the cutoff frequency.

本発明の態様のひとつである半導体集積回路に設けられる平滑回路であって、
上記平滑回路を第1抵抗素子と容量素子で構成してカットオフ周波数を設定するとき、上記第1抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第1並列回路と、上記第1並列回路の上記抵抗値は前記容量素子の容量値とサイズによって選択する構成とする。
A smoothing circuit provided in a semiconductor integrated circuit which is one aspect of the present invention,
A first parallel circuit capable of switching a resistance value by connecting the first resistance element and a switch in parallel when the smoothing circuit is configured by a first resistance element and a capacitance element to set a cutoff frequency; The resistance value of the first parallel circuit is selected according to the capacitance value and size of the capacitive element.

好ましくは、上記平滑回路の出力電圧が上記抵抗値の変更により変化したときは、上記変動前の電圧値になるように上記出力電圧を切替えるために抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第2並列回路を設ける構成としてもよい。   Preferably, when the output voltage of the smoothing circuit changes due to the change of the resistance value, a resistance element and a switch are connected in parallel to switch the output voltage so that the voltage value before the change is obtained. It is good also as a structure which provides the 2nd parallel circuit which can switch.

好ましくは、上記平滑回路の出力が比較検出回路の一方の入力に接続されているときに、上記比較検出回路の他方の入力の電圧を制御するために抵抗素子とスイッチを並列に接続して抵抗値を切替えることが可能な第3並列回路を設ける構成としてもよい。   Preferably, when the output of the smoothing circuit is connected to one input of the comparison detection circuit, a resistance element and a switch are connected in parallel to control the voltage of the other input of the comparison detection circuit. It is good also as a structure which provides the 3rd parallel circuit which can switch a value.

好ましくは、上記平滑回路の上記第1並列回路と上記第2並列回路と上記第3並列回路の上記抵抗素子を可変抵抗素子とし、上記容量素子を可変容量素子とする構成としてもよい。   Preferably, the first parallel circuit, the second parallel circuit, and the third parallel circuit of the smoothing circuit may be variable resistance elements, and the capacitive elements may be variable capacitance elements.

好ましくは、上記第1並列回路と上記第2並列回路と上記第3並列回路の上記可変抵抗素子と、上記可変容量素子の制御を行う制御部を設ける構成としてもよい。
上記構成により、抵抗素子の抵抗値と容量素子の容量値を変更することができるので、平滑回路のカットオフ周波数が調整でき、平滑回路の周辺回路も、平滑回路に合った周辺回路のパラメータに変更することができる。
Preferably, the first parallel circuit, the second parallel circuit, the variable resistance element of the third parallel circuit, and a control unit that controls the variable capacitance element may be provided.
With the above configuration, since the resistance value of the resistance element and the capacitance value of the capacitance element can be changed, the cut-off frequency of the smoothing circuit can be adjusted, and the peripheral circuit of the smoothing circuit can be adjusted to the parameters of the peripheral circuit suitable for the smoothing circuit. Can be changed.

本発明によれば、平滑回路のカットオフ周波数を容易に調整でき、平滑回路とその周辺回路を構成する抵抗素子や容量素子のサイズによる制限を考慮しなくてもよい。   According to the present invention, it is possible to easily adjust the cutoff frequency of the smoothing circuit, and it is not necessary to consider the limitation due to the size of the resistance element and the capacitive element constituting the smoothing circuit and its peripheral circuit.

以下図面に基づいて、本発明の実施形態について詳細を説明する。
(実施例1)
図1に示す回路は、全波整流回路1、バッファ回路2、第1抵抗素子3、第1スイッチ4、容量素子5、第2抵抗素子6、第2スイッチ7、第3抵抗素子8、DCバイアス電圧源9、比較検出回路10、閾値電圧源11から構成されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Example 1
The circuit shown in FIG. 1 includes a full-wave rectifier circuit 1, a buffer circuit 2, a first resistor element 3, a first switch 4, a capacitor element 5, a second resistor element 6, a second switch 7, a third resistor element 8, and a DC. It comprises a bias voltage source 9, a comparison detection circuit 10, and a threshold voltage source 11.

全波整流回路1は入力信号を全波整流し次段のバッファ回路2に全波整流信号を出力する。その後バッファ回路2が平滑回路に出力信号を出力する。
平滑回路(本例ではローパスフィルタ)を構成する第1抵抗素子3、第1スイッチ4、容量素子5は、バッファ回路2の出力信号を平滑化して平滑信号を出力する。
The full-wave rectification circuit 1 performs full-wave rectification on the input signal and outputs a full-wave rectification signal to the buffer circuit 2 at the next stage. Thereafter, the buffer circuit 2 outputs an output signal to the smoothing circuit.
The first resistance element 3, the first switch 4, and the capacitive element 5 constituting the smoothing circuit (low-pass filter in this example) smoothes the output signal of the buffer circuit 2 and outputs a smooth signal.

次に、第2抵抗素子6、第2スイッチ7、第3抵抗素子8は、比較検出回路10の+入力端子に入力される平滑信号へのDCバイアス電圧源9から供給されるDCバイアス電圧を調整する。閾値電圧源11は比較検出回路10の−入力端子に比較信号を供給し、平滑信号と比較信号を比較する。   Next, the second resistance element 6, the second switch 7, and the third resistance element 8 apply the DC bias voltage supplied from the DC bias voltage source 9 to the smooth signal input to the + input terminal of the comparison detection circuit 10. adjust. The threshold voltage source 11 supplies a comparison signal to the negative input terminal of the comparison detection circuit 10 and compares the smooth signal with the comparison signal.

ここで、第3抵抗素子8はなくてもよい、つまり最小抵抗値を決めるためにあってもよい。第3抵抗素子8を入れた場合はステップ(分解能)を小さく設定することができる。
次に、従来の図5との違いはバッファ回路2の出力段に、第1抵抗素子3と第1スイッチ4を並列接続した第1並列回路が設けられている。また、第2抵抗素子6と第2スイッチ7が並列に接続された第2並列回路が、第3抵抗素子8と直列に接続されている。そして第2並列回路の他方は容量素子5と接続されている。
Here, the third resistance element 8 may not be provided, that is, may be provided to determine the minimum resistance value. When the third resistance element 8 is inserted, the step (resolution) can be set small.
Next, the difference from the conventional FIG. 5 is that a first parallel circuit in which a first resistance element 3 and a first switch 4 are connected in parallel is provided at the output stage of the buffer circuit 2. A second parallel circuit in which the second resistance element 6 and the second switch 7 are connected in parallel is connected in series with the third resistance element 8. The other side of the second parallel circuit is connected to the capacitive element 5.

例えば、図5のバッファ回路52の出力インピーダンスが300kΩである場合に、カットオフ周波数=0.53Hzであると、外付け容量素子53の容量値は1μFとなる。
図1に示した第1並列回路の第1抵抗素子3の抵抗値を3MΩにすると、容量素子5の容量値は1/10倍になる。つまり0.1μFでよくなる。
For example, when the output impedance of the buffer circuit 52 of FIG. 5 is 300 kΩ, and the cutoff frequency = 0.53 Hz, the capacitance value of the external capacitive element 53 is 1 μF.
When the resistance value of the first resistive element 3 of the first parallel circuit shown in FIG. 1 is 3 MΩ, the capacitance value of the capacitive element 5 is 1/10 times. That is, 0.1 μF is sufficient.

しかし、比較検出回路10の+入力での電圧が図5に示した回路と異なってくる。そのため+入力電圧を調整することが必要になる。そこで、第2並列回路の第2抵抗素子6によって適正な電圧に調整する必要がある。   However, the voltage at the + input of the comparison detection circuit 10 is different from the circuit shown in FIG. Therefore, it is necessary to adjust the + input voltage. Therefore, it is necessary to adjust to an appropriate voltage by the second resistance element 6 of the second parallel circuit.

つまり上記に示した第1抵抗素子3を3MΩにすると、比較検出回路10の+端子での電圧がシフトしてしまうため、第2並列回路の第2抵抗素子6の抵抗を変更しなければならない。本例では第2抵抗素子6は44kΩ、第3抵抗素子8は33kΩとしている。   That is, if the first resistance element 3 shown above is set to 3 MΩ, the voltage at the + terminal of the comparison detection circuit 10 shifts, so the resistance of the second resistance element 6 of the second parallel circuit must be changed. . In this example, the second resistance element 6 is 44 kΩ, and the third resistance element 8 is 33 kΩ.

次に、チップ内のレイアウトについて考えると、第1並列回路の第1抵抗素子3の抵抗値を大きくしても抵抗素子サイズは容量素子に比べて大きくならない、それとは逆に容量素子5のサイズは容量値が小さくなった分小さくすることができるので容量素子を内部に取り込める。
(実施例2)
実施例1にさらに比較検出回路10に閾値電圧可変用の抵抗素子を用意する。図2の回路は、全波整流回路1、バッファ回路2、第1抵抗素子3、第1スイッチ4、容量素子5、第2抵抗素子6、第2スイッチ7、第3抵抗素子8、DCバイアス電圧源9、比較検出回路10、閾値電圧源11、第4抵抗素子12、第3スイッチ13から構成されている。
Next, considering the layout in the chip, even if the resistance value of the first resistive element 3 of the first parallel circuit is increased, the size of the resistive element does not become larger than that of the capacitive element. On the contrary, the size of the capacitive element 5 Since the capacitance value can be reduced as the capacitance value becomes smaller, the capacitance element can be incorporated inside.
(Example 2)
Further, a resistance element for varying the threshold voltage is prepared in the comparison detection circuit 10 in the first embodiment. 2 includes a full-wave rectifier circuit 1, a buffer circuit 2, a first resistor element 3, a first switch 4, a capacitor element 5, a second resistor element 6, a second switch 7, a third resistor element 8, and a DC bias. The voltage source 9, the comparison detection circuit 10, the threshold voltage source 11, the fourth resistance element 12, and the third switch 13 are included.

本例では第4抵抗素子12と第3スイッチ13を並列接続する第3並列回路を設けたものである。第4抵抗素子12は、比較検出回路10の−端子に入力する閾値電圧源11から供給される閾値電圧の電圧を制御する。この場合の第3スイッチ13は上記説明したようにショートしてもよい。   In this example, a third parallel circuit for connecting the fourth resistance element 12 and the third switch 13 in parallel is provided. The fourth resistance element 12 controls the voltage of the threshold voltage supplied from the threshold voltage source 11 that is input to the negative terminal of the comparison detection circuit 10. In this case, the third switch 13 may be short-circuited as described above.

このように構成することでさらに調整する範囲が広がる。
(実施例3)
次にICチップに抵抗素子と容量素子を内蔵する場合について実施例3を図3に示す。内蔵するために実施例2の第1抵抗素子3、第2抵抗素子6、第4抵抗素子12を、第1可変抵抗素子14、第2可変抵抗素子16、第3可変抵抗素子17として調整可能にする。また、実施例2の容量素子5を第1可変容量素子15に変更する。
By configuring in this way, the range for further adjustment is expanded.
(Example 3)
Next, Embodiment 3 is shown in FIG. 3 for the case where a resistance element and a capacitance element are built in an IC chip. The first resistance element 3, the second resistance element 6, and the fourth resistance element 12 according to the second embodiment can be adjusted as the first variable resistance element 14, the second variable resistance element 16, and the third variable resistance element 17 to be incorporated. To. Further, the capacitive element 5 of the second embodiment is changed to the first variable capacitive element 15.

可変抵抗は複数の抵抗素子を直列または並列に接続しスイッチなどで切替える。またトランジスタで切替えてもよい。可変容量素子も同様である。電流源を制御してもよい。
(実施例4)
実施例3にさらに自動調整できるように制御部22を設けることで調整をする。制御部22は自動調整するために抵抗値と容量値を可変することができる。第4可変抵抗素子18、第2可変容量素子19、第5可変抵抗素子20、第6可変抵抗素子21を制御部22により調整可能にする。
The variable resistance is switched by a switch or the like by connecting a plurality of resistance elements in series or in parallel. It may be switched by a transistor. The same applies to the variable capacitance element. The current source may be controlled.
Example 4
Adjustment is performed by providing a control unit 22 so that the third embodiment can be further automatically adjusted. The controller 22 can change the resistance value and the capacitance value for automatic adjustment. The fourth variable resistance element 18, the second variable capacitance element 19, the fifth variable resistance element 20, and the sixth variable resistance element 21 can be adjusted by the control unit 22.

制御部22は第4可変抵抗素子18、第2可変容量素子19、第5可変抵抗素子20、第6可変抵抗素子21と接続され、制御部22からの信号により抵抗値および容量値を調整する。また、外部に設けた調整装置により入力値と出力値を測定しその結果により調整するデータを生成する。そのデータを制御部22に転送しデコードするなどして各抵抗素子と容量素子を可変する。   The control unit 22 is connected to the fourth variable resistance element 18, the second variable capacitance element 19, the fifth variable resistance element 20, and the sixth variable resistance element 21, and adjusts the resistance value and the capacitance value according to a signal from the control unit 22. . Further, the input value and the output value are measured by an adjustment device provided outside, and data to be adjusted is generated based on the result. The resistance element and the capacitance element are varied by transferring the data to the control unit 22 and decoding the data.

このように構成することで自動調整が可能となり調整時間を削減することができる。また、ICチップに第4可変抵抗素子18、第2可変容量素子19、第5可変抵抗素子20、第6可変抵抗素子21、制御部22を内蔵しいてもよい。   With this configuration, automatic adjustment is possible and adjustment time can be reduced. Further, the fourth variable resistance element 18, the second variable capacitance element 19, the fifth variable resistance element 20, the sixth variable resistance element 21, and the control unit 22 may be incorporated in the IC chip.

また、ローパスフィルタに限定するものでなくバンドパスフィルタやハイパスフィルタなどでも利用してもよい。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
Further, the present invention is not limited to the low-pass filter, and a band-pass filter or a high-pass filter may be used.
The present invention is not limited to the above-described embodiment, and various improvements and modifications can be made without departing from the gist of the present invention.

実施例1の回路を示す図である。1 is a diagram illustrating a circuit of Example 1. FIG. 実施例2の回路を示す図である。FIG. 6 is a diagram illustrating a circuit according to a second embodiment. 実施例3の回路を示す図である。FIG. 6 is a diagram illustrating a circuit according to a third embodiment. 実施例4の回路を示す図である。FIG. 6 is a diagram illustrating a circuit according to a fourth embodiment. 従来の回路を示す図である。It is a figure which shows the conventional circuit.

符号の説明Explanation of symbols

1・・・全波整流回路、2・・・バッファ回路、3・・・第1抵抗素子
4・・・第1スイッチ、5・・・容量素子、6・・・第2抵抗素子
7・・・第2スイッチ、8・・・第3抵抗素子、9・・・DCバイアス電圧源
10・・・比較検出回路、11・・・閾値電圧源
12・・・第4抵抗素子、13・・・第3スイッチ
14・・・第1可変抵抗素子、15・・・可変容量素子
16・・・第2可変抵抗素子、17・・・第3可変抵抗素子
18・・・第4可変抵抗素子、19・・・第2可変容量素子
20・・・第5可変抵抗素子、21・・・第6可変抵抗素子
22・・・制御部
DESCRIPTION OF SYMBOLS 1 ... Full wave rectifier circuit, 2 ... Buffer circuit, 3 ... 1st resistance element 4 ... 1st switch, 5 ... Capacitance element, 6 ... 2nd resistance element 7 ... Second switch, 8... Third resistance element, 9... DC bias voltage source 10... Comparison detection circuit, 11. 3rd switch 14 ... 1st variable resistance element, 15 ... Variable capacitance element 16 ... 2nd variable resistance element, 17 ... 3rd variable resistance element 18 ... 4th variable resistance element, 19 ... 2nd variable capacitance element 20 ... 5th variable resistance element, 21 ... 6th variable resistance element 22 ... Control part

Claims (5)

半導体集積回路に設けられる平滑回路であって、
前記平滑回路を第1抵抗素子と容量素子で構成してカットオフ周波数を設定するとき、前記第1抵抗素子と第1スイッチを並列に接続して抵抗値を切替えることが可能な第1並列回路と、前記第1並列回路の前記抵抗値は前記容量素子の容量値とサイズによって選択することを特徴とする平滑回路。
A smoothing circuit provided in a semiconductor integrated circuit,
A first parallel circuit capable of switching a resistance value by connecting the first resistance element and the first switch in parallel when the smoothing circuit is configured by a first resistance element and a capacitance element to set a cutoff frequency. And a resistance value of the first parallel circuit is selected according to a capacitance value and a size of the capacitive element.
前記平滑回路の出力電圧が前記抵抗値の変更により変化したときは、前記変動前の電圧値になるように前記出力電圧を切替えるために第2抵抗素子と第2スイッチを並列に接続して抵抗値を切替えることが可能な第2並列回路を設けることを特徴とする請求項1に記載の平滑回路。   When the output voltage of the smoothing circuit changes due to the change of the resistance value, a second resistor element and a second switch are connected in parallel to switch the output voltage so that the voltage value before the change is obtained. The smoothing circuit according to claim 1, further comprising a second parallel circuit capable of switching values. 前記平滑回路の出力が比較検出回路の一方の入力に接続されているときに、前記比較検出回路の他方の入力の電圧を制御するために第4抵抗素子と第3スイッチを並列に接続して抵抗値を切替えることが可能な第3並列回路を設けることを特徴とする請求項2に記載の平滑回路。   When the output of the smoothing circuit is connected to one input of the comparison detection circuit, a fourth resistance element and a third switch are connected in parallel to control the voltage of the other input of the comparison detection circuit. The smoothing circuit according to claim 2, further comprising a third parallel circuit capable of switching a resistance value. 前記平滑回路の前記第1並列回路と前記第2並列回路と前記第3並列回路の前記抵抗素子を可変抵抗素子とし、前記容量素子を可変容量素子とすることを特徴とする請求項3に記載の平滑回路。   4. The resistance element of the first parallel circuit, the second parallel circuit, and the third parallel circuit of the smoothing circuit is a variable resistance element, and the capacitance element is a variable capacitance element. Smoothing circuit. 前記第1並列回路と前記第2並列回路と前記第3並列回路の前記可変抵抗素子と、前記可変容量素子の制御を行う制御部を設けることを特徴とする請求項4に記載の平滑回路。   5. The smoothing circuit according to claim 4, further comprising a control unit configured to control the variable resistance elements and the variable capacitance elements of the first parallel circuit, the second parallel circuit, and the third parallel circuit.
JP2006104493A 2006-04-05 2006-04-05 Smoothing circuit Withdrawn JP2007282360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006104493A JP2007282360A (en) 2006-04-05 2006-04-05 Smoothing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006104493A JP2007282360A (en) 2006-04-05 2006-04-05 Smoothing circuit

Publications (1)

Publication Number Publication Date
JP2007282360A true JP2007282360A (en) 2007-10-25

Family

ID=38683234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104493A Withdrawn JP2007282360A (en) 2006-04-05 2006-04-05 Smoothing circuit

Country Status (1)

Country Link
JP (1) JP2007282360A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106329896A (en) * 2015-06-18 2017-01-11 鸿富锦精密工业(武汉)有限公司 DC power supply circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106329896A (en) * 2015-06-18 2017-01-11 鸿富锦精密工业(武汉)有限公司 DC power supply circuit

Similar Documents

Publication Publication Date Title
TWI661669B (en) Multi-stage amplifier
KR101350461B1 (en) Tunable capacitor
US8456450B2 (en) Systems and methods for impedance stabilization
KR102439713B1 (en) Switching Regulator Synchronous Node Snubber Circuit
US20170300077A1 (en) Power management circuit and associated power management method
JP2009065726A (en) Rectenna device
JP2007221046A (en) Semiconductor device
US20070076498A1 (en) Controlling circuit for automatically adjusting clock frequency of a central processing unit
JP2005222265A (en) Semiconductor integrated circuit device and non-contact ic card
JP2008232667A (en) Semiconductor testing device and test method
JP2007282360A (en) Smoothing circuit
US9400537B2 (en) Power supply impedance optimizing apparatus
JP5691670B2 (en) Power supply control system and power supply control method for semiconductor integrated circuit
US20090051420A1 (en) Intrinsic rc power distribution for noise filtering of analog supplies
WO2011121994A1 (en) Power supply device
JP2006121377A (en) Input circuit and semiconductor device
JP2007028698A (en) Dc-dc converter
JP2022066900A (en) Proximity detection circuit, proximity detection method, and electronic apparatus
JP2006313493A (en) Power supply circuit
US20190131935A1 (en) Circuit having high-pass filter with variable corner frequency
JP6672988B2 (en) Semiconductor integrated circuit, control method thereof, and multilayer circuit board
JP5744712B2 (en) Power detection circuit
JP6731993B2 (en) Power converter
JP6347162B2 (en) Semiconductor device and method for controlling semiconductor device
TW201714404A (en) Semiconductor integrated circuit device and a method for setting an optimal resistance of a damper

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707