JP2007280584A - Data receiver - Google Patents

Data receiver Download PDF

Info

Publication number
JP2007280584A
JP2007280584A JP2006272969A JP2006272969A JP2007280584A JP 2007280584 A JP2007280584 A JP 2007280584A JP 2006272969 A JP2006272969 A JP 2006272969A JP 2006272969 A JP2006272969 A JP 2006272969A JP 2007280584 A JP2007280584 A JP 2007280584A
Authority
JP
Japan
Prior art keywords
clock
audio data
data
input
ieee
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006272969A
Other languages
Japanese (ja)
Inventor
Jun Otsuka
旬 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D&M Holdings Inc
Original Assignee
D&M Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D&M Holdings Inc filed Critical D&M Holdings Inc
Priority to JP2006272969A priority Critical patent/JP2007280584A/en
Publication of JP2007280584A publication Critical patent/JP2007280584A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data receiver capable of preventing deterioration of a tone quality of audio data output from the data receiver when a recording medium is played back by a player, whereon audio data and video data are recorded, in a system to transmit the audio data to the data receiver from the player by using a digital interface. <P>SOLUTION: The data receiver is equipped with such a control means 15 that a transmitting side clock is adjusted so that the transmitting side clock and a receiving side clock detected from the input audio data are synchronized, a confirmation is made whether a receiver clock control mode for synchronizing the receiving side clock and transmitting side clock is carried out or not, and when response such as unable to carry out the receiver clock control mode is received from the receiver, the controls are carried out for storing the input audio data to a storage means and for reading out the audio data from the storage means in accordance with the receiving side clock to be formed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、デジタルインターフェースを介してデータを受信するデータ受信装置に関する。   The present invention relates to a data receiving apparatus that receives data via a digital interface.

DVD(Digital Versatile Disc)等の記録媒体に記録されたデジタルデータ(ビデオデータ、オーディオデータ等)を再生する再生装置と、再生装置から再生されたデジタルデータを受信し当該デジタルデータのうちオーディオデータを増幅してスピーカへ出力する増幅装置とを備えるシステムがある。近年、このシステムにおいて、再生装置から増幅装置へオーディオデータの伝送に、IEEE(Institute of Electrical and Electronic Engineers)1394インターフェースなどのデジタルインターフェースが用いられ、再生装置により再生されたオーディオデータを高品質のデジタルデータで増幅装置へ伝送することができる。   A playback device for playing back digital data (video data, audio data, etc.) recorded on a recording medium such as a DVD (Digital Versatile Disc), and receiving the digital data played back from the playback device, There is a system including an amplifying device that amplifies and outputs the amplified signal to a speaker. In recent years, in this system, a digital interface such as an IEEE (Institute of Electrical and Electronic Engineers) 1394 interface has been used for transmission of audio data from a reproduction apparatus to an amplification apparatus, and audio data reproduced by the reproduction apparatus is converted into high-quality digital data. Data can be transmitted to the amplifier.

デジタルインターフェースを用いて再生装置から増幅装置へオーディオデータの伝送を行うシステムにおいては、増幅装置のクロック生成部が生成したマスタークロックと再生装置のクロック生成部が生成したマスタークロックが同期しない場合がある。この場合、再生装置から受信するオーディオデータにジッターが発生するため、増幅装置は、受信したオーディオデータを正しく復調することができず、スピーカから出力したオーディオ信号にノイズが発生したり、オーディオ信号が途切れたりすることがある。   In a system that transmits audio data from a playback device to an amplification device using a digital interface, the master clock generated by the clock generation unit of the amplification device and the master clock generated by the clock generation unit of the playback device may not be synchronized. . In this case, since jitter occurs in the audio data received from the playback device, the amplifying device cannot correctly demodulate the received audio data, and noise is generated in the audio signal output from the speaker or the audio signal is May be interrupted.

再生装置と増幅装置のマスタークロックの同期をとる方法として、増幅装置が再生装置から送信されるオーディオデータに同期したマスタークロックを生成し、当該マスタークロックを用いて再生装置から送信されるオーディオデータを復調する方法が、特許文献1に開示されている。以後、本方法により同期をとる動作モードを、本明細書では、送信装置クロック制御モードと呼ぶ。   As a method of synchronizing the master clock of the reproduction device and the amplification device, the amplification device generates a master clock synchronized with the audio data transmitted from the reproduction device, and the audio data transmitted from the reproduction device using the master clock is generated. A method of demodulating is disclosed in Patent Document 1. Hereinafter, the operation mode synchronized by this method is referred to as a transmitter clock control mode in this specification.

また、別な方法として、増幅装置は、クロック生成部により生成されたマスタークロックと再生装置から送信されるデジタルデータとが同期しているか否かを検出し、生成したマスタークロックとオーディオデータとの同期のずれを補正するための補正情報を生成し再生装置に送信する方法が特許文献2に開示されている。この方法において、再生装置は、増幅装置から受信した補正情報に基づいてマスタークロックの周波数を調整し、調整後のマスタークロックを用いてオーディオデータを符号化し増幅装置に送信する。以後、本方法により同期をとる動作モードを、本明細書では、受信装置クロック制御モードと呼ぶ。   As another method, the amplifying apparatus detects whether or not the master clock generated by the clock generation unit and the digital data transmitted from the reproduction apparatus are synchronized, and the generated master clock and the audio data are Patent Document 2 discloses a method for generating correction information for correcting a synchronization shift and transmitting the correction information to a playback apparatus. In this method, the playback device adjusts the frequency of the master clock based on the correction information received from the amplification device, encodes audio data using the adjusted master clock, and transmits the encoded audio data to the amplification device. Hereinafter, the operation mode synchronized by this method is referred to as a receiver clock control mode in this specification.

特開平6−296173号公報JP-A-6-296173 特開2003−32572号公報JP 2003-32572 A

特許文献1に開示された増幅装置が再生装置のマスタークロックに同期したマスタークロックを生成して再生装置と増幅装置のマスタークロックの同期をとる方法(送信装置クロック制御モード)では、増幅装置におけるマスタークロックの生成にVCO(Voltage Controlled Oscillator)回路から発振されるクロックを使用したPLL(Phase Locked Loop)回路が用いられる。このVCO回路は、クロック同期の許容範囲がクロックの中心周波数に対し±1000ppm(Parts Per Million)であるため、生成されるマスタークロックにジッターが発生する。このため、増幅装置において、VCO回路により生成されたマスタークロックを用いて、再生装置から送信されたオーディオデータを復調するとオーディオデータにジッターが発生し、増幅装置から出力されるオーディオデータの音質が劣化するという問題がある。   In the method (transmission device clock control mode) in which the amplification device disclosed in Patent Document 1 generates a master clock synchronized with the master clock of the reproduction device and synchronizes the master clock of the reproduction device and the amplification device, the master in the amplification device A PLL (Phase Locked Loop) circuit using a clock oscillated from a VCO (Voltage Controlled Oscillator) circuit is used to generate the clock. In this VCO circuit, since the allowable range of clock synchronization is ± 1000 ppm (Parts Per Million) with respect to the center frequency of the clock, jitter is generated in the generated master clock. For this reason, when the audio data transmitted from the reproduction device is demodulated using the master clock generated by the VCO circuit in the amplification device, jitter occurs in the audio data, and the sound quality of the audio data output from the amplification device deteriorates. There is a problem of doing.

特許文献2に開示された増幅装置が生成したマスタークロックに同期するように、再生装置のマスタークロックの周波数を調整して再生装置と増幅装置のマスタークロックの同期をとる方法(受信装置クロック制御モード)では、増幅装置において再生装置のマスタークロックが増幅装置のマスタークロックに同期するように調整する。再生装置から送信されるオーディオデータは増幅装置のマスタークロックに同期しているため、増幅装置において、再生装置から受信するオーディオデータにジッターが発生しない。このため、増幅装置は、再生装置から受信したオーディオデータを高音質で再生することができる。しかしながら、再生装置のオーディオ送信用のマスタークロックは、増幅装置のマスタークロックに同期したものとなるため、再生装置においてビデオ用マスタークロックとオーディオ用マスタークロックとの同期がとれなくなり、再生されるビデオデータの動画が一瞬停止する、または、1コマ分の画像を飛ばして再生する等の問題が発生する。   A method of adjusting the master clock frequency of the reproduction device to synchronize the master clock of the reproduction device and the amplification device so as to be synchronized with the master clock generated by the amplification device disclosed in Patent Document 2 (receiver clock control mode) In the amplifying apparatus, adjustment is made so that the master clock of the reproducing apparatus is synchronized with the master clock of the amplifying apparatus. Since the audio data transmitted from the playback device is synchronized with the master clock of the amplification device, no jitter occurs in the audio data received from the playback device in the amplification device. For this reason, the amplification device can reproduce the audio data received from the reproduction device with high sound quality. However, since the master clock for audio transmission of the playback device is synchronized with the master clock of the amplification device, the video master clock and the audio master clock cannot be synchronized in the playback device, and the video data to be played back This causes a problem that the moving image stops for a moment or skips and plays back one frame image.

以上のことから、従来のデジタルインターフェースを用いて再生装置と増幅装置の間でオーディオデータの伝送を行うシステムでは、再生装置がDVD‐AUDIOやCD‐DA(Compact Disc-Digital Audio)等のオーディオデータのみが記録された記録媒体を再生する場合、上述した受信装置クロック制御モードにより再生装置と増幅装置のマスタークロックを同期させている。したがって、増幅装置において、再生装置から受信したオーディオデータを高音質で再生することができる。   From the above, in a system in which audio data is transmitted between a playback device and an amplification device using a conventional digital interface, the playback device has audio data such as DVD-AUDIO or CD-DA (Compact Disc-Digital Audio). In the case of reproducing a recording medium on which only the information is recorded, the master clock of the reproducing apparatus and the amplifying apparatus is synchronized in the above-described receiving apparatus clock control mode. Therefore, the amplifying apparatus can reproduce the audio data received from the reproducing apparatus with high sound quality.

一方、再生装置がDVD‐VIDEO等のオーディオデータおよびビデオデータが記録された記録媒体を再生する場合、受信装置クロック制御モードを用いると、再生されるビデオデータの動画が一瞬停止する、または、1コマ分の画像を飛ばす等の問題が発生するので、上述した送信装置クロック制御モードにより再生装置と増幅装置のマスタークロックを同期させている。   On the other hand, when the reproducing apparatus reproduces a recording medium on which audio data and video data such as DVD-VIDEO are recorded, the moving image of the reproduced video data stops momentarily when the receiving apparatus clock control mode is used. Since problems such as skipping frames of images occur, the master clocks of the reproduction device and the amplification device are synchronized in the above-described transmission device clock control mode.

すなわち、再生装置がオーディオデータおよびビデオデータが記録された記録媒体を再生するとき、送信装置クロック制御モードを用いた場合、再生されたビデオデータの動画が一瞬停止する、または、1コマ分の画像を飛ばして再生する等の問題の発生を防ぐことができる。しかしながら、送信装置クロック制御モードでは、増幅装置がVCO回路により生成されたマスタークロックを用いて再生装置から送信されたオーディオデータを復調するので、オーディオデータにジッターが発生し音質が劣化してしまう。   That is, when the playback device plays back a recording medium on which audio data and video data are recorded, when the transmission device clock control mode is used, the video of the played back video data stops momentarily or an image for one frame It is possible to prevent the occurrence of problems such as skipping playback. However, in the transmission device clock control mode, the amplifier demodulates the audio data transmitted from the reproduction device using the master clock generated by the VCO circuit, so that jitter occurs in the audio data and the sound quality deteriorates.

本発明は、上記の課題を解決するためになされたものであり、デジタルインターフェースを用いて再生装置からデータ受信装置へオーディオデータの伝送を行うシステムにおいて、再生装置がオーディオデータおよびビデオデータが記録された記録媒体を再生するとき、データ受信装置から出力されるオーディオ信号の音質の劣化を防ぐとともに、ビデオデータの動画が一瞬停止したり、1コマ分の画像を飛ばして再生する等の問題も発生することがないデータ受信装置を提供することを特徴とする。   The present invention has been made to solve the above problems, and in a system that transmits audio data from a playback device to a data reception device using a digital interface, the playback device records audio data and video data. When playing back a recording medium, the sound quality of the audio signal output from the data receiving device is prevented from being degraded, and the video data video stops for a moment or skips one frame of image and plays back. The present invention provides a data receiving apparatus that does not need to be performed.

上記の課題を解決するために、本願の請求項1に記載の発明は、再生装置から送信されるオーディオデータをデジタルインターフェースを介して受信するデータ受信装置において、デジタルインターフェースを介してオーディオデータを入力する入力手段と、前記入力手段により入力されたオーディオデータに信号処理を施す信号処理手段と、前記信号処理手段により信号処理が施されたオーディオデータを出力する出力手段と、データ受信装置の動作を制御する受信側クロックを生成するクロック生成手段と、オーディオデータを記憶する記憶手段と、前記入力手段から入力されたオーディオデータから検出した送信側クロックおよび前記クロック生成手段により生成される受信側クロックが同期するように送信側クロックを調整し受信側クロックと送信側クロックを同期させる受信装置クロック制御モードをするか否かを再生装置に確認し、再生装置から受信装置クロック制御モードをすることができない応答があると、前記入力手段から入力されたオーディオデータを前記記憶手段に記憶される制御をし、前記クロック生成手段により生成される受信側クロックに応じて前記記憶手段からオーディオデータを読み出す制御をする制御手段とを備えることを特徴とする。   In order to solve the above problems, the invention according to claim 1 of the present application is a data receiving device that receives audio data transmitted from a playback device via a digital interface, and inputs the audio data via the digital interface. Operation of the data receiving device, input means for performing signal processing on the audio data input by the input means, output means for outputting the audio data subjected to signal processing by the signal processing means, Clock generating means for generating a receiving clock to be controlled, storage means for storing audio data, a transmitting clock detected from audio data input from the input means, and a receiving clock generated by the clock generating means Adjust the transmitter clock to synchronize with the receiver The playback device confirms whether or not to use the receiver clock control mode for synchronizing the lock and the transmission side clock, and if there is a response from the playback device that the receiver clock control mode cannot be set, it is input from the input means. And control means for controlling the audio data to be stored in the storage means, and for controlling the audio data to be read from the storage means in accordance with the reception side clock generated by the clock generation means.

また、本願の請求項2に記載の発明は、請求項1に記載されたデータ受信装置において、前記記憶手段に記憶されたオーディオデータから無音を検出する検出手段を更に備え、前記制御手段は、前記検出手段が無音のオーディオデータの検出に応じて、前記記憶手段にオーディオデータの記憶を停止させ記憶したオーディオデータを消去させる制御をすることを特徴とする。   The invention according to claim 2 of the present application is the data receiving device according to claim 1, further comprising detection means for detecting silence from the audio data stored in the storage means, wherein the control means comprises: The detection means controls the storage means to stop storing audio data and to erase the stored audio data in response to detection of silent audio data.

本発明によれば、デジタルインターフェースを用いて再生装置からデータ受信装置へオーディオデータの伝送を行うシステムにおいて、再生装置がオーディオデータおよびビデオデータが記録された記録媒体を再生するとき、データ受信装置から出力されるオーディオ信号の音質の劣化を防ぐとともに、ビデオデータの動画が一瞬停止したり、1コマ分の画像を飛ばして再生する等の問題も発生することがないデータ受信装置を提供することができる。   According to the present invention, in a system that transmits audio data from a playback device to a data reception device using a digital interface, when the playback device plays back a recording medium on which audio data and video data are recorded, the data reception device To provide a data receiving apparatus that prevents deterioration of the sound quality of an output audio signal and that does not cause problems such as a momentary stop of a video data moving image or skipping and reproducing an image of one frame. it can.

以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の第1の実施例であるデータ受信装置の構成を示すブロック図である。図1において、1は入力部、2はアナログオーディオ入力部、3はデジタルオーディオ入力部、4はIEEE1394インターフェース(IEEE1394I/F)、5はIEEE1394入力部、6はRAM(Random Access Memory)、7はPLL回路、8はADC(Analog to Digital Converter)、9はDIR(Digital Interface Receiver)、10はDSP(Digital Signal Processor)、11はDAC(Digital to Analog Converter)、12は増幅部、13は出力部、14はクロック生成部、15は制御部を示す。本実施例のデータ受信装置は、例えば、AV(Audio Visual)アンプ等の増幅装置である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of a data receiving apparatus according to the first embodiment of the present invention. In FIG. 1, 1 is an input unit, 2 is an analog audio input unit, 3 is a digital audio input unit, 4 is an IEEE 1394 interface (IEEE 1394 I / F), 5 is an IEEE 1394 input unit, 6 is a RAM (Random Access Memory), 7 is PLL circuit, 8 is an ADC (Analog to Digital Converter), 9 is a DIR (Digital Interface Receiver), 10 is a DSP (Digital Signal Processor), 11 is a DAC (Digital to Analog Converter), 12 is an amplifier, and 13 is an output unit , 14 indicates a clock generation unit, and 15 indicates a control unit. The data receiving apparatus of this embodiment is an amplifying apparatus such as an AV (Audio Visual) amplifier.

図1に示す入力部1は、アナログオーディオ入力部2、デジタルオーディオ入力部3及びIEEE1394I/F4を備える。アナログオーディオ入力部2は、DVDプレーヤ等の再生装置から出力されるアナログオーディオ信号を入力する。アナログオーディオ入力部2には、複数のチャンネルのアナログオーディオ信号を入力するための入力端子を備える。デジタルオーディオ入力部3は、再生装置から出力されるデジタルオーディオデータを入力する。   The input unit 1 shown in FIG. 1 includes an analog audio input unit 2, a digital audio input unit 3, and an IEEE 1394 I / F 4. The analog audio input unit 2 inputs an analog audio signal output from a playback device such as a DVD player. The analog audio input unit 2 includes an input terminal for inputting analog audio signals of a plurality of channels. The digital audio input unit 3 inputs digital audio data output from the playback device.

IEEE1394I/F4は、IEEE1394規格に準拠したデジタルインターフェースであり、IEEE1394入力部5、RAM6およびPLL回路7を備える。IEEE1394入力部5は、再生装置から出力されるIEEE1394デジタルデータをIEEE1394シリアルバスを介して入力し、入力したIEEE1394デジタルデータをデジタルオーディオデータへ復調する。RAM6は、制御部15の制御によりIEEE1394入力部5に入力されたIEEEデジタルデータを記憶する。RAM6に記憶されたIEEEデジタルデータは、IEEE1394入力部5によりデジタルオーディオデータへ復調される。   The IEEE 1394 I / F 4 is a digital interface compliant with the IEEE 1394 standard, and includes an IEEE 1394 input unit 5, a RAM 6, and a PLL circuit 7. The IEEE 1394 input unit 5 inputs IEEE 1394 digital data output from the playback device via the IEEE 1394 serial bus, and demodulates the input IEEE 1394 digital data into digital audio data. The RAM 6 stores IEEE digital data input to the IEEE 1394 input unit 5 under the control of the control unit 15. The IEEE digital data stored in the RAM 6 is demodulated into digital audio data by the IEEE 1394 input unit 5.

IEEE1394入力部5により復調されたデジタルオーディオデータは、DSP10へ入力される。PLL回路7は、VCO回路を備え、制御部15の制御によりこのVCO回路から発振されるクロックを用いて、IEEE1394入力部5に入力されたデジタルデータに同期したマスタークロックを生成する。PLL回路7により生成されたマスタークロックは、IEEE1394入力部5において、入力されたIEEE1394デジタルデータを復調するために用いられる。   The digital audio data demodulated by the IEEE 1394 input unit 5 is input to the DSP 10. The PLL circuit 7 includes a VCO circuit, and generates a master clock synchronized with digital data input to the IEEE 1394 input unit 5 using a clock oscillated from the VCO circuit under the control of the control unit 15. The master clock generated by the PLL circuit 7 is used by the IEEE 1394 input unit 5 to demodulate the input IEEE 1394 digital data.

ADC8は、アナログオーディオ入力部2により入力されたアナログオーディオ信号をチャンネル毎にデジタルオーディオデータへ変換する。変換されたデジタルオーディオデータは、DSP10へ入力される。DIR9は、デジタルオーディオ入力部3により入力されたデジタルオーディオデータを復調し、復調したデジタルオーディオデータをDSP10へ入力する。   The ADC 8 converts the analog audio signal input from the analog audio input unit 2 into digital audio data for each channel. The converted digital audio data is input to the DSP 10. The DIR 9 demodulates the digital audio data input from the digital audio input unit 3 and inputs the demodulated digital audio data to the DSP 10.

DSP10は、ADC8、DIR9またはIEEE1394入力部5から入力されたデジタルオーディオデータに各種サラウンドフォーマットの信号処理等を施す。DAC11は、DSP10により信号処理が施されたデジタルオーディオデータをアナログオーディオ信号へ変換する。増幅部12は、DAC11から入力されるアナログオーディオ信号を増幅する。増幅されたアナログオーディオ信号は、出力部13にチャンネル毎に接続された図示しないスピーカから出力される。クロック生成部14は、本実施例のデータ受信装置の動作を制御するマスタークロックを生成する。   The DSP 10 performs various surround format signal processing and the like on the digital audio data input from the ADC 8, DIR 9, or IEEE1394 input unit 5. The DAC 11 converts the digital audio data subjected to signal processing by the DSP 10 into an analog audio signal. The amplifying unit 12 amplifies the analog audio signal input from the DAC 11. The amplified analog audio signal is output from a speaker (not shown) connected to the output unit 13 for each channel. The clock generation unit 14 generates a master clock that controls the operation of the data receiving apparatus of this embodiment.

制御部15は、本実施例のデータ受信装置を統括的に制御する。制御部15は、IEEE1394シリアルバスにより接続された再生装置とIEEE1394I/F4を介してコマンドの送受信をする。本実施例のデータ受信装置において、再生装置とIEEE1394インターフェースによる通信を開始するとき、制御部15は、再生装置と同期をとるために、受信装置クロック制御モードで動作可能か否かを再生装置へ確認するコマンドを送信する。   The control unit 15 comprehensively controls the data receiving apparatus according to this embodiment. The control unit 15 transmits / receives commands to / from a playback device connected via the IEEE 1394 serial bus via the IEEE 1394 I / F 4. In the data receiving apparatus according to the present embodiment, when communication with the reproducing apparatus via the IEEE1394 interface is started, the control unit 15 determines whether or not the reproducing apparatus can operate in the receiving apparatus clock control mode to synchronize with the reproducing apparatus. Send a command to confirm.

再生装置から受信装置クロック制御モードでの動作を許可するコマンドを受信すると、制御部15は、受信装置クロック制御モードで同期をとる制御をする。本実施例では、従来の技術と同様に、再生装置がDVD‐AUDIOやCD‐DA等の記録媒体に記録されたオーディオデータを再生するとき、再生装置が受信装置クロック制御モードでの動作を許可する。   When receiving a command permitting the operation in the reception device clock control mode from the playback device, the control unit 15 performs control to synchronize in the reception device clock control mode. In this embodiment, as in the prior art, when the playback device plays back audio data recorded on a recording medium such as DVD-AUDIO or CD-DA, the playback device permits operation in the receiver clock control mode. To do.

制御部15は、受信装置クロック制御モードで動作する場合、クロック生成部14により生成されたマスタークロックをIEEE1394入力部5に入力する。IEEE1394入力部5は、クロック生成部14から入力されたマスタークロックを用いて、入力されたIEEE1394デジタルデータをデジタルオーディオデータへ復調する。   When operating in the receiver clock control mode, the control unit 15 inputs the master clock generated by the clock generation unit 14 to the IEEE 1394 input unit 5. The IEEE 1394 input unit 5 demodulates the input IEEE 1394 digital data into digital audio data using the master clock input from the clock generation unit 14.

そして、制御部15は、クロック生成部14により生成されたマスタークロックと再生装置から送信されるデジタルデータとが同期しているか否かを検出し、当該マスタークロックとオーディオデータの同期のずれを補正するためのFAST(+1%)、SLOW(−1%)、STANDARD(0%)の各コマンドを生成し、IEEE1394I/F4を介して再生装置へIEEE1394で定められたプロトコルに従って送信する。すなわち、制御部15は、同期のずれが所定の周波数範囲内である場合、STANDARDのコマンドを生成し、再生装置が内蔵するクロック生成部により生成されたマスタークロック(以下、送信側クロックという)がクロック生成部14により生成されたマスタークロック(以下、受信側クロックという)より所定の周波数低いことを検出した場合、FASTのコマンドを生成し、逆の場合、SLOWのコマンドを生成して再生装置へ送出する。   Then, the control unit 15 detects whether or not the master clock generated by the clock generation unit 14 is synchronized with the digital data transmitted from the playback device, and corrects the synchronization deviation between the master clock and the audio data. Are generated in accordance with a protocol defined by IEEE 1394 via the IEEE 1394 I / F 4 to generate FAST (+ 1%), SLOW (-1%), and STANDARD (0%) commands. That is, when the synchronization deviation is within a predetermined frequency range, the control unit 15 generates a STANDARD command, and a master clock (hereinafter referred to as a transmission side clock) generated by a clock generation unit built in the playback device is generated. When it is detected that a predetermined frequency is lower than a master clock (hereinafter referred to as a receiving side clock) generated by the clock generator 14, a FAST command is generated, and in the opposite case, a SLOW command is generated and sent to the playback device. Send it out.

再生装置は、FAST、SLOW、STANDARDの各コマンドを受信すると、それぞれのコマンドに従って、生成する送信側クロックの周波数をコントロールする。すなわち、再生装置において、STANDARDのコマンドを受信した場合は、現在の送信側クロックの周波数を維持し、FASTのコマンドを受信した場合は、送信側クロックの周波数を1%高くし、SLOWのコマンドを受信した場合は、送信側クロックの周波数を1%低くする。   When receiving the FAST, SLOW, and STANDARD commands, the playback device controls the frequency of the transmission side clock to be generated according to the commands. That is, in the playback device, when the STANDARD command is received, the current frequency of the transmission side clock is maintained, and when the FAST command is received, the frequency of the transmission side clock is increased by 1% and the SLOW command is changed. When received, the frequency of the transmission side clock is lowered by 1%.

一方、再生装置は、DVD‐VIDEO等の記録媒体に記録されたオーディオデータおよびビデオデータを再生するとき、受信装置クロック制御モードでの動作を不可とし、データ受信装置に受信装置クロック制御モード動作が不可のコマンドを送信する。制御部15は、再生装置から受信装置クロック制御モードでの動作を不可とするコマンドを受信すると、クロック生成部14に受信側クロックを生成させ、当該受信側クロックをIEEE1394入力部5に入力させる制御をする。   On the other hand, when playing back audio data and video data recorded on a recording medium such as DVD-VIDEO, the playback device disables the operation in the receiver clock control mode, and the data receiver receives the receiver clock control mode operation. Send a disabled command. When the control unit 15 receives a command that disables the operation in the reception device clock control mode from the playback device, the control unit 15 causes the clock generation unit 14 to generate the reception side clock and inputs the reception side clock to the IEEE 1394 input unit 5. do.

そして、制御部15は、IEEE1394入力部5に入力されるIEEE1394デジタルデータをRAM6に記憶する制御をするとともに、RAM6に記憶されたIEEE1394デジタルデータを読出しデジタルオーディオデータへ復調する制御をする。IEEE1394入力部5は、受信側クロックを用いて、IEEEデジタルデータの記憶、読出し動作および復調動作をする。   The control unit 15 controls to store the IEEE 1394 digital data input to the IEEE 1394 input unit 5 in the RAM 6 and controls to read the IEEE 1394 digital data stored in the RAM 6 and demodulate it into digital audio data. The IEEE 1394 input unit 5 stores, reads, and demodulates IEEE digital data using the receiving side clock.

このとき、再生装置は、送信装置クロック制御モードに従い内蔵するクロック生成部により生成される送信側クロックを用いて、記録媒体に記録されたオーディオデータおよびビデオデータを再生する。そして、再生されたオーディオデータをIEEE1394デジタルインターフェースからIEEE1394デジタルデータとして出力する。また、再生されたビデオデータを再生装置と接続されたモニター等の表示装置へ出力する。   At this time, the playback device plays back the audio data and video data recorded on the recording medium using the transmission side clock generated by the built-in clock generation unit according to the transmission device clock control mode. Then, the reproduced audio data is output from the IEEE 1394 digital interface as IEEE 1394 digital data. The reproduced video data is output to a display device such as a monitor connected to the reproducing device.

このように、再生装置において、送信装置クロック制御モードにより記録媒体に記録されたオーディオデータおよびビデオデータを再生する動作を行なうため、送信側クロックのビデオ用マスタークロックとオーディオ用マスタークロックが同期する。このため、表示装置から出力されるビデオデータの動画が一瞬停止する、または、1コマ分の画像を飛ばして再生する等の問題は発生しない。   In this way, in the reproducing apparatus, the audio data and the video data recorded on the recording medium are reproduced in the transmitting apparatus clock control mode, so that the video master clock and the audio master clock of the transmitting clock are synchronized. For this reason, the problem that the moving image of the video data output from the display device stops for a moment or skips and reproduces one frame image does not occur.

従来技術では、受信装置クロック制御モードで再生装置と同期をとる動作をすることができない場合、PLL回路を用いた送信装置クロック制御モードにより再生装置と同期をとる動作に切り換える。これに対して、本実施例のデータ受信装置では、再生装置と同期をとるための動作を行なわず、クロック生成部14により生成される受信側クロックを用いて、再生装置から受信したIEEE1394デジタルデータを復調する動作を行なう。このため、再生装置との同期をとることができなくなり、再生装置から受信したIEEE1394デジタルデータを正しく復調することができないという問題が発生する可能性がある。   In the prior art, when the operation to synchronize with the reproduction device cannot be performed in the reception device clock control mode, the operation is switched to the operation to synchronize with the reproduction device in the transmission device clock control mode using the PLL circuit. On the other hand, in the data receiving apparatus of the present embodiment, the IEEE 1394 digital data received from the reproducing apparatus using the receiving clock generated by the clock generating unit 14 without performing the operation for synchronizing with the reproducing apparatus. The operation of demodulating is performed. For this reason, it becomes impossible to synchronize with the playback apparatus, and there is a possibility that the IEEE 1394 digital data received from the playback apparatus cannot be demodulated correctly.

しかしながら、この問題を解決するために、本実施例のデータ受信装置は、再生装置から受信したIEEEデジタルデータをRAM6へいったん記憶し、RAM6から復調に適した読出し速度でIEEEデジタルデータを読み出すことにより、発生したジッターを吸収する。したがって、本実施例のデータ受信装置は、クロック生成部14により生成された受信側クロックを用いて、RAM6から読み出したIEEEデジタルデータを正しく復調することができる。このため、本実施例のデータ受信装置は、再生装置がオーディオデータおよびビデオデータが記録された記録媒体を再生する場合でも、再生装置からIEEE1394インターフェースを介して入力されたIEEE1394デジタルデータを正しく復調することができ、出力するアナログオーディオ信号の音質の劣化を防ぐことができる。   However, in order to solve this problem, the data receiving apparatus of the present embodiment temporarily stores the IEEE digital data received from the reproducing apparatus in the RAM 6 and reads the IEEE digital data from the RAM 6 at a reading speed suitable for demodulation. Absorb the generated jitter. Therefore, the data receiving apparatus according to the present embodiment can correctly demodulate the IEEE digital data read from the RAM 6 by using the reception side clock generated by the clock generation unit 14. For this reason, the data receiving apparatus according to the present embodiment correctly demodulates IEEE 1394 digital data input from the reproducing apparatus via the IEEE 1394 interface even when the reproducing apparatus reproduces a recording medium on which audio data and video data are recorded. Therefore, it is possible to prevent deterioration of the sound quality of the output analog audio signal.

ここで、本実施例のデータ受信装置は、再生装置から受信したIEEEデジタルデータがRAM6へいったん記憶されるため、スピーカから出力されるアナログオーディオ信号と、表示装置から出力される当該アナログオーディオ信号と同期したビデオ信号にずれが生じる。一般に、人間は、映像と音のずれが数十ミリ秒以上であるとき、映像と音のずれを認識することができる。このため、本実施例のデータ受信装置に備えるRAM6は、数十ミリ秒以下のアナログオーディオ信号に相当するIEEEデジタルデータが記憶できる記憶容量とする。   Here, since the IEEE digital data received from the playback device is temporarily stored in the RAM 6 in the data receiving device of this embodiment, the analog audio signal output from the speaker and the analog audio signal output from the display device A shift occurs in the synchronized video signal. In general, humans can recognize the difference between video and sound when the difference between video and sound is several tens of milliseconds or more. For this reason, the RAM 6 provided in the data receiving apparatus of this embodiment has a storage capacity capable of storing IEEE digital data corresponding to an analog audio signal of several tens of milliseconds or less.

上述したように、本実施例のデータ受信装置において、再生装置から受信したIEEEデジタルデータをRAM6に記憶しているとき、クロック生成部14により生成される受信側クロックと再生装置の送信側クロックの周波数が異なる。受信側クロックと送信側クロックの周波数が異なると、お互いのクロックの周波数の差によって、RAM6にオーバーフローまたはアンダーフローが生じる可能性がある。   As described above, in the data receiving apparatus of the present embodiment, when the IEEE digital data received from the reproducing apparatus is stored in the RAM 6, the reception side clock generated by the clock generation unit 14 and the transmission side clock of the reproducing apparatus are The frequency is different. If the frequencies of the receiving clock and the transmitting clock are different, an overflow or underflow may occur in the RAM 6 due to the difference between the clock frequencies.

RAM6にオーバーフローが生じるのは、受信側クロックの周波数が送信側クロックの周波数よりも低い場合、すなわち、RAM6へのIEEEデジタルデータの書き込み速度が読み出し速度よりも高い場合である。一方、RAM6にアンダーフローが生じるのは、受信側クロックの周波数が送信側クロックの周波数よりも高い場合、すなわち、RAM6へのIEEEデジタルデータの書き込み速度が読み出し速度よりも低い場合である。   An overflow occurs in the RAM 6 when the frequency of the reception side clock is lower than the frequency of the transmission side clock, that is, when the writing speed of the IEEE digital data to the RAM 6 is higher than the reading speed. On the other hand, underflow occurs in the RAM 6 when the frequency of the reception side clock is higher than the frequency of the transmission side clock, that is, when the writing speed of the IEEE digital data to the RAM 6 is lower than the reading speed.

制御部15は、RAM6のオーバーフローおよびアンダーフローを防ぐために、RAM6に上限のしきい値及び下限のしきい値を設定し、IEEEデジタルデータの記憶容量を監視する。制御部15は、RAM6に記憶されたIEEEデジタルデータの記憶量が上限のしきい値より多くなると、または、RAM6に記憶されたIEEEデジタルデータの記憶容量が下限のしきい値より少なくなると、送信装置クロック制御モードで再生装置と同期をとする動作に切り換える制御をする。   In order to prevent overflow and underflow of the RAM 6, the control unit 15 sets an upper limit threshold and a lower limit threshold in the RAM 6 and monitors the storage capacity of the IEEE digital data. When the storage amount of the IEEE digital data stored in the RAM 6 is larger than the upper limit threshold value or the storage capacity of the IEEE digital data stored in the RAM 6 is smaller than the lower limit threshold value, the control unit 15 In the apparatus clock control mode, control is performed to switch to an operation that synchronizes with the playback apparatus.

制御部15は、クロック生成部14からIEEE1394入力部5への受信側クロックの入力を停止させ、IEEE1394入力部5から入力されたIEEEデジタルデータに同期したマスタークロックをPLL回路7に生成させる制御をする。IEEE1394入力部5は、PLL回路7により生成されたマスタークロックを用いて、入力されたIEEE1394デジタルデータを復調する。   The control unit 15 stops the input of the receiving side clock from the clock generation unit 14 to the IEEE 1394 input unit 5, and controls the PLL circuit 7 to generate a master clock synchronized with the IEEE digital data input from the IEEE 1394 input unit 5. To do. The IEEE 1394 input unit 5 demodulates the input IEEE 1394 digital data using the master clock generated by the PLL circuit 7.

このように、本実施例のデータ受信装置では、再生装置と非同期の状態から送信装置クロック制御モードにより再生装置と同期をとるようにすることにより、RAM6のオーバーフローおよびアンダーフローを防ぐことができる。制御部15は、オーバーフローまたはアンダーフローが生じない程度に、IEEEデジタルデータがRAM6に記憶されると、送信装置クロック制御モードの動作に切り換える前の動作を行なうように制御する。   As described above, in the data receiving apparatus according to the present embodiment, it is possible to prevent the RAM 6 from overflowing and underflowing by synchronizing with the reproducing apparatus in the transmitting apparatus clock control mode from an asynchronous state with the reproducing apparatus. When the IEEE digital data is stored in the RAM 6 to such an extent that overflow or underflow does not occur, the control unit 15 controls to perform the operation before switching to the operation of the transmission device clock control mode.

次に、本発明の第2の実施例であるデータ受信装置について説明する。
図2は、本発明の第2の実施例であるデータ受信装置の構成を示すブロック図である。図2において、図1に示す第1の実施例のデータ受信装置と同一の構成要素には同一の符号を付して説明を省略する。
Next, a data receiving apparatus according to the second embodiment of the present invention will be described.
FIG. 2 is a block diagram showing the configuration of the data receiving apparatus according to the second embodiment of the present invention. In FIG. 2, the same components as those of the data receiving apparatus of the first embodiment shown in FIG.

図2に示す無音検出部16は、制御部15の制御によりRAM6に記憶されたIEEEデジタルデータのデジタルオーディオデータから無音を検出する。無音検出部16は、無音を検出すると検出信号を制御部15に出力する。図3は、RAM6に記憶されたデジタルオーディオデータのサンプルデータを示す図である。図3には、DVD−VIDEOから再生されたLPCM(Linear Pulse Code Modulation)方式の16bitのデジタルオーディオデータのサンプルデータを示す。   The silence detection unit 16 shown in FIG. 2 detects silence from the digital audio data of IEEE digital data stored in the RAM 6 under the control of the control unit 15. The silence detection unit 16 outputs a detection signal to the control unit 15 when silence is detected. FIG. 3 is a diagram showing sample data of digital audio data stored in the RAM 6. FIG. 3 shows sample data of 16-bit digital audio data of LPCM (Linear Pulse Code Modulation) system reproduced from DVD-VIDEO.

無音検出部16は、RAM6に記憶されたサンプルデータが0000hであるとき、無音のデジタルオーディオデータを検出し、制御部15に検出信号を出力する。制御部15は、無音検出部16が所定の回数連続して無音を検出すると、RAM6に記憶されているデジタルオーディオデータ(サンプルデータ)を消去する制御をする。   When the sample data stored in the RAM 6 is 0000h, the silence detector 16 detects silence digital audio data and outputs a detection signal to the controller 15. The control unit 15 controls to delete the digital audio data (sample data) stored in the RAM 6 when the silence detection unit 16 detects silence continuously for a predetermined number of times.

例えば、図3に示すように、0000hのサンプルデータが8サンプル連続している場合、無音検出部16が8回連続して無音を検出するため、制御部15は、RAM6に記憶されているデジタルオーディオデータを消去する制御をする。制御部15は、RAM6に記憶されているデジタルオーディオデータを消去する制御をした後、IEEE1394入力部5からRAM6に入力されるIEEEデジタルデータのデジタルオーディオデータを記憶する制御をする。   For example, as shown in FIG. 3, when the sample data of 0000h is continuous for 8 samples, the silence detection unit 16 detects silence for 8 times continuously, so that the control unit 15 detects the digital data stored in the RAM 6. Control to delete audio data. The control unit 15 performs control for erasing the digital audio data stored in the RAM 6 and then stores the digital audio data of the IEEE digital data input from the IEEE 1394 input unit 5 to the RAM 6.

本実施例では、無音検出部16が0000hのサンプルデータを検出して無音と判別するが、0000hの他に0002hや0001hなどの微小レベルのサンプルデータが所定の数連続した場合に、制御部15がRAM6に記憶されたデジタルオーディオデータを消去する制御をしてもよい。   In this embodiment, the silence detector 16 detects 0000h sample data and determines that it is silent. However, when a predetermined number of minute level sample data such as 0002h and 0001h continues in addition to 0000h, the controller 15 May control the digital audio data stored in the RAM 6 to be erased.

このように、本実施例のデータ受信装置では、RAM6に無音のデジタルオーディオデータが所定の数連続して記憶されると、RAM6に記憶されたデジタルオーディオデータを消去する制御をする。したがって、本実施例のデータ受信装置は、受信側クロックと送信側クロックの周波数が異なることにより発生するRAM6のオーバーフローまたはアンダーフローを防ぐことができる。   As described above, in the data receiving apparatus of this embodiment, when a predetermined number of silent digital audio data is continuously stored in the RAM 6, the digital audio data stored in the RAM 6 is controlled to be erased. Therefore, the data receiving apparatus according to the present embodiment can prevent an overflow or underflow of the RAM 6 that occurs when the frequencies of the receiving clock and the transmitting clock are different.

上述したように本実施例では、デジタルインターフェースとしてIEEE1394インターフェースを用いて説明をしたが、HDMI(High Definition Multimedia Interface)インターフェースを用いてもよい。   As described above, the present embodiment has been described using the IEEE 1394 interface as the digital interface, but an HDMI (High Definition Multimedia Interface) interface may be used.

本発明の第1の実施例であるデータ受信装置の構成を示すブロック図。1 is a block diagram showing a configuration of a data receiving apparatus according to a first embodiment of the present invention. 本発明の第2の実施例であるデータ受信装置の構成を示すブロック図。The block diagram which shows the structure of the data receiver which is the 2nd Example of this invention. RAM6に記憶されたデジタルオーディオデータのサンプルデータを示す図。The figure which shows the sample data of the digital audio data memorize | stored in RAM6.

符号の説明Explanation of symbols

1…入力部、2…アナログオーディオ入力部、3…デジタルオーディオ入力部、4…IEEE1394インターフェース、5…IEEE1394入力部、6…RAM、7…PLL回路、8…ADC、9…DIR、10…DSP、11…DAC、12…増幅部、13…出力部、14…クロック生成部、15…制御部、16…無音検出部 DESCRIPTION OF SYMBOLS 1 ... Input part, 2 ... Analog audio input part, 3 ... Digital audio input part, 4 ... IEEE1394 interface, 5 ... IEEE1394 input part, 6 ... RAM, 7 ... PLL circuit, 8 ... ADC, 9 ... DIR, 10 ... DSP 11 ... DAC, 12 ... amplification unit, 13 ... output unit, 14 ... clock generation unit, 15 ... control unit, 16 ... silence detection unit

Claims (2)

再生装置から送信されるオーディオデータをデジタルインターフェースを介して受信するデータ受信装置において、
デジタルインターフェースを介してオーディオデータを入力する入力手段と、
前記入力手段により入力されたオーディオデータに信号処理を施す信号処理手段と、
前記信号処理手段により信号処理が施されたオーディオデータを出力する出力手段と、
データ受信装置の動作を制御する受信側クロックを生成するクロック生成手段と、
オーディオデータを記憶する記憶手段と、
前記入力手段から入力されたオーディオデータから検出した送信側クロックおよび前記クロック生成手段により生成される受信側クロックが同期するように送信側クロックを調整し受信側クロックと送信側クロックを同期させる受信装置クロック制御モードをするか否かを再生装置に確認し、再生装置から受信装置クロック制御モードをすることができない応答があると、前記入力手段から入力されたオーディオデータを前記記憶手段に記憶させる制御をし、前記クロック生成手段により生成される受信側クロックに応じて前記記憶手段からオーディオデータを読み出す制御をする制御手段とを備えることを特徴とするデータ受信装置。
In a data receiving device that receives audio data transmitted from a playback device via a digital interface,
Input means for inputting audio data via a digital interface;
Signal processing means for performing signal processing on the audio data input by the input means;
Output means for outputting audio data subjected to signal processing by the signal processing means;
Clock generating means for generating a receiving side clock for controlling the operation of the data receiving device;
Storage means for storing audio data;
A receiving apparatus for adjusting the transmitting clock so that the transmitting clock detected from the audio data input from the input means and the receiving clock generated by the clock generating means are synchronized, and to synchronize the receiving clock and the transmitting clock. Control that confirms whether or not to perform clock control mode with the playback device, and if there is a response from the playback device that the receiver device clock control mode cannot be performed, the audio data input from the input means is stored in the storage means And a control means for controlling the audio data to be read from the storage means in accordance with the receiving-side clock generated by the clock generation means.
請求項1に記載されたデータ受信装置において、
前記記憶手段に記憶されたオーディオデータから無音を検出する検出手段を更に備え、
前記制御手段は、前記検出手段による無音の検出に応じて、前記記憶手段にオーディオデータの記憶を停止させ記憶したオーディオデータを消去させる制御をすることを特徴とするデータ受信装置。
In the data receiving device according to claim 1,
Further comprising detection means for detecting silence from the audio data stored in the storage means,
The data receiving apparatus according to claim 1, wherein the control means controls the storage means to stop storing audio data and to erase the stored audio data in response to detection of silence by the detecting means.
JP2006272969A 2006-03-17 2006-10-04 Data receiver Pending JP2007280584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006272969A JP2007280584A (en) 2006-03-17 2006-10-04 Data receiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006073639 2006-03-17
JP2006272969A JP2007280584A (en) 2006-03-17 2006-10-04 Data receiver

Publications (1)

Publication Number Publication Date
JP2007280584A true JP2007280584A (en) 2007-10-25

Family

ID=38681847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272969A Pending JP2007280584A (en) 2006-03-17 2006-10-04 Data receiver

Country Status (1)

Country Link
JP (1) JP2007280584A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284952B2 (en) 2016-02-16 2019-05-07 Samsung Electronics Co., Ltd. Audio processing apparatus and control method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284952B2 (en) 2016-02-16 2019-05-07 Samsung Electronics Co., Ltd. Audio processing apparatus and control method thereof

Similar Documents

Publication Publication Date Title
JP3629253B2 (en) Audio reproduction device and audio reproduction control method used in the same
WO2013018701A1 (en) Content data transmission system and content data transmission method
JP2007295514A (en) Data receiver
JP4476131B2 (en) Data transmission device, data reception device, and data transmission / reception system
JP2002290921A (en) Signal processing system, signal output device, signal receiver, signal processing method, signal output method and signal receiving method
JPH1051314A (en) Reference clock generator and decoder
CN100581234C (en) Recording and reproducing device
JP2007280584A (en) Data receiver
JP4529495B2 (en) Video / audio reproduction system and amplifier device
KR100521916B1 (en) Method for transmitting dummy sync and audio signal in optical disc player
US6785657B2 (en) Digital signal processor
JP4625350B2 (en) Data transmission device, data reception device, and data transmission / reception system
JP3596000B2 (en) Television equipment
KR100212086B1 (en) Demodulation and sync. detecting and inserting and protecting device for digital video disc combined with cd
KR100808201B1 (en) Method for synchronizing audio/video data
JP5666409B2 (en) Content data transmission system, content reproduction device, content output device, and content data transmission method
US7158538B2 (en) Transmitting apparatus, transmitting method, receiving apparatus, receiving method, and transmitting and receiving system
JP2004088442A (en) System and device for transmitting sound and video and sound receiver
JP4189211B2 (en) Audio data transmission method
JP2005166188A (en) Digital audio signal processor and digital audio signal processing method
JP3953048B2 (en) Clock signal processing circuit and sound reproducing apparatus having the same
WO2013018702A1 (en) Content data transmission system and content data transmission method
JP2008060645A (en) Recording and reproducing device
JP2013074553A (en) Content data transmission system and content data transmission method
JP2005333419A (en) Moving image reproducing apparatus