JP2007273662A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device Download PDF

Info

Publication number
JP2007273662A
JP2007273662A JP2006096360A JP2006096360A JP2007273662A JP 2007273662 A JP2007273662 A JP 2007273662A JP 2006096360 A JP2006096360 A JP 2006096360A JP 2006096360 A JP2006096360 A JP 2006096360A JP 2007273662 A JP2007273662 A JP 2007273662A
Authority
JP
Japan
Prior art keywords
circuit
frequency power
power source
transmission line
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006096360A
Other languages
Japanese (ja)
Other versions
JP4928816B2 (en
Inventor
Takeshi Yamakawa
猛 山川
Tsutomu Iida
勉 飯田
Yoji Takahashi
洋二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2006096360A priority Critical patent/JP4928816B2/en
Publication of JP2007273662A publication Critical patent/JP2007273662A/en
Application granted granted Critical
Publication of JP4928816B2 publication Critical patent/JP4928816B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing device capable of eliminating an error in detecting a phase difference due to signal delay included in detecting a signal flowing in a transmission line. <P>SOLUTION: The semiconductor manufacturing device includes: an antenna electrode for generating plasma in a vacuum chamber, a substrate electrode for holding a material to be treated, a first high frequency power source for supplying power to the antenna electrode via the transmission line and an impedance matching circuit, a second high frequency electric power source for supplying power to the substrate electrode via the transmission line and the impedance matching circuit, a first detector 108 for detecting the phase of the power to be supplied by the first high frequency power source, and a second detector 109 for detecting the phase of the power to be supplied by the second high frequency power source. The first and second detectors respectively include: a binarizing circuit 206 for binarizing the inputted signal and outputting it, and a delay circuit 205 for adjusting the signal delay in the transmission line from the antenna electrode or the substrate electrode to the binarizing circuit 206. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

エッチング処理,アッシング処理,CVD処理など、プラズマを応用した半導体製造装置に関し、特に、プラズマ生成、及びプラズマ中の荷電粒子の運動方向とエネルギーを任意に制御するための位相差制御可能な高周波電力源に関する。   The present invention relates to a semiconductor manufacturing apparatus using plasma, such as etching processing, ashing processing, and CVD processing, and in particular, a high-frequency power source capable of phase difference control for arbitrarily controlling plasma generation and the moving direction and energy of charged particles in the plasma. About.

半導体素子の製造工程では、エッチング処理,アッシング処理,CVD処理など、プラズマを応用したさまざまな処理が行われている。これらプラズマを用いた処理装置では、処理ガスを電離し、イオン化することで被処理材との反応性を高めている。また、処理の高精度化を目的として、高周波バイアス電力を用いて被処理材への荷電粒子の入射角を制御し、処理の異方性向上を実現している。ここで、処理チャンバ内において、プラズマ内の荷電粒子の運動方向(入射角)とエネルギーを制御するとき、プラズマを挟むように構成された2つの電極間に印加される高周波電力の位相が正確にそろっていないと効率のよい制御が行えない。   In the manufacturing process of a semiconductor element, various processes using plasma such as an etching process, an ashing process, and a CVD process are performed. In these processing apparatuses using plasma, the process gas is ionized and ionized to increase the reactivity with the material to be processed. In addition, for the purpose of improving the accuracy of processing, the incident angle of charged particles to the material to be processed is controlled by using high-frequency bias power to improve the processing anisotropy. Here, when controlling the movement direction (incident angle) and energy of charged particles in the plasma in the processing chamber, the phase of the high-frequency power applied between the two electrodes configured to sandwich the plasma is accurate. If they are not available, efficient control cannot be performed.

このような処理を行う処理装置の一例として、プラズマエッチング装置と呼ばれる装置がある。(特許文献1および特許文献2参照)。   As an example of a processing apparatus that performs such processing, there is an apparatus called a plasma etching apparatus. (See Patent Document 1 and Patent Document 2).

この装置は、真空容器内に被処理材を保持するための試料台を持ち、被処理材の上下にプラズマを形成するための高周波電力供給用アンテナと、これを形成・制御するための空心コイルを真空容器の外周部に持つ構造をしている。高周波電力供給用アンテナの形状は円形で、被処理材をはさむようにして上下に対向して設置されている。被処理材の上部にあるアンテナには、プラズマを生成するための第1の高周波電力と、プラズマ雰囲気中に含まれる荷電粒子を被処理材に誘導するための第2の高周波電力をそれぞれ独立した高周波電力源から供給している。被処理材の下部にあるアンテナには、第2の高周波電力源と任意の位相角を異にした位相差を持った第3の高周波電力が供給され、被処理材に対し、垂直に電界が形成されている。供給された第1の高周波電力は、真空容器中に供給される処理ガスを電離しプラズマ化する。このとき、真空容器外周部にある空心コイルの発生させる磁場によって、電離された処理ガスを閉じ込め、真空容器中のプラズマの形状と密度・分布を任意の形に制御する。ここで、第2,第3の高周波電力によって生成された電界が、プラズマ中の荷電粒子を被処理材に垂直に入射するように運動方向と入射エネルギ−を制御することで、より優れた異方性制御と高速処理を可能にする装置が知られている。   This apparatus has a sample stage for holding a material to be processed in a vacuum vessel, a high-frequency power supply antenna for forming plasma above and below the material to be processed, and an air core coil for forming and controlling the antenna In the outer periphery of the vacuum vessel. The shape of the high-frequency power supply antenna is circular, and is installed facing the top and bottom so as to sandwich the material to be processed. The antenna at the top of the material to be processed has a first high-frequency power for generating plasma and a second high-frequency power for inducing charged particles contained in the plasma atmosphere to the material to be processed. It is supplied from a high frequency power source. A third high frequency power having a phase difference with an arbitrary phase angle different from that of the second high frequency power source is supplied to the antenna below the material to be processed, and an electric field is vertically applied to the material to be processed. Is formed. The supplied first high-frequency power ionizes the processing gas supplied into the vacuum vessel and turns it into plasma. At this time, the ionized processing gas is confined by the magnetic field generated by the air-core coil in the outer peripheral portion of the vacuum vessel, and the shape, density and distribution of the plasma in the vacuum vessel are controlled to an arbitrary shape. Here, the electric field generated by the second and third high-frequency powers controls the direction of movement and the incident energy so that the charged particles in the plasma are perpendicularly incident on the material to be processed. Devices that enable direction control and high-speed processing are known.

上述するような装置では、被処理材の処理精度を常に一定に保ち、信頼性の高い処理を実現するために、プラズマ中の荷電粒子の密度と分布、被処理材に入射する荷電粒子の入射角とエネルギー、フラックスを一定に保つ工夫が必要である。そのため、以下に示すような特別の構造をもった処理システムが考案されている。   In the apparatus as described above, the density and distribution of charged particles in the plasma, the incidence of charged particles incident on the material to be processed, in order to keep the processing accuracy of the material to be treated constant and to achieve a highly reliable process. Some ingenuity is needed to keep the corners, energy and flux constant. Therefore, a processing system having a special structure as described below has been devised.

図1に示すのは、上記各特許文献で示されたプラズマエッチング装置の一般的な装置構成であり、真空容器101中にプラズマのエネルギー源となる電力を伝達するアンテナ電極102および基板電極103,処理ガスを供給するガス供給装置111を設けることで処理室を構成している。真空容器101の外周部には処理室を囲むようにして磁場発生用のコイル112が配置してある。真空容器101上部には、電力を供給するためのアンテナ電極102と、ガス供給装置111から処理ガスを真空容器内に導入するための微細な孔が複数開いたガス導入板113が設置されている。また、真空容器101には、真空を維持するために、真空排気装置(ここではターボ分子ポンプ)114が接続されている。また、上部のアンテナ電極102は、処理室中にプラズマを維持するための高周波電力を供給する機能と、被処理材に垂直な電界を発生させるための高周波電力を供給する機能を有している。下部の基板電極103は、被処理材115に垂直な電界を発生させるための高周波電力を供給する機能と、被処理材を搭載し、クーロン力によってこれを吸着・保持するためのステージとしての機能を有している。   FIG. 1 shows a general apparatus configuration of the plasma etching apparatus disclosed in each of the above-mentioned patent documents, and an antenna electrode 102 and a substrate electrode 103 that transmit electric power as a plasma energy source into the vacuum vessel 101. A processing chamber is configured by providing a gas supply device 111 for supplying a processing gas. A magnetic field generating coil 112 is disposed on the outer periphery of the vacuum vessel 101 so as to surround the processing chamber. An antenna electrode 102 for supplying electric power and a gas introduction plate 113 having a plurality of fine holes for introducing processing gas from the gas supply device 111 into the vacuum container are installed on the upper part of the vacuum container 101. . Further, an evacuation device (here, a turbo molecular pump) 114 is connected to the vacuum vessel 101 in order to maintain a vacuum. The upper antenna electrode 102 has a function of supplying high-frequency power for maintaining plasma in the processing chamber and a function of supplying high-frequency power for generating an electric field perpendicular to the material to be processed. . The lower substrate electrode 103 has a function of supplying high-frequency power for generating an electric field perpendicular to the material 115 to be processed, and a function as a stage for mounting the material to be processed and for adsorbing and holding it by Coulomb force. have.

上部アンテナ電極102には、真空容器101の外に配置してある高周波電力を供給するための第1の高周波電力源116と接続するために同軸導波管120が接続されている。同軸導波管120によって真空容器101外に引き出された伝送線路には、プラズマを生成するための第1の高周波電力源116と、プラズマから被処理体に荷電粒子を入射させるための第2の高周波電力源106がミキサ・フィルタ117を経由して接続されている。ミキサ・フィルタ117は、第1,第2の高周波電力源116および106から供給される電力を合成して、アンテナ電極102に供給する機能を有している。ミキサ・フィルタ117と第1の高周波電力源116は、伝送線路やプラズマのインピーダンス変動を吸収するためのマッチングボックス118を経由して接続されている。また、ミキサ・フィルタ117と第2の高周波電力源106は、伝送線路やプラズマのインピーダンス変動を吸収するためのマッチングボックス104を経由し、さらに、高周波電力の位相を制御するために必要な位相・ピーク電圧を検出する検出器108がミキサとの間に接続されている。検出器108から得られたデータは、第2,第3の高周波電力源106および107の位相を制御する位相制御器110に伝達され、これらの電力源を連動して制御できるようになっている。   A coaxial waveguide 120 is connected to the upper antenna electrode 102 for connection to a first high-frequency power source 116 for supplying high-frequency power arranged outside the vacuum vessel 101. The transmission line drawn out of the vacuum vessel 101 by the coaxial waveguide 120 has a first high-frequency power source 116 for generating plasma and a second for causing charged particles to enter the object to be processed from the plasma. A high frequency power source 106 is connected via a mixer / filter 117. The mixer / filter 117 has a function of combining power supplied from the first and second high-frequency power sources 116 and 106 and supplying the power to the antenna electrode 102. The mixer / filter 117 and the first high-frequency power source 116 are connected to each other via a transmission line or a matching box 118 for absorbing plasma impedance fluctuations. Further, the mixer / filter 117 and the second high-frequency power source 106 pass through the transmission line and the matching box 104 for absorbing the impedance fluctuation of the plasma, and further, the phase / phase necessary for controlling the phase of the high-frequency power. A detector 108 for detecting a peak voltage is connected between the mixer. Data obtained from the detector 108 is transmitted to a phase controller 110 that controls the phases of the second and third high-frequency power sources 106 and 107, and these power sources can be controlled in conjunction with each other. .

被処理材115下部に設置された基板電極103に高周波電力を供給している第3の高周波電力源107は、基板電極103と第3の高周波電力源107の間に、マッチングボックス105,検出器109が接続されており、検出器109から得られたデータを基に、位相制御器110によって第2の高周波電力源106と連動するように制御されている。また、被処理材115下部に設置される基板電極103には、被処理材115を基板電極103に吸着・保持するためのクーロン力を発生させるための直流電圧源119が接続されている。   A third high-frequency power source 107 that supplies high-frequency power to the substrate electrode 103 installed under the workpiece 115 includes a matching box 105 and a detector between the substrate electrode 103 and the third high-frequency power source 107. 109 is connected, and is controlled by the phase controller 110 to interlock with the second high-frequency power source 106 based on the data obtained from the detector 109. Further, a DC voltage source 119 for generating a Coulomb force for attracting and holding the processed material 115 to the substrate electrode 103 is connected to the substrate electrode 103 installed below the processed material 115.

上述のプラズマエッチングシステムでは、第2,第3の高周波電力源106および107の位相差を制御することにより、アンテナ電極102および基板電極103に印加した高周波電力の位相を一定に保ち、電位差を安定させるシステムになっている。プラズマ空間に対し垂直に形成される電界が一定に保たれることで、プラズマ中から基板電極103に向かって荷電粒子を掃引するエネルギーが安定する。その結果、不用意な荷電粒子のエネルギー上昇による被処理材115表面における酸化膜の損傷(チャージアップ・ダメージ)を低減することが可能となる。また、ランダムに運動するプラズマ中の荷電粒子を、垂直方向に一定の電界で掃引するため、被処理材115表面での入射角をある程度制御することが可能となり、異方性向上に貢献することが可能となる。これを応用した例としては、特許文献3がある。   In the above-described plasma etching system, the phase difference between the second and third high-frequency power sources 106 and 107 is controlled, so that the phase of the high-frequency power applied to the antenna electrode 102 and the substrate electrode 103 is kept constant, and the potential difference is stabilized. It is a system to let you. By maintaining a constant electric field formed perpendicular to the plasma space, the energy for sweeping charged particles from the plasma toward the substrate electrode 103 is stabilized. As a result, it is possible to reduce damage (charge-up damage) of the oxide film on the surface of the material 115 to be processed due to inadvertent increase in charged particle energy. In addition, since the charged particles in the randomly moving plasma are swept in a vertical direction with a constant electric field, the incident angle on the surface of the material to be processed 115 can be controlled to some extent, which contributes to anisotropy improvement. Is possible. There exists patent document 3 as an example which applied this.

特開平9−321031号公報JP-A-9-321031 特開2004−111432号公報JP 2004-111432 A 特開平8−162292号公報JP-A-8-162292

このようなシステムにおいて、性能を維持する上で問題となるのは、処理室内に設置された上下電極の端面での位相差を正確に検出する手段である。第2,第3の高周波電力源の出力電力の位相差検出は、それぞれの伝送線路中に設置した検出器による。一般的に検出器は2値化回路を有し、これによって2値化した信号を位相制御器110に備えた専用の比較器(位相差検出回路)を用いて2つの信号の差を求め、位相差と定義している。そのため、比較器に入力される2値化された信号が、伝送線路を流れる信号に対して未知の遅延を含んでいた場合、実信号とは異なった位相差を検出することになり、高周波電力源に誤った位相差を与えてしまう。その結果、上下の電極に印加している電力の位相差が一定ではなくなり、被処理材表面における荷電粒子のエネルギーが一定とはならず、チャージアップ・ダメージを与える原因になってしまう。   In such a system, a problem in maintaining the performance is a means for accurately detecting the phase difference between the end faces of the upper and lower electrodes installed in the processing chamber. The phase difference detection of the output power of the second and third high-frequency power sources is performed by a detector installed in each transmission line. In general, a detector has a binarization circuit, and a difference between two signals is obtained by using a dedicated comparator (phase difference detection circuit) provided in the phase controller 110 for the binarized signal. It is defined as phase difference. Therefore, when the binarized signal input to the comparator includes an unknown delay with respect to the signal flowing through the transmission line, a phase difference different from that of the actual signal is detected. An incorrect phase difference is given to the source. As a result, the phase difference between the power applied to the upper and lower electrodes is not constant, and the energy of the charged particles on the surface of the material to be processed is not constant, which causes charge-up damage.

上述した問題は、特に、検出器108,109内の2値化回路単体、および各電極の端面から検出器108,109内の2値化回路の入力部までの伝送系の持つ回路素子の誤差が一定ではないことに起因している。なお、2値化回路は、ピックアップ回路により伝送線路中から分離した高周波電力の持つ波形を検出し、Hi,Loの2値に変換するしくみとなっている。   The above-described problem is particularly caused by errors in the circuit elements of the transmission system from the binary circuit alone in the detectors 108 and 109 to the input part of the binary circuit in the detectors 108 and 109 from the end faces of the electrodes. This is due to the fact that is not constant. The binarization circuit detects the waveform of the high-frequency power separated from the transmission line by the pickup circuit and converts it into a binary value of Hi and Lo.

高周波の信号は、回路素子のばらつきの影響を受けやすく、伝送線路や、基板材料,回路パターンの影響も無視できないことが一般に知られている。これらは、加工時の微少な誤差,素子そのものの誤差などにより常にばらつきを持っており、位相検出回路では、これらの影響は位相ずれとして現れる。そのため、伝送線路の入力端を基準として検出器
108,109内の2値化回路の出力信号の位相を見たとき、その関係は、ある程度のばらつきを持つ関係にある。位相制御器110は、検出器108,109の出力信号を比較することで位相差を求めているため、これらの出力信号が不確定なばらつきを持っている場合、正確な位相差を求めることが難しくなってしまう。そこで、特許文献3に示したシステムでは、第2,第3の高周波電力源を含む位相差制御システムに相当する系全体で位相差が一定となるよう調整を行っているが、経年劣化や機器の故障による交換などにより、ばらつきの大きさが変化すると位相差の検出精度を維持することが難しくなってしまう。
It is generally known that high-frequency signals are easily affected by variations in circuit elements, and the influence of transmission lines, substrate materials, and circuit patterns cannot be ignored. These always vary due to minute errors during processing, errors in the element itself, and the like, and these effects appear as phase shifts in the phase detection circuit. Therefore, when the phase of the output signal of the binarization circuit in the detectors 108 and 109 is viewed with reference to the input end of the transmission line, the relationship has a certain degree of variation. Since the phase controller 110 obtains the phase difference by comparing the output signals of the detectors 108 and 109, when these output signals have uncertain variations, the phase controller 110 can obtain an accurate phase difference. It will be difficult. Therefore, in the system shown in Patent Document 3, adjustment is performed so that the phase difference is constant throughout the system corresponding to the phase difference control system including the second and third high-frequency power sources. If the magnitude of the variation changes due to replacement due to a failure, it becomes difficult to maintain the phase difference detection accuracy.

そこで本発明は、上述の課題の解決を目的として、検出器108,109単体で、常に一定の誤差範囲(ばらつき)を保証できるような手法を開発することで、制御システム全体での調整を不要にし、運用コストの低減と、検出精度の向上を図ることが可能な半導体製造装置を提供するものである。   Therefore, the present invention develops a method capable of always guaranteeing a certain error range (variation) with the detectors 108 and 109 alone for the purpose of solving the above-described problems, so that adjustment in the entire control system is unnecessary. Thus, a semiconductor manufacturing apparatus capable of reducing operation costs and improving detection accuracy is provided.

上記目的を達成するため、本発明は、高周波電力源と電極間の伝送線路中に挿入した検出器に、上述のばらつきを補正する機構を搭載するものである。これにより、検出器単体での遅延時間のばらつきを一定に保つようにし、高周波電力源の位相差制御システム全体での精度を向上する。   In order to achieve the above object, the present invention mounts a mechanism for correcting the above-described variation on a detector inserted in a transmission line between a high-frequency power source and an electrode. As a result, the variation in delay time of the detector alone is kept constant, and the accuracy of the entire phase difference control system of the high-frequency power source is improved.

具体的な手段は、アナログ的手法とデジタル的手法によるものがある。   Specific means include an analog method and a digital method.

アナログ的手法とは、検出器内の波形整形・遅延回路と2値化回路をアナログ回路で構成した場合である。検出器では、入力された信号に対しコンデンサ(C1)301、及びコイル(L1)302によって一定の遅延を与え、その出力をバッファ,インバータなどの素子によって2値化し、専用のコントローラに送信するという一連の動作をとる。更に、ここに可変容量コンデンサ等を含む調整機構を追加することで、一定範囲の遅延時間調節を可能とし、回路素子,回路製作時の誤差,経年劣化による回路素子の定数変化などの個体差を吸収することで、常に一定の遅延量を保証できる構成とする。実際の運用では、伝送線路の入力端の位相と、2値化回路の出力信号の立ち上がり部分の関係が一定となるよう、前述の調整機構を設定する。   The analog method is a case where the waveform shaping / delay circuit and the binarization circuit in the detector are constituted by analog circuits. In the detector, a constant delay is given to the input signal by the capacitor (C1) 301 and the coil (L1) 302, and the output is binarized by elements such as a buffer and an inverter, and is transmitted to a dedicated controller. Take a series of actions. Furthermore, by adding an adjustment mechanism including a variable capacitor here, it is possible to adjust the delay time within a certain range, and individual differences such as circuit elements, errors in circuit manufacturing, and constant changes in circuit elements due to deterioration over time. By absorbing, a configuration in which a constant delay amount can always be guaranteed. In actual operation, the adjustment mechanism described above is set so that the relationship between the phase of the input end of the transmission line and the rising portion of the output signal of the binarization circuit is constant.

デジタル的手法とは、検出器内の波形整形・遅延回路と2値化回路をDSP(Digital Signal Processing)ユニットやMPU(Micro Processing Unit)に置き換えたシステムである。この構成では、伝送線路からピックアップ回路により分離した電力を、A/Dコンバータ(Analog-Digital コンバータ)によって量子化し、以後、MPUに搭載したプログラムによって演算,解析を行い、その結果を数値として出力する。   The digital method is a system in which the waveform shaping / delay circuit and the binarization circuit in the detector are replaced with a DSP (Digital Signal Processing) unit or an MPU (Micro Processing Unit). In this configuration, power separated from the transmission line by the pickup circuit is quantized by an A / D converter (Analog-Digital converter), and thereafter, calculation and analysis are performed by a program installed in the MPU, and the result is output as a numerical value. .

また、この手法は、MPUを用いた検出手段であるため、数値化した入力信号の位相情報を装置間通信ネットワークを介して高周波電力源の位相コントローラにリアルタイムで伝達、任意の位相差になるよう、第2,第3の高周波電力源の位相を制御することで、分散制御も可能となる。   Further, since this technique is a detection means using an MPU, the phase information of the digitized input signal is transmitted to the phase controller of the high-frequency power source in real time via the inter-device communication network so that an arbitrary phase difference is obtained. By controlling the phases of the second and third high-frequency power sources, distributed control is also possible.

本発明を用いることで、2値化回路108の持つばらつきを一定に規定することが可能となり、いかなる組み合わせにおいても位相制御器110での位相差の検出結果を一定に保証することが可能となる。その結果、アンテナ電極102および基板電極103間での電位差を一定に保てることから、被処理材115表面における荷電粒子の入射方向・エネルギーを安定的に制御することが可能となり、チャージアップ・ダメージの低減や、処理の異方性向上が可能となる。   By using the present invention, the variation of the binarization circuit 108 can be defined to be constant, and the phase difference detection result in the phase controller 110 can be guaranteed to be constant in any combination. . As a result, since the potential difference between the antenna electrode 102 and the substrate electrode 103 can be kept constant, it becomes possible to stably control the incident direction and energy of charged particles on the surface of the material to be processed 115, thereby preventing charge-up damage. Reduction and anisotropy of processing can be improved.

以下に、本発明を用いた位相差制御電力源のシステムについて、二つの実施例を示す。   Two embodiments of the phase difference control power source system using the present invention will be described below.

本発明に係る位相差制御電力源とこれを用いるプラズマ処理装置について、図1〜図3を用いて詳細を説明する。図1は、本発明にかかる位相差制御電力源を搭載するプラズマエッチング装置を示す概略構成図である。概略的には、既に説明した従来の装置構成と共通する。共通する部分については、説明を省略する。   The phase difference control power source and the plasma processing apparatus using the same according to the present invention will be described in detail with reference to FIGS. FIG. 1 is a schematic configuration diagram showing a plasma etching apparatus equipped with a phase difference control power source according to the present invention. Schematically, it is the same as the conventional apparatus configuration already described. Description of common parts is omitted.

次に図2,図3を用いて本実施例の詳細を説明する。図2には、検出器108,109と位相制御器110の処理内容を示したブロック図、図3には、2値化回路を含む位相差制御電力源のブロック図を示す。   Next, details of the present embodiment will be described with reference to FIGS. FIG. 2 is a block diagram showing the processing contents of the detectors 108 and 109 and the phase controller 110, and FIG. 3 is a block diagram of a phase difference control power source including a binarization circuit.

図2において、伝送線路A 202は、アンテナ電極102に繋がる伝送線路、伝送線路B 207は、基板電極103に繋がる伝送線路である。伝送線路A 202及び伝送線路B 207につながる系の構成は同一であるため、伝送線路A 202について説明する。   In FIG. 2, a transmission line A 202 is a transmission line connected to the antenna electrode 102, and a transmission line B 207 is a transmission line connected to the substrate electrode 103. Since the configuration of the system connected to the transmission line A 202 and the transmission line B 207 is the same, the transmission line A 202 will be described.

伝送線路A 202からピックアップ回路203によって一定割合の電力を分離(以後、入力信号とする)し、ミキサ・フィルタ回路117内のフィルタ回路204へ入力する。信号を受け取ったフィルタ回路204では、入力信号に含まれるノイズ成分(位相差制御電力源の出力を、単一の周波数を持つ正弦波とすると、これ以外の帯域の信号)を除去する。ノイズの除去された入力信号は、波形整形・遅延回路205に入力される。信号を受け取った波形整形・遅延回路205では、ピックアップ回路203から2値化回路206直前までの回路に起因する誤差による信号遅延を一定に保つよう、遅延時間を任意に可変し、あらかじめ定められた規定範囲内に調整する。遅延時間を調整された入力信号は2値化回路206に入力され、インバータ,バッファなどによって正弦波をHi,Loの2値に変換する。   A certain percentage of power is separated from the transmission line A 202 by the pickup circuit 203 (hereinafter referred to as an input signal) and input to the filter circuit 204 in the mixer / filter circuit 117. The filter circuit 204 that receives the signal removes a noise component (a signal in a band other than this when the output of the phase difference control power source is a sine wave having a single frequency) included in the input signal. The input signal from which noise has been removed is input to the waveform shaping / delay circuit 205. In the waveform shaping / delay circuit 205 that has received the signal, the delay time is arbitrarily varied and predetermined so as to keep constant the signal delay due to the error caused by the circuits from the pickup circuit 203 to the binarization circuit 206. Adjust within the specified range. The input signal whose delay time is adjusted is input to the binarization circuit 206, and the sine wave is converted into binary values of Hi and Lo by an inverter, a buffer, and the like.

伝送線路B 207については、上記の流れと同一の処理フローが独立した回路によって行われている。   For the transmission line B 207, the same processing flow as that described above is performed by an independent circuit.

伝送線路A,Bの2値化された入力信号は、位相制御器110内の位相比較器・演算回路201に入力され、二つの矩形波の時間遅れを検出する。検出した時間遅れと伝送する信号の周波数に対応した波長から、遅延による波長ずれを演算,角座標変換によって位相角として認識する。   The binarized input signals of the transmission lines A and B are input to the phase comparator / arithmetic circuit 201 in the phase controller 110 to detect the time delay between the two rectangular waves. From the wavelength corresponding to the detected time delay and the frequency of the signal to be transmitted, the wavelength shift due to the delay is calculated and recognized as a phase angle by angular coordinate conversion.

図3において、第2の高周波電力源106は、位相制御器110内にある位相を任意に設定できる信号源(OSC:Oscillator)304から基準となる信号を受信し、内部の
AMP(増幅回路)305によって設定された電力まで増幅する。増幅された信号は、内部インピーダンス負荷306によって50Ωに調整され、出力される。第2の高周波電力源106から出力された信号は、真空容器101中に形成されるプラズマ307の負荷変動を吸収するためのマッチングボックス104(インピーダンス調整回路)に入力される。
In FIG. 3, the second high-frequency power source 106 receives a reference signal from a signal source (OSC: Oscillator) 304 that can arbitrarily set the phase in the phase controller 110, and an internal AMP (amplifier circuit). Amplifies to the power set by 305. The amplified signal is adjusted to 50Ω by the internal impedance load 306 and output. The signal output from the second high frequency power source 106 is input to the matching box 104 (impedance adjustment circuit) for absorbing the load fluctuation of the plasma 307 formed in the vacuum vessel 101.

マッチングボックス104では、プラズマ307負荷の変動に対応し、可変容量コンデンサVC2(308),可変容量コンデンサVC3(309)などの可変素子を調整することで伝送線路のインピーダンスを一定に保つように制御する。マッチングボックス104から出力された電力は、ミキサ・フィルタ回路117を通して電極へ印加される。   In the matching box 104, the impedance of the transmission line is controlled to be constant by adjusting variable elements such as the variable capacitor VC2 (308) and the variable capacitor VC3 (309) corresponding to the fluctuation of the plasma 307 load. . The power output from the matching box 104 is applied to the electrodes through the mixer / filter circuit 117.

ミキサ・フィルタ回路117とマッチングボックス104の間には、伝送線路から一定の割合で電力を分離するピックアップ回路203がある。このピックアップ回路203の出力は、専用のフィルタ回路204を経由した後、位相を検出するための波形整形・遅延回路205と2値化回路206とピーク電力を検出・制御するためのVpp検出回路310に入力される(以後、この信号を入力信号とする)。   Between the mixer / filter circuit 117 and the matching box 104, there is a pickup circuit 203 that separates power from the transmission line at a certain rate. The output of the pickup circuit 203 passes through a dedicated filter circuit 204, and then a waveform shaping / delay circuit 205 and a binarization circuit 206 for detecting the phase, and a Vpp detection circuit 310 for detecting and controlling the peak power. (Hereinafter, this signal is used as an input signal).

波形整形・遅延回路205と2値化回路206内には、回路の誤差による信号遅延を一定に保つための調整機構として、可変容量コンデンサVC1(303)が搭載されている。この可変容量コンデンサVC1を、入力信号と出力される2値の信号の位相の関係が一定となるよう、あらかじめ調節しておく。可変容量コンデンサVC1によって遅延が一定に調整された信号は、インバータ,バッファなどを組み合わせた2値化回路によってHi,Loの2値に変換される。   In the waveform shaping / delay circuit 205 and the binarization circuit 206, a variable capacitor VC1 (303) is mounted as an adjustment mechanism for keeping a signal delay due to a circuit error constant. The variable capacitor VC1 is adjusted in advance so that the phase relationship between the input signal and the output binary signal is constant. A signal whose delay is adjusted to be constant by the variable capacitor VC1 is converted into a binary value of Hi and Lo by a binarization circuit combining an inverter, a buffer and the like.

2値に変換された信号は、専用の通信回路を通って位相制御器110に伝達され、もう一方の伝送線路(伝送線路B)に設置された同様の回路からの出力と比較することで、位相差を決定する。また、Vpp検出回路310では、伝送される電力のピーク電力をモニタしている。この値は、位相制御器110,第2の高周波電力源106に伝達され、出力電力が一定となるように制御するのに用いられる。   The signal converted to binary is transmitted to the phase controller 110 through a dedicated communication circuit, and compared with the output from a similar circuit installed in the other transmission line (transmission line B), Determine the phase difference. The Vpp detection circuit 310 monitors the peak power of the transmitted power. This value is transmitted to the phase controller 110 and the second high frequency power source 106 and used to control the output power to be constant.

次に、DSP,MPUなど(以下、デジタル回路とする。)を用いた位相差検出について詳細を説明する。図4に、ピックアップ回路203の出力から、電力の位相を示す信号を取得するまでの処理フローを示す。   Next, details of phase difference detection using a DSP, MPU, etc. (hereinafter referred to as a digital circuit) will be described. FIG. 4 shows a processing flow from the output of the pickup circuit 203 to acquisition of a signal indicating the phase of power.

この処理は、図3に示した波形整形・遅延回路205と2値化回路206の機能を、
MPUなどのデジタル回路とプログラムによって代替するものである。本回路の特徴である、入力信号に対する出力信号の位相ずれを補正するための手段は、プログラムによって組み込まれ、伝送線路から分離された信号を位相制御器110によって取り扱うことが可能な位相情報を出力するまでの全ての処理をプログラムによって行う。
In this process, the functions of the waveform shaping / delay circuit 205 and the binarization circuit 206 shown in FIG.
It is replaced by a digital circuit such as an MPU and a program. The means for correcting the phase shift of the output signal relative to the input signal, which is a feature of this circuit, outputs phase information that can be handled by the phase controller 110 by incorporating a signal separated from the transmission line by a program. All processing up to is performed by a program.

はじめに、伝送線路からピックアップ回路により、一定の割合で分離された入力信号を、A/Dコンバータによって量子化する。   First, an input signal separated from a transmission line by a pickup circuit at a certain ratio is quantized by an A / D converter.

量子化された入力信号は、図3にあるフィルタ回路204の代わりに、FFT(Fast
Fourier Transport)やウェーブレット法などの数学的手法により、高周波電力源が出力する周波数以外の成分を分離し、波形整形を行う。波形整形を行った入力信号は、あらかじめプログラムされた、伝送線路からA/Dコンバータの入力部までの回路に起因する位相ずれを補正するための定数を用いて、位相ずれを補正する。または、あらかじめ設定されたずれ量になるよう、入力信号の位相の変化を反映して、補正を行う。補正された入力信号は、伝送線路A 202,伝送線路B 207のそれぞれに設置されたデジタル回路を同期させるための共通のタイマを基準として、入力信号の任意のポイントの時間遅れを計算する。この計算結果を、位相信号として位相制御器110へ出力する。
Instead of the filter circuit 204 shown in FIG.
Waveform shaping is performed by separating components other than the frequency output from the high-frequency power source by a mathematical method such as Fourier Transport or the wavelet method. The input signal that has been subjected to waveform shaping corrects the phase shift using a preprogrammed constant for correcting the phase shift caused by the circuit from the transmission line to the input part of the A / D converter. Alternatively, correction is performed by reflecting the change in the phase of the input signal so as to obtain a preset deviation amount. The corrected input signal calculates a time delay at an arbitrary point of the input signal with reference to a common timer for synchronizing the digital circuits installed in the transmission line A 202 and the transmission line B 207, respectively. The calculation result is output to the phase controller 110 as a phase signal.

次に、デジタル的手法を用いた2値化回路を利用し、位相差検出機構を分散型制御システムとして構成する例について説明する。図5,図6に、ネットワークを経由して接続した複数のデジタル回路を用いて、伝送線路A 202、および伝送線路B 207を流れる電力の位相差を検出,制御するための処理フローの一例を示す。   Next, an example in which a phase difference detection mechanism is configured as a distributed control system using a binarization circuit using a digital technique will be described. FIG. 5 and FIG. 6 show an example of a processing flow for detecting and controlling the phase difference between the power flowing through the transmission line A 202 and the transmission line B 207 using a plurality of digital circuits connected via a network. Show.

図5、および図6に示したフローチャートは、伝送線路A 202,伝送線路B 207、に設置された2値化回路のMPU,第2の高周波電力源106,第3の高周波電力源
107に設置された制御用MPUを双方向通信可能なネットワークで接続した場合を示している。
The flowcharts shown in FIGS. 5 and 6 are installed in the MPU of the binarization circuit installed in the transmission line A 202 and the transmission line B 207, the second high-frequency power source 106, and the third high-frequency power source 107. In this case, the control MPUs connected are connected via a network capable of bidirectional communication.

また、各装置に搭載されたMPUは、それぞれが連動して動作するという性格上、動作の基準となるタイマを共通化している。通信する信号には、必ずこのタイマから取得した時間情報を付加し、特に位相検出ルーチンでは位相を示す信号を取得する際の共通の基準とする。   In addition, the MPUs installed in each device share a timer that is a reference for operation because of the fact that they operate in conjunction with each other. The time information acquired from this timer is always added to the signal to be communicated, and is used as a common reference when acquiring a signal indicating the phase, particularly in the phase detection routine.

はじめに、伝送線路A 202における処理フローについて示す。伝送線路A 202に設置したピックアップ回路203によって伝送中の電力の一部を取り出し、A/Dコンバータに入力する(以後、この信号を入力信号Aとする)。A/Dコンバータでは、入力信号Aを量子化し、デジタルデータ化する。量子化した入力信号Aに対し、FFT,ウェーブレット法などの数学的手法を用いて、入力信号Aの周波数と異なる成分(ノイズや、他の電力源の持つ周波数成分)を除去し、波形整形を行う。波形整形を行った入力信号Aに対して近似関数を算出し、DSPユニットを用いてこれと一致する波形を合成する。合成した波形に対し、伝送線路AからA/Dコンバータの入力部までの回路に起因する位相ずれを補正するための定数を用いて、位相ずれを補正する。または、あらかじめ設定されたずれ量になるよう、入力信号の位相の変化を反映して、補正を行う。合成・補正を行った波形を、先の波形整形を行った入力信号Aと比較し、波長の一致と、位相が定められた関係にあることを確認する。ここで、合成した波形を疑似基準波形と仮定する。この疑似基準波形は、入力信号Aの理想的な波形と考えられることから、共通のタイマを基準として波形の任意のポイントの時間遅れを求める。この結果と、疑似基準波形の周波数を示すデータを伝送線路B 207に設置したMPUに送信する。   First, a processing flow in the transmission line A 202 will be described. A part of the electric power being transmitted is taken out by the pickup circuit 203 installed on the transmission line A 202 and input to the A / D converter (hereinafter, this signal is referred to as an input signal A). In the A / D converter, the input signal A is quantized and converted into digital data. The quantized input signal A is subjected to waveform shaping by removing components (noise and frequency components of other power sources) that are different from the frequency of the input signal A using a mathematical method such as FFT or wavelet method. Do. An approximate function is calculated for the input signal A that has been subjected to waveform shaping, and a waveform that matches this is synthesized using the DSP unit. The phase shift is corrected with respect to the synthesized waveform by using a constant for correcting the phase shift caused by the circuit from the transmission line A to the input part of the A / D converter. Alternatively, correction is performed by reflecting the change in the phase of the input signal so as to obtain a preset deviation amount. The synthesized / corrected waveform is compared with the input signal A subjected to the previous waveform shaping, and it is confirmed that the wavelength match and the phase are in a predetermined relationship. Here, it is assumed that the synthesized waveform is a pseudo reference waveform. Since this pseudo reference waveform is considered to be an ideal waveform of the input signal A, a time delay at an arbitrary point of the waveform is obtained with reference to a common timer. This result and data indicating the frequency of the pseudo reference waveform are transmitted to the MPU installed on the transmission line B 207.

次に、伝送線路B 207の処理フローについて示す。伝送線路B 207に設置されたピックアップ回路208によって伝送中の電力の一部を取り出し、A/Dコンバータに入力する(以後、この信号を入力信号Bとする)。A/Dコンバータでは、入力信号Bを量子化し、デジタルデータ化する。量子化した入力信号Bに対し、FFTやウェーブレット法などの数学的手法を用いて、入力信号Bの周波数と異なる成分(ノイズや、他の電力源の持つ周波数成分)を除去し、波形整形を行う。この信号に対し、伝送線路BからA/Dコンバータの入力部までの回路に起因する位相ずれを補正するための定数を用いて、位相ずれを補正する。または、あらかじめ設定されたずれ量になるよう、入力信号の位相の変化を反映して、補正を行う。つぎに、補正した信号に対し共通のタイマを基準として波形の任意のポイントの時間遅れを求める。求めた時間遅れを、伝送線路AのMPUより送信された時間遅れと比較し、ずれ量を算出する。算出したずれ量と、疑似基準信号の周波数から、遅延量を計算する。この遅延量は、ある点を基準としたとき、それぞれの波形においてその点に達するまでの時間のずれ量(変位)なので、角座標変換すると位相のずれとなる。   Next, a processing flow of the transmission line B 207 will be described. A part of the electric power being transmitted is taken out by the pickup circuit 208 installed on the transmission line B 207 and input to the A / D converter (hereinafter, this signal is referred to as an input signal B). In the A / D converter, the input signal B is quantized and converted into digital data. The quantized input signal B is subjected to waveform shaping by removing components (noise and frequency components of other power sources) that are different from the frequency of the input signal B using a mathematical method such as FFT or wavelet method. Do. For this signal, the phase shift is corrected using a constant for correcting the phase shift caused by the circuit from the transmission line B to the input part of the A / D converter. Alternatively, correction is performed by reflecting the change in the phase of the input signal so as to obtain a preset deviation amount. Next, the time delay of an arbitrary point of the waveform is obtained with reference to a common timer for the corrected signal. The obtained time delay is compared with the time delay transmitted from the MPU of the transmission line A, and the amount of deviation is calculated. A delay amount is calculated from the calculated shift amount and the frequency of the pseudo reference signal. Since this delay amount is a shift amount (displacement) of time until reaching that point in each waveform when a certain point is used as a reference, a phase shift occurs when angular coordinate conversion is performed.

ここで求めた遅延量を、第2の高周波電力源106、および第3の高周波電力源107に送信する。遅延量を受信した第2,第3の高周波電力源106および107は、第2の高周波電力源106の出力電力の位相を基準として第3の高周波電力源107の出力電力との位相差を計算する。この位相差と、受信した遅延量を位相に変換した値とを比較し、ずれ量を求める。さらに、このずれ量と設定した位相差までの変化量を求め、より少ない位相変化で調整が可能な電力源を選定、先に求めた変化量から、該当する高周波電力源内部のOSC(Oscillator)に対して、位相角の設定値を計算・伝達する。   The delay amount obtained here is transmitted to the second high-frequency power source 106 and the third high-frequency power source 107. The second and third high-frequency power sources 106 and 107 that have received the delay amount calculate a phase difference from the output power of the third high-frequency power source 107 based on the phase of the output power of the second high-frequency power source 106. To do. This phase difference is compared with the value obtained by converting the received delay amount into a phase, and the shift amount is obtained. Furthermore, the amount of deviation and the amount of change up to the set phase difference are obtained, a power source that can be adjusted with less phase change is selected, and the OSC (Oscillator) inside the corresponding high-frequency power source is determined from the amount of change obtained earlier. In contrast, the setting value of the phase angle is calculated and transmitted.

以上の一連の動作をリアルタイムで繰り返すことにより、常に位相差を一定に保つフィードバック制御を実現する分散型の制御システムである。   This is a distributed control system that realizes feedback control that always maintains a constant phase difference by repeating the above series of operations in real time.

以上、本発明によれば、アナログ的手法,デジタル的手法の如何によらず、二つの伝送線路を流れる交流信号の位相差を常に安定的に検出することが可能となる。特に、デジタル的手法では、プログラムによって全ての処理を行うため、位相ずれの補正を、装置運用中にリアルタイムで補正量を変化させながら行ったり、任意の形状に波形整形を行うなどの運用も可能となる。また、MPUからは、位相情報を数値として出力するため、アナログ波形を出力するアナログ的手法に比べ、ノイズ耐性や信頼性の向上も可能となる。さらに、本例によれば、位相差制御電力源の位相差制御システムから専用のコントローラを排除することが可能となり、小型かつ汎用のMPUなどを用いた分散型制御システムを構築することが可能となる。これは、処理の高速化,信頼性の向上,装置全体の制御システムを視野に入れた次世代の分散型制御システムへの発展性など、導入による多くのメリットが期待できる。   As described above, according to the present invention, it is possible to always stably detect the phase difference between the AC signals flowing through the two transmission lines regardless of the analog method or the digital method. In particular, in the digital method, all processing is performed by a program, so phase shift correction can be performed while changing the correction amount in real time during device operation, and waveform shaping to an arbitrary shape is also possible. It becomes. Further, since MPU outputs phase information as a numerical value, noise tolerance and reliability can be improved as compared with an analog method of outputting an analog waveform. Furthermore, according to this example, it is possible to eliminate a dedicated controller from the phase difference control system of the phase difference control power source, and it is possible to construct a distributed control system using a small and general-purpose MPU or the like. Become. Many benefits can be expected from the introduction of this technology, such as higher processing speed, improved reliability, and the possibility of developing a next-generation distributed control system with a view to the overall system control system.

プラズマエッチング装置の概略構成図である。It is a schematic block diagram of a plasma etching apparatus. 検出器及び位相制御器のブロック図である。It is a block diagram of a detector and a phase controller. 位相差検出機構の説明を説明するためのブロック図である。It is a block diagram for demonstrating description of a phase difference detection mechanism. 2値化回路をデジタル的手法で構成した場合の処理のフローチャートである。It is a flowchart of a process at the time of comprising a binarization circuit with a digital method. 位相差制御電力源の位相差検出、制御を分散型制御システムとした場合のフローチャートの一例。伝送線路から、位相差情報の決定までを示す。An example of a flowchart in the case of using a distributed control system for phase difference detection and control of a phase difference control power source. From the transmission line to the determination of the phase difference information is shown. 位相差制御電力源の位相差検出、制御を分散型制御システムとした場合のフローチャートの一例。位相差の決定から、電力源のOSCの制御までを示す。An example of a flowchart in the case of using a distributed control system for phase difference detection and control of a phase difference control power source. From the determination of the phase difference to the control of the OSC of the power source is shown.

符号の説明Explanation of symbols

101…真空容器、102…アンテナ電極、103…基板電極、104,105,118…マッチングボックス、106…第2の高周波電力源、107…第3の高周波電力源、
108,109…検出器、110…位相制御器、111…ガス供給装置、112…コイル、113…ガス導入板、114…ターボ分子ポンプ、115…被処理材、116…第1の高周波電力源、117…ミキサ・フィルタ、119…直流電圧源、120…同軸導波管、121…フィルタ回路、201…位相比較器・演算回路、202…伝送線路A、203,208…ピックアップ回路、204…フィルタ回路、205…波形整形・遅延回路、206…2値化回路、207…伝送線路B、301…コンデンサ C1、302…コイル L1、303…可変容量コンデンサ VC1、304…OSC(Oscillator)、305…AMP
(増幅器)、306…内部インピーダンス負荷、307…プラズマ、308…可変容量コンデンサ VC2、309…可変容量コンデンサ VC3、310…Vpp検出回路。
DESCRIPTION OF SYMBOLS 101 ... Vacuum container, 102 ... Antenna electrode, 103 ... Substrate electrode, 104, 105, 118 ... Matching box, 106 ... Second high frequency power source, 107 ... Third high frequency power source,
108, 109 ... Detector, 110 ... Phase controller, 111 ... Gas supply device, 112 ... Coil, 113 ... Gas introduction plate, 114 ... Turbo molecular pump, 115 ... Material to be treated, 116 ... First high frequency power source, DESCRIPTION OF SYMBOLS 117 ... Mixer filter, 119 ... DC voltage source, 120 ... Coaxial waveguide, 121 ... Filter circuit, 201 ... Phase comparator / arithmetic circuit, 202 ... Transmission line A, 203, 208 ... Pickup circuit, 204 ... Filter circuit 205 ... Waveform shaping / delay circuit, 206 ... Binary circuit, 207 ... Transmission line B, 301 ... Capacitor C1, 302 ... Coil L1, 303 ... Variable capacitor VC1, 304 ... OSC (Oscillator), 305 ... AMP
(Amplifier), 306 ... Internal impedance load, 307 ... Plasma, 308 ... Variable capacitor VC2, 309 ... Variable capacitor VC3, 310 ... Vpp detection circuit.

Claims (5)

真空チャンバ中にプラズマを生成するためのアンテナ電極と、被処理材を保持する基板電極と、前記アンテナ電極に伝送線路とインピーダンスマッチング回路を介して電力を供給する第1の高周波電源と、前記基板電極に伝送線路とインピーダンスマッチング回路を介して電力を供給する第2の高周波電力源と、前記第1の高周波電源が供給する電力の位相を検出する第1の検出器と、前記第2の高周波電源が供給する電力の位相を検出する第2の検出器と、前記第1及び第2の検出器の出力から前記第1及び第2の高周波電源が供給する電力の位相差を検出する位相制御部とを有する半導体製造装置であって、
前記第1及び第2の検出器のそれぞれは、
入力された信号を2値化して出力する2値化回路と、前記アンテナ電極あるいは前記基板電極から前記2値化回路までの伝送線路上の信号遅延を調節する遅延回路を備えたことを特徴とする半導体製造装置。
An antenna electrode for generating plasma in a vacuum chamber, a substrate electrode for holding a material to be processed, a first high-frequency power supply for supplying power to the antenna electrode via a transmission line and an impedance matching circuit, and the substrate A second high-frequency power source that supplies power to the electrode via a transmission line and an impedance matching circuit; a first detector that detects a phase of power supplied by the first high-frequency power source; and the second high-frequency power source. A second detector for detecting a phase of power supplied by the power source, and a phase control for detecting a phase difference between power supplied by the first and second high-frequency power sources from outputs of the first and second detectors; A semiconductor manufacturing apparatus having a portion,
Each of the first and second detectors is
A binarization circuit that binarizes and outputs an input signal, and a delay circuit that adjusts a signal delay on a transmission line from the antenna electrode or the substrate electrode to the binarization circuit, Semiconductor manufacturing equipment.
請求項1の半導体製造装置において、
前記遅延回路は、コンデンサとコイルが直列接続された遅延回路に並列に接続された可変容量コンデンサからなる調整手段を備え、当該調整手段を調節することで、信号遅延を調整することを特徴とする半導体製造装置。
The semiconductor manufacturing apparatus according to claim 1.
The delay circuit includes adjustment means including a variable capacitor connected in parallel to a delay circuit in which a capacitor and a coil are connected in series, and adjusts the adjustment means to adjust a signal delay. Semiconductor manufacturing equipment.
請求項2の半導体製造装置において、
前記遅延回路と前記伝送線路間に、当該伝送線路を流れる電力から所定の入力信号を得るピックアップ回路と、当該ピックアップ回路が得た入力信号に含まれるノイズ成分を除去するフィルタ回路を備えたことを特徴とする半導体製造装置。
In the semiconductor manufacturing apparatus of Claim 2,
Between the delay circuit and the transmission line, a pickup circuit for obtaining a predetermined input signal from the power flowing through the transmission line, and a filter circuit for removing a noise component contained in the input signal obtained by the pickup circuit are provided. A semiconductor manufacturing apparatus.
請求項1の半導体製造装置において、
前記遅延回路及び2値化回路をDSP(Digital Signal Processing)ユニット,MPU(Micro Processing Unit)のデジタル回路によって構成することを特徴とする半導体製造装置。
The semiconductor manufacturing apparatus according to claim 1.
A semiconductor manufacturing apparatus, wherein the delay circuit and the binarization circuit are constituted by a digital circuit of a DSP (Digital Signal Processing) unit and an MPU (Micro Processing Unit).
請求項4の半導体製造装置において、
前記第1の高周波電源及び前記第2の高周波電源は、制御用MPU(Micro Processing Unit) を備え、前記遅延回路及び2値化回路と双方向通信を行う通信ネットワークを構成し、
前記第1の高周波電源及び前記第2の高周波電源の出力電力の位相差検出、前記第1の高周波電源及び前記第2の高周波電源の位相差の設定、および位相差設定値と検出された位相差の比較の処理を前記通信ネットワークによって行うことを特徴とする半導体製造装置。
The semiconductor manufacturing apparatus according to claim 4.
The first high-frequency power source and the second high-frequency power source include a control MPU (Micro Processing Unit), and constitute a communication network that performs bidirectional communication with the delay circuit and the binarization circuit,
Phase difference detection of output power of the first high-frequency power source and the second high-frequency power source, setting of a phase difference between the first high-frequency power source and the second high-frequency power source, and a detected phase difference value A semiconductor manufacturing apparatus, wherein phase difference comparison processing is performed by the communication network.
JP2006096360A 2006-03-31 2006-03-31 Semiconductor manufacturing equipment Expired - Fee Related JP4928816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006096360A JP4928816B2 (en) 2006-03-31 2006-03-31 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006096360A JP4928816B2 (en) 2006-03-31 2006-03-31 Semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2007273662A true JP2007273662A (en) 2007-10-18
JP4928816B2 JP4928816B2 (en) 2012-05-09

Family

ID=38676164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006096360A Expired - Fee Related JP4928816B2 (en) 2006-03-31 2006-03-31 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP4928816B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128116A (en) * 2016-05-13 2017-11-22 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162292A (en) * 1994-12-05 1996-06-21 Tokyo Electron Ltd Plasma treatment apparatus and control method thereof
JPH09321031A (en) * 1996-03-29 1997-12-12 Hitachi Ltd Plasma treating apparatus
JP2004111432A (en) * 2002-09-13 2004-04-08 Hitachi High-Technologies Corp Apparatus and method for plasma processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162292A (en) * 1994-12-05 1996-06-21 Tokyo Electron Ltd Plasma treatment apparatus and control method thereof
JPH09321031A (en) * 1996-03-29 1997-12-12 Hitachi Ltd Plasma treating apparatus
JP2004111432A (en) * 2002-09-13 2004-04-08 Hitachi High-Technologies Corp Apparatus and method for plasma processing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128116A (en) * 2016-05-13 2017-11-22 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
KR102388467B1 (en) 2016-05-13 2022-04-19 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
KR20220054557A (en) * 2016-05-13 2022-05-03 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
KR102535094B1 (en) 2016-05-13 2023-05-26 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
KR20230076807A (en) * 2016-05-13 2023-05-31 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
KR102652644B1 (en) 2016-05-13 2024-03-29 램 리써치 코포레이션 Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication

Also Published As

Publication number Publication date
JP4928816B2 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
US9837249B2 (en) Radial waveguide systems and methods for post-match control of microwaves
US9161428B2 (en) Independent control of RF phases of separate coils of an inductively coupled plasma reactor
KR102358730B1 (en) Plasma processing apparatus and waveform correction method
US9299538B2 (en) Radial waveguide systems and methods for post-match control of microwaves
US20130284369A1 (en) Two-phase operation of plasma chamber by phase locked loop
EP2377243B1 (en) Signal generating system
EP1952537B1 (en) Inductively-coupled rf power source
JP5631628B2 (en) Multi-rate processing for plasma RF source measurement
US9378930B2 (en) Inductively coupled plasma reactor having RF phase control and methods of use thereof
US10037868B2 (en) Plasma processing apparatus
US20190244789A1 (en) Microwave output device and plasma processing apparatus
JP2009206346A (en) Plasma processing device
JP4928816B2 (en) Semiconductor manufacturing equipment
JP6782360B2 (en) High frequency power supply device and plasma processing device using it
JP5358364B2 (en) Plasma processing equipment
JP2017150817A (en) Current detection device and current detection method
KR102421082B1 (en) Rf tailored voltage on bias operation
JP5063154B2 (en) Plasma processing apparatus and plasma processing method
JP2017123214A (en) Plasma processing apparatus
KR101468079B1 (en) Controlling apparatus of a cyclotron rf signal and method thereof
KR20220008822A (en) radio frequency generator
JP2007080785A (en) Charged particle beam deflection device
CN118112451A (en) Radio frequency power supply measuring circuit, radio frequency power supply and semiconductor process equipment
JP2007115867A (en) Plasma processor and method for controlling the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees