JP2007266255A - Semiconductor laser element and manufacturing method thereof - Google Patents

Semiconductor laser element and manufacturing method thereof Download PDF

Info

Publication number
JP2007266255A
JP2007266255A JP2006088496A JP2006088496A JP2007266255A JP 2007266255 A JP2007266255 A JP 2007266255A JP 2006088496 A JP2006088496 A JP 2006088496A JP 2006088496 A JP2006088496 A JP 2006088496A JP 2007266255 A JP2007266255 A JP 2007266255A
Authority
JP
Japan
Prior art keywords
layer
ridge
conductivity type
semiconductor laser
resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006088496A
Other languages
Japanese (ja)
Inventor
Osamu Omachi
修 大町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2006088496A priority Critical patent/JP2007266255A/en
Publication of JP2007266255A publication Critical patent/JP2007266255A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing it in a simplified process, and to provide a high-output semiconductor laser element of which COD is suppressed. <P>SOLUTION: A first clad layer 3, an active layer 4, a second clad layer 5, an etching stop layer 6, a third clad layer 7, and a contact layer 8 are sequentially stacked on a semiconductor substrate 1. The third clad layer and the contact layer are selectively etched to form a ridge 14. On the ridge and the etching stop layer, an insulating layer 18, extending in stripe in the direction almost orthogonal with respect to the extending direction of the ridge, is formed. With the insulating layer as a mask, the contact layer is selectively etched, and with the insulating layer as a mask, impurities are selectively diffused to form an impurity diffusion region, and removing the insulating layer on the ridge. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体レーザ素子の製造方法及び半導体レーザ素子に係り、特に端面出射型の半導体レーザ素子の製造方法及び半導体レーザ素子に関する。   The present invention relates to a method of manufacturing a semiconductor laser device and a semiconductor laser device, and more particularly to a method of manufacturing an edge emitting semiconductor laser device and a semiconductor laser device.

半導体レーザ素子は、光通信をはじめ、映像、音楽、その他のデジタル情報の記録再生に利用されている。特に、光ディスクドライブの書き込み光源として、例えば30mW以上の高出力の半導体レーザ素子が使用されている。また、高出力の半導体レーザ素子として、通常、端面出射型の半導体レーザ素子が用いられる。
ところが、高出力の半導体レーザ素子は、COD(Catastrophic Optical Damage)と呼ばれる光学損傷を起こしやすく、この光学損傷により半導体レーザ素子の信頼性が低下するといった問題を生じるため、その改善が望まれている。
The semiconductor laser element is used for recording / reproduction of video, music, and other digital information as well as optical communication. In particular, a high-power semiconductor laser element of, for example, 30 mW or more is used as a writing light source for an optical disk drive. Further, as a high-power semiconductor laser element, an edge emitting semiconductor laser element is usually used.
However, a high-power semiconductor laser element is likely to cause optical damage called COD (Catastrophic Optical Damage), and this optical damage causes a problem that the reliability of the semiconductor laser element is lowered. .

このCODは、活性層の共振器面近傍部が素子内部の活性層で発生したレーザ光に対して吸収領域になっていることにより発生する。
通常、半導体レーザ素子の製造工程において、所定の工程を経た半導体ウエハを劈開することによって、その劈開面が共振器面となる半導体レーザ素子が複数得られる。その際、劈開を大気中で行うため、共振器面を含む面近傍部が大気中の酸素と反応して酸化される。
この酸化された領域における活性層のバンドギャップは、酸化されていない素子内部における活性層のバンドギャップよりも狭いのでレーザ光の吸収領域となる。このため、レーザ発振する際に、活性領域における酸化された活性層の温度は上昇し、この温度上昇により、この活性領域における酸化された活性層のバンドギャップがさらに狭くなり、レーザ光の吸収がますます起こりやすくなる。その結果、活性領域における酸化された活性層は温度上昇を続け、ついには共振器面が溶融して半導体レーザ素子は破壊される。
This COD is generated when the vicinity of the resonator surface of the active layer is an absorption region for the laser light generated in the active layer inside the device.
Usually, in a manufacturing process of a semiconductor laser element, a semiconductor wafer that has undergone a predetermined process is cleaved to obtain a plurality of semiconductor laser elements whose cleaved surfaces are resonator surfaces. At that time, since cleavage is performed in the atmosphere, the vicinity of the surface including the resonator surface reacts with oxygen in the atmosphere and is oxidized.
Since the band gap of the active layer in the oxidized region is narrower than the band gap of the active layer inside the non-oxidized element, it becomes a laser light absorption region. For this reason, when laser oscillation occurs, the temperature of the oxidized active layer in the active region rises, and this temperature rise further narrows the band gap of the oxidized active layer in the active region, thereby absorbing laser light. Increasingly more likely. As a result, the temperature of the oxidized active layer in the active region continues to rise, and finally the cavity surface melts and the semiconductor laser device is destroyed.

このCODの発生を抑制する方法として、半導体レーザ素子における活性層の共振器面近傍部を無秩序化することにより、この活性層の共振器面近傍部のバンドギャップを素子内部の活性層よりも広くするという方法がある。この方法により共振器面近傍部におけるレーザ光の吸収を少なくする窓構造を有する半導体レーザ素子の一例が特許文献1に記載されている。   As a method of suppressing the generation of COD, the active layer in the vicinity of the resonator surface of the active layer in the semiconductor laser device is disordered so that the band gap in the vicinity of the resonator surface of the active layer is wider than the active layer inside the device. There is a way to do it. An example of a semiconductor laser element having a window structure that reduces absorption of laser light in the vicinity of the resonator surface by this method is described in Patent Document 1.

この特許文献1の記載によれば、第2のp型クラッド層のZn濃度を5E18cm−3以上の高濃度にし、かつ、リッジを形成する前に、共振器面を含む面近傍部にZnを拡散させて活性層における共振器面を含む面近傍部を無秩序化させることによって、CODの発生を抑制できるとしている。
特開2004−288894号公報
According to the description of Patent Document 1, the Zn concentration of the second p-type cladding layer is set to a high concentration of 5E18 cm −3 or more, and before forming the ridge, Zn is formed in the vicinity of the surface including the resonator surface. It is said that COD generation can be suppressed by diffusing and disordering the vicinity of the surface including the resonator surface in the active layer.
JP 2004-288894 A

しかしながら、特許文献1に記載されているような半導体レーザ素子の製造方法では、リッジを形成する前に、Zn拡散を行って活性層の共振器面及びその近傍となる領域を無秩序化させるためのアニールを行わなければならない。
また、このアニールにより、エッチングストップ層も無秩序化されて隣接するクラッド層と混晶化してしまい、エッチングストップ層のエッチング耐性は悪化することが考えられる。
エッチング耐性が悪化すると、リッジを形成する際に、エッチングストップ層でエッチングを停止することが困難になるため、クラッド層の一部までエッチングされてしまう場合が生じる。
このようにクラッド層の一部がエッチングされた半導体レーザ素子は、この除去の程度によって、レーザ特性が悪化する、例えば、発光効率が低下するといった問題が発生する。
However, in the method of manufacturing a semiconductor laser device as described in Patent Document 1, before the ridge is formed, Zn diffusion is performed to disorder the resonator surface of the active layer and the region in the vicinity thereof. Annealing must be performed.
In addition, the etching stop layer is also disordered by this annealing and mixed with the adjacent cladding layer, and the etching resistance of the etching stop layer may be deteriorated.
When the etching resistance deteriorates, it becomes difficult to stop the etching with the etching stop layer when forming the ridge, so that a part of the cladding layer may be etched.
The semiconductor laser device in which a part of the cladding layer is etched in this way has a problem that the laser characteristics are deteriorated, for example, the light emission efficiency is lowered, depending on the degree of the removal.

また、特許文献1に記載されているような半導体レーザ素子の製造方法では、活性層の共振器面及びその近傍となる領域を無秩序化させるための工程が複雑になるため、工程の簡略化が望まれている。   In addition, in the method of manufacturing a semiconductor laser device as described in Patent Document 1, since the process for disordering the resonator surface of the active layer and the region in the vicinity thereof is complicated, the process can be simplified. It is desired.

そこで、本発明が解決しようとする課題は、CODが抑制された高出力の半導体レーザ素子を工程を簡略化して製造する半導体レーザ素子の製造方法を提供すること、また、CODが抑制された高出力の半導体レーザ素子を提供することにある。   Therefore, the problem to be solved by the present invention is to provide a method for manufacturing a semiconductor laser device in which a high-power semiconductor laser device in which COD is suppressed is manufactured by simplifying the process. An object of the present invention is to provide an output semiconductor laser device.

上記の課題を解決するために、本願各発明は次の手段を有する。
1)互いに平行な一対の共振器面(Aa,Ba)と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域(Za,Zb)とを有する端面出射型の半導体レーザ素子(50)を製造するための半導体レーザ素子の製造方法において、第1導電型の半導体基板(1)上に、少なくとも、第1導電型の第1クラッド層(3),活性層(4),第2導電型の第2クラッド層(5),第2導電型のエッチングストップ層(6),第2導電型の第3クラッド層(7),及び第2導電型のコンタクト層(8)を順次積層する積層工程と、前記第3クラッド層及び前記コンタクト層を選択的にエッチングすることにより、所定の間隔を有する略平行なストライプ状の第2導電型のリッジ(14)を形成するリッジ形成工程と、前記リッジ及び前記エッチングストップ層上に、前記リッジが延在する方向に対して略直交する方向に延在するように、所定の間隔を有する略平行なストライプ状の絶縁層(18)を形成する絶縁層形成工程と、前記絶縁層をエッチングマスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ形成工程で残した前記コンタクト層を選択的にエッチングするコンタクト層除去工程と、前記絶縁層を不純物拡散マスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ側から積層方向とは反対方向に不純物を選択的に拡散させ、前記不純物が拡散された領域を前記不純物拡散領域とする拡散工程と、前記リッジ上の前記絶縁層を除去する除去工程と、を有することを特徴とする半導体レーザ素子の製造方法である。
2)互いに平行な一対の共振器面(Aa,Ba)と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域(Za,Zb)とを有する端面出射型の半導体レーザ素子(50)において、第1導電型の半導体基板(1)と、該半導体基板上に積層された第1導電型の第1クラッド層(3)と、該第1クラッド層上に積層された活性層(4)と、該活性層上に積層された第2導電型の第2クラッド層(5)と、該第2クラッド層上に前記各共振器面に直交する方向に延在するように形成された第2導電型のリッジ(14)と、前記第2クラッド層上に前記リッジが形成された範囲と前記各共振器面及び面近傍の範囲とを残して形成された絶縁層(18)と、を有すると共に、前記リッジは、第2導電型の第3クラッド層(7)と、該第3クラッド層上に前記各共振器面及び面近傍の範囲を残して形成された第2導電型のコンタクト層(8)とを有し、前記第1クラッド層,前記活性層,前記第2クラッド層,及び前記第3クラッド層は、前記各共振器面及び面近傍の範囲に前記不純物拡散領域を有することを特徴とする半導体レーザ素子である。
3)互いに平行な一対の共振器面(Ab,Bb)と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域(Zc,Zd)とを有する端面出射型の半導体レーザ素子(100)を製造するための半導体レーザ素子の製造方法において、第1導電型の半導体基板(1)上に、少なくとも、第1導電型の第1クラッド層(3),活性層(4),及び第2導電型の第2クラッド層(5)を順次積層する積層工程と、前記第2クラッド層上に、所定の間隔を有する略平行なストライプ状の第2導電型のリッジ(61)を形成するリッジ形成工程と、前記第2クラッド層上に、前記リッジの段差を埋めるように第1導電型の電流狭窄層(65)を形成する電流狭窄層形成工程と、前記電流狭窄層及び前記リッジ上に、第2導電型のコンタクト層(67)を形成するコンタクト層形成工程と、前記コンタクト層上に、前記リッジが延在する方向に対して略直交する方向に延在するように、所定の間隔を有する略平行なストライプ状の絶縁層(69)を形成する絶縁層形成工程と、前記絶縁層をエッチングマスクとし、前記絶縁層が形成されている範囲を残して、前記コンタクト層を選択的にエッチングするコンタクト層除去工程と、前記絶縁層を不純物拡散マスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ側から積層方向とは反対方向に前記第1クラッド層の途中まで不純物を選択的に拡散させ、前記不純物が拡散された領域を前記不純物拡散領域とする拡散工程と、前記リッジ上の前記絶縁層を除去する除去工程と、を有することを特徴とする半導体レーザ素子の製造方法である。
4)互いに平行な一対の共振器面(Ab,Bb)と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域(Zc,Zd)とを有する端面出射型の半導体レーザ素子(100)において、第1導電型の半導体基板(1)と、該半導体基板上に積層された第1導電型の第1クラッド層(3)と、該第1クラッド層上に積層された活性層(4)と、該活性層上に積層された第2導電型の第2クラッド層(5)と、該第2クラッド層上に前記各共振器面に直交する方向に延在するように形成された第2導電型のリッジ(61)と、前記第2クラッド層上に前記リッジの段差を埋めるように形成された第1導電型の電流狭窄層(65)と、該電流狭窄層及び前記リッジ上に前記各共振器面及び面近傍の範囲を残して形成された第2導電型のコンタクト層(67)と、該コンタクト層上に前記リッジが形成された範囲を残して形成された絶縁層(69)と、を有すると共に、前記第1クラッド層,前記活性層,前記第2クラッド層,前記リッジ,及び前記電流狭窄層は、前記各共振器面及び面近傍の範囲に前記不純物拡散領域を有することを特徴とする半導体レーザ素子である。
In order to solve the above problems, each invention of the present application has the following means.
1) End-emitting semiconductor laser device (50) having a pair of resonator surfaces (Aa, Ba) parallel to each other and impurity diffusion regions (Za, Zb) formed in the vicinity of each resonator surface. In the method of manufacturing a semiconductor laser device for manufacturing a semiconductor device, at least a first conductive type first cladding layer (3), an active layer (4), and a second conductive type are formed on a first conductive type semiconductor substrate (1). A second conductive type cladding layer (5), a second conductive type etching stop layer (6), a second conductive type third cladding layer (7), and a second conductive type contact layer (8) are sequentially stacked. A laminating step, and a ridge forming step of forming a substantially parallel stripe-shaped second conductivity type ridge (14) having a predetermined interval by selectively etching the third cladding layer and the contact layer; The ridge and the etch An insulating layer forming step of forming a substantially parallel striped insulating layer (18) having a predetermined interval on the stop layer so as to extend in a direction substantially perpendicular to the direction in which the ridge extends; A contact layer removing step of selectively etching the contact layer left in the ridge forming step while leaving the range where the insulating layer is formed using the insulating layer as an etching mask; and impurity diffusion of the insulating layer Diffusion using the mask as a mask, selectively diffusing impurities from the ridge side in the direction opposite to the stacking direction, leaving the region where the insulating layer is formed, and using the region where the impurities are diffused as the impurity diffusion region A method of manufacturing a semiconductor laser device, comprising: a step; and a removing step of removing the insulating layer on the ridge.
2) End-emitting semiconductor laser device (50) having a pair of parallel resonator surfaces (Aa, Ba) and impurity diffusion regions (Za, Zb) formed in the vicinity of the resonator surfaces. 1, a first conductivity type semiconductor substrate (1), a first conductivity type first cladding layer (3) stacked on the semiconductor substrate, and an active layer (4) stacked on the first cladding layer. ), A second conductivity type second clad layer (5) laminated on the active layer, and the second clad layer formed on the second clad layer so as to extend in a direction perpendicular to the respective resonator surfaces. A ridge (14) of the second conductivity type, an insulating layer (18) formed by leaving the range where the ridge is formed on the second cladding layer and the range of each resonator surface and the vicinity of the surface; The ridge includes a third clad layer (7) of the second conductivity type and the third clad layer. And a second conductive type contact layer (8) formed on the resonator layer leaving the surface of each resonator and the vicinity of the surface, and the first cladding layer, the active layer, and the second cladding layer , And the third cladding layer has the impurity diffusion region in each resonator face and in the vicinity of the face.
3) Edge-emitting semiconductor laser device (100) having a pair of mutually parallel resonator surfaces (Ab, Bb) and impurity diffusion regions (Zc, Zd) formed in the vicinity of the resonator surfaces. In the method of manufacturing a semiconductor laser device for manufacturing a semiconductor device, at least a first conductivity type first cladding layer (3), an active layer (4), and a second conductivity type are formed on a first conductivity type semiconductor substrate (1). A laminating step of sequentially laminating the second clad layer (5) of the conductive type, and a ridge for forming the second conductive type ridge (61) in a substantially parallel stripe shape having a predetermined interval on the second clad layer. Forming a current confinement layer (65) on the second cladding layer so as to fill the step of the ridge, and forming a current confinement layer (65) on the current confinement layer and the ridge; , Second conductivity type contact layer (6 And a substantially parallel striped insulating layer having a predetermined interval so as to extend on the contact layer in a direction substantially orthogonal to the direction in which the ridge extends. An insulating layer forming step of forming (69), a contact layer removing step of selectively etching the contact layer while leaving the range where the insulating layer is formed using the insulating layer as an etching mask, and the insulating Using the layer as an impurity diffusion mask, the impurity is selectively diffused from the ridge side to the middle of the first cladding layer in the direction opposite to the stacking direction, leaving the range where the insulating layer is formed. A semiconductor laser device manufacturing method, comprising: a diffusion step of using a diffused region as the impurity diffusion region; and a removal step of removing the insulating layer on the ridge. It is the law.
4) End-emitting semiconductor laser device (100) having a pair of resonator surfaces (Ab, Bb) parallel to each other and impurity diffusion regions (Zc, Zd) formed in the vicinity of each resonator surface. 1, a first conductivity type semiconductor substrate (1), a first conductivity type first cladding layer (3) stacked on the semiconductor substrate, and an active layer (4) stacked on the first cladding layer. ), A second conductivity type second clad layer (5) laminated on the active layer, and the second clad layer formed on the second clad layer so as to extend in a direction perpendicular to the respective resonator surfaces. A second conductivity type ridge (61), a first conductivity type current confinement layer (65) formed on the second clad layer so as to fill the step of the ridge, and the current confinement layer and the ridge The second conductivity type contour formed by leaving the resonator surfaces and the range in the vicinity of the surfaces. A first layer, an active layer, and a second clad, and an insulating layer (69) formed on the contact layer, leaving a range where the ridge is formed. The layer, the ridge, and the current confinement layer have the impurity diffusion regions in the resonator surfaces and in the vicinity of the surfaces.

本発明によれば、半導体レーザ素子の製造方法において、上記の1)項に記載の手順、また、3)項に記載の手順により、CODが抑制された高出力の半導体レーザ素子を工程を簡略化して製造することが可能になるという効果を奏する。   According to the present invention, in the method of manufacturing a semiconductor laser device, the process of the high output semiconductor laser device in which COD is suppressed is simplified by the procedure described in the above item 1) and the procedure described in the item 3). There is an effect that it is possible to manufacture by manufacturing.

また、本発明によれば、半導体レーザ素子において、上記の2)項に記載の構成、また、4)項に記載の構成により、CODが抑制された高出力の半導体レーザ素子を得られるという効果を奏する。   In addition, according to the present invention, in the semiconductor laser device, the configuration described in the above item 2) and the configuration described in the item 4) can obtain a high-power semiconductor laser device in which COD is suppressed. Play.

本発明の実施の形態を、好ましい実施例により図1〜図19を用いて説明する。   The preferred embodiments of the present invention will be described with reference to FIGS.

まず、第1実施例をA1工程〜A8工程として図1〜図8を用いて説明する。
図1〜図8は、本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA1工程〜A8工程をそれぞれ説明するための斜視図である。
First, the first embodiment will be described as steps A1 to A8 with reference to FIGS.
1 to 8 are perspective views for explaining steps A1 to A8 in the first embodiment of the semiconductor laser device and the manufacturing method thereof according to the present invention.

<第1実施例>
以下に説明するn型基板1は、半導体レーザ素子50がマトリクス状に複数形成され、このn型基板1を所定の間隔で劈開及び分断することによって、単体の半導体レーザ素子50を複数得ることができるものであるが、図1〜図8では、説明をわかりやすくするために、工程の始めから単体の半導体レーザ素子50の構造を示すこととする。
<First embodiment>
In the n-type substrate 1 described below, a plurality of semiconductor laser elements 50 are formed in a matrix, and a plurality of single semiconductor laser elements 50 can be obtained by cleaving and dividing the n-type substrate 1 at a predetermined interval. Although possible, in FIG. 1 to FIG. 8, the structure of the single semiconductor laser element 50 is shown from the beginning of the process for easy understanding of the description.

(A1工程)[図1参照]
GaAsからなるn型基板1上に、AlGaAsからなるn型クラッド層3,活性層4,AlGaAsからなる第1のp型クラッド層5,エッチングストップ層6,AlGaAsからなる第2のp型クラッド層7,及びGaAsからなるp型コンタクト層8を、例えば有機金属気相成長(MOVPE:Metalorganic Vapor Phase Epitaxy)法により、順次積層する。
なお、エッチングストップ層6は、後述するリッジ14を形成するためのエッチングによって、下層である第1のp型クラッド層5がエッチングダメージを受けないように設けられている。
(Step A1) [See FIG. 1]
On an n-type substrate 1 made of GaAs, an n-type clad layer 3 made of AlGaAs 3, an active layer 4, a first p-type clad layer 5 made of AlGaAs, an etching stop layer 6, and a second p-type clad layer made of AlGaAs 7 and a p-type contact layer 8 made of GaAs are sequentially stacked by, for example, metal organic vapor phase epitaxy (MOVPE).
The etching stop layer 6 is provided so that the first p-type cladding layer 5 which is the lower layer is not damaged by etching due to etching for forming a ridge 14 described later.

次に、p型コンタクト層8の表面全体に、SiO(二酸化シリコン)膜10を例えばスパッタ法により成膜する。
その後、このSiO膜10をフォトリソ法によって選択的にエッチングすることによって、共振器面Aa,Baとなる面に対して直交する方向に延在するエッチングマスク層12を、略平行なストライプ状に複数形成する。なお、図1には、複数形成されたエッチングマスク層12のうちの一つを示している。
ここで、共振器面Aaとは図1における右側の側面全面を示し、共振器面Baとは共振器面Aaに対して反対側の側面全面を示し、共振器面Aaと共振器面Baとは互いに平行である。
Next, a SiO 2 (silicon dioxide) film 10 is formed on the entire surface of the p-type contact layer 8 by, for example, sputtering.
Thereafter, the SiO 2 film 10 is selectively etched by a photolithographic method, so that the etching mask layer 12 extending in a direction orthogonal to the surfaces to be the resonator surfaces Aa and Ba is formed in a substantially parallel stripe shape. A plurality are formed. FIG. 1 shows one of the plurality of etching mask layers 12 formed.
Here, the resonator surface Aa indicates the entire right side surface in FIG. 1, the resonator surface Ba indicates the entire side surface opposite to the resonator surface Aa, and the resonator surface Aa, the resonator surface Ba, Are parallel to each other.

(A2工程)[図2参照]
エッチングマスク層12により保護されていない範囲、即ち、p型コンタクト層8が露出した範囲に対応する、第2のp型クラッド層7及びp型コンタクト層8をエッチングすることにより、第2のp型クラッド層7及びp型コンタクト層8からなるリッジ14を、所定の間隔を有する略平行なストライプ状に複数形成する。なお、図2には、複数形成されたリッジ14のうちの一つを示している。
その後、エッチングマスク層12を除去する。
(Process A2) [Refer to FIG. 2]
By etching the second p-type cladding layer 7 and the p-type contact layer 8 corresponding to the range not protected by the etching mask layer 12, that is, the range where the p-type contact layer 8 is exposed, the second p-type contact layer 8 is etched. A plurality of ridges 14 composed of the mold cladding layer 7 and the p-type contact layer 8 are formed in a substantially parallel stripe shape having a predetermined interval. FIG. 2 shows one of the plurality of ridges 14 formed.
Thereafter, the etching mask layer 12 is removed.

この段階では、エッチングストップ層6は、そのエッチング耐性を悪化させるアニールが行われてないので、十分なエッチング耐性を有している。従って、上述したエッチングをこのエッチングストップ層6で精度良く停止させることができるので、下層である第1のp型クラッド層5をこのエッチングによってエッチングされることを防止できる。   At this stage, the etching stop layer 6 has sufficient etching resistance because annealing that deteriorates the etching resistance is not performed. Therefore, the etching described above can be accurately stopped by the etching stop layer 6, so that the lower first p-type cladding layer 5 can be prevented from being etched by this etching.

(A3工程)[図3参照]
リッジ14及びA2工程により露出したエッチングストップ層6を覆うように、SiO膜16を例えばスパッタ法により成膜する。
次に、共振器面Aa,Baとなる面近傍の範囲に対応するリッジ14及びエッチングストップ層6が露出するように、SiO膜16を、フォトリソ法によって選択的にエッチングしてエッチングマスク層18とする。
(Step A3) [Refer to FIG. 3]
A SiO 2 film 16 is formed by sputtering, for example, so as to cover the ridge 14 and the etching stop layer 6 exposed in the A2 step.
Next, the SiO 2 film 16 is selectively etched by a photolithographic method so that the ridge 14 and the etching stop layer 6 corresponding to the range in the vicinity of the surfaces serving as the resonator surfaces Aa and Ba are exposed, and the etching mask layer 18. And

(A4工程)[図4参照]
エッチングマスク層18により保護されていない範囲、即ち、共振器面Aa,Baとなる面近傍の範囲に対応するp型コンタクト層8を、例えばアンモニア過酸化水素水系のエッチング液でエッチングする。
この共振器面Aa,Baとなる面近傍の範囲に対応するp型コンタクト層8をエッチングする理由については、後述することとする。
(Step A4) [Refer to FIG. 4]
The p-type contact layer 8 corresponding to a range not protected by the etching mask layer 18, that is, a range in the vicinity of the surfaces to be the resonator surfaces Aa and Ba, is etched with, for example, an ammonia hydrogen peroxide solution.
The reason for etching the p-type contact layer 8 corresponding to the range in the vicinity of the resonator surfaces Aa and Ba will be described later.

(A5工程)[図5参照]
エッチングマスク層18、エッチングストップ層6、及びA4工程により露出した第2のp型クラッド層7を覆うように、ZnO(酸化亜鉛)とSiOとの混晶膜である拡散源層20を形成する。
(Step A5) [Refer to FIG. 5]
A diffusion source layer 20, which is a mixed crystal film of ZnO (zinc oxide) and SiO 2 , is formed so as to cover the etching mask layer 18, the etching stop layer 6, and the second p-type cladding layer 7 exposed by the A4 process. To do.

(A6工程)[図6参照]
A5工程を経たn型基板1をアニールすることにより、拡散源層20から、n型基板1側に向かい、エッチングストップ層6及び活性層4を通過して、n型クラッド層3の途中までの領域に、拡散源層20中のZn(亜鉛)を不純物として拡散させる。
この拡散の際、エッチングマスク層18は拡散マスクとしても機能するので、エッチングマスク層18が形成された範囲に対応する、第2のp型クラッド層7,エッチングストップ層6,第1のp型クラッド層5,活性層4,及びn型クラッド層3には上述のZnは拡散しない。
従って、この拡散によって、エッチングマスク層18で保護されていない範囲、即ち、共振器面Aa,Baとなる面近傍の範囲に対応する、第2のp型クラッド層7,エッチングストップ層6,第1のp型クラッド層5,活性層4,及びn型クラッド層3にZnが拡散して不純物拡散領域Za,Zbを形成する。
なお、図5では、不純物拡散領域Za,Zbをわかりやすくするために、網掛け範囲で表した。
(Step A6) [Refer to FIG. 6]
By annealing the n-type substrate 1 that has undergone the A5 process, the diffusion source layer 20 moves toward the n-type substrate 1 side, passes through the etching stop layer 6 and the active layer 4, and reaches the middle of the n-type cladding layer 3. In the region, Zn (zinc) in the diffusion source layer 20 is diffused as an impurity.
During this diffusion, the etching mask layer 18 also functions as a diffusion mask. Therefore, the second p-type cladding layer 7, the etching stop layer 6, and the first p-type corresponding to the range where the etching mask layer 18 is formed. The aforementioned Zn does not diffuse into the cladding layer 5, the active layer 4, and the n-type cladding layer 3.
Therefore, due to this diffusion, the second p-type cladding layer 7, the etching stop layer 6, the second region corresponding to the range not protected by the etching mask layer 18, that is, the range in the vicinity of the surface to be the resonator surfaces Aa and Ba. Zn is diffused into the p-type cladding layer 5, the active layer 4, and the n-type cladding layer 3 of 1 to form impurity diffusion regions Za and Zb.
In FIG. 5, the impurity diffusion regions Za and Zb are shown in a shaded range for easy understanding.

また、このアニールによって不純物拡散領域Za,Zbにおける活性層4が十分に無秩序化されるようにアニール条件を設定する。不純物拡散領域Za,Zbにおける活性層4が十分に無秩序化されるためには、アニール温度を高くしたり、アニール時間を長くして、活性層4に不純物であるZnをより拡散させればよい。第1実施例では、アニール温度を約625℃、アニール時間を約20分とした。   Also, annealing conditions are set so that the active layer 4 in the impurity diffusion regions Za and Zb is sufficiently disordered by this annealing. In order for the active layer 4 in the impurity diffusion regions Za and Zb to be sufficiently disordered, it is only necessary to increase the annealing temperature or lengthen the annealing time to further diffuse Zn as an impurity in the active layer 4. . In the first example, the annealing temperature was about 625 ° C. and the annealing time was about 20 minutes.

このアニール条件は、本実施例に限定されるものではない。
発明者らが鋭意検討した結果、不純物拡散領域Za,Zbにおける活性層4のフォトルミネッセンス波長と、不純物拡散領域Za,Zb以外の領域における活性層4のフォトルミネッセンス波長との差が40nm以上であれば、不純物拡散領域Za,Zbにおける活性層4は十分に無秩序化されていることを見出している。
従って、上述したフォトルミネッセンス波長の差が40nm以上になるように、アニール条件を設定すればよい。具体的には、アニール温度を高くしたり、アニール時間を長くすることにより、上述したフォトルミネッセンス波長の差を大きくすることができる。但し、アニール温度が800℃を超えると、活性層4に隣接する第1のp型クラッド層5から活性層4へのZn拡散が起こり、不純物拡散領域Za,Zb以外の領域における活性層4も無秩序化されてしまう虞がある。不純物拡散領域Za,Zb以外の領域における活性層4まで無秩序化されてしまうと、作製した半導体レーザ素子はレーザ発振しなくなってしまう。
従って、アニール温度を800℃以下に設定する必要がある。
This annealing condition is not limited to the present embodiment.
As a result of intensive studies by the inventors, the difference between the photoluminescence wavelength of the active layer 4 in the impurity diffusion regions Za and Zb and the photoluminescence wavelength of the active layer 4 in regions other than the impurity diffusion regions Za and Zb is 40 nm or more. For example, it has been found that the active layer 4 in the impurity diffusion regions Za and Zb is sufficiently disordered.
Therefore, the annealing conditions may be set so that the above-described difference in photoluminescence wavelength is 40 nm or more. Specifically, the above-described difference in photoluminescence wavelength can be increased by increasing the annealing temperature or increasing the annealing time. However, when the annealing temperature exceeds 800 ° C., Zn diffusion from the first p-type cladding layer 5 adjacent to the active layer 4 to the active layer 4 occurs, and the active layer 4 in regions other than the impurity diffusion regions Za and Zb also There is a risk of being disordered. If the active layer 4 in the region other than the impurity diffusion regions Za and Zb is disordered, the manufactured semiconductor laser device will not oscillate.
Therefore, it is necessary to set the annealing temperature to 800 ° C. or lower.

ところで、このアニールによってエッチングストップ層6は無秩序化されるのでエッチングストップ層6のエッチング耐性は悪化するが、エッチング耐性が必要なリッジ10を形成する工程(A2工程)はすでに完了しているため、製造上及び構造上の問題はない。   By the way, since the etching stop layer 6 is disordered by this annealing, the etching resistance of the etching stop layer 6 is deteriorated, but the process of forming the ridge 10 that requires etching resistance (process A2) has already been completed. There are no manufacturing and structural problems.

(A7工程)[図7参照]
p型コンタクト層8が形成されている範囲に対応する拡散源層20及びエッチングマスク層18をエッチングして、p型コンタクト層8を露出させる。
(Step A7) [Refer to FIG. 7]
The diffusion source layer 20 and the etching mask layer 18 corresponding to the range where the p-type contact layer 8 is formed are etched to expose the p-type contact layer 8.

(A8工程)[図8参照]
露出したp型コンタクト層8上にP側電極22を形成する。このP側電極22は、図8に示すように、エッチングマスク層18上に形成してもよい。
また、n型基板1における上述の積層方向とは反対方向側の面(図8における下側の面)にn側電極24を形成する。
(Step A8) [Refer to FIG. 8]
A P-side electrode 22 is formed on the exposed p-type contact layer 8. The P-side electrode 22 may be formed on the etching mask layer 18 as shown in FIG.
Further, the n-side electrode 24 is formed on the surface of the n-type substrate 1 opposite to the above-described stacking direction (the lower surface in FIG. 8).

次に、上述した工程によりP側電極22及びn側電極24が形成されたn型基板1を、拡散領域Za,Zbを延在する方向に二分する面に沿って劈開し、その劈開面が共振器面Aa,Baとなるバー(図示せず)を形成する。
このバーを、ストライプ状に形成したリッジ14間の中心線を通り上述の工程を経たn型基板1の表面に対して直交する面で分断することによって、第1実施例の半導体レーザ素子50を得る。
Next, the n-type substrate 1 on which the P-side electrode 22 and the n-side electrode 24 are formed by the above-described process is cleaved along a plane that bisects the diffusion regions Za and Zb, and the cleavage plane is Bars (not shown) that form the resonator surfaces Aa and Ba are formed.
The bar is cut at a plane that passes through the center line between the ridges 14 formed in a stripe shape and is orthogonal to the surface of the n-type substrate 1 that has undergone the above-described steps, whereby the semiconductor laser device 50 of the first embodiment is formed. obtain.

この半導体レーザ素子50に、p側電極20側からn側電極21側に向かって電流を注入する。この注入される電流が発振しきい値以上になったとき、リッジ14の下部に対応した活性層4でレーザ発振が起こり、レーザ光が活性層4の共振器面Aa,Baの一方の面Aaから出射される。   A current is injected into the semiconductor laser element 50 from the p-side electrode 20 side toward the n-side electrode 21 side. When this injected current exceeds the oscillation threshold value, laser oscillation occurs in the active layer 4 corresponding to the lower portion of the ridge 14, and laser light is emitted from one surface Aa of the resonator surfaces Aa and Ba of the active layer 4. It is emitted from.

半導体レーザ素子50において、エッチングマスク層18は絶縁膜として機能するので、p側電極20に注入された電流はリッジ14に集中的に流れるため、リッジ14の下部に対応した活性層4でレーザ発振を効率的に起こすことができる。従って、半導体レーザ素子50は、高出力のレーザ光を出射することができる。   In the semiconductor laser element 50, since the etching mask layer 18 functions as an insulating film, the current injected into the p-side electrode 20 flows intensively in the ridge 14, so that laser oscillation occurs in the active layer 4 corresponding to the lower portion of the ridge 14. Can occur efficiently. Therefore, the semiconductor laser element 50 can emit a high-power laser beam.

また、エッチングマスク層18は、絶縁膜として機能する他に、A4工程ではエッチングマスクとして機能し、A6工程では拡散マスクとして機能するので、新たに拡散マスクや絶縁膜を作製する必要がないため、製造工程の簡略化が図れる。   In addition to functioning as an insulating film, the etching mask layer 18 functions as an etching mask in the A4 process and functions as a diffusion mask in the A6 process, so that it is not necessary to newly form a diffusion mask or an insulating film. The manufacturing process can be simplified.

ところで、半導体レーザ素子50をレーザ発振させる際、上述のA6工程でZnが拡散された不純物拡散領域Za,Zbにおける活性層4に流れる電流は、レーザ発振に寄与しない所謂リーク電流となる。そこで、A4工程において、共振器面Aa,Baとなる面近傍の範囲に対応するp型コンタクト層8をエッチングして除去することにより、不純物拡散領域Za,Zbにおける活性層4に流れる電流を抑制できるので、リーク電流を低減することができる。   By the way, when the semiconductor laser element 50 is laser-oscillated, the current flowing in the active layer 4 in the impurity diffusion regions Za and Zb in which Zn is diffused in the above-described step A6 is a so-called leak current that does not contribute to laser oscillation. Therefore, in the A4 step, the p-type contact layer 8 corresponding to the area in the vicinity of the resonator surfaces Aa and Ba is removed by etching, thereby suppressing the current flowing through the active layer 4 in the impurity diffusion regions Za and Zb. Therefore, leakage current can be reduced.

次に、第2実施例を、B1工程〜B11工程として図9〜図19を用いて説明する。
図9〜図19は、本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB1工程〜B11工程をそれぞれ説明するための斜視図である。
なお、第2実施例において、上述した第1実施例における構成部材と同一の構成部材に関しては同一の符号を付す。
Next, a second embodiment will be described as a B1 process to a B11 process with reference to FIGS.
9 to 19 are perspective views for explaining the B1 process to the B11 process in the second embodiment of the semiconductor laser device of the present invention and the manufacturing method thereof, respectively.
In the second embodiment, the same components as those in the first embodiment are denoted by the same reference numerals.

<第2実施例>
以下に説明するn型基板1は、半導体レーザ素子100がマトリクス状に複数形成され、このn型基板1を所定の間隔で劈開及び分断することによって、単体の半導体レーザ素子100を複数得ることができるものであるが、図9〜図19では、説明をわかりやすくするために、工程の始めから単体の半導体レーザ素子100の構造を示すこととする。
<Second embodiment>
In the n-type substrate 1 described below, a plurality of semiconductor laser elements 100 are formed in a matrix, and a plurality of single semiconductor laser elements 100 can be obtained by cleaving and dividing the n-type substrate 1 at a predetermined interval. Although possible, in FIGS. 9 to 19, the structure of the single semiconductor laser device 100 is shown from the beginning of the process for easy understanding.

(B1工程)[図9参照]
GaAsからなるn型基板1上に、AlGaAsからなるn型クラッド層3,活性層4,AlGaAsからなる第1のp型クラッド層5,エッチングストップ層6,及びAlGaAsからなる第2のp型クラッド層7を、例えば有機金属気相成長(MOVPE:Metalorganic Vapor Phase Epitaxy)法により、順次積層する。
なお、エッチングストップ層6は、後述するリッジ61を形成するためのエッチングによって、下層である第1のp型クラッド層5がエッチングダメージを受けないように設けられている。
(Step B1) [Refer to FIG. 9]
On an n-type substrate 1 made of GaAs, an n-type clad layer 3 made of AlGaAs 3, an active layer 4, a first p-type clad layer 5 made of AlGaAs, an etching stop layer 6, and a second p-type clad made of AlGaAs. The layer 7 is sequentially deposited by, for example, metal organic vapor phase epitaxy (MOVPE).
The etching stop layer 6 is provided so that the first p-type cladding layer 5 which is the lower layer is not damaged by etching due to etching for forming a ridge 61 described later.

次に、第2のp型クラッド層7の表面全体に、SiO(二酸化シリコン)膜10を例えばスパッタ法により成膜する。
その後、このSiO膜10をフォトリソ法によって選択的にエッチングすることによって、共振器面Ab,Bbとなる面に対して直交する方向に延在するエッチングマスク層12を、略平行なストライプ状に複数形成する。なお、図9には、複数形成されたエッチングマスク層12のうちの一つを示している。
ここで、共振器面Abとは図9における右側の側面全面を示し、共振器面Bbとは共振器面Abに対して反対側の側面全面を示し、共振器面Abと共振器面Bbとは互いに平行である。
Next, a SiO 2 (silicon dioxide) film 10 is formed on the entire surface of the second p-type cladding layer 7 by, for example, a sputtering method.
Thereafter, the SiO 2 film 10 is selectively etched by a photolithographic method, so that the etching mask layer 12 extending in a direction perpendicular to the surfaces to be the resonator surfaces Ab and Bb is formed in a substantially parallel stripe shape. A plurality are formed. FIG. 9 shows one of the plurality of etching mask layers 12 formed.
Here, the resonator surface Ab indicates the entire right side surface in FIG. 9, the resonator surface Bb indicates the entire side surface opposite to the resonator surface Ab, and the resonator surface Ab and the resonator surface Bb Are parallel to each other.

(B2工程)[図10参照]
エッチングマスク層12により保護されていない範囲、即ち、第2のp型クラッド層7が露出した範囲に対応する、第2のp型クラッド層7をエッチングすることにより、第2のp型クラッド層7からなるリッジ61を、所定の間隔を有する略平行なストライプ状に複数形成する。なお、図10には、複数形成されたリッジ61のうちの一つを示している。
その後、エッチングマスク層12を除去する。
(Step B2) [Refer to FIG. 10]
By etching the second p-type cladding layer 7 corresponding to the range not protected by the etching mask layer 12, that is, the range where the second p-type cladding layer 7 is exposed, the second p-type cladding layer is etched. A plurality of ridges 61 made of 7 are formed in a substantially parallel stripe shape having a predetermined interval. FIG. 10 shows one of the plurality of ridges 61 formed.
Thereafter, the etching mask layer 12 is removed.

この段階では、エッチングストップ層6は、そのエッチング耐性を悪化させるアニールが行われてないので、十分なエッチング耐性を有している。従って、上述したエッチングをこのエッチングストップ層6で精度良く停止させることができるので、下層である第1のp型クラッド層5がこのエッチングによってエッチングされることを防止できる。   At this stage, the etching stop layer 6 has sufficient etching resistance because annealing that deteriorates the etching resistance is not performed. Therefore, the above-described etching can be accurately stopped by the etching stop layer 6, so that the lower first p-type cladding layer 5 can be prevented from being etched by this etching.

(B3工程)[図11参照]
リッジ61及びB2工程で露出したエッチングストップ層6を覆うと共にリッジ61の段差を埋めるように、AlGaAsからなるn型半導体膜63を例えば有機金属気相成長法により成膜する。
(Step B3) [Refer to FIG. 11]
An n-type semiconductor film 63 made of AlGaAs is formed by, for example, metal organic chemical vapor deposition so as to cover the ridge 61 and the etching stop layer 6 exposed in the B2 process and fill the step of the ridge 61.

(B4工程)[図12参照]
リッジ61が形成された範囲に対応するn型半導体膜63を選択的にエッチングすることによって、リッジ61を露出させる。
また、このエッチングによって、n型半導体膜63はn型電流狭窄層65となる。
(Step B4) [Refer to FIG. 12]
By selectively etching the n-type semiconductor film 63 corresponding to the range where the ridge 61 is formed, the ridge 61 is exposed.
In addition, the n-type semiconductor film 63 becomes the n-type current confinement layer 65 by this etching.

(B5工程)[図13参照]
リッジ61及びn型電流狭窄層65を覆うように、GaAsからなるp型コンタクト層67を例えば有機金属気相成長法により形成する。
(Step B5) [Refer to FIG. 13]
A p-type contact layer 67 made of GaAs is formed by, for example, a metal organic chemical vapor deposition method so as to cover the ridge 61 and the n-type current confinement layer 65.

(B6工程)[図14参照]
p型コンタクト層67の表面全体に、SiO膜16を例えばスパッタ法により成膜する。
次に、共振器面Ab,Bbとなる面近傍の範囲に対応するp型コンタクト層67が露出するように、SiO膜16を、フォトリソ法によって選択的にエッチングしてエッチングマスク層69とする。
(Step B6) [Refer to FIG. 14]
The SiO 2 film 16 is formed on the entire surface of the p-type contact layer 67 by sputtering, for example.
Next, the SiO 2 film 16 is selectively etched by a photolithography method to form an etching mask layer 69 so that the p-type contact layer 67 corresponding to the range in the vicinity of the surfaces serving as the resonator surfaces Ab and Bb is exposed. .

(B7工程)[図15参照]
エッチングマスク層69により保護されていない範囲、即ち、共振器面Ab,Bbとなる面近傍の範囲に対応するp型コンタクト層67を、例えばアンモニア過酸化水素水系のエッチング液でエッチングする。
この共振器面Ab,Bbとなる面近傍の範囲に対応するp型コンタクト層67をエッチングする理由は、第1実施例でp型コンタクト層8をエッチングする理由と同じである。
(Step B7) [Refer to FIG. 15]
The p-type contact layer 67 corresponding to a range not protected by the etching mask layer 69, that is, a range in the vicinity of the surface to be the resonator surfaces Ab and Bb, is etched with, for example, an ammonia hydrogen peroxide solution.
The reason for etching the p-type contact layer 67 corresponding to the range in the vicinity of the surfaces serving as the resonator surfaces Ab and Bb is the same as the reason for etching the p-type contact layer 8 in the first embodiment.

(B8工程)[図16参照]
B7工程により露出したリッジ61及びn型電流狭窄層65の表面上に、ZnO(酸化亜鉛)とSiOとの混晶膜である拡散源層71を形成する。このとき、エッチングマスク層69の表面上にも拡散源層71は形成される。
(Step B8) [Refer to FIG. 16]
A diffusion source layer 71 which is a mixed crystal film of ZnO (zinc oxide) and SiO 2 is formed on the surfaces of the ridge 61 and the n-type current confinement layer 65 exposed by the B7 step. At this time, the diffusion source layer 71 is also formed on the surface of the etching mask layer 69.

(B9工程)[図17参照]
B8工程を経たn型基板1をアニールすることにより、拡散源層71から、n型基板1側に向かい、エッチングストップ層6及び活性層4を通過して、n型クラッド層3の途中までの領域に、拡散源層71中のZn(亜鉛)を不純物として拡散させる。
この拡散の際、エッチングマスク層69は拡散マスクとしても機能するので、エッチングマスク層69が形成された範囲に対応する、第2のp型クラッド層7,n型電流狭窄層65,エッチングストップ層6,第1のp型クラッド層5,活性層4,及びn型クラッド層3には上述のZnは拡散しない。
従って、この拡散によって、エッチングマスク層69で保護されていない範囲、即ち、共振器面Aa,Baとなる面近傍の範囲に対応する、第2のp型クラッド層7,n型電流狭窄層65,エッチングストップ層6,第1のp型クラッド層5,活性層4,及びn型クラッド層3にZnが拡散して不純物拡散領域Zc,Zdを形成する。
なお、図17では、不純物拡散領域Zc,Zdをわかりやすくするために、網掛け範囲で表した。
(Step B9) [Refer to FIG. 17]
By annealing the n-type substrate 1 that has undergone the B8 process, the diffusion source layer 71 moves toward the n-type substrate 1 side, passes through the etching stop layer 6 and the active layer 4, and reaches the middle of the n-type cladding layer 3. In the region, Zn (zinc) in the diffusion source layer 71 is diffused as an impurity.
During this diffusion, the etching mask layer 69 also functions as a diffusion mask. Therefore, the second p-type cladding layer 7, the n-type current confinement layer 65, and the etching stop layer corresponding to the range where the etching mask layer 69 is formed. 6, Zn does not diffuse into the first p-type cladding layer 5, the active layer 4, and the n-type cladding layer 3.
Therefore, due to this diffusion, the second p-type cladding layer 7 and the n-type current confinement layer 65 corresponding to the range not protected by the etching mask layer 69, that is, the range in the vicinity of the surfaces serving as the resonator surfaces Aa and Ba. , Zn is diffused into the etching stop layer 6, the first p-type cladding layer 5, the active layer 4, and the n-type cladding layer 3 to form impurity diffusion regions Zc and Zd.
In FIG. 17, the impurity diffusion regions Zc and Zd are shown in a shaded range for easy understanding.

また、このアニールによって不純物拡散領域Zc,Zdにおける活性層4が十分に無秩序化されるようにアニール条件を設定する。不純物拡散領域Zc,Zdにおける活性層4が十分に無秩序化されるためには、アニール温度を高くしたり、アニール時間を長くして、活性層4に不純物であるZnをより拡散させればよい。第2実施例では、アニール温度を約625℃、アニール時間を約20分とした。   Also, annealing conditions are set so that the active layer 4 in the impurity diffusion regions Zc and Zd is sufficiently disordered by this annealing. In order for the active layer 4 in the impurity diffusion regions Zc and Zd to be sufficiently disordered, the annealing temperature may be increased or the annealing time may be increased to further diffuse Zn as an impurity in the active layer 4. . In the second embodiment, the annealing temperature was about 625 ° C. and the annealing time was about 20 minutes.

このアニール条件は、本実施例に限定されるものではなく、第1実施例で詳述した理由と同様の理由により、不純物拡散領域Zc,Zdにおける活性層4のフォトルミネッセンス波長と、不純物拡散領域Zc,Zd以外の領域における活性層4のフォトルミネッセンス波長との差が40nm以上になるように、アニール条件を設定すればよい。   This annealing condition is not limited to this example, and for the same reason as described in detail in the first example, the photoluminescence wavelength of the active layer 4 in the impurity diffusion regions Zc and Zd, and the impurity diffusion region The annealing conditions may be set so that the difference from the photoluminescence wavelength of the active layer 4 in the region other than Zc and Zd is 40 nm or more.

ところで、このアニールによってエッチングストップ層6は無秩序化されるのでエッチングストップ層6のエッチング耐性は悪化するが、エッチング耐性が必要なリッジ61を形成する工程(B2工程)はすでに完了しているため、製造上及び構造上の問題はない。   By the way, since the etching stop layer 6 is disordered by this annealing, the etching resistance of the etching stop layer 6 is deteriorated, but the process of forming the ridge 61 (B2 process) that requires etching resistance has already been completed. There are no manufacturing and structural problems.

(B10工程)[図18参照]
第2のp型クラッド層7が形成されている範囲に対応する拡散源層71及びエッチングマスク層69をエッチングして、第2のp型クラッド層7を露出させる。
(Step B10) [Refer to FIG. 18]
The diffusion source layer 71 and the etching mask layer 69 corresponding to the range where the second p-type cladding layer 7 is formed are etched to expose the second p-type cladding layer 7.

(B11工程)[図19参照]
露出した第2のp型クラッド層7上にP側電極73を形成する。このP側電極73は、図19に示すように、エッチングマスク層69上に形成してもよい。
また、n型基板1における上述の積層方向とは反対方向側の面(図19における下側の面)にn側電極75を形成する。
(Step B11) [Refer to FIG. 19]
A P-side electrode 73 is formed on the exposed second p-type cladding layer 7. The P-side electrode 73 may be formed on the etching mask layer 69 as shown in FIG.
Further, the n-side electrode 75 is formed on the surface of the n-type substrate 1 opposite to the above-described stacking direction (the lower surface in FIG. 19).

次に、上述した工程によりP側電極73及びn側電極75が形成されたn型基板1を、拡散領域Zc,Zdを延在する方向に二分する面に沿って劈開し、その劈開面が共振器面Ab,Bbとなるバー(図示せず)を形成する。
このバーを、ストライプ状に形成したリッジ61間の中心線を通り上述の工程を経たn型基板1の表面に対して直交する面で分断することによって、第2実施例の半導体レーザ素子100を得る。
Next, the n-type substrate 1 on which the P-side electrode 73 and the n-side electrode 75 are formed by the above-described process is cleaved along a plane that bisects the diffusion regions Zc and Zd, and the cleavage plane is Bars (not shown) that form the resonator surfaces Ab and Bb are formed.
The bar is cut at a plane that passes through the center line between the ridges 61 formed in a stripe shape and is orthogonal to the surface of the n-type substrate 1 that has been subjected to the above-described steps, whereby the semiconductor laser device 100 of the second embodiment is formed. obtain.

この半導体レーザ素子100に、p側電極73側からn側電極75側に向かって電流を注入する。この注入される電流が発振しきい値以上になったとき、リッジ61の下部に対応した活性層4でレーザ発振が起こり、レーザ光が活性層4の共振器面Ab,Bbの一方の面Abから出射される。   A current is injected into the semiconductor laser element 100 from the p-side electrode 73 side toward the n-side electrode 75 side. When this injected current exceeds the oscillation threshold value, laser oscillation occurs in the active layer 4 corresponding to the lower portion of the ridge 61, and the laser light is emitted from one of the resonator surfaces Ab and Bb of the active layer 4. It is emitted from.

半導体レーザ素子100において、エッチングマスク層69は絶縁膜として機能するので、p側電極73に注入された電流はリッジ61に集中的に流れるため、リッジ61の下部に対応した活性層4でレーザ発振を効率的に起こすことができる。従って、半導体レーザ素子100は、高出力のレーザ光を出射することができる。   In the semiconductor laser device 100, since the etching mask layer 69 functions as an insulating film, the current injected into the p-side electrode 73 flows intensively in the ridge 61, so that the active layer 4 corresponding to the lower portion of the ridge 61 performs laser oscillation. Can occur efficiently. Therefore, the semiconductor laser element 100 can emit a high-power laser beam.

また、エッチングマスク層18は、絶縁膜として機能する他に、B7工程ではエッチングマスクとして機能し、B9工程では拡散マスクとして機能するので、新たに拡散マスクや絶縁膜を作製する必要がないため、製造工程の簡略化が図れる。   In addition to functioning as an insulating film, the etching mask layer 18 functions as an etching mask in the B7 process and functions as a diffusion mask in the B9 process, so that it is not necessary to newly form a diffusion mask or an insulating film. The manufacturing process can be simplified.

本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。   The embodiment of the present invention is not limited to the configuration and procedure described above, and it goes without saying that modifications may be made without departing from the scope of the present invention.

例えば、第1実施例では、拡散源層20を形成し、この拡散源層20から不純物となるZnを拡散させて不純物拡散領域Za,Zbを形成したが、これに限定されるものではなく、Zn等の不純物をイオン注入し、このイオン注入された不純物をアニールにより拡散させることによって、不純物拡散領域Za,Zbを形成してもよい。
同様に、第2実施例では、拡散源層71を形成し、この拡散源層71から不純物となるZnを拡散させて不純物拡散領域Zc,Zdを形成したが、これに限定されるものではなく、Zn等の不純物をイオン注入し、このイオン注入された不純物をアニールにより拡散させることによって、不純物拡散領域Zc,Zdを形成してもよい。
For example, in the first embodiment, the diffusion source layer 20 is formed, and the impurity diffusion regions Za and Zb are formed by diffusing Zn as an impurity from the diffusion source layer 20. However, the present invention is not limited to this. Impurity diffusion regions Za and Zb may be formed by implanting impurities such as Zn and diffusing the implanted impurities by annealing.
Similarly, in the second embodiment, the diffusion source layer 71 is formed, and the impurity diffusion regions Zc and Zd are formed by diffusing Zn as an impurity from the diffusion source layer 71. However, the present invention is not limited to this. The impurity diffusion regions Zc and Zd may be formed by ion-implanting impurities such as Zn and diffusing the ion-implanted impurities by annealing.

また、第2実施例では、リッジ61を第2のp型クラッド層7からなる構成としたがこれに限定されるものではない。
例えば、リッジ61を、第1実施例のリッジ14と同様に、第2のp型クラッド層7と、この第2のp型クラッド層7上に積層されたp型コンタクト層8からなる積層構造としてもよい。この場合、B7工程において、共振器面Ab,Bbとなる面近傍の範囲に対応するp型コンタクト層67をアンモニア過酸化水素水系のエッチング液でエッチングする際に、このエッチング液で共振器面Ab,Bbとなる面近傍の範囲に対応するp型コンタクト層8をエッチングすることができる。
In the second embodiment, the ridge 61 is composed of the second p-type cladding layer 7, but the present invention is not limited to this.
For example, the ridge 61 has a laminated structure including the second p-type cladding layer 7 and the p-type contact layer 8 laminated on the second p-type cladding layer 7 in the same manner as the ridge 14 of the first embodiment. It is good. In this case, in the step B7, when the p-type contact layer 67 corresponding to the range in the vicinity of the surfaces to be the resonator surfaces Ab and Bb is etched with the ammonia hydrogen peroxide solution, the resonator surface Ab is etched with this etching solution. , Bb, the p-type contact layer 8 corresponding to the range in the vicinity of the surface can be etched.

また、第1実施例及び第2実施例におけるn型の各層をそれぞれp型とし、p型の各層をそれぞれn型としてもよく、第1実施例及び第2実施例と同様の効果を得ることができる。   In addition, each of the n-type layers in the first and second embodiments may be p-type and each of the p-type layers may be n-type, and the same effect as in the first and second embodiments can be obtained. Can do.

本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA1工程を説明するための斜視図である。It is a perspective view for demonstrating the A1 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA2工程を説明するための斜視図である。It is a perspective view for demonstrating the A2 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA3工程を説明するための斜視図である。It is a perspective view for demonstrating the A3 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA4工程を説明するための斜視図である。It is a perspective view for demonstrating the A4 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA5工程を説明するための斜視図である。It is a perspective view for demonstrating the A5 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA6工程を説明するための斜視図である。It is a perspective view for demonstrating the A6 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA7工程を説明するための斜視図である。It is a perspective view for demonstrating the A7 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第1実施例におけるA8工程を説明するための斜視図である。It is a perspective view for demonstrating the A8 process in 1st Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB1工程を説明するための斜視図である。It is a perspective view for demonstrating the B1 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB2工程を説明するための斜視図である。It is a perspective view for demonstrating the B2 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB3工程を説明するための斜視図である。It is a perspective view for demonstrating the B3 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB4工程を説明するための斜視図である。It is a perspective view for demonstrating the B4 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB5工程を説明するための斜視図である。It is a perspective view for demonstrating the B5 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB6工程を説明するための斜視図である。It is a perspective view for demonstrating the B6 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB7工程を説明するための斜視図である。It is a perspective view for demonstrating the B7 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB8工程を説明するための斜視図である。It is a perspective view for demonstrating the B8 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB9工程を説明するための斜視図である。It is a perspective view for demonstrating the B9 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB10工程を説明するための斜視図である。It is a perspective view for demonstrating the B10 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method. 本発明の半導体レーザ素子及びその製造方法の第2実施例におけるB11工程を説明するための斜視図である。It is a perspective view for demonstrating the B11 process in 2nd Example of the semiconductor laser element of this invention, and its manufacturing method.

符号の説明Explanation of symbols

1 基板、 3,5,7 クラッド層、 4 活性層、 6 エッチングストップ層、 8,67 コンタクト層、 10,16 SiO膜、 12,69 エッチングマスク層、 14,61 リッジ、 18 エッチングマスク層、 20,71 拡散源層、 22,24,73,75 電極、 50,100 半導体レーザ素子、 63 半導体膜、 65 電流狭窄層、 Aa,Ba,Ab,Bb 共振器面、 Za,Zb,Zc,Zd 不純物拡散領域 1 substrate, 3, 5, 7 cladding layer, 4 active layer, 6 etching stop layer, 8, 67 contact layer, 10, 16 SiO 2 film, 12, 69 etching mask layer, 14, 61 ridge, 18 etching mask layer, 20, 71 diffusion source layer, 22, 24, 73, 75 electrode, 50, 100 semiconductor laser element, 63 semiconductor film, 65 current confinement layer, Aa, Ba, Ab, Bb resonator face, Za, Zb, Zc, Zd Impurity diffusion region

Claims (4)

互いに平行な一対の共振器面と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域とを有する端面出射型の半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、
第1導電型の半導体基板上に、少なくとも、第1導電型の第1クラッド層,活性層,第2導電型の第2クラッド層,第2導電型のエッチングストップ層,第2導電型の第3クラッド層,及び第2導電型のコンタクト層を順次積層する積層工程と、
前記第3クラッド層及び前記コンタクト層を選択的にエッチングすることにより、所定の間隔を有する略平行なストライプ状の第2導電型のリッジを形成するリッジ形成工程と、
前記リッジ及び前記エッチングストップ層上に、前記リッジが延在する方向に対して略直交する方向に延在するように、所定の間隔を有する略平行なストライプ状の絶縁層を形成する絶縁層形成工程と、
前記絶縁層をエッチングマスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ形成工程で残した前記コンタクト層を選択的にエッチングするコンタクト層除去工程と、
前記絶縁層を不純物拡散マスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ側から積層方向とは反対方向に不純物を選択的に拡散させ、前記不純物が拡散された領域を前記不純物拡散領域とする拡散工程と、
前記リッジ上の前記絶縁層を除去する除去工程と、
を有することを特徴とする半導体レーザ素子の製造方法。
In a method of manufacturing a semiconductor laser device for manufacturing an edge emitting semiconductor laser device having a pair of resonator surfaces parallel to each other and an impurity diffusion region formed in the vicinity of each resonator surface,
On the first conductivity type semiconductor substrate, at least a first conductivity type first cladding layer, an active layer, a second conductivity type second cladding layer, a second conductivity type etching stop layer, and a second conductivity type second cladding layer. A laminating step of sequentially laminating three clad layers and a second conductivity type contact layer;
A ridge forming step of forming a substantially parallel stripe-shaped second conductivity type ridge having a predetermined interval by selectively etching the third cladding layer and the contact layer;
Forming an insulating layer on the ridge and the etching stop layer to form a substantially parallel stripe-shaped insulating layer having a predetermined interval so as to extend in a direction substantially perpendicular to a direction in which the ridge extends. Process,
A contact layer removing step of selectively etching the contact layer left in the ridge forming step, leaving the range where the insulating layer is formed, using the insulating layer as an etching mask;
Using the insulating layer as an impurity diffusion mask, leaving an area where the insulating layer is formed, and selectively diffusing impurities from the ridge side in a direction opposite to the stacking direction, A diffusion step to be an impurity diffusion region;
A removing step of removing the insulating layer on the ridge;
A method for manufacturing a semiconductor laser device, comprising:
互いに平行な一対の共振器面と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域とを有する端面出射型の半導体レーザ素子において、
第1導電型の半導体基板と、
該半導体基板上に積層された第1導電型の第1クラッド層と、
該第1クラッド層上に積層された活性層と、
該活性層上に積層された第2導電型の第2クラッド層と、
該第2クラッド層上に前記各共振器面に直交する方向に延在するように形成された第2導電型のリッジと、
前記第2クラッド層上に前記リッジが形成された範囲と前記各共振器面及び面近傍の範囲とを残して形成された絶縁層と、
を有すると共に、
前記リッジは、第2導電型の第3クラッド層と、該第3クラッド層上に前記各共振器面及び面近傍の範囲を残して形成された第2導電型のコンタクト層とを有し、
前記第1クラッド層,前記活性層,前記第2クラッド層,及び前記第3クラッド層は、前記各共振器面及び面近傍の範囲に前記不純物拡散領域を有することを特徴とする半導体レーザ素子。
In an edge-emitting semiconductor laser device having a pair of resonator surfaces parallel to each other and an impurity diffusion region formed in the vicinity of each resonator surface,
A first conductivity type semiconductor substrate;
A first conductivity type first clad layer laminated on the semiconductor substrate;
An active layer laminated on the first cladding layer;
A second conductivity type second clad layer laminated on the active layer;
A ridge of a second conductivity type formed on the second cladding layer so as to extend in a direction perpendicular to each of the resonator surfaces;
An insulating layer formed on the second cladding layer, leaving the area where the ridge is formed and the area near each resonator surface and the surface;
And having
The ridge includes a second conductivity type third clad layer, and a second conductivity type contact layer formed on the third clad layer leaving the surface of each resonator and the vicinity of the surface,
2. The semiconductor laser device according to claim 1, wherein the first cladding layer, the active layer, the second cladding layer, and the third cladding layer have the impurity diffusion regions in the resonator surfaces and in the vicinity of the surfaces.
互いに平行な一対の共振器面と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域とを有する端面出射型の半導体レーザ素子を製造するための半導体レーザ素子の製造方法において、
第1導電型の半導体基板上に、少なくとも、第1導電型の第1クラッド層,活性層,及び第2導電型の第2クラッド層を順次積層する積層工程と、
前記第2クラッド層上に、所定の間隔を有する略平行なストライプ状の第2導電型のリッジを形成するリッジ形成工程と、
前記第2クラッド層上に、前記リッジの段差を埋めるように第1導電型の電流狭窄層を形成する電流狭窄層形成工程と、
前記電流狭窄層及び前記リッジ上に、第2導電型のコンタクト層を形成するコンタクト層形成工程と、
前記コンタクト層上に、前記リッジが延在する方向に対して略直交する方向に延在するように、所定の間隔を有する略平行なストライプ状の絶縁層を形成する絶縁層形成工程と、
前記絶縁層をエッチングマスクとし、前記絶縁層が形成されている範囲を残して、前記コンタクト層を選択的にエッチングするコンタクト層除去工程と、
前記絶縁層を不純物拡散マスクとし、前記絶縁層が形成されている範囲を残して、前記リッジ側から積層方向とは反対方向に前記第1クラッド層の途中まで不純物を選択的に拡散させ、前記不純物が拡散された領域を前記不純物拡散領域とする拡散工程と、
前記リッジ上の前記絶縁層を除去する除去工程と、
を有することを特徴とする半導体レーザ素子の製造方法。
In a method of manufacturing a semiconductor laser device for manufacturing an edge emitting semiconductor laser device having a pair of resonator surfaces parallel to each other and an impurity diffusion region formed in the vicinity of each resonator surface,
A stacking step of sequentially stacking at least a first conductivity type first cladding layer, an active layer, and a second conductivity type second cladding layer on a first conductivity type semiconductor substrate;
A ridge forming step of forming a substantially parallel stripe-shaped second conductivity type ridge having a predetermined interval on the second cladding layer;
Forming a current confinement layer of the first conductivity type on the second cladding layer so as to fill the step of the ridge;
A contact layer forming step of forming a second conductivity type contact layer on the current confinement layer and the ridge;
An insulating layer forming step of forming a substantially parallel stripe-shaped insulating layer having a predetermined interval on the contact layer so as to extend in a direction substantially orthogonal to a direction in which the ridge extends;
A contact layer removing step of selectively etching the contact layer while leaving the range where the insulating layer is formed using the insulating layer as an etching mask;
Using the insulating layer as an impurity diffusion mask, leaving an area where the insulating layer is formed, selectively diffusing impurities from the ridge side to the middle of the first cladding layer in the direction opposite to the stacking direction, A diffusion step in which a region in which impurities are diffused is the impurity diffusion region;
A removing step of removing the insulating layer on the ridge;
A method for manufacturing a semiconductor laser device, comprising:
互いに平行な一対の共振器面と、該各共振器面近傍部にそれぞれ形成された不純物拡散領域とを有する端面出射型の半導体レーザ素子において、
第1導電型の半導体基板と、
該半導体基板上に積層された第1導電型の第1クラッド層と、
該第1クラッド層上に積層された活性層と、
該活性層上に積層された第2導電型の第2クラッド層と、
該第2クラッド層上に前記各共振器面に直交する方向に延在するように形成された第2導電型のリッジと、
前記第2クラッド層上に前記リッジの段差を埋めるように形成された第1導電型の電流狭窄層と、
該電流狭窄層及び前記リッジ上に前記各共振器面及び面近傍の範囲を残して形成された第2導電型のコンタクト層と、
該コンタクト層上に前記リッジが形成された範囲を残して形成された絶縁層と、
を有すると共に、
前記第1クラッド層,前記活性層,前記第2クラッド層,前記リッジ,及び前記電流狭窄層は、前記各共振器面及び面近傍の範囲に前記不純物拡散領域を有することを特徴とする半導体レーザ素子。
In an edge-emitting semiconductor laser device having a pair of resonator surfaces parallel to each other and an impurity diffusion region formed in the vicinity of each resonator surface,
A first conductivity type semiconductor substrate;
A first conductivity type first clad layer laminated on the semiconductor substrate;
An active layer laminated on the first cladding layer;
A second conductivity type second clad layer laminated on the active layer;
A ridge of a second conductivity type formed on the second cladding layer so as to extend in a direction perpendicular to each of the resonator surfaces;
A current confinement layer of a first conductivity type formed on the second cladding layer so as to fill the step of the ridge;
A contact layer of a second conductivity type formed on the current confinement layer and the ridge, leaving the surface of each resonator and the vicinity of the surface;
An insulating layer formed on the contact layer leaving the range where the ridge is formed;
And having
The semiconductor laser characterized in that the first cladding layer, the active layer, the second cladding layer, the ridge, and the current confinement layer have the impurity diffusion regions in each resonator surface and in the vicinity of the surface. element.
JP2006088496A 2006-03-28 2006-03-28 Semiconductor laser element and manufacturing method thereof Withdrawn JP2007266255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088496A JP2007266255A (en) 2006-03-28 2006-03-28 Semiconductor laser element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088496A JP2007266255A (en) 2006-03-28 2006-03-28 Semiconductor laser element and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007266255A true JP2007266255A (en) 2007-10-11

Family

ID=38638960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088496A Withdrawn JP2007266255A (en) 2006-03-28 2006-03-28 Semiconductor laser element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007266255A (en)

Similar Documents

Publication Publication Date Title
JP2011101039A (en) Nitride semiconductor laser device
JP5247444B2 (en) Semiconductor laser device
JPH10200190A (en) Semiconductor laser and fabrication thereof
JP4295776B2 (en) Semiconductor laser device and manufacturing method thereof
JP4534435B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2004281826A (en) Semiconductor laser device and light pickup device using the same
JP2004119817A (en) Semiconductor laser element and its manufacturing method
JP4155664B2 (en) Semiconductor laser device
JP2005216990A (en) Nitride semiconductor laser device
JP3763708B2 (en) Manufacturing method of semiconductor laser
JP2009076665A (en) Semiconductor laser apparatus and method for manufacturing same
JP2007266255A (en) Semiconductor laser element and manufacturing method thereof
JP4249920B2 (en) End face window type semiconductor laser device and manufacturing method thereof
JP2000151024A (en) Semiconductor light-emitting element
JP2006303211A (en) Manufacturing method of semiconductor laser element
JP3943489B2 (en) Semiconductor laser device and manufacturing method thereof
JP2008022043A (en) Method of manufacturing semiconductor laser device
JP2010056331A (en) Semiconductor laser device and method for manufacturing the same
JP2000208872A (en) Semiconductor element and its manufacture
JP2006319120A (en) Semiconductor laser and manufacturing method thereof
JP2009111058A (en) Method of manufacturing semiconductor laser element
JP2007012851A (en) Method of manufacturing semiconductor laser device
US20060083279A1 (en) Semiconductor laser
JP2008311472A (en) Semiconductor laser element
JP3740055B2 (en) Semiconductor laser element

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080930

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091117