JP2007266236A - Manufacturing method of substrate for electro-optical device, and manufacturing method of electro-optical device - Google Patents

Manufacturing method of substrate for electro-optical device, and manufacturing method of electro-optical device Download PDF

Info

Publication number
JP2007266236A
JP2007266236A JP2006088290A JP2006088290A JP2007266236A JP 2007266236 A JP2007266236 A JP 2007266236A JP 2006088290 A JP2006088290 A JP 2006088290A JP 2006088290 A JP2006088290 A JP 2006088290A JP 2007266236 A JP2007266236 A JP 2007266236A
Authority
JP
Japan
Prior art keywords
substrate
electro
insulating layer
optical device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006088290A
Other languages
Japanese (ja)
Other versions
JP5070724B2 (en
Inventor
Tsutomu Miyamoto
勉 宮本
Koichi Saito
功一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006088290A priority Critical patent/JP5070724B2/en
Publication of JP2007266236A publication Critical patent/JP2007266236A/en
Application granted granted Critical
Publication of JP5070724B2 publication Critical patent/JP5070724B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a substrate for an electro-optical device with which an electro-optical device can be easily manufactured even if the number of pixels increases due to higher resolution of the electro-optical device, by processing an insulating layer in a short time with a simple device to form an opening; and to provide a manufacturing method of the electro-optical device. <P>SOLUTION: In the manufacturing method of the substrate for the electro-optical device; a source electrode 14, a drain electrode 16, and an organic semiconductor layer 18 are formed on a substrate 12. A gate insulating film 20 is formed for covering the source electrode 14, the drain electrode 16, and the organic semiconductor layer 18. A gate electrode 22 is formed on the gate insulating layer 20. An interlayer insulating layer 24 for covering the gate insulating layer 20 and the gate electrode 22 is formed. The opening piercing at least the interlayer insulating layer 24 and the gate insulating layer 20 and allowing one part of the drain electrode 16 to expose is formed using a mechanical stress. A pixel electrode 28 electrically connected to the drain electrode 16 through the opening is formed on the interlayer insulating layer 24. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気光学装置用基板の製造方法及び電気光学装置の製造方法に関する。   The present invention relates to a method for manufacturing a substrate for an electro-optical device and a method for manufacturing an electro-optical device.

アクティブマトリックス素子として有機半導体を用いる電気光学装置において、インク
ジェット法によりパターニングを行う場合、アクティブマトリックス素子のサイズを微細
化することが困難であるため、画素電極の面積が小さくなり開口率が低下する。
In an electro-optical device using an organic semiconductor as an active matrix element, when patterning is performed by an inkjet method, it is difficult to reduce the size of the active matrix element, so that the area of the pixel electrode is reduced and the aperture ratio is reduced.

高解像度で高開口率の電気光学装置を実現する方法として、アクティブマトリックス素
子に接続する画素電極(ドレイン電極と一体)とは別に、絶縁層を挟んで上層にアクティ
ブマトリックス素子を覆うように画素電極を設け、2つの画素電極で1つの画素を構成す
ることにより画素電極全体の面積を大きくする方法が提案されている(例えば、特許文献
1参照)。
As a method for realizing a high-resolution, high-aperture-ratio electro-optical device, apart from the pixel electrode connected to the active matrix element (integrated with the drain electrode), the pixel electrode is formed so as to cover the active matrix element with the insulating layer interposed therebetween. There is proposed a method of increasing the area of the entire pixel electrode by forming one pixel with two pixel electrodes (see, for example, Patent Document 1).

また、高開口率の電気光学装置を実現する別の方法として、アクティブマトリックス素
子の上層の画素電極を、下層のアクティブマトリックス素子との間の絶縁層に設けた開口
部を介して、アクティブマトリックス素子に電気的に接続する方法が提案されている。こ
の方法では、エッチング、レーザ光照射等の方法により絶縁層を加工し、開口部を形成し
ている(例えば、特許文献2参照)。
As another method for realizing an electro-optical device having a high aperture ratio, an active matrix element is formed through an opening provided in an insulating layer between an upper layer pixel electrode of the active matrix element and an active matrix element below. There has been proposed a method of electrically connecting to the cable. In this method, the insulating layer is processed by a method such as etching or laser light irradiation to form an opening (see, for example, Patent Document 2).

特開2005−202194号公報JP 2005-202194 A 特開2004−4714号公報JP 2004-4714 A

しかしながら、エッチングによる加工は複数の工程を必要とし、レーザ光照射による加
工は高価な加工装置を必要とする。電気光学装置が高解像度化し画素数が増加すると、画
素数に対応して開口部の数も増加するため、単純な工程で早く絶縁層の加工を行うことが
求められる。
However, processing by etching requires a plurality of steps, and processing by laser light irradiation requires an expensive processing device. When the resolution of the electro-optical device is increased and the number of pixels increases, the number of openings increases corresponding to the number of pixels. Therefore, it is required to process the insulating layer quickly with a simple process.

本発明の目的は、簡易な装置により短時間で絶縁層を加工し開口部を形成することによ
り、電気光学装置が高解像度化し画素数が増加しても容易に製造することができる電気光
学装置用基板の製造方法及び電気光学装置の製造方法を提供することにある。
An object of the present invention is to process an insulating layer in a short time and form an opening with a simple device, so that the electro-optical device can be easily manufactured even when the resolution of the electro-optical device is increased and the number of pixels is increased. Another object of the present invention is to provide a method for manufacturing a substrate and a method for manufacturing an electro-optical device.

(1)本発明に係る電気光学装置用基板の製造方法は、基板上に、ソース電極とドレイ
ン電極と半導体層とを形成する工程と、前記ソース電極と前記ドレイン電極と前記半導体
層とを被覆するゲート絶縁層を形成する工程と、前記ゲート絶縁層上にゲート電極を形成
する工程と、前記ゲート絶縁層と前記ゲート電極とを被覆する層間絶縁層を形成する工程
と、少なくとも前記層間絶縁層と前記ゲート絶縁層とを貫通し、前記ドレイン電極の一部
が露出する開口部を、機械的応力により形成する工程と、及び、前記層間絶縁層上に、前
記開口部を介して前記ドレイン電極と電気的に接続する画素電極を形成する工程と、を含
む。本発明によれば、機械的応力により層間絶縁層とゲート絶縁層とを加工するので、エ
ッチング又はレーザ光照射による加工でなく、単純な工程で加工を行うことができる。し
たがって、簡易な装置により短時間で絶縁層(層間絶縁層とゲート絶縁層)を加工し開口
部を形成することにより、電気光学装置が高解像度化し画素数が増加しても容易に製造す
ることができる。
(1) A method for manufacturing a substrate for an electro-optical device according to the present invention includes: forming a source electrode, a drain electrode, and a semiconductor layer on the substrate; and covering the source electrode, the drain electrode, and the semiconductor layer. Forming a gate insulating layer, forming a gate electrode on the gate insulating layer, forming an interlayer insulating layer covering the gate insulating layer and the gate electrode, and at least the interlayer insulating layer Forming an opening through the gate insulating layer and exposing a part of the drain electrode by mechanical stress, and the drain electrode on the interlayer insulating layer via the opening. Forming a pixel electrode that is electrically connected to the substrate. According to the present invention, since the interlayer insulating layer and the gate insulating layer are processed by mechanical stress, the processing can be performed by a simple process, not by etching or laser light irradiation. Therefore, by processing the insulating layer (interlayer insulating layer and gate insulating layer) in a short time with a simple device and forming the opening, the electro-optical device can be easily manufactured even if the resolution is increased and the number of pixels is increased. Can do.

(2)この電気光学装置用基板の製造方法において、前記機械的応力は、ポンチとダイ
プレートを用いたプレスであってもよい。
(2) In this method for manufacturing a substrate for an electro-optical device, the mechanical stress may be a press using a punch and a die plate.

(3)この電気光学装置用基板の製造方法において、前記ポンチの先端部は先細るよう
にテーパが付されていてもよい。
(3) In this method for manufacturing a substrate for an electro-optical device, the tip of the punch may be tapered.

(4)この電気光学装置用基板の製造方法において、前記ポンチの先端の断面は角を有
する形状であってもよい。
(4) In this method for manufacturing a substrate for an electro-optical device, the cross-section at the tip of the punch may have a corner shape.

(5)この電気光学装置用基板の製造方法において、前記機械的応力は、スクレーパを
用いた掻取りであってもよい。
(5) In this method for manufacturing a substrate for an electro-optical device, the mechanical stress may be scraping using a scraper.

(6)この電気光学装置用基板の製造方法において、前記開口部は前記基板を貫通しな
いように形成されていてもよい。
(6) In this method for manufacturing a substrate for an electro-optical device, the opening may be formed so as not to penetrate the substrate.

(7)この電気光学装置用基板の製造方法において、前記開口部は前記ドレイン電極を
貫通しないように形成されていてもよい。
(7) In this method for manufacturing a substrate for an electro-optical device, the opening may be formed so as not to penetrate the drain electrode.

(8)本発明に係る電気光学装置の製造方法は、上記電気光学装置用基板の製造方法を
含む。
(8) An electro-optical device manufacturing method according to the present invention includes the above-described electro-optical device substrate manufacturing method.

以下に、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る電気光学装置用基板を示す概略平面図である
。図2は、図1のII−II線における断面を示す図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic plan view showing an electro-optical device substrate according to a first embodiment of the present invention. 2 is a view showing a cross section taken along line II-II in FIG.

本実施の形態に係る電気光学装置用基板10は、図1及び図2に示すように、基板12
(図2参照)と、ソース電極14と、ドレイン電極16と、半導体層としての有機半導体
層18と、ゲート絶縁層20(図2参照)と、ゲート電極22と、層間絶縁層24と、開
口部としてのビアホール26と、画素電極28と、を含んでいる。まず、本実施の形態に
係る電気光学装置用基板10の各構成要素について説明する。
The electro-optical device substrate 10 according to the present exemplary embodiment includes a substrate 12 as shown in FIGS.
(See FIG. 2), source electrode 14, drain electrode 16, organic semiconductor layer 18 as a semiconductor layer, gate insulating layer 20 (see FIG. 2), gate electrode 22, interlayer insulating layer 24, and opening A via hole 26 as a part and a pixel electrode 28 are included. First, each component of the electro-optical device substrate 10 according to the present embodiment will be described.

基板12の材料は、例えば、ガラス又はプラスチックである。   The material of the substrate 12 is, for example, glass or plastic.

ソース電極14とドレイン電極16とは、図2に示すように、基板12上に、所定間隔
離して形成されている。ソース電極14とドレイン電極16との材料は、例えば、Auで
ある。
As shown in FIG. 2, the source electrode 14 and the drain electrode 16 are formed on the substrate 12 so as to be separated from each other by a predetermined distance. The material of the source electrode 14 and the drain electrode 16 is, for example, Au.

有機半導体層18は、ソース電極14の上面の一部と、ソース電極14とドレイン電極
16との間の基板12の上面と、ドレイン電極16の上面の一部とに渡って形成されてい
る。有機半導体層18の材料は、低分子系有機半導体材料、及び、ポリマー有機半導体材
料のいずれも選択することができる。有機半導体層18の材料は、例えば、F8T2(フ
ルオレン−ビチオフェン共重合体)である。
The organic semiconductor layer 18 is formed across a part of the upper surface of the source electrode 14, the upper surface of the substrate 12 between the source electrode 14 and the drain electrode 16, and a part of the upper surface of the drain electrode 16. As the material of the organic semiconductor layer 18, either a low molecular organic semiconductor material or a polymer organic semiconductor material can be selected. The material of the organic semiconductor layer 18 is, for example, F8T2 (fluorene-bithiophene copolymer).

ゲート絶縁層20は、基板12とソース電極14とドレイン電極16と有機半導体層1
8とを被覆するように形成されている。ゲート絶縁層20の材料は、公知の絶縁体材料で
あれば種類は特に限定されない。
The gate insulating layer 20 includes the substrate 12, the source electrode 14, the drain electrode 16, and the organic semiconductor layer 1.
8 is formed so as to cover 8. The material of the gate insulating layer 20 is not particularly limited as long as it is a known insulator material.

ゲート電極22は、ゲート絶縁層20上の有機半導体層18にオーバーラップする領域
内に形成されている。ゲート電極22の材料は、例えば、Agである。
The gate electrode 22 is formed in a region overlapping the organic semiconductor layer 18 on the gate insulating layer 20. The material of the gate electrode 22 is, for example, Ag.

層間絶縁層24は、ゲート絶縁層20とゲート電極22とを被覆するように形成されて
いる。層間絶縁層24の材料は、公知の絶縁体材料であれば種類は特に限定されない。
The interlayer insulating layer 24 is formed so as to cover the gate insulating layer 20 and the gate electrode 22. The material of the interlayer insulating layer 24 is not particularly limited as long as it is a known insulator material.

ビアホール26は、少なくとも層間絶縁層24とゲート絶縁層20とを貫通し、ドレイ
ン電極16の一部が露出するように形成されている。ビアホール26は、例えば、層間絶
縁層24とゲート絶縁層20とドレイン電極16と基板12とを貫通し、ドレイン電極1
6の断面が露出するように形成されている。ビアホール26は、基板12を貫通していな
くてもよい。また、ビアホール26は、ドレイン電極16を貫通していなくてもよい。ビ
アホール26は、層間絶縁層24側から基板12側に向かって先細るように形成されてい
てもよい。
The via hole 26 is formed so as to penetrate at least the interlayer insulating layer 24 and the gate insulating layer 20 and to expose a part of the drain electrode 16. For example, the via hole 26 penetrates the interlayer insulating layer 24, the gate insulating layer 20, the drain electrode 16, and the substrate 12, and the drain electrode 1.
6 is formed so that the cross section of 6 is exposed. The via hole 26 may not penetrate the substrate 12. Further, the via hole 26 may not penetrate the drain electrode 16. The via hole 26 may be formed to taper from the interlayer insulating layer 24 side toward the substrate 12 side.

画素電極28は、層間絶縁層24上の、少なくともソース電極14とドレイン電極16
と有機半導体層18とゲート電極22とにオーバーラップする領域に、ビアホール26を
介してドレイン電極16に電気的に接続するように形成されている。画素電極28は、例
えば、ビアホール26を充填するように形成されている。画素電極28の材料は、例えば
、Agである。
The pixel electrode 28 includes at least the source electrode 14 and the drain electrode 16 on the interlayer insulating layer 24.
In the region overlapping with the organic semiconductor layer 18 and the gate electrode 22, the drain electrode 16 is electrically connected via the via hole 26. The pixel electrode 28 is formed to fill the via hole 26, for example. The material of the pixel electrode 28 is, for example, Ag.

ソース電極14とドレイン電極16と有機半導体層18とゲート絶縁層20とゲート電
極22とは、有機トランジスタ30を構成している。有機トランジスタ30は、基板12
上に、例えば、マトリックス状に配列されている(図1参照)。有機トランジスタ30は
、画素電極28を制御するスイッチング素子としての機能を有している。
The source electrode 14, the drain electrode 16, the organic semiconductor layer 18, the gate insulating layer 20, and the gate electrode 22 constitute an organic transistor 30. The organic transistor 30 is formed on the substrate 12
For example, they are arranged in a matrix (see FIG. 1). The organic transistor 30 has a function as a switching element that controls the pixel electrode 28.

次に、本実施の形態に係る電気光学装置用基板の製造方法について、図面を参照して説
明する。図3、図4、及び図5は、第1の実施の形態に係る電気光学装置用基板の製造方
法を説明する図である。
Next, a method for manufacturing the electro-optical device substrate according to the present embodiment will be described with reference to the drawings. 3, 4, and 5 are views for explaining a method of manufacturing the electro-optical device substrate according to the first embodiment.

本実施の形態に係る電気光学装置用基板10の製造方法は、まず、図3(A)に示すよ
うに、基板12を用意し、基板12上にソース電極14とドレイン電極16と有機半導体
層18とを形成する。詳細には、先に、基板12上にソース電極14とドレイン電極16
とを形成する。ソース電極14とドレイン電極16とを形成する方法は、公知の電極形成
方法を適用する。次に、基板12とソース電極14とドレイン電極16との上面に有機半
導体層18を形成する。有機半導体層18を形成する方法は、例えば、液滴吐出法を適用
する。
In the method of manufacturing the electro-optical device substrate 10 according to the present embodiment, first, as shown in FIG. 3A, a substrate 12 is prepared, and a source electrode 14, a drain electrode 16, and an organic semiconductor layer are formed on the substrate 12. 18. Specifically, first, the source electrode 14 and the drain electrode 16 are formed on the substrate 12.
And form. As a method of forming the source electrode 14 and the drain electrode 16, a known electrode forming method is applied. Next, the organic semiconductor layer 18 is formed on the top surfaces of the substrate 12, the source electrode 14, and the drain electrode 16. As a method for forming the organic semiconductor layer 18, for example, a droplet discharge method is applied.

次に、図3(B)に示すように、ソース電極14とドレイン電極16と有機半導体層1
8とを被覆するゲート絶縁層20を形成する。ゲート絶縁層20を形成する方法は、例え
ば、スピンコート法を適用する。
Next, as shown in FIG. 3B, the source electrode 14, the drain electrode 16, and the organic semiconductor layer 1
8 is formed. As a method for forming the gate insulating layer 20, for example, a spin coating method is applied.

次に、図3(C)に示すように、ゲート絶縁層20上にゲート電極22を形成する。ゲ
ート電極22を形成する方法は、例えば、液滴吐出法を適用する。
Next, as illustrated in FIG. 3C, the gate electrode 22 is formed over the gate insulating layer 20. As a method for forming the gate electrode 22, for example, a droplet discharge method is applied.

次に、図3(D)に示すように、ゲート絶縁層20とゲート電極22とを被覆する層間
絶縁層24を形成する。層間絶縁層24を形成する方法は、例えば、蒸着法を適用する。
Next, as illustrated in FIG. 3D, an interlayer insulating layer 24 that covers the gate insulating layer 20 and the gate electrode 22 is formed. As a method of forming the interlayer insulating layer 24, for example, a vapor deposition method is applied.

次に、図4に示すように、少なくとも層間絶縁層24とゲート絶縁層20とを貫通し、
ドレイン電極16の一部が露出するビアホール26を、機械的応力により形成する。本実
施の形態では、機械的応力は、例えば、ポンチとダイプレートを用いたプレスである。図
4(A)に示すように、ポンチ40は、例えば、先端部がストレートな形状である。ポン
チ40は、例えば、先端部の断面が円形である。ポンチの先端の断面が円形であると、プ
レス部に加わる機械的応力はポンチの先端の全周に渡って均一となる。ダイプレート50
は、例えば、支持面に凹部52を有している。ダイプレート50で基板12の下面を支持
し、ポンチ40で層間絶縁層24の上面側から基板12側の方向にプレスする。このとき
、ドレイン電極16の上面に有機半導体層18が形成されていない領域が凹部52にオー
バーラップするようにダイプレート50を配置する。層間絶縁層24の凹部52にオーバ
ーラップする領域にポンチ40を押し当てて、ポンチ40の先端が、少なくとも層間絶縁
層24とゲート絶縁層20とを貫通するまでプレスする。
Next, as shown in FIG. 4, at least through the interlayer insulating layer 24 and the gate insulating layer 20,
A via hole 26 from which a part of the drain electrode 16 is exposed is formed by mechanical stress. In the present embodiment, the mechanical stress is, for example, a press using a punch and a die plate. As shown in FIG. 4A, the punch 40 has, for example, a shape with a straight tip. For example, the punch 40 has a circular cross section at the tip. When the cross-section of the tip of the punch is circular, the mechanical stress applied to the press portion is uniform over the entire circumference of the punch tip. Die plate 50
For example, the support surface has a recess 52. The lower surface of the substrate 12 is supported by the die plate 50, and the punch 40 is pressed from the upper surface side of the interlayer insulating layer 24 toward the substrate 12 side. At this time, the die plate 50 is arranged so that a region where the organic semiconductor layer 18 is not formed on the upper surface of the drain electrode 16 overlaps the recess 52. The punch 40 is pressed against a region overlapping the concave portion 52 of the interlayer insulating layer 24, and is pressed until the tip of the punch 40 penetrates at least the interlayer insulating layer 24 and the gate insulating layer 20.

次に、図4(B)に示すように、層間絶縁層24とゲート絶縁層20とドレイン電極1
6と基板12とを貫通するまでプレスすることにより、層間絶縁層24とゲート絶縁層2
0とドレイン電極16と基板12とを貫通するビアホール26が形成される。ビアホール
26内には、ドレイン電極16の断面が露出する。
Next, as shown in FIG. 4B, the interlayer insulating layer 24, the gate insulating layer 20, and the drain electrode 1
6 and the substrate 12 are pressed until they pass through the interlayer insulating layer 24 and the gate insulating layer 2.
0, the drain electrode 16 and the via hole 26 penetrating the substrate 12 are formed. A cross section of the drain electrode 16 is exposed in the via hole 26.

ポンチの先端部は、図5に示すように、先細るようにテーパが付されていてもよい。図
5(A)に示すように、ポンチ42は先端部に先細るようにテーパが付されている。ポン
チ42とダイプレート50とを組み合わせてプレスすると、ポンチ42が先端に向かって
細くなっているため、図5(B)に示すように、ビアホール32は、層間絶縁層24側か
ら基板12側に向かって先細るように形成される。これにより、ドレイン電極16の断面
は斜面状となり、ビアホール32内に露出するドレイン電極16の断面積を大きくするこ
とができる。
As shown in FIG. 5, the tip of the punch may be tapered so as to taper. As shown in FIG. 5A, the punch 42 is tapered so as to taper at the tip. When the punch 42 and the die plate 50 are pressed in combination, the punch 42 becomes narrower toward the tip, so that the via hole 32 extends from the interlayer insulating layer 24 side to the substrate 12 side as shown in FIG. It is formed to taper toward. As a result, the cross section of the drain electrode 16 is inclined, and the cross sectional area of the drain electrode 16 exposed in the via hole 32 can be increased.

図6は、図4のVI−VI線におけるポンチの先端の断面形状を説明する図である。ポンチ
40の先端の断面は、図6に示すように、角を有する形状であってもよい。ポンチ40の
先端の断面は、例えば、矩形であり、三角形であり、星形である。ポンチ40の先端の断
面が矩形である場合、図6に示すように、角部44が当たる個所と直線部46が当たる個
所とでは、プレス部に加わる機械的応力が不均一となる。これにより、プレスする際、先
端の断面が角部を有するポンチの方が円形のポンチよりもプレス部で部分的な破断を起こ
し易く、プレス部をより容易に貫通することができる。したがって、先端の断面が角部を
有するポンチ40を用いてプレスすることにより、ビアホール26をより容易に形成する
ことができる。
FIG. 6 is a view for explaining the cross-sectional shape of the front end of the punch along the line VI-VI in FIG. 4. The cross section of the tip of the punch 40 may have a corner shape as shown in FIG. The cross-section at the tip of the punch 40 is, for example, a rectangle, a triangle, or a star. When the cross section of the tip of the punch 40 is rectangular, as shown in FIG. 6, the mechanical stress applied to the press portion is nonuniform at the portion where the corner portion 44 abuts and the portion where the straight portion 46 abuts. Thereby, when pressing, a punch having a cross section at the tip is more likely to cause partial breakage in the press portion than a circular punch, and can penetrate the press portion more easily. Therefore, the via hole 26 can be formed more easily by pressing using the punch 40 whose tip section has a corner.

次に、図4(C)に示すように、層間絶縁層24上に、ビアホール26を介してドレイ
ン電極16と電気的に接続する画素電極28を形成する。例えば、ビアホール26を充填
するように画素電極28を形成する。画素電極28を形成する方法は、例えば、液滴吐出
法を適用する。画素電極28を液滴吐出法を適用して形成する場合は、基板12の下面に
フィルム等の裏打39を当ててビアホール26の開口部を塞ぐことにより、画素電極28
の材料が基板12の下面側に流れ出すことを防止してもよい。
Next, as illustrated in FIG. 4C, the pixel electrode 28 that is electrically connected to the drain electrode 16 through the via hole 26 is formed over the interlayer insulating layer 24. For example, the pixel electrode 28 is formed so as to fill the via hole 26. As a method of forming the pixel electrode 28, for example, a droplet discharge method is applied. When the pixel electrode 28 is formed by applying a droplet discharge method, the pixel electrode 28 is closed by applying a backing 39 such as a film to the lower surface of the substrate 12 to close the opening of the via hole 26.
This material may be prevented from flowing out to the lower surface side of the substrate 12.

次に、図2に示すように、裏打39を、画素電極28の材料が乾燥した後、剥離する。
以上により、電気光学装置用基板10を製造することができる。
Next, as shown in FIG. 2, the backing 39 is peeled off after the material of the pixel electrode 28 is dried.
Thus, the electro-optical device substrate 10 can be manufactured.

なお、ビアホール34は、基板12を貫通しないように形成してもよい。図7は、ポン
チとダイプレートとの組み合わせによるプレス方法の変形例を説明する図である。例えば
、図7(A)に示すように、ダイプレート54は支持面に凹部を有していない。ダイプレ
ート54で基板12の下面を支持し、ポンチ40で層間絶縁層24の上面側から基板12
側の方向にプレスする。層間絶縁層24とゲート絶縁層20とドレイン電極16とはプレ
スにより貫通するが、基板12の底面がダイプレート54の上面に支持されているため、
図7(B)に示すように、基板12は貫通しない。これにより、基板12を貫通しないよ
うにビアホール34を形成することができる。ビアホール34の底部には、層間絶縁層2
4とゲート絶縁層20とドレイン電極16とが貫通することにより、押し固められた断片
35が形成される。ビアホール34が基板12を貫通しないことにより、層間絶縁層24
上に画素電極を液滴吐出法を適用して形成する場合に、画素電極の材料が基板12の下面
側に流れ出すことを防止することができる。また、ポンチ40がダイプレート54に直接
接触しないため、ポンチ40の耐用寿命を長くすることができる。
The via hole 34 may be formed so as not to penetrate the substrate 12. FIG. 7 is a diagram for explaining a modification of the pressing method using a combination of a punch and a die plate. For example, as shown in FIG. 7A, the die plate 54 does not have a recess on the support surface. The lower surface of the substrate 12 is supported by the die plate 54, and the substrate 12 is viewed from the upper surface side of the interlayer insulating layer 24 by the punch 40.
Press in the side direction. The interlayer insulating layer 24, the gate insulating layer 20, and the drain electrode 16 penetrate through the press, but the bottom surface of the substrate 12 is supported on the top surface of the die plate 54.
As shown in FIG. 7B, the substrate 12 does not penetrate. Thereby, the via hole 34 can be formed so as not to penetrate the substrate 12. At the bottom of the via hole 34, the interlayer insulating layer 2
4, the gate insulating layer 20, and the drain electrode 16 penetrate therethrough to form a pressed piece 35. Since the via hole 34 does not penetrate the substrate 12, the interlayer insulating layer 24
When the pixel electrode is formed thereon by applying a droplet discharge method, the pixel electrode material can be prevented from flowing out to the lower surface side of the substrate 12. Further, since the punch 40 does not directly contact the die plate 54, the service life of the punch 40 can be extended.

また、ビアホール36は、ドレイン電極16を貫通しないように形成してもよい。図8
は、ポンチとダイプレートとの組み合わせによるプレス方法の変形例を説明する図である
。例えば、図8(A)に示すように、ダイプレート56は、支持面に凹部58を有してい
る。ダイプレート56で基板12の下面を支持し、ポンチ40で層間絶縁層24の上面側
から基板12側にプレスする。プレスにより、層間絶縁層24とゲート絶縁層20とは貫
通するが、基板12の凹部58上の領域が、図8(B)に示すように、凹部58側に窪む
ため、ドレイン電極16も基板12側に窪む。これにより、ドレイン電極16は、基板1
2側に逃げ場ができたため、貫通されない。したがって、ドレイン電極16と基板12と
は貫通しないようにビアホール36を形成することができる。ビアホール36の底部には
、層間絶縁層24とゲート絶縁層20とが分断され、押し固められた断片37が形成され
る。
The via hole 36 may be formed so as not to penetrate the drain electrode 16. FIG.
These are figures explaining the modification of the press method by the combination of a punch and a die plate. For example, as shown in FIG. 8A, the die plate 56 has a recess 58 on the support surface. The lower surface of the substrate 12 is supported by the die plate 56 and pressed from the upper surface side of the interlayer insulating layer 24 to the substrate 12 side by the punch 40. By pressing, the interlayer insulating layer 24 and the gate insulating layer 20 penetrate, but the region on the recess 58 of the substrate 12 is recessed toward the recess 58 as shown in FIG. It is recessed toward the substrate 12 side. Thereby, the drain electrode 16 is formed on the substrate 1.
No escape through the escape side on the 2nd side. Therefore, the via hole 36 can be formed so as not to penetrate the drain electrode 16 and the substrate 12. At the bottom of the via hole 36, the interlayer insulating layer 24 and the gate insulating layer 20 are divided to form a pressed piece 37.

次に、本実施の形態における、ポンチとダイプレートとの組み合わせ以外の変形例につ
いて、図面を参照して説明する。図9は、ドレイン電極上に延性導電材料層を形成する方
法を説明する図である。図9に示すように、ドレイン電極16上に、ドレイン電極16と
電気的に接続する延性導電材料層38を形成し、層間絶縁層24の上面側から延性導電材
料層38にオーバーラップする領域をプレスすることにより、延性導電材料層38の断面
とドレイン電極16の断面とを露出するビアホール32を形成してもよい。延性導電材料
層38の材料は、例えば、金属、金属酸化物の微粒子を含むペースト状の部材である。延
性導電材料層38の材料は、カーボン微粒子等を含む有機接着剤であってもよい。延性導
電材料層38を形成する方法は、液滴吐出法を適用してもよい。また、印刷法を適用して
もよい。さらに、ディスペンサ法を適用してもよい。ドレイン電極16上に延性導電材料
層38が形成されていると、ビアホール32内に露出する導電部の断面積をより大きくす
ることができる。
(第2の実施の形態)
次に、本発明の第2の実施の形態に係る電気光学装置用基板の製造方法について説明す
る。以下、第1の実施の形態との相違点を中心に説明し、共通する事項についてはその説
明を省略する。
Next, modifications of the present embodiment other than the combination of punches and die plates will be described with reference to the drawings. FIG. 9 is a diagram for explaining a method of forming a ductile conductive material layer on the drain electrode. As shown in FIG. 9, a ductile conductive material layer 38 electrically connected to the drain electrode 16 is formed on the drain electrode 16, and a region overlapping the ductile conductive material layer 38 from the upper surface side of the interlayer insulating layer 24 is formed. The via hole 32 exposing the cross section of the ductile conductive material layer 38 and the cross section of the drain electrode 16 may be formed by pressing. The material of the ductile conductive material layer 38 is, for example, a paste-like member containing fine particles of metal or metal oxide. The material of the ductile conductive material layer 38 may be an organic adhesive containing carbon fine particles. As a method of forming the ductile conductive material layer 38, a droplet discharge method may be applied. Further, a printing method may be applied. Furthermore, a dispenser method may be applied. When the ductile conductive material layer 38 is formed on the drain electrode 16, the cross-sectional area of the conductive portion exposed in the via hole 32 can be further increased.
(Second Embodiment)
Next, a method for manufacturing the substrate for an electro-optical device according to the second embodiment of the invention will be described. The following description will focus on differences from the first embodiment, and description of common items will be omitted.

図10は、本発明の第2の実施の形態に係る電気光学装置用基板を示す概略平面図であ
る。図11は、図10のXI-XI線における断面を示す図である。
FIG. 10 is a schematic plan view showing an electro-optical device substrate according to a second embodiment of the present invention. 11 is a diagram showing a cross section taken along line XI-XI in FIG.

本実施の形態に係る電気光学装置用基板60は、図10及び図11に示すように、基板
12(図11参照)と、ソース電極14と、ドレイン電極16と、半導体層としての有機
半導体層18と、ゲート絶縁層20(図11参照)と、ゲート電極22と、層間絶縁層2
4と、開口部としての溝62と、画素電極64と、を含んでいる。まず、本実施の形態に
係る電気光学装置用基板60の各構成要素について説明する。
As shown in FIGS. 10 and 11, the electro-optical device substrate 60 according to the present embodiment includes a substrate 12 (see FIG. 11), a source electrode 14, a drain electrode 16, and an organic semiconductor layer as a semiconductor layer. 18, gate insulating layer 20 (see FIG. 11), gate electrode 22, and interlayer insulating layer 2
4, a groove 62 as an opening, and a pixel electrode 64. First, each component of the electro-optical device substrate 60 according to the present embodiment will be described.

溝62は、少なくとも層間絶縁層24とゲート絶縁層20とを貫通し、ドレイン電極1
6の一部が露出するように形成されている。溝62は、例えば、ドレイン電極16と基板
12とを貫通しないように形成されている。溝62は、ドレイン電極16を貫通していて
もよい。また、溝62は、基板12を貫通していてもよい。溝62は、図10に示すよう
に、ゲート電極22の長手方向にほぼ平行するように形成されている。溝62は、例えば
、ゲート電極22の長手方向に並ぶ複数の画素電極64を1本で結ぶように形成されてい
る。
The trench 62 penetrates at least the interlayer insulating layer 24 and the gate insulating layer 20, and the drain electrode 1
6 is formed so that a part of 6 is exposed. For example, the groove 62 is formed so as not to penetrate the drain electrode 16 and the substrate 12. The groove 62 may penetrate the drain electrode 16. Further, the groove 62 may penetrate the substrate 12. As shown in FIG. 10, the trench 62 is formed so as to be substantially parallel to the longitudinal direction of the gate electrode 22. The trench 62 is formed, for example, so as to connect a plurality of pixel electrodes 64 aligned in the longitudinal direction of the gate electrode 22.

画素電極64は、図11に示すように、層間絶縁層24上のソース電極14とドレイン
電極16と有機半導体層18とゲート電極22とにオーバーラップする領域に、溝62を
介してドレイン電極16に電気的に接続するように形成されている。画素電極64は、例
えば、画素電極64の領域内の溝62を充填するように形成されている。
As shown in FIG. 11, the pixel electrode 64 is disposed in a region overlapping the source electrode 14, the drain electrode 16, the organic semiconductor layer 18, and the gate electrode 22 on the interlayer insulating layer 24 through the groove 62. It is formed so as to be electrically connected to. For example, the pixel electrode 64 is formed so as to fill the groove 62 in the region of the pixel electrode 64.

次に、本実施の形態に係る電気光学装置用基板の製造方法について、図面を参照して説
明する。図12は、第2の実施の形態に係る電気光学装置用基板の製造方法を説明する図
である。
Next, a method for manufacturing the electro-optical device substrate according to the present embodiment will be described with reference to the drawings. FIG. 12 is a diagram illustrating a method for manufacturing the electro-optical device substrate according to the second embodiment.

本実施の形態に係る電気光学装置用基板60の製造方法は、まず、第1の実施の形態と
同様に、図3(D)に示すように、基板12上に、ソース電極14と、ドレイン電極16
と、有機半導体層18と、ゲート絶縁層20と、ゲート電極22と、層間絶縁層24と、
を形成する。
In the method of manufacturing the electro-optical device substrate 60 according to the present embodiment, first, as in the first embodiment, as shown in FIG. 3D, the source electrode 14 and the drain are formed on the substrate 12. Electrode 16
An organic semiconductor layer 18, a gate insulating layer 20, a gate electrode 22, an interlayer insulating layer 24,
Form.

次に、少なくとも層間絶縁層24とゲート絶縁層20とを貫通し、ドレイン電極16の
一部が露出する溝62を、機械的応力により形成する。本実施の形態では、機械的応力は
、例えば、スクレーパ48を用いた掻取りである。詳細には、図12(A)に示すように
、層間絶縁層24の上面側から、ドレイン電極16にオーバーラップする領域に、スクレ
ーパ48を押し当てる。スクレーパ48の先端を、例えば、ドレイン電極16の上面に到
達する深さまで押し当てる。次に、スクレーパ48をゲート電極22の長手方向(図10
参照)にほぼ平行するように直線状に移動させ、層間絶縁層24とゲート絶縁層20とを
掻き取る。これにより、図12(B)に示すように、層間絶縁層24とゲート絶縁層22
とを貫通し、ドレイン電極16の一部が露出する溝62が、ゲート電極22の長手方向(
図10参照)にほぼ平行するように形成される。溝62は、ドレイン電極16を貫通する
ように形成してもよい。また、溝62は、基板12を貫通するように形成してもよい。溝
62は、例えば、図10に示すように、ゲート電極22の長手方向に並ぶ複数の画素電極
64を1本で結ぶように形成する。
Next, a trench 62 that penetrates at least the interlayer insulating layer 24 and the gate insulating layer 20 and exposes a part of the drain electrode 16 is formed by mechanical stress. In the present embodiment, the mechanical stress is scraping using a scraper 48, for example. Specifically, as shown in FIG. 12A, the scraper 48 is pressed from the upper surface side of the interlayer insulating layer 24 to a region overlapping the drain electrode 16. For example, the tip of the scraper 48 is pressed to a depth that reaches the upper surface of the drain electrode 16. Next, the scraper 48 is moved in the longitudinal direction of the gate electrode 22 (FIG. 10).
The interlayer insulating layer 24 and the gate insulating layer 20 are scraped off. Thus, as shown in FIG. 12B, the interlayer insulating layer 24 and the gate insulating layer 22
And a groove 62 in which a part of the drain electrode 16 is exposed is a longitudinal direction of the gate electrode 22 (
(See FIG. 10). The groove 62 may be formed so as to penetrate the drain electrode 16. Further, the groove 62 may be formed so as to penetrate the substrate 12. For example, as shown in FIG. 10, the trench 62 is formed so as to connect a plurality of pixel electrodes 64 arranged in the longitudinal direction of the gate electrode 22.

次に、図11に示すように、層間絶縁層24上に、溝62を介してドレイン電極16と
電気的に接続する画素電極64を形成する。以上により、電気光学装置用基板60を製造
することができる。
Next, as shown in FIG. 11, a pixel electrode 64 that is electrically connected to the drain electrode 16 through the groove 62 is formed on the interlayer insulating layer 24. Thus, the electro-optical device substrate 60 can be manufactured.

なお、本実施の形態における溝の変形例について、図面を参照して説明する。図13は
、本発明の第2の実施の形態に係る電気光学装置用基板の変形例を示す概略平面図である
。図13に示すように、本実施の形態に係る電気光学装置用基板61は、各々の画素電極
64の領域ごとに独立して形成された溝66を含んでいる。溝66は、スクレーパ48で
、各々の画素電極64の領域ごとに層間絶縁層24とゲート絶縁層20とを掻き取ること
により形成される。
(電気光学装置の製造方法)
次に、本発明の実施の形態に係る電気光学装置の製造方法について図面を参照して説明
する。ここでは、電気光学装置の製造方法としての電気泳動表示装置の製造方法について
説明する。
Note that a modification of the groove in the present embodiment will be described with reference to the drawings. FIG. 13 is a schematic plan view showing a modification of the electro-optical device substrate according to the second embodiment of the invention. As shown in FIG. 13, the electro-optical device substrate 61 according to the present exemplary embodiment includes a groove 66 formed independently for each pixel electrode 64 region. The groove 66 is formed by scraping the interlayer insulating layer 24 and the gate insulating layer 20 for each region of the pixel electrode 64 with the scraper 48.
(Method for manufacturing electro-optical device)
Next, a method for manufacturing an electro-optical device according to an embodiment of the invention will be described with reference to the drawings. Here, a method for manufacturing an electrophoretic display device as a method for manufacturing an electro-optical device will be described.

図14は、本発明の実施の形態に係る電気泳動表示装置を示す概略断面図である。   FIG. 14 is a schematic cross-sectional view showing an electrophoretic display device according to an embodiment of the present invention.

本実施の形態に係る電気泳動表示装置100は、図14に示すように、電気光学装置用
基板10と、電気泳動層70と、対向基板80と、を含んでいる。
As shown in FIG. 14, the electrophoretic display device 100 according to the present embodiment includes an electro-optical device substrate 10, an electrophoretic layer 70, and a counter substrate 80.

電気泳動層70は、電気光学装置用基板10と対向基板80との間に挟持されている。
電気泳動層70は、マイクロカプセル72と、バインダ材74と、を含んでいる。マイク
ロカプセル72の内部には、電荷及び色の異なる2種類の電気泳動粒子76と電気泳動粒
子77とを含む電気泳動分散液78が封入されている。マイクロカプセル72は、バイン
ダ材74により固定されている。
The electrophoretic layer 70 is sandwiched between the electro-optical device substrate 10 and the counter substrate 80.
The electrophoretic layer 70 includes microcapsules 72 and a binder material 74. Inside the microcapsule 72, an electrophoretic dispersion liquid 78 containing two types of electrophoretic particles 76 and electrophoretic particles 77 having different charges and colors is enclosed. The microcapsule 72 is fixed by a binder material 74.

対向基板80は、電気泳動層70を挟んで電気光学装置用基板10に対向する側に配置
されている。対向基板80は、基板82と、共通電極84と、を含んでいる。基板82は
、透明な基板である。基板82の材料は、例えば、ガラス又はプラスチックである。共通
電極84は、基板82の電気光学装置用基板10に対向する面上に形成されている。
The counter substrate 80 is disposed on the side facing the electro-optical device substrate 10 with the electrophoretic layer 70 interposed therebetween. The counter substrate 80 includes a substrate 82 and a common electrode 84. The substrate 82 is a transparent substrate. The material of the substrate 82 is, for example, glass or plastic. The common electrode 84 is formed on the surface of the substrate 82 facing the electro-optical device substrate 10.

次に、本実施の形態に係る電気泳動表示装置の製造方法の一例について、図14を参照
して説明する。
Next, an example of a method for manufacturing an electrophoretic display device according to this embodiment will be described with reference to FIG.

本実施の形態に係る電気泳動表示装置100の製造方法は、まず電気光学装置用基板1
0を形成する。
In the manufacturing method of the electrophoretic display device 100 according to the present embodiment, first, the electro-optical device substrate 1 is manufactured.
0 is formed.

次に、電気光学装置用基板10上に、マイクロカプセル72とバインダ材74との混合
物からなる層を形成した後、バインダ材74を硬化させる。これにより、電気光学装置用
基板10上に、マイクロカプセル72とバインダ材74とを含む電気泳動層70が形成さ
れる。
Next, after a layer made of a mixture of the microcapsules 72 and the binder material 74 is formed on the electro-optical device substrate 10, the binder material 74 is cured. As a result, the electrophoretic layer 70 including the microcapsules 72 and the binder material 74 is formed on the electro-optical device substrate 10.

次に、電気光学装置用基板10とは別工程で形成した対向基板80を用意する。   Next, a counter substrate 80 formed in a separate process from the electro-optical device substrate 10 is prepared.

次に、対向基板80を、電気泳動層70の上に共通電極84が電気光学装置用基板10
の側に対向するように設置し、接着剤等により接合する。以上により、電気泳動表示装置
100を製造することができる。なお、以上の各工程で説明されていない加工方法は、公
知の方法を適用すればよい。
Next, the counter substrate 80 and the common electrode 84 on the electrophoretic layer 70 are disposed on the electro-optical device substrate 10.
It is installed so as to oppose the side of the plate and bonded with an adhesive or the like. As described above, the electrophoretic display device 100 can be manufactured. In addition, what is necessary is just to apply a well-known method to the processing method which is not demonstrated at each above process.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方
法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は
、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明
は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成する
ことができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加
した構成を含む。
The present invention is not limited to the above-described embodiments, and various modifications can be made.
For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

第1の実施の形態に係る電気光学装置用基板を示す概略平面図である。1 is a schematic plan view showing an electro-optical device substrate according to a first embodiment. FIG. 図1のII−II線における断面を示す図である。It is a figure which shows the cross section in the II-II line | wire of FIG. 第1の実施の形態に係る電気光学装置用基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the board | substrate for electro-optical devices which concerns on 1st Embodiment. 第1の実施の形態に係る電気光学装置用基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the board | substrate for electro-optical devices which concerns on 1st Embodiment. 第1の実施の形態に係る電気光学装置用基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the board | substrate for electro-optical devices which concerns on 1st Embodiment. 図4のVI−VI線におけるポンチの先端の断面形状を説明する図である。It is a figure explaining the cross-sectional shape of the front-end | tip of the punch in the VI-VI line of FIG. ポンチとダイプレートとの組み合わせによるプレス方法の変形例を説明する図である。It is a figure explaining the modification of the press method by the combination of a punch and die plate. ポンチとダイプレートとの組み合わせによるプレス方法の変形例を説明する図である。It is a figure explaining the modification of the press method by the combination of a punch and die plate. ドレイン電極上に延性導電材料層を形成する方法を説明する図である。It is a figure explaining the method of forming a ductile conductive material layer on a drain electrode. 第2の実施の形態に係る電気光学装置用基板を示す概略平面図である。FIG. 6 is a schematic plan view showing an electro-optical device substrate according to a second embodiment. 図10のXI-XI線における断面を示す図である。It is a figure which shows the cross section in the XI-XI line of FIG. 第2の実施の形態に係る電気光学装置用基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the board | substrate for electro-optical devices which concerns on 2nd Embodiment. 第2の実施の形態に係る電気光学装置用基板の変形例を示す概略平面図である。FIG. 10 is a schematic plan view showing a modification of the electro-optical device substrate according to the second embodiment. 実施の形態に係る電気泳動表示装置を示す概略断面図である。1 is a schematic cross-sectional view showing an electrophoretic display device according to an embodiment.

符号の説明Explanation of symbols

10…電気光学装置用基板 12…基板 14…ソース電極 16…ドレイン電極 1
8…有機半導体層 20…ゲート絶縁層 22…ゲート電極 24…層間絶縁層 26…
ビアホール 28…画素電極 30…有機トランジスタ 32…ビアホール 34…ビア
ホール 35…断片 36…ビアホール 37…断片 38…延性導電材料層 39…裏
打 40…ポンチ 42…ポンチ 44…角部 46…直線部 48…スクレーパ 50
…ダイプレート 52…凹部 54…ダイプレート 56…ダイプレート 58…凹部
60…電気光学装置用基板 61…電気光学装置用基板 62…溝 64…画素電極 6
6…溝 70…電気泳動層 72…マイクロカプセル 74…バインダ材 76…電気泳
動粒子 77…電気泳動粒子 78…電気泳動分散液 80…対向基板 82…基板 8
4…共通電極 100…電気泳動表示装置。
DESCRIPTION OF SYMBOLS 10 ... Electro-optical device substrate 12 ... Substrate 14 ... Source electrode 16 ... Drain electrode 1
8 ... Organic semiconductor layer 20 ... Gate insulating layer 22 ... Gate electrode 24 ... Interlayer insulating layer 26 ...
Via hole 28 ... Pixel electrode 30 ... Organic transistor 32 ... Via hole 34 ... Via hole 35 ... Fragment 36 ... Via hole 37 ... Fragment 38 ... Ductile conductive material layer 39 ... Backing 40 ... Punch 42 ... Punch 44 ... Corner 46 ... Straight part 48 ... Scraper 50
... Die plate 52 ... Recess 54 ... Die plate 56 ... Die plate 58 ... Recess
60 ... Electro-optical device substrate 61 ... Electro-optical device substrate 62 ... Groove 64 ... Pixel electrode 6
6 ... groove 70 ... electrophoresis layer 72 ... microcapsule 74 ... binder material 76 ... electrophoretic particle 77 ... electrophoretic particle 78 ... electrophoretic dispersion liquid 80 ... counter substrate 82 ... substrate 8
4 ... Common electrode 100 ... Electrophoretic display device.

Claims (8)

基板上に、ソース電極とドレイン電極と半導体層とを形成する工程と、
前記ソース電極と前記ドレイン電極と前記半導体層とを被覆するゲート絶縁層を形成す
る工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と、
前記ゲート絶縁層と前記ゲート電極とを被覆する層間絶縁層を形成する工程と、
少なくとも前記層間絶縁層と前記ゲート絶縁層とを貫通し、前記ドレイン電極の一部が
露出する開口部を、機械的応力により形成する工程と、及び、
前記層間絶縁層上に、前記開口部を介して前記ドレイン電極と電気的に接続する画素電
極を形成する工程と、
を含むことを特徴とする電気光学装置用基板の製造方法。
Forming a source electrode, a drain electrode, and a semiconductor layer on a substrate;
Forming a gate insulating layer covering the source electrode, the drain electrode, and the semiconductor layer;
Forming a gate electrode on the gate insulating layer;
Forming an interlayer insulating layer covering the gate insulating layer and the gate electrode;
Forming an opening that penetrates at least the interlayer insulating layer and the gate insulating layer and exposes a part of the drain electrode by mechanical stress; and
Forming a pixel electrode electrically connected to the drain electrode through the opening on the interlayer insulating layer;
A method for manufacturing a substrate for an electro-optical device, comprising:
請求項1に記載された電気光学装置用基板の製造方法において、
前記機械的応力は、ポンチとダイプレートを用いたプレスであることを特徴とする電気
光学装置用基板の製造方法。
In the manufacturing method of the substrate for electro-optical devices according to claim 1,
The method of manufacturing a substrate for an electro-optical device, wherein the mechanical stress is a press using a punch and a die plate.
請求項2に記載された電気光学装置用基板の製造方法において、
前記ポンチの先端部は先細るようにテーパが付されていることを特徴とする電気光学装
置用基板の製造方法。
The method for manufacturing a substrate for an electro-optical device according to claim 2,
A method for manufacturing a substrate for an electro-optical device, wherein the tip of the punch is tapered so as to taper.
請求項2又は請求項3に記載された電気光学装置用基板の製造方法において、
前記ポンチの先端の断面は角を有する形状であることを特徴とする電気光学装置用基板
の製造方法。
In the method for manufacturing a substrate for an electro-optical device according to claim 2 or 3,
A method of manufacturing a substrate for an electro-optical device, wherein a cross section of a tip of the punch has a corner shape.
請求項1に記載された電気光学装置用基板の製造方法において、
前記機械的応力は、スクレーパを用いた掻取りであることを特徴とする電気光学装置用
基板の製造方法。
In the manufacturing method of the substrate for electro-optical devices according to claim 1,
The method of manufacturing a substrate for an electro-optical device, wherein the mechanical stress is scraping using a scraper.
請求項1から請求項4のいずれか一項に記載された電気光学装置用基板の製造方法にお
いて、
前記開口部は前記基板を貫通しないように形成されることを特徴とする電気光学装置用
基板の製造方法。
In the manufacturing method of the substrate for electro-optical devices according to any one of claims 1 to 4,
The method of manufacturing a substrate for an electro-optical device, wherein the opening is formed so as not to penetrate the substrate.
請求項6に記載された電気光学装置用基板の製造方法において、
前記開口部は前記ドレイン電極を貫通しないように形成されることを特徴とする電気光
学装置用基板の製造方法。
In the manufacturing method of the substrate for electro-optical devices according to claim 6,
The method of manufacturing a substrate for an electro-optical device, wherein the opening is formed so as not to penetrate the drain electrode.
請求項1から請求項7のいずれか一項に記載された電気光学装置用基板の製造方法を含
むことを特徴とする電気光学装置の製造方法。

An electro-optical device manufacturing method comprising the electro-optical device substrate manufacturing method according to claim 1.

JP2006088290A 2006-03-28 2006-03-28 Electro-optical device substrate manufacturing method and electro-optical device manufacturing method Active JP5070724B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088290A JP5070724B2 (en) 2006-03-28 2006-03-28 Electro-optical device substrate manufacturing method and electro-optical device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088290A JP5070724B2 (en) 2006-03-28 2006-03-28 Electro-optical device substrate manufacturing method and electro-optical device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007266236A true JP2007266236A (en) 2007-10-11
JP5070724B2 JP5070724B2 (en) 2012-11-14

Family

ID=38638946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088290A Active JP5070724B2 (en) 2006-03-28 2006-03-28 Electro-optical device substrate manufacturing method and electro-optical device manufacturing method

Country Status (1)

Country Link
JP (1) JP5070724B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011141446A (en) * 2010-01-07 2011-07-21 Seiko Epson Corp Substrate for electrooptical device and method for manufacturing the same, electrooptical device, and electronic apparatus
US9087747B2 (en) 2008-02-12 2015-07-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04327322A (en) * 1991-04-26 1992-11-16 Toyota Motor Corp Punching die
JPH0555402A (en) * 1991-08-28 1993-03-05 Hitachi Ltd Structure of ceramic substrate and manufacture thereof
JPH05138261A (en) * 1991-11-25 1993-06-01 Toyota Motor Corp Punching die for inclined panel
JPH10260413A (en) * 1997-03-19 1998-09-29 Toshiba Corp Manufacture of liquid-crystal display element
JP2001249627A (en) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd Active driving type organic el display device and method of manufacturing the same
JP2001264815A (en) * 2000-03-23 2001-09-26 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display element
JP2002055359A (en) * 2000-08-10 2002-02-20 Sharp Corp Method for manufacturing liquid crystal display panel
JP2005109390A (en) * 2003-10-02 2005-04-21 Semiconductor Energy Lab Co Ltd Method of forming wiring, thin-film transistor, light-emitting device, and liquid crystal display, and inkjet device for forming them
JP2006032601A (en) * 2004-07-15 2006-02-02 Seiko Epson Corp Substrate for semiconductor device and its manufacturing method, electro-optical device substrate therefor, and electronic apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04327322A (en) * 1991-04-26 1992-11-16 Toyota Motor Corp Punching die
JPH0555402A (en) * 1991-08-28 1993-03-05 Hitachi Ltd Structure of ceramic substrate and manufacture thereof
JPH05138261A (en) * 1991-11-25 1993-06-01 Toyota Motor Corp Punching die for inclined panel
JPH10260413A (en) * 1997-03-19 1998-09-29 Toshiba Corp Manufacture of liquid-crystal display element
JP2001249627A (en) * 2000-03-07 2001-09-14 Idemitsu Kosan Co Ltd Active driving type organic el display device and method of manufacturing the same
JP2001264815A (en) * 2000-03-23 2001-09-26 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display element
JP2002055359A (en) * 2000-08-10 2002-02-20 Sharp Corp Method for manufacturing liquid crystal display panel
JP2005109390A (en) * 2003-10-02 2005-04-21 Semiconductor Energy Lab Co Ltd Method of forming wiring, thin-film transistor, light-emitting device, and liquid crystal display, and inkjet device for forming them
JP2006032601A (en) * 2004-07-15 2006-02-02 Seiko Epson Corp Substrate for semiconductor device and its manufacturing method, electro-optical device substrate therefor, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087747B2 (en) 2008-02-12 2015-07-21 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US9613991B2 (en) 2008-02-12 2017-04-04 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP2011141446A (en) * 2010-01-07 2011-07-21 Seiko Epson Corp Substrate for electrooptical device and method for manufacturing the same, electrooptical device, and electronic apparatus

Also Published As

Publication number Publication date
JP5070724B2 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5302460B2 (en) Liquid crystal display device and manufacturing method thereof
KR101785561B1 (en) Display apparatus having enhanced sealing portion
CN104733495B (en) Organic light-emitting diode (OLED) display apparatus and its manufacture method
US20150085527A1 (en) Light source module, fabrication method therefor, and backlight unit including the same
JP4483757B2 (en) Organic EL device and optical device
US10034377B2 (en) Display device
KR101323408B1 (en) Method for fabricating liquid crystal display device
JP2018528601A (en) Light emitting device and fluid production thereof
KR20170130003A (en) Display device including an anisotropic conductive film and manufactring method of the anisotropic conductive film
JP2004361623A (en) Display device
JP2010152317A (en) Electrophoretic display device and method of manufacturing the same
CN108010925B (en) Display device
TW201514591A (en) Light source module, fabrication method therefor, and backlight unit including the same
JP2018501525A (en) Display device
US10355172B1 (en) Self-alignment of optical structures to random array of printed micro-LEDs
JP5070724B2 (en) Electro-optical device substrate manufacturing method and electro-optical device manufacturing method
US20030071570A1 (en) Display apparatus and method of manufacturing the same
US20130328049A1 (en) Thin-film transistor substrate and method of manufacturing the same
CN108878690B (en) Manufacturing method of display substrate and display device
CN111081738A (en) OLED display panel
JP6816912B2 (en) Display device
US20150015933A1 (en) Electrophoretic device, manufacturing method for electrophoretic device, and electronic apparatus
KR20120116185A (en) Manufacturing method for organic light emitting display apparatus and encapsulation sheet for the method
DE102006026225B4 (en) Light emitting device
US20120127396A1 (en) Active matrix substrate, liquid crystal display panel, liquid crystal display device, and method for manufacturing active matrix substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Ref document number: 5070724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250