JP2007265264A - Trace information processor, trace information recording method, and trace information recording program - Google Patents

Trace information processor, trace information recording method, and trace information recording program Download PDF

Info

Publication number
JP2007265264A
JP2007265264A JP2006092209A JP2006092209A JP2007265264A JP 2007265264 A JP2007265264 A JP 2007265264A JP 2006092209 A JP2006092209 A JP 2006092209A JP 2006092209 A JP2006092209 A JP 2006092209A JP 2007265264 A JP2007265264 A JP 2007265264A
Authority
JP
Japan
Prior art keywords
trace information
memory
computer device
trace
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006092209A
Other languages
Japanese (ja)
Inventor
Kyosuke Yoshizu
享祐 吉津
Shuji Kagiyama
修司 鍵山
Susumu Miyazawa
進 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006092209A priority Critical patent/JP2007265264A/en
Publication of JP2007265264A publication Critical patent/JP2007265264A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a trace information processor capable of making a trace inspection in trouble by including a memory backed up by a battery and storing trace information in a computer device to the memory as a device connected to an input-output port of a computer device. <P>SOLUTION: The trace information processor recording trace information from the computer device in the memory through a USB (universal serial bus) receives transfer data on trace information delivered by instructions from an application in the computer device, through a USB control part, analyzes a header part of the transfer data to generate a corresponding command, and carries out writing/reading of trace information to/from the memory according to the command. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、コンピュータ装置におけるオペレーティングシステム(OS)が記録するトレース情報(ログ情報)を入出力インタフェースを介して外部メモリに保持し、障害発生時に追跡調査に役立てるトレース情報処理技術に関する。   The present invention relates to a trace information processing technique in which trace information (log information) recorded by an operating system (OS) in a computer device is held in an external memory via an input / output interface and is useful for tracking investigation when a failure occurs.

従来、サーバ、パソコンなどのコンピュータ装置が使用するOS(オペレーティングシステム)やテストプログラムのデバッグにおいて発生する障害を調査するにあたり、システムが記録するトレース情報やロギング情報、あるいはアプリケーションによって記録することが指示された情報を障害発生時に解析することで障害原因の調査を行っている。   Conventionally, when investigating a failure that occurs in debugging of an OS (operating system) or a test program used by a computer device such as a server or a personal computer, it is instructed to be recorded by trace information or logging information recorded by the system or an application. The cause of the failure is investigated by analyzing the information when the failure occurs.

これらのトレース情報やロギング情報は、システムに内蔵されるメモリやDisk(外部記憶装置)、あるいは外部に接続されたDiskに記録されるのが一般的である。   These trace information and logging information are generally recorded in a memory built in the system, a disk (external storage device), or a disk connected to the outside.

しかし、コンピュータ装置がオペレーティングシステムの運用中や、テストプログラムのデバッグ中に、何らかの原因でハングアップしたり、電源Offしてしまうような障害が発生したケースにおいては、コンピュータ装置が稼働中に記録されたトレースやロギング情報を参照することが困難となる。   However, if a failure occurs that causes the computer device to hang up or power off for some reason while operating the operating system or debugging a test program, the computer device is recorded during operation. It is difficult to refer to trace and logging information.

たとえ、外付けのメモリであっても、これらの情報が、まだコンピュータ装置内のキャッシュにあって当該外部メモリへの書き込みが完了していないケースにおいては、システムを再起動しても情報が残らず、直前の情報を読み取ることができないという問題が発生していた。   Even if it is an external memory, if the information is still in the cache in the computer device and writing to the external memory has not been completed, the information remains even after the system is restarted. Therefore, there has been a problem that the immediately preceding information cannot be read.

上記問題に対し、ホストであるコンピュータ装置にメモリ内蔵のボードを接続し、障害発生時に、障害データを吸い上げる方式が提案されている(特許文献1参照)。しかしながら、コンピュータ装置内の障害データ吸い上げのためには、ホスト側にトレース情報専用の情報格納ロジックを設ける必要があり、固定的で自由度に乏しく、各種のアプリケーションを使用するコンピュータ装置に対して個別の対応が必要とされ、その煩雑性が問題となる。
特開昭62−001040号公報
In order to deal with the above problem, a system has been proposed in which a board with a built-in memory is connected to a computer device as a host, and fault data is sucked up when a fault occurs (see Patent Document 1). However, in order to download fault data in the computer device, it is necessary to provide information storage logic dedicated to trace information on the host side, which is fixed and lacks flexibility, and is individually provided for computer devices that use various applications. Therefore, the complexity is a problem.
JP 62-001040 A

上記問題点を解決するため、本発明では、コンピュータ装置の入出力ポートに接続する装置として、バッテリーでバックアップされたDRAM(Dynamic Random Access Memory)などのメモリを内蔵し、当該メモリに対してコンピュータ装置内のトレース情報を格納および読出するリードライト機能をファームウエアとして組み込むことによって障害時のトレース調査を可能とするトレース情報処理装置を提供する。   In order to solve the above problems, in the present invention, a memory such as a DRAM (Dynamic Random Access Memory) backed up by a battery is incorporated as a device connected to the input / output port of the computer device. Provided is a trace information processing apparatus that enables a trace investigation at the time of failure by incorporating a read / write function for storing and reading the trace information therein as firmware.

第一の発明は、USB(Universal Serial Bus)を介してコンピュータ装置からのトレース情報をメモリに記録するトレース情報処理装置であって、前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信する手段と、前記転送データのヘッダ部分を解析して対応するコマンドを生成する手段と、前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みまたは読出しを実行する手段と、を有することを特徴とするトレース情報処理装置に関する。   A first invention is a trace information processing apparatus for recording trace information from a computer device in a memory via a USB (Universal Serial Bus), the transfer relating to the trace information sent by an instruction from an application in the computer device Means for receiving data via a USB controller, means for generating a corresponding command by analyzing a header portion of the transfer data, and writing or reading the trace information to or from the memory according to the command And a trace information processing apparatus.

すなわち、第一の発明によれば、トレース情報処理装置は、コンピュータ装置で使用するアプリケーションからの指示によるトレース情報の転送データを受信すると、転送データのヘッダ部を解析して、書込み、読出しなどの対応コマンドを生成し、そのコマンドにしたがって自身に内蔵するメモリにトレース情報を記録する構成とすることによって、コンピュータ装置のトレース情報が、コンピュータ装置の外付メモリにUSBを介して迅速に格納され、故障時の簡便なバックアップ機構が実現される。   That is, according to the first invention, when the trace information processing apparatus receives the transfer data of the trace information according to the instruction from the application used in the computer apparatus, the trace information processing apparatus analyzes the header part of the transfer data, and writes, reads, etc. By generating a corresponding command and recording the trace information in the memory built in itself according to the command, the trace information of the computer device is quickly stored in the external memory of the computer device via the USB, A simple backup mechanism at the time of failure is realized.

第二の発明は、前記メモリは、ダイナミックRAMを含むメモリであることを特徴とする第一の発明に記載のトレース情報処理装置に関する。   A second invention relates to the trace information processing apparatus according to the first invention, wherein the memory is a memory including a dynamic RAM.

すなわち、第二の発明によれば、トレース情報処理装置におけるトレース情報記録用の自身に内蔵するメモリは、一般のUSBメモリに使用されるようなフラッシュメモリでなく、ダイナミックRAMを採用することで書込みの速度を上げて書込み時の次々送出されてくる転送データのオーバーランを防ぐことが可能となる。   That is, according to the second invention, the memory built in itself for recording trace information in the trace information processing apparatus is not a flash memory such as that used for a general USB memory, but is written by adopting a dynamic RAM. Thus, it is possible to prevent overrun of transfer data sent one after another at the time of writing.

第三の発明は、前記メモリは、バッテリ電源を備えることを特徴とする上記第一あるいは第二の発明に記載のトレース情報処理装置に関する。   A third invention relates to the trace information processing apparatus according to the first or second invention, wherein the memory includes a battery power source.

すなわち、第三の発明によれば、メモリ(例えば、RAM等)はバッテリー電源を備えることによって記録データを消失せずに保持しておくことができ、コンピュータ装置の故障のリカバリに時間がかかっても、他のコンピュータ装置を使ってトレース情報の調査解析が可能となる。   That is, according to the third aspect of the invention, the memory (for example, RAM, etc.) is provided with a battery power supply so that the recorded data can be retained without being lost, and it takes time to recover the failure of the computer device. However, it becomes possible to investigate and analyze trace information using other computer devices.

以上、本発明によれば以下の効果が生じる。   As described above, according to the present invention, the following effects are produced.

本発明のトレース情報処理装置は、コンピュータ装置で使用するアプリケーションからの指示によるトレース情報の転送データを受信すると、転送データのヘッダ部を解析して、書込み、読出しなどの対応コマンドを生成し、そのコマンドにしたがって自身に内蔵するメモリにトレース情報を記録する構成とすることによって、コンピュータ装置のトレース情報が、コンピュータ装置の外付メモリにUSBを介して迅速に格納され、故障時の簡便なバックアップ機構が実現される。   When the trace information processing apparatus of the present invention receives the transfer data of the trace information according to the instruction from the application used in the computer device, it analyzes the header part of the transfer data and generates corresponding commands such as writing and reading. By configuring the system to record the trace information in its own memory according to the command, the trace information of the computer device can be quickly stored in the external memory of the computer device via the USB, and a simple backup mechanism at the time of failure Is realized.

また、トレース情報処理装置におけるトレース情報記録用の自身に内蔵するメモリは、一般のUSBメモリに使用されるようなフラッシュメモリでなく、ダイナミックRAMを採用することで書込みの速度を上げて書込み時の次々送出されてくる転送データのオーバーランを防ぐことが可能となる。   Further, the memory built in itself for recording trace information in the trace information processing apparatus is not a flash memory used for a general USB memory, but adopts a dynamic RAM to increase the writing speed and to improve the writing speed. It is possible to prevent overrun of the transfer data sent one after another.

さらに、トレース情報が記録されるメモリ(例えば、RAM等)は、バッテリー電源を備えることによって記録データを消失せずに保持しておくことができ、コンピュータ装置の故障のリカバリに時間がかかっても、他のコンピュータ装置を使ってトレース情報の調査解析の作業を行うことができる。   Furthermore, a memory (for example, a RAM) in which trace information is recorded can hold the recorded data without loss by providing a battery power supply, and even if it takes a long time to recover from a failure of the computer device. The trace information can be investigated and analyzed using other computer devices.

以下、図面にもとづいて本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の実施の形態になるトレースシステムの一基本構成を示す。サーバ、パソコン等のコンピュータ装置1は、トレース情報処理装置2とUSBケーブル3によって接続され、CPU(Central Processing Unit )11、メモリ12、コンピュータ装置1で使用している各種のアプリケーションプログラム13(またはテストプログラム)、およびトレース情報処理装置2との転送データの入出力を制御するUSB制御部14とから構成されている。   FIG. 1 shows a basic configuration of a trace system according to an embodiment of the present invention. A computer device 1 such as a server or a personal computer is connected to the trace information processing device 2 by a USB cable 3, and a CPU (Central Processing Unit) 11, a memory 12, and various application programs 13 (or test) used in the computer device 1. Program) and a USB control unit 14 for controlling input / output of transfer data to / from the trace information processing apparatus 2.

一方、トレース情報処理装置2は、コンピュータ装置1との転送データの入出力を制御するUSB制御部21と、CPU22、トレース情報処理装置2の動作を制御するファームウエア100として、書込み、読出し、初期化などのコマンド群を内臓するROM(Read Only Memory)23、およびバッテリー25によってバックアップされ、トレース情報200を保持するRAM、ダイナミックRAM等のメモリ24で構成されている。   On the other hand, the trace information processing device 2 writes, reads, and initializes as a USB control unit 21 that controls input / output of transfer data to / from the computer device 1 and firmware 100 that controls the operation of the CPU 22 and the trace information processing device 2. A ROM (Read Only Memory) 23 incorporating a command group such as a memory and a memory 24 such as a RAM and a dynamic RAM which are backed up by a battery 25 and hold trace information 200.

なお、バッテリー25は、通常はUSB経由でコンピュータ装置1側から供給されるトレース情報処理装置2全体のバックアップ電源として機能させてもよいが、容量をできるだけ長持ちさせるため、メモリ24の専用バッテリーとするのが好ましい。   The battery 25 may function as a backup power source for the entire trace information processing apparatus 2 that is normally supplied from the computer apparatus 1 via USB. However, the battery 25 is a dedicated battery for the memory 24 in order to extend the capacity as much as possible. Is preferred.

以下に、本トレースシステムの基本動作を説明する。
(1)サーバ、パソコン等コンピュータ装置1のアプリケーション13は、トレース関数TRACE(文字列)を呼び出す。
(2)トレース関数のメッセージが転送データとしてUSBを介してトレース情報処理装置2に送出され、トレース情報処理装置2内部のメモリ24への文字列の書き込みが実行される。
(3)トレース情報処理装置2のROM23に内蔵するファームウエア100は、受信したUSB経由の転送データをダイナミックRAMを含むメモリ24への書込みを行う。
The basic operation of this trace system will be described below.
(1) The application 13 of the computer device 1 such as a server or a personal computer calls the trace function TRACE (character string).
(2) A trace function message is sent as transfer data to the trace information processing apparatus 2 via the USB, and a character string is written to the memory 24 inside the trace information processing apparatus 2.
(3) The firmware 100 built in the ROM 23 of the trace information processing apparatus 2 writes the received transfer data via USB to the memory 24 including the dynamic RAM.

なお、ファームウエア100には、トレース情報の書込み、読出し、初期化といったコマンド群がサポートされる。   The firmware 100 supports command groups such as writing, reading, and initialization of trace information.

上記の構成によって、コンピュータ装置1からの情報を大容量のバッファメモリを介さずに入出力ポートを経由して、接続するトレース情報処理装置2のメモリ24へ直接書き込むことができ高速化が図れることとなる。   With the above configuration, the information from the computer apparatus 1 can be directly written to the memory 24 of the connected trace information processing apparatus 2 via the input / output port without using the large-capacity buffer memory, and the speed can be increased. It becomes.

図2は、本発明の実施の形態になるトレースシステムにおけるトレース情報処理装置の機能ブロック図を示す。図2は、図1のトレースシステムにおけるトレース情報処理装置2について各機能ブロックの関係を示したものである。トレース情報処理装置2は、データ処理部Aとデータ記憶部Bとから構成されている。   FIG. 2 is a functional block diagram of the trace information processing apparatus in the trace system according to the embodiment of the present invention. FIG. 2 shows the relationship between the functional blocks of the trace information processing apparatus 2 in the trace system of FIG. The trace information processing apparatus 2 includes a data processing unit A and a data storage unit B.

また、データ処理部Aは、USB制御部21、CPU22、ROM23、RAM23’、およびFIFO(First In First Out)制御部27を備える。USB制御部21によって、コンピュータ装置1から送出されたトレース情報の転送データを受信し、装置起動時にROM23からRAM23’に展開されたファームウエア100がCPU22によって実行され、転送データのヘッダ部を解析して対応する書込み/読出し等のコマンドを生成し、そのコマンドにしたがってFIFO制御部27を介して、データ記憶部Bへのトレース情報の書込み/読出しが実行される。   The data processing unit A includes a USB control unit 21, a CPU 22, a ROM 23, a RAM 23 ′, and a FIFO (First In First Out) control unit 27. The USB control unit 21 receives the transfer data of the trace information sent from the computer device 1, and the firmware 100 developed from the ROM 23 to the RAM 23 ′ is executed by the CPU 22 when the device is activated, and the header part of the transfer data is analyzed. A corresponding write / read command is generated, and trace information is written / read to / from the data storage unit B via the FIFO control unit 27 in accordance with the command.

さらに、データ記憶部Bは、メモリ制御部28、メモリ24、およびアドレスレジスタ26から構成される。通常のトレース情報の転送ルートとしては、メモリ制御部28によって、データ処理部AのFIFO制御部27からのトレース情報を受信し、メモリ制御部28によってメモリ24にアクセスして、当該トレース情報を格納する。   Further, the data storage unit B includes a memory control unit 28, a memory 24, and an address register 26. As a normal trace information transfer route, the memory control unit 28 receives the trace information from the FIFO control unit 27 of the data processing unit A, and the memory control unit 28 accesses the memory 24 to store the trace information. To do.

図中の点線で示したルートは、コンピュータ装置1からのデータ転送が、一定時間以上(例えば、2〜3秒)途絶えた場合のデータ転送ルートを示している。この場合には、まず、アドレスレジスタ26をメモリ24のアドレスレジスタ退避領域300として確保し、トレースデータの格納領域のポインタを保存させた後に、CPU22からのトレースデータが格納される。転送時にイレギュラーがあっても、上記のように、メモリ領域にアドレスレジスタ退避領域300を設けることによって、トレースデータの格納場所が確保されることとなる。データ転送時に異常が生じても確実なデータの格納が実現される。   A route indicated by a dotted line in the figure indicates a data transfer route when the data transfer from the computer apparatus 1 is interrupted for a certain time (for example, 2 to 3 seconds). In this case, first, the address register 26 is secured as the address register save area 300 of the memory 24, and after the pointer of the trace data storage area is saved, the trace data from the CPU 22 is stored. Even if there is irregularity at the time of transfer, by providing the address register save area 300 in the memory area as described above, the storage location of the trace data is secured. Even if an abnormality occurs during data transfer, reliable data storage is realized.

なお、トレース情報を格納するメモリ24としては、バッテリー25でバックアップされたダイナミックRAMの適用が好ましい。このことによって、データ転送時のオーバーランを防止することができ、高速書込みが実現される。また、上記してきたトレース情報の記録は、コンピュータ装置のアプリケーションからの指示による適用例を扱ってきたが、本発明はこれに限定されるものではなく、勿論、OSやテストプログラムにおいても同様に適用される。   As the memory 24 for storing trace information, it is preferable to use a dynamic RAM backed up by a battery 25. As a result, overrun during data transfer can be prevented, and high-speed writing is realized. In addition, the above-described recording of trace information has dealt with an application example by an instruction from an application of a computer device. However, the present invention is not limited to this and, of course, is similarly applied to an OS and a test program. Is done.

以上、本発明のトレース情報装置によって、(1)トレース情報(ロギング情報)の高速書込み、(2)コンピュータ装置のOSの環境に依存しない確実高速な内部情報の出力、(3)コンピュータ装置のハングまたは電源切断時におけるトレース情報の記録、などの特徴をもたせることができる。   As described above, according to the trace information device of the present invention, (1) high-speed writing of trace information (logging information), (2) reliable and high-speed internal information output independent of the OS environment of the computer device, (3) computer device hang Alternatively, it can have features such as recording of trace information when the power is turned off.

図3は、本発明の実施の形態になるトレース情報処理装置におけるレジスタ定義例を示す。実施例では、トレース情報処理装置2内部に構成するレジスタ類の例を示している。また、これらのレジスタはトレース情報処理装置2内部のCPU22がアクセスするものとする。例として、アドレスレジスタ、バイトカウントレジスタ、およびデータレジスタを以下に示す。
a.アドレスレジスタ:32bitの内、0〜19bitが実データ領域、20bit目を検出用としており、つぎに書込むアドレスが常に入れられている。
b.バイトカウントレジスタ:上記アドレスの内、何バイト読みとるかを定義する(例では上位2バイト分)。
c.データレジスタ:実データを読み書きするもので8bitで構成。
FIG. 3 shows an example of register definition in the trace information processing apparatus according to the embodiment of the present invention. In the embodiment, an example of registers configured in the trace information processing apparatus 2 is shown. These registers are accessed by the CPU 22 in the trace information processing apparatus 2. As an example, an address register, a byte count register, and a data register are shown below.
a. Of the address register: 32 bits, 0 to 19 bits are used for the actual data area, and 20 bits are used for detection, and the address to be written next is always stored.
b. Byte count register: Defines how many bytes are read from the above address (in the example, the upper 2 bytes).
c. Data register: Reads and writes actual data and consists of 8 bits.

図4は、本発明の実施の形態になるトレースシステムにおける通信コマンド定義例を示す。本コマンド群は、トレース情報処理装置2に接続したコンピュータ装置1において発行される。以下に代表的なコマンド例を示す。
Bulk EPaIN:トレース情報処理装置1に転送するUSBインタフェースのエンドポイントEPaに対し、(1)電源投入直後、初回のみの版数データ(34バイト)を送出、(2)EPaOUTコマンドによる指示された情報(版数、制御レジスタ)を送出する。
Bulk EPaOUT:エンドポイントEPaに対し、(1)情報の読出し、転送指示、(2)トレース情報の読出しエンドポイント指示を行う。
Bulk EPbOUT:エンドポイントEPbに対し、任意バイト長のトレース情報の書込みを行う。
FIG. 4 shows a communication command definition example in the trace system according to the embodiment of the present invention. This command group is issued in the computer apparatus 1 connected to the trace information processing apparatus 2. A typical command example is shown below.
Bulk EPaIN: (1) Sends only version data (34 bytes) for the first time immediately after power-on to the end point EPa of the USB interface transferred to the trace information processing apparatus 1, and (2) Information instructed by the EPaOUT command (Version number, control register) is sent out.
Bulk EPaOUT: (1) Read information and transfer instruction, and (2) Trace information read endpoint instruction to the end point EPa.
Bulk EPbOUT: Writes trace information having an arbitrary byte length to the end point EPb.

図5は、本発明の実施の形態になるトレースシステムにおける装置間の転送データ定義例を示す。図4におけるEPaOUTコマンドに対し、データ部分の読出しとその読出しエンドポイントを定義したものである。   FIG. 5 shows an example of transfer data definition between devices in the trace system according to the embodiment of the present invention. For the EPaOUT command in FIG. 4, the reading of the data portion and its reading end point are defined.

例えば、1項のREAD{nnnn}、および2項のEPd IN{nnnn}データは、トレース情報をエンドポイントEPdから転送する内容であり、3項のEPe IN{nnnn}データは、トレース情報をエンドポイントEPeINから転送、VVLLデータは、版数情報をEPe INから転送、5項のRESETデータは、無応答でハードウェアを初期化、6項のRAMAxxxxデータは、”xxxx”をRAMアドレスレジスタに書込み、7項のOVF{1(N)or 0}データは、”1”または”0”をオーバーフローレジスタに書込みを指示するなど、各データを送出する読出しエンドポイントが定義された内容となっている。   For example, READ {nnn} in item 1 and EPd IN {nnnn} data in item 2 are contents for transferring the trace information from the end point EPd, and EPe IN {nnnn} data in item 3 end the trace information. Transfer from point EpeIN, VVLL data transfers version number information from EPe IN, 5 RESET data initializes hardware with no response, 6 RAMAxxx data writes “xxxx” to RAM address register The OVF {1 (N) or 0} data in item 7 has a content that defines a read endpoint for sending each data, such as instructing to write “1” or “0” to the overflow register. .

なお、”nnnn”は、現在の(RAMアドレスレジスタ内容)からnnnnKBアドレスを減少した位置からnnnnKBの読出しを指示することを表している。   Note that “nnnn” indicates that reading of the nnnnnKB is instructed from the position where the nnnnnKB address is reduced from the current (RAM address register contents).

図6は、本発明の実施の形態になるトレース情報の書込み処理フローを示す。まず、ステップS11において、トレース情報処理装置2を、コンピュータ装置1とUSBケーブル3によって接続し、装置電源を投入する。つぎに、ステップS12において、エンドポイント(EPa)への読出しデータとして、”RESET”なる5バイトの文字列を書き出す。本ステップの”RESET”は、長期間未使用であったり、バッテリー交換直後である場合に実行される。そして、ステップS13において、任意データ長のトレースデータを別の読出しエンドポイント(EPb)に書き込み、コンピュータ装置1のOSがハングアップとなる時点まで、本ステップの処理が継続される。   FIG. 6 shows a trace information write processing flow according to the embodiment of the present invention. First, in step S11, the trace information processing apparatus 2 is connected to the computer apparatus 1 by the USB cable 3, and the apparatus power is turned on. In step S12, a 5-byte character string “RESET” is written as read data to the end point (EPa). “RESET” in this step is executed when it has not been used for a long period of time or immediately after battery replacement. In step S13, trace data having an arbitrary data length is written to another reading end point (EPb), and the processing in this step is continued until the time when the OS of the computer apparatus 1 is hung up.

なお、コンピュータ装置1が、故障となった場合には、他のコンピュータ装置に本トレース情報処理装置2をUSBケーブル3によって接続し、エンドポイント(EPa)の読出しデータ(EPaOUTデータ)として、例えば、“READn”または“EPdIN”の文字列を読み出す。“READn”とは、トレース情報処理装置2が保持しているトレースデータ書込ポインタに対して、nKBアドレス減少位置からnKBのデータ読出しを指示する(最新のnKBデータ)ことを意味している。   If the computer apparatus 1 fails, the trace information processing apparatus 2 is connected to another computer apparatus via the USB cable 3 and the end point (EPa) read data (EPaOUT data) is, for example, Read the character string “READn” or “EPdIN”. “READn” means that the trace data write pointer held by the trace information processing apparatus 2 is instructed to read nKB data from the nKB address decrement position (latest nKB data).

また、nが省略されたり、あるいは0の場合には、その時点での書込済最大バイト数を読み出す。例えば、READ4であれば、最新の4KB(4*1024)を読出し、EPdIN15であれば、最新の15KB(15*1024)を読出し、READであれば、書込済バイト数(1MB=1024*1024固定)を読み出すこととなる。   If n is omitted or 0, the maximum number of written bytes at that time is read. For example, the latest 4 KB (4 * 1024) is read for READ4, the latest 15 KB (15 * 1024) is read for EPdIN15, and the number of written bytes (1 MB = 1024 * 1024) for READ. (Fixed) will be read out.

以上述べてきた本発明の実施の態様は、以下の付記に示す通りである。
(付記1) USBを介してコンピュータ装置からのトレース情報をメモリに記録するトレース情報処理装置であって、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信する手段と、
前記転送データのヘッダ部分を解析して対応するコマンドを生成する手段と、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行する手段と、
を有することを特徴とするトレース情報処理装置。
(付記2) 前記メモリは、ダイナミックRAMを含むメモリであることを特徴とする付記1に記載のトレース情報処理装置。
(付記3) 前記メモリは、バッテリ電源を備えることを特徴とする付記1あるいは2に記載のトレース情報処理装置。
(付記4)前記コンピュータ装置が故障した場合に、他のコンピュータ装置に接続し、前記他のコンピュータ装置のアプリケーションの指令にしたがって、前記メモリから既に書込みされたトレース情報を読出すことを特徴とする付記1乃至3に記載のトレース情報処理装置。
(付記5)前記コンピュータ装置からのトレース情報に関する転送データが一定時間以上の遅れを生じた場合に、アドレスレジスタを前記メモリ領域へ退避し、前記トレース情報の格納領域のポインタを保存することを特徴とする付記1乃至3に記載のトレース情報処理装置。
(付記6) USBを介してコンピュータ装置からのトレース情報をトレース情報処理装置のメモリに記録するトレース情報記録方法であって、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信するステップと、
前記転送データのヘッダ部分を解析して対応するコマンドを生成するステップと、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行するステップと、
を有することを特徴とするトレース情報記録方法。
(付記7) USBを介してコンピュータ装置からのトレース情報をトレース情報処理装置のメモリに記録するトレース情報記録プログラムであって、
前記トレース情報処理装置として振るまうコンピュータに、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信するステップと、
前記転送データのヘッダ部分を解析して対応するコマンドを生成するステップと、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行するステップと、
を実行させるトレース情報記録プログラム。
The embodiments of the present invention described above are as shown in the following supplementary notes.
(Supplementary Note 1) A trace information processing apparatus for recording trace information from a computer device in a memory via a USB,
Means for receiving, via a USB control unit, transfer data related to trace information sent by an instruction from an application in the computer device;
Means for analyzing the header portion of the transfer data and generating a corresponding command;
Means for writing or reading the trace information to or from the memory according to the command;
A trace information processing apparatus comprising:
(Additional remark 2) The said memory is a memory containing dynamic RAM, The trace information processing apparatus of Additional remark 1 characterized by the above-mentioned.
(Additional remark 3) The said memory is provided with a battery power supply, The trace information processing apparatus of Additional remark 1 or 2 characterized by the above-mentioned.
(Additional remark 4) When the said computer apparatus fails, it connects with another computer apparatus and reads the trace information already written from the said memory according to the instruction | command of the application of the said other computer apparatus, It is characterized by the above-mentioned. The trace information processing apparatus according to appendices 1 to 3.
(Additional remark 5) When the transfer data regarding the trace information from the said computer apparatus produces the delay more than fixed time, an address register is saved to the said memory area, The pointer of the storage area of the said trace information is preserve | saved The trace information processing apparatus according to appendices 1 to 3.
(Supplementary Note 6) A trace information recording method for recording trace information from a computer device via USB in a memory of a trace information processing device,
Receiving transfer data related to trace information sent by an instruction from an application in the computer device via a USB control unit;
Analyzing a header portion of the transfer data to generate a corresponding command;
Performing writing or reading of the trace information to the memory according to the command;
A trace information recording method comprising:
(Additional remark 7) The trace information recording program which records the trace information from a computer apparatus via USB in the memory of a trace information processing apparatus,
In the computer that acts as the trace information processing device,
Receiving transfer data related to trace information sent by an instruction from an application in the computer device via a USB control unit;
Analyzing a header portion of the transfer data to generate a corresponding command;
Performing writing or reading of the trace information to the memory according to the command;
Trace information recording program to execute.

本発明の実施の形態になるトレースシステムの一基本構成を示す図である。It is a figure which shows one basic composition of the trace system which becomes embodiment of this invention. 本発明の実施の形態になるトレースシステムにおけるトレース情報処理装置の機能ブロック図である。It is a functional block diagram of the trace information processing apparatus in the trace system according to the embodiment of the present invention. 本発明の実施の形態になるトレース情報処理装置におけるレジスタ定義例を示す図である。It is a figure which shows the example of a register definition in the trace information processing apparatus which becomes embodiment of this invention. 本発明の実施の形態になるトレースシステムにおける通信コマンド定義例を示す図である。It is a figure which shows the example of a communication command definition in the trace system which becomes embodiment of this invention. 本発明の実施の形態になるトレースシステムにおける装置間の転送コマンドのデータ定義例を示す図である。It is a figure which shows the data definition example of the transfer command between apparatuses in the trace system which becomes embodiment of this invention. 本発明の実施の形態になるトレース情報の書込み処理フローを示す図である。It is a figure which shows the write-in processing flow of the trace information which becomes embodiment of this invention.

符号の説明Explanation of symbols

1 コンピュータ装置
2 トレース情報処理装置
3 USBケーブル
11 CPU(コンピュータ装置側)
12 メモリ(コンピュータ装置側)
13 アプリケーションプログラム
14 USB制御部(コンピュータ装置側)
21 USB制御部(トレース情報処理装置側)
22 CPU(トレース情報処理装置側)
23 ROM
23’RAM
24 メモリ(トレース情報格納用)
25 バッテリ
26 アドレスレジスタ
27 FIFO制御部
28 メモリ制御部
100 ファームウエア
200 トレース情報(メモリ格納)
300 アドレスレジスタ退避領域
1 Computer Device 2 Trace Information Processing Device 3 USB Cable 11 CPU (Computer Device Side)
12 Memory (Computer device side)
13 Application program 14 USB control unit (computer side)
21 USB control unit (trace information processing device side)
22 CPU (Trace information processing device side)
23 ROM
23'RAM
24 memory (for storing trace information)
25 Battery 26 Address register 27 FIFO control unit 28 Memory control unit 100 Firmware 200 Trace information (memory storage)
300 Address register save area

Claims (5)

USBを介してコンピュータ装置からのトレース情報をメモリに記録するトレース情報処理装置であって、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信する手段と、
前記転送データのヘッダ部分を解析して対応するコマンドを生成する手段と、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行する手段と、
を有することを特徴とするトレース情報処理装置。
A trace information processing apparatus for recording trace information from a computer device in a memory via USB,
Means for receiving, via a USB control unit, transfer data related to trace information sent by an instruction from an application in the computer device;
Means for analyzing the header portion of the transfer data and generating a corresponding command;
Means for writing or reading the trace information to or from the memory according to the command;
A trace information processing apparatus comprising:
前記メモリは、ダイナミックRAMを含むメモリであることを特徴とする請求項1に記載のトレース情報処理装置。   The trace information processing apparatus according to claim 1, wherein the memory is a memory including a dynamic RAM. 前記メモリは、バッテリ電源を備えることを特徴とする請求項1あるいは2に記載のトレース情報処理装置。   The trace information processing apparatus according to claim 1, wherein the memory includes a battery power source. USBを介してコンピュータ装置からのトレース情報をトレース情報処理装置のメモリに記録するトレース情報記録方法であって、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信するステップと、
前記転送データのヘッダ部分を解析して対応するコマンドを生成するステップと、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行するステップと、
を有することを特徴とするトレース情報記録方法。
A trace information recording method for recording trace information from a computer device via USB in a memory of a trace information processing device,
Receiving transfer data related to trace information sent by an instruction from an application in the computer device via a USB control unit;
Analyzing a header portion of the transfer data to generate a corresponding command;
Performing writing or reading of the trace information to the memory according to the command;
A trace information recording method comprising:
USBを介してコンピュータ装置からのトレース情報をトレース情報処理装置のメモリに記録するトレース情報記録プログラムであって、
前記トレース情報処理装置として振るまうコンピュータに、
前記コンピュータ装置におけるアプリケーションからの指示によって送出されたトレース情報に関する転送データをUSB制御部を経由して受信するステップと、
前記転送データのヘッダ部分を解析して対応するコマンドを生成するステップと、
前記コマンドにしたがって前記メモリに対し前記トレース情報の書込みあるいは読出しを実行するステップと、
を実行させるトレース情報記録プログラム。
A trace information recording program for recording trace information from a computer device via USB in a memory of a trace information processing device,
In the computer that acts as the trace information processing device,
Receiving transfer data related to trace information sent by an instruction from an application in the computer device via a USB control unit;
Analyzing a header portion of the transfer data to generate a corresponding command;
Performing writing or reading of the trace information to the memory according to the command;
Trace information recording program to execute.
JP2006092209A 2006-03-29 2006-03-29 Trace information processor, trace information recording method, and trace information recording program Pending JP2007265264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006092209A JP2007265264A (en) 2006-03-29 2006-03-29 Trace information processor, trace information recording method, and trace information recording program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006092209A JP2007265264A (en) 2006-03-29 2006-03-29 Trace information processor, trace information recording method, and trace information recording program

Publications (1)

Publication Number Publication Date
JP2007265264A true JP2007265264A (en) 2007-10-11

Family

ID=38638158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006092209A Pending JP2007265264A (en) 2006-03-29 2006-03-29 Trace information processor, trace information recording method, and trace information recording program

Country Status (1)

Country Link
JP (1) JP2007265264A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606890B2 (en) 2014-09-26 2017-03-28 International Business Machines Corporation Analysis system, analysis method and program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175373A (en) * 1993-12-21 1995-07-14 Casio Electron Mfg Co Ltd Electronic device
WO2005022390A1 (en) * 2003-08-28 2005-03-10 Renesas Technology Corp. Microcomputer and method for developing system program
JP2006018660A (en) * 2004-07-02 2006-01-19 Toshiba Corp Image forming device, and information output method for the image forming device
JP2006061299A (en) * 2004-08-25 2006-03-09 Samii Kk Game system, method and program for acquiring game history therein and recording medium
JP2006061178A (en) * 2004-08-24 2006-03-09 Fuji Photo Film Co Ltd Medical apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175373A (en) * 1993-12-21 1995-07-14 Casio Electron Mfg Co Ltd Electronic device
WO2005022390A1 (en) * 2003-08-28 2005-03-10 Renesas Technology Corp. Microcomputer and method for developing system program
JP2006018660A (en) * 2004-07-02 2006-01-19 Toshiba Corp Image forming device, and information output method for the image forming device
JP2006061178A (en) * 2004-08-24 2006-03-09 Fuji Photo Film Co Ltd Medical apparatus
JP2006061299A (en) * 2004-08-25 2006-03-09 Samii Kk Game system, method and program for acquiring game history therein and recording medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606890B2 (en) 2014-09-26 2017-03-28 International Business Machines Corporation Analysis system, analysis method and program
US9710351B2 (en) 2014-09-26 2017-07-18 International Business Machines Corporation Analysis system, analysis method and program
US10360384B2 (en) 2014-09-26 2019-07-23 International Business Machines Corporation Analysis systems, analysis method and program
US10963364B2 (en) 2014-09-26 2021-03-30 International Business Machines Corporation Analysis system, analysis method and program

Similar Documents

Publication Publication Date Title
KR101561854B1 (en) Non-mounted storage test device based on fpga
US10504605B2 (en) Method and system for testing firmware of solid-state storage device, and electronic apparatus
US20070220361A1 (en) Method and apparatus for guaranteeing memory bandwidth for trace data
US10585822B2 (en) Operation method of host system including storage device and operation method of storage device controller
KR100634436B1 (en) Multi chip system and its boot code fetch method
CN107515827B (en) PCIE SSD custom log storage method and device and SSD
US20170024165A1 (en) Method and information processing system
JP2021501941A (en) Memory block reclaim method and memory block reclaim device
CN112231005A (en) Method for managing FPGA (field programmable Gate array) version based on UBOOT (Universal boot on Board)
JP4322240B2 (en) Reboot method, system and program
US20210255794A1 (en) Optimizing Data Write Size Using Storage Device Geometry
US20170249167A1 (en) Memory device, and information-processing device
US10310740B2 (en) Aligning memory access operations to a geometry of a storage device
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
JP2007265264A (en) Trace information processor, trace information recording method, and trace information recording program
KR102475688B1 (en) Nonvolatile memory device, data storage apparatus including the same and operating method thereof
WO2022242665A1 (en) Data storage method and related device
US20170206178A1 (en) Information processing apparatus, method of transferring data, and non-transitory computer-readable recording medium
JP3747213B1 (en) NAND flash memory device and controller for sequential ROM interface
CN109445686B (en) Storage disk and data access method
KR101539933B1 (en) Method and apparatus for creating log on cpu hang-up
JP6812332B2 (en) Information processing system and information processing method
TWI779630B (en) Systems and methods for storing debug information
JP6704127B2 (en) Information processing equipment
TW201926333A (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108