JP2007264515A - Digital signal processor and digital signal processing program - Google Patents
Digital signal processor and digital signal processing program Download PDFInfo
- Publication number
- JP2007264515A JP2007264515A JP2006092684A JP2006092684A JP2007264515A JP 2007264515 A JP2007264515 A JP 2007264515A JP 2006092684 A JP2006092684 A JP 2006092684A JP 2006092684 A JP2006092684 A JP 2006092684A JP 2007264515 A JP2007264515 A JP 2007264515A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- bit
- digital
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000005070 sampling Methods 0.000 claims description 16
- 230000005236 sound signal Effects 0.000 abstract description 14
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、1ビットオーディオ信号のモニター出力やファイルへの出力を処理負担を軽減しながら実行することが可能な技術に関する。 The present invention relates to a technique capable of executing monitor output of a 1-bit audio signal and output to a file while reducing the processing load.
従来から、デルタシグマ変調が施された1ビット信号を複数ビットに変換し、これに所要の信号処理を施したしたものを再度、シグマデルタ変調して出力するオーディオ装置が提案されていた(例えば、非特許文献1参照)。図2はこの従来装置の構成を示している。予めシグマデルタ変調を施された1ビット信号列を格納した入力ファイル100からの信号は、ビット長変換器110によってマルチビットの信号列(nビット信号)に変換され、これが信号処理部130によって処理される。信号処理部130は係数発生部140から供給される係数とnビット信号とに基づいて積和演算等の所要の演算を行ってその演算結果信号を出力する。そして、シグマデルタ変調器150が、このnビットの演算結果信号に再度シグマデルタ変調を施して1ビット信号として出力する。スイッチ160がB側でオンされている場合には、この1ビットの再シグマデルタ変調信号は出力ファイル180に1ビット信号列として格納される一方、スイッチ160がA側にオンされる場合には、1ビット信号用のD/A変換器190によって再シグマデルタ変調信号がデジタルアナログ変換されて、アナログオーディオ信号モニタ170でオーディオ信号をモニターすることができる。
Conventionally, there has been proposed an audio apparatus that converts a 1-bit signal that has been subjected to delta-sigma modulation into a plurality of bits, and that has been subjected to necessary signal processing, and again outputs the signal after performing sigma-delta modulation (for example, Non-Patent Document 1). FIG. 2 shows the configuration of this conventional apparatus. A signal from the
確かに、図2に示す従来装置にあっては、最終的に出力されるアナログオーディオ信号を簡単にモニターすることができる有益な装置である。しかしながら、一般に1ビットオーディオ信号はサンプリング周波数が高く、高速な演算処理を行わなければならない。そのため、高速処理可能なプロセッサーを備えなければならないし、また、1ビットオーディオ信号に対応可能なD/A変換器190も必要となり、簡単にPC(パーソナルコンピュータ)上で従来装置を実現することができないといった課題があった。
Certainly, the conventional apparatus shown in FIG. 2 is a useful apparatus that can easily monitor the analog audio signal that is finally output. However, generally, a 1-bit audio signal has a high sampling frequency, and high-speed arithmetic processing must be performed. For this reason, a processor capable of high-speed processing must be provided, and a D /
本発明は、かかる従来の課題を解決するためになされたもので、簡易な構成で1ビットオーディオ信号に対応可能なデジタル信号処理装置およびデジタル信号処理プログラムを提供することを目的とする。 The present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a digital signal processing device and a digital signal processing program capable of handling a 1-bit audio signal with a simple configuration.
上記目的を達成するために、本発明は、シグマデルタ変調処理が施された1ビットの入力信号を受け付けてこれに対するサンプリング周波数を低くしたPCM(パルスコードモジュレーション)信号を出力するサンプリング周波数変換手段と、前記入力信号をnビット(nは2以上の整数)の信号であるnビット信号に変換して出力するビット長変換手段と、所定の信号処理を係数発生部から供給される係数を用いて実行する信号処理手段と、この信号処理手段からのPCM信号をデジタルアナログ変換するデジタルアナログ変換手段と、前記信号処理手段からのnビットの信号に対して再度シグマデルタ変調を施すシグマデルタ変調手段と、を備え、
前記信号処理手段は、
第1のモードが指定された場合には、前記係数発生部から供給される第1群の係数と前記サンプリング周波数変換手段からのPCM信号とに基づいて信号処理を行った結果生成される処理結果信号を前記デジタルアナログ変換器に供給してモニター可能とする一方、
第2のモードが指定された場合には、前記係数発生部から供給される第2群の係数と前記ビット長変換手段からのnビット信号とに基づいて信号処理を行った結果生成される処理結果信号を出力ファイルに出力可能とすることを特徴とするようにした。
In order to achieve the above object, the present invention comprises sampling frequency conversion means for receiving a 1-bit input signal subjected to sigma delta modulation processing and outputting a PCM (pulse code modulation) signal with a lower sampling frequency. The input signal is converted into an n-bit signal which is an n-bit (n is an integer of 2 or more) signal and output, and a predetermined signal processing is performed using a coefficient supplied from a coefficient generator. A signal processing unit for executing, a digital-to-analog conversion unit for digital-to-analog conversion of the PCM signal from the signal processing unit, and a sigma-delta modulation unit for performing sigma-delta modulation on the n-bit signal from the signal processing unit again With
The signal processing means includes
When the first mode is designated, a processing result generated as a result of performing signal processing based on the first group of coefficients supplied from the coefficient generator and the PCM signal from the sampling frequency conversion means While supplying a signal to the digital-analog converter for monitoring,
When the second mode is designated, processing generated as a result of performing signal processing based on the second group of coefficients supplied from the coefficient generator and the n-bit signal from the bit length conversion means The result signal can be output to an output file.
この発明によれば、信号処理手段は、第1のモードが指定された場合には、係数発生部から供給される第1群の係数とサンプリング周波数変換手段からのPCM信号とに基づいて信号処理を行った結果生成される処理結果信号をD/A変換器に供給してモニター可能とし、また、第2のモードが選択された場合には、係数発生部から供給される第2群の係数とビット長変換手段からのnビット信号とに基づいて信号処理を行った結果生成された処理結果信号を出力ファイルに出力可能とする。したがって、従来のような1ビットD/A変換器を不要とし、プロセッサの能力を高めることを不要としたので、例えばスループットの小さなパーソナルコンピューター等でかかるデジタル信号処理装置を実現することが可能となる。 According to the present invention, when the first mode is designated, the signal processing means performs signal processing based on the first group of coefficients supplied from the coefficient generator and the PCM signal from the sampling frequency conversion means. The processing result signal generated as a result of performing the processing is supplied to the D / A converter for monitoring, and when the second mode is selected, the second group of coefficients supplied from the coefficient generating unit And a processing result signal generated as a result of signal processing based on the n-bit signal from the bit length conversion means can be output to an output file. Therefore, the conventional 1-bit D / A converter is not required and it is not necessary to increase the capacity of the processor. For this reason, it is possible to realize such a digital signal processing apparatus using, for example, a personal computer having a low throughput. .
また、この装置において、信号処理手段を、指示された演算による演算結果が同じものであり続ける場合には入力信号を直接、出力ファイルに出力可能な構成として、無駄な処理の実行を極力低減することが可能になる。 Further, in this apparatus, when the signal processing means continues to have the same calculation result by the instructed calculation, the input signal can be directly output to the output file, and the execution of useless processing is reduced as much as possible. It becomes possible.
また、本発明によれば、コンピュータが実行可能なデジタル信号処理プログラムであって、
コンピュータが実行可能なデジタル信号処理プログラムであって、
シグマデルタ変調処理が施された1ビットの入力信号を受け付けてこれに対するサンプリング周波数を低くしたPCM(パルスコードモジュレーション)信号を出力するサンプリング周波数変換機能と、
前記入力信号をnビット(nは2以上の整数)の信号であるnビット信号に変換して出力するビット長変換機能と、
所定の信号処理を係数発生部から供給される係数を用いて実行する信号処理機能と、
この信号処理機能からのPCM信号をデジタルアナログ変換器でデジタルアナログ変換させるデジタルアナログ変換機能と、
前記信号処理機能からのnビットの信号に対して再度シグマデルタ変調を施すシグマデルタ変調機能とを備え、をコンピュータ上に実現可能なプログラムであって、
前記信号処理機能は、
第1のモードが指定された場合には、前記係数発生部から供給される第1群の係数と前記サンプリング周波数変換手段からのPCM信号とに基づいて信号処理を行った結果生成される処理信号を前記デジタルアナログ変換器に供給してモニター可能とする一方、
第2のモードが指定された場合には、前記係数発生部から供給される第2群の係数と前記ビット長変換手段からのnビット信号とに基づいて信号処理を行った結果生成される処理信号を出力ファイルに出力可能とする機能であることを特徴とするコンピュータ実行可能なデジタル信号処理プログラムも提供される。
Further, according to the present invention, there is provided a digital signal processing program executable by a computer,
A digital signal processing program executable by a computer,
A sampling frequency conversion function for receiving a 1-bit input signal that has been subjected to sigma delta modulation processing and outputting a PCM (pulse code modulation) signal with a lower sampling frequency corresponding thereto;
A bit length conversion function for converting the input signal into an n-bit signal which is an n-bit (n is an integer of 2 or more) signal and outputting the signal,
A signal processing function for performing predetermined signal processing using a coefficient supplied from a coefficient generator;
A digital-analog conversion function for converting a PCM signal from the signal processing function into a digital-analog converter by a digital-analog converter;
A sigma delta modulation function for performing sigma delta modulation again on the n-bit signal from the signal processing function, and a program that can be realized on a computer,
The signal processing function is
When the first mode is designated, a processing signal generated as a result of performing signal processing based on the first group of coefficients supplied from the coefficient generator and the PCM signal from the sampling frequency conversion means To the digital-analog converter to enable monitoring,
When the second mode is designated, processing generated as a result of performing signal processing based on the second group of coefficients supplied from the coefficient generator and the n-bit signal from the bit length conversion means A computer-executable digital signal processing program is also provided, which is a function that enables output of a signal to an output file.
本発明によれば、簡易な構成で1ビットオーディオ信号に対応可能なデジタル信号処理装置およびデジタル信号処理プログラムを提供することが可能になるという効果が得られる。 According to the present invention, it is possible to provide a digital signal processing apparatus and a digital signal processing program that can handle a 1-bit audio signal with a simple configuration.
以下、図面を参照しながら本発明を実施するための最良の形態について説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(構成)
図1は本発明の好適な実施形態であるデジタル信号処理装置1の構成図である。入力ファイル10には、予めシグマデルタ変調が施されている1ビットのシグマデルタ変調信号が格納されている。本装置1のスイッチ5、スイッチ6は同期制御されスイッチ5がA側にオンされている場合にはスイッチ6もA側にオンされる(第1のモード指定)。一方、スイッチ5がB側にオンされている場合にはスイッチ6もB側にオンされる(第2のモード指定)構成とされている。なお、スイッチ6をA側又はB側にオンすると、両モードで異なる係数が係数発生部40から供給される。
(Constitution)
FIG. 1 is a block diagram of a digital
また、このデジタル信号処理装置1は、入力ファイル10に格納されているシグマデルタ変調処理が施された1ビットの入力信号を受け付けてこれに対するサンプリング周波数を低くしたPCM(パルスコードモジュレーション)信号を出力するデシメーションフィルタ100と、1ビットの入力信号をnビット(nは2以上の整数)以上のnビット信号(例えば32ビット)に変換して出力するビット長変換器20と、所定の信号処理を係数発生部40から供給される係数を用いて実行する信号処理部30と、この信号処理部30からのPCM信号をデジタルアナログ変換するPCM用D/A変換器90と、信号処理部30からのnビットの信号に対して再度シグマデルタ変調を施すシグマデルタ変調器50とを有する。
The digital
そして、PCM用D/A変換器90からの出力信号はアナログオーディオ信号モニタ70を介してモニタ(試聴)可能に構成されている。また、スイッチ9がA側にオンされている場合には、シグマデルタ変調器50からの1ビットの再シグマデルタ変調信号を出力ファイル80に順次格納可能に構成されている。なお、スイッチ5、スイッチ6の制御は不図示の制御部等によって行われる。
The output signal from the PCM D /
また、信号処理部30はスイッチ9の制御機能を有し、通常、スイッチ9をA側にオンして信号処理結果を出力ファイル80に格納する構成とする一方、信号処理部30は、同じ演算結果が得られるような所定の演算(例えば信号に係数「1.0」を乗算する等の演算処理)の指示が与えられた場合には、スイッチ9をB側にオンして、入力ファイル10からの信号をそのまま出力ファイル80に格納可能として、極力無駄な演算処理の実行を省くように構成されている。
In addition, the
(作用)
まず、スイッチ5、6がA側にオンされた場合(第1のモードが指定された場合)、入力ファイル10に格納されている1ビットのシグマデルタ変調信号がデシメーションフィルタ100に供給される。このデシメーションフィルタ100は、サンプリング周波数を低下させた(例えば64分の1とする)PCM信号を信号処理部30に供給する。信号処理部30は、係数発生部40から供給される係数と入力されるPCM信号とに基づいた積和演算等の所定の演算を実行しこの演算結果をPCM信号で出力する。そして、PCM用D/A変換器90はこの信号処理部30から出力されたPCM信号に対してデジタルアナログ変換処理を施するので、アナログオーディオ信号モニタ70からは、再生されたアナログオーディオ信号を試聴することが可能になる。
(Function)
First, when the switches 5 and 6 are turned on to the A side (when the first mode is designated), the 1-bit sigma delta modulation signal stored in the
一方、スイッチ5、6がB側にオンされた場合(第2のモードが指定された場合)、入力ファイル10に格納されている1ビットのシグマデルタ変調信号がビット長変換器200に供給される。このビット長変換器は与えられた1ビット信号をnビット信号(nは2以上の整数:例えば32ビット)とし、このnビット信号を信号処理部30に供給する。信号処理部30は、係数発生部40から供給される係数とnビット信号とに基づいた積和演算等の所定の演算結果を実行しこの演算結果をnビット信号として出力する。そして、シグマデルタ変調器50はこの信号処理部30から出力されたnビットの信号に対してシグマデルタ変調を施して1ビット信号としこれを出力ファイル80に格納する。
On the other hand, when the switches 5 and 6 are turned on to the B side (when the second mode is designated), the 1-bit sigma delta modulation signal stored in the
以上説明してきたように、信号処理部30はスイッチ5、6がA側にオンされた場合(第1のモード指定)には、係数発生部40から供給される係数とデシメーションフィルタ100からのPCM信号とに基づいて信号処理を行っ結果生成される処理結果信号をPCM用D/A変換器90に供給してモニター可能とする。一方、信号処理部30は、スイッチ5、6がB側にオンされた場合(第2のモード指定)には、係数発生部40から供給される係数とビット長変換器20からのnビット信号とに基づいて信号処理を行った処理結果信号を出力ファイル80に出力する。したがって、従来のような1ビットD/A変換器を設けることを不要とし、プロセッサの能力を高めることも不要としたので、例えばスループットの小さなパーソナルコンピューター等でデジタル信号処理装置1を実現することが可能となる。
As described above, when the switches 5 and 6 are turned on to the A side (first mode designation), the
なお、以上のような処理は、例えば、CPUがROMに記憶されたプログラムを実行することにより実現することが可能である。即ち、PCM用D/A変換器を備えたパーソナルコンピュータシステム上でプログラムを実行させることによって本発明に係る処理を実現することが可能である。 Note that the above processing can be realized, for example, by the CPU executing a program stored in the ROM. That is, the processing according to the present invention can be realized by executing a program on a personal computer system including a PCM D / A converter.
以上説明してきたように、本発明は、簡易な構成で1ビットオーディオ信号処理を行うことが可能な装置やプログラムを提供することができる。 As described above, the present invention can provide an apparatus and a program that can perform 1-bit audio signal processing with a simple configuration.
1 デジタル信号処理装置
5 スイッチ
6 スイッチ
9 スイッチ
10 入力ファイル
20 ビット長変換器
30 信号処理部
40 係数発生部
50 シグマデルタ変調器
70 アナログオーディオ信号モニタ
80 出力ファイル
90 PCM用D/A変換器
100 デシメーションフィルタ
DESCRIPTION OF
Claims (3)
前記信号処理手段は、
第1のモードが指定された場合には、前記係数発生部から供給される第1群の係数と前記サンプリング周波数変換手段からのPCM信号とに基づいて信号処理を行った結果生成される処理結果信号を前記デジタルアナログ変換器に供給してモニター可能とする一方、
第2のモードが指定された場合には、前記係数発生部から供給される第2群の係数と前記ビット長変換手段からのnビット信号とに基づいて信号処理を行った結果生成される処理結果信号を出力ファイルに出力可能とすることを特徴とするデジタル信号処理装置。 Sampling frequency conversion means for receiving a 1-bit input signal that has been subjected to sigma delta modulation processing and outputting a PCM signal with a lower sampling frequency for the input signal, and the input signal as an n-bit signal (n is an integer of 2 or more) A bit length converting means for converting the signal into an n-bit signal and outputting the signal; a signal processing means for executing a predetermined signal processing using a coefficient supplied from a coefficient generating section; and a PCM signal from the signal processing means is digitally converted. Digital-to-analog conversion means for analog conversion; and sigma-delta modulation means for performing sigma-delta modulation on the n-bit signal from the signal processing means,
The signal processing means includes
When the first mode is designated, a processing result generated as a result of performing signal processing based on the first group of coefficients supplied from the coefficient generator and the PCM signal from the sampling frequency conversion means While supplying a signal to the digital-analog converter for monitoring,
When the second mode is designated, processing generated as a result of performing signal processing based on the second group of coefficients supplied from the coefficient generator and the n-bit signal from the bit length conversion means A digital signal processing apparatus capable of outputting a result signal to an output file.
前記信号処理手段は、
指示された演算による演算結果が同じものであり続ける場合には、前記入力信号を直接、出力ファイルに出力可能な構成としたことを特徴とするデジタル信号処理装置。 The apparatus of claim 1.
The signal processing means includes
A digital signal processing apparatus characterized in that when the calculation result by the instructed calculation continues to be the same, the input signal can be directly output to an output file.
シグマデルタ変調処理が施された1ビットの入力信号を受け付けてこれに対するサンプリング周波数を低くしたPCM(パルスコードモジュレーション)信号を出力するサンプリング周波数変換機能と、
前記入力信号をnビット(nは2以上の整数)の信号であるnビット信号に変換して出力するビット長変換機能と、
所定の信号処理を係数発生部から供給される係数を用いて実行する信号処理機能と、
この信号処理機能からのPCM信号をデジタルアナログ変換器でデジタルアナログ変換させるデジタルアナログ変換機能と、
前記信号処理機能からのnビットの信号に対して再度シグマデルタ変調を施すシグマデルタ変調機能とを備え、をコンピュータ上に実現可能なプログラムであって、
前記信号処理機能は、
第1のモードが指定された場合には、前記係数発生部から供給される第1群の係数と前記サンプリング周波数変換手段からのPCM信号とに基づいて信号処理を行った結果生成される処理結果信号を前記デジタルアナログ変換器に供給してモニター可能とする一方、
第2のモードが指定された場合には、前記係数発生部から供給される第2群の係数と前記ビット長変換手段からのnビット信号とに基づいて信号処理を行った結果生成される処理結果信号を出力ファイルに出力可能とする機能であることを特徴とするコンピュータ実行可能なデジタル信号処理プログラム。 A digital signal processing program executable by a computer,
A sampling frequency conversion function for receiving a 1-bit input signal that has been subjected to sigma delta modulation processing and outputting a PCM (pulse code modulation) signal with a lower sampling frequency corresponding thereto;
A bit length conversion function for converting the input signal into an n-bit signal which is an n-bit (n is an integer of 2 or more) signal and outputting the signal,
A signal processing function for performing predetermined signal processing using a coefficient supplied from a coefficient generator;
A digital-analog conversion function for converting a PCM signal from the signal processing function into a digital-analog converter by a digital-analog converter;
A sigma delta modulation function for performing sigma delta modulation again on the n-bit signal from the signal processing function, and a program that can be realized on a computer,
The signal processing function is
When the first mode is designated, a processing result generated as a result of performing signal processing based on the first group of coefficients supplied from the coefficient generator and the PCM signal from the sampling frequency conversion means While supplying a signal to the digital-analog converter for monitoring,
When the second mode is designated, processing generated as a result of performing signal processing based on the second group of coefficients supplied from the coefficient generator and the n-bit signal from the bit length conversion means A computer-executable digital signal processing program, which is a function that enables output of a result signal to an output file.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092684A JP4889004B2 (en) | 2006-03-30 | 2006-03-30 | Digital signal processing apparatus and digital signal processing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006092684A JP4889004B2 (en) | 2006-03-30 | 2006-03-30 | Digital signal processing apparatus and digital signal processing program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007264515A true JP2007264515A (en) | 2007-10-11 |
JP4889004B2 JP4889004B2 (en) | 2012-02-29 |
Family
ID=38637528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006092684A Active JP4889004B2 (en) | 2006-03-30 | 2006-03-30 | Digital signal processing apparatus and digital signal processing program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4889004B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193221A (en) * | 2009-02-19 | 2010-09-02 | Korg Inc | Normalization device |
TWI413980B (en) * | 2010-06-14 | 2013-11-01 | Univ Nat Taiwan Normal | Audio real-time processing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003208186A (en) * | 2002-01-11 | 2003-07-25 | Sony Corp | Signal processor and signal processing method |
JP2006079740A (en) * | 2004-09-10 | 2006-03-23 | Sony Corp | Device, method and program for processing information |
-
2006
- 2006-03-30 JP JP2006092684A patent/JP4889004B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003208186A (en) * | 2002-01-11 | 2003-07-25 | Sony Corp | Signal processor and signal processing method |
JP2006079740A (en) * | 2004-09-10 | 2006-03-23 | Sony Corp | Device, method and program for processing information |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193221A (en) * | 2009-02-19 | 2010-09-02 | Korg Inc | Normalization device |
TWI413980B (en) * | 2010-06-14 | 2013-11-01 | Univ Nat Taiwan Normal | Audio real-time processing method |
Also Published As
Publication number | Publication date |
---|---|
JP4889004B2 (en) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5345242B2 (en) | Sigma delta modulator with shortening and its application | |
KR101651261B1 (en) | Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters | |
JP2009545899A (en) | Asynchronous sigma-delta digital-to-analog converter | |
KR100519682B1 (en) | Signal Processing Apparatus and Method for Scale Processing of Sigma-Delta Modulated Digital Signals | |
JP4796141B2 (en) | Sigma delta modulator | |
JP4889004B2 (en) | Digital signal processing apparatus and digital signal processing program | |
JPH07321653A (en) | Circuit and method for testing dithered analog-to-digital converter | |
KR20060051318A (en) | Digital signal processing apparatus and digital signal processing method | |
US7557742B2 (en) | Pipelined/cyclic architectures for analog-digital signal conversion | |
KR100941797B1 (en) | Class-d amplifier | |
JP6217736B2 (en) | Pulse width modulator and program thereof | |
US6980145B1 (en) | System and method for noise cancellation in a signal processing circuit | |
JP4058175B2 (en) | Audio signal processing device | |
US20070024481A1 (en) | Method and system for digital to analog conversion using multi-purpose current summation | |
JP4058179B2 (en) | Signal processing device | |
JPH11215000A (en) | Signal processor | |
JP3131429U (en) | Sigma Delta circuit | |
JP4058177B2 (en) | Digital audio signal processor | |
CN116114177A (en) | System and method for enhancing delta-sigma converter noise performance | |
JP3812774B2 (en) | 1-bit signal processor | |
JP2011221322A (en) | Audio device for one bit signal | |
JP4656524B2 (en) | Digital signal processor | |
JP5474145B2 (en) | Fade processing device for DSD signal in audio products | |
JP3799146B2 (en) | 1-bit signal processor | |
JPH11330981A (en) | Scalable overflow clamping and its method for digital gain scaler and adder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4889004 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |