JP2007263575A - Method and apparatus for inspecting semiconductor device - Google Patents

Method and apparatus for inspecting semiconductor device Download PDF

Info

Publication number
JP2007263575A
JP2007263575A JP2006085099A JP2006085099A JP2007263575A JP 2007263575 A JP2007263575 A JP 2007263575A JP 2006085099 A JP2006085099 A JP 2006085099A JP 2006085099 A JP2006085099 A JP 2006085099A JP 2007263575 A JP2007263575 A JP 2007263575A
Authority
JP
Japan
Prior art keywords
inspection
semiconductor device
contact test
value
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006085099A
Other languages
Japanese (ja)
Inventor
Keiji Shibata
啓次 柴田
Kiyotaka Masuda
清隆 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2006085099A priority Critical patent/JP2007263575A/en
Publication of JP2007263575A publication Critical patent/JP2007263575A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and an apparatus for inspecting a semiconductor device preventing overkill itself. <P>SOLUTION: In the method for inspecting the semiconductor device mounting the plurality of semiconductor devices on an inspection socket in order, inspecting electrical characteristics to accumulate inspection data for each semiconductor device, and grading the quality of the inspected semiconductor devices on the basis of the inspection data, wherein the inspection of the electrical characteristics includes a contact test, the method includes a step of accumulating a measurement value in the contact test of the semiconductor device that has passed the contact test, a step of generating an arithmetic value from the accumulated measurement value of the contact test, and a step of predicting failure of the inspection socket by comparing a predetermined reference value with the arithmetic value obtained by the measurement value of the contact test. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の電気的検査方法に関し、特に、被検査半導体装置(Device Under Test。以下、DUTと称する。)が装着されるテスタの検査用ソケット欠陥と関連した、半導体装置の検査方法および検査装置に関する。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrical inspection method for a semiconductor device, and more particularly to a semiconductor device inspection method related to a test socket defect of a tester to which a semiconductor device under test (Device Under Test; hereinafter referred to as DUT) is mounted. And an inspection apparatus.

テスタは、半導体素子を電気的に検査する機能を有するハードウェアとソフトウェアとが結合された自動化装置である。一般的に、半導体装置は多ピン化の傾向となっている為、テスタとDUTとの接続は、検査用ソケットを介して行われる。半導体装置の電気的特性の検査では、DUTと検査用ソケットを介したテスタとの間で、導通があるかどうかの接触テストが、最初に行われる。このテスト項目で合格(あるいはPassと呼ばれる。)が得られないと、それ以降のテスト項目は実行されず、不良品と判定される。しかし、それらの不良品の中には、前述の検査用ソケットが原因(例えば、検査用ソケット端子の劣化や、当該端子への付着物による導通不良)となって、誤って不良と判定されたものもが含まれている可能性があった。言い換えれば、良品の半導体装置を無駄に廃棄していた可能性があった。   The tester is an automated apparatus in which hardware and software having a function of electrically inspecting a semiconductor element are combined. In general, since semiconductor devices have a tendency to increase the number of pins, a tester and a DUT are connected via an inspection socket. In the inspection of the electrical characteristics of the semiconductor device, a contact test is first performed for whether there is continuity between the DUT and the tester via the inspection socket. If a pass (or called Pass) is not obtained for this test item, the subsequent test items are not executed and are determined to be defective. However, among those defective products, the above-described inspection socket was caused as a cause (for example, deterioration of the inspection socket terminal or poor conduction due to the deposit on the terminal), and it was erroneously determined as defective. Things could have been included too. In other words, there was a possibility that a good semiconductor device was wasted.

そこで、特許文献1や特許文献2のように、接触テストの結果をテスタ内に蓄積し、この接触テストの不良発生頻度がある一定の基準を超えた場合には、そのソケットに半導体装置を供給しないようにして、良品である半導体装置の無駄な廃棄(以降、Overkillとも呼ぶ。)を回避し、無駄な廃棄分を低減していた。
特開2000−162273号公報 特開2004−317513号公報
Therefore, as in Patent Document 1 and Patent Document 2, the results of the contact test are accumulated in the tester, and when the frequency of occurrence of defects in the contact test exceeds a certain standard, the semiconductor device is supplied to the socket. As a result, wasteful disposal of non-defective semiconductor devices (hereinafter also referred to as “Overkill”) is avoided, and wasteful disposal is reduced.
JP 2000-162273 A JP 2004-317513 A

しかし、特許文献1や特許文献2の場合、実際に接触不具合が発生し始めてからある程度の頻度になるまでは、依然として検査は続けられるため、Overkillを低減するには自ずと限界がある。   However, in the case of Patent Document 1 and Patent Document 2, since the inspection is still continued until a certain frequency occurs after actually starting the contact failure, there is a limit to reducing Overkill.

本発明は、上記課題を解決し、Overkillそのものを防止する半導体装置の検査方法および検査装置を提供することを目的とする。   It is an object of the present invention to provide a semiconductor device inspection method and inspection apparatus that solve the above-described problems and prevent Overkill itself.

Overkillを低減するには、不具合の状態にある検査用ソケットを、極力早い段階で見つける必要がある。そこで、電気的特性検査の最初に行われる接触テストの結果を収集し、それらの結果の傾向から、各検査用ソケットの良あるいは不良を予測できないかを検討した。その結果、接触テストでPassした被検査半導体装置の、接触テストにおける測定値のみを、テスタ内の保存手段に蓄積し、この蓄積された測定値から、現在の検査を基点に遡って複数回分を選んで基準値を生成し、さらに、この基準値(この基準値は、接触テストでは合格判定値内であるが、テスタ使用開始時の値よりは高い。)に測定値が達した場合に、その検査用ソケットの使用を中止できるようにすれば良いことがわかった。   In order to reduce Overkill, it is necessary to find a test socket in a defective state as early as possible. Therefore, the results of the contact test performed at the beginning of the electrical characteristic inspection were collected, and it was examined whether the quality of each inspection socket could be predicted from the tendency of those results. As a result, only the measurement values in the contact test of the semiconductor device to be inspected passed in the contact test are stored in the storage means in the tester, and the current measurement is repeated multiple times from the accumulated measurement value. If the measured value reaches this reference value (this reference value is within the pass judgment value in the contact test, but higher than the value at the start of tester use), It turned out that it would be good to be able to stop using the inspection socket.

本発明は、以上の知見に基づいてなされたもので、その特徴は以下の通りである。
(1)本発明に係る半導体装置の検査方法は、検査用ソケットに複数の半導体装置を順に装着し、電気的特性を検査して各半導体装置毎に検査データを蓄積し、検査済み半導体装置を検査データに基づいて良否選別する半導体装置の検査方法において、前記電気的特性の検査には、接触テストが含まれ、該接触テストに合格した半導体装置の、接触テストにおける測定値を蓄積する工程と、該蓄積された接触テストの測定値から演算値を生成する工程と、予め定められた基準値と前記接触テストでの測定値から得られた演算値とを比較して、検査用ソケットの不良を予測する工程とを有することを特徴とする。
(2)上記(1)において、検査用ソケットの不良が予測された場合に、その旨を表示させる工程をさらに有することを特徴とする。
(3)本発明に係る半導体装置用テスタは、半導体装置が装着される検査用ソケットと、接触テストにおける測定値を保存する保存手段と、前記接触テストにおける測定値を前記保存手段から読み出して、演算値を生成する演算値生成手段と、予め定められた基準値と前記接触テストでの測定値から得られた演算値とを比較して、前記検査用ソケットの不良を予測する予測手段と、該予測手段により不良が予測された検査用ソケットの使用を中止させる信号を生成する信号生成手段とを有することを特徴とする。
The present invention has been made based on the above findings, and the features thereof are as follows.
(1) A method of inspecting a semiconductor device according to the present invention includes mounting a plurality of semiconductor devices in an inspection socket in order, inspecting electrical characteristics, accumulating inspection data for each semiconductor device, In the method of inspecting a semiconductor device for selecting pass / fail based on inspection data, the inspection of the electrical characteristics includes a contact test, and a step of accumulating measured values in the contact test of a semiconductor device that has passed the contact test; And a step of generating a calculated value from the accumulated measurement value of the contact test, and comparing the predetermined reference value with the calculated value obtained from the measurement value in the contact test to determine whether the inspection socket is defective And a step of predicting.
(2) In the above (1), when a defect in the inspection socket is predicted, the method further includes a step of displaying the fact.
(3) A tester for a semiconductor device according to the present invention is a test socket on which a semiconductor device is mounted, storage means for storing a measurement value in a contact test, and reading a measurement value in the contact test from the storage means, A calculation value generating means for generating a calculation value; a prediction means for comparing a calculation value obtained from a measurement value in the contact test with a predetermined reference value; and predicting a defect of the inspection socket; Signal generating means for generating a signal for stopping the use of the inspection socket whose failure is predicted by the predicting means.

本発明によれば、検査用ソケットの不良を予測して対処できるようになるため、半導体装置の良品が誤って不良品と判定されることを未然に防ぐことができる。また、Overkillを原因とする歩留りの低下を抑えることができる。   According to the present invention, since it is possible to predict and deal with a defect in the inspection socket, it is possible to prevent a good product of the semiconductor device from being erroneously determined as a defective product. In addition, it is possible to suppress a decrease in yield due to Overkill.

本発明に係る実施の形態として、CMOSの半導体装置を検査する方法について説明する。接触テストは、電源ピンとGNDピンを0Vに固定し、半導体装置の各端子ピンに対して数十〜数百μAの電流を印加した時の電圧を測定し、その値の絶対値が、良品と判定される最小順方向電圧VminLと最大順方向電圧VmaxLの範囲内にあれば、接触テストはPassと判定するものとする。また、検査を開始する前のソケットは十分クリーニングされており、接触不具合は生じないものとする。図1に、本実施の形態による半導体装置の電気的検査方法を説明するためのフローチャートを示す。以下の説明は、この図1のフローチャートに沿って行い、実施する工程の順番は(1)から(8)までの番号順に行う。   As an embodiment according to the present invention, a method for inspecting a CMOS semiconductor device will be described. In the contact test, the power supply pin and the GND pin are fixed to 0 V, the voltage when a current of several tens to several hundreds of μA is applied to each terminal pin of the semiconductor device, and the absolute value of the value is If it is within the range of the minimum forward voltage VminL and the maximum forward voltage VmaxL to be determined, the contact test is determined to be Pass. In addition, it is assumed that the socket before the start of inspection is sufficiently cleaned and no contact failure occurs. FIG. 1 is a flowchart for explaining an electrical inspection method for a semiconductor device according to the present embodiment. The following description is performed along the flowchart of FIG. 1, and the order of the steps to be performed is performed in the order of numbers (1) to (8).

(1)先ず、ハンドラとテスタとが結合された準備状態にある検査装置をセットアップする。   (1) First, an inspection apparatus in a ready state in which a handler and a tester are combined is set up.

(2)次いで、テスタのDUTボード上の検査用ソケットに、DUTをハンドラによって設置する(S1001)。   (2) Next, the DUT is installed by the handler in the inspection socket on the DUT board of the tester (S1001).

(3)次いで、テスタで検査プログラムを運用して、DUTボード上のDUTに対して電気的特性の検査を開始する。先ず、接触テストを行う(S1002)。   (3) Next, an inspection program is operated by a tester to start an inspection of electrical characteristics for the DUT on the DUT board. First, a contact test is performed (S1002).

(4)接触テストの合否判定を行う(S1003)。接触テストが、不合格(以降、failとも呼ぶ。)ならば、検査中のDUTは廃棄し、次の半導体装置の検査に移る(S1013)。接触テストがPassならば、Passの通算の数Nとその時の測定電圧値の絶対値Vm(N)を、テスタに備えられている保存手段に保存する(S1004)。この場合の保存手段は、容量とアクセス速度の点から内蔵されたハードディスクとした。   (4) A pass / fail judgment of the contact test is performed (S1003). If the contact test fails (hereinafter also referred to as “fail”), the DUT being inspected is discarded, and the next semiconductor device is inspected (S1013). If the contact test is Pass, the total number N of Pass and the absolute value Vm (N) of the measured voltage value at that time are stored in the storage means provided in the tester (S1004). The storage means in this case was a built-in hard disk in terms of capacity and access speed.

(5)現在の検査から10回分を遡った測定値(Vm(N)からVm(N-9)まで)を選び、これらの測定値から演算値Vav(N)を、a)の式によって算出する。もし、検査回数Nが10回未満である場合は、b)の式を用いる。何れの場合も、Nは任意の整数を示している(S1005)。
a)N≧10の場合
Vav(N)={Vm(N)+Vm(N-1)+Vm(N-2)+Vm(N-3)+Vm(N-4)+Vm(N-5)
+Vm(N-6)+Vm(N-7)+Vm(N-8)+Vm(N-9)}/10
b)N<10の場合
Vav(N)={Vm(N)+Vm(N-1)+Vm(N-2)+Vm(N-3)+…+Vm(4)+Vm(3)+Vm(2)+Vm(1)}/N
なお、演算値Vav(N)の算出は、テスタに設けられた演算値生成手段によって行われる。より具体的には、テスタに設けられた検査プログラムの制御によってソフトウェア的な方法で行われる。
(5) Select the measured values (from Vm (N) to Vm (N-9)) that go back 10 times from the current examination, and calculate the calculated value Vav (N) from these measured values using the formula of a) To do. If the number of inspections N is less than 10, the equation of b) is used. In any case, N represents an arbitrary integer (S1005).
a) When N ≧ 10
Vav (N) = {Vm (N) + Vm (N-1) + Vm (N-2) + Vm (N-3) + Vm (N-4) + Vm (N-5)
+ Vm (N-6) + Vm (N-7) + Vm (N-8) + Vm (N-9)} / 10
b) N <10
Vav (N) = {Vm (N) + Vm (N-1) + Vm (N-2) + Vm (N-3) +… + Vm (4) + Vm (3) + Vm (2) + Vm (1)} / N
The calculation value Vav (N) is calculated by calculation value generation means provided in the tester. More specifically, it is performed by a software method under the control of an inspection program provided in the tester.

(6)上記算出した演算値Vav(N)と予め定めた基準値VCとを比較して、検査用ソケットの不良を予測する(S1006)。具体的には、以下のa)、b)又はc)の何れかの判定となる。
a)N=1の場合、検査用ソケットの不良が予測されないと判定する。
b)N>1で、かつ、Vav(N)>VCの場合、検査用ソケットの不良が予測されると判定する。
c)N>1で、かつ、Vav(N)≦VCの場合、検査用ソケットの不良が予測されないと判定する。
ここで、基準値VCと基準値VCの作成に用いられるVcentは、以下の式にて算出する。
VC=Vcent+{(VmaxL−Vcent)/2}
Vcent=(VminL+VmaxL)/2
(6) The calculated calculated value Vav (N) is compared with a predetermined reference value VC to predict a failure of the inspection socket (S1006). Specifically, the determination is one of the following a), b), or c).
a) When N = 1, it is determined that a failure of the inspection socket is not predicted.
b) If N> 1 and Vav (N)> VC, it is determined that a failure of the inspection socket is predicted.
c) When N> 1 and Vav (N) ≦ VC, it is determined that a failure of the inspection socket is not predicted.
Here, the reference value VC and Vcent used to create the reference value VC are calculated by the following equations.
VC = Vcent + {(VmaxL−Vcent) / 2}
Vcent = (VminL + VmaxL) / 2

このように、演算値として、現在の検査から所定回数遡った範囲の検査における測定値の算術平均を採用し、これを基準値と比較することにより、確実に検査用ソケットの不良判定が行える。すなわち、測定誤差によるばらつきの影響を避けながら、検査用ソケットの接触状態の劣化を確実に検出することができる。   As described above, the arithmetic average of the measurement values in the inspection that is a predetermined number of times after the current inspection is adopted as the calculated value, and by comparing this with the reference value, it is possible to reliably determine the defect of the inspection socket. That is, it is possible to reliably detect the deterioration of the contact state of the inspection socket while avoiding the influence of variations due to measurement errors.

S1006の判定において、検査用ソケットの不良が予測された場合(上記b)の場合)は、不良判定をハンドラに伝送する。不良判定を受信したハンドラのマイクロプロセッサは、ハンドラ内部のハードウェアを制御して不良状態のソケットに対する使用を中止させる(S1016)。一方、検査用ソケットの不良が予測されない場合(上記a)またはc)の場合)は、そのまま他の電気的特性の検査を継続する(S1007)。上記基準値VCの作成に用いられるVcentの算出、基準値VCの算出、演算値Vav(N)と基準値VCとの比較、および不良の予測判定は、テスタに設けられた予測手段によって行われる。より具体的には、テスタに設けられた検査プログラムの制御によってソフトウェア的な方法で行われる。   If it is determined in S1006 that a failure of the inspection socket is predicted (in the case of b), the failure determination is transmitted to the handler. The microprocessor of the handler that has received the failure determination controls the hardware inside the handler to stop using the socket in the defective state (S1016). On the other hand, when the failure of the inspection socket is not predicted (in the case of the above a) or c), the inspection of other electrical characteristics is continued as it is (S1007). The calculation of Vcent used for the creation of the reference value VC, the calculation of the reference value VC, the comparison between the calculated value Vav (N) and the reference value VC, and the prediction prediction of the failure are performed by a prediction means provided in the tester. . More specifically, it is performed by a software method under the control of an inspection program provided in the tester.

(7)次いで、前記テスタで電気的特性の検査結果を収集し、テスタに備えられている結果保存手段にこれを保存する(S1008)。電気的特性の検査結果を収集し、テスタ内部に設けられた結果保存手段にそれぞれDUT別に保存する一連の作業は、検査プログラム内部でソフトウェア的に行われる。なお、上述の電気的特性の検査結果には、機能検査結果、漏れ電流検査結果、タイミング検査結果などが含まれる。参考までに、半導体素子の電気的検査においては、あらゆる検査項目に対する詳細な検査結果が、テスタの結果保存手段に記録されて保存される。   (7) Next, the electrical test results are collected by the tester and stored in the result storage means provided in the tester (S1008). A series of operations for collecting the inspection results of the electrical characteristics and storing them for each DUT in the result storage means provided in the tester is performed in software within the inspection program. Note that the above-described electrical characteristic inspection results include a function inspection result, a leakage current inspection result, a timing inspection result, and the like. For reference, in the electrical inspection of semiconductor elements, detailed inspection results for all inspection items are recorded and stored in the result storage means of the tester.

(8)次いで、結果保存手段に累積された電気的特性の検査結果から、DUTの合否を判定する(S1009)。判定結果は、今まで収集保存された電気的特性の測定結果と共に、DUT別にテスタの結果保存手段に保存される。その後、合格/不合格を判定する分類データをハンドラに伝送する。前記合格/不合格を判定する分類データをテスタから受信したハンドラは、内部のマイクロプロセッサの制御によって、検査が完了したDUTを分類する処理を物理的に行う。不合格と判定されたDUTは、ハンドラにより廃棄されるべき領域に移動される(S1019)。上記DUTの合否の判定は、テスタに設けられた検査プログラムの制御によってソフトウェア的な方法で行われる。   (8) Next, the pass / fail of the DUT is determined from the inspection result of the electrical characteristics accumulated in the result storage means (S1009). The determination result is stored in the result storage means of the tester for each DUT together with the measurement result of the electrical characteristics collected and stored so far. Thereafter, classification data for determining pass / fail is transmitted to the handler. The handler that receives the classification data for determining pass / fail from the tester physically performs a process of classifying the DUT that has been inspected under the control of the internal microprocessor. The DUT determined to be unacceptable is moved to an area to be discarded by the handler (S1019). The determination of pass / fail of the DUT is performed by a software method under the control of an inspection program provided in the tester.

以上の検査方法によれば、Passした半導体装置の検査履歴を管理することによって、良品と判定される最小順方向電圧VminLと最大順方向電圧VmaxLの範囲内で検査用ソケットの不良を予測することができる。その結果、半導体装置のOverkillを極力低減することが可能となり、さらに、余分な検査を行う必要がなくなるため、時間と労力の短縮にもなる。   According to the above inspection method, by managing the inspection history of the semiconductor device that has passed, it is possible to predict a defect in the inspection socket within the range of the minimum forward voltage VminL and the maximum forward voltage VmaxL that are determined as non-defective products. Can do. As a result, it is possible to reduce the overkill of the semiconductor device as much as possible, and further, since it is not necessary to perform an extra inspection, the time and labor can be shortened.

なお、本実施の形態では、S1016において、ハンドラ内部のハードウェアを制御して不良状態のソケットに対する使用を中止させたが、その前に、テスタから作業者へ、検査用ソケットのクリーニングや交換を促す警告を発するプログラムを備えても良い。   In this embodiment, in S1016, the hardware inside the handler is controlled to stop the use of the defective socket, but before that, the test socket is cleaned and replaced by the operator from the tester. A program for issuing a warning to prompt may be provided.

なお、測定電圧値の絶対値Vm(N)を保存する保存手段と、検査結果を保存する結果保存手段は、同一領域(あるいは装置)または別領域(あるいは装置)のどちらであっても良い。保存するデータ量やテスタ装置の条件により、これらを適宜選択すれば良い。また、保存手段と結果保存手段は、必ずしもテスタに内蔵されている必要は無く、電気的にテスタと接続されてデータのやり取りが可能であれば良い。即ち、外付けのハードディスクドライブを用意し、これをテスタと結線することによって実現しても良い。   The storage means for storing the absolute value Vm (N) of the measured voltage value and the result storage means for storing the inspection result may be either the same area (or apparatus) or another area (or apparatus). These may be appropriately selected according to the amount of data to be stored and the conditions of the tester device. In addition, the storage unit and the result storage unit do not necessarily have to be built in the tester, but may be electrically connected to the tester and exchange data. That is, an external hard disk drive may be prepared and connected to a tester.

さらに、本実施の形態において、保存手段はハードディスクとしたが、これ以外の記憶手段(RAMやROM等のメモリ類、MO、記録型CDや記録型DVD等の書き込みや書き換えが可能なメディア)によっても、本発明の効果を奏する。   Further, in the present embodiment, the storage means is a hard disk, but by other storage means (memory such as RAM and ROM, MO, media that can be written and rewritten such as recordable CD and recordable DVD). Also, the effects of the present invention are exhibited.

なお、上記(5)では、演算値として、測定時点より遡る最大10回分の平均値を算出したが、本発明における演算値算出に係る回数は、これに限定されるものでは無い。DUTのパッケージの種類やピン数、検査用ソケットの使用頻度等によって、演算値算出の回数を適宜選択すれば良い。同様に、上記(5)の基準値の算出方法や(6)の判定条件も、DUTのパッケージの種類やピン数、検査用ソケットの使用頻度等によって、適宜設定することが可能である。   In the above (5), the average value for the maximum 10 times going back from the measurement time point is calculated as the calculation value, but the number of times related to calculation value calculation in the present invention is not limited to this. What is necessary is just to select the frequency | count of calculation value calculation suitably by the kind of DUT package, the number of pins, the usage frequency of the socket for an inspection, etc. Similarly, the calculation method of the reference value in (5) and the determination condition in (6) can be appropriately set according to the type of DUT package, the number of pins, the usage frequency of the inspection socket, and the like.

本発明に係る実施の形態による半導体装置の検査方法を説明するためのフローチャートである。5 is a flowchart for explaining a semiconductor device inspection method according to an embodiment of the present invention;

Claims (3)

検査用ソケットに複数の半導体装置を順に装着し、電気的特性を検査して各半導体装置毎に検査データを蓄積し、検査済み半導体装置を検査データに基づいて良否選別する半導体装置の検査方法において、
前記電気的特性の検査には、接触テストが含まれ、
該接触テストに合格した半導体装置の、接触テストにおける測定値を蓄積する工程と、
該蓄積された接触テストの測定値から演算値を生成する工程と、
予め定めた基準値と前記接触テストでの測定値から得られた演算値とを比較して、検査用ソケットの不良を予測する工程とを有することを特徴とする半導体装置の検査方法。
A semiconductor device inspection method in which a plurality of semiconductor devices are sequentially attached to an inspection socket, electrical characteristics are inspected, inspection data is accumulated for each semiconductor device, and inspected semiconductor devices are selected based on inspection data. ,
The inspection of the electrical characteristics includes a contact test,
A step of accumulating measured values in the contact test of the semiconductor device that has passed the contact test;
Generating a calculated value from the measured value of the contact test;
A method for inspecting a semiconductor device, comprising: comparing a predetermined reference value with a calculated value obtained from a measured value in the contact test to predict a defect of the inspection socket.
検査用ソケットの不良が予測された場合に、その旨を表示させる工程をさらに有する
ことを特徴とする請求項1に記載の半導体装置の検査方法。
2. The method for inspecting a semiconductor device according to claim 1, further comprising a step of displaying the fact when a defect of the inspection socket is predicted.
半導体装置が装着される検査用ソケットと、
接触テストにおける測定値を保存する保存手段と、
前記接触テストにおける測定値を前記保存手段から読み出して、演算値を生成する演算値生成手段と、
予め定めた基準値と前記接触テストでの測定値から得られた演算値とを比較して、前記検査用ソケットの不良を予測する予測手段と、
該予測手段により不良が予測された検査用ソケットの使用を中止させる信号を生成する信号生成手段とを有することを特徴とする半導体装置用テスタ。
An inspection socket in which a semiconductor device is mounted;
A storage means for storing the measured values in the contact test;
Read out the measured value in the contact test from the storage means, to generate a calculated value, calculated value generation means,
A prediction means for predicting a defect of the inspection socket by comparing a predetermined reference value and a calculated value obtained from a measurement value in the contact test;
A tester for a semiconductor device, comprising: a signal generation unit that generates a signal for stopping the use of the inspection socket in which a failure is predicted by the prediction unit.
JP2006085099A 2006-03-27 2006-03-27 Method and apparatus for inspecting semiconductor device Pending JP2007263575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085099A JP2007263575A (en) 2006-03-27 2006-03-27 Method and apparatus for inspecting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085099A JP2007263575A (en) 2006-03-27 2006-03-27 Method and apparatus for inspecting semiconductor device

Publications (1)

Publication Number Publication Date
JP2007263575A true JP2007263575A (en) 2007-10-11

Family

ID=38636723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085099A Pending JP2007263575A (en) 2006-03-27 2006-03-27 Method and apparatus for inspecting semiconductor device

Country Status (1)

Country Link
JP (1) JP2007263575A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055964A1 (en) * 2008-11-17 2010-05-20 Industry-University Cooperation Foundation Hanyang University Method of testing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055964A1 (en) * 2008-11-17 2010-05-20 Industry-University Cooperation Foundation Hanyang University Method of testing semiconductor device
US8664971B2 (en) 2008-11-17 2014-03-04 Industry-University Cooperation Foundation Hanyang University Method of testing functioning of a semiconductor device

Similar Documents

Publication Publication Date Title
US8095907B2 (en) Reliability evaluation and system fail warning methods using on chip parametric monitors
JP7105977B2 (en) Inspection system and failure analysis/prediction method for inspection system
JP5181312B2 (en) Method and system for monitoring the reliability of a digital system
JP3940718B2 (en) Test device, pass / fail criteria setting device, test method and test program
KR20090099536A (en) Monitoring reliability of a digital system
US7283918B2 (en) Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same
WO2008115755A2 (en) A testing method using a scalable parametric measurement macro
JP7230958B2 (en) PIPING DIAGNOSTIC DEVICE, PIPING DIAGNOSTIC METHOD, AND PROGRAM
US20080244326A1 (en) Prognosis of faults in electronic circuits
US20050182587A1 (en) Circuit quality evaluation method and apparatus, circuit quality evaluation program, and medium having the program recorded thereon
JP2010185697A (en) Apparatus and method for inspecting printed circuit board
KR19990013738A (en) IC test apparatus and method
TWI515445B (en) Cutter in diagnosis (cid)-a method to improve the throughput of the yield ramp up process
CN107430172A (en) The battery detection apparatus and method measured using discharge pulse
JP2007263575A (en) Method and apparatus for inspecting semiconductor device
Pan et al. Estimating error rate in defective logic using signature analysis
US7984353B2 (en) Test apparatus, test vector generate unit, test method, program, and recording medium
JP2014235060A (en) Failure detection device
JP4970640B2 (en) Screening method, screening apparatus and recording medium
US10614903B2 (en) Testing non-volatile memories
JPH1019986A (en) Failure diagnosing equipment of cmos integrated circuit and failure diagnosing method
JPH1138085A (en) Action error inspecting method for tester
US6476631B1 (en) Defect screening using delta VDD
JP2003043098A (en) Method and apparatus for withstand voltage test of capacitor
US20100262394A1 (en) Method and an apparatus for evaluating small delay defect coverage of a test pattern set on an ic