JP2007257230A - Array device and data region increasing method - Google Patents

Array device and data region increasing method Download PDF

Info

Publication number
JP2007257230A
JP2007257230A JP2006079985A JP2006079985A JP2007257230A JP 2007257230 A JP2007257230 A JP 2007257230A JP 2006079985 A JP2006079985 A JP 2006079985A JP 2006079985 A JP2006079985 A JP 2006079985A JP 2007257230 A JP2007257230 A JP 2007257230A
Authority
JP
Japan
Prior art keywords
memory
data area
memory board
board
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006079985A
Other languages
Japanese (ja)
Inventor
Yoichiro Tanaka
洋一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006079985A priority Critical patent/JP2007257230A/en
Publication of JP2007257230A publication Critical patent/JP2007257230A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To increase the total capacity of a cache memory on a memory board during the operation of an array device without reducing the redundancy of the array device. <P>SOLUTION: A memory board 10-5 whose capacity is preliminarily made equal to or more the total capacity of memory boards 10-1 to 10-3 is inserted into an idle slot 30-5 for memory board into which the memory boards 10-1 to 10-4 have not been inserted, and data in a cache memory 20 on the memory boards 10-1 to 10-3 are copied to the cache memory 20 on the memory board 10-5, and the memory board 10-3 extracted from an array device 100 is inserted into the slot 30-3 for memory board by increasing the capacity by reloading or adding a cache memory 20. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、アレイ装置に関し、特に、キャッシュメモリがメモリボードに複数枚搭載されるアレイ装置に関するものである。   The present invention relates to an array device, and more particularly to an array device in which a plurality of cache memories are mounted on a memory board.

一般に、アレイ装置は、メモリが搭載されたボードを複数枚備える冗長構成を有するため、アレイ装置の運用中においてもメモリの増設が可能である。特開平１１−００７３５９号公報（特許文献１）にも一例が記載されているような従来のアレイ装置の運用中にボード内のメモリを容量の大きいものに交換する場合には、一枚のボードを引き抜き、メモリを容量の大きなものに交換して当該ボードを元の搭載位置に戻し、他のボードのメモリに書かれているデータをコピーしてアレイ装置の冗長性を回復させる。また、他のボードのメモリを容量の大きなものに交換する場合にも、同様の手順によって行う。
特開平１１−００７３５９号公報 In general, since the array device has a redundant configuration including a plurality of boards on which a memory is mounted, the memory can be expanded even during operation of the array device. In the case where the memory in the board is replaced with one having a large capacity during operation of a conventional array apparatus as described in Japanese Patent Laid-Open No. 11-007359 (Patent Document 1), one board is used. The memory is replaced with one having a larger capacity, the board is returned to the original mounting position, and data written in the memory of another board is copied to restore the redundancy of the array device. The same procedure is used when replacing the memory of another board with one having a larger capacity.
JP-A-11-007359

しかし、特許文献従来の技術は、アレイ装置の運用中においてボード内のメモリを容量の大きいものに交換する場合、一時的にアレイ装置の冗長性が減少するという問題点がある。   However, the conventional technique of the patent document has a problem in that the redundancy of the array device is temporarily reduced when the memory in the board is replaced with one having a large capacity during operation of the array device.

コンピュータシステムは高価なため、コンピュータシステムの導入時から十分なメモリを搭載できない場合や、また、使用するデータの規模がコンピュータシステムの導入時の予測に反して大きくなった場合などに、コンピュータシステムに搭載するメモリの容量の増設が必要になるケースもある。コンピュータシステムの運用を既に開始している場合にこういったケースが発生した場合、コンピュータシステムの運用を停止してメモリの容量を増設することは困難である。このため、コンピュータシステムの運用中にメモリの容量を増設することが必要になる場合が多くあるが、このような場合、従来のアレイ装置では一時的にアレイ装置の冗長性が減少するため、この間の信頼性が低下する。   Computer systems are expensive, so if you cannot install enough memory since the introduction of the computer system, or if the size of the data to be used is larger than expected when installing the computer system, the computer system In some cases, it may be necessary to increase the capacity of the installed memory. If such a case occurs when the operation of the computer system has already started, it is difficult to stop the operation of the computer system and increase the memory capacity. For this reason, it is often necessary to increase the memory capacity during operation of the computer system. In such a case, the redundancy of the array device temporarily decreases in the conventional array device. Reliability decreases.

（目的）
本発明の目的は、アレイ装置の運用中においてメモリボード上のキャッシュメモリの総容量を大きくする際にアレイ装置の冗長性が減少しないアレイ装置及びメモリ増量方法を提供することである。
(the purpose)
An object of the present invention is to provide an array device and a method for increasing the amount of memory in which the redundancy of the array device does not decrease when the total capacity of the cache memory on the memory board is increased during operation of the array device.

本発明によるアレイ装置は、複数のスロットにメモリを搭載する複数のメモリボードを装着し、前記メモリによるデータ領域を冗長化する構成のアレイ装置において、冗長化された前記データ領域を構成する前記メモリを搭載する前記メモリボードを取り外す際に、前記データ領域に格納されたデータをコピーする新たな前記メモリボードを装着する未使用の前記スロットを予め用意した構造としたことを特徴とする。   The array device according to the present invention includes a plurality of memory boards each having a memory mounted in a plurality of slots, and the memory device constituting the redundant data region in the array device configured to make the data region by the memory redundant. When removing the memory board on which the memory card is mounted, a structure is provided in which an unused slot for installing a new memory board for copying data stored in the data area is prepared in advance.

本発明によれば、アレイ装置の冗長性を減少させることなく、アレイ装置の運用中においてメモリボード上のメモリによるデータ領域を大きくすることができる。   According to the present invention, the data area of the memory on the memory board can be enlarged during operation of the array device without reducing the redundancy of the array device.

その理由は、冗長化されたデータ領域を構成するメモリを搭載するメモリボードを取り外す際に、データ領域に格納されたデータをコピーする新たなメモリボードを装着する未使用のスロットを予め用意した構造としたため、データ領域を大きくする際に、アレイ装置の運用中においてデータ領域を三重化以上に冗長化できるからである   The reason is that when removing a memory board that mounts a memory that makes up a redundant data area, an unused slot for installing a new memory board that copies the data stored in the data area is prepared in advance. This is because when the data area is enlarged, the data area can be made more redundant than triple in operation of the array device.

図１〜図１１を用いて、本発明の実施の形態を説明する。ここで、図１は、本発明の実施の形態によるアレイ装置の構成を示す概略図、図２〜図１０は、本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図、図１１は、本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を示すフローチャートである。
（本実施の形態の構成）
まず、図１を用いて、本発明の実施の形態の構成例を説明する。 An embodiment of the present invention will be described with reference to FIGS. Here, FIG. 1 is a schematic diagram showing the configuration of the array device according to the embodiment of the present invention, and FIGS. 2 to 10 are diagrams for explaining the procedure for increasing the memory capacity of the array device according to the embodiment of the present invention. FIG. 11 is a flowchart showing a procedure for increasing the memory capacity of the array device according to the embodiment of the present invention.
(Configuration of this embodiment)
First, a configuration example of an embodiment of the present invention will be described with reference to FIG.

図1を参照すると、アレイ装置１００は、複数枚のメモリボード１０−１〜１０−４と、キャッシュメモリ２０と、メモリボード用スロット３０−１〜３０−６とを備えており、キャッシュメモリ２０が搭載されたメモリボード１０−１〜１０−４がメモリボード用スロット３０−１〜３０−４に挿入されている。   Referring to FIG. 1, the array apparatus 100 includes a plurality of memory boards 10-1 to 10-4, a cache memory 20, and memory board slots 30-1 to 30-6. Are inserted into memory board slots 30-1 to 30-4.

また、メモリボード用スロット３０−１〜３０−６は、メモリボード１０−１〜１０−４が挿入されているメモリボード用スロット３０−１〜３０−４と、メモリボード１０−１〜１０−４が挿入されていない空きのメモリボード用スロット３０−５〜３０−６とがある。なお、本発明において、空きのメモリボード用スロットは一つ以上とする。   The memory board slots 30-1 to 30-6 are the same as the memory board slots 30-1 to 30-4 into which the memory boards 10-1 to 10-4 are inserted, and the memory boards 10-1 to 10-. There are empty memory board slots 30-5 to 30-6 in which 4 is not inserted. In the present invention, there are one or more empty memory board slots.

データ領域Ｄ１は、メモリボード１０−１及びメモリボード１０−３を合わせた領域であり、データ領域Ｄ２は、メモリボード１０−２及びメモリボード１０−４を合わせた領域であるため、アレイ装置１００はデータ領域Ｄ１及びデータ領域Ｄ２によって冗長化されており、データ領域Ｄ１内及びデータ領域Ｄ２内はそれぞれ複数のメモリボードによって冗長化されている。   The data area D1 is an area combining the memory board 10-1 and the memory board 10-3, and the data area D2 is an area combining the memory board 10-2 and the memory board 10-4. Are made redundant by a data area D1 and a data area D2, and the data area D1 and the data area D2 are made redundant by a plurality of memory boards, respectively.

（本実施の形態による手順）
次いで、図２〜図１１を用いて、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままキャッシュメモリ２０の総容量を大きくする手順を説明する。 (Procedure according to this embodiment)
Next, a procedure for increasing the total capacity of the cache memory 20 while maintaining the redundancy of the array apparatus 100 during operation of the array apparatus 100 will be described with reference to FIGS.

まず、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままデータ領域Ｄ１より大きなデータ領域を確保する。   First, during operation of the array apparatus 100, a data area larger than the data area D1 is secured while maintaining redundancy of the array apparatus 100.

図２に示すとおり、キャッシュメモリ２０が搭載されたメモリボード１０−５を、メモリボード１０−１〜１０−４が挿入されていない空きのメモリボード用スロット３０−５に挿入する（ステップＳ１１０１）。   As shown in FIG. 2, the memory board 10-5 on which the cache memory 20 is mounted is inserted into an empty memory board slot 30-5 in which the memory boards 10-1 to 10-4 are not inserted (step S1101). .

なお、メモリボード１０−５上のキャッシュメモリ２０の容量は、データ領域Ｄ１におけるメモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０内のデータをコピー可能な容量である。   The capacity of the cache memory 20 on the memory board 10-5 is a capacity capable of copying data in the cache memory 20 on the memory board 10-1 and the memory board 10-3 in the data area D1.

空きのメモリボード用スロット３０−５に挿入したメモリボード１０−５上のキャッシュメモリ２０に、データ領域Ｄ１におけるメモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０内のデータをコピーし、データ領域Ｄ３とする（図３参照）。   Data in the cache memory 20 on the memory board 10-1 and the memory board 10-3 in the data area D1 is copied to the cache memory 20 on the memory board 10-5 inserted into the empty memory board slot 30-5. Data region D3 (see FIG. 3).

コピーが完了するとデータ領域Ｄ１は、データ領域Ｄ２及び追加されたデータ領域Ｄ３により三重化される（ステップＳ１１０２、図４参照）。   When the copying is completed, the data area D1 is tripled by the data area D2 and the added data area D3 (see step S1102, FIG. 4).

ここで、メモリボード１０−１及びメモリボード１０−３を、メモリボード用スロット３０−１及びメモリボード用スロット３０−３より引き抜いてアレイ装置１００からとりはずす（ステップＳ１１０３、図５参照）。   Here, the memory board 10-1 and the memory board 10-3 are pulled out from the memory board slot 30-1 and the memory board slot 30-3 and removed from the array device 100 (step S1103, see FIG. 5).

このとき、運用中のアレイ装置１００は、アレイ装置１００に残っているメモリボード１０−２及びメモリボード１０−４で構成されるデータ領域Ｄ２とメモリボード１０−５で構成されるデータ領域Ｄ３によって冗長性を維持している。   At this time, the array device 100 in operation is divided into a data region D2 composed of the memory board 10-2 and the memory board 10-4 and a data region D3 composed of the memory board 10-5 remaining in the array device 100. Redundancy is maintained.

次に、アレイ装置１００から取り外したメモリボード１０−３について、キャッシュメモリ２０を載せ換え又は追加するなどして、メモリボード１０−３及びメモリボード１０−５上のキャッシュメモリ２０の総容量が以前のメモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０の総容量より大きくなるようにメモリ容量を調整し（図６参照）、さらに、メモリ容量を調整したメモリボード１０−３をメモリボード用スロット３０−３に再度挿入する（ステップＳ１１０４、図７参照）。   Next, with respect to the memory board 10-3 removed from the array device 100, the cache memory 20 is replaced or added, so that the total capacity of the cache memory 20 on the memory board 10-3 and the memory board 10-5 is the same as before. The memory capacity is adjusted to be larger than the total capacity of the cache memory 20 on the memory board 10-1 and the memory board 10-3 (see FIG. 6), and the memory board 10-3 having the adjusted memory capacity is stored in the memory. The card is inserted again into the board slot 30-3 (step S1104, see FIG. 7).

なお、メモリ容量を調整したメモリボード１０−３を再度挿入するのは、空きのメモリボード用スロットであればよく、メモリボード用スロット３０−３に限定されない。   The memory board 10-3 with the adjusted memory capacity may be reinserted into an empty memory board slot, and is not limited to the memory board slot 30-3.

また、メモリ容量を調整したメモリボード１０−３を再度挿入するのではなく、メモリボード１０−１のメモリ容量を調整して空きのメモリボード用スロットに挿入してもよい。   Instead of inserting the memory board 10-3 with the adjusted memory capacity again, the memory capacity of the memory board 10-1 may be adjusted and inserted into an empty memory board slot.

次いで、再度挿入したメモリボード１０−３のメモリ容量を新たなデータ領域Ｅ１とする（図８参照）。ただし、この段階ではデータ領域Ｅ１を有効にしない。   Next, the memory capacity of the memory board 10-3 inserted again is set as a new data area E1 (see FIG. 8). However, the data area E1 is not validated at this stage.

以上により、元のデータ領域Ｄ１が新たなメモリボード１０−５で構成される新たなデータ領域Ｄ３及びメモリボード１０−３で構成される新たなデータ領域Ｅ１となり、元のデータ領域Ｄ１以上のデータ領域が確保されることとなる。   As a result, the original data area D1 becomes a new data area D3 composed of the new memory board 10-5 and a new data area E1 composed of the memory board 10-3, and the data above the original data area D1. An area will be secured.

次いで、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままデータ領域Ｄ２より大きなデータ領域を確保する。   Next, during operation of the array apparatus 100, a data area larger than the data area D2 is secured while maintaining redundancy of the array apparatus 100.

データ領域Ｄ２のメモリ容量を大きくするには、メモリボード１０−２及びメモリボード１０−４、及び新たなメモリボード１０−６、メモリボード用スロット３０−２及びメモリボード用スロット３０−４、及び空きのメモリボード用スロット３０−６に対して上記と同様の手順を実施し（ステップＳ１１０１〜ステップＳ１１０４、図９参照）、新たなデータ領域Ｄ４及び新たなデータ領域Ｅ２を構築する。   In order to increase the memory capacity of the data area D2, the memory board 10-2 and the memory board 10-4, the new memory board 10-6, the memory board slot 30-2 and the memory board slot 30-4, and The same procedure as described above is performed on the empty memory board slot 30-6 (steps S1101 to S1104, see FIG. 9) to construct a new data area D4 and a new data area E2.

以上により、元のデータ領域Ｄ２が新たなメモリボード１０−６で構成される新たなデータ領域Ｄ４及びメモリボード１０−４で構成される新たなデータ領域Ｅ２となり、元のデータ領域Ｄ２以上のデータ領域が確保されることとなる。   As a result, the original data area D2 becomes a new data area D4 composed of the new memory board 10-6 and a new data area E2 composed of the memory board 10-4, and the data is larger than the original data area D2. An area will be secured.

次いで、新たなデータ領域Ｅ１及び新たなデータ領域Ｅ２を有効にすることによって（ステップＳ１１０５）、新たなデータ領域Ｄ３及び新たなデータ領域Ｅ１と、新たなデータ領域Ｄ４及び新たなデータ領域Ｅ２とが、元のデータ領域Ｄ１及びデータ領域Ｄ２と同様に冗長性を有する状態で使用可能となる（図１０参照）。   Next, by enabling the new data area E1 and the new data area E2 (step S1105), the new data area D3 and the new data area E1, and the new data area D4 and the new data area E2 are obtained. As with the original data area D1 and data area D2, it can be used in a redundant state (see FIG. 10).

（本実施の形態の効果）
本実施の形態によれば、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままキャッシュメモリ２０の総容量を大きくすることができる。 (Effect of this embodiment)
According to the present embodiment, it is possible to increase the total capacity of the cache memory 20 while maintaining the redundancy of the array device 100 during operation of the array device 100.

その理由は、あらかじめメモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０の総データ量をコピー可能なメモリ容量を有するメモリボード１０−５を、メモリボード１０−１〜１０−４が挿入されていない空きのメモリボード用スロット３０−５に挿入し、メモリボード１０−５上のキャッシュメモリ２０に、メモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０内のデータをコピーし、アレイ装置１００から取り外したメモリボード１０−３について、キャッシュメモリ２０を載せ換え又は追加するなどして、メモリボード１０−３及びメモリボード１０−５上のキャッシュメモリ２０の総容量が以前のメモリボード１０−１及びメモリボード１０−３上のキャッシュメモリ２０の総容量より大きくなるように容量を調整してメモリボード用スロット３０−３に再度挿入するからである。   The reason is that the memory boards 10-1 to 10-4 have the memory capacity capable of copying the total data amount of the cache memory 20 on the memory board 10-1 and the memory board 10-3 in advance. Insert the empty memory board slot 30-5 that is not inserted, and copy the data in the cache memory 20 on the memory board 10-1 and the memory board 10-3 to the cache memory 20 on the memory board 10-5. Then, by replacing or adding the cache memory 20 to the memory board 10-3 removed from the array device 100, the total capacity of the cache memory 20 on the memory board 10-3 and the memory board 10-5 is the previous one. From the total capacity of the cache memory 20 on the memory board 10-1 and the memory board 10-3 Adjust the volume to be heard because again inserted into the memory board slot 30-3.

また、このようにすることで、メモリボード１０−１及びメモリボード１０−３によって元のデータ領域Ｄ１内においても実現していた冗長構成を、メモリボード１０−３及びメモリボード１０−５によって実現できることとなった。   Further, by doing so, the redundant configuration realized in the original data area D1 by the memory board 10-1 and the memory board 10-3 is realized by the memory board 10-3 and the memory board 10-5. I was able to do it.

さらに、本実施の形態によれば、キャッシュメモリ２０の総容量を大きくした後も、常に一つ以上の空きのメモリボード用スロットが存在することになるため、その後のアレイ装置の運用状況に合わせ必要に応じ、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままキャッシュメモリ２０の総容量を大きくすることができる。   Furthermore, according to the present embodiment, one or more free memory board slots always exist even after the total capacity of the cache memory 20 is increased. If necessary, the total capacity of the cache memory 20 can be increased while maintaining the redundancy of the array device 100 during operation of the array device 100.

以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。   Although the present invention has been described with reference to the preferred embodiments, the present invention is not necessarily limited to the above embodiments, and various modifications can be made within the scope of the technical idea. .

例えば、本実施の形態は、キャッシュメモリで取り扱うデータをより高いレベルで保全等するために、データ領域Ｄ１及びデータ領域Ｄ２によって冗長構成を実現すると共に、データ領域Ｄ１内のメモリボード１０−１及びメモリボード１０−３によっても、データ領域Ｄ２内のメモリボード１０−２及びメモリボード１０−４によっても冗長構成を実現しているが、データ領域Ｄ１内及びデータ領域Ｄ２内においては冗長構成を実現していなくても、本発明を適用することができる。   For example, in the present embodiment, in order to maintain data handled in the cache memory at a higher level, a redundant configuration is realized by the data area D1 and the data area D2, and the memory boards 10-1 and 10 in the data area D1 Although the memory board 10-3 and the memory board 10-2 and the memory board 10-4 in the data area D2 realize the redundant configuration, the data area D1 and the data area D2 realize the redundant configuration. Even if not, the present invention can be applied.

すなわち、データ領域Ｄ１内及びデータ領域Ｄ２内をそれぞれ単数のメモリボードで構成しても、上記と同様の手順によって、アレイ装置１００の運用中に、アレイ装置１００の冗長性を維持したままキャッシュメモリ２０の総容量を大きくすることができる。   That is, even if each of the data area D1 and the data area D2 is constituted by a single memory board, the cache memory is maintained while maintaining the redundancy of the array apparatus 100 during the operation of the array apparatus 100 by the same procedure as described above. The total capacity of 20 can be increased.

本発明の実施の形態によるアレイ装置の構成を示す概略図である。It is the schematic which shows the structure of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を説明する図である。It is a figure explaining the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention. 本発明の実施の形態によるアレイ装置のメモリ容量を大きくする手順を示すフローチャートである。It is a flowchart which shows the procedure which enlarges the memory capacity of the array apparatus by embodiment of this invention.

符号の説明Explanation of symbols

１０−１〜１０−６：メモリボード
２０：キャッシュメモリ
３０−１〜３０−６：メモリボード用スロット
Ｄ１〜Ｄ４、Ｅ１、Ｅ２：データ領域 10-1 to 10-6: Memory board 20: Cache memory 30-1 to 30-6: Memory board slot D1 to D4, E1, E2: Data area

Claims (12)

複数のスロットにメモリを搭載する複数のメモリボードを装着し、前記メモリによるデータ領域を冗長化する構成のアレイ装置において、
冗長化された前記データ領域を構成する前記メモリを搭載する前記メモリボードを取り外す際に、前記データ領域に格納されたデータをコピーする新たな前記メモリボードを装着する未使用の前記スロットを予め用意した構造としたことを特徴とするアレイ装置。 In an array device having a configuration in which a plurality of memory boards for mounting memory in a plurality of slots are mounted and a data area by the memory is made redundant,
When removing the memory board mounted with the memory constituting the redundant data area, an unused slot for installing a new memory board for copying data stored in the data area is prepared in advance. An array device characterized by having a structure as described above. 前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに、データ領域が調整された前記メモリを搭載する前記メモリボードを装着した構造としたことを特徴とする請求項１に記載のアレイ装置。 2. The structure in which the memory board on which the memory with the adjusted data area is mounted is mounted in a slot from which the memory board is removed or another slot in which the memory board is not mounted. The array device according to 1. 調整された前記データ領域は、当該データ領域と前記未使用のスロットに装着された新たな前記メモリボードにおける前記データとの和が、取り外された前記メモリボードにおける前記データ領域よりも大きくなるように調整されていることを特徴とする請求項２に記載のアレイ装置。 The adjusted data area is such that the sum of the data area and the data in the new memory board installed in the unused slot is greater than the data area in the removed memory board. The array apparatus according to claim 2, wherein the array apparatus is adjusted. データ領域が調整された前記メモリを搭載する前記メモリボードを装着した状態で、前記メモリボードが装着されていない前記スロットを少なくとも一つ備える構造としたことを特徴とする請求項２又は請求項３に記載のアレイ装置。 4. The structure having at least one of the slots in which the memory board is not mounted in a state in which the memory board mounting the memory in which the data area is adjusted is mounted. The array device according to 1. 冗長化された前記データ領域は、それぞれ複数のスロットに前記メモリが搭載された複数の前記メモリボードが装着されることによって構成され、
前記メモリボードが取り外された後、データ領域が調整された前記メモリを搭載する前記メモリボードが、前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに装着された構造とすることを特徴とする請求項１から請求項４のいずれか１つに記載のアレイ装置。 The redundant data area is configured by mounting a plurality of the memory boards each having the memory mounted in a plurality of slots,
After the memory board is removed, a structure in which the memory board on which the memory whose data area has been adjusted is mounted is installed in a slot in which the memory board is removed or in another slot in which the memory board is not installed The array device according to any one of claims 1 to 4, wherein: 前記データ領域は２つであり、各前記データ領域はそれぞれスロットに前記メモリボードが装着された構造を２組有し、
前記データ領域のいずれか一方の全ての前記メモリボードが取り外された後、データ領域が調整された前記メモリを搭載する前記メモリボードが、前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに装着された構造とすることを特徴とする請求項１から請求項４のいずれか１つに記載のアレイ装置。 The data area has two, and each data area has two sets of structures each having the memory board mounted in a slot,
After all the memory boards in any one of the data areas are removed, the memory board on which the memory in which the data area is adjusted is mounted, or the slot or the memory board from which the memory board is removed is mounted. The array device according to claim 1, wherein the array device is mounted in another slot that is not installed. 複数のスロットにメモリを搭載する複数のメモリボードを装着し、前記メモリによるデータ領域を冗長化する構成のアレイ装置の前記データ領域を増加させるデータ領域増加方法であって、
冗長化された前記データ領域を構成する前記メモリを搭載する前記メモリボードを取り外す際に、前記メモリボードのいずれも装着されていない予め用意された前記スロットに、前記データ領域に格納されたデータをコピーする新たな前記メモリボードを装着する装着ステップを備えることを特徴とするデータ領域増加方法。 A data area increasing method for increasing the data area of an array device having a configuration in which a plurality of memory boards with memories mounted in a plurality of slots is mounted and the data area of the memory is made redundant,
When removing the memory board on which the memory constituting the redundant data area is mounted, the data stored in the data area is stored in the slot prepared in advance without any of the memory boards. A data area increasing method comprising a mounting step of mounting a new memory board to be copied. データ領域が調整された前記メモリを搭載する前記メモリボードに搭載された前記メモリのデータ領域を調整する調整ステップを備え、
前記装着ステップにおいて、
前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに、前記調整ステップでデータ領域が調整された前記メモリを搭載する前記メモリボードを装着することを特徴とする請求項７に記載のデータ領域増加方法。 An adjustment step of adjusting a data area of the memory mounted on the memory board on which the memory having the adjusted data area is mounted;
In the mounting step,
The memory board on which the memory whose data area has been adjusted in the adjustment step is mounted in a slot from which the memory board has been removed or another slot in which the memory board is not mounted. 8. The data area increasing method according to 7. 前記調整ステップにおいて、
調整された前記データ領域は、当該データ領域と前記未使用のスロットに装着された新たな前記メモリボードにおける前記データとの和を、取り外された前記メモリボードにおける前記データ領域よりも大きくなるように調整することを特徴とする請求項８に記載のデータ領域増加方法。 In the adjustment step,
The adjusted data area is such that the sum of the data area and the data in the new memory board installed in the unused slot is larger than the data area in the removed memory board. The data area increasing method according to claim 8, wherein adjustment is performed. 前記装着ステップにおいて、
前記メモリボードが装着されていない前記スロットを少なくとも一つ備えるように、データ領域が調整された前記メモリを搭載する前記メモリボードを装着することを特徴とする請求項８又は請求項９に記載のデータ領域増加方法。 In the mounting step,
10. The memory board on which the memory in which the data area is adjusted is mounted so as to include at least one slot in which the memory board is not mounted. Data area increase method. 前記アレイ装置は、冗長化された前記データ領域が、それぞれ複数のスロットに前記メモリが搭載された複数の前記メモリボードが装着されることによって構成され、
前記装着ステップにおいて、
前記メモリボードが取り外された後、データ領域が調整された前記メモリを搭載する前記メモリボードを、前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに装着することを特徴とする請求項７から請求項１０のいずれか１つに記載のデータ領域増加方法。 In the array device, the redundant data area is configured by mounting a plurality of the memory boards each having the memory mounted in a plurality of slots,
In the mounting step,
After the memory board is removed, the memory board on which the memory with the adjusted data area is mounted is inserted into a slot from which the memory board is removed or another slot where the memory board is not installed. The data area increasing method according to any one of claims 7 to 10, characterized in that: 前記アレイ装置は、前記データ領域が２つであり、各前記データ領域がそれぞれスロットに前記メモリボードを装着した構造を２組有し、
前記装着ステップにおいて、
前記データ領域のいずれか一方の全ての前記メモリボードが取り外された後、データ領域が調整された前記メモリを搭載する前記メモリボードを、前記メモリボードが取り外されたスロット又は前記メモリボードが装着されていない他のスロットに装着することを特徴とする請求項７から請求項１０のいずれか１つに記載のデータ領域増加方法。 The array device has two data areas, and each data area has two sets of structures each having a memory board mounted in a slot,
In the mounting step,
After all the memory boards in any one of the data areas are removed, the memory board having the memory in which the data area is adjusted is installed in the slot or the memory board from which the memory board is removed. The data area increasing method according to any one of claims 7 to 10, wherein the data area is mounted in another slot that is not.
JP2006079985A 2006-03-23 2006-03-23 Array device and data region increasing method Pending JP2007257230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006079985A JP2007257230A (en) 2006-03-23 2006-03-23 Array device and data region increasing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079985A JP2007257230A (en) 2006-03-23 2006-03-23 Array device and data region increasing method

Publications (1)

Publication Number Publication Date
JP2007257230A true JP2007257230A (en) 2007-10-04

Family

ID=38631427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079985A Pending JP2007257230A (en) 2006-03-23 2006-03-23 Array device and data region increasing method

Country Status (1)

Country Link
JP (1) JP2007257230A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200448A (en) * 1988-02-05 1989-08-11 Toshiba Corp Setting system for memory constitution
JPH06110760A (en) * 1992-09-29 1994-04-22 Hitachi Ltd Method for maintaining duplex memory
WO2004003758A1 (en) * 2002-07-01 2004-01-08 Hitachi, Ltd. Directional coupling bus system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200448A (en) * 1988-02-05 1989-08-11 Toshiba Corp Setting system for memory constitution
JPH06110760A (en) * 1992-09-29 1994-04-22 Hitachi Ltd Method for maintaining duplex memory
WO2004003758A1 (en) * 2002-07-01 2004-01-08 Hitachi, Ltd. Directional coupling bus system

Similar Documents

Publication Publication Date Title
US8489850B2 (en) Memory apparatus and memory control method
US7966456B2 (en) Method for reducing number of writes in a cache memory
CN103124961B (en) Host Based write sequence for asynchronous replication
TWI381272B (en) Flash memory apparatus and access method to flash memory
CN106155915B (en) Data storage processing method and device
CN107562578B (en) Snapshot creating method, device, equipment and storage medium for stored data
WO2017050064A1 (en) Memory management method and device for shared memory database
CN112088366B (en) Host aware update write
US20210034301A1 (en) System and method for flash storage management using multiple open page stripes
US20090164840A1 (en) System and Method For Managing Root File System
CN103150267A (en) Cache synchronization method among multiple controllers
JP2006268420A (en) Disk array device, storage system and control method
US20090106334A1 (en) Method and apparatus for relocating an active file system journal
JP2007265271A (en) Storage device, data arrangement method and program
JP2007257230A (en) Array device and data region increasing method
US8560789B2 (en) Disk apparatus, data replicating method onto disk apparatus and program recording medium
JP2007233838A (en) Control method for memory system
US7493459B2 (en) Method of enhancing system performance applicable of computer system capable of executing snapshot process
US9843636B2 (en) Computer-readable medium storing data editing program
JP4410271B2 (en) Memory control device
WO2014069007A1 (en) Storage device and data backup method
JP2006085209A (en) Deployment method of computer system
JPH08241220A (en) Online capacity extending method for external storage device
JP2011159101A (en) Information processing apparatus, method and program for managing memory
JP6631543B2 (en) Electronic device and HDD disconnection program

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101108