JP2007257186A - Circuit function verification device - Google Patents

Circuit function verification device Download PDF

Info

Publication number
JP2007257186A
JP2007257186A JP2006079278A JP2006079278A JP2007257186A JP 2007257186 A JP2007257186 A JP 2007257186A JP 2006079278 A JP2006079278 A JP 2006079278A JP 2006079278 A JP2006079278 A JP 2006079278A JP 2007257186 A JP2007257186 A JP 2007257186A
Authority
JP
Japan
Prior art keywords
data
instruction
unit
control unit
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006079278A
Other languages
Japanese (ja)
Inventor
Emi Fukuda
恵美 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006079278A priority Critical patent/JP2007257186A/en
Publication of JP2007257186A publication Critical patent/JP2007257186A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit function verification device capable of detecting problems of a system such as hardware and software even when data in a transfer source are replaced due to a certain factor just before execution of a transfer instruction. <P>SOLUTION: By means of a control part 105, information in the transfer source about the data transfer instruction is retracted to a data storage part 103 in predetermined timing, an instruction read from a storage part 101 to be processed is analyzed. When the instruction is the data transfer instruction, information stored in the transfer source corresponding to the instruction is compared with information stored in the data storage part 103 by a comparison part 104 just after execution of the instruction. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ハードウェア及びソフトウェアを含むシステムの不具合を検証する回路機能検証装置に関する。   The present invention relates to a circuit function verification apparatus that verifies a failure of a system including hardware and software.

従来、ハードウェア及びソフトウェアを含むシステムの回路機能検証方法としては、ＣＰＵが処理する命令を解析して、命令がロードやストアのような転送コマンドである場合に、転送元のデータと転送先のデータとが一致するか否かを命令実行直後に比較して、不一致の場合に不具合ありと判断する方法(例えば、特許文献１参照）などがある。
特開２００３−２３３６３４号公報 Conventionally, as a circuit function verification method of a system including hardware and software, an instruction processed by a CPU is analyzed, and when the instruction is a transfer command such as load or store, the data of the transfer source and the transfer destination There is a method (for example, refer to Patent Document 1) in which whether or not the data matches is compared immediately after the execution of the instruction, and it is determined that there is a defect if there is a mismatch.
JP 2003-233634 A

しかしながら、上記従来の方法では、転送元のデータと転送先のデータとを比較することにより転送機能についてのハードウェアの不具合を発見することはできるが、書き換え可能なＲＡＭなどに転送元のデータが格納されている場合、転送命令実行直前に何らかの要因で転送元のデータが書き換わるような場合には、ハードウェアやソフトウェアなどのシステムの不具合を発見することができないことがあった。   However, in the above conventional method, it is possible to find a hardware defect in the transfer function by comparing the transfer source data and the transfer destination data, but the transfer source data is stored in a rewritable RAM or the like. In the case where the data is stored, if the transfer source data is rewritten for some reason immediately before execution of the transfer instruction, it may not be possible to find a problem in the system such as hardware or software.

本発明は、上記従来の事情に鑑みてなされたもので、転送元のデータを予め退避させておくことにより、転送命令実行直前に何らかの要因で転送元のデータが書き換わるような場合にもハードウェアやソフトウェアなどのシステムの不具合が発見できる回路機能検証装置を提供することを目的とする。   The present invention has been made in view of the above-described conventional circumstances, and by saving the transfer source data in advance, even if the transfer source data is rewritten for some reason immediately before the transfer instruction is executed, An object of the present invention is to provide a circuit function verification device that can detect system problems such as hardware and software.

本発明の回路機能検証装置は、ハードウェアと該ハードウェアを制御するためのソフトウェアとを含む回路の機能を検証する回路機能検証装置であって、前記ソフトウェアを記憶する記憶部と、制御系の処理を行う制御部と、前記制御部に接続された少なくとも１つのハードウェア部と、データ転送命令に関わる転送元の情報を格納するデータ格納部と、前記制御部の指示に応じて、予め前記データ格納部に格納されている情報と転送元の情報とを比較する比較部と、を備え、前記制御部が、前記記憶部から読み出した命令を解析し、前記命令がデータ転送命令である場合、該命令に対応する転送元に格納されている情報と前記データ格納部に格納されている情報とを比較するよう前記比較部に指示することを特徴とするものである。
上記構成によれば、予め転送元のデータをデータ格納部に退避させ、退避させた転送元のデータと転送命令実行直後の転送元のデータとを比較することにより、ハードウェアやソフトウェアなどのシステムの不具合を的確に発見することができる。 A circuit function verification apparatus according to the present invention is a circuit function verification apparatus that verifies functions of a circuit including hardware and software for controlling the hardware, and includes a storage unit that stores the software, a control system A control unit that performs processing; at least one hardware unit connected to the control unit; a data storage unit that stores information of a transfer source related to a data transfer command; and A comparison unit that compares information stored in the data storage unit with information on the transfer source, and the control unit analyzes an instruction read from the storage unit, and the instruction is a data transfer instruction The comparison unit is instructed to compare the information stored in the transfer source corresponding to the command with the information stored in the data storage unit.
According to the above configuration, the data of the transfer source is saved in the data storage unit in advance, and the saved data of the transfer source is compared with the data of the transfer source immediately after the execution of the transfer instruction, so that the system such as hardware or software Can be found accurately.

また、本発明の回路機能検証装置は、前記制御部が、動作開始直後に、前記データ転送命令に関わる転送元の情報を予め前記データ格納部に退避させることを特徴とする。
上記構成によれば、ハードウェア初期化の有無を確認するための基準となるデータが退避されるため、ハードウェア初期化の有無によるハードウェアやソフトウェアなどのシステムの不具合を的確に発見することができる。 In the circuit function verification device of the present invention, the control unit saves in advance the transfer source information related to the data transfer command in the data storage unit immediately after the operation starts.
According to the above configuration, the data used as a reference for confirming whether or not hardware initialization is performed is saved, so that it is possible to accurately find a malfunction in a system such as hardware or software due to the presence or absence of hardware initialization. it can.

また、本発明の回路機能検証装置は、前記制御部が、割り込み発生直後に、前記データ転送命令に関わる転送元の情報を予め前記データ格納部に退避させることを特徴とする。
上記構成によれば、割り込み処理で必要なデータが退避されるため、割り込み処理起動中に割り込み処理で必要なデータが書き換わるハードウェアやソフトウェアなどのシステムの不具合を的確に発見することができる。 In the circuit function verification apparatus according to the present invention, the control unit saves information on a transfer source related to the data transfer instruction in the data storage unit in advance immediately after an interrupt occurs.
According to the above configuration, data necessary for interrupt processing is saved, so that a malfunction of a system such as hardware or software in which data necessary for interrupt processing is rewritten while interrupt processing is activated can be accurately found.

また、本発明の回路機能検証装置は、前記比較部が、比較結果を示す信号を出力することを特徴とする。
上記構成によれば、比較結果が出力されるため、ハードウェアやソフトウェアなどのシステムの不具合を的確に発見することができる。 In the circuit function verification apparatus of the present invention, the comparison unit outputs a signal indicating a comparison result.
According to the above configuration, since a comparison result is output, it is possible to accurately find a malfunction of a system such as hardware or software.

また、本発明の回路機能検証装置は、ハードウェアと該ハードウェアを制御するためのソフトウェアとを含む回路の機能を検証する回路機能検証装置であって前記ソフトウェアを記憶する記憶部と、制御系の処理を行う制御部と、前記制御部に接続された少なくとも１つのハードウェア部と、割り込み発生のタイミングを格納するデータ格納部と、前記制御部の指示に応じて、割り込み発生直後から転送命令実行までの間に転送元のデータが上書きされたかを判断する判断部と、を備え、前記制御部が、前記記憶部から読み出した命令を解析し、前記命令がデータ転送命令である場合、前記タイミングから該命令実行までの間に転送元のデータが上書きされたかを判断するよう前記判断部に指示することを特徴とするものである。
上記構成によれば、データが退避されるタイミングからデータ転送命令実行直後までの間のデータ書き込みの有無が判断されるため、データが同じ値で上書きされる場合についても検出が可能で、ハードウェアやソフトウェアなどのシステムの不具合を高い精度で的確に発見することができる。 The circuit function verification apparatus of the present invention is a circuit function verification apparatus that verifies the function of a circuit including hardware and software for controlling the hardware, a storage unit that stores the software, and a control system A control unit that performs the above processing, at least one hardware unit connected to the control unit, a data storage unit that stores the timing of interrupt generation, and a transfer command immediately after the occurrence of the interrupt according to an instruction from the control unit A determination unit that determines whether or not the data of the transfer source has been overwritten before execution, and the control unit analyzes the instruction read from the storage unit, and when the instruction is a data transfer instruction, The determination unit is instructed to determine whether or not the transfer source data has been overwritten between the timing and the execution of the instruction.
According to the above configuration, since it is determined whether or not data is written between the timing at which the data is saved and immediately after the execution of the data transfer instruction, it is possible to detect the case where the data is overwritten with the same value. System defects such as software and software can be accurately detected with high accuracy.

また、本発明の回路機能検証装置は、前記判断部が、判断結果を示す信号を出力することを特徴とする。
上記構成によれば、書き込み有無の結果が出力されるため、ハードウェアやソフトウェアなどのシステムの不具合を的確に発見することができる。 In the circuit function verification apparatus of the present invention, the determination unit outputs a signal indicating a determination result.
According to the above configuration, since the result of the presence / absence of writing is output, it is possible to accurately find a malfunction of the system such as hardware or software.

さらに、本発明の設計支援装置は、本発明の回路機能検証装置の回路データを検証する動作検証シミュレータを備えることを特徴とする。
上記構成によれば、回路の中に埋め込まれたテスト回路という形体ではなく、シミュレーションにより事前にハードウェアやソフトウェアなどのシステムの不具合を発見することができる。 Furthermore, the design support apparatus of the present invention includes an operation verification simulator for verifying circuit data of the circuit function verification apparatus of the present invention.
According to the above configuration, it is possible to discover a malfunction of a system such as hardware or software in advance by simulation instead of a form of a test circuit embedded in a circuit.

本発明の回路機能検証装置によれば、データ転送命令実行直前に何らかの要因で転送元のデータが書き換わるような場合にもハードウェアやソフトウェアなどのシステムの不具合を高精度で的確に発見できる。   According to the circuit function verification apparatus of the present invention, it is possible to accurately and accurately find defects in systems such as hardware and software even when the transfer source data is rewritten for some reason immediately before execution of the data transfer instruction.

以下、添付図面を参照しながら本発明の実施形態に係る回路機能検証装置について詳細に説明する。尚、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付与し、説明は繰り返さないこととする。   Hereinafter, a circuit function verification apparatus according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In all the drawings for explaining the embodiments, the same reference numerals are given to those having the same function, and the explanation will not be repeated.

［実施の形態１］
図１は、本発明の実施の形態１における回路機能検証装置の内部構成を示すブロック図である。回路機能検証装置１００は、主に、記憶部１０１、ユーザ回路部１０２、データ格納部１０３、比較部１０４、制御部１０５、などで構成される。 [Embodiment 1]
FIG. 1 is a block diagram showing the internal configuration of the circuit function verification apparatus according to Embodiment 1 of the present invention. The circuit function verification apparatus 100 mainly includes a storage unit 101, a user circuit unit 102, a data storage unit 103, a comparison unit 104, a control unit 105, and the like.

記憶部１０１は、ハードウェアを制御するソフトウェアや、回路機能検証装置１００で用いるデータなどを記憶する。ユーザ回路部１０２は、ユーザが任意に設計したハードウェア部分であり、様々な機能が搭載されている。データ格納部１０３は、記憶部１０１やユーザ回路部１０２に格納されているデータを、データ転送命令に関わる転送元のデータとして予め退避する。比較部１０４は、データ格納部１０３に退避させたデータと転送元のデータとを比較する。制御部１０５は、記憶部１０１に格納された制御プログラムにより、回路機能検証装置１００内の各部の動作を制御する。   The storage unit 101 stores software for controlling hardware, data used in the circuit function verification apparatus 100, and the like. The user circuit unit 102 is a hardware part arbitrarily designed by the user, and has various functions. The data storage unit 103 saves the data stored in the storage unit 101 and the user circuit unit 102 in advance as transfer source data related to the data transfer command. The comparison unit 104 compares the data saved in the data storage unit 103 with the transfer source data. The control unit 105 controls the operation of each unit in the circuit function verification device 100 according to a control program stored in the storage unit 101.

また、制御部１０５は、記憶部１０１に格納されたソフトウェアを解釈した結果に基づいてデータ転送を行い、転送元のデータをデータ格納部１０３に退避させ、転送元データの読み出し処理時にデータ格納部１０３に退避させたデータと転送元データを比較する指示を比較部１０４に出力する。   Further, the control unit 105 performs data transfer based on the result of interpreting the software stored in the storage unit 101, saves the transfer source data in the data storage unit 103, and performs the data storage unit during the read process of the transfer source data An instruction to compare the data saved in 103 and the transfer source data is output to the comparison unit 104.

次に、上記構成の回路機能検証装置の動作について説明する。図２は、本発明の実施の形態１における回路機能検証装置の回路検証動作手順を示すフローチャートである。   Next, the operation of the circuit function verification apparatus having the above configuration will be described. FIG. 2 is a flowchart showing a circuit verification operation procedure of the circuit function verification apparatus according to Embodiment 1 of the present invention.

はじめに、回路機能検証装置の電源がＯＮされると（ステップＳ２０１）、制御部１０５は、ユーザ回路部１０２から制御部１０５に対する割り込みの有無を検出し（ステップＳ２０２）、割り込みがある場合には、記憶部１０１またはユーザ回路部１０２に格納されている転送元のデータをデータ格納部１０３に退避させる（ステップＳ２０３）。一方、ユーザ回路部１０２から制御部１０５に対する割り込みがない場合には、ステップＳ２０２に戻り、割り込みの検出動作を繰り返す。   First, when the power of the circuit function verification device is turned on (step S201), the control unit 105 detects the presence or absence of an interrupt from the user circuit unit 102 to the control unit 105 (step S202). The transfer source data stored in the storage unit 101 or the user circuit unit 102 is saved in the data storage unit 103 (step S203). On the other hand, if there is no interrupt from the user circuit unit 102 to the control unit 105, the process returns to step S202, and the interrupt detection operation is repeated.

次に、制御部１０５から転送元のデータへの読み出しアクセスの有無を検出し（ステップＳ２０４）、読み出しアクセスがある場合には、比較部１０４に、データ格納部１０３に退避させたデータと現時点での転送元のデータの値とを比較させる（ステップＳ２０５）。一方、読み出しアクセスがない場合には、ステップＳ２０４に戻り、読み出しアクセスの検出動作を繰り返す。   Next, the presence or absence of read access to the transfer source data from the control unit 105 is detected (step S204). If there is read access, the comparison unit 104 stores the data saved in the data storage unit 103 and the current time. The data value of the transfer source is compared (step S205). On the other hand, if there is no read access, the process returns to step S204 to repeat the read access detection operation.

比較した結果が一致しない場合、制御部１０５は、比較部１０４から不一致であることを示す情報を出力させる（ステップＳ２０６）。一方、データを比較した結果が一致している場合は、ステップＳ２０２に戻り、割り込みの検出動作を繰り返す。   If the comparison results do not match, the control unit 105 causes the comparison unit 104 to output information indicating a mismatch (step S206). On the other hand, if the data comparison results match, the process returns to step S202, and the interrupt detection operation is repeated.

その後、電源の状態を検出し（ステップＳ２０７）、ＯＦＦの場合には処理を終了し、ＯＦＦでない場合にはステップＳ２０２に戻り、割り込みの検出動作を繰り返す。尚、フローチャートには記載されていないが、いずれの処理手順においても途中で電源がＯＦＦされた場合には処理が終了する。また、フローチャートには記載されていないが、ステップＳ２０４の読み出しアクセスの確認中に割り込みが発生した場合はステップＳ２０４のループ処理を抜けて転送元のデータを退避する処理（ステップＳ２０３）に戻る。   Thereafter, the state of the power supply is detected (step S207). If it is OFF, the process is terminated. If it is not OFF, the process returns to step S202, and the interrupt detection operation is repeated. Although not described in the flowchart, in any processing procedure, if the power is turned off halfway, the processing ends. Although not described in the flowchart, if an interrupt occurs during the confirmation of the read access in step S204, the process returns to the process of exiting the loop process in step S204 and saving the transfer source data (step S203).

以上のように、本実施の形態の回路機能検証装置によれば、ユーザ回路部から制御部に対する割り込みが発生した直後に転送元のデータをデータ格納部に退避させることにより、制御部から転送元のデータに読み出しアクセス発生時点において何らかの要因で転送元のデータが書き換えられている場合でもハードウェアやソフトウェアなどのシステムの不具合を発見できる。   As described above, according to the circuit function verification device of the present embodiment, the transfer source data is saved in the data storage unit immediately after the interruption from the user circuit unit to the control unit, so that the transfer source is transferred from the control unit. Even if the data of the transfer source is rewritten for some reason at the time of read access to the data, it is possible to find a malfunction of the system such as hardware or software.

尚、本実施の形態では、比較部１０４をハードウェアで構成したが、制御部１０２でソフトウェア的に比較処理を行うようにしてもかまわない。   In the present embodiment, the comparison unit 104 is configured by hardware, but the control unit 102 may perform comparison processing in software.

［実施の形態２］
図３は、本発明の実施の形態２における回路機能検証装置の内部構成を示すブロック図である。回路機能検証装置３００は、主に、記憶部１０１、ユーザ回路部１０２、データ格納部３０３、判断部３０４、制御部３０５、などで構成される。 [Embodiment 2]
FIG. 3 is a block diagram showing an internal configuration of the circuit function verification apparatus according to Embodiment 2 of the present invention. The circuit function verification apparatus 300 mainly includes a storage unit 101, a user circuit unit 102, a data storage unit 303, a determination unit 304, a control unit 305, and the like.

データ格納部３０３は、転送元のデータを退避させる代わりに割り込み発生のタイミングに関わるデータを格納する。また、判断部３０４は、割り込み発生直後から転送命令実行直後までの間に転送元のデータにデータが上書きされたか否かを判断する。制御部３０５は、記憶部１０１に格納されたソフトウェアを解釈した結果に基づいてデータ転送を行い、転送命令実行タイミングをデータ格納部３０３に格納し、転送元データの読み出し処理時までの間にデータ転送元のデータが上書きされたか否かを確認する指示を判断部３０４に出力する。   The data storage unit 303 stores data related to the timing of interrupt generation instead of saving the transfer source data. In addition, the determination unit 304 determines whether or not data is overwritten on the transfer source data immediately after the occurrence of the interrupt and immediately after execution of the transfer instruction. The control unit 305 performs data transfer based on the result of interpreting the software stored in the storage unit 101, stores the transfer instruction execution timing in the data storage unit 303, and stores data before the transfer source data is read. An instruction for confirming whether or not the transfer source data has been overwritten is output to the determination unit 304.

次に、上記構成の回路機能検証装置の動作について説明する。図４は、本発明の実施の形態２における回路機能検証装置の回路検証動作手順を示すフローチャートである。   Next, the operation of the circuit function verification apparatus having the above configuration will be described. FIG. 4 is a flowchart showing a circuit verification operation procedure of the circuit function verification apparatus according to the second embodiment of the present invention.

はじめに、回路機能検証装置の電源がＯＮされると（ステップＳ４０１）、制御部３０５は、ユーザ回路部１０２から制御部３０５に対する割り込みの有無を検出し（ステップＳ４０２）、割り込みがある場合には、データ格納部３０３に割り込み発生タイミングに関わる情報を格納する（ステップＳ４０３）。   First, when the power of the circuit function verification device is turned on (step S401), the control unit 305 detects whether or not there is an interrupt from the user circuit unit 102 to the control unit 305 (step S402). Information related to the interrupt generation timing is stored in the data storage unit 303 (step S403).

次に、制御部３０５から転送元のデータへの読み出しアクセスの有無を検出し（ステップＳ４０４）、読み出しアクセスがない場合、制御部３０５は、次に、転送元への書き込みアクセスの有無を判断部３０４に判断させる（ステップＳ４０５）。   Next, the presence or absence of read access to the transfer source data from the control unit 305 is detected (step S404). If there is no read access, the control unit 305 next determines whether or not there is write access to the transfer source. 304 is made to judge (step S405).

読み出しアクセスがなく且つ書き込みアクセスがある場合、制御部３０５は、判断部３０４から書き込み有無の判定結果情報を出力させる（ステップＳ４０６）と同時に、データ格納部３０３に格納した割り込み発生タイミングに関わる情報をクリアする（ステップＳ４０７）。一方、読み出しアクセスがある場合や、読み出しアクセスがなく且つ書き込みアクセスもない場合には、ステップＳ４０４に戻り、読み出しアクセス有無の検出動作を繰り返す。   When there is no read access and there is a write access, the control unit 305 causes the determination unit 304 to output determination result information on the presence / absence of writing (step S406), and at the same time, information related to the interrupt generation timing stored in the data storage unit 303. Clear (step S407). On the other hand, if there is a read access, or if there is no read access and no write access, the process returns to step S404 to repeat the detection operation for the presence of read access.

その後、電源の状態を検出し（ステップＳ４０８）、ＯＦＦの場合には処理を終了し、ＯＦＦでない場合にはステップＳ４０２に戻り、割り込みの検出動作を繰り返す。尚、フローチャートには記載されていないが、いずれの処理手順においても途中で電源がＯＦＦされた場合には処理が終了する。また、割り込みや他の要因により、読み出しアクセス有無の検出動作（ステップＳ４０４）から書き込みアクセス有無の検出動作（ステップＳ４０５）までのループ処理を抜け、割り込みタイミング情報格納動作（ステップＳ４０３）へ戻るようにすることもできる。   Thereafter, the state of the power supply is detected (step S408). If it is OFF, the process is terminated. If it is not OFF, the process returns to step S402, and the interrupt detection operation is repeated. Although not described in the flowchart, in any processing procedure, if the power is turned off halfway, the processing ends. Also, due to an interrupt or other factors, the loop processing from the detection operation of reading access presence / absence (step S404) to the detection operation of write access presence / absence (step S405) is exited, and the processing returns to the interrupt timing information storage operation (step S403). You can also

以上のように、本実施の形態の回路機能検証装置によれば、ユーザ回路部から制御部に対する割り込みが発生したタイミングから転送元のデータに書き込みアクセスが発生するか否かを検出することにより、何らかの要因で転送元のデータが書き換えられた時点でハードウェアやソフトウェアなどのシステムの不具合を発見できる。さらに、転送元のデータが同じ値のデータで書き換えられた場合でもハードウェアなどのシステムの不具合を発見できる。   As described above, according to the circuit function verification device of the present embodiment, by detecting whether or not a write access occurs in the transfer source data from the timing at which the interrupt from the user circuit unit to the control unit occurs, When the transfer source data is rewritten for some reason, it is possible to find problems in the system such as hardware and software. Furthermore, even when the transfer source data is rewritten with the same value data, it is possible to find a malfunction of the system such as hardware.

［実施の形態３］
図５は、本発明の実施の形態３における回路機能検証装置の内部構成を示すブロック図である。回路機能検証装置５００は、主に、プログラムメモリ５０１ａ、データメモリ５０１ｂ、ハードウェアモデル５０２、データ格納部５０３、関数起動有無判断機能部５０４ａ、比較処理機能部５０４ｂ、ＣＰＵ／μＤＳＰモデル５０５ａ、バスコントロ−ル部５０５ｂ、命令デコーダ５０５ｃ、などで構成される。 [Embodiment 3]
FIG. 5 is a block diagram showing an internal configuration of the circuit function verification apparatus according to Embodiment 3 of the present invention. The circuit function verification apparatus 500 mainly includes a program memory 501a, a data memory 501b, a hardware model 502, a data storage unit 503, a function activation presence / absence determination function unit 504a, a comparison processing function unit 504b, a CPU / μDSP model 505a, a bus controller. -Part 505b, instruction decoder 505c, etc.

プログラムメモリ５０１ａは、ハードウェアを制御するためのソフトウェアやファームウェアのプログラムを格納する。データメモリ５０１ｂは、ユーザ回路であるハードウェアモデル５０２やＣＰＵ／μＤＳＰモデル５０５ａなどで使用するデータを格納する。ハードウェアモデル５０２は、ユーザが設計したハードウェアのモデルであり様々な機能が搭載されている。データ格納部５０３は、ハードウェアの初期化前のレジスタの値を格納するために用いる。関数起動有無判断機能部５０４ａは、データ転送命令の起動やハードウェアの初期化処理の起動を検出する。比較処理機能部５０４ｂは、データ格納部５０３に格納した初期化前のレジスタの値とデータメモリ５０１ｂに格納されている現時点でのレジスタの値を比較する。ＣＰＵ／μＤＳＰモデル５０５ａは、バスコントロ−ル部５０５ｂと命令デコーダ５０５ｃとハードウェアモデル５０２を制御してデータ転送などの処理を指示する。バスコントロ−ル部５０５ｂは、命令デコーダ５０５ｃで解析された命令に基づいてデータ転送を行う。命令デコーダ５０５ｃは、プログラムメモリ５０１ａに格納された命令を解析して転送命令であることを関数起動有無判断機能５０４ａに通知する。   The program memory 501a stores software and firmware programs for controlling hardware. The data memory 501b stores data used by the hardware model 502 and the CPU / μDSP model 505a that are user circuits. The hardware model 502 is a hardware model designed by the user, and is equipped with various functions. The data storage unit 503 is used to store register values before hardware initialization. The function activation presence / absence determination function unit 504a detects activation of a data transfer instruction and activation of hardware initialization processing. The comparison processing function unit 504b compares the register value before initialization stored in the data storage unit 503 with the current register value stored in the data memory 501b. The CPU / μDSP model 505a instructs the processing such as data transfer by controlling the bus control unit 505b, the instruction decoder 505c, and the hardware model 502. The bus control unit 505b performs data transfer based on the instruction analyzed by the instruction decoder 505c. The instruction decoder 505c analyzes the instruction stored in the program memory 501a and notifies the function activation presence determination function 504a that the instruction is a transfer instruction.

尚、上記の構成において、プログラムメモリ５０１ａとデータメモリ５０１ｂは実施の形態１における記憶部１０１の機能を担う。同様に、データ格納部５０３は実施の形態１におけるデータ格納部１０３の機能を、関数起動有無判断機能部５０４ａと比較処理機能部５０４ｂは実施の形態１における比較部１０４の機能を、ＣＰＵ／μＤＳＰモデル５０５ａ、バスコントロ−ル部５０５ｂ及び命令デコーダ５０５ｃは、実施の形態１における制御部１０５の機能をそれぞれ担う。また、実施の形態３では、実施の形態１におけるユーザ回路部１０２がハードウェアモデル５０４に置換された形態となっている。   In the above configuration, the program memory 501a and the data memory 501b function as the storage unit 101 in the first embodiment. Similarly, the data storage unit 503 has the function of the data storage unit 103 in the first embodiment, the function activation presence / absence determination function unit 504a and the comparison processing function unit 504b have the function of the comparison unit 104 in the first embodiment, and the CPU / μDSP. The model 505a, the bus control unit 505b, and the instruction decoder 505c each have the function of the control unit 105 in the first embodiment. In the third embodiment, the user circuit unit 102 in the first embodiment is replaced with a hardware model 504.

従って、回路機能検証装置５００は、全体としてはミュレータとしての機能を具備する。シミュレータでは、ハードウェア記述言語や一般的なソフトウェアで使用される言語で記載されたハードウェアモデル５０２やＣＰＵ／μＤＳＰモデル５０５ａなどのモデル及び比較処理機能部５０４ｂの検証用機能を用いてシステムの検証が行える。   Therefore, the circuit function verification apparatus 500 has a function as a mulator as a whole. In the simulator, system verification is performed using a model such as a hardware model 502 or a CPU / μDSP model 505a described in a hardware description language or a language used in general software, and a verification function of the comparison processing function unit 504b. Can be done.

次に、上記構成の回路機能検証装置の動作について説明する。図６は、本発明の実施の形態３における回路機能検証装置の回路検証動作手順を示すフローチャートである。   Next, the operation of the circuit function verification apparatus having the above configuration will be described. FIG. 6 is a flowchart showing a circuit verification operation procedure of the circuit function verification apparatus according to the third embodiment of the present invention.

はじめに、回路機能検証装置でシュミレータの動作が開始すると（ステップＳ６０１）、ハードウェアモデル５０２やＣＰＵ／μＤＳＰモデル５０５ａで使用するレジスタの値が不定値としてデータ格納部５０３に格納される（ステップＳ６０２）。次に、命令デコーダ５０５ｃと関数起動有無判断機能部５０４ａで解析を行い、読み出しアクセスの有無を検出する（ステップＳ６０３）。   First, when the simulator operation is started in the circuit function verification device (step S601), the register values used in the hardware model 502 and the CPU / μDSP model 505a are stored in the data storage unit 503 as indefinite values (step S602). . Next, the instruction decoder 505c and the function activation presence / absence determination function unit 504a perform analysis to detect the presence / absence of read access (step S603).

読み出し命令がある場合、比較処理機能部５０４ｂは、データ格納部５０３に格納されたレジスタの値とデータメモリ５０１ｂに格納されている現時点でのレジスタの値とを比較する（ステップＳ６０４）。一方、ＣＰＵ／μＤＳＰモデル５０５ａからの読み出し命令がない場合は、ステップＳ６０３に戻り、読み出しアクセス有無の検出動作を繰り返す。   When there is a read command, the comparison processing function unit 504b compares the register value stored in the data storage unit 503 with the current register value stored in the data memory 501b (step S604). On the other hand, if there is no read command from the CPU / μDSP model 505a, the process returns to step S603 to repeat the operation of detecting the presence of read access.

比較した結果が一致している場合、比較処理機能部５０４ｂから一致／不一致の情報が出力される（ステップＳ６０５）。一方、比較結果が一致していない場合、ステップＳ６０３に戻り、読み出しアクセス有無の検出動作を繰り返す。   If the comparison results match, match / mismatch information is output from the comparison processing function unit 504b (step S605). On the other hand, if the comparison results do not match, the process returns to step S603 to repeat the operation for detecting the presence or absence of read access.

その後、シュミレータの動作状態を検出し（ステップＳ６０６）、シュミレータが停止の場合には処理を終了し、シュミレータが停止でない場合にはステップＳ６０３に戻り、割り込みの検出動作を繰り返す。尚、フローチャートには記載されていないが、いずれの処理手順においても途中でシュミレータが停止した場合には処理が終了する。   Thereafter, the operation state of the simulator is detected (step S606). If the simulator is stopped, the process is terminated. If the simulator is not stopped, the process returns to step S603 to repeat the interrupt detection operation. Although not shown in the flowchart, in any processing procedure, if the simulator stops midway, the processing ends.

以上のように、本実施の形態の回路機能検証装置によれば、装置起動直後にデータメモリ上のレジスタの値として不定値をデータ格納部に格納することにより、ユーザ回路であるハードウェアモデルやＣＰＵ／μＤＳＰモデルからバスコントロ−ル部を介してレジスタに対して読み出しアクセスが発生した時点で、データメモリのレジスタがハードウェアモデルやＣＰＵ／μＤＳＰモデルから初期化されているか否かを簡単に確認することができる。   As described above, according to the circuit function verification device of the present embodiment, a hardware model that is a user circuit is stored by storing an indefinite value in the data storage unit as a register value on the data memory immediately after the device is activated. When a read access is made to a register from the CPU / μDSP model via the bus control unit, it is easily confirmed whether the register of the data memory is initialized from the hardware model or the CPU / μDSP model can do.

本発明の回路機能検証装置を実際の電気機器等に搭載、応用すれば、市場不具合発生時などにおいて迅速且つ的確に不具合の解析を行うことができる。特に、ハードウェアとソフトウェアの境界を持つ回路などの解析を行うシミュレータとして好適である。   If the circuit function verification device of the present invention is mounted and applied to an actual electrical device or the like, it is possible to analyze the failure quickly and accurately when a market failure occurs. In particular, it is suitable as a simulator for analyzing a circuit having a boundary between hardware and software.

本発明は、データ転送命令実行直前に何らかの要因で転送元のデータが書き換わるような場合でもハードウェアやソフトウェアなどのシステムの不具合を高い精度で的確に解析できるという効果を有し、ハードウェア及びソフトウェアを含むシステムの不具合を検証する回路機能検証装置等に有用である。   The present invention has an effect that it is possible to accurately analyze a failure of a system such as hardware or software with high accuracy even when the transfer source data is rewritten for some reason immediately before execution of the data transfer instruction. This is useful for a circuit function verification device that verifies a malfunction of a system including software.

本発明の実施の形態１における回路機能検証装置の内部構成を示すブロック図The block diagram which shows the internal structure of the circuit function verification apparatus in Embodiment 1 of this invention. 本発明の実施の形態１における回路機能検証装置の回路検証動作手順を示すフローチャートThe flowchart which shows the circuit verification operation | movement procedure of the circuit function verification apparatus in Embodiment 1 of this invention. 本発明の実施の形態２における回路機能検証装置の内部構成を示すブロック図The block diagram which shows the internal structure of the circuit function verification apparatus in Embodiment 2 of this invention. 本発明の実施の形態２における回路機能検証装置の回路検証動作手順を示すフローチャートThe flowchart which shows the circuit verification operation | movement procedure of the circuit function verification apparatus in Embodiment 2 of this invention. 本発明の実施の形態３における回路機能検証装置の内部構成を示すブロック図The block diagram which shows the internal structure of the circuit function verification apparatus in Embodiment 3 of this invention. 本発明の実施の形態３における回路機能検証装置の回路検証動作手順を示すフローチャートThe flowchart which shows the circuit verification operation | movement procedure of the circuit function verification apparatus in Embodiment 3 of this invention.

符号の説明Explanation of symbols

１００ 回路機能検証装置
１０１ 記憶部
１０２ ユーザ回路部
１０３ データ格納部
１０４ 比較部
１０５ 制御部
３００ 回路機能検証装置
３０３ データ格納部
３０４ 判断部
３０５ 制御部
５００ 回路機能検証装置
５０１ａ プログラムメモリ
５０１ｂ データメモリ
５０２ ハードウェアモデル
５０３ データ格納部
５０４ａ 関数起動有無判断機能部
５０４ｂ 比較処理機能部
５０５ａ ＣＰＵ／μＤＳＰモデル
５０５ｂ バスコントロ−ル部
５０５ｃ 命令デコーダ DESCRIPTION OF SYMBOLS 100 Circuit function verification apparatus 101 Memory | storage part 102 User circuit part 103 Data storage part 104 Comparison part 105 Control part 300 Circuit function verification apparatus 303 Data storage part 304 Judgment part 305 Control part 500 Circuit function verification apparatus 501a Program memory 501b Data memory 502 Hardware Wear model 503 Data storage unit 504a Function activation presence determination function unit 504b Comparison processing function unit 505a CPU / μDSP model 505b Bus control unit 505c Instruction decoder

Claims (7)

ハードウェアと該ハードウェアを制御するためのソフトウェアとを含む回路の機能を検証する回路機能検証装置であって、
前記ソフトウェアを記憶する記憶部と、
制御系の処理を行う制御部と、
前記制御部に接続された少なくとも１つのハードウェア部と、
データ転送命令に関わる転送元の情報を格納するデータ格納部と、
前記制御部の指示に応じて、予め前記データ格納部に格納されている情報と転送元の情報とを比較する比較部と、を備え、
前記制御部は、前記記憶部から読み出した命令を解析し、前記命令がデータ転送命令である場合、該命令に対応する転送元に格納されている情報と前記データ格納部に格納されている情報とを比較するよう前記比較部に指示することを特徴とする回路機能検証装置。 A circuit function verification device that verifies the function of a circuit including hardware and software for controlling the hardware,
A storage unit for storing the software;
A control unit for processing the control system;
At least one hardware unit connected to the control unit;
A data storage unit for storing transfer source information related to the data transfer command;
In accordance with an instruction from the control unit, a comparison unit that compares information stored in the data storage unit in advance with transfer source information,
The control unit analyzes an instruction read from the storage unit, and when the instruction is a data transfer instruction, information stored in a transfer source corresponding to the instruction and information stored in the data storage unit A circuit function verification device that instructs the comparison unit to compare 前記制御部は、動作開始直後に、前記データ転送命令に関わる転送元の情報を予め前記データ格納部に退避させることを特徴とする請求項１記載の回路機能検証装置。   2. The circuit function verification apparatus according to claim 1, wherein the control unit saves in advance the transfer source information related to the data transfer instruction in the data storage unit immediately after the operation starts. 前記制御部は、割り込み発生直後に、前記データ転送命令に関わる転送元の情報を予め前記データ格納部に退避させることを特徴とする請求項１記載の回路機能検証装置。   2. The circuit function verification device according to claim 1, wherein the control unit saves in advance the transfer source information related to the data transfer instruction in the data storage unit immediately after the occurrence of the interrupt. 前記比較部は、比較結果を示す信号を出力することを特徴とする請求項１から３のいずれか一項記載の回路機能検証装置。   4. The circuit function verification device according to claim 1, wherein the comparison unit outputs a signal indicating a comparison result. ハードウェアと該ハードウェアを制御するためのソフトウェアとを含む回路の機能を検証する回路機能検証装置であって
前記ソフトウェアを記憶する記憶部と、
制御系の処理を行う制御部と、
前記制御部に接続された少なくとも１つのハードウェア部と、
割り込み発生のタイミングを格納するデータ格納部と、
前記制御部の指示に応じて、割り込み発生直後から転送命令実行までの間に転送元のデータが上書きされたかを判断する判断部と、を備え、
前記制御部は、前記記憶部から読み出した命令を解析し、前記命令がデータ転送命令である場合、前記タイミングから該命令実行までの間に転送元のデータが上書きされたかを判断するよう前記判断部に指示することを特徴とする回路機能検証装置。 A circuit function verification device that verifies the function of a circuit including hardware and software for controlling the hardware, and a storage unit that stores the software;
A control unit that performs processing of the control system;
At least one hardware unit connected to the control unit;
A data storage section for storing the timing of interrupt generation;
In accordance with an instruction from the control unit, a determination unit that determines whether data of the transfer source is overwritten between immediately after the occurrence of the interrupt and execution of the transfer instruction,
The control unit analyzes the instruction read from the storage unit and, when the instruction is a data transfer instruction, determines whether the transfer source data is overwritten between the timing and the execution of the instruction. A circuit function verification device characterized by instructing a unit. 前記判断部は、判断結果を示す信号を出力することを特徴とする請求項５記載の回路機能検証装置。   The circuit function verification apparatus according to claim 5, wherein the determination unit outputs a signal indicating a determination result. 請求項１から６のいずれか一項記載の回路機能検証装置の回路データを検証する動作検証シミュレータを備えることを特徴とする設計支援装置。   A design support apparatus comprising an operation verification simulator for verifying circuit data of the circuit function verification apparatus according to claim 1.
JP2006079278A 2006-03-22 2006-03-22 Circuit function verification device Withdrawn JP2007257186A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006079278A JP2007257186A (en) 2006-03-22 2006-03-22 Circuit function verification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079278A JP2007257186A (en) 2006-03-22 2006-03-22 Circuit function verification device

Publications (1)

Publication Number Publication Date
JP2007257186A true JP2007257186A (en) 2007-10-04

Family

ID=38631395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079278A Withdrawn JP2007257186A (en) 2006-03-22 2006-03-22 Circuit function verification device

Country Status (1)

Country Link
JP (1) JP2007257186A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115994096A (en) * 2023-03-21 2023-04-21 安徽隼波科技有限公司 Verification method for radar signal processing and simulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115994096A (en) * 2023-03-21 2023-04-21 安徽隼波科技有限公司 Verification method for radar signal processing and simulation

Similar Documents

Publication Publication Date Title
JP4044075B2 (en) Test circuit and test method for semiconductor integrated circuit
US9202591B2 (en) On-line memory testing systems and methods
JP2008009721A (en) Evaluation system and evaluation method thereof
JP2017049627A (en) Verification system, verification device, and vehicle controller
JP2005135407A (en) System and method for testing component of computer system by using voltage margining
CN115495275B (en) Storage system and control method thereof
US9021298B2 (en) Integrated circuit with error repair and fault tolerance
JP2018194336A (en) Abnormality detector and abnormality detection method
JP2007257186A (en) Circuit function verification device
JP2010117813A (en) Debugging system, debugging method, debugging control method, and debugging control program
US11042143B2 (en) Method and device for detecting errors occurring during computing data models in safety-critical systems
JP5900336B2 (en) Emulator verification system and emulator verification method
JP2009223714A (en) Arithmetic circuit and failure analysis method of arithmetic circuit
KR20100114147A (en) Redundancy analysis apparatus and method of analyzing redundancy
KR101283540B1 (en) Semiconductor Memory Device and Semiconductor Device capable of reducing a standby fail
JP2012243328A (en) Nonvolatile semiconductor memory device, and retention margin inspection method of nonvolatile semiconductor memory device
JP2013062008A (en) Semiconductor integrated circuit
JP2008234358A (en) Storage device, information processor, and unauthorized writing detection method
JP6184121B2 (en) Storage device inspection system, storage device inspection method, and nonvolatile semiconductor storage device
JP2009099026A (en) Garbled parameter detection method of digital system and inverter device provided with the detecting method, and controller for machine tool and robot
TW201335844A (en) Controller, address selector and methods for replacing defective instructions
JP2002244934A (en) Memory monitoring device and method
JP4687117B2 (en) IC tester
JP2004184111A (en) Voltage control method and voltage control circuit for electronic equipment
JP5233290B2 (en) Memory judgment system

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602