JP2007250682A - Substrate processor, temperature control method thereof, and substrate processing system - Google Patents

Substrate processor, temperature control method thereof, and substrate processing system Download PDF

Info

Publication number
JP2007250682A
JP2007250682A JP2006069852A JP2006069852A JP2007250682A JP 2007250682 A JP2007250682 A JP 2007250682A JP 2006069852 A JP2006069852 A JP 2006069852A JP 2006069852 A JP2006069852 A JP 2006069852A JP 2007250682 A JP2007250682 A JP 2007250682A
Authority
JP
Japan
Prior art keywords
temperature
substrate
substrate processing
heating means
set temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006069852A
Other languages
Japanese (ja)
Other versions
JP4802019B2 (en
Inventor
Takuo Matsushita
卓生 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006069852A priority Critical patent/JP4802019B2/en
Publication of JP2007250682A publication Critical patent/JP2007250682A/en
Application granted granted Critical
Publication of JP4802019B2 publication Critical patent/JP4802019B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a temperature control method of a substrate processor with which an appropriate setting temperature of a heating means, which achieves desired temperature distribution in a processing chamber, can uniquely be decided in short time irrespective of an operator, and to provide a substrate processing system and the substrate processor. <P>SOLUTION: A substrate processing is performed for making respective heaters to the prescribed setting temperature. A physical value which belongs to the substrate on which the substrate processing is performed, and which fluctuates in accordance with a processing temperature is acquired in measuring positions whose number is larger than the number of heaters. A deviation between the acquired physical value and a target value of the physical value is operated at every measuring position. A correction amount of the setting temperatures of the respective heaters is operated by using determinant based on the deviation in the respective measuring positions, and a change amount of the physical value in the respective measuring positions when one heater temperature is changed by 1°C. A subsequent substrate processing is performed by making a temperature obtained by adding a setting temperature correction amount to the prescribed setting temperature as a new setting temperature. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、主として半導体装置の製造工程で使用される基板処理装置の温度制御方法、基板処理装置および基板処理システムに関し、特に、加熱雰囲気下で基板の処理を行う基板処理装置の温度制御方法、基板処理装置および基板処理システムに関する。   The present invention relates to a substrate processing apparatus temperature control method, a substrate processing apparatus, and a substrate processing system mainly used in a semiconductor device manufacturing process, and more particularly to a substrate processing apparatus temperature control method for processing a substrate in a heated atmosphere, The present invention relates to a substrate processing apparatus and a substrate processing system.

半導体装置の製造工程では、酸化工程、成膜工程、拡散工程等において、加熱雰囲気下で半導体基板の処理を行う基板処理装置が多用されている。この種の基板処理装置には、処理室に一度に複数枚の半導体基板を収容して処理を行うバッチ式の基板処理装置がある。   In the manufacturing process of a semiconductor device, a substrate processing apparatus for processing a semiconductor substrate in a heating atmosphere is frequently used in an oxidation process, a film forming process, a diffusion process, and the like. As this type of substrate processing apparatus, there is a batch type substrate processing apparatus in which a plurality of semiconductor substrates are accommodated in a processing chamber at a time for processing.

例えば、縦型のバッチ式基板処理装置である減圧CVD(Chemical Vapor Deposition)装置は、複数枚のウェーハが垂直方向に適当な間隔で載置されたボートを収容する縦型(鐘形)の処理室を備える。処理室は石英等からなり、処理室の外周には互いに独立して制御可能な複数個の環状のヒータが垂直方向に沿って配置されている。この種の装置では、各ヒータ自体の温度やヒータと処理室との間の温度がヒータ温度として計測されており、各ヒータはヒータ温度が予め指示された設定温度になる状態に制御される。各ヒータには、ボートに載置された全てのウェーハが同一の処理状態になる、すなわち、処理室内が一様な温度分布になる温度が設定される。   For example, a low-pressure CVD (Chemical Vapor Deposition) system, which is a vertical batch-type substrate processing system, is a vertical (bell-shaped) process that accommodates a boat in which a plurality of wafers are placed at appropriate intervals in the vertical direction. A room is provided. The processing chamber is made of quartz or the like, and a plurality of annular heaters that can be controlled independently from each other are arranged along the vertical direction on the outer periphery of the processing chamber. In this type of apparatus, the temperature of each heater itself or the temperature between the heater and the processing chamber is measured as the heater temperature, and each heater is controlled to a state where the heater temperature becomes a preset temperature designated. Each heater is set to a temperature at which all wafers placed on the boat are in the same processing state, that is, the processing chamber has a uniform temperature distribution.

しかしながら、特定のヒータの設定温度を異なる温度に変化させると、そのヒータが主として加熱を行う処理室内の空間(以下、加熱ゾーンという。)の成膜レートだけでなく、他ヒータの加熱ゾーンの成膜レートも変動してしまう(以下、当該現象を、適宜、温度と成膜レートの交互作用という。)。例えば、特定のヒータの設定温度を高くすると、当該ヒータの加熱ゾーンの成膜レートが速くなる。この場合、熱伝導により、隣接するヒータの加熱ゾーンの成膜レートも若干速くなる。また、減圧CVD装置では、堆積膜の原料ガスが、例えば上記ボートの下方から上方に向かう方向に流れている。成膜レートが高くなると原料ガスが多く消費されるため、上流側のヒータの設定温度が大きくなると、原料ガス流の下流側に位置するヒータの加熱ゾーンでは原料ガスの分圧が低下し成膜レートが減少する。したがって、各ヒータの適切な設定温度を決定するためには、以上のような温度と成膜レートの交互作用を考慮して設定温度を調整する必要がある。   However, when the set temperature of a specific heater is changed to a different temperature, not only the film formation rate of the space in the processing chamber (hereinafter referred to as the heating zone) in which the heater mainly heats, but also the formation of the heating zones of other heaters. The film rate also fluctuates (hereinafter, this phenomenon is referred to as an interaction between temperature and film formation rate as appropriate). For example, when the set temperature of a specific heater is increased, the film formation rate in the heating zone of the heater is increased. In this case, the film formation rate in the heating zone of the adjacent heater is slightly increased due to heat conduction. In the low pressure CVD apparatus, the source gas for the deposited film flows, for example, in a direction from the bottom to the top of the boat. As the deposition rate increases, more of the source gas is consumed. Therefore, if the set temperature of the upstream heater increases, the partial pressure of the source gas decreases in the heater heating zone located downstream of the source gas flow. The rate decreases. Therefore, in order to determine an appropriate set temperature for each heater, it is necessary to adjust the set temperature in consideration of the interaction between the temperature and the film formation rate as described above.

このような各ヒータの設定温度の決定は、通常、成膜テストを行って、実際にウェーハ上に堆積した膜の膜厚を測定する作業により行われる。すなわち、実際にウェーハ上に堆積された膜の膜厚が、ボート上への載置位置に関わらず一定になるまで、成膜条件(各ゾーンの成膜温度・成膜時間)を変更して、成膜テストが繰返し実施される。成膜テストの回数は、測定により得られた膜厚を上記温度と成膜レートの交互作用を考慮して適切にヒータ温度に反映させれば少なくなる。しかしながら、測定された膜厚を適切に反映させるためには作業者の熟練が必要であり、誰しもが容易に行うことができる作業ではない。経験の浅い作業者では多大な作業時間を要し、装置の稼働率を低下させる。   Such determination of the set temperature of each heater is usually performed by performing a film formation test and measuring the film thickness of the film actually deposited on the wafer. In other words, the film formation conditions (film formation temperature and film formation time in each zone) are changed until the film thickness of the film actually deposited on the wafer becomes constant regardless of the mounting position on the boat. The film formation test is repeatedly performed. The number of film formation tests is reduced if the film thickness obtained by measurement is appropriately reflected in the heater temperature in consideration of the interaction between the temperature and the film formation rate. However, in order to appropriately reflect the measured film thickness, skill of an operator is required, and it is not an operation that can be easily performed by anyone. An inexperienced worker requires a lot of work time and reduces the operating rate of the apparatus.

また、より厳密な温度調整を可能とするために、0.1℃単位でヒータの設定温度を制御可能な基板処理装置も存在している。しかしながら、上述の手法では、0.1℃単位で各ヒータの設定温度を決定することは、熟練した作業者であっても困難であるため、その機能は生かされていない。近年の微細な半導体装置では、0.1℃単位での温度設定が行われていない状況下では、目的としている膜厚均一性を確保することが困難な事例もある。   In addition, there is a substrate processing apparatus capable of controlling the set temperature of the heater in units of 0.1 ° C. in order to enable more precise temperature adjustment. However, in the above-described method, it is difficult for even a skilled worker to determine the set temperature of each heater in units of 0.1 ° C., so that the function is not utilized. In recent minute semiconductor devices, there are cases in which it is difficult to ensure the target film thickness uniformity under the condition where the temperature is not set in units of 0.1 ° C.

このため、各ヒータの設定温度を決定する種々の手法が提案されている。例えば、後掲の特許文献1では、まず、既存の工程データにより複数枚のモニタリングウェーハに成膜を行い、各モニタリングウェーハに成長された膜の平均膜厚が取得される。平均膜厚が最も目標膜厚に近いモニタリングウェーハの成膜レートが求められ、目標膜厚が得られる成膜時間が算出される。算出された成膜時間において、他のモニタリングウェーハに成膜される膜厚が推定される。次いで、当該推定膜厚と目標膜厚との差分、および他のモニタリングウェーハの載置位置における1℃あたりの膜厚の変化量に基づいて他のモニタリングウェーハの成膜レートに大きく影響するヒータの温度が決定される。そして、当該条件下において、温度変更の影響を加味した成膜レートを用いて上記他のモニタリングウェーハに成膜される膜厚が再度推定される。そして、当該推定膜厚と目標膜厚の差分、および他のモニタリングウェーハの載置位置における1℃あたりの膜厚の変化量に基づいて残りのヒータの設定温度が算出される。これにより同一バッチに属するウェーハ上に成膜される膜の膜厚を目標膜厚に近づけることができるとされている。
特開2000−91251号公報
For this reason, various methods for determining the set temperature of each heater have been proposed. For example, in Patent Document 1 described later, first, film formation is performed on a plurality of monitoring wafers using existing process data, and an average film thickness of a film grown on each monitoring wafer is acquired. A film formation rate of the monitoring wafer whose average film thickness is closest to the target film thickness is obtained, and a film formation time for obtaining the target film thickness is calculated. In the calculated film formation time, the film thickness formed on another monitoring wafer is estimated. Next, based on the difference between the estimated film thickness and the target film thickness and the amount of change in film thickness per 1 ° C. at the mounting position of the other monitoring wafer, The temperature is determined. Under the conditions, the film thickness formed on the other monitoring wafer is estimated again using the film formation rate that takes into account the effect of temperature change. And the set temperature of the remaining heaters is calculated based on the difference between the estimated film thickness and the target film thickness and the amount of change in film thickness per 1 ° C. at the other monitoring wafer placement position. Thereby, the film thickness of the film formed on the wafers belonging to the same batch can be brought close to the target film thickness.
JP 2000-91251 A

しかしながら、特許文献1に開示された技術では、成膜時間決定後に各ヒータの温度補正を実施している。このため、温度補正を行った際に生じる成膜レートの変化を成膜時間に反映することができない。ヒータ温度を上昇させると成膜レートは速くなり、ヒータ温度を低下させると成膜レートは遅くなる。したがって、温度補正前後では成膜レートが異なる。このため成膜時間を設定した後に温度補正を行うと、成膜時間の算出基準であった成膜レートが変化し、バッチに属する全ウェーハの膜厚が目標膜厚から外れる可能性がある。   However, in the technique disclosed in Patent Document 1, the temperature of each heater is corrected after the film formation time is determined. For this reason, a change in film formation rate that occurs when temperature correction is performed cannot be reflected in the film formation time. When the heater temperature is increased, the film formation rate is increased, and when the heater temperature is decreased, the film formation rate is decreased. Therefore, the film formation rate differs before and after temperature correction. For this reason, if the temperature correction is performed after the film formation time is set, the film formation rate that is the calculation reference of the film formation time changes, and the film thicknesses of all the wafers belonging to the batch may deviate from the target film thickness.

また、上記従来技術では、各ヒータの温度補正値算出の際に他ヒータの温度変更の影響を加味する係数が使用されているが、各ヒータの温度補正値は独立して求められている。このため、後で温度補正値が算出されたヒータ温度の影響を、先に温度補正値が算出されたヒータ温度に反映させることができない。すなわち、各ヒータに対する温度補正値は最適化されておらず温度と成膜レートの交互作用は正確に反映されていない。近年、素子パターンの微細化に伴って素子を構成する膜の膜厚もより薄くなっているため、バッチ処理設備には更なる均一性が要求される。このような均一性を実現するためには、上述の温度と成膜レートの交互作用を正確に反映することが不可欠である。   In the above prior art, a coefficient that takes into account the effect of temperature changes of other heaters is used when calculating the temperature correction value of each heater, but the temperature correction value of each heater is obtained independently. For this reason, the influence of the heater temperature whose temperature correction value has been calculated later cannot be reflected in the heater temperature whose temperature correction value has been previously calculated. That is, the temperature correction value for each heater is not optimized and the interaction between temperature and film formation rate is not accurately reflected. In recent years, with the miniaturization of the element pattern, the film thickness of the film constituting the element has become thinner, so that the batch processing equipment is required to have further uniformity. In order to realize such uniformity, it is indispensable to accurately reflect the interaction between the temperature and the film formation rate.

一方、製造ばらつきを低減する観点では、処理室においてウェーハを1枚ずつ処理する枚葉式の基板処理装置が利用されている。枚葉式基板処理装置はバッチ式基板処理装置に比べて処理室の容積が小さいため、ウェーハ面内の均一性および当該均一性のウェーハ間の再現性に優れているとされている。しかしながら、枚葉式の基板処理装置も、処理雰囲気の温度分布を均一にするために複数の加熱手段を備えている。すなわち、ウェーハ面内の均一性をさらに高めるためには、温度と成膜レートの交互作用を正確に反映することが不可欠である。   On the other hand, from the viewpoint of reducing manufacturing variation, a single-wafer type substrate processing apparatus that processes wafers one by one in a processing chamber is used. Since the single-wafer substrate processing apparatus has a smaller processing chamber volume than the batch type substrate processing apparatus, it is said that the uniformity within the wafer surface and the reproducibility of the uniformity between the wafers are excellent. However, the single-wafer type substrate processing apparatus also includes a plurality of heating means in order to make the temperature distribution of the processing atmosphere uniform. That is, in order to further improve the uniformity within the wafer surface, it is essential to accurately reflect the interaction between temperature and film formation rate.

本発明は、上記従来の事情を鑑みて提案されたものであって、作業者に関わらず、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することができる基板処理装置の温度制御方法、基板処理システムおよび基板処理装置を提供することを目的とする。   The present invention has been proposed in view of the above-described conventional circumstances, and regardless of the operator, the appropriate set temperature of the heating means for realizing the desired temperature distribution in the processing chamber is uniquely determined in a short time. It is an object of the present invention to provide a substrate processing apparatus temperature control method, a substrate processing system, and a substrate processing apparatus that can be used.

上記目的を達成するために、本発明は以下の技術的手段を採用している。本発明に係る基板処理装置の温度制御方法は、互いに独立して制御可能な複数の加熱手段によりゾーンごとに処理室を加熱した状態で、前記処理室に収容された基板の処理を行う。まず、各加熱手段に対応する所定位置の検出温度を所定の設定温度とした基板処理が行われる。次いで、基板処理がなされた基板に属する、処理温度に応じて変動する物理量が、上記加熱手段の数以上の測定位置において取得される。各測定位置は、処理室内では互いに異なる位置である。続いて、取得した物理量と当該物理量の目標値との偏差が、上記測定位置ごとに演算される。また、1つの加熱手段に対応する上記設定温度を変化させたときの各測定位置における上記物理量の変化量(以下、温度変化量という。)が、加熱手段ごとに上記設定温度を変化させた状態で取得される。そして、各測定位置における偏差と、各測定位置における温度変化量とに基づいて、各加熱手段の設定温度の補正量が演算される。以降の上記基板処理では、以上のようにして算出された補正量を上記所定の設定温度に加算した温度が新たな設定温度として設定される。ここで、物理量には、処理温度に応じて変動する特性値、例えば、基板上に堆積される膜の膜厚や成膜レート、イオン注入により形成される不純物拡散層の抵抗値等を使用することができる。   In order to achieve the above object, the present invention employs the following technical means. In the temperature control method for a substrate processing apparatus according to the present invention, a substrate accommodated in the processing chamber is processed in a state where the processing chamber is heated for each zone by a plurality of heating units that can be controlled independently of each other. First, substrate processing is performed with a detected temperature at a predetermined position corresponding to each heating means as a predetermined set temperature. Next, physical quantities that vary according to the processing temperature belonging to the substrate that has been subjected to the substrate processing are acquired at the measurement positions that are equal to or greater than the number of the heating means. Each measurement position is different from each other in the processing chamber. Subsequently, the deviation between the acquired physical quantity and the target value of the physical quantity is calculated for each measurement position. Further, when the set temperature corresponding to one heating means is changed, the amount of change of the physical quantity at each measurement position (hereinafter referred to as temperature change amount) changes the set temperature for each heating means. Obtained at. Then, based on the deviation at each measurement position and the temperature change amount at each measurement position, the correction amount of the set temperature of each heating means is calculated. In the subsequent substrate processing, a temperature obtained by adding the correction amount calculated as described above to the predetermined set temperature is set as a new set temperature. Here, for the physical quantity, a characteristic value that varies depending on the processing temperature, for example, a film thickness or deposition rate of a film deposited on the substrate, a resistance value of an impurity diffusion layer formed by ion implantation, or the like is used. be able to.

本構成によれば、各加熱手段の温度変化が各測定位置に与える影響を考慮した状態で、所望の処理雰囲気を実現する各加熱手段の発熱量を決定することができる。また、各加熱手段の設定温度を作業者の経験によらす一意に決定することができる。   According to this configuration, it is possible to determine the heat generation amount of each heating unit that realizes a desired processing atmosphere in consideration of the influence of the temperature change of each heating unit on each measurement position. Moreover, the set temperature of each heating means can be uniquely determined based on the operator's experience.

上記温度制御方法は、処理室に複数枚の基板が収容されるバッチ式基板処理装置に適用することができる。この場合、上記測定位置は、処理室内で異なる位置に配置された基板になる。各測定位置の物理量は、同一基板上の複数の測定点で取得された上記物理量の平均値等を用いることができる。また、上記温度制御方法は、処理室に1枚の基板が収容される枚葉式基板処理装置にも適用可能である。この場合、上記測定位置は、同一基板上の異なる点になる。なお、上記測定位置は、各加熱手段が主として加熱を行うゾーンに少なくとも1つ設定されることが好ましい。   The temperature control method can be applied to a batch type substrate processing apparatus in which a plurality of substrates are accommodated in a processing chamber. In this case, the measurement position is a substrate arranged at a different position in the processing chamber. As the physical quantity at each measurement position, an average value of the physical quantities obtained at a plurality of measurement points on the same substrate can be used. The temperature control method can also be applied to a single wafer processing apparatus in which a single substrate is accommodated in a processing chamber. In this case, the measurement position is a different point on the same substrate. In addition, it is preferable that at least one measurement position is set in a zone where each heating unit mainly performs heating.

また、上記加熱手段の数がm個であり、上記測定位置の数がn個(m≦n)である場合、m番目の加熱手段の上記設定温度補正量ΔTmは、

Figure 2007250682
で表現される行列式に基づいて演算することができる。ここで、ΔMnはn番目の測定位置における上記偏差である。また、ΔMnmはm番目の加熱手段に対応する設定温度のみを変化させたときのn番目の測定位置における単位温度あたりの上記温度変化量である。当該行列式は、ムーア-ペンローズ(Moore-Penrose)逆行列、または一般逆行列を用いることにより、設定温度補正量ΔTmについて解くことができる。 When the number of the heating means is m and the number of the measurement positions is n (m ≦ n), the set temperature correction amount ΔT m of the m-th heating means is
Figure 2007250682
It can be calculated based on the determinant expressed by Here, ΔM n is the deviation at the n-th measurement position. ΔM nm is the temperature change amount per unit temperature at the nth measurement position when only the set temperature corresponding to the mth heating means is changed. The determinant can be solved for the set temperature correction amount ΔT m by using a Moore-Penrose inverse matrix or a general inverse matrix.

一方、他の観点では、本発明は上述の温度制御方法を実現する基板処理システムを提供することができる。すなわち、本発明に係る基板処理システムは、基板処理部と、物理量取得部と、偏差演算部と、補正量演算部とを備える。基板処理部は、互いに独立して制御可能に配設された複数の加熱手段により加熱される処理室を備える。基板処理部では、処理室に収容された基板の処理が、各加熱手段に対応する所定位置の検出温度が所定の設定温度となる状態で行われる。また、物理量取得部は、基板処理がなされた基板に属する、処理温度に応じて変動する物理量を取得する。物理量は、加熱手段の数以上の測定位置において取得される。ここで、測定位置は、上記処理室内では互いに異なる位置になっている。偏差演算部は、上記取得された物理量と当該物理量の目標値との偏差を測定位置ごとに演算する。補正量演算部は、偏差演算部が演算した各測定位置における偏差と、各測定位置において予め取得された温度変化量とに基づいて、各加熱手段に対応する設定温度の補正量を演算する。また補正量演算部は、上記基板処理部に、以降の上記基板処理の新たな設定温度として、各加熱手段に対応する上記設定温度に上記補正量を加算した温度を設定する。   On the other hand, in another aspect, the present invention can provide a substrate processing system that realizes the above-described temperature control method. That is, the substrate processing system according to the present invention includes a substrate processing unit, a physical quantity acquisition unit, a deviation calculation unit, and a correction amount calculation unit. The substrate processing unit includes a processing chamber heated by a plurality of heating means arranged to be controllable independently of each other. In the substrate processing unit, the processing of the substrate accommodated in the processing chamber is performed in a state where the detected temperature at a predetermined position corresponding to each heating unit becomes a predetermined set temperature. Further, the physical quantity acquisition unit acquires a physical quantity that varies according to the processing temperature belonging to the substrate that has been subjected to the substrate processing. The physical quantity is acquired at measurement positions equal to or greater than the number of heating means. Here, the measurement positions are different from each other in the processing chamber. The deviation calculation unit calculates a deviation between the acquired physical quantity and the target value of the physical quantity for each measurement position. The correction amount calculation unit calculates the correction amount of the set temperature corresponding to each heating unit based on the deviation at each measurement position calculated by the deviation calculation unit and the temperature change amount acquired in advance at each measurement position. The correction amount calculation unit sets, in the substrate processing unit, a temperature obtained by adding the correction amount to the set temperature corresponding to each heating unit as a new set temperature for the subsequent substrate processing.

また、本発明は、上述の温度制御方法を実現する基板処理装置を提供することもできる。すなわち、本発明に係る基板処理装置は、互いに独立して制御可能に配設され、基板が収容される処理室を加熱する複数の加熱手段と、各加熱手段に対応する所定位置の温度を検出する複数の温度検出手段とを備えている。各検出温度が所定の設定温度となる状態で基板処理がなされた基板に属する、処理温度に応じて変動する物理量が、加熱手段の数以上の互いに異なる測定位置において取得され、取得された物理量と当該物理量の目標値との偏差が偏差演算部により演算される。当該偏差と、各測定位置において予め取得された、1つの加熱手段に対応する上記設定温度を変化させたときの各測定位置における上記物理量の変化量である温度変化量とに基づいて、補正量演算部が各加熱手段に対応する設定温度の補正量を演算する。そして、以降の上記基板処理では、各加熱手段に対応する上記設定温度に上記補正量を加算した温度を新たな設定温度として、温度制御部が各加熱手段を制御する。   The present invention can also provide a substrate processing apparatus that realizes the above-described temperature control method. That is, the substrate processing apparatus according to the present invention is arranged to be controllable independently of each other, and detects a plurality of heating means for heating a processing chamber in which the substrate is accommodated, and a temperature at a predetermined position corresponding to each heating means. And a plurality of temperature detecting means. A physical quantity that varies according to the processing temperature belonging to the substrate that has been subjected to the substrate processing in a state where each detected temperature becomes a predetermined set temperature is acquired at different measurement positions equal to or more than the number of heating means, and the acquired physical quantity The deviation of the physical quantity from the target value is calculated by the deviation calculation unit. Based on the deviation and a temperature change amount that is a change amount of the physical quantity at each measurement position when the set temperature corresponding to one heating means is acquired in advance at each measurement position. A calculation part calculates the correction amount of the set temperature corresponding to each heating means. In the subsequent substrate processing, the temperature control unit controls each heating unit using a temperature obtained by adding the correction amount to the set temperature corresponding to each heating unit as a new set temperature.

本発明によれば、加熱手段の温度変更に起因する各加熱ゾーンの成膜レートの変動を考慮して各加熱手段に対応する設定温度(発熱量)を決定することができる。このため、処理状態の処理位置依存性を低減することができる。また、処理時間や各加熱手段の温度補正量も行列式に基づいて演算されるため、作業者の経験に頼ることなく一意に各ヒータの設定温度を決定することができる。   According to the present invention, it is possible to determine the set temperature (heat generation amount) corresponding to each heating unit in consideration of the variation in the film forming rate of each heating zone due to the temperature change of the heating unit. For this reason, the processing position dependency of the processing state can be reduced. Further, since the processing time and the temperature correction amount of each heating means are also calculated based on the determinant, the set temperature of each heater can be uniquely determined without depending on the operator's experience.

(第1の実施形態)
以下、本発明の第1の実施形態による基板処理装置および温度制御方法を図面とともに説明する。本実施形態では、縦型のバッチ式減圧CVD装置における成膜ばらつきの低減に適用した事例として本発明を具体化している。図1は本発明を適用する縦型の減圧CVD装置を示す概略断面図である。
(First embodiment)
Hereinafter, a substrate processing apparatus and a temperature control method according to a first embodiment of the present invention will be described with reference to the drawings. In the present embodiment, the present invention is embodied as an example applied to the reduction of film formation variation in a vertical batch type low pressure CVD apparatus. FIG. 1 is a schematic sectional view showing a vertical vacuum CVD apparatus to which the present invention is applied.

減圧CVD装置20は、キャップ1上にO−リング2を介して配置された、鉛直方向に軸心を有する円筒状の金属製フランジ3を有する。フランジ3の側面にはガス導入管4と排気管5が接続されている。排気管5はバルブ6を介して真空ポンプ7に連結されている。フランジ3上には、O−リング8を介して鉛直方向の軸心を有する円筒状の石英製のチューブ13が配置されている。チューブ13は下端のみが開放端になっており、キャップ1、フランジ3、チューブ13により気密された空間が処理室を構成している。   The low-pressure CVD apparatus 20 has a cylindrical metal flange 3 that is disposed on the cap 1 via an O-ring 2 and has an axis in the vertical direction. A gas introduction pipe 4 and an exhaust pipe 5 are connected to the side surface of the flange 3. The exhaust pipe 5 is connected to a vacuum pump 7 via a valve 6. A cylindrical quartz tube 13 having a vertical axis is disposed on the flange 3 via an O-ring 8. Only the lower end of the tube 13 is an open end, and the space sealed by the cap 1, the flange 3, and the tube 13 constitutes a processing chamber.

フランジ3内部とチューブ13内部とにわたって、鉛直方向に軸心を有する円筒状のインナーチューブ9が収納されている。インナーチューブ9は両端が開放端になっている。インナーチューブ9の側面にはフランジ3の側面を通じてガス導入管10が接続されている。ガス導入管10によりインナーチューブ9内に導入された原料ガスは、インナーチューブ9の上端からチューブ13とインナーチューブ9との間の空間を経由して排気管5に排出される。処理対象の基板(ウェーハ)は水平を保った状態で鉛直方向に一定の間隔でボート12に載置される。ボート12はキャップ1に支持された状態で、インナーチューブ9内に収納される。   A cylindrical inner tube 9 having an axial center in the vertical direction is accommodated between the flange 3 and the tube 13. Both ends of the inner tube 9 are open ends. A gas introduction pipe 10 is connected to the side surface of the inner tube 9 through the side surface of the flange 3. The source gas introduced into the inner tube 9 by the gas introduction pipe 10 is discharged from the upper end of the inner tube 9 to the exhaust pipe 5 via the space between the tube 13 and the inner tube 9. Substrates (wafers) to be processed are placed on the boat 12 at regular intervals in the vertical direction while maintaining the level. The boat 12 is accommodated in the inner tube 9 while being supported by the cap 1.

チューブ13の外周には抵抗加熱ヒータ等からなるヒータ11(加熱手段)が配設されている。ヒータ11は鉛直方向に沿って4つに分割された環状のヒータで構成されている。ここでは、チューブ13の上方側から順にヒータ11a、11b、11c、11dが配置されている。各ヒータ11a〜11dには、熱電対等からなる温度センサ14(温度検出手段)が配設されている。本実施形態では、各ヒータ11a、11b、11c、11dの温度が、対応する温度センサ14a、14b、14c、14dによりそれぞれ直接検出される。   A heater 11 (heating means) composed of a resistance heater or the like is disposed on the outer periphery of the tube 13. The heater 11 is composed of an annular heater divided into four along the vertical direction. Here, heaters 11 a, 11 b, 11 c, and 11 d are arranged in order from the upper side of the tube 13. Each of the heaters 11a to 11d is provided with a temperature sensor 14 (temperature detection means) made of a thermocouple or the like. In this embodiment, the temperature of each heater 11a, 11b, 11c, 11d is each directly detected by the corresponding temperature sensor 14a, 14b, 14c, 14d.

ウェーハがチューブ13内にセットされると、真空ポンプ7によりチューブ13内の圧力が減圧される。このとき、チューブ13内はヒータ11の加熱により一定温度に保持される。その状態でチューブ13内にガス導入管10から原料ガスを導入することにより、ウェーハ上に原料ガスに応じた膜が堆積される。   When the wafer is set in the tube 13, the pressure in the tube 13 is reduced by the vacuum pump 7. At this time, the inside of the tube 13 is maintained at a constant temperature by the heating of the heater 11. In this state, a raw material gas is introduced into the tube 13 from the gas introduction tube 10 to deposit a film corresponding to the raw material gas on the wafer.

図2は本実施形態の減圧CVD装置の温度制御系の構成を示す機能ブロック図である。なお、図2において、図1に示した部材に対応するブロックには同一の符号を付している。   FIG. 2 is a functional block diagram showing the configuration of the temperature control system of the low-pressure CVD apparatus of this embodiment. In FIG. 2, the same reference numerals are given to blocks corresponding to the members shown in FIG.

図2に示すように、温度センサ14が検出した温度は電気信号として温度制御部24に出力される。温度制御部24は温度センサ14(14a〜14d)が検出した温度と入力部21を介して入力された設定温度とが一致するようにヒータ11(11a〜11d)の発熱量を制御する。ここでは、温度制御部24は供給する電流量を調整することによりヒータ11の発熱量を制御する。各ヒータ11a〜11dの温度が設定温度に到達すると、温度制御部24は成膜時間制御部25とガス供給部26に例えばトリガ信号を出力することにより通知を行う。成膜時間制御部25は温度制御部24からの信号に呼応して時間の計測を開始し、ガス供給部26は温度制御部24からの信号に呼応してガス導入管10(図1参照)を通じてインナーチューブ9内に原料ガスを供給する。入力部21を介して設定された成膜時間に到達すると、成膜時間制御部25はガス供給部26に原料ガスの供給停止を指示する。   As shown in FIG. 2, the temperature detected by the temperature sensor 14 is output to the temperature controller 24 as an electrical signal. The temperature control unit 24 controls the amount of heat generated by the heater 11 (11a to 11d) so that the temperature detected by the temperature sensor 14 (14a to 14d) matches the set temperature input via the input unit 21. Here, the temperature control unit 24 controls the amount of heat generated by the heater 11 by adjusting the amount of current to be supplied. When the temperature of each of the heaters 11a to 11d reaches the set temperature, the temperature control unit 24 notifies the film formation time control unit 25 and the gas supply unit 26, for example, by outputting a trigger signal. The film formation time control unit 25 starts measuring time in response to a signal from the temperature control unit 24, and the gas supply unit 26 responds to a signal from the temperature control unit 24 in the gas introduction pipe 10 (see FIG. 1). The raw material gas is supplied into the inner tube 9 through. When the film formation time set via the input unit 21 is reached, the film formation time control unit 25 instructs the gas supply unit 26 to stop supplying the source gas.

図3は、本実施形態の温度制御方法の処理を示すフロー図である。まず、ボート12に各ヒータ11a〜11dの数以上のモニタリングウェーハPが載置され、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等の材料膜の形成(成膜テスト)が行われる(図3 S1)。このとき、モニタリングウェーハ枚数は独立して制御可能なヒータの数(ここでは4個)以上である。モニタリングウェーハの載置位置は特に限定されるものではないが、各ヒータ11a〜11dに対応する加熱ゾーンに少なくとも1枚のモニタリングウェーハPが載置されることが好ましい。ここでは、図4の処理室の拡大断面図に示すように、5枚のモニタリングウェーハP1 、P2 、P3 、P4 、P5 が等間隔でボート12に上方から順に載置されている。なお、各モニタリングウェーハP1 〜P5 の間には、実際の製品の製造工程と同一の処理環境を実現するためウェーハ(ダミーウェーハ)が載置されている。 FIG. 3 is a flowchart showing processing of the temperature control method of the present embodiment. First, more than the number of monitoring wafers P of the heaters 11a to 11d are placed on the boat 12, and formation of a material film (film formation test) such as a silicon oxide film, a silicon nitride film, or a polysilicon film is performed (FIG. 3). S1). At this time, the number of monitoring wafers is equal to or greater than the number of heaters that can be controlled independently (here, four). The mounting position of the monitoring wafer is not particularly limited, but it is preferable that at least one monitoring wafer P is mounted in the heating zone corresponding to each of the heaters 11a to 11d. Here, as shown in the enlarged sectional view of the processing chamber of FIG. 4, five monitoring wafers P 1 , P 2 , P 3 , P 4 , P 5 are placed on the boat 12 in order from the top at equal intervals. Yes. A wafer (dummy wafer) is placed between the monitoring wafers P 1 to P 5 in order to realize the same processing environment as the actual product manufacturing process.

上記成膜の際に各ヒータ11a〜11dに設定される温度および成膜時間は、所定の目標膜厚の成膜が期待される温度および成膜時間でよい。このような温度および成膜時間は、例えば既存の工程データ等により設定することができる。ここでは、温度制御部24に、各ヒータ11a、11b、11c、11dの設定温度T1 、T2 、T3 、T4 が設定されている。また、成膜時間制御部25に、成膜時間tが設定されている。なお、設定温度T1 〜T4 および成膜時間tはメモリやHDD(Hard Disk Drive)等により構成される記憶部22にも格納される。 The temperature and film formation time set for each of the heaters 11a to 11d during the film formation may be the temperature and film formation time expected to form a film with a predetermined target film thickness. Such temperature and film formation time can be set, for example, by existing process data. Here, set temperatures T 1 , T 2 , T 3 , and T 4 for the heaters 11 a, 11 b, 11 c, and 11 d are set in the temperature control unit 24. Further, a film formation time t is set in the film formation time control unit 25. The set temperatures T 1 to T 4 and the film formation time t are also stored in the storage unit 22 including a memory, an HDD (Hard Disk Drive), and the like.

成膜が完了すると各モニタリングウェーハP1 〜P5 は分光エリプソメータ等の膜厚測定装置30に移送され、形成された膜の膜厚が計測される。計測された各モニタリングウェーハP1 〜P5 の膜厚は、各モニタリングウェーハP1 〜P5 を識別する情報(例えば、ウェーハ番号)とともに減圧CVD装置20に入力部21を介して自動あるいは手動で入力され、記憶部22に格納される。なお、各モニタリングウェーハP1 〜P5 の膜厚測定では、ウェーハ面内における膜厚ばらつきを吸収するため複数点の膜厚を計測することが好ましい。この場合、平均膜厚がモニタリングウェーハP1 〜P5 の膜厚として減圧CVD装置20に入力される。 When film formation is completed, each of the monitoring wafers P 1 to P 5 is transferred to a film thickness measuring device 30 such as a spectroscopic ellipsometer, and the film thickness of the formed film is measured. The film thickness of each monitoring wafer P 1 to P 5 that is measured, the information identifying each monitoring wafer P 1 to P 5 (e.g., a wafer number) automatically or manually via the input unit 21 to the low pressure CVD device 20 with The data is input and stored in the storage unit 22. In the film thickness measurement of each of the monitoring wafers P 1 to P 5 , it is preferable to measure the film thickness at a plurality of points in order to absorb film thickness variations in the wafer surface. In this case, the average film thickness is input to the reduced pressure CVD apparatus 20 as the film thickness of the monitoring wafers P 1 to P 5 .

各モニタリングウェーハP1 〜P5 の膜厚が入力されると、修正設定温度演算部23の偏差演算部232が記憶部22から成膜時間tおよび各モニタリングウェーハP1 〜P5 の膜厚を読み出し、各モニタリングウェーハP1 〜P5 の成膜レートM1 〜M5 を演算する(図3 S2)。偏差演算部232は、算出された各モニタリングウェーハP1 〜P5 の成膜レートM1 〜M5 に基づいて平均成膜レートMallを算出する。そして、各モニタリングウェーハP1 〜P5 の成膜レートを平均成膜レートに一致させるために必要な変化量ΔM1 〜ΔM5 (以下、偏差ΔM1 〜ΔM5 )を演算する(図3 S3)。 When the film thicknesses of the monitoring wafers P 1 to P 5 are input, the deviation calculation unit 232 of the correction set temperature calculation unit 23 calculates the film formation time t and the film thicknesses of the monitoring wafers P 1 to P 5 from the storage unit 22. read, calculates the deposition rate M 1 ~M 5 of each monitoring wafer P 1 to P 5 (FIG. 3 S2). The deviation calculator 232 calculates an average film formation rate M all based on the calculated film formation rates M 1 to M 5 of the respective monitoring wafers P 1 to P 5 . Then, changes ΔM 1 to ΔM 5 (hereinafter, deviations ΔM 1 to ΔM 5 ) necessary for making the film formation rates of the monitoring wafers P 1 to P 5 coincide with the average film formation rate are calculated (S 3 in FIG. 3). ).

図5は、各モニタリングウェーハP1 〜P5 の偏差を示す模式図である。図5では、縦軸が成膜レートに対応し、横軸がモニタリングウェーハP1 〜P5 に対応する。また、図5において平均成膜レートMallを破線で示している。図5に示すように、偏差ΔM1 〜ΔM5 は、各モニタリングウェーハP1 〜P5 の成膜レートM1 〜M5 と平均膜厚レートMallとの差になる。この場合、偏差ΔM1 〜ΔM5 は以下の式(1)〜式(6)で表現される。 FIG. 5 is a schematic diagram showing deviations of the respective monitoring wafers P 1 to P 5 . In FIG. 5, the vertical axis corresponds to the film formation rate, and the horizontal axis corresponds to the monitoring wafers P 1 to P 5 . In FIG. 5, the average film formation rate M all is indicated by a broken line. As shown in FIG. 5, the deviations ΔM 1 to ΔM 5 are differences between the film formation rates M 1 to M 5 and the average film thickness rate M all of the monitoring wafers P 1 to P 5 . In this case, deviations ΔM 1 to ΔM 5 are expressed by the following equations (1) to (6).

Figure 2007250682
Figure 2007250682

各モニタリングウェーハP1 〜P5 における偏差ΔM1 〜ΔM5 が算出されると、修正設定温度演算部23の補正量演算部231が、各ヒータ11a〜11dに対する温度補正量ΔT1 〜ΔT4 を演算する。 When deviation ΔM 1 ~ΔM 5 in each monitoring wafer P 1 to P 5 are calculated, the correction amount calculation unit 231 of the modified setting temperature calculation unit 23, a temperature correction amount ΔT 1 ~ΔT 4 for each heater 11a~11d Calculate.

本実施形態の温度制御方法では、温度補正量ΔT1 〜ΔT4 の演算に単位温度あたりの成膜レート変化量を用いる。単位温度あたりの成膜レート変化量(以下、成膜レート温度変化量という。)は、温度補正量の演算に先立って予め取得される(図3 S4)。ここで、成膜レート温度変化量とは、例えば各ヒータ11a〜11dの設定温度がそれぞれT1 、T2 、T3 、T4 である場合(以下、基準状態という。)に、各ヒータ11a〜11dの設定温度をそれぞれ1℃変更した場合の各モニタリングウェーハでの成膜レートの変化量である。以下、各ヒータ11a〜11dの成膜レート温度変化量をΔMnmと表現する。ここで、nは最上位のモニタリングウェーハを1番目としたときの順番(n=1〜5)、mは最上位のヒータを1番目としたときの順番である(m=1〜4)。 In the temperature control method of this embodiment, the film formation rate change amount per unit temperature is used for the calculation of the temperature correction amounts ΔT 1 to ΔT 4 . A film formation rate change amount per unit temperature (hereinafter referred to as a film formation rate temperature change amount) is acquired in advance prior to the calculation of the temperature correction amount (S4 in FIG. 3). Here, the film formation rate temperature change amount is, for example, when the set temperatures of the heaters 11a to 11d are T 1 , T 2 , T 3 , and T 4 (hereinafter referred to as the reference state), respectively. This is the amount of change in the film formation rate on each monitoring wafer when the set temperatures of ˜11d are changed by 1 ° C., respectively. Hereinafter, the film formation rate temperature variation of each of the heaters 11a to 11d is expressed as ΔM nm . Here, n is the order when the highest-level monitoring wafer is first (n = 1 to 5), and m is the order when the highest-order heater is first (m = 1 to 4).

例えばヒータ11aの設定温度をΔTa ℃変化させた場合、モニタリングウェーハP1 における成膜レートの変化量はΔM11×ΔTa となる。また、ヒータ11bの設定温度をΔTb ℃変化させた場合、モニタリングウェーハP1 における成膜レートの変化量は、ΔM12×ΔTb となる。さらに、ヒータ11cの設定温度をΔTc ℃変化させた場合、モニタリングウェーハP1 における成膜レートの変化量は、ΔM13×ΔTc となる。ヒータ11dの設定温度をΔTd ℃変化させた場合、モニタリングウェーハP1 における成膜レートの変化量は、ΔM14×ΔTd となる。したがって、ヒータ11aの設定温度をΔTa ℃、ヒータ11bの設定温度をΔTb ℃、ヒータ11cの設定温度をTc ℃、ヒータ11dの設定温度をΔTd ℃、同時に変化させた場合、モニタリングウェーハP1 における成膜レートの変化量Δm1 は、以下の式(7)で表現される。 For example, when the set temperature of the heater 11a is changed by ΔT a ° C., the amount of change in the film formation rate on the monitoring wafer P 1 is ΔM 11 × ΔT a . Further, when the set temperature of the heater 11b is changed by ΔT b ° C., the amount of change in the film formation rate on the monitoring wafer P 1 is ΔM 12 × ΔT b . Further, when the set temperature of the heater 11c is changed by ΔT c ° C, the amount of change in the film forming rate on the monitoring wafer P 1 is ΔM 13 × ΔT c . When the set temperature of the heater 11d is changed by ΔT d ° C, the amount of change in the film formation rate on the monitoring wafer P 1 is ΔM 14 × ΔT d . Thus, the set temperature of the heater 11a [Delta] T a ° C., the set temperature of the heater 11b [Delta] T b ° C., the set temperature of the heater 11c T c ° C., when the set temperature of the heater 11d [Delta] T d ° C., simultaneously varied, monitoring wafer The film formation rate change amount Δm 1 at P 1 is expressed by the following equation (7).

Figure 2007250682
Figure 2007250682

したがって、偏差ΔM1 と温度補正量ΔT1 〜ΔT4 との間には、以下の式(8)に示す関係式が成り立つ。 Therefore, a relational expression shown in the following expression (8) is established between the deviation ΔM 1 and the temperature correction amounts ΔT 1 to ΔT 4 .

Figure 2007250682
Figure 2007250682

同様に、偏差ΔM2 、ΔM3 、ΔM4 、ΔM5 と温度補正量ΔT1 〜ΔT4 との間には、以下の式(9)〜式(12)に示す関係式が成り立つ。 Similarly, the following relational expressions (9) to (12) are established between the deviations ΔM 2 , ΔM 3 , ΔM 4 , and ΔM 5 and the temperature correction amounts ΔT 1 to ΔT 4 .

Figure 2007250682
Figure 2007250682

式(8)〜式(12)より、偏差ΔM1 〜ΔM5 、成膜レート温度変化量ΔMnm、および温度補正量ΔT1 〜ΔT4 の間には、以下の式(13)に示す行列式が成り立つ。 From Expressions (8) to (12), the matrix shown in the following Expression (13) is between the deviations ΔM 1 to ΔM 5 , the film formation rate temperature change amount ΔM nm , and the temperature correction amounts ΔT 1 to ΔT 4. The formula holds.

Figure 2007250682
Figure 2007250682

なお、成膜レート温度変化量ΔMnmは、単位温度あたりの成膜レート変化量であるので以下のようにして求めることができる。ヒータ11aに対する成膜レート温度変化量ΔMnmは、各ヒータ11a〜11dの設定温度をT1 +1、T2 、T3 、T4 とした場合の各モニタリングウェーハP1 〜P5 の成膜レートと基準状態における各成膜レートとの差分により求められる。また、ヒータ11bに対する成膜レート温度変化量は、各ヒータ11a〜11dの設定温度がT1 、T2 +1、T3 、T4 である場合の各モニタリングウェーハの成膜レートと基準状態における各成膜レートとの差分により求められる。同様に、ヒータ11cに対する成膜レート温度変化量は各ヒータ11a〜11dの設定温度をT1 、T2 、T3 +1、T4 とした場合、また、ヒータ11dに対する成膜レート温度変化量は各ヒータ11a〜11dの設定温度をT1 、T2 、T3 、T4 +1とした場合の各モニタリングウェーハの成膜レートと基準状態における各成膜レートとの差分により求められる。なお、成膜レート温度変化量ΔMnmは温度補正量ΔT1 〜ΔT4 の演算に先立って予め取得されていればよく、その順番は図3に示す順番に限らず任意である。本実施形態では、上述のようにして取得された成膜レート温度変化量ΔMnmは、減圧CVD装置20に入力部21を介して入力され記憶部22に格納される。 The film formation rate temperature change amount ΔM nm is a film formation rate change amount per unit temperature, and can be obtained as follows. The film formation rate temperature change amount ΔM nm for the heater 11a is the film formation rate of each of the monitoring wafers P 1 to P 5 when the set temperatures of the heaters 11a to 11d are T 1 +1, T 2 , T 3 and T 4. And the difference between each film formation rate in the reference state. Further, the film formation rate temperature change amount for the heater 11b is the film formation rate of each monitoring wafer when the set temperatures of the heaters 11a to 11d are T 1 , T 2 +1, T 3 , T 4 , and the reference state. It is obtained from the difference from the film formation rate. Similarly, if the film formation rate temperature change to the heater 11c was the set temperature of each heater 11a~11d and T 1, T 2, T 3 + 1, T 4, also, the film formation rate temperature change amount to the heater 11d is is determined by the difference between the deposition rate in the deposition rate and the reference state of each monitoring wafer when the set temperature of each heater 11a~11d was T 1, T 2, T 3 , T 4 +1. The film formation rate temperature change amount ΔM nm may be acquired in advance prior to the calculation of the temperature correction amounts ΔT 1 to ΔT 4 , and the order is not limited to the order shown in FIG. In the present embodiment, the film formation rate temperature change amount ΔM nm acquired as described above is input to the reduced pressure CVD apparatus 20 via the input unit 21 and stored in the storage unit 22.

偏差演算部232は、上述のようにして偏差ΔM1 〜ΔM5 を算出すると、当該偏差ΔM1 〜ΔM5 を補正量演算部231に出力する。補正量演算部231は、当該偏差ΔM1 〜ΔM5 および記憶部22に格納されている成膜レート温度変化量ΔMnmを用いて、上記式(13)に示した行列式をΔT1 〜ΔT4 について解く。これにより、各ヒータ11a〜11dに対する温度補正量ΔT1 〜ΔT4 が求められる(図3 S5)。 When the deviation calculation unit 232 calculates the deviations ΔM 1 to ΔM 5 as described above, the deviation calculation unit 232 outputs the deviations ΔM 1 to ΔM 5 to the correction amount calculation unit 231. The correction amount calculation unit 231 uses the deviations ΔM 1 to ΔM 5 and the film formation rate temperature change amount ΔM nm stored in the storage unit 22 to convert the determinant expressed by the above equation (13) into ΔT 1 to ΔT. Solve for 4 . Thereby, temperature correction amounts ΔT 1 to ΔT 4 for the heaters 11a to 11d are obtained (S5 in FIG. 3).

一般に、B=ACで表現される行列式をCについて解く場合、逆行列が使用される。すなわち、

Figure 2007250682
となる。 In general, when a determinant expressed by B = AC is solved for C, an inverse matrix is used. That is,
Figure 2007250682
It becomes.

本実施形態では、式(14)に示す行列A、BおよびCは、以下の式(15)〜式(17)に示すとおりである。   In the present embodiment, the matrices A, B, and C shown in the equation (14) are as shown in the following equations (15) to (17).

Figure 2007250682
Figure 2007250682

本実施形態では行列Aは5×4行列の長方行列であるため一般逆行列は存在しない。このため、式(13)の一義的な解は求まらない。そこで、本実施形態では、行列の空間の概念を利用して最近似解を求めるために、ノルム空間の最小距離となる解を求めることができるムーア-ペンローズ(Moore-Penrose)逆行列A+ を使用する(参考文献:形態解析 半谷裕彦、川口健一著 培風館(1991))。この場合、式(14)は、以下の式(18)として表現される。 In this embodiment, since the matrix A is a 5 × 4 rectangular matrix, there is no general inverse matrix. For this reason, an unambiguous solution of equation (13) cannot be obtained. Therefore, in this embodiment, in order to obtain the most approximate solution using the concept of the space of the matrix, the Moore-Penrose inverse matrix A + that can obtain the solution having the minimum distance in the norm space is obtained. Used (reference: morphological analysis by Hirohiko Hanya, Kenichi Kawaguchi Baifukan (1991)). In this case, the expression (14) is expressed as the following expression (18).

Figure 2007250682
Figure 2007250682

なお、ムーア-ペンローズ逆行列の各要素は、市販のソフトウェアに使用されている周知のアルゴリズムにより算出することができる。   Each element of the Moore-Penrose inverse matrix can be calculated by a well-known algorithm used in commercially available software.

以上のようにして、補正量演算部231は、各モニタリングウェーハP1 〜P5 における温度補正量ΔT1 〜ΔT4 を算出すると、温度補正量ΔT1 〜ΔT4 を温度制御部24に出力する。これにより温度制御部24は、各ヒータ11a〜11dの設定温度T1 〜T4 に対応する温度補正量ΔT1 〜ΔT4 を加算して以降の成膜を行う(図3 S6)。すなわち、ヒータ11aの設定温度はT1 からT1 +ΔT1 に変更される。また、ヒータ11bの設定温度はT2 からT2 +ΔT2 に変更される。同様に、ヒータ11cの設定温度はT3 からT3 +ΔT3 に変更され、ヒータ11dの設定温度はT4 からT4 +ΔT4 に変更される。 As described above, the correction amount calculation unit 231 calculates the temperature correction amounts ΔT 1 to ΔT 4 for the respective monitoring wafers P 1 to P 5, and outputs the temperature correction amounts ΔT 1 to ΔT 4 to the temperature control unit 24. . Thus the temperature control unit 24 performs subsequent deposition by adding the temperature correction amount ΔT 1 ~ΔT 4 corresponding to the set temperature T 1 through T 4 of each heater 11 a to 11 d (FIG. 3 S6). That is, the setting temperature of the heater 11a is changed from T 1 to T 1 + ΔT 1. The setting temperature of the heater 11b is changed from T 2 to T 2 + ΔT 2. Similarly, the set temperature of the heater 11c is changed from T 3 to T 3 + [Delta] T 3, the set temperature of the heater 11d is changed from T 4 to T 4 + ΔT 4.

また、補正量演算部231は、温度補正後の各モニタリングウェーハP1 〜P5 における成膜レートに基づいて、以降の成膜処理時の成膜時間t' を算出する。目標膜厚がX(nm)である場合、成膜時間t' は全モニタリングウェーハP1 〜P5 における成膜レートが平均成膜レートMallになったと看做して、t' =X/Mallにより求めることができる。しかしながら、上述の温度補正量ΔT1 〜ΔT4 は算術計算により求められるため、ヒータ11a〜11dに設定可能な最小単位以下の数値まで算出される。このため、厳密にいえば、各モニタリングウェーハP1 〜P5 の位置における成膜レートを平均成膜レートMallにすることができない。このため、本実施形態では、修正設定温度演算部23が、実際に温度制御部24が設定可能な温度、すなわち、温度制御部24が設定可能な最小単位以上でΔT1 〜ΔT4 を設定する。この場合、修正設定温度演算部23は、温度制御部24に実際に設定する温度補正量ΔT1 〜ΔT4 を式(13)に代入することにより、各モニタリングウェーハP1 〜P5 における成膜レートM' 1〜M' 5を求める。そして、補正量演算部231は、成膜時間t' を以下の式(19)から求め、成膜時間制御部25に当該成膜時間t'を設定する。 Further, the correction amount calculation unit 231 calculates the film formation time t during the subsequent film formation process based on the film formation rate on each of the monitoring wafers P 1 to P 5 after the temperature correction. When the target film thickness is X (nm), it is considered that the film formation time t is the average film formation rate M all for all the monitoring wafers P 1 to P 5 , and t = X / M all can be obtained. However, since the above-described temperature correction amounts ΔT 1 to ΔT 4 are obtained by arithmetic calculation, they are calculated up to a numerical value equal to or less than the minimum unit that can be set in the heaters 11a to 11d. For this reason, strictly speaking, the film formation rate at the positions of the respective monitoring wafers P 1 to P 5 cannot be set to the average film formation rate M all . For this reason, in the present embodiment, the corrected set temperature calculation unit 23 sets ΔT 1 to ΔT 4 in a temperature that can be actually set by the temperature control unit 24, that is, a minimum unit that can be set by the temperature control unit 24. . In this case, the corrected set temperature calculating unit 23 substitutes the temperature correction amounts ΔT 1 to ΔT 4 actually set in the temperature control unit 24 into the equation (13), thereby forming the film on each of the monitoring wafers P 1 to P 5 . determine the rate M '1 ~M' 5. Then, the correction amount calculation unit 231 obtains the film formation time t from the following equation (19), and sets the film formation time t in the film formation time control unit 25.

Figure 2007250682
Figure 2007250682

これにより減圧CVD装置20は、以降の成膜において、目標膜厚に近くまた同一バッチ内のウェーハ間において膜厚分布が極めて小さい膜を成膜することができる。   Thereby, the low-pressure CVD apparatus 20 can form a film that is close to the target film thickness and has a very small film thickness distribution between wafers in the same batch in the subsequent film formation.

なお、本実施形態の減圧CVD装置20が備える、修正設定温度演算部23、温度制御部24、および成膜時間制御部25は、例えば、専用の演算回路や、プロセッサとRAMやROM等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェア等として実現することができる。   The modified set temperature calculation unit 23, the temperature control unit 24, and the film formation time control unit 25 included in the low-pressure CVD apparatus 20 of the present embodiment include, for example, a dedicated calculation circuit, a processor, a memory such as a RAM, a ROM, and the like. And hardware that is stored in the memory and software that operates on the processor.

以上説明したように、本実施形態によれば、バッチ式減圧CVD装置において、ウェーハ上に形成される膜厚のウェーハ載置位置依存性を低減することができる。また、本実施形態では、作業者の経験によらず1回の成膜テストで各ヒータの設定温度を求めることができる。このため、極めて短時間でヒータ設定温度の最適化を行うことができる。   As described above, according to the present embodiment, in the batch type low pressure CVD apparatus, the dependency of the film thickness formed on the wafer on the wafer placement position can be reduced. In the present embodiment, the set temperature of each heater can be obtained by a single film formation test regardless of the experience of the operator. For this reason, the heater set temperature can be optimized in a very short time.

さらに、ヒータの設定温度を設定可能な最小単位まで調整できるため従来に比べてより精密な条件を出すことができる。これにより、設備の能力を最大限に発揮させることができ、素子パターンの微細化に伴って、ますます要求が厳しくなる薄膜化や膜厚均一性の向上に対応することができる。   Furthermore, since the set temperature of the heater can be adjusted to the minimum settable unit, more precise conditions can be obtained compared to the conventional case. As a result, the capacity of the facility can be maximized, and it is possible to cope with the thinning and the improvement of film thickness uniformity, which are becoming increasingly demanding as the element pattern becomes finer.

例えば、TEOS(Tetra Ethyl 0rtho Silicate)を原料とするシリコン酸化膜の堆積では、上述の温度制御方法を適用することにより、同一バッチ内の膜厚均一性が従来と比較して約8%向上した。このように、シリコン酸化膜厚が安定することで、MOS(Metal Oxide Semiconductor)トランジスタのいわゆるLDD(Lightly Doped Drain)領域の横方向の長さを決定するシリコン酸化膜やシリコン窒化膜等からなるサイドウォール寸法を安定させることができる。結果として、MOSトランジスタの閾値電圧Vtを安定させることができ、特性ばらつきの小さい半導体装置を安定して生産することが可能となる。   For example, in the deposition of a silicon oxide film using TEOS (Tetra Ethyl 0rtho Silicate) as a raw material, the film thickness uniformity within the same batch is improved by about 8% by applying the above temperature control method. . As described above, by stabilizing the silicon oxide film thickness, a side made of a silicon oxide film, a silicon nitride film, or the like that determines the lateral length of a so-called LDD (Lightly Doped Drain) region of a MOS (Metal Oxide Semiconductor) transistor. Wall dimensions can be stabilized. As a result, the threshold voltage Vt of the MOS transistor can be stabilized, and a semiconductor device with small characteristic variations can be stably produced.

ところで、以上では、ヒータが4つであり、モニタリングウェーハが5枚である場合について説明したが、上述した内容は、m個のヒータを有し、n枚のモニタリングウェーハPn (m≦n)を使用する減圧CVD装置に対しても適用することできる。この場合、n枚の各モニタリングウェーハにおける成膜レートの偏差ΔMnと、m個の各ヒータの温度補正量ΔTm は、成膜レート温度変化量ΔMnmを用いた式(20)に示す行列式を満足する。 By the way, although the case where there are four heaters and five monitoring wafers has been described above, the above-described content has m heaters and n monitoring wafers P n (m ≦ n). It can also be applied to a low-pressure CVD apparatus using In this case, the deviation ΔM n of the film formation rate for each of the n monitoring wafers and the temperature correction amount ΔT m of each of the m heaters are a matrix shown in the equation (20) using the film formation rate temperature change ΔM nm. Satisfies the equation.

Figure 2007250682
Figure 2007250682

この場合、式(14)の行列A、B、Cは、以下の式(21)〜式(23)に示すとおりである。   In this case, the matrices A, B, and C in the equation (14) are as shown in the following equations (21) to (23).

Figure 2007250682
Figure 2007250682

したがって、式(20)に示す行列式を、行列Aのムーア-ペンローズ逆行列A+ を使用して、ΔT1 〜ΔTm について解くことにより、各モニタリングウェーハPn が目標物理量となるm個の各ヒータの設定温度補正量を求めることができる。なお、行列Aが正方行列(n=m)である場合には、行列Aの一般逆行列A-1 を使用して、式(20)に示す行列式を解くともできる。この場合、成膜時間t' は、各モニタリングウェーハP1 〜Pn における成膜レートM' 1 〜M' n により、以下の式(24)を用いて求めることができる。 Accordingly, by solving the determinant shown in the equation (20) for ΔT 1 to ΔT m using the Moore-Penrose inverse matrix A + of the matrix A, m monitoring wafers P n each having the target physical quantity are obtained. The set temperature correction amount of each heater can be obtained. When the matrix A is a square matrix (n = m), the determinant shown in Expression (20) can be solved using the general inverse matrix A −1 of the matrix A. In this case, the film formation time t can be obtained by using the following formula (24) based on the film formation rates M 1 to M n of the respective monitoring wafers P 1 to P n .

Figure 2007250682
Figure 2007250682

(第2の実施形態)
第1の実施形態では、本発明をバッチ式減圧CVD装置に適用した事例を説明したが、本発明は枚葉式の基板処理装置にも適用することができる。本実施形態では、枚葉式減圧CVD装置における成膜ばらつきの低減に適用した事例として本発明を具体化している。図6は本発明を適用する枚葉式の減圧CVD装置の概略図である。
(Second Embodiment)
In the first embodiment, an example in which the present invention is applied to a batch type low pressure CVD apparatus has been described. However, the present invention can also be applied to a single wafer type substrate processing apparatus. In the present embodiment, the present invention is embodied as an example applied to the reduction of film formation variation in a single wafer type low pressure CVD apparatus. FIG. 6 is a schematic diagram of a single wafer type low pressure CVD apparatus to which the present invention is applied.

減圧CVD装置50は、外部環境(大気圧)に比較して減圧した状態でガスを導入可能に形成されたチャンバ(処理室)15を備える。ウェーハ18はチャンバ15内に設けられた点支持台17上に載置される。図示を省略しているが、チャンバ15には、第1の実施形態で説明した減圧CVD装置と同様に、チャンバ15にガス導入管と排気管が連通されている。減圧CVD装置20では、ウェーハ18に対向して例えば抵抗加熱ヒータやランプからなるヒータ16が設けられている。本実施形態では、ヒータ16は互いに独立して制御可能な4つのヒータ16a〜16dにより構成されている。各ヒータ16a〜16dの発熱量は、第1の実施形態と同様に、各ヒータ16a〜16dに設けられた熱電対等からなる温度センサ19a〜19dの検出温度が所定温度になる状態に調整される。   The reduced-pressure CVD apparatus 50 includes a chamber (processing chamber) 15 formed so that gas can be introduced in a state where the pressure is reduced compared to the external environment (atmospheric pressure). The wafer 18 is placed on a point support 17 provided in the chamber 15. Although not shown, a gas introduction pipe and an exhaust pipe are connected to the chamber 15 in the same manner as the low-pressure CVD apparatus described in the first embodiment. In the low pressure CVD apparatus 20, a heater 16 made of, for example, a resistance heater or a lamp is provided facing the wafer 18. In the present embodiment, the heater 16 includes four heaters 16a to 16d that can be controlled independently of each other. As in the first embodiment, the amount of heat generated by each heater 16a to 16d is adjusted so that the detected temperature of the temperature sensors 19a to 19d including thermocouples provided in the heaters 16a to 16d reaches a predetermined temperature. .

ウェーハ18がチャンバ15内にセットされると、チャンバ15内の圧力が減圧される。このとき、チャンバ15内はヒータ16の加熱により一定温度に保持される。その状態でチャンバ15内にガス導入管から原料ガスを導入することにより、ウェーハ18上に原料ガスに応じた膜が堆積される。   When the wafer 18 is set in the chamber 15, the pressure in the chamber 15 is reduced. At this time, the inside of the chamber 15 is maintained at a constant temperature by the heating of the heater 16. In this state, a raw material gas is introduced into the chamber 15 from the gas introduction pipe, whereby a film corresponding to the raw material gas is deposited on the wafer 18.

さて、本実施形態では、ウェーハが1枚ずつ処理されるため、第1の実施形態のモニタリングウェーハに相当するモニター位置Pが同一ウェーハ上に設定される。図7は、枚葉式減圧CVD装置50のモニター位置Pとヒータ16の位置関係を示す平面図である。図7に示すように、本実施形態では、モニター位置Pとしてウェーハ18の中央部にモニター位置P1 を設定し、ウェーハ18の周縁部にモニター位置P2 〜P5 を設定している。第1の実施形態と同様にモニター位置はヒータ16の数(ここでは4個)以上であればよい。また、各モニター位置Pは、各ヒータ16a〜16dに対応する加熱ゾーンに少なくとも1箇所のモニター位置Pが設定されることが好ましい。ここでは、モニター位置P2 〜P5 がヒータ16a〜16dの加熱ゾーンにそれぞれ配置されている。 In this embodiment, since the wafers are processed one by one, the monitor position P corresponding to the monitoring wafer of the first embodiment is set on the same wafer. FIG. 7 is a plan view showing the positional relationship between the monitor position P and the heater 16 of the single wafer type low pressure CVD apparatus 50. As shown in FIG. 7, in this embodiment, the monitor position P 1 is set at the center of the wafer 18 as the monitor position P, and the monitor positions P 2 to P 5 are set at the peripheral edge of the wafer 18. As in the first embodiment, the monitor position may be equal to or greater than the number of heaters 16 (four here). Each monitor position P is preferably set to at least one monitor position P in the heating zone corresponding to each heater 16a to 16d. Here, the monitor position P 2 to P 5 are disposed respectively in the heating zone of the heater 16 a to 16 d.

図8は、上述の減圧CVD装置50が組み込まれたCIM(Computer Integrated Manufacturing)システムを示す機能ブロック図である。CIMシステムでは、半導体装置の製造工程で使用される種々の製造装置や検査装置がネットワーク等を介してCIMサーバ41に接続されている。CIMサーバ41は、製造装置の生産管理や、検査装置に取得された検査結果に基づいて製造装置での製造条件を微調整する等により、半導体装置の安定した生産を実現する。例えば成膜工程では、成膜後に分光エリプソメータ等の膜厚測定装置30により成膜された膜の膜厚が測定される。当該測定結果は、ウェーハを識別する番号等とともにCIMサーバ41に送信され、CIMサーバ41に記憶される。CIMサーバ41は膜厚測定装置30の検査結果に基づいて、減圧CVD装置50に各ヒータの設定温度や成膜時間を指示する。   FIG. 8 is a functional block diagram showing a CIM (Computer Integrated Manufacturing) system in which the above-described reduced-pressure CVD apparatus 50 is incorporated. In the CIM system, various manufacturing apparatuses and inspection apparatuses used in the semiconductor device manufacturing process are connected to the CIM server 41 via a network or the like. The CIM server 41 realizes stable production of the semiconductor device by, for example, finely adjusting the manufacturing conditions in the manufacturing apparatus based on the production management of the manufacturing apparatus and the inspection result acquired by the inspection apparatus. For example, in the film forming process, the film thickness of the film formed by the film thickness measuring device 30 such as a spectroscopic ellipsometer after the film formation is measured. The measurement result is transmitted to the CIM server 41 together with a number for identifying the wafer and stored in the CIM server 41. Based on the inspection result of the film thickness measuring device 30, the CIM server 41 instructs the low-pressure CVD device 50 on the set temperature and film formation time of each heater.

本実施形態のCIMシステムは、修正設定温度演算装置42を備える。修正設定温度演算装置42は、補正量演算部421と偏差演算部422により構成されている。以下、当該システムにおいて、各ヒータ16a〜16dの設定温度の最適化を行う手順を説明する。   The CIM system of this embodiment includes a corrected set temperature calculation device 42. The corrected set temperature calculation device 42 includes a correction amount calculation unit 421 and a deviation calculation unit 422. Hereinafter, a procedure for optimizing the set temperatures of the heaters 16a to 16d in the system will be described.

本システムにおいても、第1の実施形態と同様に、まず、減圧CVD装置50のチャンバ15内にウェーハ18がセットされ、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等の膜の形成(成膜テスト)が行われる。当該成膜の際に各ヒータ16a〜16dに設定される温度および成膜時間は、所定の目標膜厚の成膜が期待される温度および成膜時間が設定される。ここでは、各ヒータ16a、16b、16c、16dの設定温度を温度T1 、T2 、T3 、T4 とし、成膜時間を時間tとする指示が、CIMサーバ41から減圧CVD装置50に与えられる。減圧CVD装置50は、第1の実施形態で説明した温度制御部および成膜時間制御部を備えており、CIMサーバ41から入力された設定温度、成膜時間に応じた成膜を実行する。なお、当該温度および成膜時間はCIMサーバ41に工程履歴として記憶される。 Also in the present system, as in the first embodiment, first, the wafer 18 is set in the chamber 15 of the low-pressure CVD apparatus 50 to form a film such as a silicon oxide film, a silicon nitride film, or a polysilicon film (film formation). Test). The temperature and film formation time set for each of the heaters 16a to 16d during the film formation are set to a temperature and a film formation time at which film formation with a predetermined target film thickness is expected. Here, an instruction that the set temperatures of the heaters 16a, 16b, 16c, and 16d are temperatures T 1 , T 2 , T 3 , and T 4 and the film formation time is time t is sent from the CIM server 41 to the low-pressure CVD apparatus 50. Given. The low-pressure CVD apparatus 50 includes the temperature control unit and the film formation time control unit described in the first embodiment, and executes film formation according to the set temperature and film formation time input from the CIM server 41. The temperature and the film formation time are stored in the CIM server 41 as a process history.

成膜が完了すると、ウェーハ18が膜厚測定装置30に移送される。膜厚測定装置30は、CIMサーバ41からの指示されるウェーハ18上の座標情報に基づいて、図7に例示した各膜厚モニター位置P1 〜P5 の膜厚を測定する。各モニター位置P1 〜P5 の膜厚は座標情報とともにCIMサーバ41に送信され、CIMサーバ41に記憶される。 When the film formation is completed, the wafer 18 is transferred to the film thickness measuring device 30. The film thickness measuring device 30 measures the film thickness at each of the film thickness monitor positions P 1 to P 5 illustrated in FIG. 7 based on the coordinate information on the wafer 18 instructed from the CIM server 41. The film thickness at each of the monitor positions P 1 to P 5 is transmitted to the CIM server 41 together with the coordinate information and stored in the CIM server 41.

次いでCIMサーバ41は、各モニター位置P1 〜P5 の膜厚および位置情報、並びに、各ヒータ16a〜16dの設定温度および成膜時間を修正設定温度演算装置42に送信する。偏差演算部422は、受信した各モニター位置P1 〜P5 の膜厚と成膜時間とに基づいて、各モニター位置P1 〜P5 における成膜レートM1 〜M5 を算出するとともに、各モニター位置P1 〜P5 の平均成膜レートMallを算出する。そして、各モニター位置P1 〜P5 の成膜レートを平均成膜レートに一致させるための偏差ΔM1 〜ΔM5 を上述の式(1)〜式(6)に基づいて演算する。 Next, the CIM server 41 transmits the film thickness and position information of each of the monitor positions P 1 to P 5 , the set temperature and the film formation time of each of the heaters 16 a to 16 d to the corrected set temperature calculation device 42. Deviation calculation unit 422, based on the film thickness and the deposition time of each monitoring position P 1 to P 5 received, to calculate the deposition rate M 1 ~M 5 at each monitoring location P 1 to P 5, An average film formation rate M all at each of the monitor positions P 1 to P 5 is calculated. Then, deviations ΔM 1 to ΔM 5 for making the film formation rates at the monitor positions P 1 to P 5 coincide with the average film formation rate are calculated based on the above formulas (1) to (6).

各モニター位置における偏差ΔM1 〜ΔM5 が算出されると、補正量演算部421は、上記式(13)に示した行列式を温度補正量ΔT1 〜ΔT4 について解くことにより、各ヒータ16a〜16dに対する温度補正量ΔT1 〜ΔT4 を演算する。ここでは、補正量演算部421は、第1の実施形態において説明した手法により予め取得した各モニター位置P1 〜P5 における成膜レート温度変化量ΔMnmを格納しているものとする。本実施形態においても行列Aは5×4行列の長方行列である。このため、上記式(13)に示した行列式を解く際に、補正量演算部421はムーア-ペンローズ逆行列を用いる。 When the deviations ΔM 1 to ΔM 5 at the respective monitor positions are calculated, the correction amount calculation unit 421 solves the determinant shown in the above equation (13) with respect to the temperature correction amounts ΔT 1 to ΔT 4 to thereby obtain the heaters 16a. The temperature correction amounts ΔT 1 to ΔT 4 for ˜16d are calculated. Here, it is assumed that the correction amount calculation unit 421 stores the film formation rate temperature change amount ΔM nm at each of the monitor positions P 1 to P 5 acquired in advance by the method described in the first embodiment. Also in this embodiment, the matrix A is a 5 × 4 rectangular matrix. For this reason, when solving the determinant shown in the above equation (13), the correction amount calculation unit 421 uses the Moore-Penrose inverse matrix.

以上のようにして、各モニター位置P1 〜P5 における温度補正量ΔT1 〜ΔT4 を算出すると、補正量演算部421は、各ヒータ16a〜16dの先の設定温度T1 〜T4 に温度補正量ΔT1 〜ΔT4 を加算した新たな設定温度を減圧CVD成膜装置50に出力する。これにより減圧CVD成膜装置50は、ヒータ16aの設定温度をT1 からT1 +ΔT1 に変更し、ヒータ16bの設定温度をT2 からT2 +ΔT2 に変更し、ヒータ11cの設定温度をT3 からT3 +ΔT3 に変更し、ヒータ11dの設定温度をT4 からT4 +ΔT4 に変更して、以降の成膜を実施する。 As described above, when the temperature correction amounts ΔT 1 to ΔT 4 at the respective monitor positions P 1 to P 5 are calculated, the correction amount calculation unit 421 sets the previous set temperatures T 1 to T 4 of the heaters 16a to 16d. A new set temperature obtained by adding the temperature correction amounts ΔT 1 to ΔT 4 is output to the reduced pressure CVD film forming apparatus 50. Thereby low pressure CVD film forming device 50 changes the set temperature of the heater 16a to T 1 + ΔT 1 from T 1 to change the set temperature of the heater 16b from T 2 to T 2 + ΔT 2, the set temperature of the heater 11c changed from T 3 to T 3 + ΔT 3, by changing the set temperature of the heater 11d from T 4 to T 4 + ΔT 4, to implement the subsequent deposition.

また、補正量演算部421は、以降の成膜処理時の成膜時間t' を上記式(19)に基づいて算出し、減圧CVD成膜装置50に出力する。これにより減圧CVD装置50は、以降の成膜において、目標膜厚に近くまたウェーハ面内において膜厚分布が極めて小さい膜を成膜することができる。 Further, the correction amount calculation unit 421 calculates the film formation time t during the subsequent film formation process based on the above equation (19), and outputs it to the low pressure CVD film formation apparatus 50. Thereby, the low-pressure CVD apparatus 50 can form a film that is close to the target film thickness and has a very small film thickness distribution in the wafer surface in the subsequent film formation.

以上説明したように、本実施形態によれば、枚葉式減圧CVD装置において、ウェーハ上に形成される膜厚のウェーハ面内ばらつきを低減することができるとともに、第1の実施形態と同様の効果を得ることができる。   As described above, according to the present embodiment, in the single wafer type low pressure CVD apparatus, it is possible to reduce the in-wafer variation of the film thickness formed on the wafer, and the same as in the first embodiment. An effect can be obtained.

なお、本実施形態のCIMシステムが備える、修正設定温度演算装置42は、例えば、専用の演算回路や、プロセッサとRAMやROM等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェア等として実現することができる。また、上記では、CIMサーバ41と修正設定温度演算装置42とを別装置として説明したが、修正設定温度演算装置42の機能はCIMサーバ41により実現されてもよい。   The modified set temperature calculation device 42 included in the CIM system of the present embodiment includes, for example, a dedicated calculation circuit, hardware including a processor and a memory such as a RAM and a ROM, and the memory stored in the memory. It can be realized as software operating on the above. In the above description, the CIM server 41 and the corrected set temperature calculation device 42 are described as separate devices. However, the function of the correction set temperature calculation device 42 may be realized by the CIM server 41.

以上説明したように、本発明によれば、作業者に関わらず、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することができる。   As described above, according to the present invention, an appropriate set temperature of the heating means for realizing a desired temperature distribution in the processing chamber can be uniquely determined in a short time regardless of the operator.

なお、上述した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記では、被処理ウェーハに属する、処理温度に応じて変化する物理量として成膜レートを使用したが、膜厚を物理量として使用することができる。また、本発明は、減圧CVD装置に限らず加熱雰囲気下で基板処理を行う全ての基板処理装置に適用可能である。例えば、ドライ酸化、ウェット酸化、RTA(Rapid Thermal Annealing)による酸化等を行う熱処理装置に適用することができる。この場合、酸化膜の膜厚や成膜レートを物理量として使用することができる。イオン注入により形成される不純物拡散層の活性化を行う熱処理装置に適用した場合、不純物拡散層の抵抗値等を物理量として使用することができる。また、物理量の目標値は、偏差の平均値に限らず任意の値を設定することができる。   The above-described embodiments do not limit the technical scope of the present invention, and various modifications and applications other than those already described are possible within the scope of the present invention. For example, in the above description, the film formation rate is used as a physical quantity belonging to the wafer to be processed, which varies depending on the processing temperature. However, the film thickness can be used as the physical quantity. Further, the present invention is not limited to a low pressure CVD apparatus and can be applied to all substrate processing apparatuses that perform substrate processing in a heated atmosphere. For example, the present invention can be applied to a heat treatment apparatus that performs dry oxidation, wet oxidation, oxidation by RTA (Rapid Thermal Annealing), or the like. In this case, the thickness of the oxide film and the film formation rate can be used as physical quantities. When applied to a heat treatment apparatus that activates an impurity diffusion layer formed by ion implantation, the resistance value or the like of the impurity diffusion layer can be used as a physical quantity. Further, the target value of the physical quantity is not limited to the average value of the deviation, and an arbitrary value can be set.

さらに、上記各実施形態では、各加熱手段の温度を検出することにより、各加熱手段の発熱量を調整する構成としたが、検出される温度は、加熱手段に対向する処理室外壁の温度等の各加熱手段に対応する所定位置の温度であればよい。   Further, in each of the above embodiments, the heating amount of each heating unit is adjusted by detecting the temperature of each heating unit. However, the detected temperature is the temperature of the outer wall of the processing chamber facing the heating unit, etc. Any temperature at a predetermined position corresponding to each heating means may be used.

本発明によれば、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することが可能であり、基板処理装置の温度制御方法、基板処理システムおよび基板処理装置として有用である。   According to the present invention, it is possible to uniquely determine an appropriate set temperature of a heating unit that realizes a desired temperature distribution in a processing chamber in a short time, a temperature control method for a substrate processing apparatus, a substrate processing system, and It is useful as a substrate processing apparatus.

本発明を適用するバッチ式減圧CVD装置の概略断面図Schematic sectional view of a batch type low pressure CVD apparatus to which the present invention is applied 本発明の第1の実施形態における減圧CVD装置の概略機能ブロック図Schematic functional block diagram of a low pressure CVD apparatus in the first embodiment of the present invention 本発明の第1の実施形態における温度制御方法を示すフロー図The flowchart which shows the temperature control method in the 1st Embodiment of this invention. バッチ式減圧CVD装置の処理室を拡大して示す概略断面図Schematic cross-sectional view showing the processing chamber of a batch-type reduced-pressure CVD apparatus in an enlarged manner 偏差を示す模式図Schematic diagram showing the deviation 本発明を適用する枚葉式減圧CVD装置の概略図Schematic of single wafer type low pressure CVD apparatus to which the present invention is applied 枚葉式減圧CVD装置の加熱ゾーンと膜厚モニター位置を示す模式図Schematic diagram showing heating zone and film thickness monitor position of single-wafer vacuum CVD equipment 本発明の第2の実施形態におけるCIMシステムの概略機能ブロック図Schematic functional block diagram of the CIM system in the second embodiment of the present invention

符号の説明Explanation of symbols

5 排気管
9 インナーチューブ
10 ガス導入管
11 ヒータ(加熱手段)
12 ボート
13 チューブ(処理室)
14 温度センサ(温度検出手段)
15 チャンバ(処理室)
16 ヒータ(加熱手段)
19 温度センサ(温度検出手段)
20 減圧CVD装置
23 修正設定温度演算部
24 温度制御部
25 成膜時間制御部
30 膜厚測定装置
41 CIMサーバ
42 修正設定温度演算装置
231、421 補正量演算部
232、422 偏差演算部

5 Exhaust pipe 9 Inner tube 10 Gas introduction pipe 11 Heater (heating means)
12 Boat 13 Tube (Processing room)
14 Temperature sensor (temperature detection means)
15 Chamber (Processing chamber)
16 Heater (heating means)
19 Temperature sensor (temperature detection means)
20 Low-pressure CVD device 23 Correction set temperature calculation unit 24 Temperature control unit 25 Deposition time control unit 30 Film thickness measurement device 41 CIM server 42 Correction set temperature calculation devices 231 and 421 Correction amount calculation units 232 and 422 Deviation calculation unit

Claims (13)

互いに独立して制御可能な複数の加熱手段によりゾーンごとに処理室内を加熱した状態で、前記処理室に収容された基板の処理を行う基板処理装置の温度制御方法であって、
各加熱手段に対応する所定位置の検出温度を所定の設定温度とした基板処理を行うステップと、
前記基板処理がなされた基板に属する、処理温度に応じて変動する物理量を、前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において取得するステップと、
前記取得した物理量と当該物理量の目標値の偏差を前記測定位置ごとに演算するステップと、
1つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記物理量の変化量である温度変化量を、加熱手段ごとに前記設定温度を変化させて取得するステップと、
前記各測定位置における偏差と、前記各測定位置における温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算するステップと、
前記各加熱手段に対応する設定温度に前記補正量を加算した温度を新たな設定温度として、以降の上記基板処理を行うステップと、
を含むことを特徴とする基板処理装置の温度制御方法。
A temperature control method for a substrate processing apparatus for processing a substrate housed in the processing chamber in a state where the processing chamber is heated for each zone by a plurality of heating means that can be controlled independently of each other,
Performing substrate processing with a detection temperature at a predetermined position corresponding to each heating means as a predetermined set temperature;
Obtaining physical quantities that vary according to the processing temperature belonging to the substrate that has undergone the substrate processing, at different measurement positions in the processing chamber, and at more measurement positions than the number of heating means;
Calculating a deviation between the acquired physical quantity and a target value of the physical quantity for each measurement position;
Obtaining a temperature change amount, which is a change amount of the physical quantity at each measurement position when the set temperature corresponding to one heating means is changed, by changing the set temperature for each heating means; and
Calculating a correction amount of the set temperature corresponding to each heating means based on the deviation at each measurement position and the temperature change amount at each measurement position;
Performing the subsequent substrate processing as a new set temperature, the temperature obtained by adding the correction amount to the set temperature corresponding to each heating means;
A temperature control method for a substrate processing apparatus, comprising:
前記処理室に複数枚の基板が収容され、前記測定位置として異なる基板が設定される、請求項1記載の基板処理装置の温度制御方法。   The temperature control method for a substrate processing apparatus according to claim 1, wherein a plurality of substrates are accommodated in the processing chamber, and different substrates are set as the measurement positions. 前記測定位置の物理量が、同一基板上の複数点において取得された物理量に基づいて算出される、請求項2記載の基板処理装置の温度制御方法。   The temperature control method for a substrate processing apparatus according to claim 2, wherein the physical quantity at the measurement position is calculated based on physical quantities acquired at a plurality of points on the same substrate. 前記処理室に1枚の基板が収容され、前記測定位置として同一基板上の異なる点が設定される、請求項1記載の基板処理装置の温度制御方法。   The temperature control method for a substrate processing apparatus according to claim 1, wherein a single substrate is accommodated in the processing chamber, and a different point on the same substrate is set as the measurement position. 前記測定位置が、各加熱手段が主として加熱を行うゾーンに少なくとも1つ設定される、請求項1記載の基板処理装置の温度制御方法。   2. The temperature control method for a substrate processing apparatus according to claim 1, wherein at least one of the measurement positions is set in a zone in which each heating means mainly performs heating. 前記加熱手段の数がm個であり、前記測定位置の数がn個(m≦n)である場合、m番目の加熱手段に対応する前記補正量ΔTmが、n番目の測定位置における前記偏差ΔMnと、m番目の加熱手段に対応する設定温度を変化させたときのn番目の測定位置における単位温度あたりの温度変化量ΔMnmとにより、
Figure 2007250682
で表現される行列式に基づいて演算される、請求項1記載の基板処理装置の温度制御方法。
When the number of the heating means is m and the number of measurement positions is n (m ≦ n), the correction amount ΔT m corresponding to the m-th heating means is equal to the correction amount ΔT m at the n-th measurement position. By the deviation ΔM n and the temperature change amount ΔM nm per unit temperature at the n-th measurement position when the set temperature corresponding to the m-th heating means is changed,
Figure 2007250682
The temperature control method for a substrate processing apparatus according to claim 1, wherein the temperature control method is calculated based on a determinant expressed by:
前記設定温度補正量ΔTmが、ムーア−ペンローズ(Moore-Penrose)逆行列、または一般逆行列を用いて演算される請求項6記載の基板処理装置の温度制御方法。 The temperature control method for a substrate processing apparatus according to claim 6, wherein the set temperature correction amount ΔT m is calculated using a Moore-Penrose inverse matrix or a general inverse matrix. 前記物理量が基板上に形成された膜の成膜レートである、請求項1記載の基板処理装置の温度制御方法。   The temperature control method for a substrate processing apparatus according to claim 1, wherein the physical quantity is a film formation rate of a film formed on the substrate. 加熱雰囲気下で基板の処理を行う基板処理システムにおいて、
基板が収容される処理室と、互いに独立して制御可能に配設された複数の加熱手段と、前記各加熱手段に対応する所定位置の温度を検出する手段とを備え、各検出温度が所定の設定温度となる状態で基板処理を行う手段と、
基板処理がなされた基板に属する、処理温度に応じて変動する物理量を、取得する手段と、
前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において取得された前記物理量と当該物理量の目標値との偏差を前記測定位置ごとに演算する手段と、
前記各測定位置における偏差と、前記各測定位置において予め取得された、1つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記物理量の変化量である温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算する手段と、
前記各加熱手段に対応する設定温度に前記補正量を加算した温度を、新たな設定温度として前記基板処理手段に設定する手段と、
を備えたことを特徴とする基板処理システム。
In a substrate processing system that processes substrates in a heated atmosphere,
A processing chamber in which the substrate is accommodated, a plurality of heating means arranged to be controllable independently of each other, and a means for detecting a temperature at a predetermined position corresponding to each of the heating means. Means for performing substrate processing at a set temperature of
Means for acquiring a physical quantity belonging to a substrate that has been subjected to substrate processing and that varies depending on a processing temperature;
Means for calculating, for each measurement position, a deviation between the physical quantity acquired at the measurement position equal to or greater than the number of the heating means and a target value of the physical quantity at different positions in the processing chamber;
The deviation at each measurement position and the temperature change amount that is the change amount of the physical quantity at each measurement position when the set temperature corresponding to one heating means is acquired in advance at each measurement position. A means for calculating a correction amount of the set temperature corresponding to each heating means,
Means for setting a temperature obtained by adding the correction amount to a set temperature corresponding to each heating means as a new set temperature in the substrate processing means;
A substrate processing system comprising:
前記測定位置が、各加熱手段が主として加熱を行うゾーンに少なくとも1つ設定される、請求項9記載の基板処理システム。   The substrate processing system according to claim 9, wherein at least one measurement position is set in a zone where each heating unit mainly performs heating. 前記物理量が基板上に形成された膜の膜厚の成膜レートである、請求項9記載の基板処理システム。   The substrate processing system according to claim 9, wherein the physical quantity is a film formation rate of a film thickness of a film formed on the substrate. 処理室に収容された基板を加熱雰囲気下で処理を行う基板処理装置において、
互いに独立して制御可能に配設され、前記処理室を加熱する複数の加熱手段と、
前記各加熱手段に対応する所定位置の温度を検出する複数の温度検出手段と、
前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において、各検出温度が所定の設定温度となる状態で基板処理がなされた基板に属する、処理温度に応じて変動する物理量と、当該物理量の目標値との偏差を演算する手段と、
前記各測定位置における偏差と、前記各測定位置において予め取得された、1つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記物理量の変化量である温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算する手段と、
以降の上記基板処理において、前記各加熱手段に対応する設定温度に前記補正量を加算した温度を新たな設定温度として、前記各加熱手段を制御する手段と、
を備えたことを特徴とする基板処理装置。
In a substrate processing apparatus for processing a substrate accommodated in a processing chamber in a heated atmosphere,
A plurality of heating means arranged to be controllable independently of each other and heating the processing chamber;
A plurality of temperature detecting means for detecting a temperature at a predetermined position corresponding to each heating means;
Varying according to the processing temperature belonging to the substrate that has been subjected to the substrate processing in a state where each detection temperature becomes a predetermined set temperature at different measurement positions in the processing chamber and at more than the number of the heating means. Means for calculating a deviation between the physical quantity and a target value of the physical quantity;
The deviation at each measurement position and the temperature change amount that is the change amount of the physical quantity at each measurement position when the set temperature corresponding to one heating means is acquired in advance at each measurement position. A means for calculating a correction amount of the set temperature corresponding to each heating means,
In the subsequent substrate processing, a means for controlling each heating means with a temperature obtained by adding the correction amount to a set temperature corresponding to each heating means as a new set temperature;
A substrate processing apparatus comprising:
前記物理量が基板上に形成された膜の膜厚の成膜レートである、請求項12記載の基板処理装置。

The substrate processing apparatus according to claim 12, wherein the physical quantity is a film formation rate of a film thickness formed on the substrate.

JP2006069852A 2006-03-14 2006-03-14 Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system Expired - Fee Related JP4802019B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069852A JP4802019B2 (en) 2006-03-14 2006-03-14 Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069852A JP4802019B2 (en) 2006-03-14 2006-03-14 Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system

Publications (2)

Publication Number Publication Date
JP2007250682A true JP2007250682A (en) 2007-09-27
JP4802019B2 JP4802019B2 (en) 2011-10-26

Family

ID=38594678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069852A Expired - Fee Related JP4802019B2 (en) 2006-03-14 2006-03-14 Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system

Country Status (1)

Country Link
JP (1) JP4802019B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117798A (en) * 2007-10-19 2009-05-28 Hitachi Kokusai Electric Inc Temperature control method, method of obtaining temperature correction value, method of manufacturing semiconductor and substrate treatment apparatus
US9972704B2 (en) 2014-11-14 2018-05-15 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102317A (en) * 1999-09-29 2001-04-13 Hitachi Kokusai Electric Inc Method for obtaining inverse matrix of transmission gain matrix
JP2002175123A (en) * 2000-09-29 2002-06-21 Hitachi Kokusai Electric Inc Temperature control method, heat treatment device and method of manufacturing semiconductor device
JP2004071987A (en) * 2002-08-08 2004-03-04 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device
JP2004140348A (en) * 2002-09-26 2004-05-13 Hitachi Kokusai Electric Inc Semiconductor manufacturing system and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102317A (en) * 1999-09-29 2001-04-13 Hitachi Kokusai Electric Inc Method for obtaining inverse matrix of transmission gain matrix
JP2002175123A (en) * 2000-09-29 2002-06-21 Hitachi Kokusai Electric Inc Temperature control method, heat treatment device and method of manufacturing semiconductor device
JP2004071987A (en) * 2002-08-08 2004-03-04 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device
JP2004140348A (en) * 2002-09-26 2004-05-13 Hitachi Kokusai Electric Inc Semiconductor manufacturing system and method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117798A (en) * 2007-10-19 2009-05-28 Hitachi Kokusai Electric Inc Temperature control method, method of obtaining temperature correction value, method of manufacturing semiconductor and substrate treatment apparatus
US9972704B2 (en) 2014-11-14 2018-05-15 Infineon Technologies Ag Method for forming a semiconductor device and a semiconductor device
US10529838B2 (en) 2014-11-14 2020-01-07 Infineon Technologies Ag Semiconductor device having a variable carbon concentration

Also Published As

Publication number Publication date
JP4802019B2 (en) 2011-10-26

Similar Documents

Publication Publication Date Title
US9453683B2 (en) Heat treatment system, heat treatment method, and program
WO2004015750A1 (en) Heat treatment method and heat treatment apparatus
KR20070009510A (en) Temperature controlling method, thermal treating apparatus, and method of manufacturing semiconductor device
US8664013B2 (en) Continuous processing system, continuous processing method, and program
JP5049303B2 (en) Heat treatment apparatus, temperature adjustment method for heat treatment apparatus, and program
JP3857623B2 (en) Temperature control method and semiconductor device manufacturing method
JP6512860B2 (en) Heat treatment system, heat treatment method, and program
US20100003831A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR101872067B1 (en) Substrate processing method, program, control device, substrate processing apparatus, and substrate processing system
US9558940B2 (en) Method and apparatus for forming silicon film
JP6596316B2 (en) Heat treatment system, heat treatment method, and program
JP4802019B2 (en) Temperature control method for substrate processing apparatus, substrate processing apparatus and substrate processing system
US10607869B2 (en) Substrate processing system and control device
JP2003067005A (en) Processing system
JP2009260261A (en) Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
TWI581310B (en) A substrate processing apparatus and a substrate processing apparatus
JP6739386B2 (en) Substrate processing system, control device, film forming method and program
JP7230877B2 (en) Epitaxial wafer manufacturing system and epitaxial wafer manufacturing method
JPH06132231A (en) Cvd equipment
JP4455856B2 (en) Semiconductor manufacturing system and semiconductor manufacturing method
US10256162B2 (en) Substrate processing system, control device, and substrate processing method
US9799577B2 (en) Heat treatment system, heat treatment method, and program
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP7183126B2 (en) SUBSTRATE PROCESSING APPARATUS, INFORMATION PROCESSING APPARATUS AND INFORMATION PROCESSING METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees