JP2007240974A - Method for manufacturing plasma display device and plasma display device - Google Patents

Method for manufacturing plasma display device and plasma display device Download PDF

Info

Publication number
JP2007240974A
JP2007240974A JP2006064603A JP2006064603A JP2007240974A JP 2007240974 A JP2007240974 A JP 2007240974A JP 2006064603 A JP2006064603 A JP 2006064603A JP 2006064603 A JP2006064603 A JP 2006064603A JP 2007240974 A JP2007240974 A JP 2007240974A
Authority
JP
Japan
Prior art keywords
plasma display
electrode
display panel
electrodes
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006064603A
Other languages
Japanese (ja)
Inventor
Nobuhiro Iwase
信博 岩瀬
Yuka Kobayashi
優華 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Fujitsu Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Ltd filed Critical Fujitsu Hitachi Plasma Display Ltd
Priority to JP2006064603A priority Critical patent/JP2007240974A/en
Publication of JP2007240974A publication Critical patent/JP2007240974A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To standardize a flexible wiring substrate which connects a display panel part and a drive circuit board in at least two kinds of plasma display devices with specifications of the display panel part different from each other. <P>SOLUTION: In a method for manufacturing at least two kinds of plasma display devices whose specifications of display panel parts are different from each other, each plasma display device is formed of: a display panel part consisting of a front substrate having a plurality of lines of display electrode and a rear substrate having a plurality of columns of address electrode; a drive circuit part; and first and second flexible wiring substrates which drive the display electrodes and the address electrodes by connecting them to the drive circuit part, respectively, wherein a first connection terminal for performing relay connection between the display electrodes and the first flexible wiring board is formed on the rim of each front substrate, a second connection terminal for performing relay connection between the address electrodes and the second flexible wiring substrate is formed on the rim of each rear substrate and at least one of the first and second connection terminals is formed so that the number and arrangement of terminals become the same between both plasma display devices. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、プラズマディスプレイ装置の製造方法とその方法で製造されたプラズマディスプレイ装置に関する。   The present invention relates to a method of manufacturing a plasma display device and a plasma display device manufactured by the method.

一般に、プラズマディスプレイ装置では、ガス放電により紫外線を発生させ、この紫外線で蛍光体を励起して発光させカラー表示を行っている。そして、基板上に隔壁によって区画された表示セルが設けられており、これに蛍光体層が形成されるという構成を有する。   In general, in a plasma display device, an ultraviolet ray is generated by gas discharge, and a phosphor is excited by the ultraviolet ray to emit light to perform color display. And the display cell divided by the partition on the board | substrate is provided, and it has the structure that a fluorescent substance layer is formed in this.

このようなプラズマディスプレイ装置のディスプレイパネル部の構造は、一方の基板上に平行に隣接した表示電極対を有し、もう一方の基板上に表示電極と交差する方向に配列されたアドレス電極、隔壁、および蛍光体層を有するものである。   The structure of the display panel portion of such a plasma display device has a pair of display electrodes adjacent in parallel on one substrate, and address electrodes and partitions arranged in a direction intersecting the display electrodes on the other substrate. And having a phosphor layer.

そして、アドレス電極と表示電極の間に書き込みパルスを印加することにより、アドレス電極と表示電極の間でアドレス放電を行い、放電セルを選択した後、隣接する表示電極対間に、交互に反転する周期的な維持パルスを印加することにより、表面放電を行い、所定の表示を行うようにしている。   Then, by applying a write pulse between the address electrode and the display electrode, an address discharge is performed between the address electrode and the display electrode, a discharge cell is selected, and then alternately inverted between adjacent display electrode pairs. By applying a periodic sustain pulse, surface discharge is performed and a predetermined display is performed.

このようなプラズマディスプレイ装置においては、表示電極およびアドレス電極の端子取出し部(接続端子)は、1枚のフレキシブル配線板(フレキシブルケーブルと呼ぶこともあるが以下、FPCという)の端子数の単位で複数の接続ブロックに分けられており、その接続ブロックそれぞれにFPCが接続されている(例えば、特許文献1参照)。
特開2005−340131号公報
In such a plasma display device, the terminal extraction portion (connection terminal) of the display electrode and the address electrode is a unit of the number of terminals of one flexible wiring board (also referred to as a flexible cable, hereinafter referred to as FPC). It is divided into a plurality of connection blocks, and an FPC is connected to each of the connection blocks (see, for example, Patent Document 1).
JP-A-2005-340131

しかしながら、このようなプラズマディスプレイ装置の製品シリーズとして複数種類の装置を製造するとき、ディスプレイパネル部が解像度や駆動方式において異なる場合には、ディスプレイパネル部が同じ画面サイズであっても、接続端子の数や配置が変化する。従って、接続端子の数や配置を含めた配線パターンの変化に対応してFPCを新しく設計しなければならない。また、それに伴って多種類のFPCを在庫しなければならないという問題が発生している。   However, when manufacturing a plurality of types of devices as a product series of such plasma display devices, if the display panel unit is different in resolution and driving method, even if the display panel unit has the same screen size, the connection terminal Number and arrangement change. Therefore, a new FPC must be designed in response to changes in the wiring pattern including the number and arrangement of connection terminals. Along with this, there is a problem that many types of FPCs must be stocked.

この発明は、このような事情を考慮してなされたもので、製品シリーズにおいて解像度や駆動方式が異なっても、同じFPCを共通使用することが可能なプラズマディスプレイ装置の製造方法および仕様の異なる製品シリーズ間においてFPCの共用可能な接続端子配列を備えたプラズマディスプレイ装置を提供し、以て製造コストの低減を図ろうとするものである。   The present invention has been made in consideration of such circumstances, and products having different manufacturing methods and specifications of plasma display devices that can commonly use the same FPC even if the resolution and driving method are different in the product series. It is an object of the present invention to provide a plasma display device having a connection terminal array that can share an FPC between series, thereby reducing the manufacturing cost.

この発明は、ディスプレイパネル部の仕様が互いに異なる少なくとも2種類のプラズマディスプレイ装置の製造方法において、各プラズマディスプレイ装置が、複数行の表示電極を有する前面基板および複数列のアドレス電極を有する背面基板からなるディスプレイパネル部と、駆動回路部と、表示電極およびアドレス電極をそれぞれ駆動回路部に接続して駆動させる第1および第2フレキシブル配線板とから形成され、各前面基板の周縁に、表示電極と第1フレキシブル配線板とを中継接続するための第1接続端子が形成され、各背面基板の周縁にアドレス電極と第2フレキシブル配線板とを中継接続するための第2接続端子が形成され、第1および第2接続端子の少なくとも一方は、端子の数と配置が前記2種類のプラズマディスプレイ装置間で同じになるように形成されるプラズマディスプレイ装置の製造方法を提供するものである。   The present invention relates to a method of manufacturing at least two types of plasma display devices having different specifications of the display panel unit, wherein each plasma display device includes a front substrate having a plurality of rows of display electrodes and a rear substrate having a plurality of columns of address electrodes. A display panel unit, a drive circuit unit, and first and second flexible wiring boards that are driven by connecting the display electrode and the address electrode to the drive circuit unit. A first connection terminal for relay connection to the first flexible wiring board is formed, and a second connection terminal for relay connection of the address electrode and the second flexible wiring board is formed on the periphery of each back substrate. At least one of the first connection terminal and the second connection terminal is a plasma display in which the number and arrangement of the terminals are the two types. There is provided a method of manufacturing a plasma display device which is formed to be the same in 置間.

前記2種類のプラズマディスプレイ装置におけるディスプレイパネル部の仕様は、ディスプレイパネル部の解像度や駆動方式において異なっていてもよい。
第1接続端子の数と配置が両プラズマディスプレイ装置間で同じであってもよい。
第2接続端子の数と配置が両プラズマディスプレイ装置間で同じであってもよい。
The specifications of the display panel unit in the two types of plasma display devices may be different in the resolution and driving method of the display panel unit.
The number and arrangement of the first connection terminals may be the same between the two plasma display devices.
The number and arrangement of the second connection terminals may be the same between the two plasma display devices.

少なくとも一方のプラズマディスプレイ装置は、アドレス電極がディスプレイパネル部の中央で分断されていてもよい。
少なくとも一方のプラズマディスプレイ装置において、第2接続端子は、複数のアドレス電極の一端に接続される第3接続端子と、他端に接続される第4接続端子からなってもよい。
In at least one of the plasma display devices, the address electrode may be divided at the center of the display panel portion.
In at least one of the plasma display devices, the second connection terminal may include a third connection terminal connected to one end of the plurality of address electrodes and a fourth connection terminal connected to the other end.

プラズマディスプレイ装置の一方において、第1接続端子は、第1フレキシブル基板に接続されるが、表示電極には接続されない端子を含んでもよい。
プラズマディスプレイ装置の一方において、第2接続端子は、第2フレキシブル基板に接続されるが、アドレス電極には接続されない端子を含んでもよい。
表示電極およびアドレス電極が複数のブロックに分割され、第1および第2接続端子は、各ブロックに対応して分割されてもよい。
この発明は、別の観点から、上記方法により製造されたプラズマディスプレイ装置を提供するものである。更に具体的には、横方向に延びて複数の表示行を定める表示電極対の配列を備えた長方形の前面基板と、縦方向に延びて複数の表示列を定めるアドレス電極の配列を備えた長方形の背面基板とを、それぞれの基板の電極延長方向における少なくとも1つの端縁部がそれら両基板の重なり部分から突出する関係で対向配置し、更に該突出端縁部にそれら基板上の電極に連なる電極端子を配列して成る構成のプラズマディスプレイパネルにおいて、前記少なくとも一方の基板上の電極に対する電極端子の配列パターンを、より多くの対応する電極を備えた少なくとも1つの上位仕様のプラズマディスプレイパネルの電極端子と同じ配列パターンで形成し、当該電極端子に接続するフレキシブル配線板を上位仕様のパネルに対するフレキシブル配線板と共用可能にしたことを特徴とするプラズマディスプレイパネル装置を提供するものである。
In one of the plasma display devices, the first connection terminal may include a terminal that is connected to the first flexible substrate but is not connected to the display electrode.
In one of the plasma display devices, the second connection terminal may include a terminal connected to the second flexible substrate but not connected to the address electrode.
The display electrode and the address electrode may be divided into a plurality of blocks, and the first and second connection terminals may be divided corresponding to each block.
This invention provides the plasma display apparatus manufactured by the said method from another viewpoint. More specifically, a rectangular front substrate having an array of display electrode pairs extending in the horizontal direction and defining a plurality of display rows, and a rectangle having an array of address electrodes extending in the vertical direction and defining a plurality of display columns Are arranged opposite to each other so that at least one end edge in the electrode extending direction of each substrate protrudes from the overlapping portion of the both substrates, and further, the protruding end edge is connected to the electrodes on these substrates. In the plasma display panel having a configuration in which electrode terminals are arranged, the electrode terminal arrangement pattern with respect to the electrodes on the at least one substrate is changed to an electrode of at least one high-order plasma display panel having more corresponding electrodes. A flexible wiring board that is formed in the same array pattern as the terminals and is connected to the electrode terminals is flexible to the higher-order panel. There is provided a plasma display panel device is characterized in that to enable shared with.

この発明によれば、第1および第2接続端子の少なくとも一方は、端子の数と配置が少なくとも2種類のプラズマディスプレイ装置間で同じになるように形成されるので、両プラズマディスプレイ間で共通のフレキシブル配線板が使用でき、使用部品の種類を減らしてトータルでの製造コストを低減することができる。   According to the present invention, at least one of the first and second connection terminals is formed so that the number and arrangement of the terminals are the same between at least two types of plasma display devices, and thus is common between both plasma displays. A flexible wiring board can be used, and the total manufacturing cost can be reduced by reducing the types of parts used.

以下、図面に示す実施形態を用いてこの発明を詳述する。これによってこの発明が限定されるものではない。
この発明を適用するプラズマディスプレイ装置(PDP)のディスプレイパネル部は、一般に長方形である対向する2枚の基板間に縦横比が9対16となる表示領域を放電セルのマトリクス配列で構成し、各セルで局部的に放電を発生させ、セル毎に区画形成された蛍光体層を励起・発光させるようにしたものである。これは、図1に示すような一対の基板アッセンブリ、つまり、背面基板50と前面基板50aから構成(1画素分)される。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. This does not limit the invention.
A display panel portion of a plasma display device (PDP) to which the present invention is applied has a display area having an aspect ratio of 9:16 between two opposing substrates that are generally rectangular, and is configured by a matrix arrangement of discharge cells. A discharge is locally generated in a cell, and a phosphor layer partitioned for each cell is excited and emitted. This is composed of a pair of substrate assemblies as shown in FIG. 1, that is, a back substrate 50 and a front substrate 50a (for one pixel).

前面基板50aにおいては、前面側のガラス基板11の内面に、基板面に沿った面放電を生じさせるための横方向に延びる電極X,Yが、表示行を定める表示電極対Sとして配列される。電極X,Yは、それぞれがITO薄膜からなる幅の広い帯状の透明電極41と、金属薄膜からなる幅の狭い帯状のバス電極42とから構成される。   In the front substrate 50a, electrodes X and Y extending in the lateral direction for generating surface discharge along the substrate surface are arranged on the inner surface of the front glass substrate 11 as a display electrode pair S that defines a display row. . The electrodes X and Y are each composed of a wide band-shaped transparent electrode 41 made of an ITO thin film and a narrow band-shaped bus electrode 42 made of a metal thin film.

バス電極42は、適正な導電性を確保するための補助電極である。電極X,Yを被覆するように誘電体層17が設けられる。誘電体層17の表面には保護膜18が蒸着される。誘電体層17及び保護膜18はともに透光性を有している。   The bus electrode 42 is an auxiliary electrode for ensuring proper conductivity. A dielectric layer 17 is provided so as to cover the electrodes X and Y. A protective film 18 is deposited on the surface of the dielectric layer 17. Both the dielectric layer 17 and the protective film 18 are translucent.

次に、背面基板50においては、背面側のガラス基板21の内面に、電極X,Yと直交する縦方向にアドレス電極Aが配列される。各アドレス電極Aの間に、直線状(又は格子状)のリブrが1つずつ設けられる。なお、アドレス電極Aを誘電体層で被覆し、リブrをその誘電体層の上に設けることも可能である。   Next, in the rear substrate 50, the address electrodes A are arranged on the inner surface of the glass substrate 21 on the rear side in the vertical direction orthogonal to the electrodes X and Y. Between each address electrode A, one linear (or lattice) rib r is provided. It is also possible to cover the address electrode A with a dielectric layer and provide the rib r on the dielectric layer.

背面基板50では、これらのリブrによって放電空間(放電セル)30がサブピクセル(単位発光領域)EU毎に区画され、且つ放電空間30の間隙寸法が規定される。   In the rear substrate 50, the ribs r divide the discharge space (discharge cells) 30 for each subpixel (unit light emitting region) EU and define the gap size of the discharge space 30.

そして、アドレス電極Aの上部及びリブrの側面を含めて背面側の壁面を被覆するように、カラー表示のためのR,G,Bの3色の蛍光体層28が設けられる。   A phosphor layer 28 of three colors R, G, and B for color display is provided so as to cover the rear side wall surface including the upper portion of the address electrode A and the side surface of the rib r.

リブrは低融点ガラスからなり、紫外線に対して不透明である。なお、リブrの形成方法としては、ベタ膜状の低融点ガラス層の上にフォトリソグラフィによってエッチングマスクを設け、サンドブラストでパターニングする工程が用いられる。   The rib r is made of low-melting glass and is opaque to ultraviolet rays. As a method for forming the rib r, a step of providing an etching mask by photolithography on a solid film-like low-melting glass layer and patterning by sandblasting is used.

マトリクス表示における1行には表示電極Sが対応し、1列には1本のアドレス電極Aが対応する。そして、3列が1ピクセル(画素)EGに対応する。つまり、1ピクセルEGはライン方向に並ぶR,G,Bの3つのサブピクセルEUから構成される。   A display electrode S corresponds to one row in the matrix display, and one address electrode A corresponds to one column. Three columns correspond to one pixel (pixel) EG. That is, one pixel EG is composed of three subpixels EU of R, G, and B arranged in the line direction.

アドレス電極Aと電極Yとの間の対向放電によって、誘電体層17における壁電荷の蓄積状態が制御される。電極X,Yに交互にパルスを印加すると、所定量の壁電荷が存在するサブピクセルEUで面放電(主放電)が生じる。   By the counter discharge between the address electrode A and the electrode Y, the accumulation state of the wall charges in the dielectric layer 17 is controlled. When pulses are alternately applied to the electrodes X and Y, a surface discharge (main discharge) is generated in the subpixel EU in which a predetermined amount of wall charges exists.

蛍光体層28は、面放電で生じた紫外線によって局部的に励起されて所定色の可視光を放つ。この可視光の内、ガラス基板11を透過する光が表示光となる。リブrの配置パターンがいわゆるストライプパターンであることから、放電空間30の内の各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルEUの発光色は同一である。   The phosphor layer 28 is excited locally by ultraviolet rays generated by surface discharge and emits visible light of a predetermined color. Of this visible light, the light transmitted through the glass substrate 11 becomes display light. Since the arrangement pattern of the ribs r is a so-called stripe pattern, the portion corresponding to each column in the discharge space 30 is continuous in the column direction across all the lines. The light emission colors of the subpixels EU in each column are the same.

図2はプラズマディスプレイ装置の構成を示す分解斜視図である。同図に示すように前面基板50と背面基板50aを備えるディスプレイパネル部11の背面にはアルミニウム製のシャーシ板15が設けられる。シャーシ板15の背面には複数のボス15aが突出している。   FIG. 2 is an exploded perspective view showing the configuration of the plasma display device. As shown in the figure, an aluminum chassis plate 15 is provided on the back surface of the display panel unit 11 including the front substrate 50 and the rear substrate 50a. A plurality of bosses 15 a protrude from the rear surface of the chassis plate 15.

ディスプレイパネル部11を表示駆動させるための複数の回路基板、つまり、表示電極駆動回路基板21X,21Yと、アドレス電極駆動回路基板22a,22bと、外部から表示データを受けて表示およびアドレス電極駆動回路21X,21Y,22a,22bを制御する制御回路基板23が、ボス15aに取付けられる。   A plurality of circuit boards for driving the display panel unit 11, that is, display electrode drive circuit boards 21X and 21Y, address electrode drive circuit boards 22a and 22b, and display and address electrode drive circuits that receive display data from the outside A control circuit board 23 for controlling 21X, 21Y, 22a, 22b is attached to the boss 15a.

図3はプラズマディスプレイ装置の背面図である。
同図において、表示電極駆動回路基板21X,21Yはディスプレイパネル部11の表示電極対S(図1)の電極X,Yに所定の信号電圧を供給する。アドレス電極駆動回路基板22a,22bはディスプレイパネル部11のアドレス電極A(図1)に所定の信号電圧を供給する。
FIG. 3 is a rear view of the plasma display device.
In the figure, display electrode drive circuit boards 21X and 21Y supply a predetermined signal voltage to the electrodes X and Y of the display electrode pair S (FIG. 1) of the display panel unit 11. The address electrode drive circuit boards 22a and 22b supply a predetermined signal voltage to the address electrodes A (FIG. 1) of the display panel unit 11.

FPC24は、ディスプレイパネル部11の表示電極用の接続端子(後述)と表示電極駆動回路基板21X,21Yとをコネクタ26を介して接続する。
FPC25は、ディスプレイパネル部11のアドレス電極用の接続端子(後述)とアドレス電極駆動回路基板22a,22bとをそれぞれコネクタ27を介して接続する。
The FPC 24 connects the display electrode connection terminals (described later) of the display panel unit 11 and the display electrode drive circuit boards 21 </ b> X and 21 </ b> Y via the connector 26.
The FPC 25 connects address electrode connection terminals (described later) of the display panel unit 11 and address electrode drive circuit boards 22a and 22b via connectors 27, respectively.

図4は図3に示すアドレス電極駆動回路基板22aを示す斜視図であり、FPC25は一方の端がコネクタ27を介してアドレス電極駆動回路22aに接続される。FPC25はディスプレイパネル部11の外周部において表裏が180度反転され他方の端がディスプレイパネル部11のアドレス電極用接続端子へ異方導電性接着料を用いて熱圧着される。図3に示す他のアドレス電極駆動回路基板22b,表示電極駆動回路基板21X,21YのFPC25,24も同様の接続構造を有する。但し、表示電極対Sの一方の電極Xが共通駆動される形式のパネルでは基板上の一方の電極導出端縁部で同電極群が共通接続され、それに応じてFPCの接続形態が変えられる。   4 is a perspective view showing the address electrode drive circuit board 22a shown in FIG. 3. One end of the FPC 25 is connected to the address electrode drive circuit 22a via the connector 27. FIG. The FPC 25 is inverted 180 degrees on the outer periphery of the display panel unit 11 and the other end is thermocompression bonded to the address electrode connection terminal of the display panel unit 11 using an anisotropic conductive adhesive. The other address electrode drive circuit board 22b and the FPCs 25 and 24 of the display electrode drive circuit boards 21X and 21Y shown in FIG. 3 have the same connection structure. However, in a panel in which one electrode X of the display electrode pair S is driven in common, the same electrode group is commonly connected at one electrode lead-out edge on the substrate, and the connection form of the FPC is changed accordingly.

図5はディスプレイパネル11における表示電極対とアドレス電極と接続端子の配列説明図である。同図に示すように、複数の表示電極対Sを構成する電極X,Yは前面基板上の左右の端縁部に例えば188本ずつ4つのブロックSbに分割して導出され、複数のアドレス電極は背面基板上の上下の端縁部に例えば384本づつ8つのブロックAbに分割して導出される。それぞれ電極を導出した各基板の対向する2つの端縁部が突出して露出するように長方形基板が重ねられるのは周知の通りであるが、各基板の電極延長方向の一辺のみを露出させて電極を突出することもできる。   FIG. 5 is an explanatory diagram of the arrangement of display electrode pairs, address electrodes, and connection terminals in the display panel 11. As shown in the figure, the electrodes X and Y constituting the plurality of display electrode pairs S are derived by dividing them into four blocks Sb, for example, 188 pieces at the left and right edge portions on the front substrate. Are divided into eight blocks Ab, for example, 384 pieces at the upper and lower end edges on the rear substrate. As is well known, the rectangular substrates are overlapped so that the two opposing edge portions of each substrate from which the electrodes are led out are projected and exposed, but only one side of each substrate in the electrode extension direction is exposed to expose the electrodes. Can also protrude.

そして、左右の表示電極ブロックSbは、それぞれ電極Xおよび電極Yの端子としてディスプレイパネル11の前面基板の左右の端縁に設けられた接続端子CSに接続される。また、アドレス電極ブロックAbの両端は、それぞれディスプレイパネル11の背面基板の上下の端縁に設けられた接続端子CAに接続される。   The left and right display electrode blocks Sb are connected to connection terminals CS provided on the left and right edges of the front substrate of the display panel 11 as terminals of the electrodes X and Y, respectively. Further, both ends of the address electrode block Ab are connected to connection terminals CA provided on the upper and lower edges of the rear substrate of the display panel 11, respectively.

図6は、ディスプレイパネル部11の縦方向の解像度を、最上位仕様として高くする場合の表示電極ブロックSb(図5)の拡大図である。表示電極ブロックSbに含まれる、例えば、188本のY電極群の一方の導出端が、接続端子CSの全端子にそれぞれ接続される。つまり、表示電極ブロックSbの走査電極として用いられるY電極数と接続端子CSの端子数が一致している。   FIG. 6 is an enlarged view of the display electrode block Sb (FIG. 5) when the vertical resolution of the display panel unit 11 is increased as the highest specification. For example, one lead-out end of 188 Y electrode groups included in the display electrode block Sb is connected to all terminals of the connection terminal CS. That is, the number of Y electrodes used as scanning electrodes of the display electrode block Sb and the number of terminals of the connection terminal CS are the same.

図7は、ディスプレイパネル部11の横方向の解像度を、最も高くする場合のアドレス電極ブロックAb(図5)の拡大図である。アドレス電極ブロックAbの奇数番目の全電極が上側の接続端子CAの全端子にそれぞれ接続され、偶数番目の全電極が下側の接続端子CAの全端子にそれぞれ接続される。いずれも電極数と端子数は一致している。
図8は図7の変形例である。アドレス電極が3本毎(発光色のR,G,B毎)に交互に上側と下側の接続端子CAの端子に接続されている。解像度は図7に示すものと同じである。
FIG. 7 is an enlarged view of the address electrode block Ab (FIG. 5) in the case where the horizontal resolution of the display panel unit 11 is maximized. The odd-numbered all electrodes of the address electrode block Ab are respectively connected to all the terminals of the upper connection terminal CA, and the even-numbered all electrodes are respectively connected to all the terminals of the lower connection terminal CA. In either case, the number of electrodes and the number of terminals are the same.
FIG. 8 is a modification of FIG. The address electrodes are alternately connected to the terminals of the upper and lower connection terminals CA every three (for each of the emission colors R, G, and B). The resolution is the same as that shown in FIG.

図9は、ディスプレイパネル部11の横方向の解像度を、図7の上位仕様のものに比べて半分にする場合のアドレス電極ブロックAbの拡大図である。アドレス電極ブロックAbには、図7のアドレス電極の半分の数のアドレス電極が設けられ、それらの両端がそれぞれ上下の接続端子CAの端子に接続される。この場合、上下の接続端子CAの内、いずれか一方がアドレス電極駆動回路基板に接続されればよい。図7と図9の基板サイズと画面サイズは実質的に同じであり、端子の数とピッチを含めた配列パターンも同じである。
なお、アドレス電極が断線した場合には、断線したアドレス電極の両端を接続端子CAを介して外部で短絡することにより、その機能を回復させることができる。
FIG. 9 is an enlarged view of the address electrode block Ab in the case where the horizontal resolution of the display panel unit 11 is halved compared to that of the higher specification of FIG. The address electrode block Ab is provided with half the number of address electrodes in FIG. 7, and both ends thereof are connected to the upper and lower connection terminals CA, respectively. In this case, any one of the upper and lower connection terminals CA may be connected to the address electrode drive circuit board. The substrate size and the screen size in FIGS. 7 and 9 are substantially the same, and the arrangement pattern including the number of terminals and the pitch is also the same.
When the address electrode is disconnected, the function can be recovered by short-circuiting both ends of the disconnected address electrode externally through the connection terminal CA.

図10は、ディスプレイパネル部11の横方向の解像度を、図9の上位仕様のものに比べて同じ画面サイズでさらに低くする場合のアドレス電極ブロックAbの拡大図である。アドレス電極ブロックAbには、図9のアドレス電極よりさらに少ない数のアドレス電極が設けられ、それらの両端がそれぞれ上下の接続端子CAの端子に接続される。この場合、接続端子CAには、アドレス電極に接続されない余分の端子がダミー端子として存在することになる。   FIG. 10 is an enlarged view of the address electrode block Ab in the case where the horizontal resolution of the display panel unit 11 is further reduced with the same screen size as that of the higher specification of FIG. The address electrode block Ab is provided with a smaller number of address electrodes than the address electrodes of FIG. 9, and both ends thereof are connected to the terminals of the upper and lower connection terminals CA, respectively. In this case, an extra terminal that is not connected to the address electrode exists as a dummy terminal in the connection terminal CA.

図11は、図9の変形例であり、アドレス電極ブロックAbにおいて電極数は変わらないが、いわゆるシングルスキャン対応型として電極の一端のみが接続端子CAの各端子に接続される。この場合、図2,3に示したアドレス電極駆動回路基板22aまたは22bの一方に削減されることになる。
図12は、図9の変形例であり、アドレス電極ブロックAbにおいて電極数は変わらないが、いわゆるデュアルスキャン対応型として各電極が中央で分断されている。この場合には、上下の接続端子CAを、いずれもアドレス電極駆動回路基板に接続することが必要である。
FIG. 11 is a modification of FIG. 9 and the number of electrodes in the address electrode block Ab does not change, but only one end of the electrode is connected to each terminal of the connection terminal CA as a so-called single scan type. In this case, the address electrode drive circuit board 22a or 22b shown in FIGS.
FIG. 12 is a modification of FIG. 9, and the number of electrodes in the address electrode block Ab does not change, but each electrode is divided at the center as a so-called dual scan compatible type. In this case, it is necessary to connect both the upper and lower connection terminals CA to the address electrode drive circuit board.

図13は、ディスプレイパネル部11の縦方向の解像度を、実質的に同じ画面サイズで図6に示す上位仕様のものよりも低くする場合の表示電極ブロックCSの拡大図である。表示電極ブロックSbには、図6の表示電極よりさらに少ない数の表示電極対が設けられ、それらの電極X,Yの一端が接続端子CSの端子に接続される。この場合、接続端子CSには、表示電極に接続されない余分のダミー端子が存在することになる。   FIG. 13 is an enlarged view of the display electrode block CS when the vertical resolution of the display panel unit 11 is made lower than that of the higher specification shown in FIG. 6 with substantially the same screen size. The display electrode block Sb is provided with a smaller number of display electrode pairs than the display electrodes of FIG. 6, and one end of these electrodes X and Y is connected to the terminal of the connection terminal CS. In this case, the connection terminal CS has an extra dummy terminal that is not connected to the display electrode.

図14は、ディスプレイパネル部11の縦方向の解像度を、図6に示す上位仕様のものの半分にする場合の表示電極ブロックSbの拡大図である。
表示電極ブロックSbには、図6の表示電極の半分の数の表示電極が設けられ、各電極X,Yの一端がそれぞれの接続端子CSの隣接する2個の端子を共有する形で接続されている。
FIG. 14 is an enlarged view of the display electrode block Sb when the vertical resolution of the display panel unit 11 is half that of the higher-order specification shown in FIG.
The display electrode block Sb is provided with half as many display electrodes as the display electrodes in FIG. 6, and one end of each of the electrodes X and Y is connected so as to share two adjacent terminals of the respective connection terminals CS. ing.

この発明によれば、このようにして、プラズマディスプレイ装置のディスプレイパネル部11の解像度および駆動方式を、表示電極接続用の接続端子CSおよびアドレス電極接続用の接続端子CAの端子数および端子配置を変えることなく、変更することができる。つまり、解像度および駆動方式が変わっても、同じFPC24,25を用いることができる。   According to the present invention, in this way, the resolution and driving method of the display panel unit 11 of the plasma display device are set according to the number of terminals and the terminal arrangement of the connection terminals CS for connecting display electrodes and the connection terminals CA for connecting address electrodes. You can change it without changing it. That is, even if the resolution and the driving method are changed, the same FPCs 24 and 25 can be used.

例えば、次のように解像度の異なるプラズマディスプレイ装置(1)〜(3)をシリーズで製造するとき、
(1)画面サイズ42インチ,画素数1080ドット(タテ)×2048ドット(ヨコ)、
(2)画面サイズ42インチ,画素数1080ドット(タテ)×1920ドット(ヨコ)、
(3)画面サイズ42インチ,画素数1024ドット(タテ)×1024ドット(ヨコ)、
最上位仕様となる(1)の表示電極ブロックには図6のものを適用し、(1)のアドレス電極ブロックには図7又は図8のものを適用する。電極XとYの本数はタテの画素数に対応するが、アドレス電極の本数はヨコ画素数の3倍の本数となる。この画素配列で縦横比9対16の画面を構成する。
最上位よりも下位でフルハイビジョン仕様となる(2)の表示電極ブロックには図6のものを適用し、(2)のアドレス電極ブロックには図7又は図8のものをアドレス電極数を若干減少させて適用する。
上記(1)または(2)の下位仕様となる(3)の表示電極ブロックには図13のものを適用し、(3)のアドレス電極ブロックには図9又は図11のものを適用する。
それによって、プラズマディスプレイ装置(1)〜(3)のシリーズは、共通のFPC24,25を用いることができる。
なお、画面の対角寸法で示す画面サイズにおいて数インチの違いは実質的に同じものとしてこの発明を適用することができる。
For example, when manufacturing plasma display devices (1) to (3) having different resolutions in series as follows,
(1) Screen size 42 inches, number of pixels 1080 dots (vertical) × 2048 dots (horizontal),
(2) Screen size 42 inches, number of pixels 1080 dots (vertical) × 1920 dots (horizontal),
(3) Screen size 42 inches, number of pixels 1024 dots (vertical) × 1024 dots (horizontal),
6 is applied to the display electrode block (1) which is the highest specification, and the one shown in FIG. 7 or FIG. 8 is applied to the address electrode block (1). The number of electrodes X and Y corresponds to the number of vertical pixels, but the number of address electrodes is three times the number of horizontal pixels. This pixel arrangement forms a screen with an aspect ratio of 9:16.
6 is applied to the display electrode block (2), which is a full high-definition specification lower than the highest level, and the address electrode block (2) shown in FIG. 7 or FIG. Reduce and apply.
The display electrode block shown in FIG. 13 is applied to the display electrode block (3), which is a lower specification of the above (1) or (2), and the one shown in FIG. 9 or 11 is applied to the address electrode block (3).
Thereby, the series of plasma display devices (1) to (3) can use the common FPCs 24 and 25.
It should be noted that the present invention can be applied assuming that the difference in several inches in the screen size indicated by the diagonal dimension of the screen is substantially the same.

この発明のディスプレイパネル部の要部断面斜視図である。It is a principal part cross-sectional perspective view of the display panel part of this invention. この発明のプラズマディスプレイ装置の分解斜視図である。It is a disassembled perspective view of the plasma display apparatus of this invention. この発明のディスプレイパネル部の背面図である。It is a rear view of the display panel part of this invention. この発明のプラズマディスプレイ装置の要部斜視図である。It is a principal part perspective view of the plasma display apparatus of this invention. この発明のディスプレイパネル部の電極配置説明図である。It is electrode arrangement explanatory drawing of the display panel part of this invention. この発明のディスプレイパネル部の表示電極ブロックの説明図である。It is explanatory drawing of the display electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention. この発明のディスプレイパネル部の表示電極ブロックの説明図である。It is explanatory drawing of the display electrode block of the display panel part of this invention. この発明のディスプレイパネル部のアドレス電極ブロックの説明図である。It is explanatory drawing of the address electrode block of the display panel part of this invention.

符号の説明Explanation of symbols

11 ディスプレイパネル部
15 シャーシ板
21X 表示電極駆動回路基板
21Y 表示電極駆動回路基板
22a アドレス電極駆動回路基板
22b アドレス電極駆動回路基板
23 制御回路基板
24 FPC
25 FPC
26 コネクタ
27 コネクタ
28 蛍光体層
30 放電空間
41 透明電極
42 バス電極
50 基板アセンブリィ(前面基板)
50a 基板アセンブリィ(背面基板)
A アドレス電極
r リブ
S 表示電極
X 電極
Y 電極
DESCRIPTION OF SYMBOLS 11 Display panel part 15 Chassis board 21X Display electrode drive circuit board 21Y Display electrode drive circuit board 22a Address electrode drive circuit board 22b Address electrode drive circuit board 23 Control circuit board 24 FPC
25 FPC
26 connector 27 connector 28 phosphor layer 30 discharge space 41 transparent electrode 42 bus electrode 50 substrate assembly (front substrate)
50a Board assembly (back board)
A address electrode r rib S display electrode X electrode Y electrode

Claims (10)

ディスプレイパネル部の仕様が互いに異なる少なくとも2種類のプラズマディスプレイ装置の製造方法において、
各プラズマディスプレイ装置が、複数行の表示電極を有する前面基板および複数列のアドレス電極を有する背面基板からなるディスプレイパネル部と、駆動回路部と、表示電極およびアドレス電極をそれぞれ駆動回路部に接続して駆動させる第1および第2フレキシブル配線板とから形成され、
各前面基板の周縁に、表示電極と第1フレキシブル配線板とを中継接続するための第1接続端子が形成され、
各背面基板の周縁にアドレス電極と第2フレキシブル配線板とを中継接続するための第2接続端子が形成され、
第1および第2接続端子の少なくとも一方は、端子の数と配置が前記2種類のプラズマディスプレイ装置間で同じになるように形成されるプラズマディスプレイ装置の製造方法。
In the manufacturing method of at least two types of plasma display devices having different specifications of the display panel unit,
Each plasma display device connects a display panel unit comprising a front substrate having a plurality of rows of display electrodes and a rear substrate having a plurality of columns of address electrodes, a drive circuit unit, and display electrodes and address electrodes to the drive circuit unit. Formed from first and second flexible wiring boards to be driven,
A first connection terminal for relay-connecting the display electrode and the first flexible wiring board is formed on the periphery of each front substrate,
A second connection terminal for relay-connecting the address electrode and the second flexible wiring board is formed on the periphery of each back substrate,
At least one of the first and second connection terminals is a method for manufacturing a plasma display device, wherein the number and arrangement of terminals are formed to be the same between the two types of plasma display devices.
前記2種類のプラズマディスプレイ装置におけるディスプレイパネル部の仕様は、ディスプレイパネル部の解像度において異なる請求項1記載のプラズマディスプレイ装置の製造方法。   The method of manufacturing a plasma display device according to claim 1, wherein specifications of the display panel unit in the two types of plasma display devices differ in resolution of the display panel unit. 前記2種類のプラズマディスプレイ装置におけるディスプレイパネル部の仕様は、ディスプレイパネル部の駆動方式において異なる請求項1記載のプラズマディスプレイ装置の製造方法。   The method of manufacturing a plasma display device according to claim 1, wherein specifications of the display panel unit in the two types of plasma display devices are different in a driving method of the display panel unit. 第1および第2接続端子の一方または両方の数と配置が前記2種類のプラズマディスプレイ装置間で同じである請求項1記載のプラズマディスプレイ装置の製造方法。   The method for manufacturing a plasma display device according to claim 1, wherein the number and arrangement of one or both of the first and second connection terminals are the same between the two types of plasma display devices. 前記2種類のプラズマディスプレイ装置の少なくとも一方において、第1および第2接続端子の一方または両方は、対応するフレキシブル基板に接続されるが、対応する電極には接続されない端子を含む請求項1記載のプラズマディスプレイ装置の製造方法。   2. The device according to claim 1, wherein in at least one of the two types of plasma display devices, one or both of the first and second connection terminals include a terminal connected to a corresponding flexible substrate but not connected to a corresponding electrode. A method for manufacturing a plasma display device. 表示電極およびアドレス電極が複数ブロックに分割され、第1および第2接続端子は、各ブロックに対応して分割されてなる請求項1記載のプラズマディスプレイ装置の製造方法。   2. The method of manufacturing a plasma display device according to claim 1, wherein the display electrode and the address electrode are divided into a plurality of blocks, and the first and second connection terminals are divided corresponding to each block. 請求項1〜6のいずれか1つに記載の方法によって製造されたプラズマディスプレイ装置。   The plasma display apparatus manufactured by the method as described in any one of Claims 1-6. 横方向に延びて複数の表示行を定める表示電極対の配列を備えた長方形の前面基板と、縦方向に延びて複数の表示列を定めるアドレス電極の配列を備えた長方形の背面基板とを、それぞれの基板の電極延長方向における少なくとも1つの端縁部がそれら両基板の重なり部分から突出する関係で対向配置し、更に該突出端縁部にそれら基板上の電極に連なる電極端子を配列して成る構成のプラズマディスプレイパネルにおいて、
前記少なくとも一方の基板上の電極に対する電極端子の配列パターンを、より多くの対応する電極を備えた少なくとも1つの上位仕様のプラズマディスプレイパネルの電極端子と同じ配列パターンで形成し、当該電極端子に接続するフレキシブル配線板を上位仕様のパネルに対するフレキシブル配線板と共用可能にしたことを特徴とするプラズマディスプレイパネル装置。
A rectangular front substrate having an array of display electrode pairs extending in the horizontal direction to define a plurality of display rows, and a rectangular back substrate having an array of address electrodes extending in the vertical direction to define a plurality of display columns, At least one edge in the electrode extension direction of each substrate is arranged to face each other so as to protrude from the overlapping portion of the two substrates, and electrode terminals connected to the electrodes on these substrates are arranged on the protruding edge. In the plasma display panel configured as follows:
The electrode terminal array pattern for the electrodes on the at least one substrate is formed in the same array pattern as the electrode terminals of at least one higher-order plasma display panel having more corresponding electrodes, and connected to the electrode terminals. A plasma display panel device characterized in that a flexible wiring board to be used can be shared with a flexible wiring board for a panel of a higher specification.
前記プラズマディスプレイパネルの画面サイズが上位仕様のパネルと実質的に同じ画面サイズであり、上位仕様が表示行と表示列の少なくとも一方の数で定まる解像度において高いことを特徴とする請求項8に記載のプラズマディスプレイパネル装置。   9. The plasma display panel according to claim 8, wherein a screen size of the plasma display panel is substantially the same as that of an upper specification panel, and the upper specification is high at a resolution determined by at least one of display rows and display columns. Plasma display panel device. 前記プラズマディスプレイパネルの少なくとも1端縁に設けられた上位仕様と同じ数の電極端子列が、同じ配列パターンで複数の群に分けて配置され、群毎に対応するフレキシブル配線板に接続された端子の少なくとも1個の端子は対応する電極を持たないダミー端子であることを特徴とする請求項8に記載のプラズマディスプレイパネル装置。   A terminal connected to the flexible wiring board corresponding to each group, in which the same number of electrode terminal rows as the upper specification provided on at least one edge of the plasma display panel are divided into a plurality of groups with the same arrangement pattern 9. The plasma display panel device according to claim 8, wherein at least one of the terminals is a dummy terminal having no corresponding electrode.
JP2006064603A 2006-03-09 2006-03-09 Method for manufacturing plasma display device and plasma display device Pending JP2007240974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064603A JP2007240974A (en) 2006-03-09 2006-03-09 Method for manufacturing plasma display device and plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064603A JP2007240974A (en) 2006-03-09 2006-03-09 Method for manufacturing plasma display device and plasma display device

Publications (1)

Publication Number Publication Date
JP2007240974A true JP2007240974A (en) 2007-09-20

Family

ID=38586570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064603A Pending JP2007240974A (en) 2006-03-09 2006-03-09 Method for manufacturing plasma display device and plasma display device

Country Status (1)

Country Link
JP (1) JP2007240974A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8770817B2 (en) 2010-12-24 2014-07-08 Kabushiki Kaisha Toshiba Video display device, backlight unit, and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8770817B2 (en) 2010-12-24 2014-07-08 Kabushiki Kaisha Toshiba Video display device, backlight unit, and electronic device

Similar Documents

Publication Publication Date Title
KR20050108429A (en) Plasma display
KR20100011284A (en) Plasma display panel
JP2006156384A (en) Plasma display panel and plasma display device with the same
JP2007240974A (en) Method for manufacturing plasma display device and plasma display device
US20070018913A1 (en) Plasma display panel, plasma display device and driving method therefor
JP2003173150A (en) Plasma display device
JP4650569B2 (en) Plasma display device
KR100300415B1 (en) Face-discharge type plasma display panel and method for driving the same
JP2005050787A (en) Plasma display panel
JP4301059B2 (en) Plasma display panel
US20080116797A1 (en) Plasma display panel
KR100300419B1 (en) Matrix plasma display panel and fabricating method thereof
JP4900383B2 (en) Plasma display device
KR100944075B1 (en) Plasma display panel and manufacturing method thereof
JP2006278175A (en) Ac type gas discharge display device
JP2010170758A (en) Plasma display panel
KR100823486B1 (en) Plasma display panel
KR20040065437A (en) adress electrode of plasma display pannel
KR100484644B1 (en) Plasma display panel having dummy electrode
JP2008123938A (en) Plasma display panel
JPWO2007105480A1 (en) Plasma display device
JP2008004528A (en) Plasma display panel
JP2005084363A (en) Plasma display device
JP2007165123A (en) Plasma display panel
JP2013152836A (en) Plasma display panel manufacturing method