JP2007240574A - Display device and driving method of display device - Google Patents
Display device and driving method of display device Download PDFInfo
- Publication number
- JP2007240574A JP2007240574A JP2006058963A JP2006058963A JP2007240574A JP 2007240574 A JP2007240574 A JP 2007240574A JP 2006058963 A JP2006058963 A JP 2006058963A JP 2006058963 A JP2006058963 A JP 2006058963A JP 2007240574 A JP2007240574 A JP 2007240574A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- address
- pixel driving
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、複数の画素を駆動して画像を表示する表示装置及び表示装置の駆動方法に関する。 The present invention relates to a display device that drives a plurality of pixels to display an image and a driving method of the display device.
近年、パーソナルコンピュータやテレビ等に用いられるLCD(Liquid Crystal Display)をはじめとする表示装置は、高画質化、低消費電力化、及び高速化等を目的とした開発が盛んに行われている。 2. Description of the Related Art In recent years, display devices such as LCD (Liquid Crystal Display) used for personal computers and televisions have been actively developed for the purpose of high image quality, low power consumption, high speed, and the like.
このような表示装置としては、一般にマイクロカラーフィルタ方式が採用されている。しかしながら、このマイクロカラーフィルタ方式においては、カラーフィルタによる光の吸収による低品位化等の問題がある。そこで、近年では、カラーフィルタを用いずにカラー画像を表示する表示方式として、いわゆるフィールドシーケンシャル方式が提案されている(例えば、特許文献1等参照。)。 As such a display device, a micro color filter system is generally employed. However, this micro color filter system has problems such as a reduction in quality due to light absorption by the color filter. Thus, in recent years, a so-called field sequential method has been proposed as a display method for displaying a color image without using a color filter (see, for example, Patent Document 1).
このフィールドシーケンシャル方式は、複数の画素をマトリクス状に配列した表示領域を有する表示素子の各画素行の画素に、赤、緑、青の3色の単位色それぞれの画像データを順次書き込み、その単位色それぞれの画像データに対応する色の光を面光源から順次発光させることにより、各画素に赤、緑、青の3色の単位色画像を順次表示させ、その各色の視覚的な混合によってフルカラー画像を表示する方式である。このようなフィールドシーケンシャル方式は、カラーフィルタを用いる必要がないことから、明るさや解像度の向上を図ることができるとして着目されている。 In this field sequential method, image data for each of the three unit colors of red, green, and blue is sequentially written to pixels in each pixel row of a display element having a display area in which a plurality of pixels are arranged in a matrix. By sequentially emitting light of the color corresponding to the image data of each color from the surface light source, the unit color images of three colors of red, green and blue are sequentially displayed on each pixel, and full color is achieved by visual mixing of each color. This is a method for displaying an image. Such a field sequential method is attracting attention as it can improve brightness and resolution because it does not require the use of a color filter.
ところで、従来の表示装置においては、例えば図9に示すように、所定のアレイ基板上に各画素を駆動する画素駆動素子101をマトリクス状に配列したディスプレイを所定のブロックに区分けし、そのブロック毎に画素を一斉に駆動することはあった。しかしながら、従来の表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することができなかった。そのため、従来の表示装置においては、大画面になればなるほど、同じタイミングで駆動しないブロック数が多くなることから、フレーム間の画像のつながりが悪化する事態を招来し、シャープな画像を表示することができないという問題があった。かかる問題は、特にフィールドシーケンシャル方式で駆動する表示装置において動画を表示する際の輪郭の色にじみとして顕著にみられ、フィールドシーケンシャル方式の表示装置を大画面化することができない要因となっていた。
By the way, in the conventional display device, for example, as shown in FIG. 9, a display in which
本発明は、このような実情に鑑みてなされたものであり、全画素を同時に同じタイミングで駆動することができる新たな手法を提案し、大画面であっても高画質化及び低消費電力化を図ることができる表示装置及び表示装置の駆動方法を提供することを目的とする。 The present invention has been made in view of such a situation, and proposes a new method capable of simultaneously driving all pixels at the same timing, and achieves high image quality and low power consumption even on a large screen. It is an object of the present invention to provide a display device and a display device driving method capable of achieving the above.
上述した目的を達成する本発明にかかる表示装置は、複数の画素を駆動して画像を表示する表示装置において、各画素を駆動する複数の画素駆動素子と、前記画素駆動素子に所定の電圧又は電流を供給して駆動させる電源回路とを備え、前記画素駆動素子は、色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離手段と、前記分離手段によって分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合手段と、前記分離手段によって分離された輝度信号を一時的に記憶する記憶手段と、前記比較照合手段による比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離手段によって分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動手段とを有することを特徴としている。 A display device according to the present invention that achieves the above-described object is a display device that displays an image by driving a plurality of pixels, a plurality of pixel driving elements that drive each pixel, and a predetermined voltage or A power supply circuit that drives by supplying current, and the pixel driving element separates each signal from a display pixel driving signal on which a color signal, a luminance signal, a pixel address signal, and a pixel driving timing signal are superimposed. Means for comparing and comparing the pixel address signal separated by the separating means and the address information of the pixel driving element, and storage means for temporarily storing the luminance signal separated by the separating means, When the comparison / collation result by the comparison / collation means indicates that the pixel address signal and the address information of the pixel driving element are the same, the separation Based on the pixel driving timing signal separated by a step, it is characterized by having a pixel drive means for driving the pixels to match the timing of the luminance signal read from the storage means.
このような本発明にかかる表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することができる。したがって、本発明にかかる表示装置においては、表示方式としてフィールドシーケンシャル方式を採用した場合であっても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることができる。 In such a display device according to the present invention, all the pixels constituting the display can be simultaneously driven at the same timing. Therefore, in the display device according to the present invention, even when the field sequential method is adopted as the display method, the color blur of the contour when displaying a moving image is difficult to appear, which is not possible conventionally. Screening can be achieved.
また、本発明にかかる表示装置は、複数の前記画素駆動素子における前記画素駆動手段によって各単位色の輝度信号に基づいて全画素を一斉に駆動し、その駆動を完了したタイミングでバックライトを所定期間だけ点灯するように制御する制御手段を備える。このような本発明にかかる表示装置においては、画面全体の駆動時間が1フレーム内の所定期間で全く同一となることから、バックライトを消灯して全画面を黒表示にするという既存の高画質表示方式をより効果的に利用することができ、また、消費電力の低減を図ることが可能となる。 In the display device according to the present invention, all the pixels are simultaneously driven based on the luminance signal of each unit color by the pixel driving means in the plurality of pixel driving elements, and the backlight is predetermined at the timing when the driving is completed. Control means for controlling to light only for a period is provided. In such a display device according to the present invention, since the drive time of the entire screen is exactly the same in a predetermined period within one frame, the existing high image quality in which the backlight is turned off and the entire screen is displayed in black. The display method can be used more effectively and the power consumption can be reduced.
さらに、本発明にかかる表示装置において、前記画素駆動素子は、当該画素駆動素子自身のアドレスを決定して記憶する初期化機能手段を有し、前記比較照合手段は、前記分離手段によって分離された画素アドレス信号と前記初期化機能手段に記憶されているアドレス情報とを比較照合する。 Furthermore, in the display device according to the present invention, the pixel driving element has initialization function means for determining and storing the address of the pixel driving element itself, and the comparison / collation means is separated by the separation means. The pixel address signal is compared with the address information stored in the initialization function means.
これにより、本発明にかかる表示装置においては、画素駆動素子をディスプレイに搭載した後に当該画素駆動素子のアドレスを決定することが可能となる。そのため、本発明にかかる表示装置においては、全く同一の画素駆動素子のチップを用いて構成することができ、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。 Thereby, in the display device according to the present invention, it is possible to determine the address of the pixel driving element after the pixel driving element is mounted on the display. For this reason, the display device according to the present invention can be configured using chips of exactly the same pixel driving element, and even if it is detected that a defective product is mounted, it is sufficient to simply replace it. Thus, it becomes possible to facilitate manufacturing and reduce the cost of parts.
さらにまた、本発明にかかる表示装置において、前記電源回路は、正負両極性の電圧又は電流を出力するものを用いることができる。そして、複数の前記画素駆動素子は、所定の基板上にマトリクス状に配列されており、マトリクス状に配列された前記画素駆動素子の水平方向端子には、それぞれ、正極性及び負極性の2本の電源線が接続されるとともに、当該画素駆動素子の垂直方向端子には、それぞれ、表示画素駆動信号を供給するための信号線が接続される。具体的には、前記2本の電源線は、それぞれの両側に位置する画素駆動素子に同極性の電源線が接続されるように配線されており、前記信号線は、1次側から入力された前記表示画素駆動信号を2次側となる次段の画素駆動素子へと送信するように配線される。このとき、前記初期化機能手段は、前記信号線に接続されたスイッチング素子を制御して、2次側となる次段の画素駆動素子へと信号が送信されないように、前記信号線を電気的に遮断させた状態で、1次側から入力した前記画素アドレス信号によって表されるアドレス情報を当該画素駆動素子自身のアドレスとして決定して記憶し、前記スイッチング素子を制御して、遮断していた前記信号線を電気的に開放させるとともに、記憶したアドレス情報に1だけ加算したアドレス情報を含む画素アドレス信号を、当該信号線を介して次段の画素駆動素子へと送信させる。 Furthermore, in the display device according to the present invention, the power supply circuit that outputs positive or negative voltage or current can be used. The plurality of pixel driving elements are arranged in a matrix on a predetermined substrate, and two pixels of positive and negative polarity are respectively provided in the horizontal direction terminals of the pixel driving elements arranged in a matrix. And a signal line for supplying a display pixel driving signal is connected to each vertical terminal of the pixel driving element. Specifically, the two power supply lines are wired so that the power supply lines having the same polarity are connected to the pixel driving elements located on both sides, and the signal lines are input from the primary side. The display pixel drive signal is wired so as to be transmitted to the pixel drive element at the next stage on the secondary side. At this time, the initialization function means controls the switching element connected to the signal line to electrically connect the signal line so that a signal is not transmitted to the pixel driving element of the next stage on the secondary side. In this state, the address information represented by the pixel address signal input from the primary side is determined and stored as the address of the pixel driving element itself, and the switching element is controlled to be shut off. The signal line is electrically opened, and a pixel address signal including address information obtained by adding 1 to the stored address information is transmitted to the next pixel drive element via the signal line.
これにより、本発明にかかる表示装置においては、1つの画素駆動素子に接続すべき配線が電源線及び信号線の4本のみで済むことから、高度な機能を実装した画素駆動素子を用いながらも、配線パターンが従来と変わらないか、若しくは従来よりも少ない配線数の容易な配線パターンで構成することができる。 Thereby, in the display device according to the present invention, only four lines, that is, the power supply line and the signal line, need to be connected to one pixel driving element. The wiring pattern is the same as the conventional one, or it can be configured with an easy wiring pattern having a smaller number of wirings than the conventional one.
また、上述した目的を達成する本発明にかかる表示装置の駆動方法は、複数の画素を駆動して画像を表示する表示装置の駆動方法において、電源回路から所定の電圧又は電流が供給され、各画素を駆動する複数の画素駆動素子によって色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離工程と、分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合工程と、前記分離工程にて分離された輝度信号を所定の記憶手段に一時的に記憶させる記憶工程と、前記比較照合工程における比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離工程にて分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動工程とを備えることを特徴としている。 The display device driving method according to the present invention that achieves the above-described object is a display device driving method in which a plurality of pixels are driven to display an image, and a predetermined voltage or current is supplied from a power supply circuit. A separation step of separating each of these signals from a display pixel drive signal in which a color signal, a luminance signal, a pixel address signal, and a pixel drive timing signal are superimposed by a plurality of pixel drive elements that drive the pixel, and a separated pixel address signal A comparison and collation step for comparing and collating the address information of the pixel driving element, a storage step for temporarily storing the luminance signal separated in the separation step in a predetermined storage means, and a comparison and collation in the comparison and collation step When the result indicates that the pixel address signal and the address information of the pixel driving element are the same, the pixel driving separated in the separation step Based on the timing signal, and characterized by comprising a pixel driving step of driving the pixel timed luminance signal read from the storage means.
このような本発明にかかる表示装置の駆動方法においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することが可能となる。したがって、本発明にかかる表示装置の駆動方法においては、表示方式としてフィールドシーケンシャル方式を採用した場合であっても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることが可能となる。 In such a method for driving a display device according to the present invention, it is possible to simultaneously drive all the pixels constituting the display at the same timing. Therefore, in the driving method of the display device according to the present invention, even when the field sequential method is adopted as the display method, the color blur of the contour when displaying a moving image hardly appears, so that it is impossible in the past. It is possible to increase the screen size.
本発明によれば、全画素を同時に同じタイミングで駆動することができることから、大画面であっても高画質化及び低消費電力化を図ることができる。 According to the present invention, since all the pixels can be driven simultaneously at the same timing, it is possible to achieve high image quality and low power consumption even on a large screen.
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。 Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings.
この実施の形態は、複数の画素を駆動して画像を表示する表示装置である。特に、この表示装置は、全画素を同時に同じタイミングで駆動することができるものである。なお、以下では、説明の便宜上、フィールドシーケンシャル方式でカラー画像を表示する水平方向1920画素×垂直方向1080画素からなる表示装置について説明するものとする。 This embodiment is a display device that displays an image by driving a plurality of pixels. In particular, this display device can drive all pixels simultaneously at the same timing. Hereinafter, for convenience of explanation, a display device composed of 1920 pixels in the horizontal direction × 1080 pixels in the vertical direction that displays a color image in a field sequential manner will be described.
表示装置は、図1に示すように、所定のアレイ基板上に各画素を駆動するチップ状の複数の画素駆動素子11をマトリクス状に配列して構成される。なお、ここでの画素とは、表示装置によって表示される画像の最小構成単位を指すものである。ここで、表示装置は、図2に示すように、1つの画素駆動素子11あたり、水平方向2画素×垂直方向2画素からなる4つの画素P0,P1,P2,P3を駆動するように構成される。すなわち、この表示装置は、水平方向1920画素×垂直方向1080画素に対して、960×540個の画素駆動素子11を設けて構成される。なお、以下では、同図に示すように、各画素に書き込まれる表示信号がディスプレイの左端側から水平方向に走査されるものとし、水平方向のアドレスxを左側(1次側)から0,1,・・・,i,・・・,958,959とし、垂直方向のアドレスyを上側(1次側)から0,1,・・・,j,・・・,538,539とし、画素駆動素子11のアドレスをN(0,0)からN(959,539)で表すものとする。
As shown in FIG. 1, the display device is configured by arranging a plurality of chip-like
これらマトリクス状に配列された画素駆動素子11の水平方向端子には、それぞれ、図3に示すように、正極性及び負極性の2本の電源線12a,12bが接続される。より具体的には、表示装置においては、電源線12a,12bが、それぞれの両側に位置する画素駆動素子11に同極性の電源線が接続されるように配線されている。したがって、表示装置においては、アドレスxが偶数である画素駆動素子11の左側の水平方向端子に正極性の電源線12aが接続された場合には、当該画素駆動素子11の右側の水平方向端子とアドレスxが奇数である画素駆動素子11の左側の水平方向端子とに、負極性の電源線12bが接続されることになる。表示装置においては、このように正負両極性の電源線12a,12bを設けることにより、配線数を少なくすることができ、これにともない、透過率を上げることが可能となる。一方、画素駆動素子11の垂直方向端子には、それぞれ、各アドレスxに対応した信号線13xが接続される。より具体的には、表示装置においては、所定のブロック毎に設けられたn個の列駆動用ドライバ140,・・・,14k,・・・,14nによって上位装置から入力された表示信号を変換して得られた各画素のアドレス信号を含むY列表示画素駆動信号が、信号線13xを介して画素駆動素子11の垂直方向端子に供給される。
As shown in FIG. 3, two positive and negative
このような画素駆動素子11は、具体的には図4に示すように構成される。すなわち、画素駆動素子11は、対応する列駆動用ドライバ14によって変換されたY列表示画素駆動信号に含まれる信号を分離するデコーダ21と、後述する初期化時の指令を司る初期化指令回路22と、この初期化指令回路22の指令に基づいて自己のアドレスを記憶する自己アドレス記憶回路23と、この自己アドレス記憶回路23に記憶させたアドレス情報に“1”だけ加算したアドレス情報(自己アドレス情報+1)を含む画素アドレス信号を次段へと送信する自己アドレス+1送信回路24と、次段への送信用信号線13xに設けられたスイッチング素子25と、デコーダ21から供給された画素アドレス信号と自己アドレス記憶回路23に記憶されているアドレス情報とを比較照合する比較回路26と、デコーダ21によって分離された輝度信号を一時的に記憶する記憶回路27と、デコーダ21によって分離された画素駆動タイミング信号(フレーム同期信号)に基づいて駆動する4つのスイッチング素子280,281,282,283と、これらスイッチング素子280,281,282,283のそれぞれを介して供給された輝度信号を電流に変換する4つの輝度・電流変換回路290,291,292,293と、これら輝度・電流変換回路290,291,292,293のそれぞれから供給された電流に基づいて各画素P0,P1,P2,P3を駆動する4つの画素ドライバ300,301,302,303とを有する。これら各部は、電源回路31に設けられた正負両極性に対応する整流回路32によって整流後変換して得られた所定の電圧又は電流によって駆動される。
Such a
デコーダ21は、列駆動用ドライバ14から供給された色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳したY列表示画素駆動信号から、これら各信号を分離する。このデコーダ21によって分離された画素アドレス信号は、比較回路26に供給され、輝度信号は、記憶回路27に供給され、画素駆動タイミング信号は、スイッチング素子280,281,282,283に供給される。また、デコーダ21は、初期化時には、少なくとも上位装置から供給された初期化信号と画素アドレス信号とを入力し、これら初期化信号及び画素アドレス信号を初期化指令回路22に供給する。
The
初期化指令回路22は、自己アドレス記憶回路23とともに当該画素駆動素子11自身のアドレスを決定して記憶する初期化機能回路として構成され、初期化を行うために必要な指令を行う。ここでの初期化とは、通常、当該表示装置の製造工程で行われる。具体的には、初期化指令回路22は、図5に示すように、初期化時に、デコーダ21から初期化信号を入力すると、初期化指令信号をスイッチング素子25に供給することにより、2次側となる次段へと信号が送信されないように、次段への送信用信号線13xを電気的に遮断させる。続いて、初期化指令回路22は、1次側から画素アドレス信号を入力すると、その画素アドレス信号によって表されるアドレス情報を当該画素駆動素子11自身のアドレスとして決定し、自己アドレス記憶回路23に記憶させる。そして、初期化指令回路22は、アドレス情報を自己アドレス記憶回路23に記憶させると、初期化指令信号をスイッチング素子25に供給することにより、遮断していた次段への送信用信号線13xを電気的に開放させる。
The
自己アドレス記憶回路23は、初期化指令回路22とともに初期化機能回路として構成され、初期化時に初期化指令回路22から供給されたアドレス情報を当該画素駆動素子11自身のアドレスとして記憶する。この自己アドレス記憶回路23に記憶されたアドレス情報は、画像の表示時に比較回路26によって読み出される。
The self-
自己アドレス+1送信回路24は、初期化指令回路22によってスイッチング素子25が駆動され、次段への送信用信号線13xが電気的に開放されるのにともない、自己アドレス記憶回路23に記憶されているアドレス情報に“1”だけ加算したアドレス情報(自己アドレス情報+1)を含む画素アドレス信号を、当該送信用信号線13xを介して次段へと送信する。
The self-
スイッチング素子25は、例えばトランジスタ等からなり、表示画素駆動信号を次段へと送信するために延在する信号線13xを電気的に遮断又は開放することによって当該信号線13xの導通を制御するように設けられる。すなわち、画素駆動素子11は、1次側から入力された表示画素駆動信号を、スイッチング素子25が接続された信号線13xを介して次段の画素駆動素子11へと送信するように、信号線13xが配線されている。具体的には、スイッチング素子25は、初期化時に、初期化指令回路22から供給される初期化指令信号に基づいて、信号線13xを電気的に遮断又は開放し、次段への画素アドレス信号の送信を制御する。
The switching
比較回路26は、デコーダ21から供給された画素アドレス信号と自己アドレス記憶回路23に記憶されているアドレス情報とを比較照合する。比較回路26は、比較照合結果を示す比較照合結果信号を記憶回路27に供給する。
The
記憶回路27は、デコーダ21によって分離された輝度信号を一時的に記憶する。画素駆動素子11においては、ある表示フレームの全画素の輝度信号を記憶回路27に記憶させると、比較回路26から供給される比較照合結果信号に基づいて、当該記憶回路27に記憶させた輝度信号を、スイッチング素子280,281,282,283を介して輝度・電流変換回路290,291,292,293に供給する。具体的には、画素駆動素子11は、比較回路26から供給される比較照合結果信号が、画素アドレス信号と自己アドレス記憶回路23に記憶されているアドレス情報とが同一である旨を示す場合には、記憶回路27に記憶された輝度信号が、当該画素駆動素子11が駆動する画素P0,P1,P2,P3に書き込むべきものであることから、その輝度信号をスイッチング素子280,281,282,283を介して輝度・電流変換回路290,291,292,293に供給する。
The
スイッチング素子280,281,282,283は、それぞれ、輝度・電流変換回路290,291,292,293及び画素ドライバ300,301,302,303とともに記憶回路27から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動回路として構成される。スイッチング素子280,281,282,283は、それぞれ、例えばトランジスタ等からなり、記憶回路25から読み出された4つの画素P0,P1,P2,P3のそれぞれに対応する輝度信号を輝度・電流変換回路290,291,292,293のそれぞれに供給するために延在する信号線を電気的に遮断又は開放することによって当該信号線の導通を制御するように設けられる。具体的には、スイッチング素子280,281,282,283は、それぞれ、画像の表示時に、デコーダ21によって分離された画素駆動タイミング信号に基づいて、記憶回路27から読み出された4つの画素P0,P1,P2,P3のそれぞれに対応する輝度信号のタイミングを合わせて輝度・電流変換回路290,291,292,293に供給するように制御する。
The switching
輝度・電流変換回路290,291,292,293は、それぞれ、スイッチング素子280,281,282,283及び画素ドライバ300,301,302,303とともに画素駆動回路として構成され、スイッチング素子280,281,282,283を介して記憶回路27から読み出された輝度信号を、そのレベルに応じた電流に変換する。そして、輝度・電流変換回路290,291,292,293は、それぞれ、変換した電流を画素ドライバ300,301,302,303に供給する。
Luminance-
画素ドライバ300,301,302,303は、それぞれ、スイッチング素子280,281,282,283及び輝度・電流変換回路290,291,292,293とともに画素駆動回路として構成され、電源回路31から供給される正極性又は負極性の電源、及び輝度・電流変換回路290,291,292,293から供給される電流に基づいて、各画素P0,P1,P2,P3を一斉に駆動する。
The pixel drivers 30 0 , 30 1 , 30 2 , and 30 3 are respectively driven with the switching
このような各部を有する画素駆動素子11を備える表示装置は、以下のように動作する。
A display device including the
まず、初期化時における表示装置の動作について、図6を用いて説明する。なお、同図においては、説明の便宜上、水平方向のアドレスxが0、すなわち、信号線130に接続されたアドレスがN(0,0),N(0,1),・・・,N(0,j),・・・,N(0,539)の画素駆動素子11の動作について示しているが、表示装置においては、全ての画素駆動素子11が同様に動作する。
First, the operation of the display device during initialization will be described with reference to FIG. In the figure, for convenience of description, 0 is the horizontal address x, i.e., connected to address signal lines 13 0 N (0,0), N (0,1 ), ···, N Although the operation of the
まず、表示装置においては、上位装置から与えられた表示信号を列駆動用ドライバ140によってY0列表示画素駆動信号に変換し、このY0列表示画素駆動信号に含まれる初期化信号が各画素駆動素子11におけるデコーダ21を介して初期化指令回路22に入力されると初期化動作を開始する。そして、表示装置においては、各画素駆動素子11における初期化指令回路22からスイッチング素子25に初期化指令信号を供給することにより、信号線130を電気的に遮断させる。
First, in the display apparatus converts the Y 0 row display pixel drive signal a display signal supplied from the host device by the column driver for driving 14 0, the initialization signal each contained in the Y 0-column display pixel drive signals When input to the
続いて、表示装置においては、上位装置から与えられた表示信号を列駆動用ドライバ140によってY0列表示画素駆動信号に変換し、このY0列表示画素駆動信号に含まれる画素アドレス信号が最上段の画素駆動素子11に供給される。このとき、画素アドレス信号は、そのアドレス情報がN(0,0)とされる。最上段の画素駆動素子11は、デコーダ21を介して初期化指令回路22に画素アドレス信号が入力されると、その画素アドレス信号によって表されるアドレス情報N(0,0)を当該初期化指令回路22によって当該画素駆動素子11自身のアドレスとして決定し、自己アドレス記憶回路23に記憶させる。そして、アドレスがN(0,0)とされた最上段の画素駆動素子11は、初期化指令回路22からスイッチング素子25に初期化指令信号を供給することにより、遮断していた次段への信号線130を電気的に開放させるとともに、自己アドレス記憶回路23に記憶させたアドレス情報に“1”だけ加算したアドレス情報N(0,1)を含む画素アドレス信号を、自己アドレス+1送信回路24により、当該信号線130を介して次段の画素駆動素子11へと送信する。
Subsequently, the display apparatus converts the Y 0 row display pixel drive signal a display signal supplied from the host device by the column driver for driving 14 0, the pixel address signal included in the Y 0-column display pixel drive signals It is supplied to the uppermost
同様に、次段の画素駆動素子11は、デコーダ21を介して初期化指令回路22に画素アドレス信号が入力されると、その画素アドレス信号によって表されるアドレス情報N(0,1)を当該初期化指令回路22によって当該画素駆動素子11自身のアドレスとして決定し、自己アドレス記憶回路23に記憶させる。そして、アドレスがN(0,1)とされた画素駆動素子11は、初期化指令回路22からスイッチング素子25に初期化指令信号を供給することにより、遮断していた次段への信号線130を電気的に開放させるとともに、自己アドレス記憶回路23に記憶させたアドレス情報に“1”だけ加算したアドレス情報N(0,2)を含む画素アドレス信号を、自己アドレス+1送信回路24により、当該信号線130を介して次段の画素駆動素子11へと送信する。
Similarly, when the pixel address signal is input to the
表示装置においては、このような動作を最下段の画素駆動素子11まで繰り返し行う。そして、最下段の画素駆動素子11は、自己のアドレスをN(0,539)と決定して自己アドレス記憶回路23に記憶させると、初期化指令回路22からスイッチング素子25に初期化指令信号を供給することにより、遮断していた次段への信号線130を電気的に開放させるとともに、自己アドレス記憶回路23に記憶させたアドレス情報に“1”だけ加算したアドレス情報N(0,540)を含む画素アドレス信号を、自己アドレス+1送信回路24により、当該信号線130を介して列駆動用ドライバ140へと送信する。これにより、表示装置においては、信号線130に接続されている全ての画素駆動素子11に適切にアドレスが割り当てられたとして、初期化動作を停止する。
In the display device, such an operation is repeated until the
表示装置においては、このような動作を全ての信号線13xに接続されている全ての画素駆動素子11について各列毎に行うことにより、全ての画素駆動素子11に適切にアドレスを割り当て、使用可能状態となる。このように、表示装置においては、画素駆動素子11のアドレスを、初期化動作を行う度に決定することから、工場等においてディスプレイに搭載する前にアドレスを割り当てる必要がなくなる。したがって、表示装置の製造にあたっては、全く同一の画素駆動素子11のチップを製造すればよく、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。
In the display device, such an operation is performed for every column for all the
つぎに、画像の表示時における表示装置の動作について、図7及び図8を用いて説明する。なお、同図においても、説明の便宜上、水平方向のアドレスxが0、すなわち、信号線130に接続されたアドレスがN(0,0),N(0,1),・・・,N(0,j),・・・,N(0,539)の画素駆動素子11の動作について示しているが、表示装置においては、全ての画素駆動素子11が同様に動作する。
Next, the operation of the display device during image display will be described with reference to FIGS. Also in this figure, for convenience of explanation, 0 a horizontal address x, i.e., connected to address signal lines 13 0 N (0,0), N (0,1 ), ···, N Although the operation of the
まず、従来の表示装置においては、図7(a)に示すように、mフレーム目の表示信号が上位装置から与えられ、列駆動用ドライバによって赤(R)、緑(G)、青(B)の各単位色のY列表示画素駆動信号に変換した上で、各列の画素駆動素子に供給されると、これら各単位色の輝度信号に基づいて各画素を駆動する。このとき、従来の表示装置においては、各単位色の輝度信号に基づく各画素の駆動動作を開始してから全画素の駆動が完了するまでの間、バックライトを点灯し続ける必要がある。そのため、従来の表示装置においては、バックライトを点灯し続けることによる消費電力の増大と、各画素の駆動途中における像がディスプレイ表面に漏洩することによる画質の低下という問題が生じていた。 First, in the conventional display device, as shown in FIG. 7A, the display signal of the mth frame is given from the host device, and red (R), green (G), blue (B ) Are converted into Y-column display pixel drive signals for each unit color and then supplied to the pixel drive elements for each column, each pixel is driven based on the luminance signal for each unit color. At this time, in the conventional display device, it is necessary to continuously turn on the backlight from the start of the driving operation of each pixel based on the luminance signal of each unit color until the driving of all the pixels is completed. For this reason, the conventional display device has a problem that power consumption is increased by continuing to turn on the backlight, and image quality is deteriorated due to an image leaking to the display surface during driving of each pixel.
これに対して、本発明の実施の形態として示す表示装置においては、図7(b)に示すように、mフレーム目の表示信号が上位装置から与えられ、列駆動用ドライバ14によって赤(R)、緑(G)、青(B)の各単位色のY列表示画素駆動信号に変換した上で、各列の画素駆動素子11に供給されると、赤(R)の輝度信号をデコーダ21によって分離して記憶回路27に一時的に記憶させる。そして、表示装置においては、mフレーム目の全画素についての赤の輝度信号を記憶回路27に記憶させると、デコーダ21によって分離された画素駆動タイミング信号に基づいて、各画素P0,P1,P2,P3を一斉に駆動して赤成分の表示を行う。続いて、表示装置においては、赤成分の表示を行い、緑(G)の輝度信号をデコーダ21によって分離して記憶回路27に一時的に記憶させ、mフレーム目の全画素についての緑の輝度信号を記憶回路27に記憶させると、デコーダ21によって分離された画素駆動タイミング信号に基づいて、各画素P0,P1,P2,P3を一斉に駆動して緑成分の表示を行う。そして、表示装置においては、緑成分の表示を行い、青(B)の輝度信号をデコーダ21によって分離して記憶回路27に一時的に記憶させ、mフレーム目の全画素についての青の輝度信号を記憶回路27に記憶させると、デコーダ21によって分離された画素駆動タイミング信号に基づいて、各画素P0,P1,P2,P3を一斉に駆動して青成分の表示を行い、mフレーム目の表示を完了する。
On the other hand, in the display device shown as the embodiment of the present invention, as shown in FIG. 7B, the display signal of the m-th frame is given from the host device and red (R ), Green (G), and blue (B) converted into Y-column display pixel drive signals of unit colors, and supplied to the
より具体的には、表示装置においては、図8に示すように、上位装置から与えられた表示信号を所定のブロック毎に設けられたn個の列駆動用ドライバ140,・・・,14k,・・・,14nのそれぞれによって各列のY列表示画素駆動信号に変換した上で、各列の画素駆動素子11に供給されると、赤(R)の輝度信号をデコーダ21によって分離して記憶回路25に一時的に記憶させる。ここで、信号線130に対応するアドレスがN(0,0),N(0,1),・・・,N(0,j),・・・,N(0,539)の画素駆動素子11に供給されるY0列表示画素駆動信号は、赤(R)である旨を示すヘッダに続いて、アドレスがN(0,0)の画素駆動素子11に供給されるべき赤の輝度信号、アドレスがN(0,1)の画素駆動素子11に供給されるべき赤の輝度信号、・・・、アドレスがN(0,j)の画素駆動素子11に供給されるべき赤の輝度信号、・・・、アドレスがN(0,539)の画素駆動素子11に供給されるべき赤の輝度信号が順次分離された後、アドレスがN(0,0)の画素駆動素子11に供給されるべき緑の輝度信号、アドレスがN(0,1)の画素駆動素子11に供給されるべき緑の輝度信号、・・・、アドレスがN(0,j)の画素駆動素子11に供給されるべき緑の輝度信号、・・・、アドレスがN(0,539)の画素駆動素子11に供給されるべき緑の輝度信号が順次分離され、さらに、アドレスがN(0,0)の画素駆動素子11に供給されるべき青の輝度信号、アドレスがN(0,1)の画素駆動素子11に供給されるべき青の輝度信号、・・・、アドレスがN(0,j)の画素駆動素子11に供給されるべき青の輝度信号、・・・、アドレスがN(0,539)の画素駆動素子11に供給されるべき青の輝度信号が順次分離される。そして、表示装置においては、mフレーム目の全画素についての赤の輝度信号を記憶回路27に記憶させると、各画素P0,P1,P2,P3を一斉に駆動して赤成分の表示を行い、続いて、mフレーム目の全画素についての緑の輝度信号を記憶回路27に記憶させると、各画素P0,P1,P2,P3を一斉に駆動して緑成分の表示を行い、さらに、mフレーム目の全画素についての青の輝度信号を記憶回路27に記憶させると、各画素P0,P1,P2,P3を一斉に駆動して青成分の表示を行う。表示装置においては、このような動作を全ての信号線13xに接続されている全ての画素駆動素子11について各列毎に行うことにより、全画素を各単位色毎に一斉に駆動することが可能となる。
More specifically, in the display device, as shown in FIG. 8, n column driving drivers 14 0 ,..., 14 provided with display signals given from the host device for each predetermined block. k ,..., 14 n are converted into Y-column display pixel drive signals for each column, and then supplied to the
ここで、表示装置においては、図7(b)に示すように、各単位色の輝度信号に基づいて全画素を一斉に駆動し、その駆動を完了したタイミングで、所定の制御手段の制御のもとにバックライトを所定期間だけ点灯する。そのため、表示装置においては、従来の表示装置のように、バックライトを点灯し続ける必要がないことから、各画素の駆動途中における像がディスプレイ表面に漏洩することがなく、大幅な高画質化を図ることができる。また、表示装置においては、バックライトを点灯させる期間が各画素の駆動完了のタイミングと完全に同期していることから、バックライトを点灯し続ける従来の表示装置に比べて消費電力の大幅な低減を図ることができる。 Here, in the display device, as shown in FIG. 7B, all the pixels are driven at the same time based on the luminance signal of each unit color, and at the timing when the driving is completed, the control of the predetermined control means is performed. The backlight is turned on only for a predetermined period. Therefore, in the display device, it is not necessary to keep the backlight on as in the case of the conventional display device, so that an image in the middle of driving each pixel does not leak to the display surface, and the image quality is greatly improved. You can plan. Moreover, in the display device, the period during which the backlight is turned on is completely synchronized with the timing of completion of driving of each pixel, so that the power consumption is greatly reduced compared to the conventional display device that keeps turning on the backlight. Can be achieved.
以上説明したように、本発明の実施の形態として示す表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することから、画面全体の駆動時間が1フレーム内の所定期間で全く同一となる。したがって、表示装置においては、1フレーム内の所定期間でバックライトを消灯して全画面を黒表示にするという既存の高画質表示方式をより効果的に利用することができ、また、消費電力の低減を図ることが可能となる。 As described above, in the display device shown as an embodiment of the present invention, since all the pixels constituting the display are driven at the same time at the same time, the drive time of the entire screen is exactly the same for a predetermined period within one frame. It becomes. Therefore, in the display device, the existing high image quality display method of turning off the backlight and displaying the entire screen in black for a predetermined period within one frame can be used more effectively, and the power consumption can be reduced. Reduction can be achieved.
また、表示装置においては、表示方式としてフィールドシーケンシャル方式を採用しても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることができる。 Further, even if the field sequential method is adopted as the display method in the display device, blurring of the outline color when displaying a moving image does not easily appear, so that it is possible to achieve a large screen that was impossible in the past. .
さらに、表示装置においては、1つの画素駆動素子11に接続すべき配線が電源線12a,12b及び信号線13xの4本のみで済むことから、高度な機能を実装した画素駆動素子11を用いながらも、配線パターンが従来と変わらないか、若しくは従来よりも少ない配線数の容易な配線パターンで構成することができる。
Further, in the display device, one
さらにまた、表示装置においては、画素駆動素子11をディスプレイに搭載した後に当該画素駆動素子11のアドレスを決定することができる。そのため、表示装置においては、全く同一の画素駆動素子11のチップを用いて構成することができ、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。
Furthermore, in the display device, the address of the
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、フィールドシーケンシャル方式でカラー画像を表示する水平方向1920画素×垂直方向1080画素からなる表示装置について説明したが、本発明は、フィールドシーケンシャル方式ではない表示方式を採用する表示装置であっても適用することができ、画面の大きさも任意のものを適用することができる。 The present invention is not limited to the embodiment described above. For example, in the above-described embodiment, a display device composed of 1920 pixels in the horizontal direction and 1080 pixels in the vertical direction that displays a color image by the field sequential method has been described, but the present invention employs a display method that is not the field sequential method. Even a display device can be applied, and an arbitrary screen size can be applied.
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。 Thus, it goes without saying that the present invention can be modified as appropriate without departing from the spirit of the present invention.
11 画素駆動素子
12a,12b 電源線
13x 信号線
140,・・・,14k,・・・,14n 列駆動用ドライバ
21 デコーダ
22 初期化指令回路
23 自己アドレス記憶回路
24 自己アドレス+1送信回路
25 スイッチング素子
26 比較回路
27 記憶回路
280,281,282,283 スイッチング素子
290,291,292,293 輝度・電流変換回路
300,301,302,303 画素ドライバ
31 電源回路
32 整流回路
P0,P1,P2,P3 画素
11
Claims (6)
各画素を駆動する複数の画素駆動素子と、
前記画素駆動素子に所定の電圧又は電流を供給して駆動させる電源回路とを備え、
前記画素駆動素子は、
色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離手段と、
前記分離手段によって分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合手段と、
前記分離手段によって分離された輝度信号を一時的に記憶する記憶手段と、
前記比較照合手段による比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離手段によって分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動手段とを有することを特徴とする表示装置。 In a display device that displays an image by driving a plurality of pixels,
A plurality of pixel driving elements for driving each pixel;
A power supply circuit that drives the pixel driving element by supplying a predetermined voltage or current,
The pixel driving element is:
Separating means for separating each of these signals from a display pixel driving signal on which a color signal, a luminance signal, a pixel address signal, and a pixel driving timing signal are superimposed;
A comparison collation means for comparing and collating the pixel address signal separated by the separation means and the address information of the pixel driving element;
Storage means for temporarily storing the luminance signal separated by the separation means;
When the comparison / collation result by the comparison / collation means indicates that the pixel address signal and the address information of the pixel drive element are the same, the storage is performed based on the pixel drive timing signal separated by the separation means. And a pixel driving means for driving the pixels in synchronism with the timing of the luminance signal read from the means.
前記比較照合手段は、前記分離手段によって分離された画素アドレス信号と前記初期化機能手段に記憶されているアドレス情報とを比較照合することを特徴とする請求項1記載の表示装置。 The pixel driving element has initialization function means for determining and storing an address of the pixel driving element itself,
2. The display device according to claim 1, wherein the comparison and collation unit compares and collates the pixel address signal separated by the separation unit and the address information stored in the initialization function unit.
複数の前記画素駆動素子は、所定の基板上にマトリクス状に配列されており、
マトリクス状に配列された前記画素駆動素子の水平方向端子には、それぞれ、正極性及び負極性の2本の電源線が接続されるとともに、当該画素駆動素子の垂直方向端子には、それぞれ、表示画素駆動信号を供給するための信号線が接続されており、
前記2本の電源線は、それぞれの両側に位置する画素駆動素子に同極性の電源線が接続されるように配線されており、
前記信号線は、1次側から入力された前記表示画素駆動信号を2次側となる次段の画素駆動素子へと送信するように配線されていることを特徴とする請求項3記載の表示装置。 The power supply circuit outputs positive or negative voltage or current,
The plurality of pixel driving elements are arranged in a matrix on a predetermined substrate,
Two power supply lines of positive polarity and negative polarity are respectively connected to the horizontal direction terminals of the pixel driving elements arranged in a matrix, and a display is respectively provided to the vertical direction terminals of the pixel driving elements. A signal line for supplying a pixel drive signal is connected,
The two power supply lines are wired so that power supply lines of the same polarity are connected to the pixel driving elements located on both sides,
4. The display according to claim 3, wherein the signal line is wired so as to transmit the display pixel driving signal input from the primary side to a pixel driving element at the next stage on the secondary side. apparatus.
電源回路から所定の電圧又は電流が供給され、各画素を駆動する複数の画素駆動素子によって色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離工程と、
分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合工程と、
前記分離工程にて分離された輝度信号を所定の記憶手段に一時的に記憶させる記憶工程と、
前記比較照合工程における比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離工程にて分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動工程とを備えることを特徴とする表示装置の駆動方法。
In a driving method of a display device that displays an image by driving a plurality of pixels,
A predetermined voltage or current is supplied from a power supply circuit, and each of these signals is generated from a display pixel driving signal in which a color signal, a luminance signal, a pixel address signal, and a pixel driving timing signal are superimposed by a plurality of pixel driving elements that drive each pixel. Separating step of separating,
A comparison and collation step of comparing and collating the separated pixel address signal and the address information of the pixel driving element;
A storage step of temporarily storing the luminance signal separated in the separation step in a predetermined storage unit;
When the comparison / collation result in the comparison / collation step indicates that the pixel address signal and the address information of the pixel drive element are the same, based on the pixel drive timing signal separated in the separation step, And a pixel driving step of driving the pixels in synchronism with the timing of the luminance signal read from the storage means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058963A JP2007240574A (en) | 2006-03-06 | 2006-03-06 | Display device and driving method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058963A JP2007240574A (en) | 2006-03-06 | 2006-03-06 | Display device and driving method of display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007240574A true JP2007240574A (en) | 2007-09-20 |
Family
ID=38586226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058963A Pending JP2007240574A (en) | 2006-03-06 | 2006-03-06 | Display device and driving method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007240574A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012529673A (en) * | 2009-06-09 | 2012-11-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device using parallel data distribution |
CN112365838A (en) * | 2020-11-24 | 2021-02-12 | 昆山国显光电有限公司 | Silicon-based display panel, driving method thereof and display device |
-
2006
- 2006-03-06 JP JP2006058963A patent/JP2007240574A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012529673A (en) * | 2009-06-09 | 2012-11-22 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Display device using parallel data distribution |
KR101277206B1 (en) * | 2009-06-09 | 2013-06-20 | 글로벌 오엘이디 테크놀러지 엘엘씨 | Display Device with Parallel Data Distribution |
CN112365838A (en) * | 2020-11-24 | 2021-02-12 | 昆山国显光电有限公司 | Silicon-based display panel, driving method thereof and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7007154B2 (en) | Display device and its driving method | |
JP4573703B2 (en) | Flat panel display device, driving method thereof, and demultiplexer for controlling flat panel display device | |
US8368624B2 (en) | Display method with interlacing reversal scan and device thereof | |
CN108335682B (en) | Display panel, test method and display device | |
TWI493521B (en) | Display driver integrated circuits, and systems and methods using display driver integrated circuits | |
JP5117517B2 (en) | Color sequential display and power saving method thereof | |
US7602362B2 (en) | Liquid crystal display device and method for driving the same | |
JP2006139248A (en) | Liquid crystal display and driving method thereof | |
TW200521941A (en) | Display device and driving method thereof | |
CN1909034B (en) | Display device | |
TWI492212B (en) | Drining device and driving method | |
US20070171175A1 (en) | Liquid crystal display devices and methods for driving the same | |
US20090251403A1 (en) | Liquid crystal display panel | |
US10424238B2 (en) | Display device | |
US11205373B2 (en) | Display apparatus to mitigate dimming phenomenon and control method thereof | |
US20130229398A1 (en) | Display apparatus and method of driving the same | |
JP2007187754A (en) | Flat display device and method for driving the same | |
US20100013755A1 (en) | Color sequential liquid crystal display and liquid crystal display panel driving method thereof | |
JP2007240574A (en) | Display device and driving method of display device | |
US9953599B2 (en) | Display device and driving board | |
KR101119906B1 (en) | Apparatus for image display | |
KR20170100099A (en) | Liquid crystal display device and driving method thereof | |
US20180277053A1 (en) | Liquid crystal panel driving circuit and liquid crystal display device | |
WO2018076476A1 (en) | Dual-driven oled circuit, driving method and display panel | |
KR102535792B1 (en) | Timing controller and display device including the same |