JP2007234988A - Substrate and method for mounting semiconductor device - Google Patents
Substrate and method for mounting semiconductor device Download PDFInfo
- Publication number
- JP2007234988A JP2007234988A JP2006056774A JP2006056774A JP2007234988A JP 2007234988 A JP2007234988 A JP 2007234988A JP 2006056774 A JP2006056774 A JP 2006056774A JP 2006056774 A JP2006056774 A JP 2006056774A JP 2007234988 A JP2007234988 A JP 2007234988A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor element
- substrate
- opening
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
Description
本発明は、半導体素子の実装基板、及び実装基板に対する半導体素子の実装方法に係り、特に実装基板に対してバンプを介して半導体素子を実装する際に用いられる実装基板、及び実装方法に関する。 The present invention relates to a mounting board for a semiconductor element and a mounting method for the semiconductor element on the mounting board, and more particularly to a mounting board and a mounting method used when mounting the semiconductor element on the mounting board via bumps.
半導体素子（ＩＣ）を実装基板に実装する際、図６に示すように、実装基板に対してバンプを介して実装されることがある。いわゆるフリップチップボンディングといわれる実装方法である。ここで、図６において、図６（Ａ）は実装基板の平面図、図６（Ｂ）は半導体素子を実装した実装基板の側断面図を示す。 When a semiconductor element (IC) is mounted on a mounting board, it may be mounted on the mounting board via bumps as shown in FIG. This is a so-called flip chip bonding mounting method. Here, in FIG. 6, FIG. 6A is a plan view of the mounting substrate, and FIG. 6B is a side sectional view of the mounting substrate on which the semiconductor element is mounted.
このような実装方法では、実装基板１とＩＣ２との接続がバンプ３の配置部分のみとなることから、実装強度に不安が持たれる。特に、実装基板１が可撓性のものである場合には、接続部分であるバンプ３には過度の応力が負荷されることとなる。このため上記のような実装を行う場合には、ＩＣ２と実装基板１との間に硬化性の樹脂（アンダーフィル材）４を注入し、実装強度の向上が図られている。 In such a mounting method, since the connection between the mounting substrate 1 and the IC 2 is only the portion where the bumps 3 are arranged, the mounting strength is uneasy. In particular, when the mounting substrate 1 is flexible, an excessive stress is applied to the bumps 3 that are connection portions. Therefore, when mounting as described above, a curable resin (underfill material) 4 is injected between the IC 2 and the mounting substrate 1 to improve the mounting strength.
ＩＣ２と実装基板１との間に対するアンダーフィル材４の注入は、微小な隙間に対する毛細管現象を利用して行われるが、単純に注入するだけではＩＣ２の下部に均一にアンダーフィル材４を行き渡らせることは困難であり、ＩＣ２の下部に注入しきれないアンダーフィル材４がＩＣ２の周囲に漏れ出すといった事態が生じていた。 Injection of the underfill material 4 between the IC 2 and the mounting substrate 1 is performed by utilizing a capillary phenomenon with respect to a minute gap, but the underfill material 4 is uniformly distributed under the IC 2 by simple injection. This is difficult, and the underfill material 4 that cannot be injected into the lower part of the IC 2 leaks around the IC 2.
このような実状を鑑み、特許文献１に開示されているような技術が開発されている。特許文献１に開示されている技術は図７に示すようなものである。なお、図７において、図７（Ａ）は実装基板の平面図、図７（Ｂ）は半導体素子を実装した実装基板の側断面図を示す。一般的に実装基板１には、種々の配線パターンを保護するために、ソルダーレジスト膜５と呼ばれる保護膜が付されており、ＩＣ２を実装するための実装パッド６が配置された部分等、外部との接続に使用される部分においては、このソルダーレジスト膜５に開口部が設けられ、そのパターンが外部に晒される構成が取られている。特許文献１に開示されている実装基板１は、前記ソルダーレジスト膜５のうち、ＩＣ２を実装する部分の周囲に、枠状の溝７あるいは凸部を形成し、注入時に余ったアンダーフィル材４（不図示）が、この溝７、あるいは凸部を越えて外部へ漏れ出ることを防止する構成を採っている。このような構成とすることによりアンダーフィル材４はＩＣ２の下部に均等に行き渡るというのである。
しかし、上記特許文献１に開示されているような基板の構造において、ＩＣと実装基板との間と、溝あるいは凸部とでは、注入されたアンダーフィル材が流動する速度が異なることとなる。このため、余剰なアンダーフィル材が溝から溢れ出たり、溝を流動したアンダーフィル材がＩＣと実装基板との間を流動するアンダーフィル材の先に回りこみ、この結果としてアンダーフィル材の間に空気を噛み込むこととなる可能性がある。このような原因によるボイドの発生や、アンダーフィル材の漏れ出しは、不良品の発生に大きく起因するため、避けることが望ましい。また、ＩＣの周囲に凸部を形成する場合には、凸部の形成という余分な工程を経ることとなると共に、高集積化が進む実装基板上にて余計なスペースを取ることは得策では無い。 However, in the substrate structure as disclosed in Patent Document 1, the flow rate of the injected underfill material differs between the IC and the mounting substrate and between the groove or the convex portion. For this reason, excess underfill material overflows from the groove, or the underfill material that has flowed through the groove wraps around the tip of the underfill material that flows between the IC and the mounting substrate. There is a possibility that air will be caught in the air. The generation of voids due to such a cause and the leakage of the underfill material are largely due to the occurrence of defective products, and therefore it is desirable to avoid them. In addition, when forming the convex portion around the IC, it is not a good idea to go through an extra step of forming the convex portion and to take extra space on the mounting substrate where high integration is progressing. .
そこで本発明では、充填したアンダーフィル材がＩＣの周囲に漏れ出す虞が無く、ＩＣと実装基板との間に均一に充填することができる半導体素子の実装基板及び実装方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a mounting board and a mounting method for a semiconductor element that can be uniformly filled between the IC and the mounting board without the possibility that the filled underfill material leaks around the IC. And
上記目的を達成するための本発明に係る半導体素子の実装基板は、半導体素子を実装するための実装パッドと、前記実装パッドが配置された基板本体と、前記基板本体の表面に被覆され、前記実装パッド配置部に前記実装パッドに対して実装される半導体素子のダイサイズよりも大きな開口部を備えたソルダーレジスト膜と、を有することを特徴とする。このような構成の実装基板であれば、半導体素子実装後にアンダーフィル材を充填する際、アンダーフィル材が半導体素子の下部に行き渡る前に、半導体素子の周囲に漏れ出す虞が無い。また、ソルダーレジスト膜に形成された開口部が、プール状の堰となるため、充填されたアンダーフィル材は半導体素子と実装基板との間に均一に広がることとなる。 A semiconductor device mounting substrate according to the present invention for achieving the above object is provided with a mounting pad for mounting a semiconductor device, a substrate body on which the mounting pad is disposed, and a surface of the substrate body, And a solder resist film having an opening larger than a die size of a semiconductor element mounted on the mounting pad. With the mounting substrate having such a configuration, when the underfill material is filled after the semiconductor element is mounted, there is no possibility that the underfill material leaks around the semiconductor element before reaching the lower part of the semiconductor element. Further, since the opening formed in the solder resist film becomes a pool-like weir, the filled underfill material spreads uniformly between the semiconductor element and the mounting substrate.
また、上記構成の半導体素子の実装基板では、前記実装パッドに対する前記半導体素子の実装はバンプを介して行うこととし、前記ソルダーレジスト膜に備えられる前記開口部は前記半導体素子の外周形状と相似な形状とし、前記半導体素子を構成する辺に対応した前記開口部の幅Ｌ０は前記バンプの直径をＤ、前記半導体素子における一対の辺の幅をＬとした場合に、Ｌ+（２／３）Ｄ≦Ｌ０＜Ｌ+Ｄの範囲で定めるようにすると良い。形成する開口部の幅を上記のように定めることにより、半導体素子と開口部の辺との垂直方向の重なり具合を見ることで、半導体素子の実装状態の良否を判定することが可能となる。 Further, in the semiconductor element mounting substrate having the above configuration, the semiconductor element is mounted on the mounting pad through a bump, and the opening provided in the solder resist film is similar to the outer peripheral shape of the semiconductor element. The width L 0 of the opening corresponding to the side constituting the semiconductor element is L + (2/3) when the diameter of the bump is D and the width of a pair of sides in the semiconductor element is L. ) may be as defined in the range of D ≦ L 0 <L + D . By determining the width of the opening to be formed as described above, it is possible to determine whether the semiconductor element is mounted or not by checking the vertical overlap between the semiconductor element and the side of the opening.
また、上記構成の半導体素子の実装基板では、前記開口部の外周の一部にソルダーレジスト膜に切欠きを設けて形成したポケットを備えるようにすると良い。開口部の外周部にポケットを形成することにより、アンダーフィル材の充填に使用するニードルの直径が半導体素子の外周と開口部の外周との間の隙間よりも太い場合であっても、アンダーフィル材の充填を実施することができる。 The semiconductor element mounting substrate having the above-described structure may be provided with a pocket formed by providing a notch in the solder resist film at a part of the outer periphery of the opening. By forming a pocket in the outer periphery of the opening, even if the diameter of the needle used for filling the underfill material is larger than the gap between the outer periphery of the semiconductor element and the outer periphery of the opening, Material filling can be carried out.
また、上記構成の半導体素子の実装基板では、前記基板本体の表面に、前記実装パッドに接続されるパターン配線を配置し、前記開口部に配置された前記パターン配線をソルダーレジスト膜で被覆する構成とすると良い。このような構成とすることにより、基板本体を単層基板とした場合であっても、パターン配線間にブリッジ等が生じることを防止することができる。 Moreover, in the mounting substrate of the semiconductor element having the above configuration, the pattern wiring connected to the mounting pad is disposed on the surface of the substrate body, and the pattern wiring disposed in the opening is covered with a solder resist film. And good. With such a configuration, it is possible to prevent a bridge or the like from being generated between the pattern wirings even when the substrate body is a single layer substrate.
また、上記構成の半導体素子の実装基板では、前記基板本体をフレキシブル基板としても良い。基板本体をフレキシブル基板とした場合であっても、半導体素子実装後にアンダーフィル材を充填する際、アンダーフィル材が半導体素子の下部に行き渡る前に、半導体素子の周囲に漏れ出す虞が無い。また、ソルダーレジスト膜に形成された開口部が、プール状の堰となるため、充填されたアンダーフィル材は半導体素子と実装基板との間に均一に広がることとなる。また、アンダーフィル材を充填して半導体素子を固定した場合には、半導体素子の実装強度が向上すると共に実装状態が安定し、基板本体に撓みが生じた場合であってもその撓みによる応力が半導体素子に伝達され難くなる。 In the semiconductor element mounting substrate having the above-described configuration, the substrate body may be a flexible substrate. Even when the substrate body is a flexible substrate, when the underfill material is filled after the semiconductor element is mounted, there is no possibility that the underfill material leaks out around the semiconductor element before reaching the lower part of the semiconductor element. Further, since the opening formed in the solder resist film becomes a pool-like weir, the filled underfill material spreads uniformly between the semiconductor element and the mounting substrate. In addition, when the semiconductor element is fixed by filling the underfill material, the mounting strength of the semiconductor element is improved and the mounting state is stabilized, and even when the substrate body is bent, the stress due to the bending is generated. It becomes difficult to be transmitted to the semiconductor element.
また、上記目的を達成するための本発明に係る半導体素子の実装方法は、上記いずれかに記載の半導体素子の実装基板に対して半導体素子を実装する方法であって、前記実装パッドに対して、バンプを介して前記半導体素子を実装し、前記ソルダーレジスト膜の開口部に対してアンダーフィル材を注入して硬化させ、前記半導体素子の実装強度の向上を図ることを特徴とする。上記のような実装基板に対してこのような実装方法を実施すれば、アンダーフィル材が半導体素子と実装基板との間に充填される前に、半導体素子の周囲に漏れ出る虞が無い。また、アンダーフィル材は半導体素子と実装基板との間に均一に広がることとなるため、半導体素子の実装強度の向上を図ることができると共に、実装状態が安定する。 Further, a semiconductor element mounting method according to the present invention for achieving the above object is a method for mounting a semiconductor element on any of the semiconductor element mounting substrates described above, wherein The semiconductor element is mounted through bumps, and an underfill material is injected into the opening of the solder resist film and cured to improve the mounting strength of the semiconductor element. When such a mounting method is performed on the mounting board as described above, there is no possibility that the underfill material leaks around the semiconductor element before it is filled between the semiconductor element and the mounting board. Further, since the underfill material spreads uniformly between the semiconductor element and the mounting substrate, the mounting strength of the semiconductor element can be improved and the mounting state is stabilized.
また、上記実装方法を実施するにあたり、前記ソルダーレジスト膜に設けられる前記開口部の幅Ｌ０をＬ+（２／３）Ｄ≦Ｌ０＜Ｌ+Ｄの範囲で定めた場合において、半導体素子を実装する際、前記半導体素子は、外周が前記開口部の外周より内側に位置するように前記開口部内に配置すると良い。このような位置関係で半導体素子を開口部内に配置すれば、半導体素子の実装状態を適正なものに保つことができることとなる。 In carrying out the above mounting method, when the width L 0 of the opening provided in the solder resist film is determined in the range of L + (2/3) D ≦ L 0 <L + D, the semiconductor element When mounting the semiconductor element, the semiconductor element is preferably arranged in the opening so that the outer periphery is located inside the outer periphery of the opening. If the semiconductor element is arranged in the opening with such a positional relationship, the mounting state of the semiconductor element can be kept appropriate.
以下、本発明の半導体素子の実装基板、および半導体素子の実装方法に係る実施の形態について、図面を参照しつつ説明する。なお、以下に示す実施の形態は、本発明に係る一部の実施形態に過ぎず、本発明はその主要部を変えない限度において種々の形態を採るものとする。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of a semiconductor device mounting substrate and a semiconductor device mounting method according to the present invention will be described with reference to the drawings. Note that the embodiments described below are only some of the embodiments according to the present invention, and the present invention takes various forms as long as the main parts thereof are not changed.
まず、図１を参照して本発明の半導体素子の実装基板に係る第１の実施形態について説明する。なお、図１において図１（Ａ）は実装基板の平面図、図１（Ｂ）は半導体素子を実装した実装基板の側断面図、図１（Ｃ）は、実装した半導体素子をアンダーフィル材によって固定した状態における実装基板の側断面図をそれぞれ示す。 First, with reference to FIG. 1, a first embodiment according to a semiconductor element mounting substrate of the present invention will be described. 1A is a plan view of the mounting substrate, FIG. 1B is a side sectional view of the mounting substrate on which the semiconductor element is mounted, and FIG. 1C is an underfill material for the mounted semiconductor element. The side sectional view of the mounting substrate in the state fixed by is shown, respectively.
本実施形態における半導体素子の実装基板（以下単に、実装基板という）１０は、基板本体１２と、この基板本体１２の少なくとも１主面に配置された実装パッド１６と、基板本体１２の主面に被覆されたソルダーレジスト膜１４とから構成されることを基本とする。 A semiconductor element mounting substrate (hereinafter simply referred to as a mounting substrate) 10 according to the present embodiment includes a substrate body 12, a mounting pad 16 disposed on at least one principal surface of the substrate body 12, and a principal surface of the substrate body 12. It is basically composed of a coated solder resist film 14.
前記基板本体１２は、一般的なプリント基板に用いられるガラス−エポキシ、フッ化樹脂（４フッ化エチレン樹脂）等によって構成されるいわゆるリジッド基板であれば良い。また、本実施形態における基板本体１２は、多層基板として構成されることが望ましい。例えば基板本体１２が、図１（Ｂ）、（Ｃ）に示すように、第１層基板１２ａと第２層基板１２ｂとから構成される場合には、第１層基板１２ａの一主面（表面）に実装パッド１６を配置し、第１層基板１２ａの裏面と第２層基板１２ｂとの間に導通を図るためのパターン配線（不図示）を配置し、前記実装パッド１６と前記パターン配線とをスルーホール１８によって接続するというような構成とすると良い。このような構成とすることにより、実装パッド１６以外のパターン配線が外部に晒されることが無くなり、ハンダブリッジ等によってパターン配線間に短絡が生じるといった事態を避けることが可能となる。 The substrate body 12 may be a so-called rigid substrate constituted by glass-epoxy, fluorinated resin (tetrafluoroethylene resin) or the like used for a general printed circuit board. In addition, the substrate body 12 in the present embodiment is preferably configured as a multilayer substrate. For example, when the substrate body 12 is composed of a first layer substrate 12a and a second layer substrate 12b as shown in FIGS. 1B and 1C, one main surface of the first layer substrate 12a ( A mounting pad 16 is disposed on the front surface, and a pattern wiring (not shown) is provided between the back surface of the first layer substrate 12a and the second layer substrate 12b, and the mounting pad 16 and the pattern wiring are disposed. Are preferably connected through the through hole 18. With such a configuration, the pattern wiring other than the mounting pad 16 is not exposed to the outside, and it is possible to avoid a situation in which a short circuit occurs between the pattern wirings due to a solder bridge or the like.
基板本体１２の主面（第１層基板１２ａの表面）に被覆されるソルダーレジスト膜１４は、前記実装パッド１６の配置範囲、及びその周囲にかけて形成された開口部１５を有する。半導体素子（ＩＣ）２０を前記実装パッド１６へ実装する際には、ハンダボール等のバンプ２２を介したフリップチップボンディングが成される。フリップチップボンディングによってＩＣ２０を実装パッド１６へ実装した後、ＩＣ２０と基板本体１２の主面との間には、非導電性のアンダーフィル材３０が充填される。そして充填されたアンダーフィル材３０がＩＣ２０と基板本体１２との間で固着することにより、ＩＣ２０の実装強度が確保されると共に、実装パッド１６間における短絡をも防止することが可能となる。 The solder resist film 14 covered on the main surface of the substrate body 12 (the surface of the first layer substrate 12a) has an arrangement range of the mounting pads 16 and an opening 15 formed around the periphery. When the semiconductor element (IC) 20 is mounted on the mounting pad 16, flip chip bonding is performed via bumps 22 such as solder balls. After the IC 20 is mounted on the mounting pad 16 by flip chip bonding, a non-conductive underfill material 30 is filled between the IC 20 and the main surface of the substrate body 12. The filled underfill material 30 is fixed between the IC 20 and the substrate body 12, so that the mounting strength of the IC 20 is ensured and a short circuit between the mounting pads 16 can be prevented.
前記ソルダーレジスト膜１４に形成した開口部１５は、前記アンダーフィル材３０を前記ＩＣ２０と前記基板本体１２との間に充填しやすくするためのプール（堰）の役割を担う。開口部１５中にはアンダーフィル材３０の進行を妨げるものが殆ど無いため、開口部１５へ注入したアンダーフィル材３０が、開口部１５全域に広がる前に当該開口部１５の外部へ漏れ出すといった虞が無い。また、アンダーフィル材３０が漏れ出すことなく開口部１５内に広がって行くことより、効率的にＩＣ２０と基板本体１２との間にアンダーフィル材３０が充填されることとなる。また、開口部１５に充填されたアンダーフィル材３０は、規定の方向に向かって徐々にＩＣ２０と基板本体１２との間に広がって行くこととなるため、進行速度の遅い箇所に進行速度の速い箇所のアンダーフィル材３０が回り込むという事態が生じる虞も無い。このため、充填されたアンダーフィル材３０の中にボイドが生じる確率が低くなり、リフロー時等加熱工程における不具合の発生を防止することができる。 The opening 15 formed in the solder resist film 14 serves as a pool (weir) for easily filling the underfill material 30 between the IC 20 and the substrate body 12. Since there is almost nothing in the opening 15 that obstructs the progress of the underfill material 30, the underfill material 30 injected into the opening 15 leaks out of the opening 15 before spreading over the entire area of the opening 15. There is no fear. Moreover, the underfill material 30 is efficiently filled between the IC 20 and the substrate body 12 because the underfill material 30 spreads into the opening 15 without leaking. In addition, the underfill material 30 filled in the opening 15 gradually spreads between the IC 20 and the substrate body 12 in a prescribed direction, so that the traveling speed is high at a place where the traveling speed is slow. There is no possibility that the underfill material 30 at the location will wrap around. For this reason, the probability that voids are generated in the filled underfill material 30 is reduced, and the occurrence of problems in the heating process such as reflow can be prevented.
ソルダーレジスト膜１４に設ける開口部１５は、基板本体１２に実装するＩＣ２０のダイサイズよりも僅かに大きな相似形状とすることが望ましい。ソルダーレジスト膜１４は基板本体１２の表面に配置されたパターン配線等を保護する役割を担うものであるため、無用に開口部１５を大型化することは望ましくないからである。 It is desirable that the opening 15 provided in the solder resist film 14 has a similar shape slightly larger than the die size of the IC 20 mounted on the substrate body 12. This is because it is not desirable to unnecessarily enlarge the size of the opening 15 because the solder resist film 14 plays a role of protecting the pattern wiring and the like disposed on the surface of the substrate body 12.
実装パッドに対してＩＣ２０を実装する際、実装許容値の範囲内であれば実装パッド１６に対してバンプ２２の接触位置がずれていた場合であっても、リフロー時に溶融したハンダが実装パッド１６の配置範囲を外れることが無い。この実装位置の実装許容値は、図２（Ｂ）に示すように、ハンダボール（バンプ）２２の直径をＤとした場合にＤ／３〜Ｄ／２程度となる。そして、矩形状のＩＣ２０における一対の辺の間の幅（ダイサイズの幅）をＬとすると、ソルダーレジスト膜１４の開口部１５における前記一対の辺に対応する各辺間の幅Ｌ０は、
実装基板１０に対してＩＣ２０が適正に実装された後、アンダーフィル材３０の充填が行われる。ここで、例えば図２（Ａ）に示すように実装基板１０に対して理想的な状態でＩＣ２０が実装された場合、ＩＣ２０とソルダーレジスト膜１４における開口部１５の辺との間には僅かな隙間が形成される。上述したアンダーフィル材３０はニードルという針状の冶具を介して前記隙間からＩＣ２０と基板本体１２との間に注入、充填されるのである。 After the IC 20 is properly mounted on the mounting substrate 10, the underfill material 30 is filled. Here, for example, as shown in FIG. 2A, when the IC 20 is mounted on the mounting substrate 10 in an ideal state, there is a slight gap between the IC 20 and the side of the opening 15 in the solder resist film 14. A gap is formed. The above-described underfill material 30 is injected and filled between the IC 20 and the substrate body 12 from the gap through a needle-like jig called a needle.
上記のような実装基板１０は例えば、銅箔等のパターン配線材料により、基板本体１２に実装パッド１６を含むパターン配線を形成する。パターン配線の形成は、基板本体１２の主面に被覆した銅箔（パターン配線材料薄膜）上にレジスト膜を形成し、パターン配線の形状に合ったマスクを用いて前記レジスト膜を露光・現像し、前記銅箔をエッチングすることによって行う。その後、パターン配線上に残留するレジスト膜を除去し、基板本体の主面にソルダーレジスト膜１４を被覆する。ソルダーレジスト膜１４の被覆には、スクリーン印刷、カーテンコート、スプレーコート、ロールコート、及びドライフィルムを使ったラミネート等が一般的である。スクリーン印刷等によってソルダーレジスト膜１４を形成する場合、ソルダーレジスト膜１４を形成するためのソルダーレジストインキは感光性のものが良い。例えばポジ型のインキの場合、前述した開口部、及び実装に使用する部分を被覆するソルダーレジスト膜１４を露光・現像することによって除去し、前記開口部１５を形成する。このように、開口部１５を形成する工程は、従来の実装基板を製造する工程と同一な工程の中で行うことができるため、スループットが低下することは無い。 The mounting substrate 10 as described above forms a pattern wiring including the mounting pads 16 on the substrate body 12 by using a pattern wiring material such as copper foil. The pattern wiring is formed by forming a resist film on a copper foil (pattern wiring material thin film) coated on the main surface of the substrate body 12, and exposing and developing the resist film using a mask suitable for the shape of the pattern wiring. , By etching the copper foil. Thereafter, the resist film remaining on the pattern wiring is removed, and the main surface of the substrate body is covered with a solder resist film 14. Generally, the solder resist film 14 is coated by screen printing, curtain coating, spray coating, roll coating, laminating using a dry film, or the like. When the solder resist film 14 is formed by screen printing or the like, the solder resist ink for forming the solder resist film 14 is preferably photosensitive. For example, in the case of positive ink, the opening 15 and the solder resist film 14 covering the portion used for mounting are removed by exposure and development to form the opening 15. Thus, since the process of forming the opening 15 can be performed in the same process as the process of manufacturing the conventional mounting substrate, the throughput does not decrease.
上記のような実装基板１０によれば、ＩＣ２０と基板本体１２との間に均一にアンダーフィル材３０を充填することができる。また、ソルダーレジスト膜１４がプール状に抜かれているため、充填されるアンダーフィル材３０の進行速度に大差が生じることが無く、アンダーフィル材３０がＩＣ２０の下面に充填される前に開口部１５からアンダーフィル材３０が溢れるという事態が生じ無い。また、ＩＣ２０の下面とＩＣ２０の周囲との間においてアンダーフィル材３０の進行速度に大差が無いため、アンダーフィル材３０の回り込みによるボイドの発生を防止することができる。なお、上記構成の実装基板１０では、実装パッド１６以外のパターン配線は第１層基板１２ａと第２層基板１２ｂとの間に配置する旨を記載したが、基板本体１２として単層の基板を採用する場合には、実装パッド１６と同一表面にパターン配線を配置するようにしても良い。 According to the mounting substrate 10 as described above, the underfill material 30 can be uniformly filled between the IC 20 and the substrate body 12. Further, since the solder resist film 14 is extracted in a pool shape, there is no great difference in the traveling speed of the underfill material 30 to be filled, and the opening 15 is formed before the underfill material 30 is filled on the lower surface of the IC 20. The underfill material 30 will not overflow. In addition, since there is no great difference in the traveling speed of the underfill material 30 between the lower surface of the IC 20 and the periphery of the IC 20, it is possible to prevent generation of voids due to the wraparound of the underfill material 30. In the mounting substrate 10 configured as described above, it has been described that the pattern wiring other than the mounting pad 16 is disposed between the first layer substrate 12a and the second layer substrate 12b. However, a single layer substrate is used as the substrate body 12. When employed, the pattern wiring may be arranged on the same surface as the mounting pad 16.
次に、図３を参照して本発明の半導体素子の実装基板に係る第２の実施形態について説明する。本実施形態の実装基板における殆どの構成は、上述した第１の実施形態に係る実装基板と同様である。したがって、その機能を同様とする箇所には図１と同様の符号を附してその詳細な説明は省略することとする。 Next, a second embodiment of the semiconductor device mounting substrate of the present invention will be described with reference to FIG. Most of the configuration of the mounting substrate of this embodiment is the same as that of the mounting substrate according to the first embodiment described above. Therefore, parts having the same functions are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted.
本実施形態の実装基板の特徴は、ソルダーレジスト膜１４の開口部１５にポケット１５ａを形成したことである。前記ポケット１５ａは、前記開口部１５の周囲に位置するソルダーレジスト膜１４に切欠きを形成することによって構成される。 A feature of the mounting substrate of this embodiment is that a pocket 15 a is formed in the opening 15 of the solder resist film 14. The pocket 15 a is configured by forming a notch in the solder resist film 14 located around the opening 15.
ＩＣ２０（不図示）を基板本体１２に実装した後には、上述したようにＩＣ２０と基板本体１２との間にアンダーフィル材３０（不図示）が充填される。アンダーフィル材３０の充填は、ニードルと呼ばれる針状の冶具を用いて行われるが、アンダーフィル材３０を短時間で充填する場合には、前記ニードルとして径の太いものを用いることもできる。この際、図３中、２点鎖線で示すＩＣ２０のダイサイズと、ソルダーレジスト膜１４の開口部１５の各辺との間の間隔（隙間）が、前記ニードルの径よりも狭くなってしまうことがある。前記ポケット１５ａは、このようにニードルの直径がＩＣ２０のダイサイズとソルダーレジスト膜１４の開口部１５の各辺との間の隙間よりも太い場合に用いられる。 After the IC 20 (not shown) is mounted on the substrate body 12, the underfill material 30 (not shown) is filled between the IC 20 and the substrate body 12 as described above. The filling of the underfill material 30 is performed using a needle-like jig called a needle. However, when filling the underfill material 30 in a short time, a needle having a large diameter can be used. At this time, the interval (gap) between the die size of the IC 20 indicated by a two-dot chain line in FIG. 3 and each side of the opening 15 of the solder resist film 14 is smaller than the diameter of the needle. There is. The pocket 15a is used when the diameter of the needle is larger than the gap between the die size of the IC 20 and each side of the opening 15 of the solder resist film 14 as described above.
このようなポケット１５ａを利用したアンダーフィル材３０の充填は、前記ポケット１５ａにニードルをあてがい、アンダーフィル材３０をポケット１５ａへ注入し、注入したアンダーフィル材３０をポケット１５ａから開口部１５側へ流動させ、ＩＣ２０と基板本体１２との間に流し込むことによって行う。 The filling of the underfill material 30 using the pocket 15a is performed by applying a needle to the pocket 15a, injecting the underfill material 30 into the pocket 15a, and introducing the injected underfill material 30 from the pocket 15a to the opening 15 side. This is performed by flowing between the IC 20 and the substrate body 12.
他の構成作用、効果については、上述した第１の実施形態に係る実装基板と同様である。なお、図３においては、ポケット１５ａの形成位置を開口部１５の角部としているが、ポケット１５ａの形成位置はこれに限定されるものでは無い。例えばポケット１５ａを開口部１５を構成する矩形のいずれかの辺の中央に形成した場合であっても同様の作用を担うことができる。 Other components and effects are the same as those of the mounting board according to the first embodiment described above. In FIG. 3, the pocket 15a is formed at the corner of the opening 15, but the pocket 15a is not limited to this position. For example, even when the pocket 15a is formed at the center of one of the sides of the rectangle constituting the opening 15, the same action can be performed.
次に、図４を参照して、本発明の半導体素子の実装基板に係る第３の実施形態について説明する。なお、本実施形態の実装基板における殆どの構成は、上述した第１の実施形態に係る実装基板と同様である。したがって、その機能を同様とする箇所には図１と同様の符号を附してその詳細な説明は省略することとする。また、本実施形態の実装基板を示す図４では、説明を簡単化するために、上述した第１、第２の実施形態に比べて実装パッド１６の数を減らして記載しているが、実装パッド１６の多寡は本実施形態に係る実装基板１０を形成する上で大きな問題では無い。 Next, with reference to FIG. 4, a third embodiment of the semiconductor element mounting substrate of the present invention will be described. Note that most of the configuration of the mounting substrate of the present embodiment is the same as that of the mounting substrate according to the first embodiment described above. Therefore, parts having the same functions are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted. Further, in FIG. 4 showing the mounting substrate of the present embodiment, the number of mounting pads 16 is reduced as compared with the first and second embodiments described above for the sake of simplicity. The number of pads 16 is not a big problem in forming the mounting substrate 10 according to the present embodiment.
本実施形態の実装基板１０は、基板本体１２の主面に実装パッド１６及び前記実装パッド１６に接続されたパターン配線（不図示）を配置する構成とした。そして、本実施形態の実装基板１０では、配線間のブリッジや酸化等を防止するため、実装パッド１６から矩形状に形成された開口部１５の各辺までの間に配置されたパターン配線の形状に沿ってソルダーレジスト膜１４ａを形成する（残す）構成とした。このような構成とすることにより、開口部１５中におけるソルダーレジスト膜の被覆範囲はパターン配線の配置位置のみとなるため、アンダーフィル材３０（不図示）の充填時における抵抗差を小さく抑えることができる。このため、ＩＣ２０（不図示）と基板本体１２との間にアンダーフィル材３０を均一に充填することができる。 The mounting substrate 10 of the present embodiment has a configuration in which a mounting pad 16 and a pattern wiring (not shown) connected to the mounting pad 16 are arranged on the main surface of the substrate body 12. In the mounting substrate 10 of the present embodiment, the shape of the pattern wiring arranged between the mounting pad 16 and each side of the opening 15 formed in a rectangular shape in order to prevent bridging and oxidation between the wirings. The solder resist film 14a is formed (leaved) along With this configuration, the solder resist film is covered only in the pattern wiring arrangement position in the opening 15, so that the resistance difference during filling of the underfill material 30 (not shown) can be kept small. it can. For this reason, the underfill material 30 can be uniformly filled between the IC 20 (not shown) and the substrate body 12.
また、パターン配線形状に沿ってソルダーレジスト膜１４ａが配置されているものの、ＩＣ２０の下面ではソルダーレジスト膜１４ａの無い部分（開口部）の割合の方が大きいことにより、アンダーフィル材３０を充填する際、当該アンダーフィル材３０が開口部１５に十分に広がる前に、前記開口部１５から漏れ出すという虞も少ない。 Further, although the solder resist film 14a is arranged along the pattern wiring shape, the underfill material 30 is filled because the lower portion of the IC 20 has a larger proportion of the portion without the solder resist film 14a (opening). At this time, the underfill material 30 is less likely to leak from the opening 15 before it sufficiently spreads into the opening 15.
また、実装パッド１６から開口部１５の各辺にかけて配置されたパターン配線を基板本体１２の表面に配置する構成としているため、基板本体１２として単層の基板を採用する場合であっても実施することができる。またこのような実施を行ったとしても、パターン配線間に短絡が生じる虞は無い。その他の構成、作用、効果については、上述した第１の実施形態に係る実装基板と同様である。 In addition, since the pattern wiring arranged from the mounting pad 16 to each side of the opening 15 is arranged on the surface of the substrate body 12, it is carried out even when a single layer substrate is adopted as the substrate body 12. be able to. Even if such an implementation is performed, there is no possibility that a short circuit will occur between the pattern wirings. About another structure, an effect | action, and an effect, it is the same as that of the mounting substrate which concerns on 1st Embodiment mentioned above.
次に、図５を参照して本発明のＩＣの実装基板に係る第４の実施形態について説明する。なお、図５において図５（Ａ）は実装基板の平面図、図５（Ｂ）はＩＣを実装した状態における実装基板の側断面図をそれぞれ示す。 Next, a fourth embodiment of the IC mounting board of the present invention will be described with reference to FIG. 5A is a plan view of the mounting board, and FIG. 5B is a side sectional view of the mounting board in a state where an IC is mounted.
本実施形態に係る実装基板１１０における基板本体１１２は、可撓性を有するフレキシブル基板（Flexible Printed Circuit Board）である。フレキシブル基板は一般的に、ポリエステルやポリイミドによって構成されたフィルムにパターン配線の材料となる銅箔を接着させて構成される基板である。 The board body 112 in the mounting board 110 according to the present embodiment is a flexible printed circuit board having flexibility. A flexible substrate is generally a substrate configured by bonding a copper foil, which is a material for pattern wiring, to a film made of polyester or polyimide.
このようにして構成される基板本体１１２の表面には、上述した第１〜第３の実施形態に係る実装基板１０と同様に、ソルダーレジスト膜１１４が被覆されている。そして、ＩＣ２０の実装部位には、ソルダーレジスト膜１１４に開口部１１５が形成され、実装パッド１１６が外部に晒される構成とされている。開口部１１５の形成範囲は、上述した第１の実施形態に係る実装基板１０に準ずる。なお、図５（Ａ）において２点鎖線で示す範囲がＩＣを理想的に実装した場合におけるダイサイズである。 The surface of the substrate body 112 configured as described above is covered with a solder resist film 114 in the same manner as the mounting substrate 10 according to the first to third embodiments described above. An opening 115 is formed in the solder resist film 114 at the mounting portion of the IC 20, and the mounting pad 116 is exposed to the outside. The formation range of the opening 115 conforms to the mounting substrate 10 according to the first embodiment described above. Note that a range indicated by a two-dot chain line in FIG. 5A is a die size when an IC is ideally mounted.
実装基板に対するＩＣ２０の実装は、バンプ２２を介したフリップチップボンディングで行う。本実施形態のように基板本体１１２にフレキシブル基板を採用する場合、一般にバンプ２２を金（Ａｕ）によって構成し、超音波接合によって実装が成される。 The IC 20 is mounted on the mounting substrate by flip chip bonding via the bumps 22. When a flexible substrate is adopted as the substrate body 112 as in the present embodiment, the bumps 22 are generally made of gold (Au) and mounted by ultrasonic bonding.
ＩＣ２０を実装基板１１０に実装した後、ＩＣ２０とソルダーレジスト膜１１４に形成した開口部１１５のいずれかの辺との間に形成された隙間から前記開口部１１５内にアンダーフィル材３０を注入し、ＩＣ２０と基板本体１１２との間に充填する。充填したアンダーフィル材３０が硬化することによりＩＣ２０の実装強度が増加される。また、アンダーフィル材３０は硬化性の樹脂によって構成されるため、硬化後はフレキシブル基板である基板本体１１２に比べて剛性が高くなる。このため、ＩＣ２０の実装状態が安定し、基板本体１１２に撓みが生じた場合であっても、その応力がＩＣ２０に伝達され難くなる。 After mounting the IC 20 on the mounting substrate 110, the underfill material 30 is injected into the opening 115 from a gap formed between the IC 20 and any side of the opening 115 formed in the solder resist film 114. Filling is performed between the IC 20 and the substrate body 112. When the filled underfill material 30 is cured, the mounting strength of the IC 20 is increased. Further, since the underfill material 30 is made of a curable resin, the rigidity becomes higher after the curing than the substrate body 112 which is a flexible substrate. For this reason, even when the mounting state of the IC 20 is stable and the substrate main body 112 is bent, the stress is hardly transmitted to the IC 20.
なお、実施形態中にてソルダーレジスト膜に形成する開口部のサイズについて規定しているが、この大きさの規定は数式１からも解るようにバンプの大きさなど設定条件によっても変化する値であり、好適な設定範囲の１つであると考えることができる。 In the embodiment, the size of the opening formed in the solder resist film is specified. However, the size specification is a value that also changes depending on the setting condition such as the size of the bump as can be understood from Equation 1. Yes, it can be considered as one of the preferable setting ranges.
１０………実装基板、１２………基板本体、１２ａ………第１層基板、１２ｂ………第２層基板、１４………ソルダーレジスト膜、１５………開口部、１６………実装パッド、１８………スルーホール、２０………半導体素子、２２………バンプ、３０………アンダーフィル材。 DESCRIPTION OF SYMBOLS 10 ..... Mounting board | substrate, 12 ..... Board | substrate main body, 12a .... 1st layer board | substrate, 12b .......... 2nd layer board | substrate, 14 ....... ... Mounting pad, 18 ......... Through hole, 20 ...... Semiconductor element, 22 ...... Bump, 30 ...... Underfill material.
Claims (7)
前記実装パッドが配置された基板本体と、
前記基板本体の表面に被覆され、前記実装パッド配置部に前記実装パッドに対して実装される半導体素子のダイサイズよりも大きな開口部を備えたソルダーレジスト膜と、
を有することを特徴とする半導体素子の実装基板。 A mounting pad for mounting a semiconductor element;
A substrate body on which the mounting pads are disposed;
A solder resist film that covers the surface of the substrate body and has an opening larger than the die size of a semiconductor element mounted on the mounting pad in the mounting pad placement portion;
A semiconductor device mounting board comprising:
前記ソルダーレジスト膜に備えられる前記開口部は前記半導体素子の外周形状と相似な形状とし、前記半導体素子を構成する辺に対応した前記開口部の幅Ｌ０は前記バンプの直径をＤ、前記半導体素子における一対の辺の幅をＬとした場合に、
の範囲で定めることを特徴とする請求項１に記載の半導体素子の実装基板。 The mounting of the semiconductor element on the mounting pad is performed via a bump,
The opening provided in the solder resist film has a shape similar to the outer peripheral shape of the semiconductor element, the width L 0 of the opening corresponding to the side constituting the semiconductor element is D, the diameter of the bump, and the semiconductor When the width of a pair of sides in the element is L,
The semiconductor device mounting board according to claim 1, wherein the semiconductor element mounting board is defined by the following range.
前記実装パッドに対して、バンプを介して前記半導体素子を実装し、
前記ソルダーレジスト膜の開口部に対してアンダーフィル材を注入して硬化させ、前記半導体素子の実装強度の向上を図ることを特徴とする半導体素子の実装方法。 A method for mounting a semiconductor element on a semiconductor element mounting substrate according to any one of claims 1 to 5,
The semiconductor element is mounted on the mounting pad via a bump,
A method of mounting a semiconductor element, wherein an underfill material is injected into the opening of the solder resist film and cured to improve the mounting strength of the semiconductor element.
の範囲で定めた場合において、
半導体素子を実装する際、前記半導体素子は、外周が前記開口部の外周より内側に位置するように前記開口部内に配置することを特徴とする請求項６に記載の半導体素子の実装方法。 Width L 0 of the opening provided in the solder resist film
In the case where it is determined within the scope of
The method for mounting a semiconductor element according to claim 6, wherein when mounting the semiconductor element, the semiconductor element is disposed in the opening so that an outer periphery is located inside an outer periphery of the opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006056774A JP2007234988A (en) | 2006-03-02 | 2006-03-02 | Substrate and method for mounting semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006056774A JP2007234988A (en) | 2006-03-02 | 2006-03-02 | Substrate and method for mounting semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007234988A true JP2007234988A (en) | 2007-09-13 |
Family
ID=38555244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006056774A Pending JP2007234988A (en) | 2006-03-02 | 2006-03-02 | Substrate and method for mounting semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007234988A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245280A (en) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | Method of manufacturing wiring board and wiring board |
| JP2012186385A (en) * | 2011-03-07 | 2012-09-27 | Fujitsu Component Ltd | Production method of wiring board coated with underfill, and wiring board produced by this production method |
| JP2013537365A (en) * | 2010-09-09 | 2013-09-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor chip device having a polymer filler groove |
| JP2014150213A (en) * | 2013-02-04 | 2014-08-21 | Fujitsu Semiconductor Ltd | Semiconductor device and semiconductor device manufacturing method |
| CN104134651A (en) * | 2013-05-01 | 2014-11-05 | 瑞萨电子株式会社 | Semiconductor device |
| JP2016149517A (en) * | 2015-02-10 | 2016-08-18 | 新光電気工業株式会社 | Wiring board and method for manufacturing the same |
-
2006
- 2006-03-02 JP JP2006056774A patent/JP2007234988A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010245280A (en) * | 2009-04-06 | 2010-10-28 | Shinko Electric Ind Co Ltd | Method of manufacturing wiring board and wiring board |
| JP2013537365A (en) * | 2010-09-09 | 2013-09-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Semiconductor chip device having a polymer filler groove |
| JP2012186385A (en) * | 2011-03-07 | 2012-09-27 | Fujitsu Component Ltd | Production method of wiring board coated with underfill, and wiring board produced by this production method |
| JP2014150213A (en) * | 2013-02-04 | 2014-08-21 | Fujitsu Semiconductor Ltd | Semiconductor device and semiconductor device manufacturing method |
| CN104134651A (en) * | 2013-05-01 | 2014-11-05 | 瑞萨电子株式会社 | Semiconductor device |
| JP2014220278A (en) * | 2013-05-01 | 2014-11-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2016149517A (en) * | 2015-02-10 | 2016-08-18 | 新光電気工業株式会社 | Wiring board and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368895B1 (en) | Method of producing an electronic circuit device | |
| JP5113114B2 (en) | Wiring board manufacturing method and wiring board | |
| US8039761B2 (en) | Printed circuit board with solder bump on solder pad and flow preventing dam | |
| JP4536603B2 (en) | Manufacturing method of semiconductor device, mounting substrate for semiconductor device, and semiconductor device | |
| TWI520664B (en) | Wiring substrate and manufacturing method thereof | |
| US20080135279A1 (en) | Printed wiring board having plural solder resist layers and method for production thereof | |
| KR20090063117A (en) | Wiring substrate and semiconductor device | |
| JP2012156257A (en) | Circuit board, and electronic device | |
| JP2007234988A (en) | Substrate and method for mounting semiconductor device | |
| TWI501369B (en) | Solder-mounted board, production method therefor, and semiconductor device | |
| JP2006140327A (en) | Wiring board and method for mounting electronic component using the same | |
| JP2001230513A (en) | Printed board and its manufacturing method | |
| JP4416776B2 (en) | Package substrate, semiconductor package, and semiconductor package manufacturing method | |
| JP2009164435A (en) | Manufacturing method of semiconductor device, and semiconductor device | |
| JP2012164934A (en) | Circuit module, electronic component mounting board and circuit module manufacturing method | |
| JP2002151833A (en) | Manufacturing method of substrate for packaging electronic component | |
| JPH10163608A (en) | Printed wiring board and its manufacture | |
| KR20160140174A (en) | Electrical apparatus having electrical pattern capable of preventing solder bridge | |
| JP2009099929A (en) | Printed circuit board | |
| JPH11191673A (en) | Solder pre-coating method | |
| JP2006237367A (en) | Printed wiring board | |
| JP6467797B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE USING WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
| JP3821426B2 (en) | Electronic component mounting board | |
| JP2012134318A (en) | Wiring board, semiconductor device, and method for manufacturing semiconductor device | |
| JP2011061035A (en) | Method of manufacturing semiconductor device, and mask |