JP2007232945A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2007232945A JP2007232945A JP2006053226A JP2006053226A JP2007232945A JP 2007232945 A JP2007232945 A JP 2007232945A JP 2006053226 A JP2006053226 A JP 2006053226A JP 2006053226 A JP2006053226 A JP 2006053226A JP 2007232945 A JP2007232945 A JP 2007232945A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- surge absorbing
- pair
- surge
- transmission lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、表示装置に関するものである。 The present invention relates to a display device.
コンピュータやテレビ受信機などのための表示装置が知られている。表示装置は、コンピュータ本体やテレビ受信機などとの接続のためにコネクタを備えている(例えば、特許文献1〜3)。
しかしながら、表示装置では、コンピュータ本体やテレビ受信機などと接続されていないときに、コネクタを介して外部から静電サージが入力され、当該静電サージによって内部の回路素子が破壊される可能性がある。 However, when the display device is not connected to a computer main body or a television receiver, an electrostatic surge is input from the outside through the connector, and the internal circuit element may be destroyed by the electrostatic surge. is there.
かかる静電サージ対策として、バリスタ等のサージ吸収素子を用いることが考えられる。しかしながら、バリスタを始めとするサージ吸収素子は浮遊容量成分や浮遊誘導成分を有するので、高速な映像信号を扱う表示装置にサージ吸収素子を適用すると、映像信号を劣化させてしまう。 As a countermeasure against the electrostatic surge, it is conceivable to use a surge absorbing element such as a varistor. However, surge absorbing elements such as varistors have stray capacitance components and stray inductive components. Therefore, when a surge absorbing element is applied to a display device that handles high-speed video signals, the video signals are degraded.
そこで、本発明は、高速な映像信号を劣化させることなく、外部から入力される静電サージを低減することが可能な表示装置を提供することを目的としている。 Accordingly, an object of the present invention is to provide a display device capable of reducing an electrostatic surge input from the outside without degrading a high-speed video signal.
本発明の第1の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ第1の伝送線路を介してコネクタに接続されると共に、それぞれ第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように第1のインダクタと電磁気的に結合している第2のインダクタと、(c)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、を有している。 The first display device of the present invention is provided between the connector, the display unit, and the connector and the display unit, and is connected to the connector via the first transmission line, respectively, and the second display device. And N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit through a transmission line. Each of the N surge absorbing circuits includes: (a) a first inductor having one end connected to the first transmission line; (b) one end connected to the other end of the first inductor; A second inductor having an other end connected to the transmission line and electromagnetically coupled to the first inductor so as to increase inductance with each other; and (c) the other end of the first inductor. And a surge absorbing element having one end connected to one end of the second inductor and the other end connected to the ground terminal.
この第1の表示装置のサージ吸収回路は、静電サージ低減に優れたサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁気的に結合された第1のインダクタと第2のインダクタとを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、第1の伝送線路の特性インピーダンスおよび第2の伝送線路の特性インピーダンスとを整合させるように、サージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第1の表示装置は、高速な映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the first display device has a surge absorbing element excellent in reducing electrostatic surge, electrostatic surge can be reduced. Further, according to the surge absorbing circuit, since the first inductor and the second inductor that are electromagnetically coupled are provided, the first inductor and the second inductor are maintained so as to maintain a constant input impedance over a wide band. It is possible to set a coupling coefficient with the second inductor. Furthermore, according to this surge absorbing circuit, the stray capacitance component of the surge absorbing element is matched so that the input impedance of the surge absorbing circuit matches the characteristic impedance of the first transmission line and the characteristic impedance of the second transmission line. On the other hand, it is possible to set the inductance of the first inductor and the inductance of the second inductor. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the 1st display device provided with this surge absorption circuit can reduce the electrostatic surge input from the outside via a connector, without degrading a high-speed video signal.
本発明の第2の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ第1の伝送線路を介してコネクタに接続されると共に、それぞれ第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、第1の表示装置が備えるサージ吸収回路に加えて、第1のインダクタの一端と第2のインダクタの他端との間に設けられた容量素子を更に有している。 The second display device of the present invention is provided between the connector, the display unit, and the connector and the display unit, and is connected to the connector via the first transmission line, respectively. And N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit through a transmission line. Each of the N surge absorption circuits further includes a capacitive element provided between one end of the first inductor and the other end of the second inductor, in addition to the surge absorption circuit included in the first display device. is doing.
この第2の表示装置のサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数および容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、第1の伝送線路の特性インピーダンスおよび第2の伝送線路の特性インピーダンスとを整合させるように、サージ吸収素子の浮遊容量成分に対して第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数を設定することが可能である。 According to the surge absorbing circuit of the second display device, the coupling coefficient between the first inductor and the second inductor and the capacitance value of the capacitive element can be set so as to keep the input impedance constant over a wide band. Is possible. Furthermore, according to this surge absorbing circuit, the stray capacitance component of the surge absorbing element is matched so that the input impedance of the surge absorbing circuit matches the characteristic impedance of the first transmission line and the characteristic impedance of the second transmission line. In contrast, it is possible to set the respective inductances and coupling coefficients of the first inductor and the second inductor.
また、サージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタと第2のインダクタとの電磁気的結合によって、サージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、第1の伝送線路の特性インピーダンスおよび第2の伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数、および容量素子の容量値を、設定することが可能である。故に、このサージ吸収回路を備える第2の表示装置は、高速な映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Further, even when it is necessary to consider the floating inductive component of the surge absorbing element, negative induction that cancels the floating inductive component of the surge absorbing element by electromagnetic coupling between the first inductor and the second inductor. Ingredients can be obtained. Furthermore, each of the first inductor and the second inductor is such that the input impedance matches the characteristic impedance of the first transmission line and the characteristic impedance of the second transmission line and is kept constant over a wide band. The inductance, coupling coefficient, and capacitance value of the capacitive element can be set. Therefore, the second display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading a high-speed video signal.
本発明の第3の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ第1の伝送線路を介してコネクタに接続されると共に、それぞれ第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の伝送線路に接続された他端とを有する第2のインダクタと、(c)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、(d)第1のインダクタの一端と第2のインダクタの他端との間に設けられた容量素子と、を有している。 The third display device of the present invention is provided between the connector, the display unit, the connector and the display unit, and is connected to the connector via the first transmission line, respectively, and the second display device. And N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via a transmission line. Each of the N surge absorption circuits includes: (a) a first inductor having one end connected to the first transmission line; (b) one end connected to the other end of the first inductor; A second inductor having the other end connected to the transmission line; and (c) one end connected to the other end of the first inductor and one end of the second inductor, and the other end connected to the ground terminal. And (d) a capacitive element provided between one end of the first inductor and the other end of the second inductor.
この第3の表示装置のサージ吸収回路は、静電サージ低減に優れたサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、第1の伝送線路の特性インピーダンスおよび第2の伝送線路の特性インピーダンスとを整合させるように、サージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第3の表示装置は、高速な映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the third display device has a surge absorbing element excellent in reducing electrostatic surge, it is possible to reduce electrostatic surge. Further, according to this surge absorbing circuit, it is possible to set the capacitance value of the capacitive element so as to keep the input impedance constant over a wide band. Furthermore, according to this surge absorbing circuit, the stray capacitance component of the surge absorbing element is matched so that the input impedance of the surge absorbing circuit matches the characteristic impedance of the first transmission line and the characteristic impedance of the second transmission line. On the other hand, it is possible to set the inductance of the first inductor and the inductance of the second inductor. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the third display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading the high-speed video signal.
本発明の第4の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように第1のインダクタと電磁気的に結合している第2のインダクタと、(c)一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように第3のインダクタと電磁気的に結合している第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、を有している。 The fourth display device of the present invention is provided between the connector, the display unit, and the connector and the display unit, and is connected to the connector via the pair of first transmission lines, respectively. N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorption circuits includes: (a) a first inductor having one end connected to one first transmission line of the pair of first transmission lines; and (b) other than the first inductor. One end connected to one end and the other end connected to one second transmission line of the pair of second transmission lines, and electromagnetically with the first inductor so as to increase inductance with each other. A second inductor coupled; (c) a third inductor having one end connected to the other first transmission line of the pair of first transmission lines; and (d) other third inductor. One end connected to the other end and the other end connected to the other second transmission line of the pair of second transmission lines, and electromagnetically with the third inductor so as to increase the inductance to each other. Combined fourth inda And (e) a first surge absorbing element having one end connected to the other end of the first inductor and one end of the second inductor and the other end connected to the ground terminal, and (f) a third A second surge absorbing element having one end connected to the other end of the inductor and one end of the fourth inductor and the other end connected to the ground terminal.
この第4の表示装置のサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁気的に結合された第1のインダクタと第2のインダクタとを有しており、電磁気的に結合された第3のインダクタと第4のインダクタとを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数および第3のインダクタと第4のインダクタとの結合係数を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能であり、第2のサージ吸収素子の浮遊容量成分に対して第3のインダクタのインダクタンスと第4のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第4の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the fourth display device has the first surge absorbing element and the second surge absorbing element that are excellent in reducing electrostatic surge, electrostatic surge can be reduced. In addition, according to the surge absorbing circuit, the first inductor and the second inductor coupled electromagnetically are provided, and the third inductor and the fourth inductor coupled electromagnetically are provided. Therefore, the coupling coefficient between the first inductor and the second inductor and the coupling coefficient between the third inductor and the fourth inductor can be set so that the input impedance is kept constant over a wide band. It is. Furthermore, according to this surge absorbing circuit, the first impedance so as to match the input impedance of the surge absorbing circuit with the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. The inductance of the first inductor and the inductance of the second inductor can be set for the stray capacitance component of the surge absorbing element, and the third inductor can be set for the stray capacitance component of the second surge absorbing element. And the inductance of the fourth inductor can be set. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the fourth display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading the high-speed differential video signal.
本発明の第5の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、第4の表示装置が備えるサージ吸収回路に加えて、第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを更に有している。 The fifth display device of the present invention is provided between the connector, the display unit, the connector and the display unit, and is connected to the connector via a pair of first transmission lines, and each pair N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorbing circuits includes a first capacitive element provided between one end of the first inductor and the other end of the second inductor in addition to the surge absorbing circuit included in the fourth display device. And a second capacitive element provided between one end of the third inductor and the other end of the fourth inductor.
この第5の表示装置のサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数、第3のインダクタと第4のインダクタとの結合係数、第1の容量素子の容量値、および、第2の容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、第1のインダクタと第2のインダクタとの結合係数、および、第3のインダクタと第4のインダクタとの結合係数を設定することが可能である。 According to the surge absorbing circuit of the fifth display device, the coupling coefficient between the first inductor and the second inductor, the third inductor and the fourth inductor, so as to keep the input impedance constant over a wide band. The coupling coefficient, the capacitance value of the first capacitance element, and the capacitance value of the second capacitance element can be set. Furthermore, according to this surge absorption circuit, the first impedance so as to match the input impedance of the surge absorption circuit with the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. With respect to the stray capacitance component of the surge absorber and the stray capacitance component of the second surge absorber, the inductances of the first inductor, the second inductor, the third inductor, and the fourth inductor, It is possible to set the coupling coefficient between the inductor and the second inductor and the coupling coefficient between the third inductor and the fourth inductor.
また、第1のサージ吸収素子および第2のサージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタと第2のインダクタとの電磁気的結合によって、第1のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができ、第3のインダクタと第4のインダクタとの電磁気的結合によって、第2のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数、第3のインダクタと第4のインダクタとのそれぞれのインダクタンス、結合係数、第1の容量素子および第2の容量素子それぞれの容量値を、設定することが可能である。故に、このサージ吸収回路を備える第5の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Further, even when it is necessary to consider the floating inductive component of the first surge absorbing element and the second surge absorbing element, the first inductor and the second inductor can be coupled to each other by the electromagnetic coupling. A negative inductive component that cancels the floating inductive component of the surge absorbing element can be obtained, and a negative inductive component that cancels the floating inductive component of the second surge absorbing element is obtained by electromagnetic coupling between the third inductor and the fourth inductor. A sex-inducing component can be obtained. Further, the first inductor and the second inductor are matched so that the input impedance matches the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines and is kept constant over a wide band. It is possible to set the inductance and coupling coefficient of each inductor, the inductance and coupling coefficient of each of the third and fourth inductors, and the capacitance values of the first and second capacitive elements. It is. Therefore, the fifth display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading high-speed differential video signals.
本発明の第6の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、(c)一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有する第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、を有している。第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタは、差動信号が印加された場合に互いにインダクタンスを増加させるように電磁気的に結合している。 The sixth display device of the present invention is provided between the connector, the display unit, and the connector and the display unit, and is connected to the connector via a pair of first transmission lines, respectively. N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorption circuits includes: (a) a first inductor having one end connected to one first transmission line of the pair of first transmission lines; and (b) other than the first inductor. A second inductor having one end connected to the end and the other end connected to one second transmission line of the pair of second transmission lines; and (c) the other of the pair of first transmission lines. A third inductor having one end connected to the first transmission line; and (d) one end connected to the other end of the third inductor and the other second transmission line in the pair of second transmission lines. A fourth inductor having a connected other end; and (e) a first inductor having one end connected to the other end of the first inductor and one end of the second inductor and the other end connected to the ground terminal. And (f) a third inductor. It has a second surge absorption element having the other end connected to one end of the ground terminal connected to one end of the edge and a fourth inductor, a. The first inductor, the second inductor, the third inductor, and the fourth inductor are electromagnetically coupled to increase the inductance when a differential signal is applied.
この第6の表示装置のサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁気的に結合された第1のインダクタ、第3のインダクタ、第2のインダクタ、および、第4のインダクタを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタのそれぞれの結合係数を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子のそれぞれの浮遊容量成分および浮遊誘導成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタとのそれぞれのインダクタンス、結合係数を設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第6の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the sixth display device has the first surge absorbing element and the second surge absorbing element that are excellent in reducing electrostatic surge, electrostatic surge can be reduced. In addition, according to the surge absorbing circuit, since the first inductor, the third inductor, the second inductor, and the fourth inductor that are electromagnetically coupled are provided, the input impedance is constant over a wide band. It is possible to set the respective coupling coefficients of the first inductor, the second inductor, the third inductor, and the fourth inductor so as to maintain the same. Furthermore, according to this surge absorbing circuit, the first impedance so as to match the input impedance of the surge absorbing circuit with the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. Respective inductances of the first inductor, the second inductor, the third inductor, and the fourth inductor with respect to the stray capacitance component and the stray induction component of the surge absorber and the second surge absorber, respectively. It is possible to set the coupling coefficient. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the sixth display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading high-speed differential video signals.
本発明の第7の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、第6の表示装置が備えるサージ吸収回路に加えて、第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを更に有している。 The seventh display device of the present invention is provided between the connector, the display unit, the connector and the display unit, and is connected to the connector via a pair of first transmission lines, respectively. N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorption circuits includes a first capacitance element provided between one end of the first inductor and the other end of the second inductor, in addition to the surge absorption circuit included in the sixth display device. And a second capacitive element provided between one end of the third inductor and the other end of the fourth inductor.
この第7の表示装置のサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタとの結合係数と、第1の容量素子および第2の容量素子それぞれの容量値とを設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、結合係数を設定することが可能である。 According to the surge absorbing circuit of the seventh display device, the coupling with the first inductor, the second inductor, the third inductor, and the fourth inductor so as to keep the input impedance constant over a wide band. It is possible to set the coefficient and the capacitance value of each of the first capacitor element and the second capacitor element. Furthermore, according to this surge absorbing circuit, the first impedance so as to match the input impedance of the surge absorbing circuit with the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. The inductance and coupling coefficient of each of the first inductor, the second inductor, the third inductor, and the fourth inductor can be set for the stray capacitance components of the surge absorbing element and the second surge absorbing element. Is possible.
また、第1のサージ吸収素子の浮遊誘導成分および第2のサージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタの電磁気的結合によって、第1のサージ吸収素子の浮遊誘導成分および第2のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、結合係数、および、第1の容量素子および第2の容量素子それぞれの容量値を、設定することが可能である。故に、このサージ吸収回路を備える第7の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Even when it is necessary to consider the floating inductive component of the first surge absorbing element and the floating inductive component of the second surge absorbing element, the first inductor, the second inductor, the third inductor, And the negative induction component which cancels the floating induction component of a 1st surge absorption element and the floating induction component of a 2nd surge absorption element can be obtained by the electromagnetic coupling of a 4th inductor. Further, the first inductor, the second inductor, the second inductor, the second inductor so that the input impedance matches the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines and is maintained constant over a wide band. It is possible to set the inductance, the coupling coefficient, and the capacitance values of the first and second capacitive elements of the inductor, the third inductor, and the fourth inductor, respectively. Therefore, the seventh display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading the high-speed differential video signal.
本発明の第8の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、(c)一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有しており、差動信号が印加された場合に互いにインダクタンスを増加させるように第1のインダクタと電磁気的に結合している第3のインダクタと、(d)第3のインダクタの他端に接続された一端と一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有しており、差動信号が印加された場合に互いにインダクタンスを増加させるように第2のインダクタと電磁気的に結合している第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子と、を有している。 The eighth display device of the present invention is provided between the connector, the display unit, the connector and the display unit, and is connected to the connector via a pair of first transmission lines, and each pair N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorption circuits includes: (a) a first inductor having one end connected to one first transmission line of the pair of first transmission lines; and (b) other than the first inductor. A second inductor having one end connected to the end and the other end connected to one second transmission line of the pair of second transmission lines; and (c) the other of the pair of first transmission lines. A third inductor having one end connected to the first transmission line and electromagnetically coupled to the first inductor to increase mutual inductance when a differential signal is applied; (D) having one end connected to the other end of the third inductor and the other end connected to the other second transmission line of the pair of second transmission lines, to which a differential signal is applied So that the inductance increases with each other A fourth inductor that is electromagnetically coupled to the second inductor, and (e) one end connected to the other end of the first inductor and one end of the second inductor, and the other end connected to the ground terminal. A first surge absorbing element, and (f) a second surge absorbing element having one end connected to the other end of the third inductor and one end of the fourth inductor and the other end connected to the ground terminal. (G) a first capacitive element provided between one end of the first inductor and the other end of the second inductor; (h) one end of the third inductor and the other end of the fourth inductor; And a second capacitor element provided between the two.
この第8の表示装置のサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子および第2の容量素子それぞれの容量値を設定することが可能である。更に、このサージ吸収回路によれば、電磁気的に結合された第1のインダクタと第3のインダクタとを有しており、電磁気的に結合された第2のインダクタと第4のインダクタとを有しているので、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、第1のインダクタと第3のインダクタとの結合係数、第2のインダクタと第4のインダクタとの結合係数を設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第8の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the eighth display device has the first surge absorbing element and the second surge absorbing element that are excellent in reducing electrostatic surge, electrostatic surge can be reduced. Further, according to the surge absorbing circuit, the capacitance values of the first capacitor element and the second capacitor element can be set so as to keep the input impedance constant over a wide band. Further, according to the surge absorbing circuit, the first inductor and the third inductor that are electromagnetically coupled are provided, and the second inductor and the fourth inductor that are electromagnetically coupled are provided. Therefore, the first surge absorbing element and the second impedance are matched so that the input impedance of the surge absorbing circuit matches the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. The first inductor, the second inductor, the third inductor, and the inductance of each of the fourth inductor and the coupling of the first inductor and the third inductor with respect to the stray capacitance component of the two surge absorbing elements It is possible to set a coefficient and a coupling coefficient between the second inductor and the fourth inductor. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the eighth display device including the surge absorbing circuit can reduce electrostatic surge input from the outside through the connector without degrading the high-speed differential video signal.
本発明の第9の表示装置は、コネクタと、表示部と、コネクタと表示部との間に設けられており、それぞれ一対の第1の伝送線路を介してコネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、を備えている。N個のサージ吸収回路の各々は、(a)一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、(c)一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有する第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子と、を有している。 The ninth display device of the present invention is provided between the connector, the display unit, the connector and the display unit, and is connected to the connector via a pair of first transmission lines, and each pair N surge absorbing circuits (N is an integer of 1 or more) connected to the display unit via the second transmission line. Each of the N surge absorption circuits includes: (a) a first inductor having one end connected to one first transmission line of the pair of first transmission lines; and (b) other than the first inductor. A second inductor having one end connected to the end and the other end connected to one second transmission line of the pair of second transmission lines; and (c) the other of the pair of first transmission lines. A third inductor having one end connected to the first transmission line; and (d) one end connected to the other end of the third inductor and the other second transmission line in the pair of second transmission lines. A fourth inductor having a connected other end; and (e) a first inductor having one end connected to the other end of the first inductor and one end of the second inductor and the other end connected to the ground terminal. And (f) a third inductor. A second surge absorbing element having one end connected to the end and one end of the fourth inductor and the other end connected to the ground terminal; and (g) one end of the first inductor and the other end of the second inductor. And (h) a second capacitive element provided between one end of the third inductor and the other end of the fourth inductor. .
この第9の表示装置のサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収回路を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子の容量値および第2の容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと、一対の第1の伝送線路の特性インピーダンスおよび一対の第2の伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能であり、第2のサージ吸収素子の浮遊容量成分に対して第3のインダクタのインダクタンスと第4のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第9の表示装置は、高速な差動の映像信号を劣化させることなく、コネクタを介して外部から入力される静電サージを低減することができる。 Since the surge absorbing circuit of the ninth display device includes the first surge absorbing element and the second surge absorbing circuit that are excellent in reducing electrostatic surge, electrostatic surge can be reduced. Further, according to this surge absorbing circuit, it is possible to set the capacitance value of the first capacitance element and the capacitance value of the second capacitance element so that the input impedance is kept constant over a wide band. Furthermore, according to this surge absorbing circuit, the first impedance so as to match the input impedance of the surge absorbing circuit with the characteristic impedance of the pair of first transmission lines and the characteristic impedance of the pair of second transmission lines. The inductance of the first inductor and the inductance of the second inductor can be set for the stray capacitance component of the surge absorbing element, and the third inductor can be set for the stray capacitance component of the second surge absorbing element. And the inductance of the fourth inductor can be set. Therefore, this surge absorbing circuit is excellent in reducing electrostatic surges and enables impedance matching over a wide band. Therefore, the ninth display device including the surge absorbing circuit can reduce electrostatic surge input from the outside via the connector without degrading the high-speed differential video signal.
上記した第4〜第9の表示装置それぞれにおいて、N個のサージ吸収回路は、隣り合うサージ吸収回路がコネクタと表示部とを結ぶ直線に直交する直線に対して整列しないように配置されていることが好ましい。このとき、(a)一対の第1の伝送線路は、コネクタ側から順に第1の領域、第2の領域、および第3の領域を有しており、(b)第3の領域における一対の第1の伝送線路の間隔は、第1の領域における一対の第1の伝送線路の間隔に比べて広く、(c)第2の領域における一対の第1の伝送線路の間隔は、第1の領域から第3の領域へ向けて徐々に広くなっていることが好ましい。また、(d)一対の第2の伝送線路は、表示部側から順に第4の領域、第5の領域、および第6の領域を有しており、(e)第6の領域における一対の第2の伝送線路の間隔は、第4の領域における一対の第2の伝送線路の間隔に比べて広く、(f)第5の領域における一対の第2の伝送線路の間隔は、第4の領域から第6の領域へ向けて徐々に広くなっていることが好ましい。 In each of the above fourth to ninth display devices, the N surge absorbing circuits are arranged so that adjacent surge absorbing circuits are not aligned with respect to a straight line orthogonal to a straight line connecting the connector and the display unit. It is preferable. At this time, (a) the pair of first transmission lines includes a first region, a second region, and a third region in order from the connector side, and (b) the pair of first transmission lines in the third region. The interval between the first transmission lines is wider than the interval between the pair of first transmission lines in the first region, and (c) the interval between the pair of first transmission lines in the second region is It is preferable that the width gradually increases from the region toward the third region. Moreover, (d) a pair of 2nd transmission line has a 4th area | region, a 5th area | region, and a 6th area | region in order from the display part side, (e) A pair of 6th area | region in a 6th area | region The distance between the second transmission lines is wider than the distance between the pair of second transmission lines in the fourth region, and (f) the distance between the pair of second transmission lines in the fifth region is It is preferable that the width gradually increases from the region toward the sixth region.
この構成によれば、隣り合うサージ吸収回路がコネクタと表示部とを結ぶ直線に直交する直線に対して整列しないようにN個のサージ吸収回路が配置され、サージ吸収回路付近の第3の領域における一対の第1の伝送線路間隔および第6の領域における一対の第2の伝送線路間隔が広げられているので、静電サージを充分に低減できる大きなサイズのサージ吸収回路を、端子間隔が狭いコネクタおよび表示部の間に小さい実装面積で配置することができる。また、電気的に接続された第1の伝送線路と第2の伝送線路とからなる2N組の伝送線路の長さを、最短かつ等長にすることができる。その結果、2N組の伝送線路からの放射ノイズを低減することが可能であり、2N組の伝送線路における遅延時間を合わせることが可能である。また、第2の領域における一対の第1の伝送線路間隔および第5の領域における一対の第2の伝送線路間隔が徐々に広くなっているので、伝送線路の領域境界部における曲げ角度が小さくなり、伝送線路の領域境界部(曲げ部)における反射を低減することが可能である。 According to this configuration, the N surge absorbing circuits are arranged so that adjacent surge absorbing circuits are not aligned with a straight line orthogonal to the straight line connecting the connector and the display unit, and the third region near the surge absorbing circuit is arranged. Since the pair of first transmission line intervals and the pair of second transmission line intervals in the sixth region are widened, a large-sized surge absorbing circuit that can sufficiently reduce electrostatic surges has a narrow terminal interval. A small mounting area can be disposed between the connector and the display portion. In addition, the lengths of 2N transmission lines including the first transmission line and the second transmission line that are electrically connected can be made the shortest and the same length. As a result, radiation noise from 2N sets of transmission lines can be reduced, and delay times in 2N sets of transmission lines can be matched. In addition, since the pair of first transmission line intervals in the second region and the pair of second transmission line intervals in the fifth region are gradually increased, the bending angle at the region boundary of the transmission line is reduced. It is possible to reduce reflection at the region boundary (bending portion) of the transmission line.
また、この構成によれば、隣り合うサージ吸収回路がコネクタと表示部とを結ぶ直線に直交する直線に対して整列しないようにN個のサージ吸収回路が配置されているので、N個のサージ吸収回路がフレキシブル基板に実装された場合に、曲げなどに起因してフレキシブル基板に発生する応力をN個のサージ吸収回路が分散して受けることができる。 Further, according to this configuration, since N surge absorbing circuits are arranged so that adjacent surge absorbing circuits are not aligned with a straight line orthogonal to a straight line connecting the connector and the display unit, N surge absorbing circuits are arranged. When the absorption circuit is mounted on the flexible substrate, the N surge absorption circuits can receive the stress generated in the flexible substrate due to bending or the like.
上記した第1〜第9の表示装置それぞれのサージ吸収回路は、内部及び表面に導体パターンを有する積層体によって構成されていることが好ましい。この構成によれば、サージ吸収回路を小型にし、且つ、浮遊容量成分を小さくすることができる。 It is preferable that the surge absorbing circuit of each of the first to ninth display devices described above is composed of a laminate having a conductor pattern inside and on the surface. According to this configuration, the surge absorption circuit can be downsized and the stray capacitance component can be reduced.
本発明によれば、高速な映像信号を劣化させることなく、外部から入力される静電サージを低減することが可能な表示装置が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the display apparatus which can reduce the electrostatic surge input from the outside, without degrading a high-speed video signal is provided.
以下、図面を参照して本発明の好適な実施の形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る表示装置を示す斜視図であり、図2は、図1に示す表示装置における部分Aを拡大して示す図である。また、図3は、本発明の第1の実施の形態に係る表示装置を示す回路図である。表示装置10は、基板11と表示パネル12とを備えている。
[First Embodiment]
FIG. 1 is a perspective view showing a display device according to the first embodiment of the present invention, and FIG. 2 is an enlarged view showing a portion A in the display device shown in FIG. FIG. 3 is a circuit diagram showing the display device according to the first embodiment of the present invention. The
基板11は、第1の部分11aと第2の部分11bとを有している。第1の部分11aの主面11c上には、軸線X方向に延びる複数の導体パターンが、軸線Xに直交する方向に併設されている。第1の部分11aと複数の導体パターンとはコネクタ13として機能する。
The
第2の部分11bの主面11c上には、4本の第1の伝送線路14a,14b,14c,14d、4本の第2の伝送線路15a,15b,15c,15d、4本のグランド配線16a,16b,16c,16d、4個の積層サージ吸収部品18,19,20,21、インターフェース回路22、および駆動回路23が設けられている。
On the
4本の第1の伝送線路14a,14b,14c,14dは、それぞれ軸線X方向に延びる導体パターンであり、軸線Xに直交する方向に併設されるように第2の部分11bの主面11c上に形成されている。4本の第1の伝送線路15a,15b,15c,15dの一端は、それぞれコネクタ13における異なるいずれかの導体パターンに接続されている。
The four
同様に、4本の第2の伝送線路15a,15b,15c,15dは、それぞれ軸線X方向に延びる導体パターンであり、軸線Xに直交する方向に併設されるように第2の部分11bの主面11c上に形成されている。4本の第2の伝送線路15a,15b,15c,15dの一端は、それぞれインターフェース回路22に接続されている。
Similarly, each of the four
第1の伝送線路14aと第2の伝送線路15aとは、軸線X方向に順に並んでおり、第1の伝送線路14aと第2の伝送線路15aとの間には、グランド配線16aが設けられている。同様に、第1の伝送線路14b,14c,14dと第2の伝送線路15b,15c,15dとは、それぞれ軸線X方向に順に並んでおり、第1の伝送線路14b,14c,14dと第2の伝送線路15b,15c,15dとの間には、それぞれグランド配線16b,16c,16dが設けられている。
The
グランド配線16a,16b,16c,16dは、それぞれ軸線X方向に直交する方向に延びる導体パターンである。グランド配線16a,16b,16c,16dは、例えば、ビアおよび基板11の主面11cに対向する主面上に設けられた接地パターン、もしくは基板11の主面11a上に設けられた接地パターンに接続されており、この接地パターンを介してコネクタ13におけるグランド端子(導体パターン)に接続されている。グランド配線16a,16b,16c,16dは、コネクタ13とは別に設けられたグランド端子(例えばシステムグランド端子)に接続されていてもよい。
The
また、第1の伝送線路14aと第2の伝送線路15aとの間には、積層サージ吸収部品18が搭載されている。同様に、第1の伝送線路14b,14c,14dと第2の伝送線路15b,15c,15dとの間には、それぞれ積層サージ吸収部品19,20,21が搭載されている。
A laminated
積層サージ吸収部品18は、略直方体の積層体28の表面に、第1の電極30、第2の電極32、および、第3の電極34,36を有している。第1の電極30は第1の伝送線路14aの他端に接続されており、第2の電極32は第2の伝送線路15aの他端に接続されている。第3の電極34,36はグランド配線18aに接続されている。積層サージ吸収部品18は、積層体28内部に形成された導体パターンによってサージ吸収回路を構成している。サージ吸収回路の詳細については後述する。
The laminated
積層サージ吸収部品19,20,21も、それぞれ積層サージ吸収部品18と同一な構成を有している。積層サージ吸収部品19における第1の電極30、第2の電極および第3の電極34,36は、それぞれ第1の伝送線路14bの他端、第2の伝送線路15bの他端、グランド配線18bに接続されており、積層サージ吸収部品20における第1の電極30、第2の電極および第3の電極34,36は、それぞれ第1の伝送線路14cの他端、第2の伝送線路15cの他端、グランド配線18cに接続されている。同様に、積層サージ吸収部品21における第1の電極30、第2の電極および第3の電極34,36は、それぞれ第1の伝送線路14dの他端、第2の伝送線路15dの他端、グランド配線18dに接続されている。
The laminated
インターフェース回路22は、例えば映像信号を受信するためのインターフェース回路である。インターフェース回路22は、例えば第2の伝送線路15a,15b,15c,15dから映像信号を受けて、レベル変換した後に駆動回路23へ出力する。
The
駆動回路23は、インターフェース回路22から受けた映像信号に基づいて、表示パネル12に映像を表示するための信号を生成し、この信号を表示パネル12に出力する。このようにして、表示パネル12に映像が表示される。なお、表示パネル12には、CRTディスプレイ、液晶ディスプレイ、有機ELディスプレイ、プラズマディスプレイなどの様々なディスプレイが適用可能である。本実施の形態では、インターフェース回路22、駆動回路23、および表示パネル12が、表示部24として機能する。
The
このように、表示装置10は、コネクタ13と、表示部24と、内部にサージ吸収回路を有する4個の積層サージ吸収部品18,19,20,21とを備えており、コネクタ13によって接続された外部送信回路から送られてくる映像信号を表示部24における表示パネル12に表示することができる。
As described above, the
次に、第1の実施の形態の表示装置10に適用可能なサージ吸収回路について説明する。図4は、第1の実施の形態に係る表示装置に適用可能なサージ吸収回路を示す回路図である。図4に示すサージ吸収回路40は、第1の入出力端子40a、第2の入出力端子40b、第3の入出力端子40c、第1のインダクタ42、第2のインダクタ44、および、サージ吸収素子46を有している。
Next, a surge absorption circuit applicable to the
第1の入出力端子40aは、積層サージ吸収部品18〜21の第1の電極30であり、第2の入出力端子40bは、積層サージ吸収部品18〜21の第2の電極32である。また、第3の入出力端子40cは、積層サージ吸収部品18〜21の第3の電極34、36である。
The first input /
第1のインダクタ42の一端は第1の入出力端子40aに接続されており、第1のインダクタ42の他端はノードN1に接続されている。ノードN1には第2のインダクタ44の一端が更に接続されており、この第2のインダクタ44の他端は第2の入出力端子40bに接続されている。これらの第1のインダクタ42と第2のインダクタ44とは電磁気的に結合している。具体的には、第1のインダクタ42と第2のインダクタ44とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第1の入出力端子40aから第2の入出力端子40bに向かう方向又はその逆方向に電流が流れている場合に、その電流によって第1のインダクタ42及び第2のインダクタ44に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第1のインダクタ42と第2のインダクタ44との結合係数は、0.01より大きく1以下であることが好ましい。
One end of the
上記のノードN1には、第1のサージ吸収素子46の一端が更に接続されている。第1のサージ吸収素子46の他端は第3の入出力端子40cに接続されている。第1のサージ吸収素子46は、本実施の形態では、ZnOなどの金属酸化物からなるバリスタである。第1のサージ吸収素子46は、端子間電圧が所定の電圧より小さいときには、端子間に大きな抵抗値を有する。一方、第1のサージ吸収素子46は、端子間電圧が所定の電圧より大きいときには、端子間の抵抗値を小さくすることによって端子間に電流を流し、端子間の電圧を所定の電圧にクランプする。なお、所定の電圧とは、第1のサージ吸収素子46の特性で定まる値である。
One end of the first
したがって、第1の入出力端子40aに電圧レベルが小さい信号が入力されるときには、サージ吸収回路40は、第1のサージ吸収素子46の端子間の抵抗値が大きいので、信号を第2の入出力端子40bに出力する。同様に、第2の入出力端子40bに電圧レベルが小さい信号が入力されるときには、サージ吸収回路40は、第1のサージ吸収素子46の端子間の抵抗値が大きいので、信号を第1の入出力端子40aに出力する。
Therefore, when a signal having a low voltage level is input to the first input /
一方、第1の入出力端子40aに静電サージが入力されると、サージ吸収回路40は、第1のサージ吸収素子46によって第1の入出力端子40aと第3の入出力端子40cとの端子間の抵抗値が小さくなり、第1の入出力端子40aと第3の入出力端子40cとの端子間に電流を流し、ノードN1の電圧をクランプする。このようにして、サージ吸収回路40は、第1の入出力端子40aに静電サージが入力されても、第2の入出力端子40bに出力される電圧を低減する。
On the other hand, when an electrostatic surge is input to the first input /
同様に、第2の入出力端子40bに静電サージが入力されると、サージ吸収回路40は、第1のサージ吸収素子46によって第2の入出力端子40bと第3の入出力端子40cとの端子間の抵抗値が小さくなり、第2の入出力端子40bと第3の入出力端子40cとの端子間に電流を流し、ノードN1の電圧をクランプする。このようにして、サージ吸収回路40は、第2の入出力端子40bに静電サージが入力されても、第1の入出力端子40aに出力される電圧を低減する。
Similarly, when an electrostatic surge is input to the second input /
図5は、図4に示すサージ吸収回路を等価的に示す回路図である。第1のインダクタ42および第2のインダクタ44は、電磁気的に結合しているので、2つのインダクタ48、50と負性インダクタ(負性誘導素子)52とで等価的に表わすことができる。また、第1のサージ吸収素子46は、並列に接続された可変抵抗素子と浮遊容量素子(浮遊容量成分)54とで等価的に表すことができるが、小信号の高速信号に対しては浮遊容量素子54のみで近似することができる。
FIG. 5 is a circuit diagram equivalently showing the surge absorbing circuit shown in FIG. Since the
図5に示す等価回路では、インダクタ48の一端は第1の入出力端子40aに接続されており、インダクタ48の他端はノードN2に接続されている。ノードN2には更にインダクタ50の一端も接続されており、インダクタ50の他端は第2の入出力端子40bに接続されている。また、ノードN2には負性インダクタ52の一端も接続されており、負性インダクタ52の他端は浮遊容量素子54の一端に接続されている。浮遊容量素子54は、第3の入出力端子40cに接続されている。
In the equivalent circuit shown in FIG. 5, one end of the
ここで、第1のインダクタ42のインダクタンスおよび第2のインダクタ44のインダクタンスをLzとし、第1のインダクタ42と第2のインダクタ44との結合係数の値をKzとすると、インダクタ48のインピーダンスおよびインダクタ50のインダクタンスは「(1+Kz)・Lz」となり、負性インダクタ52のインダクタンスは「−Kz・Lz」となる。また、浮遊容量素子54の容量値をCzとする。これより、図5に示すサージ吸収回路40の入力インピーダンスは、下式(1)で表される。
上記(1)式によれば、Kz=±1とすると、右辺のωを含む第2項が0となり、入力インピーダンスZinは周波数に依存せず一定になることがわかる。ただし、Kz=−1の場合にはZin=0となるので適当でない。 According to the above equation (1), when Kz = ± 1, the second term including ω on the right side is 0, and the input impedance Zin is constant regardless of the frequency. However, when Kz = −1, Zin = 0, which is not appropriate.
更に、Kz=1とし、下式(2)を満たすようにLzを設定すれば、サージ吸収回路40の入力インピーダンスZinを、サージ吸収回路40に接続される伝送線路の特性インピーダンスZoに整合させることができる。なお、サージ吸収回路40では、第1の入出力端子40a側からの入力インピーダンスと第2の入出力端子40b側からの入力インピーダンスとは同一である。
このように、本実施の形態のサージ吸収回路40によれば、静電サージ低減に優れた第1のサージ吸収素子46を有しているので、静電サージを低減することができる。また、本実施の形態のサージ吸収回路40によれば、電磁気的に結合された第1のインダクタ42と第2のインダクタ44とを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ42と第2のインダクタ44との結合係数を設定することが可能である。更に、本実施の形態のサージ吸収回路40によれば、当該サージ吸収回路40の入力インピーダンスと、第1の伝送線路14a(または14b,14c,14d)の特性インピーダンスおよび第2の伝送線路15a(または15b,15c,15d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子46の浮遊容量成分に対して第1のインダクタ42のインダクタンスと第2のインダクタ44のインダクタンスとを設定することが可能である。したがって、このサージ吸収回路40は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路40を備える本実施の形態の表示装置10は、高速な映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
Thus, according to the
[第1の実施の形態の表示装置に適用可能なサージ吸収回路の変形例1]
図6は、第1の実施の形態の表示装置に適用可能な変形例1に係るサージ吸収回路を示す回路図である。図6に示すサージ吸収回路40Aは、サージ吸収回路40と同様の要素に加えて、更に第1の容量素子56を有している。
[First Modification of Surge Absorbing Circuit Applicable to Display Device of First Embodiment]
FIG. 6 is a circuit diagram showing a surge absorbing circuit according to Modification 1 applicable to the display device of the first embodiment. The
第1の容量素子56の一端は、第1の入出力端子40aと第1のインダクタ42の一端とを接続するためのノードN3に接続されている。第1の容量素子56の他端は、第2の入出力端子40bと第2のインダクタ44の他端とを接続するためのノードN4に接続されている。
One end of the
図7は、図6に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路40と同様に、電磁気的に結合している第1のインダクタ42および第2のインダクタ44は、2つのインダクタ48、50と負性インダクタ(負性誘導素子)52とで表すことができる。また、第1のサージ吸収素子46は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)54のみで近似することができる。
FIG. 7 is a circuit diagram equivalently representing the surge absorbing circuit shown in FIG. Similar to the
第1のインダクタ42のインダクタンスおよび第2のインダクタ44のインダクタンスをLzとし、第1のインダクタ42と第2のインダクタ44との結合係数の値をKzとすると、インダクタ48のインダクタンスおよびインダクタ50のインダクタンスは「(1+Kz)Lz」となり、負性インダクタ52のインダクタンスは「−KzLz」となる。また、第1の容量素子56の容量値をCsとし、浮遊容量素子54の容量値をCzとする。これより、図7に示すサージ吸収回路40Aの入力インピーダンスは、下式(3)で表される。
上記(3)式によれば、下式(4)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (3), it is understood that if Cs is set so as to satisfy the following equation (4), the input impedance Zin is constant regardless of the frequency.
更に、下記(4)式を満たすようにCsを設定し、下式(5)を満たすようにLzを設定すれば、サージ吸収回路40Aの入力インピーダンスZinを、サージ吸収回路40Aに接続される伝送線路の特性インピーダンスZoに整合させることができる。なお、サージ吸収回路40Aでは、第1の入出力端子40a側からの入力インピーダンスと第2の入出力端子40b側からの入力インピーダンスとは同一である。
上記(4)式および(5)式からも分かるように、変形例1のサージ吸収回路40Aによれば、Kzを任意に選ぶことができる。すなわち、変形例1のサージ吸収回路40Aでは、Kzを変更することによってCsおよびLzを変更することができるので、サージ吸収回路40よりも柔軟性の高い回路設計が可能となる。
As can be seen from the equations (4) and (5), according to the
このように、変形例1のサージ吸収回路40Aによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ42と第2のインダクタ44との結合係数および第1の容量素子56の容量値を設定することが可能である。更に、変形例1のサージ吸収回路40Aによれば、当該サージ吸収回路40Aの入力インピーダンスと、第1の伝送線路14a(または14b,14c,14d)の特性インピーダンスおよび第2の伝送線路15a(または15b,15c,15d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子46の浮遊容量成分に対して第1のインダクタ42と第2のインダクタ44とのそれぞれのインダクタンス、および、第1のインダクタ42と第2のインダクタ44との結合係数を設定することが可能である。故に、サージ吸収回路40に代えて変形例1のサージ吸収回路40Aを備える本実施の形態の表示装置10は、高速な映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
上記の説明では、第1のサージ吸収素子46を浮遊容量素子54のみで近似したが、実際には、第1のサージ吸収素子46には浮遊誘導素子(浮遊誘導成分)も含まれている。図8は、第1のサージ吸収素子の等価的な回路図である。図8に示す第1のサージ吸収素子46は、並列に接続された可変抵抗素子58および浮遊容量素子54と、これらに直列に接続された浮遊誘導素子59とで表される。この浮遊誘導素子59もサージ吸収回路40の入力インピーダンスを周波数に対して変動させる原因となる。すなわち、この浮遊誘導素子59も高速信号の劣化の原因となる。
In the above description, the first
しかしながら、変形例1のサージ吸収回路40Aによれば、電磁気的に結合されている第1のインダクタ42および第2のインダクタ44が負性インダクタ52を有するので、この負性インダクタ52によって第1のサージ吸収素子46に含まれる浮遊誘導素子59をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、KzとLzはそのままで、Csを下記(6)式とする。
ただし、Leは浮遊誘導素子59のインダクタンスであり、KzLz≧Leである。上記(6)式を満たすようにCsを設定することによって、第1のサージ吸収素子46に浮遊容量素子54と浮遊誘導素子59とが含まれていても、サージ吸収回路40Aの入力インピーダンスZinを、サージ吸収回路40Aに接続される伝送線路の特性インピーダンスZoに整合させることができる。
However, according to the
However, Le is the inductance of the floating
このように、変形例1のサージ吸収回路40Aによれば、第1のインダクタ42と第2のインダクタ44との電磁気的結合によって、第1のサージ吸収素子46の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、第1の伝送線路14a(または14b,14c,14d)の特性インピーダンスおよび第2の伝送線路15a(または15b,15c,15d)の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ42と第2のインダクタ44とのそれぞれのインダクタンス、結合係数、および第1の容量素子56の容量値を、設定することが可能である。故に、サージ吸収回路40に代えて変形例1のサージ吸収回路40Aを備える本実施の形態の表示装置10は、高速な映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
[第1の実施の形態の表示装置に適用可能なサージ吸収回路の変形例2]
図9は、第1の実施の形態の表示装置に適用可能な変形例2に係るサージ吸収回路を示す回路図である。図9に示すサージ吸収回路40Bは、第1のインダクタと第2のインダクタとが電磁気的に結合していない点において、変形例1のサージ吸収回路40Aと異なっている。サージ吸収回路40Bの他の構成は、変形例1のサージ吸収回路40Aと同一である。
[Variation 2 of Surge Absorbing Circuit Applicable to Display Device of First Embodiment]
FIG. 9 is a circuit diagram showing a surge absorbing circuit according to the second modification applicable to the display device of the first embodiment. The
サージ吸収回路40Bは、サージ吸収回路40Aにおいて、電磁気的に結合している第1のインダクタ42および第2のインダクタ44の代わりに、それぞれ、電磁気的に結合していない第1のインダクタ60および第2のインダクタ62を備えている。第1のインダクタ60と第2のインダクタ62との結合係数の値は、0.01以下であることが好ましい。
In the
ここで、第1のインダクタ60のインダクタンスおよび第2のインダクタ62のインダクタンスをLxとし、第1の容量素子56の容量値をCxとする。第1のサージ吸収素子46は小信号の高速信号に対して浮遊容量素子(浮遊容量成分)54のみで近似し、この浮遊容量素子54の容量値をCzとする。これより、図9に示すサージ吸収回路40Bの入力インピーダンスは、下式(7)で表される。
上記(7)式によれば、下式(8)を満たすようにCxを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (7), it is understood that if Cx is set so as to satisfy the following equation (8), the input impedance Zin is constant regardless of the frequency.
更に、下記(8)式を満たすようにCxを設定し、下式(9)を満たすようにLxを設定すれば、サージ吸収回路40Bの入力インピーダンスZinを、サージ吸収回路40Bに接続される伝送線路の特性インピーダンスZoに整合させることができる。なお、サージ吸収回路40Bでは、第1の入出力端子40a側からの入力インピーダンスと第2の入出力端子40b側からの入力インピーダンスとは同一である。
このように、変形例2のサージ吸収回路40Bによれば、静電サージ低減に優れた第1のサージ吸収素子46を有しているので、静電サージを低減することができる。また、変形例2のサージ吸収回路40Bによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子56の容量値を設定することが可能である。更に、変形例2のサージ吸収回路40Bによれば、当該サージ吸収回路40Bの入力インピーダンスと、第1の伝送線路14a(または14b,14c,14d)の特性インピーダンスおよび第2の伝送線路15a(または15b,15c,15d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子46の浮遊容量成分に対して第1のインダクタ60のインダクタンスと第2のインダクタ62のインダクタンスとを設定することが可能である。したがって、変形例2のサージ吸収回路40Bは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路40に代えて変形例2のサージ吸収回路40Bを備える本実施の形態の表示装置10は、高速な映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
Thus, according to the
[第2の実施の形態]
図10は、本発明の第2の実施の形態に係る表示装置における部分Aを示す図である。表示装置10Aは、基板11の代わりに基板11Aを備えている点において第1の実施の形態の表示装置10と異なっている。表示装置10Aの他の構成は、表示装置10と同様である。
[Second Embodiment]
FIG. 10 is a diagram showing a portion A in the display device according to the second embodiment of the present invention. The
基板11Aは、基板11における部分Aの導体パターンおよび搭載部品の点で基板11と異なっている。具体的には、基板11Aは、第2の部分11bの主面11c上に、4本の第1の伝送線路14a,14b,14c,14dの代わりに4本の一対の第1の伝送線路66a,66b,66c,66dが設けられており、4本の第2の伝送線路15a,15b,15c,15dの代わりに4本の一対の第2の伝送線路67a,67b,67c,67dが設けられており、4本のグランド配線16a,16b,16c,16dの代わりにグランド配線68a,68b,68c,68dが設けられている点において基板11と異なっている。また、基板11Aは、第2の部分11bの主面11c上に、4個の積層サージ吸収部品18,19,20,21に代えて4個の積層サージ吸収部品18A,19A,20A,21Aが設けられており、インターフェース回路22の代わりにインターフェース回路22Aが設けられている点において基板11と異なっている。基板11Aの他の構成は、基板11と同様である。
The
4本の一対の第1の伝送線路66a,66b,66c,66dは、それぞれ軸線X方向に延びる導体パターンであり、軸線Xに直交する方向に併設されるように第2の部分11bの主面11c上に形成されている。4本の一対の第1の伝送線路66a,66b,66c,66dの一端は、それぞれコネクタ13における異なるいずれかの導体パターンに接続されている。4本の一対の第1の伝送線路66a,66b,66c,66dは、それぞれ、コネクタ13側から順に第1の領域B、第2の領域C、および第3の領域Dを有している。
The four pairs of
同様に、4本の一対の第2の伝送線路67a,67b,67c,67dは、それぞれ軸線X方向に延びる導体パターンであり、軸線Xに直交する方向に併設されるように第2の部分11bの主面11c上に形成されている。4本の一対の第2の伝送線路67a,67b,67c,67dの一端は、それぞれインターフェース回路22Aに接続されている。4本の一対の第2の伝送線路67a,67b,67c,67dは、それぞれ、インターフェース回路22A側から順に第4の領域E、第5の領域F、および第6の領域Gを有している。
Similarly, each of the four pairs of
第3の領域Dにおける一対の第1の伝送線路66aの間隔は、第1の領域Bにおける一対の第1の伝送線路66aの間隔に比べて広く、第6の領域Gにおける一対の第2の伝送線路67aの間隔は、第4の領域Eにおける一対の第2の伝送線路67aの間隔に比べて広い。同様に、第3の領域Dにおける一対の第1の伝送線路66b,66c,66dの間隔は、それぞれ、第1の領域Bにおける一対の第1の伝送線路66b,66c,66dの間隔に比べて広く、第6の領域Gにおける一対の第2の伝送線路67b,67c,67dの間隔は、それぞれ、第4の領域Eにおける一対の第2の伝送線路67b,67c,67dの間隔に比べて広い。
The distance between the pair of
第2の領域Cにおける一対の第1の伝送線路66aの間隔は、第1の領域Bから第3の領域Dへ向けて徐々に広くなっており、第5の領域Fにおける一対の第2の伝送線路67aの間隔は、第4の領域Eから第6の領域Gへ向けて徐々に広くなっている。同様に、第2の領域Cにおける一対の第1の伝送線路66b,66c,66dの間隔は、それぞれ、第1の領域Bから第3の領域Dへ向けて徐々に広くなっており、第5の領域Fにおける一対の第2の伝送線路67b,67c,67dの間隔は、それぞれ、第4の領域Eから第6の領域Gへ向けて徐々に広くなっている。例えば、第2の領域Cにおける一対の第1の伝送線路66aは、第1の領域Bおよび第3の領域Dにおける一対の第1の伝送線路66aに対して45度の角度であることが好ましく、同様に、第2の領域Cにおける一対の第1の伝送線路66b,66c,66dの間隔は、それぞれ第1の領域Bおよび第3の領域Dにおける一対の第1の伝送線路66b,66c,66dに対して45度の角度であることが好ましい。また、第5の領域Fにおける一対の第2の伝送線路67aは、第4の領域Eおよび第6の領域Gにおける一対の第2の伝送線路67aに対して45度の角度であることが好ましく、同様に、第5の領域Fにおける一対の第2の伝送線路67b,67c,67dの間隔は、それぞれ第4の領域Eおよび第6の領域Gにおける一対の第2の伝送線路67b,67c,67dに対して45度の角度であることが好ましい。
The distance between the pair of
第3の領域Dにおける一対の第1の伝送線路66aの間、および第6の領域Gにおける一対の第2の伝送線路67aの間には、グランド配線68aが設けられている。同様に、第3の領域Dにおける一対の第1の伝送線路66b,66c,66dの間、および第6の領域Gにおける一対の第2の伝送線路67b,67c,67dの間には、それぞれ、グランド配線68b,68c,68dが設けられている。
Between the pair of
グランド配線68a,68b,68c,68dは、それぞれ、軸線X方向に延びる導体パターンである。グランド配線68a,68b,68c,68dは、例えば、ビアおよび基板11Aの主面11cに対向する主面上に設けられた接地パターン、もしくは基板11Aの主面11a上に設けられた接地パターンに接続されており、この接地パターンを介してコネクタ13におけるグランド端子(導体パターン)に接続されている。グランド配線68a,68b,68c,68dは、コネクタ13とは別に設けられたグランド端子(例えばシステムグランド端子)に接続されていてもよい。
Each of the
また、一対の第1の伝送線路66aと一対の第2の伝送線路67aとの間には、積層サージ吸収部品18Aが搭載されている。同様に、一対の第1の伝送線路66b,66c,66dと一対の第2の伝送線路67b,67c,67dとの間には、それぞれ積層サージ吸収部品19A,20A,21Aが搭載されている。4個の積層サージ吸収部品18A,19A,20A,21Aは、隣り合う積層サージ吸収部品が軸線Xに直交する直線Yに対して整列しないように配置されている。本実施の形態では、4個の積層サージ吸収部品18A,19A,20A,21Aは、隣り合う積層サージ吸収部品が軸線Xに直交する直線Y方向から見て重ならないように、軸線Xに直交する直線Yに対して互い違いに2列に配置されている。なお、4個の積層サージ吸収部品18A,19A,20A,21Aは、隣り合う積層サージ吸収部品が軸線Xに直交する直線Y方向から見て重ならないように、軸線Xに直交する直線Yに対して互い違いに複数列に配置されていてもよい。
A laminated
積層サージ吸収部品18Aは、略直方体の積層体74の表面に、第1の電極76、第2の電極77、第3の電極78、第4の電極79、第5の電極80、81、第6の電極82、第7の電極83を有している。第1の電極76は一対の第1の伝送線路66aにおける一方の第1の伝送線路の他端に接続されており、第2の電極77は一対の第2の伝送線路67aにおける一方の第2の伝送線路の他端に接続されている。第3の電極78は一対の第1の伝送線路66aにおける他方の第1の伝送線路の他端に接続されており、第4の電極79は一対の第2の伝送線路67aにおける他方の第2の伝送線路の他端に接続されている。第5の電極80、81は、グランド配線68aに接続されている。第6の電極82および第7の電極83は、それぞれ積層体74内部に形成された導体パターンを接続するために設けられている。積層サージ吸収部品18Aは、積層体74内部に形成された導体パターンによってサージ吸収回路を構成している。サージ吸収回路サージ吸収回路の詳細については後述する。
The laminated
積層サージ吸収部品19A,20A,21Aも、それぞれ積層サージ吸収部品18Aと同一な構成を有している。積層サージ吸収部品19Aにおける第1の電極76、第2の電極77、第3の電極78、第4の電極79、および第5の電極80、81は、それぞれ一対の第1の伝送線路66bにおける一方の第1の伝送線路の他端、一対の第2の伝送線路67bにおける一方の第2の伝送線路の他端、一対の第1の伝送線路66bにおける他方の第1の伝送線路の他端、一対の第2の伝送線路67bにおける他方の第2の伝送線路の他端、グランド配線68bに接続されており、積層サージ吸収部品20Aにおける第1の電極76、第2の電極77、第3の電極78、第4の電極79、および第5の電極80、81は、それぞれ一対の第1の伝送線路66cにおける一方の第1の伝送線路の他端、一対の第2の伝送線路67cにおける一方の第2の伝送線路の他端、一対の第1の伝送線路66cにおける他方の第1の伝送線路の他端、一対の第2の伝送線路67cにおける他方の第2の伝送線路の他端、グランド配線68cに接続されている。同様に、積層サージ吸収部品21Aにおける第1の電極76、第2の電極77、第3の電極78、第4の電極79、および第5の電極80、81は、それぞれ一対の第1の伝送線路66dにおける一方の第1の伝送線路の他端、一対の第2の伝送線路67dにおける一方の第2の伝送線路の他端、一対の第1の伝送線路66dにおける他方の第1の伝送線路の他端、一対の第2の伝送線路67dにおける他方の第2の伝送線路の他端、グランド配線68dに接続されている。
The laminated
インターフェース回路22Aは、例えばシリアルLVDS方式による映像信号およびクロック信号を受信するためのインターフェース回路である。インターフェース回路22Aは、3対の第2の伝送線路67a,67b,67cから3チャンネルの差動の映像信号を受け、もう一対の第2の伝送線路67dから差動のクロック信号を受ける。3チャンネルの差動の映像信号には、RGB信号や制御信号が含まれている。インターフェース回路22Aは、3チャンネルの差動の映像信号および差動のクロック信号をそれぞれLVDS回路で受けて、レベル変換した後に駆動回路23へ出力する。
The
駆動回路23は、インターフェース回路22Aから受けた差動の映像信号および差動のクロック信号に基づいて、表示パネル12に映像を表示するための信号を生成し、この信号を表示パネル12に出力する。このようにして、表示パネル12に映像が表示される。本実施の形態では、インターフェース回路22A、駆動回路23、および表示パネル12が、表示部24Aとして機能する。
The
このように、表示装置10Aは、コネクタ13と、表示部24Aと、内部にサージ吸収回路を有する4個の積層サージ吸収部品18A,19A,20A,21Aとを備えており、コネクタ13によって接続された外部送信回路から送られてくる差動の映像信号を表示部24Aにおける表示パネル12に表示することができる。
As described above, the
本実施の形態の表示装置10Aによれば、サージ吸収回路を備える隣り合う積層サージ吸収部品が軸線Xに直交する直線Yに対して整列しないように積層サージ吸収部品18A〜21Aが配置され、積層サージ吸収部品18A(または19A,20A,21A)付近の第3の領域Dにおける一対の第1の伝送線路66a(または66b,66c,66d)の間隔および第6の領域Gにおける一対の第2の伝送線路67a(または67b,67c,67d)の間隔が広げられているので、静電サージを充分に低減できる大きなサイズの積層サージ吸収部品18A〜21Aを、導体パターン間隔が狭い小型のコネクタ13と集積化されたインターフェース回路22Aの間に、小さい実装面積で配置することができる。
According to the
また、一対の第1の伝送線路66aの一方と一対の第2の伝送線路67aの一方との総和長、一対の第1の伝送線路66aの他方と一対の第2の伝送線路67aの他方との総和長、一対の第1の伝送線路66bの一方と一対の第2の伝送線路67bの一方との総和長、一対の第1の伝送線路66bの他方と一対の第2の伝送線路67bの他方との総和長、一対の第1の伝送線路66cの一方と一対の第2の伝送線路67cの一方との総和長、一対の第1の伝送線路66cの他方と一対の第2の伝送線路67cの他方との総和長、一対の第1の伝送線路66dの一方と一対の第2の伝送線路67dの一方との総和長、および一対の第1の伝送線路66dの他方と一対の第2の伝送線路67dの他方との総和長を最短かつ等長にすることができる。その結果、これら8組の伝送線路からの放射ノイズを低減することが可能であり、これら8組の伝送線路における遅延時間を合わせることが可能である。
Further, the total length of one of the pair of
また、第2の領域Cにおける一対の第1の伝送線路66a(または66b,66c,66d)の間隔および第5の領域Fにおける一対の第2の伝送線路67a(または67b,67c,67d)の間隔が徐々に広くなっているので、伝送線路66a,67a(または66b,67b、66c,67c、66d,67d)の領域境界部における曲げ角度が小さくなり、伝送線路66a,67a(または66b,67b、66c,67c、66d,67d)の領域境界部すなわち曲げ部における反射を低減することが可能である。特に、伝送線路66a〜66d,67a〜67dの領域境界部における曲げ角度を45度とすれば、反射を低減しつつ、実装面積をも低減することができる。
Further, the distance between the pair of
また、隣り合う積層サージ吸収部品が軸線Xに直交する直線Yに対して整列しないように4個の積層サージ吸収部品18A〜21Aが配置されているので、基板11Aがフレキシブル基板であっても、曲げなどに起因して基板11Aに発生する応力を4個の積層サージ吸収部品18A,19A,20A,21Aが分散して受けることができる。
In addition, since the four laminated
次に、第2の実施の形態のサージ吸収回路について説明する。図11は、第2の実施の形態の表示装置に適用可能なサージ吸収回路を示す回路図である。サージ吸収回路86は、第1の入出力端子86a、第2の入出力端子86b、第3の入出力端子86c、第4の入出力端子86d、第5の入出力端子86e、第1のインダクタ88、第2のインダクタ90、第1のサージ吸収素子92、第3のインダクタ94、第4のインダクタ96、および、第2のサージ吸収素子98を有している。
Next, the surge absorption circuit of 2nd Embodiment is demonstrated. FIG. 11 is a circuit diagram showing a surge absorption circuit applicable to the display device of the second embodiment. The
第1の入出力端子86aは、積層サージ吸収部品18A〜21Aの第1の電極76であり、第2の入出力端子86bは、積層サージ吸収部品18A〜21Aの第2の電極77である。第3の入出力端子86cは、積層サージ吸収部品18A〜21Aの第3の電極78であり、第4の入出力端子86dは、積層サージ吸収部品18A〜21Aの第4の電極79である。第5の入出力端子86eは、積層サージ吸収部品18A〜21Aの第5の電極80、81である。
The first input /
第1のインダクタ88の一端は第1の入出力端子86aに接続されており、第1のインダクタ88の他端はノードN5に接続されている。ノードN5には第2のインダクタ90の一端が更に接続されており、この第2のインダクタ90の他端は第2の入出力端子86bに接続されている。これらの第1のインダクタ88と第2のインダクタ90とは電磁気的に結合している。具体的には、第1のインダクタ88と第2のインダクタ90とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第1の入出力端子86aから第2の入出力端子86bに向かう方向又はその逆方向に電流が流れている場合に、その電流によって第1のインダクタ88及び第2のインダクタ90に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第1のインダクタ88と第2のインダクタ90との結合係数は、0.01より大きく1以下であることが好ましい。
One end of the
上記のノードN5には、第1のサージ吸収素子92の一端が更に接続されている。第1のサージ吸収素子92の他端はノードN6に接続されており、ノードN6には更に第5の入出力端子86eが接続されている。第1のサージ吸収素子92は、第1の実施の形態の第1のサージ吸収素子46と同様に、ZnOなどの金属酸化物からなるバリスタである。
One end of the first
一方、第3のインダクタ94の一端は第3の入出力端子86cに接続されており、第3のインダクタ94の他端はノードN7に接続されている。ノードN7には第4のインダクタ96の一端が更に接続されており、この第4のインダクタ96の他端は第4の入出力端子86dに接続されている。これらの第3のインダクタ94と第4のインダクタ96とは電磁気的に結合している。具体的には、第3のインダクタ94と第4のインダクタ96とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第3の入出力端子86cから第4の入出力端子86dに向かう方向又はその逆方向に電流が流れている場合に、その電流によって第3のインダクタ94及び第4のインダクタ96に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第3のインダクタ94と第2のインダクタ96との結合係数は、0.01より大きく1以下であることが好ましい。
On the other hand, one end of the
上記のノードN7には、第2のサージ吸収素子98の一端が更に接続されている。第2のサージ吸収素子98の他端はノードN6に接続されている。第2のサージ吸収素子98は、第1の実施の形態の第1のサージ吸収素子46と同様に、ZnOなどの金属酸化物からなるバリスタである。
One end of the second
したがって、第1の入出力端子86aおよび第3の入出力端子86cに電圧レベルが小さい差動信号が入力されるときには、第1のサージ吸収素子92の端子間の抵抗値および第2のサージ吸収素子98の端子間の抵抗値が大きいので、サージ吸収回路86は、差動信号を第2の入出力端子86bおよび第4の入出力端子86dに出力する。同様に、第2の入出力端子86bおよび第4の入出力端子86dに電圧レベルが小さい差動信号が入力されるときには、第1のサージ吸収素子92の端子間の抵抗値および第2のサージ吸収素子98の端子間の抵抗値が大きいので、サージ吸収回路86は、差動信号を第1の入出力端子86aおよび第3の入出力端子86cに出力する。
Therefore, when a differential signal having a low voltage level is input to the first input /
一方、第1の入出力端子86aに静電サージが入力されると、第1のサージ吸収素子92によって第1の入出力端子86aと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第1の入出力端子86aと第5の入出力端子86eとの端子間に電流を流し、ノードN5の電圧をクランプする。また、第3の入出力端子86cに静電サージが入力されると、第2のサージ吸収素子98によって第3の入出力端子86cと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第3の入出力端子86cと第5の入出力端子86eとの端子間に電流を流し、ノードN7の電圧をクランプする。このようにして、サージ吸収回路86は、第1の入出力端子86aまたは第3の入出力端子86cに静電サージが入力されても、第2の入出力端子86bまたは第4の入出力端子86dに出力される電圧を低減する。
On the other hand, when an electrostatic surge is input to the first input /
同様に、第2の入出力端子86bに静電サージが入力されると、第1のサージ吸収素子92によって第2の入出力端子86bと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第2の入出力端子86bと第5の入出力端子86eとの端子間に電流を流し、ノードN5の電圧をクランプする。また、第4の入出力端子86dに静電サージが入力されると、第2のサージ吸収素子98によって第4の入出力端子86dと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第4の入出力端子86dと第5の入出力端子86eとの端子間に電流を流し、ノードN7の電圧をクランプする。このようにして、サージ吸収回路86は、第2の入出力端子86bまたは第4の入出力端子86dに静電サージが入力されても、第1の入出力端子86aまたは第3の入出力端子86cに出力される電圧を低減する。
Similarly, when an electrostatic surge is input to the second input /
図12は、図11に示すサージ吸収回路を等価的に示す回路図である。第1のインダクタ88および第2のインダクタ90は、電磁気的に結合しているので、2つのインダクタ100、102と負性インダクタ(負性誘導素子)104とで等価的に表わすことができる。同様に、第3のインダクタ94および第4のインダクタ96も、電磁気的に結合しているので、2つのインダクタ106、108と負性インダクタ(負性誘導素子)110とで等価的に表わすことができる。また、上記したように、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)112のみで近似することができる。同様に、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)114のみで近似することができる。
FIG. 12 is a circuit diagram equivalently showing the surge absorbing circuit shown in FIG. Since the
図12に示す等価回路では、インダクタ100の一端は第1の入出力端子86aに接続されており、インダクタ100の他端はノードN8に接続されている。ノードN8には更にインダクタ102の一端も接続されており、インダクタ102の他端は第2の入出力端子86bに接続されている。また、ノードN8には負性インダクタ104の一端も接続されており、負性インダクタ104の他端は浮遊容量素子112の一端に接続されている。浮遊容量素子112の他端はノードN6に接続されており、ノードN6には第5の入出力端子86eも更に接続されている。
In the equivalent circuit shown in FIG. 12, one end of the
一方、インダクタ106の一端は第3の入出力端子86cに接続されており、インダクタ106の他端はノードN9に接続されている。ノードN9には更にインダクタ108の一端も接続されており、インダクタ108の他端は第4の入出力端子86dに接続されている。また、ノードN9には負性インダクタ110の一端も接続されており、負性インダクタ110の他端は浮遊容量素子114の一端に接続されている。浮遊容量素子114の他端はノードN6に接続されている。
On the other hand, one end of the
ここで、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96のそれぞれのインピーダンスをLzとし、第1のインダクタ88と第2のインダクタ90との結合係数の値、および、第3のインダクタ94と第4のインダクタ96との結合係数の値をKzとすると、インダクタ100、インダクタ102、インダクタ106、およびインダクタ108のそれぞれのインダクタンスは「(1+Kz)・Lz」となり、負性インダクタ104および負性インダクタ110それぞれのインダクタンスは「−Kz・Lz」となる。また、浮遊容量素子112および浮遊容量素子114それぞれの容量値をCzとする。これより、図12に示すサージ吸収回路86の第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(10)で表される。なお、サージ吸収回路86の第2の入出力端子86aと第4の入出力端子86dとの端子間の入力インピーダンスも下記(10)式で表される。
上記(10)式によれば、Kz=±1とすると、右辺のωを含む第2項が0となり、入力インピーダンスZinは周波数に依存せず一定になることがわかる。ただし、Kz=−1の場合にはZin=0となるので適当でない。 According to the above equation (10), when Kz = ± 1, the second term including ω on the right side is 0, and the input impedance Zin is constant without depending on the frequency. However, when Kz = −1, Zin = 0, which is not appropriate.
更に、Kz=1とし、下式(11)を満たすようにLzを設定すれば、サージ吸収回路86の入力インピーダンスZinを、サージ吸収回路86のそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86では、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンスと、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスとは同一である。
このように、本実施の形態のサージ吸収回路86によれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているので、静電サージを低減することができる。また、本実施の形態のサージ吸収回路86によれば、電磁気的に結合された第1のインダクタ88と第2のインダクタ90とを有しており、電磁気的に結合された第3のインダクタ94と第4のインダクタ96とを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ88と第2のインダクタ90との結合係数および第3のインダクタ94と第4のインダクタ96との結合係数を設定することが可能である。更に、本実施の形態のサージ吸収回路86によれば、当該サージ吸収回路86の入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分に対して第1のインダクタ88のインダクタンスと第2のインダクタ90のインダクタンスとを設定することが可能であり、第2のサージ吸収素子98の浮遊容量成分に対して第3のインダクタ94のインダクタンスと第4のインダクタ96のインダクタンスとを設定することが可能である。したがって、本実施の形態のサージ吸収回路86は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路86を備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
[第2の実施の形態の表示装置に適用可能なサージ吸収回路の変形例1]
図13は、第2の実施の形態の表示装置に適用可能な変形例1に係るサージ吸収回路を示す回路図である。図13に示すサージ吸収回路86Aは、サージ吸収回路86と同様の要素に加えて、更に第1の容量素子116および第2の容量素子118を有している。
[Variation 1 of Surge Absorbing Circuit Applicable to Display Device of Second Embodiment]
FIG. 13 is a circuit diagram showing a surge absorbing circuit according to Modification 1 applicable to the display device according to the second embodiment. A
第1の容量素子116の一端は、第1の入出力端子86aと第1のインダクタ88の一端とを接続するためのノードN10に接続されている。第1の容量素子116の他端は、第2の入出力端子86bと第2のインダクタ90の他端とを接続するためのノードN11に接続されている。
One end of the first
第2の容量素子118の一端は、第3の入出力端子86cと第3のインダクタ94の一端とを接続するためのノードN12に接続されている。第2の容量素子118の他端は、第4の入出力端子86dと第4のインダクタ96の他端とを接続するためのノードN13に接続されている。
One end of the second
図14は、図13に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86と同様に、電磁気的に結合している第1のインダクタ88および第2のインダクタ90は、2つのインダクタ100、102と負性インダクタ(負性誘導素子)104とで表すことができる。電磁気的に結合している第3のインダクタ94および第4のインダクタ96は、2つのインダクタ106、108と負性インダクタ(負性誘導素子)110とで表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)114のみで近似することができる。
FIG. 14 is a circuit diagram equivalently representing the surge absorbing circuit shown in FIG. Similar to the
第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96それぞれのインピーダンスをLzとし、第1のインダクタ88と第2のインダクタ90との結合係数の値、および、第3のインダクタ94と第4のインダクタ96との結合係数の値をKzとすると、インダクタ100、インダクタ102、インダクタ106、およびインダクタ108それぞれのインダクタンスは「(1+Kz)・Lz」となり、負性インダクタ104および負性インダクタ110それぞれのインダクタンスは「−Kz・Lz」となる。また、第1の容量素子116および第2の容量素子118それぞれの容量値をCsとし、浮遊容量素子112および浮遊容量素子114それぞれの容量値をCzとする。これより、図14に示すサージ吸収回路86Aの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(12)で表される。なお、サージ吸収回路86Aの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(12)式で表される。
上記(12)式によれば、下式(13)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (12), it is understood that if Cs is set so as to satisfy the following equation (13), the input impedance Zin is constant regardless of the frequency.
更に、下記(13)式を満たすようにCsを設定し、下式(14)を満たすようにLzを設定すれば、サージ吸収回路86Aの入力インピーダンスZinを、サージ吸収回路86Aのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86Aでは、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンス、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスは同一である。
上記(13)式および(14)式からも分かるように、変形例1のサージ吸収回路86Aによれば、Kzを任意に選ぶことができる。すなわち、変形例1のサージ吸収回路86Aでは、Kzを変更することによってCsおよびLzを変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。
As can be seen from the above equations (13) and (14), according to the
このように、変形例1のサージ吸収回路86Aによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ88と第2のインダクタ90との結合係数、第3のインダクタ94と第4のインダクタ96との結合係数、第1の容量素子116の容量値、および、第2の容量素子118の容量値を設定することが可能である。更に、変形例1のサージ吸収回路86Aによれば、当該サージ吸収回路86Aの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分および第2のサージ吸収素子98の浮遊容量成分に対して、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96それぞれのインダクタンス、第1のインダクタ88と第2のインダクタ90との結合係数、および、第3のインダクタ94と第4のインダクタ96との結合係数を設定することが可能である。故に、サージ吸収回路86に代えて変形例1のサージ吸収回路86Aを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図8に示すように、浮遊誘導素子(浮遊誘導成分)も含まれている。この浮遊誘導素子もサージ吸収回路86の入力インピーダンスを周波数に対して変動させる原因となる。すなわち、この浮遊誘導素子も高速信号の劣化の原因となる。
In the above description, the first
しかしながら、変形例1のサージ吸収回路86Aによれば、電磁気的に結合されている第1のインダクタ88および第2のインダクタ90が負性インダクタ104を有するので、この負性インダクタ104によって第1のサージ吸収素子92に含まれる浮遊誘導素子をキャンセルすることができる。また、変形例1のサージ吸収回路86Aによれば、電磁気的に結合されている第3のインダクタ94および第4のインダクタ96が負性インダクタ110を有するので、この負性インダクタ110によって第2のサージ吸収素子98に含まれる浮遊誘導素子をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、KzとLzはそのままで、Csを下記(15)式とする。
ただし、Leは浮遊誘導素子のインダクタンスであり、KzLz≧Leである。上記(15)式を満たすようにCsを設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Aの入力インピーダンスZinを、サージ吸収回路86のそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。
However, according to the
Here, Le is the inductance of the floating inductive element, and KzLz ≧ Le. By setting Cs so as to satisfy the above equation (15), even if the first
このように、変形例1のサージ吸収回路86Aによれば、第1のインダクタ88と第2のインダクタ90との電磁気的結合によって、第1のサージ吸収素子92の浮遊誘導成分をキャンセルする負性誘導成分を得ることができ、第3のインダクタ94と第4のインダクタ96との電磁気的結合によって、第2のサージ吸収素子98の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ88と第2のインダクタ90とのそれぞれのインダクタンス、結合係数、第3のインダクタ94と第4のインダクタ96とのそれぞれのインダクタンス、結合係数、第1の容量素子116および第2の容量素子118それぞれの容量値を、設定することが可能である。故に、サージ吸収回路86に代えて変形例1のサージ吸収回路86Aを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
[第2の実施の形態の表示装置に適用可能なサージ吸収回路の変形例2]
図15は、第2の実施の形態の表示装置に適用可能な変形例2に係るサージ吸収回路を示す回路図である。図15に示すサージ吸収回路86Bは、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94および第4のインダクタ96のそれぞれに代えて、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126を有している点において、サージ吸収回路86と異なっている。第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、互いに電磁気的に結合している。
[Second Modification of Surge Absorbing Circuit Applicable to Display Device of Second Embodiment]
FIG. 15 is a circuit diagram showing a surge absorbing circuit according to Modification 2 applicable to the display device of the second embodiment. A
第1のインダクタ120の一端は第1の入出力端子86aに接続されており、第1のインダクタ120の他端はノードN5に接続されている。ノードN5には第2のインダクタ122の一端が更に接続されており、この第2のインダクタ120の他端は第2の入出力端子86bに接続されている。
One end of the
一方、第3のインダクタ124の一端は第3の入出力端子86cに接続されており、第3のインダクタ124の他端はノードN7に接続されている。ノードN7には第4のインダクタ126の一端が更に接続されており、この第4のインダクタ126の他端は第4の入出力端子86dに接続されている。
On the other hand, one end of the
第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は互いに電磁気的に結合している。具体的には、第1のインダクタ120と第2のインダクタ122とは、互いにインダクタンスを増加させるように磁気結合しており、第3のインダクタ124と第4のインダクタ126とは、互いにインダクタンスを増加させるように磁気結合している。また、第1のインダクタ120と第3のインダクタ124とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合しており、第2のインダクタ122と第4のインダクタ126とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合している。第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126の互いの結合係数は、0.01より大きく1以下であることが好ましい。
The
図16は、図15に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86と同様に、電磁気的に結合している第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、インダクタ128、130、132、134と負性インダクタ(負性誘導素子)136、138とで表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)114のみで近似することができる。
16 is a circuit diagram equivalently representing the surge absorbing circuit shown in FIG. Similar to the
図16に示す等価回路では、インダクタ128の一端は第1の入出力端子86aに接続されており、インダクタ128の他端はノードN8に接続されている。ノードN8には更にインダクタ130の一端も接続されており、インダクタ130の他端は第2の入出力端子86bに接続されている。また、ノードN8には負性インダクタ136の一端も接続されており、負性インダクタ136の他端は浮遊容量素子112の一端に接続されている。
In the equivalent circuit shown in FIG. 16, one end of the
また、インダクタ132の一端は第3の入出力端子86cに接続されており、インダクタ132の他端はノードN9に接続されている。ノードN9には更にインダクタ134の一端も接続されており、インダクタ134の他端は第4の入出力端子86dに接続されている。また、ノードN9には負性インダクタ138の一端も接続されており、負性インダクタ138の他端は浮遊容量素子114の一端に接続されている。
One end of the
第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインピーダンスをLzとし、第1のインダクタ120と第2のインダクタ122との結合係数の値、および、第3のインダクタ124と第4のインダクタ126との結合係数の値をKzとし、第1のインダクタ120と第3のインダクタ124との結合係数の値、および、第2のインダクタ122と第4のインダクタ126との結合係数の値をKcとすると、インダクタ128、インダクタ130、インダクタ132、およびインダクタ134それぞれのインダクタンスは「(1+Kz+Kc)・Lz」となり、負性インダクタ136および負性インダクタ138それぞれのインダクタンスは「−Kz・Lz」となる。また、浮遊容量素子112および浮遊容量素子114それぞれの容量値をCzとする。これより、図16に示すサージ吸収回路86Bの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(16)で表される。なお、サージ吸収回路86Bの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(16)式で表される。
上記(16)式によれば、下式(17)を満たすようにKzおよびKcを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (16), it is understood that if Kz and Kc are set so as to satisfy the following equation (17), the input impedance Zin becomes constant regardless of the frequency.
更に、下記(17)式を満たすようにKzおよびKcを設定し、下式(18)を満たすようにLzを設定すれば、サージ吸収回路86Bの入力インピーダンスZinを、サージ吸収回路86Bのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86Bでは、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンス、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスは同一である。
上記(17)式および(18)式からも分かるように、変形例2のサージ吸収回路86Bによれば、KzおよびKcを任意に選ぶことができる。すなわち、変形例2のサージ吸収回路86Bでは、KzおよびKcを変更することによってLzを変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。
As can be seen from the equations (17) and (18), according to the
このように、変形例2のサージ吸収回路86Bによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているので、静電サージを低減することができる。また、変形例2のサージ吸収回路86Bによれば、電磁気的に結合された第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126を有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126のそれぞれの結合係数を設定することが可能である。更に、変形例2のサージ吸収回路86Bによれば、当該サージ吸収回路86Bの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98のそれぞれの浮遊容量成分に対して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126とのそれぞれのインダクタンス、結合係数を設定することが可能である。したがって、変形例2のサージ吸収回路86Bは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例2のサージ吸収回路86Bを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図8に示すように、浮遊誘導素子(浮遊誘導成分)も含まれている。この浮遊誘導素子のインダクタンスをLeとすると、図15に示すサージ吸収回路86Bの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(19)で表される。
上記(19)式によれば、下式(20)を満たすようにKz、Kc、およびLzを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。
上記(20)式を満たすようにKz、Kc、およびLzを設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Bの入力インピーダンスZinを、サージ吸収回路86Bのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。
By setting Kz, Kc, and Lz so as to satisfy the above equation (20), the first
このように、変形例2のサージ吸収回路86Bによれば、当該サージ吸収回路86Bの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させ、広帯域にわたって入力インピーダンスを一定に維持するように、第1のサージ吸収素子92および第2のサージ吸収素子98のそれぞれの浮遊容量成分および浮遊誘導成分に対して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126とのそれぞれのインダクタンス、結合係数を設定することが可能である。
Thus, according to the
[第2の実施の形態に係る表示装置に適用可能なサージ吸収回路の変形例3]
図17は、第2の実施の形態の表示装置に適用可能な変形例3に係るサージ吸収回路を示す回路図である。図17に示すサージ吸収回路86Cは、変形例2のサージ吸収回路86Bと同様の要素に加えて、更に第1の容量素子116および第2の容量素子118を有している。
[Variation 3 of the surge absorbing circuit applicable to the display device according to the second embodiment]
FIG. 17 is a circuit diagram illustrating a surge absorbing circuit according to Modification 3 that can be applied to the display device according to the second embodiment. A
第1の容量素子116の一端は、第1の入出力端子86aと第1のインダクタ120の一端とを接続するためのノードN10に接続されている。第1の容量素子116の他端は、第2の入出力端子86bと第2のインダクタ122の他端とを接続するためのノードN11に接続されている。
One end of the first
第2の容量素子118の一端は、第3の入出力端子86cと第3のインダクタ124の一端とを接続するためのノードN12に接続されている。第2の容量素子118の他端は、第4の入出力端子86dと第4のインダクタ126の他端とを接続するためのノードN13に接続されている。
One end of the second
図18は、図17に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86Bと同様に、電磁気的に結合している第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、インダクタ128、130、132、134と負性インダクタ(負性誘導素子)136、138とで表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)114のみで近似することができる。
FIG. 18 is a circuit diagram equivalently representing the surge absorbing circuit shown in FIG. Similar to the
第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインピーダンスをLzとし、第1のインダクタ120と第2のインダクタ122との結合係数の値、および、第3のインダクタ124と第4のインダクタ126との結合係数の値をKzとし、第1のインダクタ120と第3のインダクタ124との結合係数の値、および、第2のインダクタ122と第4のインダクタ126との結合係数の値をKcとすると、インダクタ128、インダクタ130、インダクタ132、およびインダクタ134それぞれのインダクタンスは「(1+Kz+Kc)・Lz」となり、負性インダクタ136および負性インダクタ138それぞれのインダクタンスは「−Kz・Lz」となる。また、第1の容量素子116および第2の容量素子118それぞれの容量値をCsとし、浮遊容量素子112および浮遊容量素子114それぞれの容量値をCzとする。これより、図18に示すサージ吸収回路86Cの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(21)で表される。なお、サージ吸収回路86Cの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(21)式で表される。
上記(21)式によれば、下式(22)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (21), it is understood that if Cs is set so as to satisfy the following equation (22), the input impedance Zin is constant regardless of the frequency.
更に、下記(22)式を満たすようにCsを設定し、下式(23)を満たすようにLzを設定すれば、サージ吸収回路86Cの入力インピーダンスZinを、サージ吸収回路86Cのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86Cでは、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンス、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスは同一である。
上記(22)式および(23)式からも分かるように、変形例3のサージ吸収回路86Cによれば、KzおよびKcを任意に選ぶことができる。すなわち、変形例3のサージ吸収回路86Cでは、KzおよびKcを変更することによってCsおよびLzを変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。
As can be seen from the equations (22) and (23), according to the
このように、変形例3のサージ吸収回路86Cによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126との結合係数と、第1の容量素子116および第2の容量素子118それぞれの容量値とを設定することが可能である。更に、変形例3のサージ吸収回路86Cによれば、当該サージ吸収回路86Cの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98の浮遊容量成分に対して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインダクタンス、結合係数を設定することが可能である。故に、サージ吸収回路86の代わりに変形例3のサージ吸収回路86Cを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図8に示すように、浮遊誘導素子(浮遊誘導成分)も含まれている。
In the above description, the first
しかしながら、変形例3のサージ吸収回路86Cによれば、電磁気的に結合されている第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126が負性インダクタ136、138を有するので、負性インダクタ136によって第1のサージ吸収素子92に含まれる浮遊誘導素子をキャンセルすることができ、負性インダクタ138によって第2のサージ吸収素子98に含まれる浮遊誘導素子をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、KzとLzはそのままで、Csを下記(24)式とする。
ただし、Leは浮遊誘導素子のインダクタンスであり、KzLz≧Leである。上記(24)式を満たすようにCsを設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Cの入力インピーダンスZinを、サージ吸収回路86Cのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。
However, according to the
Here, Le is the inductance of the floating inductive element, and KzLz ≧ Le. By setting Cs so as to satisfy the above equation (24), even if the first
このように、変形例3のサージ吸収回路86Cによれば、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126の電磁気的結合によって、第1のサージ吸収素子92の浮遊誘導成分および第2のサージ吸収素子98の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインダクタンス、結合係数、および、第1の容量素子116および第2の容量素子118それぞれの容量値を、設定することが可能である。故に、サージ吸収回路86の代わりに変形例3のサージ吸収回路86Cを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
Thus, according to the
[第2の実施の形態の表示装置に適用可能なサージ吸収回路の変形例4]
図19は、第2の実施の形態の表示装置に適用可能な変形例4に係るサージ吸収回路を示す回路図である。図19に示すサージ吸収回路86Dは、第1のインダクタ88、第2のインダクタ90と、第3のインダクタ94、および第4のインダクタ96それぞれに代えて、第1のインダクタ140、第2のインダクタ142、第3のインダクタ144と、および第4のインダクタ146を有している点において、サージ吸収回路86Aと異なっている。サージ吸収回路86Dにおいては、第1のインダクタ140と第3のインダクタ144とが電磁気的に結合しており、第2のインダクタ142と第4のインダクタ146とが電磁気的に結合している。
[Variation 4 of the surge absorbing circuit applicable to the display device of the second embodiment]
FIG. 19 is a circuit diagram showing a surge absorbing circuit according to Modification 4 applicable to the display device of the second embodiment. A
第1のインダクタ140の一端は第1の入出力端子86aに接続されており、第1のインダクタ140の他端はノードN5に接続されている。ノードN5には第2のインダクタ142の一端が更に接続されており、この第2のインダクタ142の他端は第2の入出力端子86bに接続されている。
One end of the
一方、第3のインダクタ144の一端は第1の入出力端子86cに接続されており、第3のインダクタ144の他端はノードN7に接続されている。ノードN7には第4のインダクタ146の一端が更に接続されており、この第4のインダクタ146の他端は第2の入出力端子86dに接続されている。
On the other hand, one end of the
第1のインダクタ140と第3のインダクタ144とは電磁気的に結合しており、第2のインダクタ142と第4のインダクタ146とは電磁気的に結合している。具体的には、第1のインダクタ140と第3のインダクタ144とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合しており、第2のインダクタ142と第4のインダクタ146とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合している。第1のインダクタ140と第3のインダクタ144との結合係数、および、第2のインダクタ142と第4のインダクタ146との結合係数は、0.01より大きく1以下であることが好ましい。
The
第1のインダクタ140、第2のインダクタ142、第3のインダクタ144、および、第4のインダクタ146それぞれのインピーダンスをLzとし、第1のインダクタ140と第3のインダクタ144との結合係数の値、および、第2のインダクタ142と第4のインダクタ146との結合係数の値をKcとする。また、第1の容量素子116および第2の容量素子118それぞれの容量値をCsとする。第1のサージ吸収素子92および第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)のみで近似することができ、その浮遊容量素子の容量値をCzとする。これより、図19に示すサージ吸収回路86Dの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(25)で表される。なお、サージ吸収回路86Dの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(25)式で表される。
上記(25)式によれば、下式(26)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (25), it is understood that if Cs is set so as to satisfy the following equation (26), the input impedance Zin becomes constant regardless of the frequency.
更に、下記(26)式を満たすようにCsを設定し、下式(27)を満たすようにLzを設定すれば、サージ吸収回路86Dの入力インピーダンスZinを、サージ吸収回路86Dのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86Dでは、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンス、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスは同一である。
上記(27)式からも分かるように、変形例4のサージ吸収回路86Dによれば、Kcを任意に選ぶことができる。すなわち、変形例4のサージ吸収回路86Dでは、Kcを変更することによってLzを変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。
As can be seen from the above equation (27), according to the
このように、変形例4のサージ吸収回路86Dによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているので、静電サージを低減することができる。また、変形例4のサージ吸収回路86Dによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子116および第2の容量素子118それぞれの容量値を設定することが可能である。更に、変形例4のサージ吸収回路86Dによれば、電磁気的に結合された第1のインダクタ140と第3のインダクタ144とを有しており、電磁気的に結合された第2のインダクタ142と第4のインダクタ146とを有しているので、当該サージ吸収回路86Dの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98それぞれの浮遊容量成分に対して、第1のインダクタ140、第2のインダクタ142、第3のインダクタ144、および、第4のインダクタ146それぞれのインダクタンス、第1のインダクタ140と第3のインダクタ144との結合係数、第2のインダクタ142と第4のインダクタ146との結合係数を設定することが可能である。したがって、変形例4のサージ吸収回路86Dは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例4のサージ吸収回路86Dを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
As described above, according to the
[第2の実施の形態の表示装置に適用可能なサージ吸収回路の変形例5]
図20は、第2の実施の形態の表示装置に適用可能な変形例5に係るサージ吸収回路を示す回路図である。図20に示すサージ吸収回路86Eは、第1のインダクタ、第2のインダクタ、第3のインダクタ、及び第4のインダクタが互いに電磁気的に結合されていない点において、サージ吸収回路40Aと異なっている。サージ吸収回路86Eの他の構成は、変形例1のサージ吸収回路86Aと同一である。
[Variation 5 of Surge Absorption Circuit Applicable to Display Device of Second Embodiment]
FIG. 20 is a circuit diagram showing a surge absorbing circuit according to Modification Example 5 applicable to the display device of the second embodiment. A
サージ吸収回路86Eにおいては、第1のインダクタ148と第2のインダクタ150との結合係数の値は、0.01以下であることが好ましく、第3のインダクタ152と第4のインダクタ154との結合係数の値は、0.01以下であることが好ましい。
In the
ここで、第1のインダクタ148、第2のインダクタ150、第3のインダクタ152、および、第4のインダクタ154それぞれのインダクタンスをLxとし、第1の容量素子116および第2の容量素子118の容量値をCxとする。第1のサージ吸収素子92は小信号の高速信号に対して浮遊容量素子(浮遊容量成分)のみで近似し、この浮遊容量素子の容量値をCzとする。これより、図20に示すサージ吸収回路86Eの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(28)で表される。なお、サージ吸収回路86Eの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(28)式で表される。
上記(28)式によれば、下式(29)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。 According to the above equation (28), it is understood that if Cs is set so as to satisfy the following equation (29), the input impedance Zin is constant regardless of the frequency.
更に、下記(29)式を満たすようにCxを設定し、下式(30)を満たすようにLxを設定すれば、サージ吸収回路86Eの入力インピーダンスZinを、サージ吸収回路86Eのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。なお、サージ吸収回路86Eでは、第1の入出力端子86aおよび第3の入出力端子86c側からの入力インピーダンス、第2の入出力端子86bおよび第4の入出力端子86d側からの入力インピーダンスは同一である。
このように、変形例5のサージ吸収回路86Eによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収回路98を有しているので、静電サージを低減することができる。また、変形例5のサージ吸収回路86Eによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子116の容量値および第2の容量素子118の容量値を設定することが可能である。更に、変形例5のサージ吸収回路86Eによれば、当該サージ吸収回路86Eの入力インピーダンスと、一対の第1の伝送線路66a(または66b,66c,66d)の特性インピーダンスおよび一対の第2の伝送線路67a(または67b,67c,67d)の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分に対して第1のインダクタ148のインダクタンスと第2のインダクタ150のインダクタンスとを設定することが可能であり、第2のサージ吸収素子98の浮遊容量成分に対して第3のインダクタ152のインダクタンスと第4のインダクタ154のインダクタンスとを設定することが可能である。したがって、変形例5のサージ吸収回路86Eは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例5のサージ吸収回路86Eを備える本実施の形態の表示装置10Aは、高速な差動の映像信号を劣化させることなく、コネクタ13を介して外部から入力される静電サージを低減することができる。
Thus, according to the
次に、上述したサージ吸収回路を構成する積層サージ吸収部品の構造について詳細に説明する。 Next, the structure of the laminated surge absorbing component constituting the surge absorbing circuit described above will be described in detail.
[第1の実施の形態の変形例1のサージ吸収回路用の積層サージ吸収部品の構造]
図21は、第1の実施の形態の表示装置における変形例1に係るサージ吸収回路用の積層サージ吸収部品を一部破断して示す斜視図である。図21に示す積層サージ吸収部品18〜21は、略直方体の形状の積層体28と、第1の電極30と、第2の電極32と、第3の電極34、36とから構成されている。
[Structure of laminated surge absorbing component for surge absorbing circuit of modification 1 of first embodiment]
FIG. 21 is a partially broken perspective view showing a laminated surge absorbing component for a surge absorbing circuit according to Modification 1 of the display device of the first embodiment. The laminated
第1の電極30は、積層体28の軸線Xに直行する第1の面28aと、この第1の面28aに直交する四つの面それぞれにおける第1の面28a側の一部とに設けられている。
The
第2の電極32は、積層体28の軸線X方向に第1の面28aと対向する第2の面28bと、この第2の面28bに直交する四つの面それぞれにおける第2の面28b側の一部とに設けられている。
The
第3の電極34は、積層体28の軸線Xに平行な第3の面28cの中央部において積層体28の積層方向に延びるように設けられている。同様に、第4の電極36は、積層体28の軸線Xに平行な第4の面28dの中央部において積層方向に延びるように設けられている。これらの第1の電極30、第2の電極32および第3の電極34、36の材料には、金、白金、銀、銅、鉛、これらの合金等の導体が用いられる。
The
図22は、図21に示す積層体を層ごとに分解して示す分解斜視図である。積層体28は、絶縁層200、202、204、206、208、半導体層210および絶縁層212と、これらの絶縁層および半導体層に設けられた導体パターンとによって構成されている。
FIG. 22 is an exploded perspective view showing the laminated body shown in FIG. 21 in an exploded manner for each layer. The
絶縁層200は、絶縁性を有する材料であって、例えば、ガラスエポキシ樹脂、フッ素樹脂、セラミック等の誘電体材料からなる。絶縁層200は、絶縁層202の一方の主面202a上に設けられている。
The insulating
この絶縁層202は、例えば絶縁層200と同一の材料からなる。絶縁層200の一方の主面202a上には、導体パターン214が形成されている。導体パターン214は、絶縁層200によって覆われている。導体パターン214は、略長方形の導体パターン214aと、軸線X方向に延びる細い導体パターン214bとからなる。導体パターン214bの一端214cは、積層体28の第1の面28aの一部をなす絶縁層202の一縁に沿って設けられており、第1の電極30に接続されている。また、導体パターン214bの他端は、導体パターン214aと接続されている。かかる導体パターン214が設けられた絶縁層202は、絶縁層204の一方の主面204a上に設けられている。
The insulating
この絶縁層204の一方の主面204a上には、導体パターン216が設けられている。導体パターン216は、導体パターン216a及び216bを含んでいる。導体パターン216aは、導体パターン214aと対向するように設けられている。また、導体パターン216bの一端216cは、積層体28の第2の面28bをなす絶縁層204の一縁に沿って設けられており、第2の電極32に接続されている。この導体パターン216bの他端は、導体パターン216aに接続されている。
A
導体パターン214および導体パターン216は、例えば、金、白金、銀、銅、鉛、これらの合金等の導体からなる。絶縁層202および絶縁層204は、例えば絶縁層200と同一な材料からなる。
The
導体パターン214の導体パターン214aと導体パターン216の導体パターン216aとは、積層体28の積層方向において互いに重なっている。このようにして、導体パターン214および導体パターン216と絶縁層202とによって、第1の容量素子56が形成されている。
The
かかる導体パターン216が設けられた絶縁層204は、絶縁層206の一方の主面206a上に設けられている。この絶縁層206の一方の主面206a上には、コイル218が設けられている。コイル218は、導体パターンとして構成されている。かかる導体パターンは、導体パターン214と同一な材料からなり、絶縁層206は、絶縁層200と同一な材料からなる。
The insulating
コイル218は、一端218a及び他端218bを有している。コイル218の一端218aは、積層体28の第1の面28aの一部を構成する絶縁層206の一縁に沿って設けられており、第1の電極30に接続されている。このコイル218は、上記した第1のインダクタ42として用いられるものであり、その他端218bは、ビアを介してコイル220の一端220aに接続されている。このコイル220は、第2のインダクタ44として用いられる。
The
コイル220は、絶縁層208の一方の主面208a上に設けられた導体パターンである。絶縁層208は、絶縁層200と同一の材料によって構成されており、コイル220は、導体パターン214と同一の材料によって構成されている。
The
コイル220は、軸線Xに直交する積層方向において、コイル218と少なくとも一部が重なるように設けられている。すなわち、コイル218とコイル220とは、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。
The
このコイル220の他端220bは、積層体28の第2の面28bの一部を構成する絶縁層208の一縁に沿って設けられており、第2の電極32に接続されている。また、コイル220の一端220aは、ビアを介して導体パターン222に接続されている。
The
導体パターン222は、半導体層210の一方の主面210a上に設けられている。導体パターン222は、軸線X方向に直交する方向に延びている。この導体パターン222に半導体層210を介して対向するように、絶縁層212の一方の主面212a上に、導体パターン224が設けられている。導体パターン224は、軸線X方向に直交する方向に延びており、その一端224a及び他端224bはそれぞれ、積層体28の第3の面28c及び第4の面28dに沿って設けられており、第3の電極34及び36に接続されている。
The
これら導体パターン222,224は、例えば導体パターン214と同一な材料からなり、絶縁層212は、例えば絶縁層200と同一な材料からなる。また、半導体層210は、ZnOを主成分とする半導体セラミック材料からなる。このようにして、導体パターン222、導体パターン224、及び、当該導体パターン222と導体パターン224とによって挟まれた半導体層210とは、バリスタ、すなわちサージ吸収素子46を構成している。
The
積層体28は、上述のように導体パターンが形成された各層を積層して圧着した後に、一体焼成することによって形成される。導体パターンの各々は、例えば、印刷技術やエッチング技術で形成される。また、この積層体28の表面に第1の電極30、第2の電極32、および、第3の電極34、36を形成することによって、図21に示す積層サージ吸収部品18〜21が形成される。
The
このような積層サージ吸収部品18〜21からなる変形例1のサージ吸収回路40Aは、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
なお、第1の実施の形態の表示装置におけるサージ吸収回路40用の積層サージ吸収部品は、上記の積層体28において、導体パターン214が設けられた絶縁層202および導体パターン216が設けられた絶縁層204を除いた構成を有することができる。
Note that the laminated surge absorbing component for the
[第1の実施の形態の変形例2に係るサージ吸収回路用の積層サージ吸収部品の構造]
次に、第1の実施の形態の表示装置における変形例2に係るサージ吸収回路40B用の積層サージ吸収部品ついて説明する。サージ吸収回路40B用の積層サージ吸収部品は、略直方体の積層体28Aの表面に、図21に示す積層サージ吸収部品18〜21と同様に、第1の電極30、第2の電極32および第3の電極34,36が設けられてなるものである。
[Structure of laminated surge absorbing part for surge absorbing circuit according to modification 2 of first embodiment]
Next, a laminated surge absorbing component for the
図23は、第1の実施の形態の表示装置における変形例2に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。図23に示す積層体28Aは、コイル218が設けられた絶縁層206に代えて、コイル230及び導体パターン232が設けられた絶縁層226を有しており、且つ、コイル220が設けられた絶縁層208に代えて、コイル234及び導体パターン236が設けられた絶縁層228を有している点において、積層体28と異なっている。また、積層体28Aは、導体パターン214が設けられた絶縁層202および導体パターン216が設けられた絶縁層204を除いた構成となっている。積層体28Aのその他の構成は、積層体28と同様である。
FIG. 23 is an exploded perspective view showing the laminated body of the laminated surge absorbing component for the surge absorbing circuit according to the second modification of the display device of the first embodiment, exploded for each layer. A
絶縁層226の一方の主面226a上には、コイル230が設けられている。コイル230は、導体パターンとして構成されている。コイル230は、上記した第1のインダクタ60として用いられるものである。このコイル230の一端230aは、軸線Xに直交する一方の面の一部を構成する絶縁層226の一縁に沿って設けられており、第1の電極30に接続されている。コイル230の他端230bは、ビアを介してコイル234の一端234aに接続されている。
A
コイル234は、絶縁層228の一方の主面228a上に設けられている。コイル234は、導体パターンとして構成されている。コイル234は、上記した第2のインダクタ62として用いられるものである。このコイル234の他端234bは、軸線Xに直交する他方の面の一部を構成する絶縁層228の一縁に沿って設けられており、第2の電極32に接続されている。
The
コイル230とコイル234とは、軸線Xに直交する積層方向に対して、それぞれ重ならないように設けられている。すなわち、コイル230によって生成される磁界とコイル234によって生成される磁界とが互いに影響を及ぼし合わず、結合係数が0.01以下となるように、コイル230とコイル234とが形成されている。
The
また、絶縁層226の一方の主面226a上には、導体パターン232が更に設けられている。導体パターン232は、略長方形の導体パターン232aと、導体パターン232bとを含んでいる。導体パターン232bの一端232cは、例えば、第1の電極30に接続されており、導体パターン232bの他端は導体パターン232aに接続されている。
Further, a conductor pattern 232 is further provided on one
また、絶縁層228の一方の主面228a上には、導体パターン236が更に設けられている。導体パターン236は、長方形の導体パターン236aと、導体パターン236bとからなる。この導体パターン236bの一端236cは、例えば、第2の電極32に接続されており、導体パターン236bの他端は導体パターン236aに接続されている。
A
導体パターン232aと導体パターン236aとは、軸線X方向に直交する積層方向に重なっている。このように軸線X方向において対向する導体パターン232および導体パターン236と、当該導体パターン232および導体パターン236によって挟まれた絶縁層226とによって、容量素子56が構成されている。
The conductor pattern 232a and the
なお、絶縁層226および絶縁層228は、例えば絶縁層200と同一な材料からなり、コイル230、導体パターン232、コイル234、および、導体パターン236は、例えば導体パターン214と同一の材料からなる。
The insulating
このような積層サージ吸収部品からなる変形例2のサージ吸収回路40Bは、インダクタ、サージ吸収素子、および、容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
[第2の実施の形態の変形例1に係るサージ吸収回路用の積層サージ吸収部品の構造]
図24は、第2の実施の形態の表示装置における変形例1に係るサージ吸収回路用の積層サージ吸収部品を示す斜視図である。図24に示す積層サージ吸収部品18A〜21Aは、略直方体の形状の積層体74と、第1の電極76と、第2の電極77と、第3の電極78と、第4の電極79と、第5の電極80、81と、第6の電極82と、第7の電極83とから構成されている。
[Structure of laminated surge absorbing component for surge absorbing circuit according to Modification 1 of Second Embodiment]
FIG. 24 is a perspective view showing a laminated surge absorbing component for a surge absorbing circuit according to Modification 1 of the display device according to the second embodiment. The laminated
第1の電極76、第5の電極80、および、第3の電極78は、積層体74の軸線Xに直行する第1の面74aに順に並んで設けられている。第1の電極76、第5の電極80、および、第3の電極78は、それぞれ、軸線Xに直交する積層方向に延びるように形成されている。
The
一方、第2の電極77、第5の電極81、および、第4の電極79は、積層体74の軸線X方向に第1の面74aと対向する第2の面74bに順に並んで設けられている。第2の電極77、第5の電極81、および、第4の電極79は、それぞれ、軸線Xに直交する積層方向に延びるように形成されている。
On the other hand, the
第6の電極82は、積層体74の軸線Xに平行な第3の面74cの中央部において積層体74の積層方向に延びるように設けられている。同様に、第7の電極83は、積層体74の軸線Xに平行な第3の面74cに対向する第4の面74dの中央部において積層体74の積層方向に延びるように設けられている。これらの第1の電極76、第2の電極77、第3の電極78、第4の電極79、第5の電極80、81、第6の電極82、および、第7の電極83の材料には、金、白金、銀、銅、鉛、これらの合金等の導体が用いられる。
The
図25は、図24に示す積層体を層ごとに分解して示す分解斜視図である。積層体74は、絶縁層240、242、244、246、248、半導体層250および絶縁層252と、これらの絶縁層および半導体層に設けられた導体パターンとによって構成されている。
FIG. 25 is an exploded perspective view showing the laminated body shown in FIG. 24 in an exploded manner for each layer. The
絶縁層240は、絶縁性を有する材料であって、例えば、ガラスエポキシ樹脂、フッ素樹脂、セラミック等の誘電体材料からなる。絶縁層240は、絶縁層242の一方の主面242a上に設けられている。
The insulating
この絶縁層242は、例えば絶縁層240と同一の材料からなる。絶縁層240の一方の主面242a上には、導体パターン254,255が形成されている。導体パターン254,255は、絶縁層240によって覆われている。導体パターン254は、略長方形の導体パターン254aと、軸線X方向に延びる細い導体パターン254bとからなる。導体パターン254bの一端254cは、積層体74の第2の面74bの一部をなす絶縁層242の一縁に沿って設けられており、第2の電極77に接続されている。また、導体パターン254bの他端は、導体パターン254aと接続されている。
The insulating
一方、導体パターン255は、略長方形の導体パターン255aと、軸線X方向に延びる細い導体パターン255bとからなる。導体パターン255bの一端255cは、積層体74の第2の面74bの一部をなす絶縁層242の一縁に沿って設けられており、第4の電極79に接続されている。また、導体パターン255bの他端は、導体パターン255aと接続されている。かかる導体パターン254,255が設けられた絶縁層242は、絶縁層244の一方の主面244a上に設けられている。
On the other hand, the
この絶縁層244の一方の主面244a上には、導体パターン256,257が設けられている。導体パターン256は、導体パターン256a及び256bを含んでいる。導体パターン256aは、導体パターン254aと対向するように設けられている。また、導体パターン256bの一端256cは、積層体74の第1の面74aをなす絶縁層244の一縁に沿って設けられており、第1の電極76に接続されている。この導体パターン256bの他端は、導体パターン256aに接続されている。
一方、導体パターン257は、導体パターン257a及び257bを含んでいる。導体パターン257aは、導体パターン255aと対向するように設けられている。また、導体パターン257bの一端257cは、積層体74の第1の面74aをなす絶縁層244の一縁に沿って設けられており、第3の電極78に接続されている。この導体パターン257bの他端は、導体パターン257aに接続されている。
On the other hand, the
導体パターン254,255および導体パターン256,257は、例えば、金、白金、銀、銅、鉛、これらの合金等の導体からなる。絶縁層242および絶縁層244は、例えば絶縁層240と同一な材料からなる。
The
導体パターン254の導体パターン254aと導体パターン256の導体パターン256aとは、積層体74の積層方向において互いに重なっている。このようにして、導体パターン254および導体パターン256と、当該導体パターン254と導体パターン256とで挟まれた絶縁層242とによって、第1の容量素子116が形成されている。
The
また、導体パターン255の導体パターン255aと導体パターン257の導体パターン257aとは、積層体74の積層方向において互いに重なっている。このようにして、導体パターン255および導体パターン257と、当該導体パターン255と導体パターン257とで挟まれた絶縁層242とによって、第2の容量素子118が形成されている。
In addition, the
かかる導体パターン256,257が設けられた絶縁層244は、絶縁層246の一方の主面246a上に設けられている。この絶縁層246の一方の主面246a上には、コイル258,259が形成されている。コイル258,259は、それぞれ導体パターンとして構成されている。かかる導体パターンは、導体パターン254と同一な材料からなり、絶縁層246は、絶縁層240と同一な材料からなる。
The insulating
コイル258は、一端258a及び他端258bを有している。コイル218の一端258aは、積層体74の第1の面74aの一部を構成する絶縁層246の一縁に沿って設けられており、第1の電極76に接続されている。このコイル258は、上記した第1のインダクタ88として用いられるものである。コイル258の他端258bは、積層体74の第3の面74cの一部を構成する絶縁層246の一縁に沿って設けられており、第6の電極82を介してコイル260の一端260aに接続されている。このコイル260は、第2のインダクタ90として用いられる。
The
一方、コイル259は、一端259a及び他端259bを有している。コイル259の一端259aは、積層体74の第1の面74aの一部を構成する絶縁層246の一縁に沿って設けられており、第3の電極78に接続されている。このコイル259は、上記した第3のインダクタ94として用いられるものである。コイル259の他端259bは、積層体74の第4の面74dの一部を構成する絶縁層246の一縁に沿って設けられており、第7の電極83を介してコイル261の一端261aに接続されている。このコイル261は、第4のインダクタ96として用いられる。
On the other hand, the
コイル260,261は、それぞれ絶縁層248の一方の主面248a上に設けられた導体パターンである。絶縁層248は、絶縁層240と同一の材料によって構成されており、コイル260,261は、それぞれ導体パターン254と同一の材料によって構成されている。
コイル260は、軸線Xに直交する積層方向において、コイル258と少なくとも一部が重なるように設けられている。すなわち、コイル258とコイル260とは、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。また、コイル261は、軸線Xに直交する積層方向において、コイル259と少なくとも一部が重なるように設けられている。すなわち、コイル259とコイル261とは、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。
The
コイル260の他端260bは、積層体74の第2の面74bの一部を構成する絶縁層248の一縁に沿って設けられており、第2の電極77に接続されている。また、コイル260の一端260aは、第6の電極82を介して導体パターン262の一端262aに接続されている。
The
一方、コイル261の他端261bは、積層体74の第2の面74bの一部を構成する絶縁層248の一縁に沿って設けられており、第4の電極79に接続されている。また、コイル261の一端261aは、第7の電極83を介して導体パターン263の一端263aに接続されている。
On the other hand, the
導体パターン262,263は、半導体層250の一方の主面250a上に設けられている。導体パターン262は、軸線X方向に交差する方向に延びている。同様に、導体パターン263も、軸線X方向に交差する方向に延びている。これらの導体パターン262の他端部262bおよび導体パターン263の他端部263bに半導体層250を介して対向するように、絶縁層252の一方の主面252a上に、導体パターン264が設けられている。導体パターン264は、軸線X方向に延びており、その一端264a及び他端264bはそれぞれ、積層体74の第1の面74a及び第2の面74bに沿って設けられており、第5の電極80及び81に接続されている。
The
これら導体パターン262,263,264は、例えば導体パターン254と同一な材料からなり、絶縁層252は、例えば絶縁層240と同一な材料からなる。また、半導体層250は、ZnOを主成分とする半導体セラミック材料からなる。このようにして、導体パターン262の他端部262b、当該他端部262bに対向する導体パターン264の一部、及び、当該導体パターン262と導体パターン264とによって挟まれた半導体層250とは、バリスタ、すなわち第1のサージ吸収素子92を構成している。
The
同様に、導体パターン263の他端部263b、当該他端部263bに対向する導体パターン264の一部、及び、当該導体パターン263と導体パターン264とによって挟まれた半導体層250とは、バリスタ、すなわち第2のサージ吸収素子98を構成している。
Similarly, the
このような積層サージ吸収部品18A〜21Aからなる変形例1のサージ吸収回路86Aは、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
なお、第2の実施の形態のサージ吸収回路86は、上記の積層体74において、導体パターン254,255が設けられた絶縁層242および導体パターン256,257が設けられた絶縁層244を除いた積層サージ吸収部品から構成されればよい。
The
[第2の実施の形態の変形例3に係るサージ吸収回路用の積層サージ吸収部品の構造]
次に、第2の実施の形態の表示装置における変形例3に係るサージ吸収回路86C用の積層サージ吸収部品ついて説明する。サージ吸収回路86C用の積層サージ吸収部品は、略直方体の積層体74Aの表面に、図24に示す積層サージ吸収部品18A〜21Aと同様に、第1の電極76と、第2の電極77と、第3の電極78と、第4の電極79と、第5の電極80、81と、第6の電極82と、第7の電極83とが設けられてなるものである。
[Structure of laminated surge absorbing part for surge absorbing circuit according to modification 3 of second embodiment]
Next, a laminated surge absorbing component for the
図26は、第2の実施の形態の表示装置における変形例3に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体74Aは、コイル258,259が設けられた絶縁層246およびコイル260,261が設けられた絶縁層248に代えて、コイル274が設けられた絶縁層266、コイル275が設けられた絶縁層268、コイル276が設けられた絶縁層270、および、コイル277が設けられた絶縁層272を有している点において、積層体74と異なっている。積層体74Aのその他の構成は、積層体74と同様である。
FIG. 26 is an exploded perspective view showing the laminated body of the laminated surge absorbing component for the surge absorbing circuit according to Modification 3 in the display device of the second embodiment, broken down for each layer. The
絶縁層266の一方の主面266a上には、コイル274が設けられている。コイル274は、導体パターンとして構成されている。コイル274は、上記した第4のインダクタ126として用いられるものである。このコイル274の一端274aは、軸線Xに直交する一方の面の一部を構成する絶縁層266の一縁に沿って設けられており、第4の電極79に接続されている。コイル274の他端274bは、軸線Xに並行な一方の面の一部を構成する絶縁層266の一縁に沿って設けられており、第7の電極83を介してコイル275の一端275aに接続されている。
A
コイル275は、絶縁層268の一方の主面268a上に設けられている。コイル275は、導体パターンとして構成されている。コイル275は、上記した第3のインダクタ124として用いられるものである。このコイル275の他端275bは、軸線Xに直交する他方の面の一部を構成する絶縁層268の一縁に沿って設けられており、第3の電極78に接続されている。コイル275が形成されている絶縁層268は、絶縁層270の一方の主面270a上に設けられている。
The
絶縁層270の一方の主面270a上には、コイル276が設けられている。コイル276は、導体パターンとして構成されている。コイル276は、上記した第1のインダクタ120として用いられるものである。このコイル276の一端276aは、軸線Xに直交する一方の面の一部を構成する絶縁層270の一縁に沿って設けられており、第1の電極76に接続されている。コイル276の他端276bは、軸線Xに並行な他方の面の一部を構成する絶縁層270の一縁に沿って設けられており、第6の電極82を介してコイル277の一端277aに接続されている。
A
コイル277は、絶縁層272の一方の主面272a上に設けられている。コイル277は、導体パターンとして構成されている。コイル277は、上記した第2のインダクタ122として用いられるものである。このコイル277の他端277bは、軸線Xに直交する他方の面の一部を構成する絶縁層272の一縁に沿って設けられており、第2の電極77に接続されている。
The
コイル274、コイル275、コイル276、および、コイル277は、軸線Xに直交する積層方向に対して、少なくとも一部が互いに重なるように設けられている。すなわち、コイル274、コイル275、コイル276、および、コイル277は、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。
The
なお、コイル274,275,276,277は、例えば導体パターン254と同一の材料からなり、絶縁層266,268,270,272は、例えば絶縁層240と同一な材料からなる。
The
このような積層サージ吸収部品からなる変形例3のサージ吸収回路86Cは、インダクタ、サージ吸収素子、および、容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
なお、第2の実施の形態の変形例2のサージ吸収回路86Bは、上記の積層体74Aにおいて、導体パターン254,255が設けられた絶縁層242および導体パターン256,257が設けられた絶縁層244を除いた積層サージ吸収部品から構成されればよい。
The
[第2の実施の形態の変形例4に係るサージ吸収回路用の積層サージ吸収部品の構造]
次に、第2の実施の形態の変形例4に係るサージ吸収回路86D用の積層サージ吸収部品ついて説明する。サージ吸収回路86D用の積層サージ吸収部品は、略直方体の積層体74Bの表面に、図24に示す積層サージ吸収部品18A〜21Aと同様に、第1の電極76と、第2の電極77と、第3の電極78と、第4の電極79と、第5の電極80、81と、第6の電極82と、第7の電極83とが設けられてなるものである。
[Structure of Laminated Surge Absorbing Component for Surge Absorbing Circuit According to Modification 4 of Second Embodiment]
Next, a laminated surge absorbing component for the
図27は、第2の実施の形態の表示装置における変形例4に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体74Bは、コイル258,259が設けられた絶縁層246、コイル260,261が設けられた絶縁層248、導体パターン262,263が設けられた半導体層250,および、導体パターン264が設けられた絶縁層252に代えて、コイル288,290、292,294が設けられた絶縁層280、コイル289,293が設けられた絶縁層282、導体パターン296,297が設けられた絶縁層284、および導体パターン298が設けられた絶縁層286を有している点において、積層体74と異なっている。積層体74Bのその他の構成は、積層体74と同様である。
FIG. 27 is an exploded perspective view showing a layered structure of a laminated surge absorbing component for a surge absorbing circuit according to Modification 4 in the display device of the second embodiment, exploded for each layer. The
絶縁層280の一方の主面280a上には、コイル288,290,292,294が設けられている。コイル288,290,292,294は、それぞれ導体パターンとして構成されている。コイル288の一端288aは、軸線Xに直交する一方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第1の電極76に接続されている。コイル288の他端288bは、ビアを介してコイル289の一端289aに接続されている。
一方、コイル292の一端292aは、軸線Xに直交する一方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第3の電極78に接続されている。コイル292の他端292bは、ビアを介してコイル293の一端293aに接続されている。
On the other hand, one
コイル289およびコイル293は、絶縁層282の一方の主面282a上に設けられている。コイル289およびコイル293は、導体パターンとして構成されている。コイル289は、ほぼ二等分された第1の部分289bと第2の部分289cとを有している。同様に、コイル293は、ほぼ二等分された第1の部分293bと第2の部分293cとを有している。コイル289の第1の部分289bとコイル288とは、第1のインダクタ140として用いられるものであり、コイル293の第1の部分293bとコイル292とは、第3のインダクタ144として用いられるものである。
The
コイル289の他端289dはビアを介して絶縁層280に設けられたコイル290の一端290aに接続されている。また、コイル293の他端293dはビアを介して絶縁層280に設けられたコイル294の一端294aに接続されている。コイル290の他端290bは、軸線Xに直交する他方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第2の電極77に接続されている。コイル294の他端294bは、軸線Xに直交する他方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第4の電極79に接続されている。このコイル290とコイル289の第2の部分289cとは、第2のインダクタ142として用いられるものであり、コイル294とコイル293の第2の部分293cとは、第4のインダクタ146として用いられるものである。
The
コイル288とコイル292とは、近接して設けられている。すなわち、コイル288とコイル292とは、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。同様に、コイル290とコイル294とは、近接しており、所望の値の結合係数が得られるように、互いに電磁気的に結合されている。
The
なお、コイル288,289,290,292,293,294は、例えば導体パターン254と同一の材料からなり、絶縁層280,282は、例えば絶縁層240と同一な材料からなる。
The
コイル289の第1の部分289bと第2の部分289cとの間の部分は、ビアを介して導体パターン296に接続されており、コイル293の第1の部分293bと第2の部分293cとの間の部分は、ビアを介して導体パターン297に接続されている。
A portion between the
導体パターン296,297は、半導体層284の一方の主面284a上に設けられている。半導体層284は、絶縁層286の一方の主面286a上に設けられている。絶縁層286の一方の主面286a上には、導体パターン298が設けられている。導体パターン298は、軸線X方向に延びる導体パターン298aと軸線X方向に直交する導体パターン298bとを有している。導体パターン298aの一端298cおよび他端298dは、それぞれ、積層体74Bの軸線Xに直交する一方の面および他方の面に沿って設けられており、第5の電極80,81に接続されている。導体パターン298bは、軸線X方向に直交する積層方向に導体パターン296および導体パターン297と重なるように設けられている。導体パターン298bの一端は導体パターン298aに接続している。
導体パターン296,297,298は、例えば導体パターン254と同一の材料からなり、絶縁層286は、例えば絶縁層240と同一な材料からなる。また、半導体層284は、ZnOを主成分とする半導体セラミック材料からなる。このようにして、導体パターン296、当該導体パターン296に対向する導体パターン298の一部、及び、当該導体パターン296と導体パターン298とによって挟まれた半導体層284とは、バリスタ、すなわち第1のサージ吸収素子92を構成している。
The
同様に、導体パターン297、当該導体パターン297に対向する導体パターン298の一部、及び、当該導体パターン297と導体パターン298とによって挟まれた半導体層284とは、バリスタ、すなわち第2のサージ吸収素子98を構成している。
Similarly, the
このような積層サージ吸収部品からなる変形例4のサージ吸収回路86Dは、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
[第2の実施の形態の変形例5に係るサージ吸収回路用の積層サージ吸収部品の構造]
次に、第2の実施の形態の表示装置における変形例5に係るサージ吸収回路86E用の積層サージ吸収部品ついて説明する。サージ吸収回路86E用の積層サージ吸収部品は、略直方体の積層体74Cの表面に、図24に示す積層サージ吸収部品18A〜21Aと同様に、第1の電極76と、第2の電極77と、第3の電極78と、第4の電極79と、第5の電極80、81と、第6の電極82と、第7の電極83とが設けられてなるものである。
[Structure of laminated surge absorbing component for surge absorbing circuit according to Modification 5 of Second Embodiment]
Next, a laminated surge absorbing part for
図28は、第2の実施の形態の表示装置における変形例5に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体74Cは、コイル258,259が設けられた絶縁層246と、コイル260,261が設けられた絶縁層248とに代えて、コイル304,306、308,310が設けられた絶縁層300と、コイル305,309が設けられた絶縁層302とを有している点において、積層体74と異なっている。積層体74Cのその他の構成は、積層体74と同様である。
FIG. 28 is an exploded perspective view showing the laminated body of the laminated surge absorbing component for the surge absorbing circuit according to the modified example 5 of the display device of the second embodiment, exploded for each layer. The
絶縁層300の一方の主面300a上には、コイル304,306,308,310が設けられている。コイル304,306,308,310は、それぞれ導体パターンとして構成されている。コイル304の一端304aは、軸線Xに直交する一方の面の一部を構成する絶縁層300の一縁に沿って設けられており、第1の電極76に接続されている。コイル304の他端304bは、ビアを介してコイル305の一端305aに接続されている。
On one
一方、コイル308の一端308aは、軸線Xに直交する一方の面の一部を構成する絶縁層300の一縁に沿って設けられており、第3の電極78に接続されている。コイル308の他端308bは、ビアを介してコイル309の一端309aに接続されている。
On the other hand, one
コイル305およびコイル309は、絶縁層302の一方の主面302a上に設けられている。コイル305およびコイル309は、導体パターンとして構成されている。コイル305は、ほぼ二等分された第1の部分305bと第2の部分305cとを有している。同様に、コイル309は、ほぼ二等分された第1の部分309bと第2の部分309cとを有している。コイル305の第1の部分305bとコイル304とは、第1のインダクタ148として用いられるものであり、コイル309の第1の部分309bとコイル308とは、第3のインダクタ152として用いられるものである。
The
コイル305の他端305dはビアを介して絶縁層300に設けられたコイル306の一端306aに接続されている。また、コイル309の他端309dはビアを介して絶縁層300に設けられたコイル310の一端310aに接続されている。コイル306の他端306bは、軸線Xに直交する他方の面の一部を構成する絶縁層300の一縁に沿って設けられており、第2の電極77に接続されている。コイル310の他端310bは、軸線Xに直交する他方の面の一部を構成する絶縁層300の一縁に沿って設けられており、第4の電極79に接続されている。このコイル306とコイル305の第2の部分305cとは、第2のインダクタ150として用いられるものであり、コイル310とコイル309の第2の部分309cとは、第4のインダクタ154として用いられるものである。
The
コイル304,306,308,310とは、互いに離間しており、コイル305とコイル309とは、互いに離間している。すなわち、コイル304,306,308,310それぞれによって生成される磁界が、コイル304,306,308,310における他のコイルの磁界に影響を及ぼさず、結合係数が0.01以下となるように、コイル304,306,308,310が形成されている。また、コイル305によって生成される磁界とコイル309によって生成される磁界とが互いに影響を及ぼし合わず、結合係数が0.01以下となるように、コイル305とコイル309とが形成されている。
The
コイル305の第1の部分305bと第2の部分305cの間の部分は、第6の電極82に接続されており、コイル309の第1の部分309bと第2の部分309cの間の部分は、第7の電極83に接続されている。
A portion between the
コイル304,305,306,308,309,310は、例えば導体パターン254と同一な材料からなり、絶縁層300,302は、絶縁層240と同一な材料からなる。
For example, the
このような積層サージ吸収部品からなる変形例5のサージ吸収回路86Eは、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。
The
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made.
第2の実施の形態では、シングルLVDS方式による表示装置の一例を示したが、本発明の態様は、パラレルLVDS方式(デュアルLVDS方式)やその他の様々な伝送方式による表示装置にも適用可能である。この場合、チャネル数に合わせてサージ吸収回路の個数を増減すればよい。同様に、第1の実施の形態においても、チャネル数に合わせてサージ吸収回路の個数を増減することが可能である。 In the second embodiment, an example of a display device using the single LVDS method has been described. However, the aspect of the present invention can also be applied to a display device using a parallel LVDS method (dual LVDS method) or other various transmission methods. is there. In this case, the number of surge absorption circuits may be increased or decreased according to the number of channels. Similarly, also in the first embodiment, it is possible to increase or decrease the number of surge absorbing circuits in accordance with the number of channels.
また、第2の実施の形態では、差動用の一対の伝送線路に対して差動型サージ吸収回路を一つ備える表示装置を例示したが、第2の実施の形態の表示装置は、差動型サージ吸収回路の代わりに第1の実施の形態のシングル型サージ吸収回路を2つずつ備え、差動用の一対の伝送線路それぞれに対してシングル型サージ吸収回路を1つずつ備えていてもよい。図29に一例を示す。図29は、本実施の形態の変形例に係る表示装置における部分Aを示す図である。図29に示すように、表示装置10Bは、第2の実施の形態の表示装置10Aにおいて、差動型サージ吸収回路を有する積層サージ吸収部品18A,19A,20A,21Aに代えて8個の積層サージ吸収部品18,19,20,21を備えていてもよい。
In the second embodiment, the display device including one differential surge absorbing circuit is illustrated for the pair of differential transmission lines. However, the display device of the second embodiment is different from the display device in the second embodiment. In place of the dynamic type surge absorption circuit, two single type surge absorption circuits of the first embodiment are provided, and one single type surge absorption circuit is provided for each of the pair of differential transmission lines. Also good. An example is shown in FIG. FIG. 29 is a diagram showing a portion A in a display device according to a modification of the present embodiment. As shown in FIG. 29, the
また、本実施の形態では、サージ吸収素子として、ZnOなどの金属酸化物からなるバリスタが用いられたが、サージ吸収素子には、Si等の半導体からなるPN接合素子、モリブデンからなるサージ吸収素子、および、電極間の放電を利用するギャップ式放電素子などが適用できる。 In this embodiment, a varistor made of a metal oxide such as ZnO is used as the surge absorbing element. However, the surge absorbing element is a PN junction element made of a semiconductor such as Si, or a surge absorbing element made of molybdenum. In addition, a gap-type discharge element using discharge between electrodes can be applied.
また、本実施の形態では、サージ吸収回路を実現する積層サージ吸収部品を例示したが、サージ吸収回路を実現する方法は本実施の形態に限られるものではない。積層サージ吸収部品の積層体の構成は、本実施の形態に限らず様々な形態であってもよい。また、サージ吸収回路は、上記した基板11、11A上に直接形成されてもよい。
In the present embodiment, the laminated surge absorbing component that realizes the surge absorbing circuit is illustrated, but the method for realizing the surge absorbing circuit is not limited to this embodiment. The configuration of the laminated body of the laminated surge absorbing component is not limited to the present embodiment, and may be various forms. Further, the surge absorbing circuit may be directly formed on the above-described
10…表示装置、12…表示パネル、13…コネクタ(グランド端子含む)、14a,14b,14c,14d…第1の伝送線路、15a,15b,15c,15d…第2の伝送線路、18,19,20,21…積層サージ吸収部品、22…インターフェース回路、23…駆動回路、24…表示部、40…サージ吸収回路、42…第1のインダクタ、44…第2のインダクタ、46…サージ吸収素子、56…容量素子。
DESCRIPTION OF
Claims (10)
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第1のインダクタと電磁気的に結合している第2のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、
を有する、
表示装置。 A connector;
A display unit;
N pieces provided between the connector and the display unit, each connected to the connector via a first transmission line and each connected to the display unit via a second transmission line Surge absorption circuit (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to the first transmission line;
One end connected to the other end of the first inductor and the other end connected to the second transmission line are electromagnetically coupled to the first inductor so as to increase the inductance of each other. A second inductor,
A surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
Having
Display device.
請求項1に記載の表示装置。 The surge absorbing circuit further includes a capacitive element provided between the one end of the first inductor and the other end of the second inductor.
The display device according to claim 1.
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記第2の伝送線路に接続された他端とを有する第2のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、
前記第1のインダクタの前記一端と前記第2のインダクタの前記他端との間に設けられた容量素子と、
を有する、
表示装置。 A connector;
A display unit;
N pieces provided between the connector and the display unit, each connected to the connector via a first transmission line and each connected to the display unit via a second transmission line Surge absorption circuit (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to the first transmission line;
A second inductor having one end connected to the other end of the first inductor and the other end connected to the second transmission line;
A surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
A capacitive element provided between the one end of the first inductor and the other end of the second inductor;
Having
Display device.
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ一対の第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第1のインダクタと電磁気的に結合している第2のインダクタと、
前記一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、
前記第3のインダクタの他端に接続された一端と前記一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第3のインダクタと電磁気的に結合している第4のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、
前記第3のインダクタの前記他端および前記第4のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第2のサージ吸収素子と、
を有する、
表示装置。 A connector;
A display unit;
Provided between the connector and the display unit, each connected to the connector via a pair of first transmission lines and each connected to the display unit via a pair of second transmission lines N surge absorbing circuits (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to one first transmission line of the pair of first transmission lines;
One end connected to the other end of the first inductor and the other end connected to one second transmission line of the pair of second transmission lines so as to increase inductance with each other A second inductor electromagnetically coupled to the first inductor;
A third inductor having one end connected to the other first transmission line of the pair of first transmission lines;
One end connected to the other end of the third inductor and the other end connected to the other second transmission line of the pair of second transmission lines so as to increase inductance with each other A fourth inductor electromagnetically coupled to the third inductor;
A first surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
A second surge absorbing element having one end connected to the other end of the third inductor and the one end of the fourth inductor and the other end connected to the ground terminal;
Having
Display device.
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ一対の第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、
前記一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、
前記第3のインダクタの他端に接続された一端と前記一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有する第4のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、
前記第3のインダクタの前記他端および前記第4のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第2のサージ吸収素子と、
を有し、
前記第1のインダクタ、前記第2のインダクタ、前記第3のインダクタ、および、前記第4のインダクタは、差動信号が印加された場合に互いにインダクタンスを増加させるように電磁気的に結合している、
表示装置。 A connector;
A display unit;
Provided between the connector and the display unit, each connected to the connector via a pair of first transmission lines and each connected to the display unit via a pair of second transmission lines N surge absorbing circuits (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to one first transmission line of the pair of first transmission lines;
A second inductor having one end connected to the other end of the first inductor and the other end connected to one second transmission line of the pair of second transmission lines;
A third inductor having one end connected to the other first transmission line of the pair of first transmission lines;
A fourth inductor having one end connected to the other end of the third inductor and the other end connected to the other second transmission line of the pair of second transmission lines;
A first surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
A second surge absorbing element having one end connected to the other end of the third inductor and the one end of the fourth inductor and the other end connected to the ground terminal;
Have
The first inductor, the second inductor, the third inductor, and the fourth inductor are electromagnetically coupled to increase the inductance when a differential signal is applied. ,
Display device.
前記第1のインダクタの前記一端と前記第2のインダクタの前記他端との間に設けられた第1の容量素子と、
前記第3のインダクタの前記一端と前記第4のインダクタの前記他端との間に設けられた第2の容量素子と、
を更に有する、
請求項4または5に記載の表示装置。 The surge absorbing circuit is
A first capacitive element provided between the one end of the first inductor and the other end of the second inductor;
A second capacitive element provided between the one end of the third inductor and the other end of the fourth inductor;
Further having
The display device according to claim 4 or 5.
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ一対の第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、
前記一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有しており、差動信号が印加された場合に互いにインダクタンスを増加させるように前記第1のインダクタと電磁気的に結合している第3のインダクタと、
前記第3のインダクタの他端に接続された一端と前記一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有しており、差動信号が印加された場合に互いにインダクタンスを増加させるように前記第2のインダクタと電磁気的に結合している第4のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、
前記第3のインダクタの前記他端および前記第4のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第2のサージ吸収素子と、
前記第1のインダクタの前記一端と前記第2のインダクタの前記他端との間に設けられた第1の容量素子と、
前記第3のインダクタの前記一端と前記第4のインダクタの前記他端との間に設けられた第2の容量素子と、
を有する、
表示装置。 A connector;
A display unit;
Provided between the connector and the display unit, each connected to the connector via a pair of first transmission lines and each connected to the display unit via a pair of second transmission lines N surge absorbing circuits (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to one first transmission line of the pair of first transmission lines;
A second inductor having one end connected to the other end of the first inductor and the other end connected to one second transmission line of the pair of second transmission lines;
One end of the pair of first transmission lines connected to the other first transmission line, and the first inductor and the electromagnetic so as to increase each other when a differential signal is applied. A third inductor coupled in a mechanical manner;
One end connected to the other end of the third inductor and the other end connected to the other second transmission line of the pair of second transmission lines, and a differential signal was applied A fourth inductor that is electromagnetically coupled to the second inductor so as to increase the inductance in each case;
A first surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
A second surge absorbing element having one end connected to the other end of the third inductor and the one end of the fourth inductor and the other end connected to the ground terminal;
A first capacitive element provided between the one end of the first inductor and the other end of the second inductor;
A second capacitive element provided between the one end of the third inductor and the other end of the fourth inductor;
Having
Display device.
表示部と、
前記コネクタと前記表示部との間に設けられており、それぞれ一対の第1の伝送線路を介して前記コネクタに接続されると共に、それぞれ一対の第2の伝送線路を介して前記表示部に接続されたN個のサージ吸収回路(Nは1以上の整数)と、
を備え、
前記N個のサージ吸収回路の各々は、
前記一対の第1の伝送線路における一方の第1の伝送線路に接続された一端を有する第1のインダクタと、
前記第1のインダクタの他端に接続された一端と前記一対の第2の伝送線路における一方の第2の伝送線路に接続された他端とを有する第2のインダクタと、
前記一対の第1の伝送線路における他方の第1の伝送線路に接続された一端を有する第3のインダクタと、
前記第3のインダクタの他端に接続された一端と前記一対の第2の伝送線路における他方の第2の伝送線路に接続された他端とを有する第4のインダクタと、
前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、
前記第3のインダクタの前記他端および前記第4のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第2のサージ吸収素子と、
前記第1のインダクタの前記一端と前記第2のインダクタの前記他端との間に設けられた第1の容量素子と、
前記第3のインダクタの前記一端と前記第4のインダクタの前記他端との間に設けられた第2の容量素子と、
を有する、
表示装置。 A connector;
A display unit;
Provided between the connector and the display unit, each connected to the connector via a pair of first transmission lines and each connected to the display unit via a pair of second transmission lines N surge absorbing circuits (N is an integer of 1 or more),
With
Each of the N surge absorbing circuits is
A first inductor having one end connected to one first transmission line of the pair of first transmission lines;
A second inductor having one end connected to the other end of the first inductor and the other end connected to one second transmission line of the pair of second transmission lines;
A third inductor having one end connected to the other first transmission line of the pair of first transmission lines;
A fourth inductor having one end connected to the other end of the third inductor and the other end connected to the other second transmission line of the pair of second transmission lines;
A first surge absorbing element having one end connected to the other end of the first inductor and the one end of the second inductor and the other end connected to a ground terminal;
A second surge absorbing element having one end connected to the other end of the third inductor and the one end of the fourth inductor and the other end connected to the ground terminal;
A first capacitive element provided between the one end of the first inductor and the other end of the second inductor;
A second capacitive element provided between the one end of the third inductor and the other end of the fourth inductor;
Having
Display device.
前記一対の第1の伝送線路は、前記コネクタ側から順に第1の領域、第2の領域、および第3の領域を有しており、
前記第3の領域における前記一対の第1の伝送線路の間隔は、前記第1の領域における前記一対の第1の伝送線路の間隔に比べて広く、
前記第2の領域における前記一対の第1の伝送線路の間隔は、前記第1の領域から前記第3の領域へ向けて徐々に広くなっており、
前記一対の第2の伝送線路は、前記表示部側から順に第4の領域、第5の領域、および第6の領域を有しており、
前記第6の領域における前記一対の第2の伝送線路の間隔は、前記第4の領域における前記一対の第2の伝送線路の間隔に比べて広く、
前記第5の領域における前記一対の第2の伝送線路の間隔は、前記第4の領域から前記第6の領域へ向けて徐々に広くなっている、
請求項4〜8の何れか一項記載の表示装置。 The N surge absorbing circuits are arranged so that adjacent surge absorbing circuits are not aligned with a straight line orthogonal to a straight line connecting the connector and the display unit,
The pair of first transmission lines has a first region, a second region, and a third region in order from the connector side,
The distance between the pair of first transmission lines in the third region is wider than the distance between the pair of first transmission lines in the first region,
The distance between the pair of first transmission lines in the second region is gradually increased from the first region toward the third region,
The pair of second transmission lines have a fourth region, a fifth region, and a sixth region in order from the display unit side,
The distance between the pair of second transmission lines in the sixth region is wider than the distance between the pair of second transmission lines in the fourth region,
The distance between the pair of second transmission lines in the fifth region is gradually increased from the fourth region to the sixth region.
The display apparatus as described in any one of Claims 4-8.
The display device according to claim 1, wherein the surge absorbing circuit is configured by a laminated body having a conductor pattern inside and on a surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006053226A JP4618159B2 (en) | 2006-02-28 | 2006-02-28 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006053226A JP4618159B2 (en) | 2006-02-28 | 2006-02-28 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007232945A true JP2007232945A (en) | 2007-09-13 |
JP4618159B2 JP4618159B2 (en) | 2011-01-26 |
Family
ID=38553616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006053226A Active JP4618159B2 (en) | 2006-02-28 | 2006-02-28 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4618159B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114333693A (en) * | 2021-12-10 | 2022-04-12 | 合肥维信诺科技有限公司 | Array substrate, display panel and display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5228839A (en) * | 1975-08-29 | 1977-03-04 | Tdk Corp | Concentrated constant type delay line |
JPS5560318A (en) * | 1978-10-27 | 1980-05-07 | Matsushita Electric Ind Co Ltd | Surge absorbing circuit |
JPS58173924U (en) * | 1982-05-18 | 1983-11-21 | 松下電器産業株式会社 | filter device |
JPS61189601A (en) * | 1985-02-19 | 1986-08-23 | 松下電器産業株式会社 | Surge noise absorber |
JPH0193823U (en) * | 1987-12-15 | 1989-06-20 | ||
JPH0320408U (en) * | 1989-07-05 | 1991-02-28 | ||
JPH03151605A (en) * | 1989-11-08 | 1991-06-27 | Murata Mfg Co Ltd | Anti-noise network electronic parts |
JP2005311125A (en) * | 2004-04-22 | 2005-11-04 | Sharp Corp | Thin-film circuit board, and piezoelectric speaker system, display device, and built-in sound source display device including it |
JP2005333427A (en) * | 2004-05-20 | 2005-12-02 | Murata Mfg Co Ltd | Transmission line type common mode noise filter |
-
2006
- 2006-02-28 JP JP2006053226A patent/JP4618159B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5228839A (en) * | 1975-08-29 | 1977-03-04 | Tdk Corp | Concentrated constant type delay line |
JPS5560318A (en) * | 1978-10-27 | 1980-05-07 | Matsushita Electric Ind Co Ltd | Surge absorbing circuit |
JPS58173924U (en) * | 1982-05-18 | 1983-11-21 | 松下電器産業株式会社 | filter device |
JPS61189601A (en) * | 1985-02-19 | 1986-08-23 | 松下電器産業株式会社 | Surge noise absorber |
JPH0193823U (en) * | 1987-12-15 | 1989-06-20 | ||
JPH0320408U (en) * | 1989-07-05 | 1991-02-28 | ||
JPH03151605A (en) * | 1989-11-08 | 1991-06-27 | Murata Mfg Co Ltd | Anti-noise network electronic parts |
JP2005311125A (en) * | 2004-04-22 | 2005-11-04 | Sharp Corp | Thin-film circuit board, and piezoelectric speaker system, display device, and built-in sound source display device including it |
JP2005333427A (en) * | 2004-05-20 | 2005-12-02 | Murata Mfg Co Ltd | Transmission line type common mode noise filter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114333693A (en) * | 2021-12-10 | 2022-04-12 | 合肥维信诺科技有限公司 | Array substrate, display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4618159B2 (en) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4434121B2 (en) | connector | |
JP6427770B2 (en) | Common mode noise filter | |
JP4518103B2 (en) | Common mode choke coil | |
US8400249B2 (en) | Common mode choke coil and high-frequency component | |
US10305441B2 (en) | Common mode noise filter | |
JPWO2006134916A1 (en) | Multilayer filter | |
JP2010177380A (en) | Common mode filter and mounting structure thereof | |
JP2007180183A (en) | Capacitor block and lamination substrate | |
JP2016149479A (en) | Multilayer capacitor | |
JP5961813B2 (en) | Common mode noise filter | |
KR101933405B1 (en) | Coil component and and board for mounting the same | |
JP6249648B2 (en) | Printed circuit board and electronic device | |
JP2008167157A (en) | High-pass filter | |
JP4618159B2 (en) | Display device | |
JP6172078B2 (en) | Directional coupler | |
TW201320591A (en) | Lc filter circuit and high-frequency module | |
JP2004165448A (en) | Common mode filter for tmds | |
JP2008271204A (en) | Laminated electronic component | |
JP2007281315A (en) | Coil component | |
JP6344482B2 (en) | Flexible cable connection structure to printed circuit board | |
JP4404060B2 (en) | Storage device | |
JP7378015B2 (en) | common mode noise filter | |
JP4203005B2 (en) | Common mode choke coil | |
JP2005347379A (en) | Common mode filter | |
JP2010062986A (en) | Mounting structure for noise-proof component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4618159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |