JP2007226653A - Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム - Google Patents

Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム Download PDF

Info

Publication number
JP2007226653A
JP2007226653A JP2006048681A JP2006048681A JP2007226653A JP 2007226653 A JP2007226653 A JP 2007226653A JP 2006048681 A JP2006048681 A JP 2006048681A JP 2006048681 A JP2006048681 A JP 2006048681A JP 2007226653 A JP2007226653 A JP 2007226653A
Authority
JP
Japan
Prior art keywords
pci
bridge
acpi
machine language
resource information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006048681A
Other languages
English (en)
Other versions
JP4831317B2 (ja
Inventor
Yutaka Hirata
豊 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006048681A priority Critical patent/JP4831317B2/ja
Priority to US11/709,828 priority patent/US7689728B2/en
Publication of JP2007226653A publication Critical patent/JP2007226653A/ja
Application granted granted Critical
Publication of JP4831317B2 publication Critical patent/JP4831317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】PCI多段ブリッジ配下のPCIデバイスに対してOSがPCIホットプラグ対応できるようにするPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述方法を提供する。
【解決手段】OSのACPIドライバからPCIデバイスのリソース情報メソッドの呼び出しを受けて(S410)、BIOSの提供するAMLテーブルが、PCIデバイスのリソース情報を返すために(S420)、PCIデバイス側の下位ブリッジへPCIコンフィグレーションアクセスを行い(S421)、下位ブリッジのリソース情報を取得するために、システムバス側の上位ブリッジへPCIコンフィグレーションアクセスを行い(S422)、上位ブリッジから下位ブリッジのリソース情報を取得し(S424)、下位ブリッジのPCIコンフィグレーション空間から二次リソース情報を取得する(S425)。
【選択図】図4

Description

本発明は、PCI(Peripheral Component Interface)多段ブリッジ構成コンピュータにおけるACPI(Advanced Configuration and Power Interface)マシン語テーブル記述方法に関する。
ACPI仕様は、ラップトップ/デスクトップ・コンピュータを始めとするパーソナルコンピュータ(PC)、およびサーバのようなコンピュータ上に確立し、システムのコンフィグレーションおよび電源管理用の業界標準インターフェースを提供する。ACPI仕様は、ハードウェア、BIOS(Basic Input Output System)ソフトウェア、およびオペレーティングシステム(OS:Operating System)ソフトウェア間のインターフェースを含むACPIインターフェースを定義する。
ACPIは、システムの電源管理だけではなく、ハードウェアの構成を抽象化する役割も果たし、OSに対してハードウェアの構成情報を渡す。OSはACPIからの構成情報を元に、ハードウェアの初期化を行うことができる。
ACPIは、抽象化したハードウェアの構成情報を、pコードと呼ばれるACPIマシン語(AML:ACPI Machine Language)で記述する。AMLはプラットフォーム固有のアセンブリ言語(マシン語)ではなく、ACPI互換OSによってサポートされる仮想マシン用の擬似コードである。すなわち、AMLは、OSのACPIドライバ(ACPIを処理するデバイスドライバ)によって解釈される擬似コードアセンブリ言語である。
ACPIソース言語(ASL:ACPI Source Language)は、BIOS開発者がAMLイメージを作成するために使用するプログラミング言語である。専用のAMLコンパイラを使って、ASLからAMLを生成する。ASLは、システムのハードウェア構成情報を記述するために使用される。
従来のBIOSによるACPI記述方式では、システムのハードウェア構成をそのままの構成情報として、OSに見せるようになっており、ACPI仕様に準拠したOSはBIOSが提供する構成情報を元に、ハードウェアを制御するようになっている。
図1は、PCI多段ブリッジ構成(PCI−to−PCIブリッジ同士が接続されるハードウェア構成)を使用する従来のACPI互換システムの一例を示す。このハードウェアの構成情報が、そのままの形態で、BIOSによりOSに通知される。
また、PCI−PCIブリッジの後で、PCIデバイスを透過的に結合するための装置がある(例えば、特許文献1参照)。
特開2000−222346号公報
しかしながら、PCI多段ブリッジ構成に対応していないOSの場合、従来の方式では多段ブリッジ配下のPCIデバイスに対してPCIホットプラグ(システムオンライン状態でのPCIデバイスの挿抜)ができない、もしくはPCIデバイスそのものが認識できない等の問題がある。
すなわち第1の問題点は、多段ブリッジ配下のPCIホットプラグに対応していないOSをシステム上で動作させる場合、PCIデバイスがホットプラグできなくなることである。
第2の問題点は、ブリッジの段数が深くなった場合、OSの実装上の仕様により、OSが最下層のPCIデバイスを認識できないことである。
そこで本発明は、PCI多段ブリッジ構成にネイティブで対応していないOSに対して、ACPIの記述とBIOSの実装を工夫することにより、PCI多段ブリッジ配下のPCIデバイスに対してOSがPCIホットプラグ対応できるようにするPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述方法及び装置とそのプログラムを提供することを目的とする。
上述の課題を解決するため、本発明は、PCIシステムバスから複数のブリッジを介してPCIデバイスへ接続する多段ブリッジ構成コンピュータにおける前記PCIデバイスに対するACPIマシン語テーブル記述方法であって、OSのACPIドライバから前記PCIデバイスのリソース情報メソッドの呼び出しを受けて、BIOSの提供するACPIマシン語テーブルが、前記PCIデバイスのリソース情報を返すために、PCIデバイス側の下位ブリッジへPCIコンフィグレーションアクセスを行い、下位ブリッジのリソース情報を取得するために、システムバス側の上位ブリッジへPCIコンフィグレーションアクセスを行い、上位ブリッジから前記下位ブリッジのリソース情報を取得し、下位ブリッジのPCIコンフィグレーション空間から二次リソース情報を取得する、各ステップを含むことを特徴とする。
また、前記マシン語テーブルが、前記上位ブリッジ及び下位ブリッジに関する情報をOSに隠蔽する情報とし、前記PCIデバイスに関する情報をOSに隠蔽しない情報として前記ACPIドライバに返すことを特徴とする。
以上の構成によって、図1のハードウェア構成を、図2に示す仮想ハードウェア構成としてOSに見せることができ、多段ブリッジ配下にあるPCIデバイスを仮想的にシステムバス配下にあるように扱えるようにする。
本発明による第1の効果は、システムバス配下のPCIデバイスにのみPCIホットプラグが対応しているOSに対して、多段ブリッジ配下のPCIデバイスに対してもPCIホットプラグが可能となることである。その理由は、ハードウェアとしての多段ブリッジ構成を、OSに対してはPCIデバイスがあたかもシステムバス配下に接続されているかのように、BIOSが見せるためである。
第2の効果は、ブリッジの段数が深くなり、OSの実装上の仕様により、最下層のPCIデバイスをOSが認識できない場合でも、OSが最下層のPCIデバイスを認識できることである。その理由は、BIOSがブリッジの存在をOSから隠蔽し、PCIデバイスがあたかもシステムバス配下に接続されているかのように見せるためである。
次に、本発明の最良の形態について図面を参照して説明する。
図1は、PCI多段ブリッジ構成のACPI互換システムの一構成例を示す。コンピュータ・システム100は、ラップトップ/デスクトップ・コンピュータ等のパーソナルコンピュータ(PC)、またはサーバ等のコンピュータ・システムである。システムバス101は、コンピュータ・システム100においてバスやデバイスの全体を表すバスであり、プロセッサとチップセットを結ぶ。
ブリッジA103は、2本のPCIバスを相互接続するための回路であり、PCI−to−PCIブリッジとも呼ばれる。システムバス101とブリッジA103は、ホストバス102で接続される。ホストバスは、システムバス配下に接続されるバスのことである。
ブリッジB105は、ブリッジA103と同様PCI−to−PCIブリッジであり、配下のPCIデバイスとブリッジA103とを結ぶ。図1に示すに、複数のブリッジA103とブリッジB105が、ホストバス104を介して相互接続されている構成を多段ブリッジ構成と呼ぶ。
PCIデバイスA107は、ブリッジB105配下に接続されるPCIデバイスであり、PCIバス106で結ばれる。同様に、PCIデバイスB109は、ブリッジB105配下に接続されるPCIデバイスであり、PCIバス108で結ばれる。
従来のシステムにおいて、BIOSは、図1に示すような多段ブリッジを、ハードウェア構成としてそのままOSに対して見せるようになっている。
図2は、本発明におけるBIOSが、OSに対して提供する仮想ハードウェア構成を示す。コンピュータ・システム200は、ラップトップ/デスクトップ・コンピュータ等のパーソナルコンピュータ(PC)、またはサーバ等のコンピュータ・システムである。システムバス201は、コンピュータ・システム200においてバスやデバイスの全体を表すバスであり、プロセッサとチップセットを結ぶ。
ブリッジA203は、2本のPCIバスを相互接続するための回路であり、PCI−to−PCIブリッジとも呼ばれる。システムバス201とブリッジA203は、ホストバス202で接続される。ホストバスはシステムバス配下に接続されるバスのことである。
BIOSは、ASL(AML)では、ブリッジA203をデバイスオブジェクト(ASLでの一デバイスの定義方式)として定義するが、デバイスオブジェクトに対応するステータスメソッド(ACPIドライバが呼び出す制御メソッド)では、OSに隠蔽される値を返すようにする。
ステータスメソッドは、デバイスオブジェクトの状態をS1(OSに隠蔽する値)およびS2(OSに隠蔽しない値)という返り値で表す。ステータスメソッドは、ASLのコード内で記述され、OSのACPIドライバが呼び出し、デバイスオブジェクトの状態(ステータス)を知ることができる。図2のブリッジA203をOSに対して隠蔽するのは、ブリッジの存在を隠すためである。
図2のブリッジB205は、2本のPCIバスを相互接続するための回路であり、PCI−to−PCIブリッジとも呼ばれる。システムバス201とブリッジB205は、擬似的にホストバス204で接続される形で、ASLで構成情報の記述を行う。また、BIOSは、ASLでは、ブリッジB205をデバイスオブジェクトとして定義するが、デバイスオブジェクトに対応するステータスメソッドではS1(OSに隠蔽する値)を返すようにする。ブリッジB205をOSに対して隠蔽する理由は、ブリッジの存在をOSに隠すためである。
PCIデバイスA207は、システムバス201配下に接続されるPCIデバイスであり、ホストバス206で結ばれる。PCIデバイスA207は、OSからホストバス直下のPCIデバイスとして見せる必要があるため、ASLのステータスメソッドではS2(OSに隠蔽しない値)を返すようにする。
PCIデバイスB209は、システムバス201配下に接続されるPCIデバイスであり、ホストバス208で結ばれる。PCIデバイスA209は、OSからホストバス直下のPCIデバイスとして見せる必要があるため、ASLのステータスメソッドではS2(OSに隠蔽しない値)を返すようにする。
図3は、OSに含まれるACPIドライバが、BIOSの提供するAMLテーブルを読み込む動作について示している。OSの起動時に、ACPIドライバは、BIOSからAMLテーブルを読み込み、ハードウェアの構成情報を取得する(ステップ301、302)。図2において、ブリッジA203とブリッジB205は、デバイスオブジェクトとして定義はされているが、OSには隠蔽される(ステップ303、304)。そのため、OSはブリッジ配下に対してバススキャンを行わない。PCIデバイスA207とPCIデバイスB209は、ASL内でデバイスオブジェクトとしてデバイス自身の定義はされており、かつステータスメソッドでOSに隠蔽しない値を返すため、OSはPCIデバイスA207とPCIデバイスB209を認識することができる(ステップ305、306)。
図4は、ACPIドライバが、BIOSから提供されたAMLテーブルからPCIデバイスのバス番号を取得するシーケンスを示す。OSがPCIデバイスに対してPCIコンフィグレーションアクセス(プラグ&プレイのためのPCIデバイスへの特殊なアクセス)を行う場合、バス番号(0から255までの数値)が必要となる。バス番号は、ACPIドライバがAMLテーブルのバス番号メソッドを呼び出すことによって取得する(ステップ410)。バス番号メソッドは、ASLで記述されるメソッドである。ACPIドライバが当該メソッドを呼び出したあとは、AMLテーブル内部の処理へ移行する(ステップ420)。ACPIドライバは、ステップ420におけるAMLテーブル内部処理について知る必要はない。
ステップ420では、PCIデバイスのバス番号を返すまでの流れが示されている。実際のハードウェアとしては、図2におけるPCIデバイスA207およびPCIデバイス209は、実際にはブリッジB205配下に接続されているため、PCIデバイスのバス番号はブリッジB205のPCIコンフィグレーション空間(プラグ&プレイのためのPCIデバイス固有の特別なメモリ空間)に格納されている二次バス番号に相当する。このため、PCIデバイスA207およびPCIデバイス209のバス番号を返すためには、ブリッジB205へPCIコンフィグレーションアクセスを行う必要がある(ステップ421)。
ブリッジB205へPCIコンフィグレーションアクセスを行うためには、ブリッジB205自身のバス番号が必要となってくる。図2では、多段ブリッジ構成なので、ブリッジB205のバス番号は、上位ブリッジであるブリッジA203のPCIコンフィグレーション空間に格納されている二次バス番号に相当する。ブリッジB205のバス番号を取得するためには、ブリッジA203へPCIコンフィグレーションアクセスを行う必要がある(ステップ422)。
ブリッジA203自身のバス番号は、ホストバス202のバス番号レジスタを読み込むことで取得する(ステップ423)。ブリッジA203からブリッジB205のバス番号を取得し(ステップ424)、ブリッジB205のPCIコンフィグレーション空間から二次バス番号を取得し、これをACPIドライバに返す(ステップ425)。
図5は、ACPIドライバが、BIOSから提供されたAMLテーブルのステータスメソッドを実行するしくみについて示す。OS500は、コンピュータ・システム上で動作するオペレーティングシステムである。ACPIドライバ501は、OS500に含まれるモジュールの1つであり、AML503を解釈する。AML503は、ACPIマシン言語で記述されたバイナリデータであり、デバイスオブジェクトの状態を表すステータスメソッド504を含む。
ACPIドライバ501は、デバイスオブジェクトの状態を取得するために、AML503のステータスメソッド504を呼び出す(502)。ステータスメソッド504は、デバイスオブジェクトの状態をS1(OSに隠蔽する値)およびS2(OSに隠蔽しない値)のいずれかで返す(505、506)。
以上のように、PCI多段ブリッジ構成においては再帰的にリソース情報を取得していくことで、最終的にACPIドライバに対して必要なリソース情報を返却することになる。バス番号以外のリソース情報(メモリマップやI/Oマップレンジなど)に関しても、同様のシーケンスによりASLを記述することができる。
本発明において、ASL内部では、多段ブリッジを考慮した実装になっているが、ACPI記述方式を工夫することで、OSに対して多段ブリッジを考慮させない作りにすることができる。
PCI多段ブリッジ構成のACPI互換システムの一構成例を示す図である。 BIOSが、OSに対して提供する仮想ハードウェア構成を示す図である。 ACPIドライバが、AMLテーブルを読み込む動作を示すフローチャートである。 ACPIドライバが、AMLテーブルからPCIデバイスのバス番号を取得するフローチャートである。 ACPIドライバが、AMLのステータスメソッドを実行するしくみを示す図である。
符号の説明
100,200 コンピュータ・システム
101,201 システムバス
103,203 ブリッジA
105,205 ブリッジB
107,207 PCIデバイスA
109,209 PCIデバイスB

Claims (6)

  1. PCIシステムバスから複数のブリッジを介してPCIデバイスへ接続する多段ブリッジ構成コンピュータにおける前記PCIデバイスに対するACPIマシン語テーブル記述方法であって、
    OSのACPIドライバから前記PCIデバイスのリソース情報メソッドの呼び出しを受けて、BIOSの提供するACPIマシン語テーブルが、前記PCIデバイスのリソース情報を返すために、PCIデバイス側の下位ブリッジへPCIコンフィグレーションアクセスを行い、
    下位ブリッジのリソース情報を取得するために、システムバス側の上位ブリッジへPCIコンフィグレーションアクセスを行い、
    上位ブリッジから前記下位ブリッジのリソース情報を取得し、下位ブリッジのPCIコンフィグレーション空間から二次リソース情報を取得する、各ステップを含むことを特徴とするPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述方法。
  2. 前記マシン語テーブルが、前記上位ブリッジ及び下位ブリッジに関する情報をOSに隠蔽する情報とし、前記PCIデバイスに関する情報をOSに隠蔽しない情報として前記ACPIドライバに返すことを特徴とする請求項1に記載のPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述方法。
  3. PCIシステムバスから複数のブリッジを介してPCIデバイスへ接続する多段ブリッジ構成コンピュータにおける前記PCIデバイスに対するACPIマシン語テーブル記述装置であって、
    OSのACPIドライバから前記PCIデバイスのリソース情報メソッドの呼び出しを受けて、BIOSの提供するACPIマシン語テーブルが、前記PCIデバイスのリソース情報を返すために、PCIデバイス側の下位ブリッジへPCIコンフィグレーションアクセスを行う手段と、
    下位ブリッジのリソース情報を取得するために、システムバス側の上位ブリッジへPCIコンフィグレーションアクセスを行う手段と、
    上位ブリッジから前記下位ブリッジのリソース情報を取得し、下位ブリッジのPCIコンフィグレーション空間から二次リソース情報を取得する手段とを備えることを特徴とするPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述装置。
  4. 前記マシン語テーブルが、前記上位ブリッジ及び下位ブリッジに関する情報をOSに隠蔽する情報とし、前記PCIデバイスに関する情報をOSに隠蔽しない情報として前記ACPIドライバに返すことを特徴とする請求項3に記載のPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述装置。
  5. PCIシステムバスから複数のブリッジを介してPCIデバイスへ接続する多段ブリッジ構成コンピュータにおける前記PCIデバイスに対するACPIマシン語テーブル記述プログラムであって、
    OSのACPIドライバから前記PCIデバイスのリソース情報メソッドの呼び出しを受けて、BIOSの提供するACPIマシン語テーブルが、前記PCIデバイスのリソース情報を返すために、PCIデバイス側の下位ブリッジへPCIコンフィグレーションアクセスを行う機能と、
    下位ブリッジのリソース情報を取得するために、システムバス側の上位ブリッジへPCIコンフィグレーションアクセスを行う機能と、
    上位ブリッジから前記下位ブリッジのリソース情報を取得し、下位ブリッジのPCIコンフィグレーション空間から二次リソース情報を取得する機能とをコンピュータに実行させることを特徴とするPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述プログラム。
  6. 前記マシン語テーブルが、前記上位ブリッジ及び下位ブリッジに関する情報をOSに隠蔽する情報とし、前記PCIデバイスに関する情報をOSに隠蔽しない情報として前記ACPIドライバに返す機能をコンピュータに実行させることを特徴とする請求項5に記載のPCI多段ブリッジ構成コンピュータにおけるACPIマシン語テーブル記述プログラム。
JP2006048681A 2006-02-24 2006-02-24 Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム Expired - Fee Related JP4831317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006048681A JP4831317B2 (ja) 2006-02-24 2006-02-24 Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム
US11/709,828 US7689728B2 (en) 2006-02-24 2007-02-23 Method and apparatus for describing ACPI machine language in computer having multibridge PCI structure, and program thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006048681A JP4831317B2 (ja) 2006-02-24 2006-02-24 Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム

Publications (2)

Publication Number Publication Date
JP2007226653A true JP2007226653A (ja) 2007-09-06
JP4831317B2 JP4831317B2 (ja) 2011-12-07

Family

ID=38445379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006048681A Expired - Fee Related JP4831317B2 (ja) 2006-02-24 2006-02-24 Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム

Country Status (2)

Country Link
US (1) US7689728B2 (ja)
JP (1) JP4831317B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205195A (ja) * 2008-02-26 2009-09-10 Nec Corp デバイス制御装置
US8793424B2 (en) 2010-09-09 2014-07-29 Fujitsu Limited Switch apparatus
JP7298950B1 (ja) 2022-02-08 2023-06-27 Necプラットフォームズ株式会社 情報処理装置、リカバリ方法及びプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084617A1 (ja) * 2009-01-26 2010-07-29 富士通株式会社 構成変更機能を有する情報処理装置、システム構成変更方法及びシステム構成変更プログラム
US8984174B2 (en) 2011-12-06 2015-03-17 Qualcomm Incorporated Method and a portable computing device (PCD) for exposing a peripheral component interface express (PCIE) coupled device to an operating system operable on the PCD

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238030A (ja) * 1998-02-20 1999-08-31 Mitsubishi Electric Corp Pci−pciブリッジおよびそのための先入れ先出しメモリ
JP2000222346A (ja) * 1998-02-13 2000-08-11 Mylex Corp インテリジェントi/oコントロ―ラにおけるpci―pciブリッジに対する結合デバイスに関する装置及び方法
JP2001125867A (ja) * 1999-10-28 2001-05-11 Toshiba Corp 周辺装置およびコンピュータシステム
JP2001167047A (ja) * 1999-12-06 2001-06-22 Toshiba Corp ブリッジ装置
JP2001229117A (ja) * 2000-02-15 2001-08-24 Internatl Business Mach Corp <Ibm> 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体
JP2001350710A (ja) * 2000-06-09 2001-12-21 Nec Kofu Ltd 情報処理装置
JP2002032324A (ja) * 2000-07-17 2002-01-31 Hitachi Ltd Pciバスデバイス接続制御方式
JP2002521741A (ja) * 1997-10-17 2002-07-16 アキュイティー イメージング エルエルシー フレキシブルプロセッシングハードウェアアーキテクチャ
JP2002207688A (ja) * 2001-01-05 2002-07-26 Mitsubishi Electric Corp コンフィギュレーションアクセスを複数個のセカンダリポートに経路制御するための方法および装置
JP2002526823A (ja) * 1998-09-30 2002-08-20 フィーニックス テクノロジーズ リミテッド 周辺リソース構成のためのacpiソース言語の自動生成
JP2004070945A (ja) * 2002-08-07 2004-03-04 Hewlett-Packard Development Co Lp ファームウェアインタフェーステーブルを用いてacpiのssdtを動的にロードするシステムおよび方法
JP2004355620A (ja) * 2003-05-28 2004-12-16 Hewlett-Packard Development Co Lp Acpiマシン語テーブルの生成システムおよび生成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528088A (ja) 1991-07-22 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> ハードウエア構成情報の自動作成方法
US6233638B1 (en) * 1998-03-20 2001-05-15 Micron Electronics, Inc. System for configuring peer devices
US6970957B1 (en) * 2000-04-24 2005-11-29 Microsoft Corporation Dynamically configuring resources for cycle translation in a computer system
US6963947B2 (en) * 2001-05-08 2005-11-08 Tao Logic Systems Llc Driver supporting bridge method and apparatus
US7493438B2 (en) * 2001-10-03 2009-02-17 Intel Corporation Apparatus and method for enumeration of processors during hot-plug of a compute node
JP4833560B2 (ja) 2004-02-17 2011-12-07 マイクロソフト コーポレーション 常時動作可能なコンピューティングデバイス
US7558724B2 (en) * 2005-04-19 2009-07-07 Hewlett-Packard Development Company, L.P. Operation region describing a virtual device
US7953996B2 (en) * 2006-12-18 2011-05-31 Hewlett-Packard Development Company, L.P. ACPI to firmware interface

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002521741A (ja) * 1997-10-17 2002-07-16 アキュイティー イメージング エルエルシー フレキシブルプロセッシングハードウェアアーキテクチャ
JP2000222346A (ja) * 1998-02-13 2000-08-11 Mylex Corp インテリジェントi/oコントロ―ラにおけるpci―pciブリッジに対する結合デバイスに関する装置及び方法
JPH11238030A (ja) * 1998-02-20 1999-08-31 Mitsubishi Electric Corp Pci−pciブリッジおよびそのための先入れ先出しメモリ
JP2002526823A (ja) * 1998-09-30 2002-08-20 フィーニックス テクノロジーズ リミテッド 周辺リソース構成のためのacpiソース言語の自動生成
JP2001125867A (ja) * 1999-10-28 2001-05-11 Toshiba Corp 周辺装置およびコンピュータシステム
JP2001167047A (ja) * 1999-12-06 2001-06-22 Toshiba Corp ブリッジ装置
JP2001229117A (ja) * 2000-02-15 2001-08-24 Internatl Business Mach Corp <Ibm> 拡張ユニットの制御方法、コンピュータ、記録媒体及び伝送媒体
JP2001350710A (ja) * 2000-06-09 2001-12-21 Nec Kofu Ltd 情報処理装置
JP2002032324A (ja) * 2000-07-17 2002-01-31 Hitachi Ltd Pciバスデバイス接続制御方式
JP2002207688A (ja) * 2001-01-05 2002-07-26 Mitsubishi Electric Corp コンフィギュレーションアクセスを複数個のセカンダリポートに経路制御するための方法および装置
JP2004070945A (ja) * 2002-08-07 2004-03-04 Hewlett-Packard Development Co Lp ファームウェアインタフェーステーブルを用いてacpiのssdtを動的にロードするシステムおよび方法
JP2004355620A (ja) * 2003-05-28 2004-12-16 Hewlett-Packard Development Co Lp Acpiマシン語テーブルの生成システムおよび生成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205195A (ja) * 2008-02-26 2009-09-10 Nec Corp デバイス制御装置
US8793424B2 (en) 2010-09-09 2014-07-29 Fujitsu Limited Switch apparatus
JP7298950B1 (ja) 2022-02-08 2023-06-27 Necプラットフォームズ株式会社 情報処理装置、リカバリ方法及びプログラム
JP2023115581A (ja) * 2022-02-08 2023-08-21 Necプラットフォームズ株式会社 情報処理装置、リカバリ方法及びプログラム

Also Published As

Publication number Publication date
US20070204092A1 (en) 2007-08-30
US7689728B2 (en) 2010-03-30
JP4831317B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
CN101689165B (zh) 在虚拟环境中运行附加组件
US7134007B2 (en) Method for sharing firmware across heterogeneous processor architectures
US8830228B2 (en) Techniques for enabling remote management of servers configured with graphics processors
US9921949B2 (en) Software testing
US20090265708A1 (en) Information Processing Apparatus and Method of Controlling Information Processing Apparatus
KR100764921B1 (ko) 장치 이뉴머레이션을 위한 가상 rom
US20130067457A1 (en) Method and system for installing portable executable applications
JP4831317B2 (ja) Pci多段ブリッジ構成コンピュータにおけるacpiマシン語テーブル記述方法及び装置とそのプログラム
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
CN102096597A (zh) 使用管理引擎的虚拟总线设备
CN109426527B (zh) 在uefi固件及作业系统间分享蓝牙数据的电脑系统及其方法
US9465597B2 (en) System for operating a device as a storage device and a modem device
US9342477B2 (en) Multi-core processor, controlling method thereof and computer system with such processor
US11341076B2 (en) Hot-plugged PCIe device configuration system
CN110741359B (zh) 改变共享总线上集成电路的从属标识的系统和方法
Sakamura et al. T-Engine: the open, real-time embedded-systems platform
TWI411921B (zh) 電子系統、互連電子系統與週邊裝置之電腦可讀儲存媒體及其互連方法
US7945901B2 (en) System and method for facilitating software profiling procedures
US7886094B1 (en) Method and system for handshaking configuration between core logic components and graphics processors
JP2022072452A (ja) 情報処理装置、及びプログラム
US7694301B1 (en) Method and system for supporting input/output for a virtual machine
JP2006276962A (ja) コンピュータを利用する設計開発方法、コンピュータ利用方法及びシステム
JP7274069B2 (ja) トレース制御装置、エミュレータ、トレース制御方法、および、トレース制御プログラム
JP6934044B2 (ja) ハイブリッド命令アーキテクチャのテスト
Peter et al. Transforming a bare PC application to run on an ARM device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100915

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4831317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees