JP2007216309A - Electronic device and its manufacturing method - Google Patents

Electronic device and its manufacturing method Download PDF

Info

Publication number
JP2007216309A
JP2007216309A JP2006036110A JP2006036110A JP2007216309A JP 2007216309 A JP2007216309 A JP 2007216309A JP 2006036110 A JP2006036110 A JP 2006036110A JP 2006036110 A JP2006036110 A JP 2006036110A JP 2007216309 A JP2007216309 A JP 2007216309A
Authority
JP
Japan
Prior art keywords
layer
covering
coating layer
covering layer
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006036110A
Other languages
Japanese (ja)
Inventor
Akira Sato
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006036110A priority Critical patent/JP2007216309A/en
Publication of JP2007216309A publication Critical patent/JP2007216309A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve new structure and manufacturing method, simply performing a sealing process of a functional structure, and reducing the manufacturing cost. <P>SOLUTION: This electronic device 10 includes: a board 1; a functional structure 3X constituting a functional element formed on the board; and a covering structure for defining a cavity part C where the functional structure is disposed, wherein the covering structure includes: a covering body disposed to cover at least the upper part of the cavity part, the covering body includes: a first covering layer 5B disposed on the lower layer; and a second covering layer 7B disposed on the upper layer to the first covering layer, and the first covering layer and the second covering layer are provided with opening areas 5Ba, 7Ba in a part of range where the respective covering bodies cover the cavity part from above, and overlap the other opening areas in plane. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は電子装置及びその製造方法に係り、特に、MEMS(微小電気機械システム)
素子を備えた電子装置に適用する場合に好適な構造及び製造方法に関する。
The present invention relates to an electronic device and a method for manufacturing the same, and in particular, a MEMS (micro electro mechanical system).
The present invention relates to a structure and a manufacturing method suitable for application to an electronic device including an element.

近年、共振子、高周波フィルタ、微小アクチュエータ、圧力センサ、ジャイロセンサ、
加速度センサなどをMEMS(Micro Electro Mechanical Systems)素子で実現する技術
が開発され、種々の製品が既に実用化されている。MEMS素子は半導体プロセス技術を
応用して形成された微小構造体からなるが、MEMS素子を動作可能に構成するとともに
MEMS素子を保護するには、MEMS構造体を空洞部内に配置し、その空洞部を閉鎖す
る必要がある。特に、MEMS構造体にゴミの付着、酸化、吸湿などが生ずると動作不良
を招く虞があり、また、気体抵抗が動作に影響を及ぼす素子ではMEMS素子の周囲の気
体を排除する必要があるので、上記空洞部は密閉されることが好ましい。
In recent years, resonators, high frequency filters, micro actuators, pressure sensors, gyro sensors,
A technology for realizing an acceleration sensor or the like with a micro electro mechanical systems (MEMS) element has been developed, and various products have already been put into practical use. The MEMS element is composed of a micro structure formed by applying a semiconductor process technology. To configure the MEMS element to be operable and protect the MEMS element, the MEMS structure is disposed in the cavity, and the cavity Need to be closed. In particular, if dust adheres to the MEMS structure, oxidation, moisture absorption, or the like occurs, there is a risk of malfunction, and in the element where the gas resistance affects the operation, it is necessary to exclude the gas around the MEMS element. The cavity is preferably sealed.

MEMS構造体が配置された空洞部を閉鎖する方法としては、例えば、基板上にMEM
S構造体を形成した後に、ガラス基板等からなる対向基板と上記基板を直接若しくはOリ
ング等を介して接合し、当該対向基板でMEMS構造体が配置された空洞部を封止したも
のが知られている(例えば、以下の特許文献1参照)。
特開2005−297180号公報
As a method for closing the cavity in which the MEMS structure is disposed, for example, a MEM is formed on a substrate.
After forming the S structure, the counter substrate made of a glass substrate or the like and the above substrate are joined directly or via an O-ring or the like, and the cavity where the MEMS structure is disposed is sealed by the counter substrate. (For example, refer to Patent Document 1 below).
JP 2005-297180 A

しかしながら、前述のMEMS構造体の封止方法では、封止用の対向基板を用いる必要
があり、また、この対向基板を基板上に貼り合わせるための特殊なプロセスが必要となる
ので、一般的な半導体製造技術で形成できるMEMS素子の利点が失われ、製造コストが
増大するという問題点がある。
However, in the above-described MEMS structure sealing method, it is necessary to use a counter substrate for sealing, and a special process for bonding the counter substrate onto the substrate is necessary. There is a problem that the advantage of the MEMS element that can be formed by the semiconductor manufacturing technology is lost and the manufacturing cost increases.

また、上記の封止方法は実用的にはウエハ単位で行われるが、その後、相互に接合され
た基板と対向基板からなる厚い構造をダイシング等によって分割する必要があるので、分
割処理が難しく、手間がかかるという問題点がある。なお、上記の封止方法をチップ単位
で行うことは、MEMS構造体が封止される前の工程でMEMS構造体に損傷を与えずに
分割処理を施すこと自体がきわめて難しく、また、チップ化が可能であったとしてもその
後に多数のチップについてそれぞれ封止プロセスを実施する必要があるので、製造技術上
実用的なものではない。
In addition, the above-described sealing method is practically performed in units of wafers, but after that, it is necessary to divide a thick structure composed of a substrate and a counter substrate bonded to each other by dicing or the like. There is a problem that it takes time and effort. Note that performing the above-described sealing method in units of chips makes it very difficult to perform the division process without damaging the MEMS structure in the step before the MEMS structure is sealed. However, since it is necessary to carry out a sealing process for each of a large number of chips after that, it is not practical in terms of manufacturing technology.

さらに、上記のような問題点は、MEMS構造体に限らず、MEMSには含まれない他
の水晶振動子、SAW素子、ジャイロセンサ等の各種の機能素子を含む電子装置において
も同様に存在する。
Furthermore, the above problems are not limited to the MEMS structure, but also exist in electronic devices including various functional elements such as other crystal resonators, SAW elements, and gyro sensors that are not included in the MEMS. .

そこで、本発明は上記問題点を解決するものであり、その課題は、機能素子を含む電子
装置において、機能構造体の封止プロセスを簡易に行うことができ、製造コストを低減す
ることのできる新規の構造及び製造方法を実現することにある。
Therefore, the present invention solves the above-described problems, and the problem is that an electronic device including a functional element can easily perform a sealing process of a functional structure and can reduce manufacturing costs. It is to realize a novel structure and manufacturing method.

斯かる実情に鑑み、本発明の電子装置は、基板と、該基板上に形成された機能素子を構
成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造とを具備する
電子装置において、前記被覆構造は前記空洞部の少なくとも上部を覆うように配置された
被覆体を有し、前記被覆体は、下層に配置された第1の被覆層と、該第1の被覆層に対し
て上層に配置された第2の被覆層とを備えてなり、前記第1の被覆層と前記第2の被覆層
は、それぞれ前記被覆体が前記空洞部を上方から覆う範囲の一部に開口領域を備えるとと
もに、それぞれ他方の前記開口領域と平面的に重なり合うことを特徴とする。
In view of such circumstances, the electronic device of the present invention includes a substrate, a functional structure that forms a functional element formed on the substrate, and a covering structure that defines a cavity in which the functional structure is disposed. The covering structure includes a covering body disposed so as to cover at least the upper part of the cavity, and the covering body includes a first covering layer disposed in a lower layer, and the first covering layer. A second covering layer disposed on the upper layer with respect to the covering layer, wherein the first covering layer and the second covering layer are ranges in which the covering body covers the cavity from above. Are provided with an opening region in a part thereof, and each of them overlaps with the other opening region in a planar manner.

この発明によれば、被覆体は、空洞部を上方から覆う範囲の一部にそれぞれ開口領域を
備えた第1の被覆層と第2の被覆層とが上下に配置されてなり、第1の被覆層と第2の被
覆層がそれぞれ他方の開口領域全体と平面的に重なり合うように構成されることにより、
被覆体により空洞部が上方から被覆された状態とされる。このとき、被覆体が第1の被覆
層と第2の被覆層とを有し、第1の被覆層と第2の被覆層とが上下に離間している状態で
は、それぞれの開口領域及び第1の被覆層と第2の被覆層との間を通して、下層構造を除
去することにより空洞部を形成したり、或いは、空洞部の排気や空洞部への気体の充填を
行ったりすることが可能になる。したがって、封止用の対向基板を貼り合わせる必要がな
くなるので特殊なプロセスが不要となるなど、従来よりも簡易なプロセスで製造すること
が可能になるため、製造コストを低減することができる。
According to this invention, the covering body includes the first covering layer and the second covering layer that are each provided with an opening region in a part of a range that covers the cavity from above, and the first covering layer includes By configuring the covering layer and the second covering layer so as to overlap each other with the entire other opening region,
The cavity is covered by the covering from above. At this time, in a state in which the covering body has the first covering layer and the second covering layer, and the first covering layer and the second covering layer are separated from each other in the vertical direction, It is possible to form a cavity by removing the lower layer structure between one coating layer and the second coating layer, or to exhaust the cavity and fill the cavity with gas. become. Therefore, it is not necessary to attach a counter substrate for sealing, so that a special process is not required, and thus it is possible to manufacture with a simpler process than before, so that the manufacturing cost can be reduced.

本発明において、前記第1の被覆層と前記第2の被覆層の少なくともいずれか一方が上
下方向に変形可能な支持梁部を介して支持されていることが好ましい。これによれば、第
1の被覆層と第2の被覆層の少なくともいずれか一方が上下方向に変形可能な支持梁部を
介して支持されていることにより、第1の被覆層と第2の被覆層とを当初は相互に離間し
た状態とし、この状態から両層を接合若しくは接着することで空洞部を密閉することが容
易になる。
In this invention, it is preferable that at least any one of the said 1st coating layer and the said 2nd coating layer is supported via the support beam part which can deform | transform in an up-down direction. According to this, since at least one of the first coating layer and the second coating layer is supported via the support beam portion that can be deformed in the vertical direction, the first coating layer and the second coating layer are supported. It is easy to seal the cavity portion by initially setting the covering layers apart from each other and joining or bonding the two layers from this state.

本発明において、前記第1の被覆層と前記第2の被覆層が接触した状態とされ、前記第
1の開口領域が前記第2の被覆層で閉鎖され、前記第2の開口領域が前記第1の被覆層で
閉鎖されていることが好ましい。これによれば、第1の被覆層と第2の被覆層とが接触し
てそれぞれの開口領域が互いに閉鎖され合った状態となっているので、被覆体により空洞
部を確実に閉鎖できる。
In the present invention, the first coating layer and the second coating layer are in contact with each other, the first opening region is closed with the second coating layer, and the second opening region is the first coating layer. Preferably, it is closed with one coating layer. According to this, since the first covering layer and the second covering layer are in contact with each other and the respective open regions are closed with each other, the cavity can be reliably closed by the covering.

この場合において、前記第1の被覆層と前記第2の被覆層とが接合されていることが好
ましい。これによれば、被覆体の閉鎖状態を維持することができるため、空洞部を確実に
閉鎖できる。ここで、第1の被覆層と第2の被覆層とが直接接合されていてもよく、接着
層等を介して接合されていてもよい。
In this case, it is preferable that the first coating layer and the second coating layer are joined. According to this, since the closed state of the covering can be maintained, the cavity can be reliably closed. Here, the first coating layer and the second coating layer may be directly bonded, or may be bonded via an adhesive layer or the like.

本発明において、前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞ
れ配置された複数の前記空洞部が設けられていることが好ましい。複数の機能構造体及び
空洞部が設けられていることによって、効率的に封止プロセスを実施することができる。
In the present invention, it is preferable that a plurality of the functional structures and a plurality of the cavity portions in which the functional structures are respectively disposed are provided on the substrate. By providing a plurality of functional structures and cavities, the sealing process can be performed efficiently.

本発明において、前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記
第1の被覆層及び前記第2の被覆層はそれぞれ前記複数の層中の少なくとも一つの層と同
材質かつ同層に形成されていることが好ましい。これによれば、第1の被覆層と第2の被
覆層がそれぞれ空洞部の周囲に形成された複数の層中の少なくとも一つの層と同材質かつ
同層に形成されていることにより、両層を被覆構造中の他の構造と同時に形成できること
から、両層を形成するための専用の製造工程を設ける必要がなくなるため、製造コストを
さらに低減できる。
In the present invention, the coating structure is formed by laminating a plurality of layers around the cavity, and each of the first coating layer and the second coating layer is the same as at least one of the plurality of layers. It is preferable that the material is formed in the same layer. According to this, the first covering layer and the second covering layer are formed of the same material and in the same layer as at least one of the plurality of layers formed around the cavity, respectively. Since the layers can be formed simultaneously with other structures in the covering structure, it is not necessary to provide a dedicated manufacturing process for forming both layers, so that the manufacturing cost can be further reduced.

この場合に、前記少なくとも一つの層は導体層であることが望ましい。これによれば、
導体層は被覆構造において配線や電極として不可避的に形成されるものであるとともに、
パターニングが容易であり、しかも、絶縁体を除去する際に用いるエッチング方法におい
て絶縁体との選択性に富むため、両層を形成する場合及び両層を介して下層構造を除去す
る場合に共に好都合な構成となる。
In this case, the at least one layer is preferably a conductor layer. According to this,
The conductor layer is inevitably formed as a wiring or electrode in the covering structure,
Since patterning is easy and the etching method used for removing the insulator is highly selective with the insulator, it is convenient both when forming both layers and when removing the lower layer structure via both layers. It becomes the composition.

本発明において、前記基板は半導体基板であることが好ましい。これによれば、半導体
基板を用いることで、半導体回路と機能素子とを一体に構成することができるため、複雑
な回路構造を備えた電子回路装置を容易に実現できる。この場合において、機能素子がM
EMS素子(微小電気機械構造体)であれば、一般的な半導体製造プロセスを用いて一体
に製造できるため、MEMS素子を含む電子装置の製造効率を高め、製造コストを低減す
る上でより好ましい構成となる。
In the present invention, the substrate is preferably a semiconductor substrate. According to this, since the semiconductor circuit and the functional element can be integrally formed by using the semiconductor substrate, an electronic circuit device having a complicated circuit structure can be easily realized. In this case, the functional element is M
An EMS element (micro-electromechanical structure) can be integrally manufactured using a general semiconductor manufacturing process, so that it is more preferable in terms of increasing the manufacturing efficiency of an electronic device including a MEMS element and reducing the manufacturing cost. It becomes.

次に、本発明の電子装置の製造方法は、基板と、該基板上に形成された機能素子を構成
する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有する電
子装置の製造方法において、前記機能構造体の上方に配置され、第1の開口領域を備えた
第1の被覆層を形成する工程と、前記機能構造体の上方に配置され、前記第1の開口領域
を平面的に覆うとともに、前記第1の被覆層により平面的に覆われる第2の開口領域を備
えた第2の被覆層を前記第1の被覆層の上層に離間させて形成する工程と、前記第1の被
覆層と前記第2の被覆層とを接合して、前記第1の開口領域を前記第2の被覆層で閉鎖す
るとともに前記第2の開口領域を前記第1の被覆層で閉鎖する工程と、を具備することを
特徴とする。
Next, a method for manufacturing an electronic device according to the present invention includes a substrate, a functional structure that forms a functional element formed on the substrate, and a covering structure that defines a cavity in which the functional structure is disposed. A step of forming a first covering layer provided above the functional structure and having a first opening region, and disposed above the functional structure, A second covering layer having a second opening area that covers the first opening area in a plane and is covered in a plane by the first covering layer is separated from the upper layer of the first covering layer. Bonding the first covering layer and the second covering layer, closing the first opening area with the second covering layer, and closing the second opening area with the second covering area. And a step of closing with one coating layer.

また、本発明の別の電子装置の製造方法は、基板と、該基板上に形成された機能素子を
構成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有す
る電子装置の製造方法において、前記基板上に前記機能構造体を形成する工程と、前記機
能構造体の上方に配置され、第1の開口領域を備えた第1の被覆層を形成する工程と、前
記機能構造体の上方に配置され、前記第1の開口領域を平面的に覆うとともに、前記第1
の被覆層により平面的に覆われる第2の開口領域を備えた第2の被覆層を前記第1の被覆
層の上層に離間させて形成する工程と、前記第1の開口領域、前記第2の開口領域、及び
、前記第1の被覆層と前記第2の被覆層の間を通して前記機能構造体の周囲にある前記被
覆構造を除去することにより前記機能素子が配置された前記空洞部を形成する工程と、前
記第1の被覆層と前記第2の被覆層とを接合して、前記第1の開口領域を前記第2の被覆
層で閉鎖するとともに前記第2の開口領域を前記第1の被覆層で閉鎖する工程と、を具備
することを特徴とする。
Another method of manufacturing an electronic device according to the present invention includes a substrate, a functional structure that forms a functional element formed on the substrate, and a covering structure that defines a cavity in which the functional structure is disposed. And a step of forming the functional structure on the substrate, and forming a first coating layer disposed above the functional structure and having a first opening region. And a step of arranging the first opening region in a plan view, the first opening region being disposed above the functional structure,
Forming a second covering layer having a second opening area, which is planarly covered by the covering layer, on the upper layer of the first covering layer, and forming the first opening area and the second opening area. And forming the cavity in which the functional element is disposed by removing the covering structure around the functional structure through the first covering layer and the second covering layer. Bonding the first covering layer and the second covering layer to close the first opening area with the second covering layer and to close the second opening area to the first opening area. And a step of closing with the covering layer.

本発明において、前記第1の被覆層を形成する工程と前記第2の被覆層を形成する工程
との間に、前記第1の被覆層と前記第2の被覆層との間に介在すべき層間犠牲層を形成す
る工程と、前記層間絶縁層を除去する工程とをさらに具備することが好ましい。
In the present invention, it should be interposed between the first coating layer and the second coating layer between the step of forming the first coating layer and the step of forming the second coating layer. It is preferable to further comprise a step of forming an interlayer sacrificial layer and a step of removing the interlayer insulating layer.

本発明において、前記第1の被覆層と前記第2の被覆層とを接合する工程は、前記第1
の被覆層と前記第2の被覆層との間に電位差を与えることにより生じた静電引力により前
記第1の被覆層と前記第2の被覆層を接触状態にするとともに、当該接触状態で前記第1
の被覆層と前記第2の被覆層との間に流れる電流により前記第1の被覆層と前記第2の被
覆層を溶着させる工程であることが好ましい。
In the present invention, the step of joining the first coating layer and the second coating layer includes the first coating layer.
The first coating layer and the second coating layer are brought into contact with each other by electrostatic attraction generated by applying a potential difference between the coating layer of the second coating layer and the second coating layer. First
Preferably, the first covering layer and the second covering layer are welded by a current flowing between the covering layer and the second covering layer.

次に、添付図面を参照して本発明の実施形態について詳細に説明する。図1乃至図12
は本発明に係る電子装置の製造方法を示す概略工程図である。また、図4乃至図12では
、縦断面図に矢印で示された範囲を示す部分平面図をも示してある。最初に、本発明に係
る電子装置の製造方法について説明する。
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 to 12
These are the general | schematic process drawings which show the manufacturing method of the electronic device which concerns on this invention. 4 to 12 also show partial plan views showing ranges indicated by arrows in the longitudinal sectional views. First, a method for manufacturing an electronic device according to the present invention will be described.

まず、図1に示す半導体基板等からなる基板1を用意する。基板1としてはシリコン基
板等の半導体基板であることが最も好ましいが、セラミックス基板、ガラス基板、サファ
イア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いることができる。半
導体基板を用いる場合には、基板1に予め所定の半導体集積回路(図示せず)を作りこん
でおくことができる。本実施形態の製造方法では、基板1の表層部に適宜の不純物領域(
図示せず)を備えた半導体基板を用いる。また、この半導体基板上に適宜の配線構造を形
成し、全体としてCMOSプロセスによって電子装置を形成していくように製造方法が設
定される。
First, a substrate 1 made of a semiconductor substrate or the like shown in FIG. 1 is prepared. The substrate 1 is most preferably a semiconductor substrate such as a silicon substrate, but various substrates such as a ceramic substrate, a glass substrate, a sapphire substrate, a diamond substrate, and a synthetic resin substrate can be used. When a semiconductor substrate is used, a predetermined semiconductor integrated circuit (not shown) can be built in the substrate 1 in advance. In the manufacturing method of this embodiment, an appropriate impurity region (
A semiconductor substrate provided with a not shown) is used. Also, a manufacturing method is set so that an appropriate wiring structure is formed on the semiconductor substrate, and an electronic device is formed by a CMOS process as a whole.

本実施形態では、基板1の表面上に犠牲層2を形成する。この犠牲層2は、例えば、酸
化シリコン膜、PSG(リンドープガラス)膜等で構成することができ、CVD法、スパ
ッタリング法等によって形成される。図示例では、犠牲層2の適所に、後述するMEMS
構造体の支持部を形成するための開口2aがフォトリソグラフィ法等によって形成された
パターニングマスクを用いてエッチングを行う方法などの適宜のパターニング処理により
形成される。
In the present embodiment, the sacrificial layer 2 is formed on the surface of the substrate 1. The sacrificial layer 2 can be composed of, for example, a silicon oxide film, a PSG (phosphorus doped glass) film, or the like, and is formed by a CVD method, a sputtering method, or the like. In the illustrated example, a MEMS to be described later is placed at an appropriate position of the sacrificial layer 2.
The opening 2a for forming the support portion of the structure is formed by an appropriate patterning process such as a method of performing etching using a patterning mask formed by a photolithography method or the like.

次に、図2に示すように、上記犠牲層2上に、導電性シリコン膜等で構成される機能層
3を形成する。この機能層3は、上記のように形成された開口2aを通して基板1(例え
ば、基板1に形成された図示しない下部電極など)に接続される。機能層3は、スパッタ
リング法やCVD法等によって形成される。そして、この機能層3を適宜のパターニング
方法でパターニングすることによって、図3に示すようにMEMS構造体3Xが形成され
る。
Next, as shown in FIG. 2, a functional layer 3 made of a conductive silicon film or the like is formed on the sacrificial layer 2. The functional layer 3 is connected to the substrate 1 (for example, a lower electrode (not shown) formed on the substrate 1) through the opening 2a formed as described above. The functional layer 3 is formed by a sputtering method, a CVD method, or the like. Then, by patterning the functional layer 3 by an appropriate patterning method, a MEMS structure 3X is formed as shown in FIG.

なお、図示例では犠牲層2の開口2aに対応する支持部を中央下部に備えた振動板形状
のMEMS構造体3Xが設けられているが、対向電極などは図示を省略してある。また、
図示例はMEMS構造体を模式的に示したものであって実際の構造を正確に表現したもの
ではない。MEMS構造体としては、櫛歯状、梁状、円盤状などの種々の平面パターンを
備えた可動部を形成することができる。また、振動子として用いられるもの、アクチュエ
ータとして用いられるもの、センサとして用いられるものなど、任意の機能を有する素子
として構成されたものを形成することができる。
In the illustrated example, a diaphragm-shaped MEMS structure 3X having a support portion corresponding to the opening 2a of the sacrificial layer 2 at the center lower portion is provided, but the counter electrode and the like are not shown. Also,
The illustrated example schematically shows a MEMS structure, and does not accurately represent an actual structure. As the MEMS structure, a movable portion having various planar patterns such as a comb shape, a beam shape, and a disk shape can be formed. In addition, an element configured as an element having an arbitrary function such as an element used as a vibrator, an actuator, or a sensor can be formed.

また、MEMS構造体3Xの他に、MEMS以外の、水晶振動子、SAW(表面弾性波
)素子、加速度センサ、ジャイロスコープなどの各種の機能素子を構成するための機能構
造体であってもよい。すなわち、本発明の機能素子は、空洞部に配置されうる機能構造体
を備えたものであれば如何なるものであっても構わない。ここで、機能構造体は機能素子
の一部のみを構成するものであってもよい。
In addition to the MEMS structure 3X, a functional structure for configuring various functional elements such as a crystal resonator, a SAW (surface acoustic wave) element, an acceleration sensor, and a gyroscope other than the MEMS may be used. . That is, the functional element of the present invention may be any device as long as it has a functional structure that can be disposed in the cavity. Here, the functional structure may constitute only a part of the functional element.

次に、図4に示すように、MEMS構造体3X上に、酸化シリコン等の絶縁体よりなる
絶縁膜4を形成し、その上にアルミニウム等の導電層5を形成する。そして、この導電層
5をパターニングすることによって図5に示すように配線層5A及び第1の被覆層5Bを
形成する。なお、このような絶縁膜4と配線層5Aとが複数組繰り返し積層されることに
よって適宜の被覆構造を形成することができる。この被覆構造は、通常のCMOSプロセ
スと同様に形成されていく。また、絶縁膜4、配線層5Aを繰り返し形成する積層構造の
積層数は必要に応じて適宜に構成される。例えば、実際のCMOSプロセスでは、さらに
多くの配線層がそれぞれ絶縁膜を介して積層される場合もある。
Next, as shown in FIG. 4, an insulating film 4 made of an insulator such as silicon oxide is formed on the MEMS structure 3X, and a conductive layer 5 such as aluminum is formed thereon. Then, the conductive layer 5 is patterned to form a wiring layer 5A and a first covering layer 5B as shown in FIG. An appropriate covering structure can be formed by repeatedly laminating a plurality of such insulating films 4 and wiring layers 5A. This covering structure is formed in the same manner as a normal CMOS process. In addition, the number of stacked layers in which the insulating film 4 and the wiring layer 5A are repeatedly formed is appropriately configured as necessary. For example, in an actual CMOS process, more wiring layers may be stacked via an insulating film.

第1の被覆層5Bは上記MEMS構造体3Xの上方に形成される。第1の被覆層5Bに
は第1の開口領域5Baが設けられている。図示例の場合、第1の開口領域5Baは第1
の被覆層5Bの中央部(MEMS構造体3Xの直上位置)に設けられている。第1の被覆
層5Bは配線層5Aと同一工程で形成されるため、パターニング処理の形成パターンを変
えるだけで対応でき、工程数や工程内容を一切変更する必要がない。
The first covering layer 5B is formed above the MEMS structure 3X. A first opening region 5Ba is provided in the first covering layer 5B. In the illustrated example, the first opening region 5Ba is the first
The coating layer 5B is provided at the center (position directly above the MEMS structure 3X). Since the first covering layer 5B is formed in the same process as the wiring layer 5A, it can be dealt with only by changing the formation pattern of the patterning process, and there is no need to change the number of processes or the contents of the processes.

第1の被覆層5Bは上記のように導電体で構成されるとともに、配線部5Bcが導電接
続されて外部より電位を供給できるように構成される。その後、図6に示すように配線層
5A及び第1の被覆層5B上に絶縁膜6を形成する。ここで、絶縁膜6には、上記配線層
5Aの一部を露出するスルーホール6aが設けられる。
The first covering layer 5B is made of a conductor as described above, and is configured so that a potential can be supplied from the outside by being electrically connected to the wiring portion 5Bc. Thereafter, as shown in FIG. 6, an insulating film 6 is formed on the wiring layer 5A and the first covering layer 5B. Here, the insulating film 6 is provided with a through hole 6a exposing a part of the wiring layer 5A.

次に、図7に示すように、絶縁膜6上にアルミニウム等の導電体により導電層7を形成
する。そして、導電層7をパターニングすることにより、図8に示すように、配線層若し
くは接続パッド7Aとともに第2の被覆層7Bを形成する。この第2の被覆層7Bは、上
記MEMS構造体3X及び第1の被覆層5Bの上方に形成される。第2の被覆層7Bは、
第1の被覆層5Bと第2の被覆層7Bのいずれか一方が配置される平面範囲内において、
第1の被覆層5Bの形成範囲と平面的に全て重なる第2の開口領域7Baを伴っている。
また、第2の被覆層7Bは、第1の被覆層5Bに設けられた第1の開口領域5Ba全体と
平面的に重なるように構成されている。
Next, as shown in FIG. 7, a conductive layer 7 is formed on the insulating film 6 using a conductor such as aluminum. Then, by patterning the conductive layer 7, as shown in FIG. 8, the second covering layer 7B is formed together with the wiring layer or the connection pad 7A. The second coating layer 7B is formed above the MEMS structure 3X and the first coating layer 5B. The second coating layer 7B is
In the plane range where either one of the first coating layer 5B and the second coating layer 7B is arranged,
This is accompanied by a second opening region 7Ba that entirely overlaps the formation range of the first covering layer 5B in a plane.
The second coating layer 7B is configured to overlap the entire first opening region 5Ba provided in the first coating layer 5B in a planar manner.

第2の被覆層7Bは、第1の被覆層5Bと重なる外周部に第2の開口領域7Baを備え
たものとして構成されており、第1の開口領域5Baに平面的に重なる被覆部7Bxと、
この被覆部7Bxを支持するための支持梁部7Byとを有している。すなわち、被覆部7
Bxの周囲における支持梁部7By以外の部分が上記第2の開口領域7Baとなっている
。支持梁部7Byは被覆部7Bxを上下に移動可能に支持するように変形可能に構成され
ている。そして、この状態では、第1の被覆層5Bと第2の被覆層7Bは絶縁膜6を介し
て上下方向に離間した状態とされている。
The second covering layer 7B is configured to include a second opening region 7Ba on the outer peripheral portion that overlaps the first covering layer 5B, and the covering portion 7Bx that overlaps the first opening region 5Ba in plan view. ,
A support beam portion 7By for supporting the covering portion 7Bx. That is, the covering portion 7
A portion other than the support beam portion 7By around the Bx is the second opening region 7Ba. The support beam portion 7By is configured to be deformable so as to support the covering portion 7Bx so as to be movable up and down. In this state, the first coating layer 5 </ b> B and the second coating layer 7 </ b> B are separated from each other in the vertical direction via the insulating film 6.

第2の被覆層7Bは導電体で構成され、その支持梁部7Byはそのまま配線部として伸
び、外部から電位を供給することができるように構成されている。
The second covering layer 7B is made of a conductor, and the supporting beam portion 7By extends as a wiring portion as it is, and is configured so that a potential can be supplied from the outside.

次に、図9に示すように、絶縁膜6、配線層7A及び第2の被覆層7B上に酸化シリコ
ン、窒化シリコン、樹脂材料等で構成される保護膜8を形成する。この保護膜8としては
、半導体装置の表面保護膜(パシベーション膜)を用いることができる。ただし、後述す
るリリース工程で用いるエッチング液に耐えうる素材(通常は窒化シリコンや樹脂素材が
好ましい。)で保護膜8を形成することが望ましい。
Next, as shown in FIG. 9, a protective film 8 made of silicon oxide, silicon nitride, resin material, or the like is formed on the insulating film 6, the wiring layer 7A, and the second coating layer 7B. As the protective film 8, a surface protective film (passivation film) of a semiconductor device can be used. However, it is desirable to form the protective film 8 with a material that can withstand an etching solution used in a release process described later (usually silicon nitride or a resin material is preferable).

その後、図10に示すように、保護膜8をドライエッチング法等によって部分的に除去
し、開口8aを形成して配線層若しくは接続パッド7Aの一部を露出して接続パッドを接
続可能な状態に構成するとともに、開口8bを形成して第1の被覆層5B及び第2の被覆
層7Bの表面を露出させる(開口工程)。すなわち、この工程では保護膜8が部分的に除
去されることにより、まず第2の被覆層7Bが露出し、その後、第2の開口領域7Baに
おいて第1の被覆層5Bが露出する。
Thereafter, as shown in FIG. 10, the protective film 8 is partially removed by a dry etching method or the like, and an opening 8a is formed to expose a part of the wiring layer or the connection pad 7A so that the connection pad can be connected. And an opening 8b is formed to expose the surfaces of the first coating layer 5B and the second coating layer 7B (opening step). That is, in this step, the protective film 8 is partially removed, so that the second coating layer 7B is first exposed, and then the first coating layer 5B is exposed in the second opening region 7Ba.

このとき、エッチング方法が等方性エッチングであれば、第1の被覆層5Bと第2の被
覆層7Bの間の絶縁膜6も除去されるが、異方性エッチングであれば、第1の被覆層5B
と第2の被覆層7Bの間に介在する絶縁膜6が残される。なお、この残された絶縁膜6を
別途等方性エッチングによって除去してもよい。このように、保護膜8の開口処理の際に
第1の被覆層5Bと第2の被覆層7Bの間の絶縁膜6を除去しておくことにより、第1の
被覆層5Bの下層構造に対して、第2の開口領域7Ba、第1の開口領域5Ba、及び、
第1の被覆層5Bと第2の被覆層7Bの間を通してエッチング液が入り込みやすくなるた
め、以下に説明するリリース工程における除去作用を高めることができる。なお、このリ
リース工程において、第1の被覆層5Bと第2の被覆層7Bの間に介在する絶縁膜6を除
去するようにしてもよい。
At this time, if the etching method is isotropic etching, the insulating film 6 between the first coating layer 5B and the second coating layer 7B is also removed. Coating layer 5B
And the insulating film 6 interposed between the second coating layer 7B is left. The remaining insulating film 6 may be separately removed by isotropic etching. Thus, by removing the insulating film 6 between the first coating layer 5B and the second coating layer 7B during the opening process of the protective film 8, the lower layer structure of the first coating layer 5B is obtained. On the other hand, the second opening region 7Ba, the first opening region 5Ba, and
Since the etching liquid easily enters through the space between the first coating layer 5B and the second coating layer 7B, the removing action in the release process described below can be enhanced. In this release step, the insulating film 6 interposed between the first coating layer 5B and the second coating layer 7B may be removed.

次に、第2の被覆層7Bの第2の開口領域7Ba、第1の被覆層5Bと第2の被覆層7
Bの間の空間(絶縁膜6が存在していた部分)、及び、第1の被覆層5Bの第1の開口領
域5Baを通してエッチング液(弗化水素酸を含む水溶液など)を作用させることで、図
11に示すように、第1の被覆層7Bの下方の絶縁膜4及び犠牲層2を除去する(リリー
ス工程)。これによって、MEMS構造体3Xの所定部位が基板1からリリースされ、本
来の動作(機能)を実現しうる構造とされる。このとき、MEMS構造体3Xは空洞部C
内に配置され、この空洞部Cを第1の被覆層5B及び第2の被覆層7Bが上方から覆う状
態になる。
Next, the second opening region 7Ba, the first coating layer 5B, and the second coating layer 7 of the second coating layer 7B.
An etching solution (such as an aqueous solution containing hydrofluoric acid) acts through the space between B (the portion where the insulating film 6 was present) and the first opening region 5Ba of the first coating layer 5B. As shown in FIG. 11, the insulating film 4 and the sacrificial layer 2 below the first covering layer 7B are removed (release process). As a result, a predetermined part of the MEMS structure 3X is released from the substrate 1, and a structure capable of realizing an original operation (function) is obtained. At this time, the MEMS structure 3X has a cavity C.
The first cover layer 5B and the second cover layer 7B cover the cavity C from above.

その後、空洞部C内は第2の被覆層7Bの第2の開口領域7Ba、第1の被覆層5Bと
第2の被覆層7Bの間の空間(絶縁膜6が存在していた部分)、及び、第1の被覆層5B
の第1の開口領域5Baを通して洗浄等の適宜の方法で清浄化される。そして、必要に応
じて、空洞部C内の減圧、真空化、窒素ガス等の不活性ガス置換などの処理を実施する。
ただし、このような処理は必須のものではなく、不要であれば実施しなくてもよい。
Thereafter, in the cavity C, the second opening region 7Ba of the second coating layer 7B, the space between the first coating layer 5B and the second coating layer 7B (the portion where the insulating film 6 was present), And the 1st coating layer 5B
The first opening region 5Ba is cleaned by an appropriate method such as cleaning. Then, as necessary, processing such as decompression in the cavity C, evacuation, and replacement with an inert gas such as nitrogen gas is performed.
However, such processing is not essential and may be omitted if unnecessary.

最後に、第1の被覆層5Bと第2の被覆層7Bの間に所定の電位差を与え、これによっ
て、第2の被覆層7Bの被覆部7Bxが第1の被覆層5Bから受ける静電引力によって下
方に移動し、やがて図12に示すように第2の被覆層7Bが第1の被覆層5B上に接触す
る。そして、上記電位差を除去してもファンデルワールス力等の何らかの密着力で接触状
態が維持される場合には、そのままとすることができる。
Finally, a predetermined potential difference is applied between the first coating layer 5B and the second coating layer 7B, whereby the electrostatic attraction force that the coating portion 7Bx of the second coating layer 7B receives from the first coating layer 5B. As a result, the second coating layer 7B comes into contact with the first coating layer 5B as shown in FIG. If the contact state is maintained with some adhesion force such as van der Waals force even if the potential difference is removed, it can be left as it is.

上記の接触状態が維持できない場合には、例えば、上記電位差或いはこれとは異なる電
位差を与えることにより、両層間に電流を流すことにより第1の被覆層5Bと第2の被覆
層7Bとを溶着により接合させることができる。また、第1の被覆層5Bと第2の被覆層
7Bを接着剤で接着してもよい。以上が第1の被覆層5Bと第2の被覆層7Bの接合工程
である。ここで、接合された第1の被覆層5Bと第2の被覆層7Bは、MEMS構造体3
Xが配置された空洞部Cを上方から覆う被覆体10Pを構成する。
If the above contact state cannot be maintained, for example, the first coating layer 5B and the second coating layer 7B are welded by supplying a current between both layers by applying the potential difference or a potential difference different from the potential difference. Can be joined. Moreover, you may adhere | attach the 1st coating layer 5B and the 2nd coating layer 7B with an adhesive agent. The above is the joining process of the first coating layer 5B and the second coating layer 7B. Here, the bonded first covering layer 5B and the second covering layer 7B are formed by the MEMS structure 3.
A covering 10P that covers the cavity C where X is disposed from above is configured.

例えば、第1の被覆層5Bと第2の被覆層7Bとがアルミニウムで構成されている場合
、両層を接触させるには両層間に10ボルト以上の電位差を与えることが好ましい。また
、両層を接合する際には、数mA程度の電流で溶着(溶融固着)させることができる。な
お、第1の被覆層5Bと第2の被覆層7B間に電位差を与えたり、電流を流したりする上
記の工程は、電子装置10の電気的検査工程において実施することも可能である。例えば
、検査用テスタを用いて上記電位差や電流を与えることができる。
For example, when the first coating layer 5B and the second coating layer 7B are made of aluminum, it is preferable to apply a potential difference of 10 volts or more between the two layers in order to bring them into contact with each other. Further, when both layers are joined, they can be welded (melted and fixed) with a current of about several mA. Note that the above-described process of applying a potential difference or passing a current between the first coating layer 5B and the second coating layer 7B can also be performed in the electrical inspection process of the electronic device 10. For example, the potential difference or current can be applied using an inspection tester.

なお、上記の接合工程の代わりに、第2の被覆層7Bを機械的に上方から押さえること
により第1の被覆層5Bと接触させてもよい。また、第1の被覆層5Bと第2の被覆層7
Bを上下に離間した状態のままとし、封止剤を開口8b内に流し込んで第1の被覆層5B
と第2の被覆層7Bの隙間を封鎖してもよい。このような封止剤としては、ポリイミド樹
脂、シリコーンゴムなどの合成樹脂材料、SOGなどのシリケート系材料等が挙げられる
。紫外線硬化樹脂や熱硬化樹脂を用いてもよい。
Instead of the above-described joining step, the second coating layer 7B may be brought into contact with the first coating layer 5B by mechanically pressing from above. Further, the first coating layer 5B and the second coating layer 7
B is left in a state of being spaced apart vertically, and the sealing agent is poured into the opening 8b to form the first coating layer 5B.
And the second coating layer 7B may be sealed. Examples of such a sealant include synthetic resin materials such as polyimide resin and silicone rubber, and silicate materials such as SOG. An ultraviolet curable resin or a thermosetting resin may be used.

なお、図示例ではMEMS構造体3Xが配置された空洞部Cは、基板1上に構成された
被覆構造(犠牲層2、絶縁膜4、配線層5A、第1の被覆層5B、絶縁膜6、配線層7A
、第2の被覆層7B、保護膜8を含む。)によって密閉されているが、その必要がない場
合(例えば、空洞部Cに大きなゴミが入り込まなければよく、空気が入り込んでもかまわ
ないケース)には、空洞部Cが完全に密閉されていなくてもよい。ただし、第1の被覆層
5Bと第2の被覆層7Bが何らかの形で部分的にではあっても接合されていたり、封止さ
れていたりすることが好ましい。
In the illustrated example, the cavity C in which the MEMS structure 3X is disposed has a covering structure (sacrificial layer 2, insulating film 4, wiring layer 5A, first covering layer 5B, insulating film 6) formed on the substrate 1. , Wiring layer 7A
The second coating layer 7B and the protective film 8 are included. ), But when there is no need (for example, a case where large dust does not enter the cavity C and air may enter), the cavity C is not completely sealed. Also good. However, it is preferable that the first coating layer 5B and the second coating layer 7B are joined or sealed in some form even if partially.

上記のように構成された電子装置10は、MEMS構造体3Xが配置された空洞部Cが
被覆体10Pによって被覆されているので、外部から空洞部C内にゴミ、水、その他のも
のが入り込むことを防止できる。また、空洞部Cが被覆体10Pで密閉されることにより
、空洞部Cを減圧状態(真空状態)とすることが可能になるので、気体抵抗によるMEM
S構造体3Xの動作の妨げをなくすことができる。さらに、空洞部C内に窒素ガス等の不
活性ガスを充填することも可能になるため、酸化、吸湿等によるMEMS構造体3Xの劣
化を防止するといったことも可能である。
In the electronic device 10 configured as described above, since the cavity C in which the MEMS structure 3X is disposed is covered with the covering 10P, dust, water, and other things enter the cavity C from the outside. Can be prevented. Further, since the cavity C is sealed with the covering body 10P, the cavity C can be in a reduced pressure state (vacuum state).
The hindrance to the operation of the S structure 3X can be eliminated. Furthermore, since it is possible to fill the cavity C with an inert gas such as nitrogen gas, it is possible to prevent the MEMS structure 3X from being deteriorated due to oxidation, moisture absorption, or the like.

図13は、別の実施形態の電子装置10′を示す縦断面図及び部分平面図である。この
実施形態は基本的に先に説明した電子装置10とほぼ同様の基本構造を有するが、第1の
被覆層5B′に複数の第1の開口領域5Ba′が設けられている。また、第2の被覆層7
B′が被覆部7Bx′を上下に移動可能に支持する支持梁部7By′を有する点では先の
実施形態と同様であるが、被覆部7Bx′の周囲の第2の開口領域7Ba′の他に、被覆
部7Bx′に複数の別の第2の開口領域7Bb′が形成されている点で異なる。
FIG. 13 is a longitudinal sectional view and a partial plan view showing an electronic device 10 ′ according to another embodiment. This embodiment has basically the same basic structure as the electronic device 10 described above, but a plurality of first opening regions 5Ba 'are provided in the first coating layer 5B'. The second coating layer 7
B ′ is similar to the previous embodiment in that it has a support beam portion 7By ′ that supports the covering portion 7Bx ′ so as to be movable up and down, but other than the second opening region 7Ba ′ around the covering portion 7Bx ′. The difference is that a plurality of second opening regions 7Bb 'are formed in the covering portion 7Bx'.

そして、第1の被覆層5B′に伴う第1の開口領域5Ba′は、第2の被覆層7B′に
伴う第2の開口領域7Ba′及び7Bb′と平面的に重ならない位置に形成されている。
したがって、空洞部Cを上方から覆う被覆体が構成される点、並びに、第2の被覆層7B
′が下降して第1の被覆層5B′と重なり接触することで第1の開口領域5Ba′及び第
2の開口領域7Ba′、7Bb′が閉鎖される点は先の実施形態と同様である。
The first opening region 5Ba ′ associated with the first coating layer 5B ′ is formed at a position that does not overlap the second opening regions 7Ba ′ and 7Bb ′ associated with the second coating layer 7B ′. Yes.
Therefore, the point which comprises the covering which covers cavity C from the upper part, and 2nd covering layer 7B
Is the same as the previous embodiment in that the first opening region 5Ba 'and the second opening regions 7Ba', 7Bb 'are closed by lowering' and descending and contacting with the first covering layer 5B '. .

なお、図13に示す上下の部分平面図を見ればわかるように、第2の開口領域7Bb′
は被覆部7Bx′において縦横に配列されていてもよく、また、スリット状に構成されて
いてもよい。
As can be seen from the upper and lower partial plan views shown in FIG. 13, the second opening region 7Bb ′
May be arranged vertically and horizontally in the covering portion 7Bx ′, or may be formed in a slit shape.

図14は、さらに別の実施形態の電子装置10″を示す縦断面図及び部分平面図である
。この実施形態も基本的に先の実施形態の電子装置10とほぼ同様の基本構造を有するが
、第1の被覆層5B″に被覆部5Bx″及びこれを支持する支持梁部5By″が設けられ
、これによって、第1の被覆層5B″が上下に移動可能に構成されている点で異なる。ま
た、この代わりに、第2の被覆層7B″が周囲の被覆構造に固定されている点でも異なる
。ただし、第1の被覆層5B″に設定された第1の開口領域5Ba″が全て第2の被覆層
7B″と平面的に重なり、第2の被覆層7B″に設けられた第2の開口領域7Ba″が全
て第1の被覆層5B″と平面的に重なるように構成されている点では、先の実施形態と同
様である。
FIG. 14 is a longitudinal sectional view and a partial plan view showing an electronic device 10 ″ of still another embodiment. This embodiment also basically has the same basic structure as the electronic device 10 of the previous embodiment. The first coating layer 5B ″ is provided with a coating portion 5Bx ″ and a support beam portion 5By ″ that supports the coating portion 5Bx ″, whereby the first coating layer 5B ″ is configured to be movable up and down. Instead, the second coating layer 7B ″ is also fixed to the surrounding coating structure. However, the first opening region 5Ba ″ set in the first covering layer 5B ″ all overlaps the second covering layer 7B ″ in a plan view, and the second opening provided in the second covering layer 7B ″. This is the same as the previous embodiment in that the region 7Ba ″ is configured so as to overlap with the first covering layer 5B ″ in a planar manner.

この実施形態では、第1の被覆層5B″を上方へ移動させて第2の被覆層7B″に当接
接触させることで、第1の開口領域5Ba″及び第2の開口領域7Ba″が閉鎖された被
覆体が構成される。なお、上記各実施形態とは異なり、第1の被覆層と第2の被覆層を共
に上下に移動可能に構成しても構わない。
In this embodiment, the first opening region 5Ba ″ and the second opening region 7Ba ″ are closed by moving the first covering layer 5B ″ upward and bringing it into contact with the second covering layer 7B ″. The coated body is configured. Unlike the above embodiments, both the first coating layer and the second coating layer may be configured to be movable up and down.

なお、上記の各実施形態では、支持梁部を設けることで被覆層の被覆部を上下に移動可
能に構成しているが、このような支持梁部を設けなくても、被覆層自体の変形によっても
上記と同様に他方の被覆層と接触させることは可能である。したがって、第1の被覆層と
第2の被覆層とが共に支持梁部を有しない構成であっても構わない。
In each of the above-described embodiments, the covering portion of the covering layer is configured to be movable up and down by providing the supporting beam portion. However, the deformation of the covering layer itself can be performed without providing such a supporting beam portion. It is also possible to contact with the other coating layer in the same manner as described above. Therefore, the first covering layer and the second covering layer may be configured so as not to have the support beam portion.

図15は複数の電子装置10を一つの大判基板(以下、単に「ウエハ」という。)W単
位で形成した場合を示す縦断面図、図16はウエハWの概略斜視図である。ウエハWは、
基板1の上に上記MEMS構造体3X及び空洞部Cを複数組備えた一体の被覆構造10C
を形成し、最終的に上記の被覆体10Pで各空洞部Cを閉鎖した状態とされる。そして、
ダイシングやスクライブ・ブレイク法等によってウエハWが複数の電子装置10に分割さ
れる(基板分割工程)。なお、図示例では、一つの電子装置10に一つの被覆体10Pで
閉鎖された一つの空洞部のみが設けられている状態を示してあるが、このような状態に限
らず、一つの電子装置10において複数の空洞部が設けられていてもよい。
15 is a longitudinal sectional view showing a case where a plurality of electronic devices 10 are formed in one large substrate (hereinafter simply referred to as “wafer”) W unit, and FIG. 16 is a schematic perspective view of the wafer W. Wafer W is
An integral covering structure 10C provided with a plurality of sets of the MEMS structure 3X and the cavity C on the substrate 1
Finally, each cavity C is closed with the above-described covering body 10P. And
The wafer W is divided into a plurality of electronic devices 10 by dicing, a scribe break method, or the like (substrate dividing step). In the illustrated example, a state in which only one hollow portion closed by one covering body 10P is provided in one electronic device 10 is not limited to such a state, but one electronic device is provided. In FIG. 10, a plurality of cavities may be provided.

上記の工程では、ウエハWを分割する前にMEMS構造体3Xの配置された空洞部Cが
閉鎖されているので、基板分割工程でMEMS構造体3Xが汚染されることがない。また
、このようにして製造された電子装置10は、改めてパッケージングを施す必要がなく、
例えば、表面実装型電子装置として用いることができるなど、小型化に大きく寄与できる
In the above process, since the cavity C in which the MEMS structure 3X is arranged is closed before the wafer W is divided, the MEMS structure 3X is not contaminated in the substrate dividing process. Further, the electronic device 10 manufactured in this way does not need to be repackaged.
For example, it can be used as a surface-mount type electronic device and can greatly contribute to downsizing.

尚、本発明の電子装置及びその製造方法は、上述の図示例にのみ限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
Note that the electronic device and the manufacturing method thereof according to the present invention are not limited to the illustrated examples described above, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

例えば、上記実施形態では半導体基板上にCMOSプロセスと同様の半導体製造工程を
実施しつつ、アクチュエータ、共振子、高周波フィルタ等の機能素子としてのMEMS素
子を構成するMEMS構造体3Xを構成しているが、本発明はMEMS素子を備えたもの
に限らず、水晶振動子、SAW素子、加速度センサ、ジャイロセンサなどのMEMS素子
以外の各種の機能素子を備えたものに適用することができる。
For example, in the above embodiment, a MEMS structure 3X that constitutes a MEMS element as a functional element such as an actuator, a resonator, or a high frequency filter is formed on a semiconductor substrate while performing a semiconductor manufacturing process similar to a CMOS process. However, the present invention is not limited to the one provided with the MEMS element, but can be applied to one provided with various functional elements other than the MEMS element such as a crystal resonator, a SAW element, an acceleration sensor, and a gyro sensor.

また、上記実施形態では機能素子を半導体集積回路と一体化してなる半導体装置を構成
しているが、半導体基板以外の基板を用いてもよく、或いは、他の電子素子を機能素子と
接続したものであっても構わない。
In the above embodiment, the semiconductor device is configured by integrating the functional element with the semiconductor integrated circuit. However, a substrate other than the semiconductor substrate may be used, or another electronic element is connected to the functional element. It does not matter.

実施形態の製造工程を示す概略工程断面図。FIG. 5 is a schematic process cross-sectional view showing the manufacturing process of the embodiment. 実施形態の製造工程を示す概略工程断面図。FIG. 5 is a schematic process cross-sectional view showing the manufacturing process of the embodiment. 実施形態の製造工程を示す概略工程断面図。FIG. 5 is a schematic process cross-sectional view showing the manufacturing process of the embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程を示す概略工程断面図及び部分平面図。The general | schematic process sectional drawing and the partial top view which show the manufacturing process of embodiment. 実施形態の製造工程及び電子装置の構造を示す概略断面図及び部分平面図。FIG. 4 is a schematic cross-sectional view and a partial plan view showing the manufacturing process of the embodiment and the structure of the electronic device. 別の実施形態の電子装置の構造を示す概略断面図及び部分平面図。The schematic sectional drawing and partial plan view which show the structure of the electronic device of another embodiment. さらに別の実施形態の電子装置の構造を示す概略断面図及び部分平面図。FIG. 6 is a schematic cross-sectional view and a partial plan view showing the structure of an electronic device according to another embodiment. ウエハ単位で製造された電子装置の縦断面図。The longitudinal cross-sectional view of the electronic device manufactured by the wafer unit. ウエハの概略斜視図。The schematic perspective view of a wafer.

符号の説明Explanation of symbols

1…基板、2…犠牲層、3…機能層、3X…MEMS構造体(機能構造体)、4…絶縁膜
、5…導体層、5A…配線層、5B…第1の被覆層、5Ba…第1の開口領域、6…絶縁
膜、7…導体層、7A…配線層、7B…第2の被覆層、7Ba…第2の開口領域、8…保
護膜、10…電子装置、W…ウエハ、10C…被覆構造、10P…被覆体
DESCRIPTION OF SYMBOLS 1 ... Board | substrate, 2 ... Sacrificial layer, 3 ... Functional layer, 3X ... MEMS structure (functional structure), 4 ... Insulating film, 5 ... Conductive layer, 5A ... Wiring layer, 5B ... 1st coating layer, 5Ba ... 1st opening area | region, 6 ... insulating film, 7 ... conductor layer, 7A ... wiring layer, 7B ... 2nd coating layer, 7Ba ... 2nd opening area | region, 8 ... protective film, 10 ... electronic device, W ... wafer 10C: Cover structure, 10P: Cover

Claims (11)

基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造とを具備する電子装置において、
前記被覆構造は前記空洞部の少なくとも上部を覆うように配置された被覆体を有し、
前記被覆体は、下層に配置された第1の被覆層と、該第1の被覆層に対して上層に配置
された第2の被覆層とを備えてなり、
前記第1の被覆層と前記第2の被覆層は、それぞれ前記被覆体が前記空洞部を上方から
覆う範囲の一部に開口領域を備えるとともに、それぞれ他方の前記開口領域と平面的に重
なり合うことを特徴とする電子装置。
In an electronic device comprising: a substrate; a functional structure that forms a functional element formed on the substrate; and a covering structure that defines a cavity in which the functional structure is disposed.
The covering structure has a covering disposed so as to cover at least the upper part of the cavity,
The covering includes a first covering layer disposed in a lower layer and a second covering layer disposed in an upper layer with respect to the first covering layer,
Each of the first covering layer and the second covering layer includes an opening region in a part of a range in which the covering body covers the cavity from above, and overlaps the other opening region in a plane. An electronic device characterized by the above.
前記第1の被覆層と前記第2の被覆層の少なくともいずれか一方が上下方向に変形可能
な支持梁部を介して支持されていることを特徴とする請求項1に記載の電子装置。
2. The electronic device according to claim 1, wherein at least one of the first coating layer and the second coating layer is supported via a support beam portion that is deformable in a vertical direction.
前記第1の被覆層と前記第2の被覆層が接触した状態とされ、前記第1の開口領域が前
記第2の被覆層で閉鎖され、前記第2の開口領域が前記第1の被覆層で閉鎖されているこ
とを特徴とする請求項1又は2に記載の電子装置。
The first covering layer and the second covering layer are in contact with each other, the first opening region is closed with the second covering layer, and the second opening region is the first covering layer. The electronic device according to claim 1, wherein the electronic device is closed at a closed position.
前記第1の被覆層と前記第2の被覆層とが接合されていることを特徴とする請求項3に
記載の電子装置。
The electronic device according to claim 3, wherein the first coating layer and the second coating layer are bonded to each other.
前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞれ配置された複数
の前記空洞部が設けられていることを特徴とする請求項1乃至4のいずれか一項に記載の
電子装置。
5. The plurality of functional structures and the plurality of cavities in which the functional structures are respectively disposed are provided on the substrate. 6. Electronic equipment.
前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記第1の被覆層及び
前記第2の被覆層はそれぞれ前記複数の層中の少なくとも一つの層と同材質かつ同層に形
成されていることを特徴とする請求項1乃至5のいずれか一項に記載の電子装置。
The covering structure is formed by laminating a plurality of layers around the cavity, and the first covering layer and the second covering layer are each made of the same material and the same layer as at least one of the plurality of layers. The electronic device according to claim 1, wherein the electronic device is formed.
前記少なくとも一つの層は導体層であることを特徴とする請求項6に記載の電子装置。   The electronic device according to claim 6, wherein the at least one layer is a conductor layer. 前記基板は半導体基板であることを特徴とする請求項1乃至7のいずれか一項に記載の
電子装置。
The electronic device according to claim 1, wherein the substrate is a semiconductor substrate.
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記機能構造体の上方に配置され、第1の開口領域を備えた第1の被覆層を形成する工
程と、
前記機能構造体の上方に配置され、前記第1の開口領域を平面的に覆うとともに、前記
第1の被覆層により平面的に覆われる第2の開口領域を備えた第2の被覆層を前記第1の
被覆層の上層に離間させて形成する工程と、
前記第1の被覆層と前記第2の被覆層とを接合して、前記第1の開口領域を前記第2の
被覆層で閉鎖するとともに前記第2の開口領域を前記第1の被覆層で閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
In a method for manufacturing an electronic device, comprising: a substrate; a functional structure that forms a functional element formed on the substrate; and a covering structure that defines a cavity in which the functional structure is disposed.
Forming a first covering layer disposed above the functional structure and having a first opening region;
A second covering layer that is disposed above the functional structure, covers the first opening area in a plane, and includes a second opening area that is covered in a plane by the first covering layer. Forming the first covering layer so as to be spaced apart from the upper layer;
The first covering layer and the second covering layer are joined, the first opening area is closed with the second covering layer, and the second opening area is closed with the first covering layer. A closing step;
A method for manufacturing an electronic device, comprising:
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記基板上に前記機能構造体を形成する工程と、
前記機能構造体の上方に配置され、第1の開口領域を備えた第1の被覆層を形成する工
程と、
前記機能構造体の上方に配置され、前記第1の開口領域を平面的に覆うとともに、前記
第1の被覆層により平面的に覆われる第2の開口領域を備えた第2の被覆層を前記第1の
被覆層の上層に離間させて形成する工程と、
前記第1の開口領域、前記第2の開口領域、及び、前記第1の被覆層と前記第2の被覆
層の間を通して前記機能構造体の周囲にある前記被覆構造を除去することにより前記機能
素子が配置された前記空洞部を形成する工程と、
前記第1の被覆層と前記第2の被覆層とを接合して、前記第1の開口領域を前記第2の
被覆層で閉鎖するとともに前記第2の開口領域を前記第1の被覆層で閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
In a method for manufacturing an electronic device, comprising: a substrate; a functional structure that forms a functional element formed on the substrate; and a covering structure that defines a cavity in which the functional structure is disposed.
Forming the functional structure on the substrate;
Forming a first covering layer disposed above the functional structure and having a first opening region;
A second covering layer that is disposed above the functional structure, covers the first opening area in a plane, and includes a second opening area that is covered in a plane by the first covering layer. Forming the first covering layer so as to be spaced apart from the upper layer;
The function is achieved by removing the first opening area, the second opening area, and the covering structure around the functional structure through the first covering layer and the second covering layer. Forming the cavity where the element is disposed;
The first covering layer and the second covering layer are joined, the first opening area is closed with the second covering layer, and the second opening area is closed with the first covering layer. A closing step;
A method for manufacturing an electronic device, comprising:
前記第1の被覆層と前記第2の被覆層とを接合する工程は、前記第1の被覆層と前記第
2の被覆層との間に電位差を与えることにより生じた静電引力により前記第1の被覆層と
前記第2の被覆層を接触状態にするとともに、当該接触状態で前記第1の被覆層と前記第
2の被覆層との間に流れる電流により前記第1の被覆層と前記第2の被覆層を溶着させる
工程であることを特徴とする請求項9又は10に記載の電子装置の製造方法。
The step of joining the first coating layer and the second coating layer is performed by the electrostatic attraction generated by applying a potential difference between the first coating layer and the second coating layer. The first coating layer and the second coating layer are brought into contact with each other, and the first coating layer and the second coating layer are brought into contact with each other by a current flowing between the first coating layer and the second coating layer in the contact state. 11. The method for manufacturing an electronic device according to claim 9, wherein the second coating layer is welded.
JP2006036110A 2006-02-14 2006-02-14 Electronic device and its manufacturing method Withdrawn JP2007216309A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006036110A JP2007216309A (en) 2006-02-14 2006-02-14 Electronic device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006036110A JP2007216309A (en) 2006-02-14 2006-02-14 Electronic device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007216309A true JP2007216309A (en) 2007-08-30

Family

ID=38494104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006036110A Withdrawn JP2007216309A (en) 2006-02-14 2006-02-14 Electronic device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007216309A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521335A (en) * 2005-12-27 2009-06-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromachining component with cap with closure
JP2009164849A (en) * 2007-12-28 2009-07-23 Yamaha Corp Mems transducer and its manufacturing method
JP2010529594A (en) * 2007-06-01 2010-08-26 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical element and method for manufacturing micromechanical element with thin film cap
CN102234096A (en) * 2010-03-29 2011-11-09 卡西欧计算机株式会社 Semiconductor structure and manufacturing method of semiconductor structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982828A (en) * 1995-09-13 1997-03-28 Murata Mfg Co Ltd Vacuum sealed device and its manufacture
JP2000223718A (en) * 1999-01-29 2000-08-11 Murata Mfg Co Ltd Compact electronic component and its manufacture
WO2001058804A2 (en) * 2000-02-09 2001-08-16 Robert Bosch Gmbh Micromechanical component and corresponding production method
JP2005125484A (en) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd Micro-electric machine system and its manufacturing method
JP2005166623A (en) * 2003-12-03 2005-06-23 Deiakkusu:Kk Micro-machine switch
WO2005061374A1 (en) * 2003-12-19 2005-07-07 Commissariat A L'energie Atomique Microcomponent comprising a hermetic microcavity and method for production of such a microcomponent
JP2005262382A (en) * 2004-03-18 2005-09-29 Kyocera Corp Electronic device and its manufacturing method
JP2005342803A (en) * 2004-05-31 2005-12-15 Sony Corp Mems element, its manufacturing method, optical mems element, optical modulator, glv device and laser display

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982828A (en) * 1995-09-13 1997-03-28 Murata Mfg Co Ltd Vacuum sealed device and its manufacture
JP2000223718A (en) * 1999-01-29 2000-08-11 Murata Mfg Co Ltd Compact electronic component and its manufacture
WO2001058804A2 (en) * 2000-02-09 2001-08-16 Robert Bosch Gmbh Micromechanical component and corresponding production method
JP2005125484A (en) * 2003-09-29 2005-05-19 Matsushita Electric Ind Co Ltd Micro-electric machine system and its manufacturing method
JP2005166623A (en) * 2003-12-03 2005-06-23 Deiakkusu:Kk Micro-machine switch
WO2005061374A1 (en) * 2003-12-19 2005-07-07 Commissariat A L'energie Atomique Microcomponent comprising a hermetic microcavity and method for production of such a microcomponent
JP2007514556A (en) * 2003-12-19 2007-06-07 コミサリア、ア、レネルジ、アトミク Micropart with sealed microcavity and method for manufacturing such micropart
JP2005262382A (en) * 2004-03-18 2005-09-29 Kyocera Corp Electronic device and its manufacturing method
JP2005342803A (en) * 2004-05-31 2005-12-15 Sony Corp Mems element, its manufacturing method, optical mems element, optical modulator, glv device and laser display

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521335A (en) * 2005-12-27 2009-06-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromachining component with cap with closure
JP2010529594A (en) * 2007-06-01 2010-08-26 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Micromechanical element and method for manufacturing micromechanical element with thin film cap
US8809095B2 (en) 2007-06-01 2014-08-19 Robert Bosch Gmbh Micromechanical component and method for producing a micromechanical component having a thin-layer cap
US9114975B2 (en) 2007-06-01 2015-08-25 Robert Bosch Gmbh Micromechanical component and method for producing a micromechanical component having a thin-layer cap
JP2009164849A (en) * 2007-12-28 2009-07-23 Yamaha Corp Mems transducer and its manufacturing method
CN102234096A (en) * 2010-03-29 2011-11-09 卡西欧计算机株式会社 Semiconductor structure and manufacturing method of semiconductor structure

Similar Documents

Publication Publication Date Title
JP5329914B2 (en) Micromachine device and method of manufacturing micromachine device
CN109987576B (en) Method for forming integrated circuit device
JP2006116694A (en) Hermetically sealed microdevice with getter shield
JP5610177B2 (en) Functional device and manufacturing method thereof
JP2008114354A (en) Electronic device and its manufacturing method
US7972884B2 (en) Micromechanical device and method of manufacturing micromechanical device
US8790936B2 (en) Method for manufacturing optical deflector for forming dicing street with double etching
JP2007222956A (en) Mems device and manufacturing method of mems device
TWI614816B (en) Method of etching and singulating a cap wafer
WO2010147796A2 (en) Selective uv-ozone dry etching of anti-stiction coatings for mems device fabrication
JP5401916B2 (en) Electronic device and manufacturing method thereof
JP2007216309A (en) Electronic device and its manufacturing method
JP4675945B2 (en) Semiconductor device
JP2007216308A (en) Electronic device and its manufacturing method
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
JP2014205235A (en) Functional device
JP2007222957A (en) Manufacturing method of mems device
JP2010123679A (en) Hollow seal and method of manufacturing hollow seal
US10654710B2 (en) Semiconductor apparatus having flexible connecting members and method for manufacturing the same
JP2009295900A (en) Method of manufacturing sealing structure
JP2010179401A (en) Method of manufacturing semiconductor apparatus and semiconductor apparatus
JP2009198327A (en) Mems sensor
JP2009078315A (en) Sealing structure and its manufacturing method
JP2009226497A (en) Micromechanical apparatus and manufacturing method of micromechanical apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090126

A977 Report on retrieval

Effective date: 20110225

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110607

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110719

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A761 Written withdrawal of application

Effective date: 20120323

Free format text: JAPANESE INTERMEDIATE CODE: A761