JP2007214730A - Information processing system, information processing apparatus, and information processing method, program, and recording medium - Google Patents

Information processing system, information processing apparatus, and information processing method, program, and recording medium Download PDF

Info

Publication number
JP2007214730A
JP2007214730A JP2006030484A JP2006030484A JP2007214730A JP 2007214730 A JP2007214730 A JP 2007214730A JP 2006030484 A JP2006030484 A JP 2006030484A JP 2006030484 A JP2006030484 A JP 2006030484A JP 2007214730 A JP2007214730 A JP 2007214730A
Authority
JP
Japan
Prior art keywords
data
data string
information processing
dormancy
sleep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006030484A
Other languages
Japanese (ja)
Other versions
JP4752527B2 (en
JP2007214730A5 (en
Inventor
Takeshi Kano
豪 加納
Hiroshi Kusogami
宏 久曽神
Hideki Matsumoto
秀樹 松元
Chiaki Yamana
千秋 山名
Masahito Kajimoto
雅人 梶本
Mitsuki Hinosugi
充希 日野杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006030484A priority Critical patent/JP4752527B2/en
Publication of JP2007214730A publication Critical patent/JP2007214730A/en
Publication of JP2007214730A5 publication Critical patent/JP2007214730A5/ja
Application granted granted Critical
Publication of JP4752527B2 publication Critical patent/JP4752527B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Communication Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To actualize remote wakeup by detecting a sleep mode release data sequence, using a network card made compatible with parallel transfer. <P>SOLUTION: The sleep mode release data sequence is configured, such that prefix data in 4 bytes whose values are all FFh are repeated by a prescribed number of times n (e.g. four times), principal data, comprising a0 being the least significant byte of a MAC address composed of 4 bytes; a1 corresponding to a second byte of the MAC address composed of 4 bytes; a2 composed of 4 bytes; a3 composed of 4 bytes; a4 composed of 4 bytes; and the most significant byte a5 composed of 4 bytes, in succession are repeated by a prescribed number of times m (e.g. eight times), and postfix data in 4 bytes whose values are all FFh are repeated by a prescribed number of times p (e.g. three times). The sleep mode release data sequence is inserted to an optional part and received by four lanes, and the same lane sleep mode release data sequence is received by any lane. The technology relating to the present invention can be applied to network nodes for personal computers or the like. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、情報処理システム、情報処理装置、および、情報処理方法、プログラム、ならびに、記録媒体に関し、特に、ネットワークノードを遠隔で制御する場合に用いて好適な、情報処理システム、情報処理装置、および、情報処理方法、プログラム、ならびに、記録媒体に関する。   The present invention relates to an information processing system, an information processing apparatus, an information processing method, a program, and a recording medium, and in particular, an information processing system, an information processing apparatus, and the like that are suitable for remote control of a network node, The present invention also relates to an information processing method, a program, and a recording medium.

従来、遠隔の管理者に、ネットワークコマンドを用いてLAN局を遠隔で能動化または不能動化する能力を与えるための技術がある。例えば、データ処理ネットワークコントローラがスリープモードで動作して電力を節約している状態であっても、コントローラの一部分は伝送監視の動作状態としておき、スリープモード(休眠状態、スリープモード状態、または、パワーセーブ状態と称される場合もある)の間も、その存在をネットワークに信号で伝える。そして、伝送監視状態のコントローラの一部は、ネットワークを介して他の装置から送信される、能動化を指令するネットワークコマンドを検出し、自らの状態を能動化させることができるような技術がある(例えば、特許文献1)。   Conventionally, there are techniques for providing a remote administrator with the ability to remotely activate or deactivate a LAN station using network commands. For example, even if the data processing network controller is operating in the sleep mode to save power, a part of the controller is left in the transmission monitoring operation state, and the sleep mode (sleep state, sleep mode state, or power (Sometimes referred to as a save state), the presence is signaled to the network. A part of the controller in the transmission monitoring state has a technology capable of detecting a network command for instructing activation transmitted from another device via the network and activating its own state. (For example, patent document 1).

特開平06−037765号公報Japanese Patent Laid-Open No. 06-037765

このように、特殊なパケットを送信することで、休眠状態のネットワークノード(例えば、LAN(Local Area Network)に接続されたパーソナルコンピュータなど)をLANから起動することができる技術は、Wake On LANと称されている。すなわち、Wake On LANは、Magic Packet(商標)と称される特定フレーム(特殊なパケット)を送信することで、ネットワークに接続されているスリープ状態のネットワークノードを遠隔操作で起動することができる技術である。Wake On LANに対応した休眠状態のネットワークノードがこの特定フレームを受信すると、受信したネットワークノードにおいて休眠状態が解除されてシステムが起動される。   In this way, a technology that can start a dormant network node (for example, a personal computer connected to a LAN (Local Area Network)) from a LAN by transmitting a special packet is called Wake On LAN. It is called. In other words, Wake On LAN is a technology that can remotely activate a sleep state network node connected to the network by sending a specific frame (special packet) called Magic Packet (trademark). It is. When the network node in the sleep state corresponding to Wake On LAN receives this specific frame, the sleep state is canceled in the received network node and the system is activated.

例えば、ネットワークに接続されているネットワークノードとしてのパーソナルコンピュータがLANコントローラを有している(または、パーソナルコンピュータにLANコントローラが装着されている)場合、Wake On LANの機能はすべてLANコントローラ内部に集積できるため、ネットワーク内のあるパーソナルコンピュータを休眠状態として待機させる場合には、このパーソナルコンピュータのLANコントローラ以外のシステムをパワーダウンさせ、LANコントローラがMagic Packetの検出のみを行うことでパーソナルコンピュータの待機中の消費電力を低減することが可能となる。   For example, if a personal computer as a network node connected to the network has a LAN controller (or the personal computer is equipped with a LAN controller), all Wake On LAN functions are integrated inside the LAN controller. Therefore, when putting a personal computer in the network in a sleep state, the system other than the LAN controller of this personal computer is powered down, and the LAN controller is only waiting for the personal computer to detect Magic Packets. It becomes possible to reduce the power consumption.

このMagic Packetは、図1に示されるように、IEEE802.3規格のMACフレーム(Ethernet(登録商標)フレーム)に従い、プリアンブル・宛先アドレス・送信元アドレスなどを含み、そのデータフィールド内の任意の位置に、固定データとして、6byteのFFhで表される同期用コード、および、それに続く連続16個のノードのMAC(IEEE)アドレスが記載されている。   As shown in FIG. 1, this Magic Packet includes a preamble, a destination address, a source address, etc. according to an IEEE 802.3 standard MAC frame (Ethernet (registered trademark) frame), and an arbitrary position in the data field. In addition, as fixed data, a synchronization code represented by 6 bytes of FFh, and MAC (IEEE) addresses of 16 consecutive nodes following the code are described.

一方、近年、10Gbpsの転送を可能にする10GbitのEthernet(登録商標)がIEEEで規格化されている。この規格においてMAC(Media Access Control)層と物理層(PHY)の間の共通インターフェースとしてXGMII(10 Gigabit Media Independent Interface)と称される媒体非依存インターフェースが規格化されている。このインターフェースでは、送受信にそれぞれ32ビットのデータ転送用信号線が用意されており、データの受信においては、図2に示されるように、1バイト(8ビット)ごとの組をレーンと称して、受信されたMACフレームの先頭バイトから順に「レーン0」、「レーン1」、「レーン2」、「レーン3」へ出力されるようになされている。MAC LSIでは、XGMIIインターフェースからレーン毎にデータを受信し、そのデータの処理がなされるようになされている。   On the other hand, in recent years, 10 Gbit Ethernet (registered trademark) enabling 10 Gbps transfer has been standardized by IEEE. In this standard, a medium-independent interface called XGMII (10 Gigabit Media Independent Interface) is standardized as a common interface between a MAC (Media Access Control) layer and a physical layer (PHY). In this interface, 32-bit data transfer signal lines are prepared for transmission and reception, and in data reception, as shown in FIG. 2, a group of 1 byte (8 bits) is called a lane, The received MAC frame is output to “lane 0”, “lane 1”, “lane 2”, and “lane 3” sequentially from the first byte. In MAC LSI, data is received for each lane from the XGMII interface, and the data is processed.

10GbitのEthernet(登録商標)において、従来のWake On LANが適用され、10GbitのEthernet(登録商標)に接続された休眠状態のパーソナルコンピュータのXGMII対応のLANコントローラが、図1を用いて説明したMagic Packetを受信した場合、次のような不具合が発生する。   10Gbit Ethernet (registered trademark), the conventional Wake On LAN is applied, and the XGMII compatible LAN controller of the dormant personal computer connected to the 10Gbit Ethernet (registered trademark) uses the Magic described with reference to FIG. When Packet is received, the following problems occur.

図2を用いて説明したように、XGMII対応のLANコントローラは、MAC層と物理層の間のインターフェースがパラレル通信であり、受信されたMACフレームを、先頭バイトから順に「レーン0」、「レーン1」、「レーン2」、「レーン3」へ供給するようになされている。そして、図1を用いて説明したように、Magic Packetは、受信パケットのペイロード内の任意の位置に、6byteのFFhで表される同期用コード、および、それに続く連続16個のノードのMAC(IEEE)アドレスの固定データをもつ。したがって、XGMII対応のLANコントローラの4つのレーンに供給されるデータ列は、受信パケットのペイロードのいずれの位置に固定データが挿入されているかによって異なるものとなってしまう。   As described with reference to FIG. 2, in the XGMII-compatible LAN controller, the interface between the MAC layer and the physical layer is parallel communication, and the received MAC frames are “lane 0”, “lane Supply to “1”, “lane 2”, and “lane 3”. As described with reference to FIG. 1, the Magic Packet is placed at an arbitrary position in the payload of the received packet, the synchronization code represented by 6 bytes of FFh, and the MAC ( It has fixed data of IEEE address. Therefore, the data string supplied to the four lanes of the XGMII-compatible LAN controller differs depending on which position in the payload of the received packet the fixed data is inserted.

例えば、図3に示されるように、受信データ1においては、6byteのFFhで表される同期用コードの先頭がレーン2に供給され、図4に示されるように、受信データ2においては、6byteのFFhで表される同期用コードの先頭がレーン0に供給される。したがって、受信データ1を受信した場合と受信データ2を受信した場合の各レーンでは固定の同じパターンのデータを受信することは出来ない。図5に、受信データ1を受信した場合にレーン0に供給されるデータ列と、受信データ2を受信した場合にレーン0に供給されるデータ列とを示す。この2つのデータ列は、同一のデータ列であるとは認識されないため、レーンごとにデータを受信して処理するMAC LSIは、受信パケットのペイロード内の任意の位置に挿入されているMagic Packetを正しく認識することができない。   For example, as shown in FIG. 3, in the received data 1, the head of the synchronization code represented by 6 bytes of FFh is supplied to the lane 2, and as shown in FIG. The head of the synchronization code represented by FFh is supplied to lane 0. Accordingly, it is impossible to receive the same fixed pattern data in each lane when the received data 1 is received and when the received data 2 is received. FIG. 5 shows a data string supplied to lane 0 when reception data 1 is received and a data string supplied to lane 0 when reception data 2 is received. Since these two data strings are not recognized to be the same data string, the MAC LSI that receives and processes the data for each lane has the Magic Packet inserted at an arbitrary position in the payload of the received packet. It cannot be recognized correctly.

このため、XGMII対応のLANコントローラにおいて、受信パケットのペイロード内の任意の位置に挿入されているMagic Packetを正しく認識するためには、各レーンのデータを組み合わせてパターンを認識するといった複雑なロジックを必要としてしまう。このことは、そのロジックを構成するために受信回路の規模を増大させ、コストの増大を招き、消費電力量も増大してしまうため、本来のMagic Packetの目的である省電力化の妨げとなってしまう。また、Magic Packetの認識のために複雑なロジックを構成するので、認識に時間がかかってしまうことから反応速度の低下も予想され、10Gbit Ethernet(登録商標)などの高速通信への対応の妨げともなってしまう。   For this reason, in order to correctly recognize the Magic Packet inserted at an arbitrary position in the payload of the received packet in a LAN controller that supports XGMII, complicated logic such as recognizing the pattern by combining the data of each lane is required. I need it. This increases the scale of the receiving circuit to configure the logic, increases the cost, and also increases the power consumption, which hinders the power saving that is the original purpose of Magic Packet. End up. In addition, since complex logic is configured for Magic Packet recognition, it takes a long time for recognition, so it is expected that the response speed will decrease, and this will hinder the response to high-speed communications such as 10Gbit Ethernet (registered trademark). End up.

本発明はこのような状況に鑑みてなされたものであり、XGMII対応のLANコントローラにおいて容易に正しく認識可能な休眠解除データ列の授受を行うことができるようにするものである。   The present invention has been made in view of such a situation, and makes it possible to exchange a dormancy release data string that can be easily and correctly recognized by an XGMII-compatible LAN controller.

本発明の第1の側面の情報処理システムは、休眠解除データ列を送信する第1の情報処理装置と、休眠状態において前記休眠解除データ列を受信した場合、前記休眠状態を解除する第2の情報処理装置とで構成される情報処理システムであって、前記第1の情報処理装置は、前記休眠解除データ列を生成する休眠解除データ列生成手段と、前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、前記第2の情報処理装置に送信する送信手段とを備え、前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、前記第2の情報処理装置は、前記所定のネットワークを介して、前記第1の情報処理装置から送信された前記休眠解除データ列を受信する受信手段と、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受する第1のインターフェース手段と、前記受信手段により受信され、前記第1のインターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段とを備え、前記第1のインターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、前記検出手段は、nレーン分のレーン検出手段を備え、前記レーン検出手段は、前記第1のインターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。   An information processing system according to a first aspect of the present invention includes a first information processing apparatus that transmits a sleep release data sequence, and a second information release that releases the sleep state when the sleep release data sequence is received in the sleep state. An information processing system configured with an information processing device, wherein the first information processing device is generated by a sleep release data sequence generation unit that generates the sleep release data sequence and the sleep release data sequence generation unit A transmission unit that transmits the sleep release data sequence to the second information processing apparatus via a predetermined network, and the sleep release data sequence generated by the sleep release data sequence generation unit includes n Is a predetermined integer greater than or equal to 2 and includes a plurality of data configured by repeating predetermined bytes of data n times, and the second information processing apparatus includes: Receiving means for receiving the dormancy release data string transmitted from the first information processing apparatus via the network, and a first unit for transferring data between the physical layer and the data link layer of the protocol stack by parallel communication. Interface means; and detecting means for detecting the dormancy release data string received by the receiving means and supplied via the first interface means, wherein the first interface means comprises the data link layer The data string supplied to the physical layer is distributed to n lanes each having a predetermined integer of 2 or more for each predetermined byte, and the detection means includes lane detection means for n lanes, and the lane detection means Is supplied with the data string of one lane among the n lanes distributed by the first interface means. In the lane detection means for n lanes, it is detected whether or not the sequence matches a data sequence having a data length of 1 / n of the dormancy release data sequence composed of non-repeated data of the predetermined bytes. When the data string that has been matched with the data string having a data length of 1 / n of the sleep canceling data string, it is determined that the sleep canceling data string has been detected.

前記第1の情報処理装置には、プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受する第2のインターフェース手段を更に備えさせるようにすることができ、前記第2のインターフェース手段には、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換させるようにすることができ、前記送信手段には、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記第2の情報処理装置に送信させるようにすることができる。   The first information processing apparatus may further include second interface means for exchanging data between the physical layer and the data link layer of a protocol stack by parallel communication. The interface means can convert a data string of n lanes supplied from the data link layer to the physical layer into a data format suitable for the physical layer, and the transmitting means can convert the interface to the interface. It is possible to receive the dormancy release data string generated by the dormancy release data string generation means via the means and transmit it to the second information processing apparatus via a predetermined network.

前記第2の情報処理装置には、前記検出手段により前記休眠解除データ列が検出された場合、前記休眠状態を解除する休眠状態解除手段を更に備えさせるようにすることができる。   The second information processing apparatus may further include a sleep state release unit that releases the sleep state when the detection unit detects the sleep release data string.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times It can be comprised.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

前記第1のインターフェース手段には、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受させるようにすることができる。   The first interface means can exchange data based on the XGMII (10 Gigabit Media Independent Interface) standard.

本発明の第1の側面の情報処理システムにおいては、休眠解除データ列を送信する第1の情報処理装置で、休眠解除データ列が生成され、生成された休眠解除データ列が、所定のネットワークを介して、第2の情報処理装置に送信され、休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、休眠状態において前記休眠解除データ列を受信した場合、前記休眠状態を解除する第2の情報処理装置で、所定のネットワークを介して、第1の情報処理装置から送信された休眠解除データ列が受信され、プロトコルスタックの物理層とデータリンク層の間でデータがパラレル通信で授受されて、所定バイトごとに、2以上の所定の整数であるnレーンに分配され、パラレル通信で授受された休眠解除データ列が検出される。   In the information processing system according to the first aspect of the present invention, the first information processing apparatus that transmits the dormancy release data string generates the dormancy release data string, and the generated dormancy release data string passes a predetermined network. And the dormancy release data sequence includes a plurality of data configured by repeating data of a predetermined byte n times when n is a predetermined integer of 2 or more. The sleep release data transmitted from the first information processing apparatus via a predetermined network in the second information processing apparatus configured to release the sleep state when the sleep release data string is received in the sleep state. A sequence is received, data is exchanged between the physical layer and the data link layer of the protocol stack by parallel communication, and every predetermined byte, n lanes, which are two or more predetermined integers. It provided that, dormancy release data string exchanged parallel communication is detected.

本発明の第2の側面の情報処理装置は、前記所定のネットワークを介して、他の情報処理装置から送信された休眠解除データ列を受信する受信手段と、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェース手段と、前記受信手段により受信され、前記インターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段とを備え、前記受信手段により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを含んで構成され、前記インターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、前記検出手段は、nレーン分のレーン検出手段を備え、前記レーン検出手段は、前記インターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。   An information processing apparatus according to a second aspect of the present invention includes: a receiving unit that receives a dormancy release data string transmitted from another information processing apparatus via the predetermined network; a physical layer and a data link layer of a protocol stack Interface means for exchanging data in parallel communication, and detection means for detecting the dormancy release data string received by the receiving means and supplied via the interface means, and received by the receiving means The dormancy release data sequence includes data configured by repeating data of a predetermined byte n times when n is a predetermined integer equal to or greater than 2, and the interface means includes the data link layer The data string supplied to the physical layer is distributed to n lanes that are predetermined integers of 2 or more for each predetermined byte, and The detection means includes lane detection means for n lanes, and the lane detection means is supplied with a data string of one lane among n lanes distributed by the interface means, and the supplied data string is The lane detecting means for n lanes detects whether or not the data string has a data length of 1 / n of the dormancy cancellation data string composed of non-repeated data of a predetermined byte, and the supplied data string However, if it matches the data string having a data length of 1 / n of the dormancy cancellation data string, it is determined that the dormancy cancellation data string has been detected.

前記検出手段により前記休眠解除データ列が検出された場合、休眠状態を解除する休眠状態解除手段を更に備えさせるようにすることができる。   When the detection means detects the sleep release data string, it can further include a sleep state release means for releasing the sleep state.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times It can be comprised.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

前記インターフェース手段には、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受させるようにすることができる。   The interface means can be made to exchange data based on XGMII (10 Gigabit Media Independent Interface) standards.

本発明の第2の側面の情報処理方法は、前記所定のネットワークを介して、他の情報処理装置から送信されたデータ列を受信する受信ステップと、前記受信ステップの処理により受信された前記データ列を、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送する転送ステップと、前記転送ステップの処理により転送された前記データ列が前記休眠解除データ列であるか否かを検出する検出ステップと、前記検出ステップの処理により前記データ列が前記休眠解除データ列であることが検出された場合、休眠状態を解除する解除ステップとを含み、前記受信ステップの処理により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、前記転送ステップの処理では、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、
前記検出ステップの処理では、前記転送ステップの処理により分配されたnレーンのうちの1レーンのデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。
The information processing method according to the second aspect of the present invention includes a reception step of receiving a data string transmitted from another information processing apparatus via the predetermined network, and the data received by the processing of the reception step. A transfer step of transferring a sequence via an interface that exchanges data between a physical layer and a data link layer of the protocol stack by parallel communication, and the data sequence transferred by the process of the transfer step is the dormancy release data sequence A detecting step for detecting whether or not the data sequence is detected, and a detecting step for canceling the sleep state when the data sequence is detected to be the sleep canceling data sequence by the processing of the detecting step, and the receiving step The dormancy release data sequence received by the process of (2) is a predetermined byte when n is a predetermined integer equal to or greater than 2. A plurality of data configured by repeating data n times, and in the process of the transfer step, a data string supplied from the data link layer to the physical layer is set to two or more predetermined bytes for each predetermined byte. Distributed to n lanes that are integers of
In the process of the detection step, the data string of one lane among the n lanes distributed by the process of the transfer step is 1 / n of the dormancy release data string composed of non-repeated data of the predetermined bytes. It is detected whether or not the data string matches the data string of the data length, and when the supplied data string matches the data string having a data length of 1 / n of the dormancy cancellation data string, the dormancy cancellation data string is detected. Judge that

本発明の第2の側面のプログラムは、前記所定のネットワークを介して、他の情報処理装置から送信されたデータ列の受信を制御する受信制御ステップと、前記受信制御ステップの処理により受信が制御された前記データ列を、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送する処理を制御する転送制御ステップと、前記転送制御ステップの処理により転送が制御された前記データ列が前記休眠解除データ列であるか否かを検出する検出ステップと、前記検出ステップの処理により前記データ列が前記休眠解除データ列であることが検出された場合、休眠状態を解除する解除ステップとを含み、前記受信制御ステップの処理により受信が制御される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、前記転送制御ステップの処理では、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配するように転送を制御し、前記検出ステップの処理では、前記転送制御ステップの処理により分配されたnレーンのうちの1レーンのデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する処理をコンピュータに実行させる。   The program according to the second aspect of the present invention controls reception by a reception control step for controlling reception of a data string transmitted from another information processing apparatus via the predetermined network, and processing of the reception control step. A transfer control step for controlling a process of transferring the data sequence transmitted between the physical layer and the data link layer of the protocol stack via an interface that exchanges data by parallel communication, and a transfer is performed by the process of the transfer control step. A detection step for detecting whether the controlled data string is the sleep release data string, and a state of sleep when the data string is detected to be the sleep release data string by the process of the detection step. A sleep release data sequence whose reception is controlled by the processing of the reception control step. , N is a predetermined integer equal to or greater than 2, and includes a plurality of data configured by repeating predetermined bytes of data n times. In the processing of the transfer control step, The transfer is controlled so that the data string supplied to the layer is distributed to n lanes that are two or more predetermined integers for each predetermined byte. In the processing of the detection step, the data sequence is distributed by the processing of the transfer control step. Detecting whether or not a data string of one lane among the n lanes matches a data string having a data length of 1 / n of the dormancy release data string composed of non-repeated data of the predetermined bytes, When the supplied data string matches a data string having a data length of 1 / n of the dormancy cancellation data string, a process for determining that the dormancy cancellation data string has been detected is calculated. To be executed in.

本発明の第2の側面においては、所定のネットワークを介して、他の情報処理装置から送信れたデータ列が受信され、受信されたデータ列が、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送され、転送されたデータ列が休眠解除データ列であるか否かが検出される。このとき、休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成されている。   In the second aspect of the present invention, a data string transmitted from another information processing apparatus is received via a predetermined network, and the received data string is between the physical layer and the data link layer of the protocol stack. The data is transferred via an interface that exchanges data by parallel communication, and it is detected whether or not the transferred data string is a sleep release data string. At this time, the dormancy release data string includes a plurality of data configured by repeating data of a predetermined byte n times when n is a predetermined integer of 2 or more.

本発明の第3の側面の情報処理装置は、休眠解除データ列を生成する休眠解除データ列生成手段と、前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する送信手段とを備え、前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される。   An information processing apparatus according to a third aspect of the present invention includes a sleep release data sequence generation unit that generates a sleep release data sequence, and the sleep release data sequence generated by the sleep release data sequence generation unit on a predetermined network. And the transmission unit for transmitting to another information processing apparatus, and the sleep release data sequence generated by the sleep release data sequence generation unit includes a predetermined byte when n is a predetermined integer of 2 or more. This data is configured to include a plurality of data configured by repeating n times.

プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受するインターフェース手段を更に備えさせることができ、前記インターフェース手段には、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換させることができ、前記送信手段には、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記休眠解除データ列を前記他の情報処理装置に送信させることができる。   Interface means for exchanging data between the physical layer and the data link layer of the protocol stack by parallel communication can be further provided, and the interface means is supplied to the physical layer from the data link layer. The data sequence of the lane can be converted into a data format suitable for the physical layer, and the transmission unit can transmit the sleep release data sequence generated by the sleep release data sequence generation unit via the interface unit. Upon receipt of the supply, the dormancy release data string can be transmitted to the other information processing apparatus via a predetermined network.

前記インターフェース手段には、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受させることができる。   The interface means can exchange data based on the XGMII (10 Gigabit Media Independent Interface) standard.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times It can be comprised.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

本発明の第3の側面の情報処理方法は、前記休眠解除データ列を生成する休眠解除データ列生成ステップと、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する送信ステップとを含み、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される。   The information processing method according to the third aspect of the present invention provides a sleep release data sequence generation step for generating the sleep release data sequence, and the sleep release data sequence generated by the processing of the sleep release data sequence generation step is performed in a predetermined manner. The sleep dormant data string generated by the process of the dormancy canceling data string generating step is a predetermined integer greater than or equal to 2 In some cases, the data is configured to include a plurality of data configured by repeating predetermined bytes of data n times.

本発明の第3の側面のプログラムは、前記休眠解除データ列を生成する休眠解除データ列生成ステップと、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する処理を制御する送信制御ステップとを含み、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される処理をコンピュータに実行させる。   According to a third aspect of the present invention, there is provided a program for generating a sleep release data sequence that generates the sleep release data sequence, and the sleep release data sequence generated by the processing of the sleep release data sequence generating step, in a predetermined network. And a transmission control step for controlling processing to be transmitted to another information processing apparatus, and the dormancy release data sequence generated by the processing of the dormancy release data sequence generation step includes a predetermined n of 2 or more. In the case of an integer, the computer is caused to execute a process including a plurality of data configured by repeating predetermined bytes of data n times.

本発明の第3の側面においては、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される休眠解除データ列が生成され、生成された休眠解除データ列が、所定のネットワークを介して、他の情報処理装置に送信される。   In the third aspect of the present invention, when n is a predetermined integer equal to or greater than 2, a dormancy release data sequence including a plurality of data configured by repeating data of a predetermined byte n times is generated. Then, the generated sleep release data string is transmitted to another information processing apparatus via a predetermined network.

ネットワークとは、少なくとも2つの装置が接続され、ある装置から、他の装置に対して、情報の伝達をできるようにした仕組みをいう。ネットワークを介して通信する装置は、独立した装置どうしであっても良いし、1つの装置を構成している内部ブロックどうしであっても良い。   The network is a mechanism in which at least two devices are connected and information can be transmitted from one device to another device. The devices that communicate via the network may be independent devices, or may be internal blocks that constitute one device.

また、通信とは、無線通信および有線通信は勿論、無線通信と有線通信とが混在した通信、即ち、ある区間では無線通信が行われ、他の区間では有線通信が行われるようなものであっても良い。さらに、ある装置から他の装置への通信が有線通信で行われ、他の装置からある装置への通信が無線通信で行われるようなものであっても良い。   The communication is not only wireless communication and wired communication, but also communication in which wireless communication and wired communication are mixed, that is, wireless communication is performed in a certain section and wired communication is performed in another section. May be. Further, communication from one device to another device may be performed by wired communication, and communication from another device to one device may be performed by wireless communication.

本発明によれば、休眠解除データ列の授受を行うことができ、特に、高速なネットワークにおけるリモートウェイクアップを実現する場合に、XGMII対応のLANコントローラにおいて容易に正しく認識可能な休眠解除データ列の授受を行うことができる。   According to the present invention, it is possible to exchange a dormancy release data string. In particular, when realizing remote wake-up in a high-speed network, a dormancy release data string that can be easily and correctly recognized by an XGMII-compatible LAN controller. Can give and receive.

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。   Embodiments of the present invention will be described below. Correspondences between constituent elements of the present invention and the embodiments described in the specification or the drawings are exemplified as follows. This description is intended to confirm that the embodiments supporting the present invention are described in the specification or the drawings. Therefore, even if there is an embodiment which is described in the specification or the drawings but is not described here as an embodiment corresponding to the constituent elements of the present invention, that is not the case. It does not mean that the form does not correspond to the constituent requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. It's not something to do.

本発明の第1の側面の情報処理システムは、休眠解除データ列を送信する第1の情報処理装置(例えば、ネットワークカード39−1または39−3を備えるパーソナルコンピュータ11)と、休眠状態において前記休眠解除データ列を受信した場合、休眠状態を解除する第2の情報処理装置(例えば、ネットワークカード39−2または39−3を備えるパーソナルコンピュータ11)とで構成される情報処理システムであって、前記第1の情報処理装置は、前記休眠解除データ列を生成する休眠解除データ列生成手段(例えば、休眠解除データ列生成部64)と、前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、前記第2の情報処理装置に送信する送信手段(例えば、PHY63)とを備え、前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータ(例えば、前置データ、主データを構成するデータ、および、後置データのそれぞれ)を複数含んで構成され、前記第2の情報処理装置は、前記所定のネットワークを介して、前記第1の情報処理装置から送信された前記休眠解除データ列を受信する受信手段(例えば、PHY63)と、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受する第1のインターフェース手段(例えば、XGMII62)と、前記受信手段により受信され、前記第1のインターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段とを備え、前記第1のインターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、前記検出手段は、nレーン分のレーン検出手段(例えば、レーン検出回路91)を備え、前記レーン検出手段は、前記第1のインターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列(例えば、レーン休眠解除データ列)と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。   An information processing system according to a first aspect of the present invention includes a first information processing apparatus (for example, a personal computer 11 including a network card 39-1 or 39-3) that transmits a sleep release data string, and the information processing system in a sleep state. An information processing system configured with a second information processing device (for example, a personal computer 11 including a network card 39-2 or 39-3) that releases a sleep state when receiving a dormancy release data sequence; The first information processing apparatus includes a sleep release data string generation unit (for example, a sleep release data string generation unit 64) that generates the sleep release data string, and the sleep release generated by the sleep release data string generation unit. A transmission means (for example, PHY 63) for transmitting the data string to the second information processing apparatus via a predetermined network; The sleep release data sequence generated by the sleep release data sequence generation means includes data configured by repeating predetermined bytes of data n times when n is a predetermined integer of 2 or more (for example, A plurality of prefix data, data constituting main data, and postfix data), and the second information processing device is connected to the first information processing device via the predetermined network. Receiving means (for example, PHY 63) for receiving the dormancy release data string transmitted from the first interface means (for example, XGMII 62) for exchanging data between the physical layer and the data link layer of the protocol stack by parallel communication Detecting means for detecting the dormancy release data string received by the receiving means and supplied via the first interface means; The first interface means distributes a data string supplied from the data link layer to the physical layer to n lanes that are two or more predetermined integers for each predetermined byte, and the detection means Lane detection means (for example, lane detection circuit 91) for n lanes, and the lane detection means receives a data string of one lane among n lanes distributed by the first interface means, Whether the supplied data string matches a data string having a data length of 1 / n of the dormancy cancellation data string composed of non-repeated data of the predetermined bytes (for example, a lane dormancy cancellation data string). In the lane detection means for n lanes, when the supplied data string matches a data string having a data length of 1 / n of the dormancy release data string, the sleep Dividing the data string is determined to have been detected.

前記第1の情報処理装置は、プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受する第2のインターフェース手段(例えば、XGMII62)を更に備えることができ、前記第2のインターフェース手段は、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換することができ、前記送信手段は、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記第2の情報処理装置に送信することができる。   The first information processing apparatus may further include second interface means (for example, XGMII62) that exchanges data between the physical layer and the data link layer of a protocol stack by parallel communication. The interface means can convert a data string of n lanes supplied from the data link layer to the physical layer into a data format suitable for the physical layer, and the transmitting means can be connected via the interface means, The dormancy canceling data string generated by the dormancy canceling data string generating unit can be supplied and transmitted to the second information processing apparatus via a predetermined network.

前記第2の情報処理装置は、前記検出手段により前記休眠解除データ列が検出された場合、休眠状態を解除する休眠状態解除手段(例えば、PS Manager71またはCPU31)を更に備えることができる。   The second information processing apparatus may further include a sleep state canceling unit (for example, PS Manager 71 or CPU 31) that cancels the sleep state when the detection unit detects the sleep cancel data string.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータ(例えば、FFh)がn×a回繰り返された前置データ、d種類の第2の所定バイトのデータ(例えば、MACアドレスを構成する6種類の1バイトのデータa0乃至a5)がそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータ(例えば、FFh)がn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy cancellation data string is a prefix in which data of a first predetermined byte (for example, FFh) is repeated n × a times when each of a, b, c, and d is a predetermined integer of 1 or more. Data, d types of second predetermined byte data (for example, six types of 1-byte data a0 to a5 constituting the MAC address) are repeated n times, and are further repeated b times. Main data and postfix data in which data of a third predetermined byte (for example, FFh) is repeated n × c times.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

前記第1のインターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受することができる。   The first interface means can exchange data based on XGMII (10 Gigabit Media Independent Interface) standard.

本発明の第2の側面の情報処理装置は、前記所定のネットワークを介して、他の情報処理装置から送信された休眠解除データ列を受信する受信手段(例えば、PHY63)と、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェース手段(例えば、XGMII62)と、前記受信手段により受信され、前記インターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段とを備え、前記受信手段により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータ(例えば、前置データ、主データを構成するデータ、および、後置データのそれぞれ)を含んで構成され、前記インターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、前記検出手段は、nレーン分のレーン検出手段(例えば、レーン検出回路91)を備え、前記レーン検出手段は、前記インターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列(例えば、レーン休眠解除データ列)と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。   The information processing apparatus according to the second aspect of the present invention includes a receiving unit (for example, PHY 63) that receives a dormancy release data string transmitted from another information processing apparatus via the predetermined network, and a physical protocol stack. Interface means (for example, XGMII62) for exchanging data between the data link layer and the data link layer, and detection means for detecting the dormancy release data string received by the receiving means and supplied via the interface means The dormancy cancellation data sequence received by the receiving means includes data (for example, a prefix) in which data of a predetermined byte is repeated n times when n is a predetermined integer of 2 or more. Data, data constituting main data, and postfix data), and the interface means A data string supplied from the data link layer to the physical layer is distributed to n lanes each having a predetermined integer of 2 or more for each predetermined byte, and the detection unit is a lane detection unit (for example, lane detection) for n lanes. Circuit 91), wherein the lane detection means is supplied with a data string of one lane among the n lanes distributed by the interface means, and the supplied data string is based on non-repeated data of the predetermined bytes. It is detected whether or not it matches a data string (for example, a lane dormancy cancellation data string) having a data length of 1 / n of the configured dormancy cancellation data string, and the lane detection means for n lanes supplies the supplied data If the sequence matches a data sequence having a data length of 1 / n of the dormancy release data sequence, it is determined that the dormancy release data sequence has been detected.

前記検出手段により前記休眠解除データ列が検出された場合、休眠状態を解除する休眠状態解除手段(例えば、PS Manager71またはCPU31)を更に備えることができる。   When the detection means detects the sleep release data string, it can further include a sleep state release means (for example, PS Manager 71 or CPU 31) for releasing the sleep state.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータ(例えば、FFh)がn×a回繰り返された前置データ、d種類の第2の所定バイトのデータ(例えば、MACアドレスを構成する6種類の1バイトのデータa0乃至a5)がそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータ(例えば、FFh)がn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy cancellation data string is a prefix in which data of a first predetermined byte (for example, FFh) is repeated n × a times when each of a, b, c, and d is a predetermined integer of 1 or more. Data, d types of second predetermined byte data (for example, six types of 1-byte data a0 to a5 constituting the MAC address) are repeated n times, and are further repeated b times. Main data and postfix data in which data of a third predetermined byte (for example, FFh) is repeated n × c times.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

前記インターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受することができる。   The interface means can exchange data based on XGMII (10 Gigabit Media Independent Interface) standard.

本発明の第2の側面の情報処理方法およびプログラムは、休眠状態において休眠解除データ列を受信した場合、休眠状態を解除する情報処理装置(例えば、ネットワークカード39−2または39−3を備えるパーソナルコンピュータ11)の情報処理方法であって、前記所定のネットワークを介して、他の情報処理装置から送信されたデータ列を受信(を制御)する受信(制御)ステップ(例えば、図14のステップS12の処理)と、前記受信(制御)ステップの処理により受信(が制御)された前記データ列を、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送する(処理を制御する)転送(制御)ステップ(例えば、図14のステップS13の処理)と、前記転送(制御)ステップの処理により転送(が制御)された前記データ列が前記休眠解除データ列であるか否かを検出する検出ステップ(例えば、図14のステップS14の処理)と、前記検出ステップの処理により前記データ列が前記休眠解除データ列であることが検出された場合、休眠状態を解除する解除ステップ(例えば、図14のステップS17およびステップS18の処理)とを含み、前記受信ステップの処理により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータ(例えば、前置データ、主データを構成するデータ、および、後置データのそれぞれ)を複数含んで構成され、前記転送(制御)ステップの処理では、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、前記検出ステップの処理では、前記転送ステップの処理により分配されたnレーンのうちの1レーンのデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列(例えば、レーン休眠解除データ列)と合致するか否かを検出し、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する。   The information processing method and program according to the second aspect of the present invention provide an information processing device (for example, a personal computer including a network card 39-2 or 39-3) that releases a sleep state when a sleep release data string is received in the sleep state. A computer 11) information processing method for receiving (controlling) a data string transmitted from another information processing apparatus via the predetermined network (for example, step S12 in FIG. 14). And the data string received (controlled) by the processing of the reception (control) step is transferred via an interface that exchanges data between the physical layer and the data link layer of the protocol stack by parallel communication. A transfer (control) step (for example, the process of step S13 in FIG. 14), and the transfer A detection step (for example, the process of step S14 in FIG. 14) for detecting whether or not the data string transferred (controlled) by the process of (control) step is the dormancy release data string, and the process of the detection step When the data sequence is detected to be the dormancy cancellation data sequence, a cancellation step (for example, the processing of step S17 and step S18 in FIG. 14) for canceling the sleep state is included. The dormancy release data sequence received is data configured by repeating data of a predetermined byte n times when n is a predetermined integer of 2 or more (for example, data constituting prefix data and main data) , And postfix data), and in the process of the transfer (control) step, the data link layer The data string supplied to the physical layer is distributed to n lanes that are predetermined integers of 2 or more for each predetermined byte, and in the process of the detection step, of the n lanes distributed by the process of the transfer step It is determined whether or not a data string of one lane matches a data string having a data length of 1 / n of the dormancy cancellation data string composed of non-repeated data of the predetermined bytes (for example, lane dormancy cancellation data string). If the detected and supplied data string matches a data string having a data length of 1 / n of the dormancy cancellation data string, it is determined that the dormancy cancellation data string has been detected.

本発明の第3の側面の情報処理装置は、休眠解除データ列を生成する休眠解除データ列生成手段(例えば、休眠解除データ列生成部64)と、前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する送信手段(例えば、PHY63)とを備え、前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータ(例えば、前置データ、主データを構成するデータ、および、後置データのそれぞれ)を複数含んで構成される。   The information processing apparatus according to the third aspect of the present invention is generated by a sleep cancellation data string generation unit (for example, a sleep cancellation data string generation unit 64) that generates a sleep cancellation data string and the sleep cancellation data string generation unit. Transmission means (for example, PHY 63) for transmitting the sleep release data string to another information processing apparatus via a predetermined network, and the sleep release data string generated by the sleep release data string generation means is , N is a predetermined integer greater than or equal to 2, data configured by repeating data of a predetermined byte n times (for example, each of pre-data, data constituting main data, and post-data) It is comprised including a plurality.

プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受するインターフェース手段(例えば、XGMII62)を更に備えることができ、前記インターフェース手段は、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換することができ、前記送信手段は、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記休眠解除データ列を前記他の情報処理装置に送信することができる。   Interface means (for example, XGMII62) for exchanging data between the physical layer and the data link layer of the protocol stack by parallel communication can be further provided, and the interface means is supplied from the data link layer to the physical layer. The data sequence of n lanes can be converted into a data format suitable for the physical layer, and the transmission unit can transmit the sleep release data generated by the sleep release data sequence generation unit via the interface unit. In response to the supply of the sequence, the sleep release data sequence can be transmitted to the other information processing apparatus via a predetermined network.

前記インターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受することができる。   The interface means can exchange data based on XGMII (10 Gigabit Media Independent Interface) standard.

前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータ(例えば、FFh)がn×a回繰り返された前置データ、d種類の第2の所定バイトのデータ(例えば、MACアドレスを構成する6種類の1バイトのデータa0乃至a5)がそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータ(例えば、FFh)がn×c回繰り返された後置データにより構成されるものとすることができる。   The dormancy cancellation data string is a prefix in which data of a first predetermined byte (for example, FFh) is repeated n × a times when each of a, b, c, and d is a predetermined integer of 1 or more. Data, d types of second predetermined byte data (for example, six types of 1-byte data a0 to a5 constituting the MAC address) are repeated n times, and are further repeated b times. Main data and postfix data in which data of a third predetermined byte (for example, FFh) is repeated n × c times.

前記所定のネットワークは、10GbitのEthernet(登録商標)であるものとすることができる。   The predetermined network may be 10 Gbit Ethernet (registered trademark).

本発明の第3の側面の情報処理方法およびプログラムは、休眠解除データ列を送信する情報処理装置(例えば、ネットワークカード39−1または39−3を備えるパーソナルコンピュータ11)の情報処理方法であって、前記休眠解除データ列を生成する休眠解除データ列生成ステップ(例えば、図14のステップS10の処理)と、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する(処理を制御する)送信(制御)ステップ(例えば、図14のステップS11の処理)とを含み、前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータ(例えば、前置データ、主データを構成するデータ、および、後置データのそれぞれ)を複数含んで構成される。   An information processing method and program according to a third aspect of the present invention is an information processing method for an information processing apparatus (for example, a personal computer 11 including a network card 39-1 or 39-3) that transmits a sleep release data string. The sleep release data string generating step (for example, the process of step S10 in FIG. 14) for generating the sleep release data string and the sleep release data string generated by the process of the sleep release data string generating step are Including a transmission (control) step (for example, the process of step S11 in FIG. 14) that is transmitted to another information processing apparatus via the network (process is controlled), and is generated by the process of the dormancy release data string generation step. When the n is a predetermined integer of 2 or more, the data of a predetermined byte is stored n times. Ri returned by data composed of (e.g., pre-data, the data constituting the main data, and each post data) configured to include a plurality of.

以下、図を参照して、本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図6に、本発明を適用した、通信システムのシステム図を示す。   FIG. 6 shows a system diagram of a communication system to which the present invention is applied.

パーソナルコンピュータ11−1乃至11−nは、ネットワーク12にそれぞれ接続され、相互にデータの送受信が可能なようになされている。ネットワーク12は、例えば、10GbitのEthernet(登録商標)である。   The personal computers 11-1 to 11-n are connected to the network 12 so that data can be transmitted and received between them. The network 12 is, for example, 10 Gbit Ethernet (registered trademark).

10 Gbit Ethernet(登録商標)はIEEE802.3ae規格に準拠し、光ファイバーケーブルなどの高速な媒体を用いて情報の送受信が行われる。   10 Gbit Ethernet (registered trademark) conforms to the IEEE802.3ae standard, and transmits and receives information using a high-speed medium such as an optical fiber cable.

以下の説明においては、パーソナルコンピュータ11−1乃至パーソナルコンピュータ11−nを個々に区別する必要がない場合、単に、パーソナルコンピュータ11と称する。   In the following description, the personal computers 11-1 to 11-n are simply referred to as personal computers 11 when it is not necessary to individually distinguish them.

図7は、図6のパーソナルコンピュータ11の構成を示すブロック図である。   FIG. 7 is a block diagram showing a configuration of the personal computer 11 of FIG.

図7のパーソナルコンピュータ11は、CPU31、ROM32、バス34、入出力インターフェース35、入力部36、出力部37、記録部38、ネットワークカード39、および、ドライブ40から構成される。   7 includes a CPU 31, a ROM 32, a bus 34, an input / output interface 35, an input unit 36, an output unit 37, a recording unit 38, a network card 39, and a drive 40.

図7に示されるように、CPU(Central Processing Unit)31は、バス34を介して、ROM(Read Only Memory)32とRAM(Random Access Memory)33に接続される。CPU31は、ROM32に記憶されているプログラム、または記録部38に記録されているプログラムにしたがって各種の処理を実行する。   As shown in FIG. 7, a CPU (Central Processing Unit) 31 is connected to a ROM (Read Only Memory) 32 and a RAM (Random Access Memory) 33 via a bus 34. The CPU 31 executes various processes according to a program stored in the ROM 32 or a program recorded in the recording unit 38.

例えば、CPU31は、ネットワーク12を介して接続されている他のパーソナルコンピュータ11に対して上述したWake On LANに対応する、いわゆるリモートウェイクアップを実行するために、ネットワークカード39を制御して、後述する休眠解除データ列を生成して送信させる第1の機能か、または、ネットワークカード39によるデータ受信機能以外の消費電力を削減することができる状態、すなわち、いわゆる、スリープモード、休眠状態、パワーセーブモード、スリープ状態などと称される状態において、ネットワークカード39から供給される制御信号に基づいて、スリープモードを解除することができる第2の機能のうちの、少なくともいずれか一方を有している。   For example, the CPU 31 controls the network card 39 in order to execute the so-called remote wake-up corresponding to the above-described Wake On LAN for the other personal computers 11 connected via the network 12, and will be described later. A state in which power consumption other than the first function for generating and transmitting the sleep release data sequence to be transmitted or the data receiving function by the network card 39 can be reduced, that is, so-called sleep mode, sleep state, power save In a state called a mode, a sleep state, etc., it has at least one of the second functions that can cancel the sleep mode based on a control signal supplied from the network card 39. .

RAM33には、CPU31が各種の処理を実行する上において必要なデータなども適宜記憶される。また、RAM33は、ネットワークカード39がDMA転送を行うためのディスクリプタやパケットの記憶領域を有している。   The RAM 33 appropriately stores data necessary for the CPU 31 to execute various processes. The RAM 33 also has a storage area for descriptors and packets for the network card 39 to perform DMA transfer.

CPU31にはまた、バス34を介して入出力インターフェース35が接続されている。入出力インターフェース35には、キーボード、マウスなどよりなる入力部36、LCD(Liquid Crystal Display)やCRT(Cathode Ray Tube)ディスプレイなどよりなる出力部37が接続されている。CPU31は、入力部36から入力される指令に対応して各種の処理を実行する。そして、CPU31は、処理の結果得られた画像や音声などを出力部37に出力する。   An input / output interface 35 is also connected to the CPU 31 via the bus 34. The input / output interface 35 is connected to an input unit 36 such as a keyboard and a mouse, and an output unit 37 such as an LCD (Liquid Crystal Display) or a CRT (Cathode Ray Tube) display. The CPU 31 executes various processes in response to commands input from the input unit 36. Then, the CPU 31 outputs an image, sound, or the like obtained as a result of the processing to the output unit 37.

入出力インターフェース35に接続されている記録部38は、例えば、ハードディスクなどで構成され、CPU31が実行するプログラムや各種のデータを記録する。   The recording unit 38 connected to the input / output interface 35 is composed of, for example, a hard disk and records programs executed by the CPU 31 and various data.

ネットワークカード39は、DMA転送を行う。例えば、ネットワークカード39は、RAM33に記憶されるディスクリプタに基づいて、RAM33に記憶されるパケットを読み出し、そのパケットを、ネットワーク12を介して他の装置(他のパーソナルコンピュータ11)に送信する。また、ネットワークカード39は、ネットワーク12を介して、他の装置からパケットを受信し、そのパケットを、ディスクリプタに基づいて、RAM33に記憶させる。   The network card 39 performs DMA transfer. For example, the network card 39 reads a packet stored in the RAM 33 based on a descriptor stored in the RAM 33 and transmits the packet to another device (another personal computer 11) via the network 12. The network card 39 receives a packet from another device via the network 12, and stores the packet in the RAM 33 based on the descriptor.

さらに、ネットワークカード39は、CPU31の制御に基づいて休眠解除データ列を生成して、他のパーソナルコンピュータ11に対して送信する機能か、スリープモード時に他のパーソナルコンピュータ11から送信された休眠解除データ列を検出して、スリープモードを解除させるための制御信号を発生し、CPU31に供給する機能のうちの、少なくともいずれか一方を有している。   Further, the network card 39 generates a sleep release data string based on the control of the CPU 31 and transmits it to the other personal computer 11 or the sleep release data transmitted from the other personal computer 11 in the sleep mode. It has at least one of functions for detecting a row, generating a control signal for releasing the sleep mode, and supplying the control signal to the CPU 31.

入出力インターフェース35に接続されているドライブ40は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア41が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記録部38に転送され、記録される。   The drive 40 connected to the input / output interface 35 drives them when a removable medium 41 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory is mounted, and programs and data recorded there. Get etc. The acquired program and data are transferred to the recording unit 38 and recorded as necessary.

図8は、ネットワークカード39の第1の構成例であって、他のパーソナルコンピュータ11の休眠状態を解除するための休眠解除データ列を生成して、他のパーソナルコンピュータ11に対して送信する第1の機能を有するネットワークカード39−1の更に詳細な構成を示すブロック図である。   FIG. 8 shows a first configuration example of the network card 39. The network card 39 generates a sleep release data string for releasing the sleep state of another personal computer 11 and transmits it to the other personal computer 11. It is a block diagram which shows the further detailed structure of the network card 39-1 which has 1 function.

ネットワークカード39−1は、PCIe(PCI Express)61、XGMII62、PHY63、および、休眠解除データ列生成部64を含んで構成されている。ここでPHY、XGMIIおよびMACフレームは10GBASE-XなどのIEEE802.3ae規格に準拠しており、PCIeはPCI Express規格に準拠しているものとする。   The network card 39-1 includes a PCIe (PCI Express) 61, an XGMII 62, a PHY 63, and a sleep release data string generation unit 64. Here, it is assumed that the PHY, XGMII, and MAC frames conform to the IEEE802.3ae standard such as 10GBASE-X, and the PCIe conforms to the PCI Express standard.

すなわち、PCIe61は、10Gbit Ethernet(登録商標)カードであるネットワークカード39−1と、ネットワークノードとなる端末であるパーソナルコンピュータ11の本体(CPU31などを含むネットワークカード39−1以外の主な部分)とのインターフェースであり、高速二重シリアルインターフェイス規格であるPCI Express規格に準拠している。PCIe61は、バス34および入出力インターフェース35を介して、RAM33から読み出された送信データの供給を受けて、これを、XGMII62に供給するとともに、XGMII62から供給された受信データを、入出力インターフェース35およびバス34を介して、RAM33に供給する。   That is, the PCIe 61 includes a network card 39-1 which is a 10 Gbit Ethernet (registered trademark) card, and a main body (a main part other than the network card 39-1 including the CPU 31) of the personal computer 11 which is a terminal serving as a network node. And is compliant with the PCI Express standard, which is a high-speed dual serial interface standard. The PCIe 61 receives the transmission data read from the RAM 33 via the bus 34 and the input / output interface 35, supplies this to the XGMII 62, and receives the reception data supplied from the XGMII 62 with the input / output interface 35. The data is supplied to the RAM 33 via the bus 34.

XGMII62は、プロトコルスタックの物理層とデータリンク層のインターフェース、すなわち、PCIe61とPHY63とのインターフェースであり、MACフレームデータのパラレル転送を行う。   The XGMII 62 is an interface between the physical layer and the data link layer of the protocol stack, that is, an interface between the PCIe 61 and the PHY 63, and performs parallel transfer of MAC frame data.

更に、XGMII62は、PCIe61とPHY63とのインターフェースであるとともに、休眠解除データ列生成部64とPHY63とのインターフェースであり、MACフレームデータのパラレル転送を行う。   Furthermore, the XGMII 62 is an interface between the PCIe 61 and the PHY 63 and an interface between the sleep release data string generation unit 64 and the PHY 63, and performs parallel transfer of MAC frame data.

具体的には、XGMII62は、MAC(Media Access Control)層と物理層(PHY)の間の共通インターフェースの規格に適合する媒体非依存インターフェースである。XGMII62は、送受信にそれぞれ32ビットのデータ転送用信号線を用意しており、例えば、データの受信においては、図2を用いて説明したように、1バイト(8ビット)ごとの組をレーンと称して、受信されたMACフレームの先頭バイトから順に「レーン0」、「レーン1」、「レーン2」、「レーン3」へ出力されるようになされており、PCIe61は、レーン毎に受信データの供給を受けるようになされている。   Specifically, the XGMII 62 is a medium-independent interface that conforms to a common interface standard between a MAC (Media Access Control) layer and a physical layer (PHY). The XGMII 62 has a 32-bit data transfer signal line for transmission and reception. For example, in receiving data, as described with reference to FIG. 2, a set of 1 byte (8 bits) is used as a lane. In other words, the data is output to “lane 0”, “lane 1”, “lane 2”, and “lane 3” in order from the first byte of the received MAC frame, and the PCIe 61 receives data for each lane. It is made to receive the supply of.

XGMII62は、図9に示されるように、4バイト(32ビット)幅の信号を156.25MHzクロックの立ち上がりと立下りの両方で送受信する。   As shown in FIG. 9, the XGMII 62 transmits and receives a 4-byte (32-bit) wide signal both at the rising edge and the falling edge of the 156.25 MHz clock.

XGMII62は、図10に示されるように、8ビットを1レーンとして立ち上がりおよび立ち下がりで受信するデータを同じレーンで受信する4レーン方式と、図11に示されるように、8ビットを1レーンとして立ち上がりおよび立ち下がりで受信するデータをそれぞれで受信する8レーン方式がある。   As shown in FIG. 10, the XGMII 62 receives 8 bits as one lane and receives data received at the rising and falling edges in the same lane, and as shown in FIG. 11, 8 bits as one lane. There is an 8-lane system that receives data received at the rising edge and falling edge, respectively.

PHY63は、XGMII62から供給されたデジタル信号列の送信データを、光ファイバなどの媒体を使用して送信可能な信号に変換してネットワーク12を介して所定の送信先に送信するとともに、ネットワーク12を介して送信されてきた受信データをデジタル信号列に変換し、XGMII62に供給する。また、PHY63は、休眠解除データ列生成部64から、後述する休眠解除データ列の供給を受け、これを光ファイバなどの媒体を使用して送信可能な信号に変換してネットワーク12を介して所定の送信先に送信する。   The PHY 63 converts the transmission data of the digital signal sequence supplied from the XGMII 62 into a signal that can be transmitted using a medium such as an optical fiber, and transmits the signal to a predetermined transmission destination via the network 12. The reception data transmitted via the digital signal is converted into a digital signal sequence and supplied to the XGMII 62. In addition, the PHY 63 receives a dormancy release data string (to be described later) from the dormancy cancellation data string generation unit 64, converts it into a signal that can be transmitted using a medium such as an optical fiber, and the like, through the network 12. Send to the destination.

休眠解除データ列生成部64は、CPU31により、ネットワーク12に接続されている他のパーソナルコンピュータ11に対してリモートウェイクアップを実行することが指令された場合、図16を用いて後述する休眠解除データ列を生成し、XGMII62に供給して送信させる。   When the CPU 31 instructs the other personal computer 11 connected to the network 12 to execute remote wakeup, the sleep release data sequence generation unit 64 uses sleep release data to be described later with reference to FIG. A sequence is generated and supplied to the XGMII 62 for transmission.

図12は、ネットワークカード39の第2の構成例であって、いわゆる、スリープモードと称される状態において、他のパーソナルコンピュータ11から受信した休眠解除データ列を検出して、CPU31に対して休眠解除データ列を検出したことを通知する第2の機能を有するネットワークカード39−2の更に詳細な構成を示すブロック図である。   FIG. 12 shows a second configuration example of the network card 39. In a so-called sleep mode, a sleep release data string received from another personal computer 11 is detected, and the CPU 31 is put to sleep. It is a block diagram which shows the further detailed structure of the network card 39-2 which has the 2nd function which notifies that the cancellation | release data sequence was detected.

なお、図8と同一のものには、同一の符号を付してあり、その詳細な説明は適宜省略する。   In addition, the same code | symbol is attached | subjected to the same thing as FIG. 8, and the detailed description is abbreviate | omitted suitably.

すなわち、図12のネットワークカード39−2は、休眠解除データ列生成部64に代わって、PS Manager71、および、休眠解除データ列検出部72が設けられている以外は、図8を用いて説明したネットワークカード39−1と基本的に同様の構成を有している。   That is, the network card 39-2 in FIG. 12 has been described with reference to FIG. 8 except that the PS Manager 71 and the sleep release data string detection unit 72 are provided instead of the sleep release data string generation unit 64. The network card 39-1 has basically the same configuration.

XGMII62は、プロトコルスタックの物理層とデータリンク層のインターフェース、すなわち、PCIe61とPHY63とのインターフェースであるとともに、休眠解除データ列検出部72とPHY63とのインターフェースであり、MACフレームデータのパラレル転送を行う。   The XGMII 62 is an interface between the physical layer and the data link layer of the protocol stack, that is, an interface between the PCIe 61 and the PHY 63, and an interface between the dormancy release data string detection unit 72 and the PHY 63, and performs parallel transfer of MAC frame data. .

PS Manager71は、CPU31の制御、および、休眠解除データ列検出部72により休眠解除データ列が検出されるか否かに基づいて、ネットワークカード39の電源管理を行う。PS Manager71は、パーソナルコンピュータ11が通常状態からスリープモードに遷移した場合、CPU31の制御に基づいて、休眠解除データ列検出部72を起動し、PHY63により受信されたデータ列を、XGMII62を介して、休眠解除データ列検出部72に供給する。   The PS Manager 71 performs power management of the network card 39 based on the control of the CPU 31 and whether or not a sleep release data string is detected by the sleep release data string detection unit 72. When the personal computer 11 transitions from the normal state to the sleep mode, the PS Manager 71 activates the dormancy release data string detection unit 72 based on the control of the CPU 31, and the data string received by the PHY 63 is transmitted via the XGMII 62. This is supplied to the dormancy release data string detection unit 72.

なお、このとき、PS Manager71は、スリープモードにおいてネットワーク12を介して情報が送信されることはないので、休眠解除データ列の検出にかかわる部位以外、すなわち、PHY63およびXGMII62の受信側の機能並びに休眠解除データ列検出部72の機能以外、すなわち、データ送信の機構などをすべて休眠させるようにしてもよい。この場合、休眠中の更なる省電力化が可能となる。   At this time, since the PS Manager 71 does not transmit information via the network 12 in the sleep mode, functions other than those related to detection of the sleep release data sequence, that is, functions on the receiving side of the PHY 63 and the XGMII 62, and sleep Other than the function of the release data string detection unit 72, that is, all data transmission mechanisms may be put to sleep. In this case, further power saving during sleep can be achieved.

休眠解除データ列検出部72は、スリープモードにおいて、XGMII62から供給された受信データを解析し、休眠解除データ列であるか否かを判定する。休眠解除データ列検出部72は、休眠解除データ列を検出した場合、PS Manager71に休眠解除データ列を検出したことを通知する。   The sleep release data string detection unit 72 analyzes the reception data supplied from the XGMII 62 in the sleep mode, and determines whether it is a sleep release data string. When detecting the sleep release data string, the sleep release data string detection unit 72 notifies the PS Manager 71 that the sleep release data string has been detected.

PS Manager71は、休眠解除データ列検出部72から休眠解除データ列を検出したことの通知を受けた場合、CPU31に、休眠解除データ列を検出したことを通知する。CPU11は、パーソナルコンピュータ11の状態を、スリープモードから通常の状態に遷移させ、休眠解除データ列検出部72の処理を終了させて、送受信データがXGMII62とPCIe61とで授受されるようにする。   When the PS Manager 71 receives notification from the sleep release data string detection unit 72 that a sleep release data string has been detected, the PS Manager 71 notifies the CPU 31 that a sleep release data string has been detected. The CPU 11 changes the state of the personal computer 11 from the sleep mode to the normal state, ends the processing of the sleep release data string detection unit 72, and transmits / receives data between the XGMII 62 and the PCIe 61.

図13は、ネットワークカード39の第3の構成例であって、他のパーソナルコンピュータ11に対する休眠解除データ列を生成して、他のパーソナルコンピュータ11に対して送信する第1の機能と、いわゆる、スリープモードと称される状態において、他のパーソナルコンピュータ11から受信した休眠解除データ列を検出して、CPU31に対して休眠解除データ列を検出したことを通知する第2の機能との両方を有するネットワークカード39−3の更に詳細な構成を示すブロック図である。   FIG. 13 is a third configuration example of the network card 39, which generates a sleep release data string for another personal computer 11 and transmits it to the other personal computer 11; In a state called a sleep mode, it has both a second function for detecting a sleep release data string received from another personal computer 11 and notifying the CPU 31 that the sleep release data string has been detected. It is a block diagram which shows the further detailed structure of the network card 39-3.

なお、図8または図12と同一のものには、同一の符号を付してあり、その詳細な説明は適宜省略する。   The same components as those in FIG. 8 or FIG. 12 are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.

すなわち、図13のネットワークカード39−3には、図8および図12における場合と同一のPCIe61、XGMII62、および、PHY63が設けられているとともに、図8における場合と同一の休眠解除データ列生成部64、並びに、図12における場合と同一のPS Manager71、および、休眠解除データ列検出部72が設けられている。   That is, the network card 39-3 in FIG. 13 is provided with the same PCIe 61, XGMII 62, and PHY 63 as in FIGS. 8 and 12, and the same dormancy release data string generation unit as in FIG. 64, and the same PS Manager 71 and dormancy release data string detector 72 as in FIG.

PCIe61は、ネットワークカード39−3と、パーソナルコンピュータ11の本体(CPU31などを含むネットワークカード39−3以外の主な部分)とのインターフェースであり、高速二重シリアルインターフェイス規格であるPCI Express規格に準拠しており、バス34および入出力インターフェース35を介して、RAM33から読み出された送信データの供給を受けて、これを、XGMII62に供給するとともに、XGMII62から供給された受信データを、入出力インターフェース35およびバス34を介して、RAM33に供給する。   The PCIe 61 is an interface between the network card 39-3 and the main body of the personal computer 11 (main parts other than the network card 39-3 including the CPU 31) and conforms to the PCI Express standard, which is a high-speed dual serial interface standard. When the transmission data read from the RAM 33 is supplied via the bus 34 and the input / output interface 35, the transmission data is supplied to the XGMII 62 and the reception data supplied from the XGMII 62 is supplied to the input / output interface. It is supplied to the RAM 33 via the 35 and the bus 34.

XGMII62は、プロトコルスタックの物理層とデータリンク層のインターフェース、すなわち、PCIe61とPHY63、休眠解除データ列生成部64とPHY63、または、休眠解除データ列検出部72とPHY63とのインターフェースであり、MACフレームデータのパラレル転送を行う。   The XGMII 62 is an interface between the physical layer and the data link layer of the protocol stack, that is, an interface between the PCIe 61 and the PHY 63, the dormancy release data string generation unit 64 and the PHY 63, or the dormancy release data string detection unit 72 and the PHY 63. Performs parallel data transfer.

PHY63は、XGMII62から供給されたデジタル信号列の送信データを、光ファイバなどの媒体を使用して送信可能な信号に変換して、ネットワーク12を介して所定の送信先に送信するとともに、ネットワーク12を介して送信されてきた受信データをデジタル信号列に変換し、XGMII62に供給する。また、PHY63は、休眠解除データ列生成部64から、後述する休眠解除データ列の供給を受け、これを光ファイバなどの媒体を使用して送信可能な信号に変換してネットワーク12を介して所定の送信先に送信する。   The PHY 63 converts the transmission data of the digital signal sequence supplied from the XGMII 62 into a signal that can be transmitted using a medium such as an optical fiber, and transmits the signal to a predetermined transmission destination via the network 12. The reception data transmitted via the digital signal is converted into a digital signal sequence and supplied to the XGMII 62. In addition, the PHY 63 receives a dormancy release data string (to be described later) from the dormancy cancellation data string generation unit 64, converts it into a signal that can be transmitted using a medium such as an optical fiber, and the like, through the network 12. Send to the destination.

休眠解除データ列生成部64は、CPU31により、ネットワーク12に接続されている他のパーソナルコンピュータ11に対してリモートウェイクアップを実行することが指令された場合、図16を用いて説明した休眠解除データ列を生成し、XGMII62に供給して、PHY63を介してネットワーク12に送信させる。   When the CPU 31 instructs the other personal computer 11 connected to the network 12 to execute remote wakeup, the sleep release data string generation unit 64 uses the sleep release data described with reference to FIG. A sequence is generated, supplied to the XGMII 62, and transmitted to the network 12 via the PHY 63.

PS Manager71は、CPU31の制御、および、休眠解除データ列検出部72により休眠解除データ列が検出されるか否かに基づいて、ネットワークカード39の電源管理を行う。PS Manager71は、パーソナルコンピュータ11が通常状態からスリープモードに遷移した場合、CPU31の制御に基づいて、休眠解除データ列検出部72を起動し、PHY63により受信されたデータ列を、XGMII62を介して、休眠解除データ列検出部72に供給する。   The PS Manager 71 performs power management of the network card 39 based on the control of the CPU 31 and whether or not a sleep release data string is detected by the sleep release data string detection unit 72. When the personal computer 11 transitions from the normal state to the sleep mode, the PS Manager 71 activates the dormancy release data string detection unit 72 based on the control of the CPU 31, and the data string received by the PHY 63 is transmitted via the XGMII 62. This is supplied to the dormancy release data string detection unit 72.

休眠解除データ列検出部72は、スリープモードにおいて、XGMII62から供給された受信データを解析し、休眠解除データ列であるか否かを判定する。休眠解除データ列検出部72は、休眠解除データ列を検出した場合、PS Manager71に休眠解除データ列を検出したことを通知する。   The sleep release data string detection unit 72 analyzes the reception data supplied from the XGMII 62 in the sleep mode, and determines whether it is a sleep release data string. When detecting the sleep release data string, the sleep release data string detection unit 72 notifies the PS Manager 71 that the sleep release data string has been detected.

PS Manager71は、休眠解除データ列検出部72から休眠解除データ列を検出したことの通知を受けた場合、CPU31に、休眠解除データ列を検出したことを通知する。CPU11は、パーソナルコンピュータ11の状態を、スリープモードから通常の状態に遷移させる。そして、PS Manager71は、休眠解除データ列検出部72の処理を終了させて、送受信データがXGMII62とPCIe61とで授受されるようにする。   When the PS Manager 71 receives notification from the sleep release data string detection unit 72 that a sleep release data string has been detected, the PS Manager 71 notifies the CPU 31 that a sleep release data string has been detected. The CPU 11 changes the state of the personal computer 11 from the sleep mode to the normal state. Then, the PS Manager 71 terminates the processing of the sleep release data string detection unit 72 so that transmission / reception data is exchanged between the XGMII 62 and the PCIe 61.

次に、図14のフローチャートを参照して、このネットワークにおけるリモートウェイクアップ処理について説明する。   Next, remote wake-up processing in this network will be described with reference to the flowchart of FIG.

なお、図14において、受信側のCPUとは、PS Manager71、および、休眠解除データ列検出部72を有するネットワークカード39−2またはネットワークカード39−3を有するパーソナルコンピュータ11のCPU31であり、受信側のネットワークカードとは、PS Manager71、および、休眠解除データ列検出部72を有するネットワークカード39−2またはネットワークカード39−3である。そして、送信側のCPUおよびネットワークカードとは、休眠解除データ列生成部64を有するネットワークカード39−1またはネットワークカード39−3を有するパーソナルコンピュータ11のCPU31とネットワークカード39−1またはネットワークカード39−3である。そこで、図14では、受信側のパーソナルコンピュータをパーソナルコンピュータ11−1とし、送信側のパーソナルコンピュータをパーソナルコンピュータ11−2として説明する。   In FIG. 14, the CPU on the receiving side is the CPU 31 of the personal computer 11 having the PS Manager 71 and the network card 39-2 or the network card 39-3 having the dormancy release data string detecting unit 72, and the receiving side. These network cards are the PS Manager 71 and the network card 39-2 or the network card 39-3 having the sleep release data string detection unit 72. The CPU and the network card on the transmission side are the CPU 31 of the personal computer 11 having the network card 39-1 or the network card 39-3 having the sleep release data string generating unit 64, the network card 39-1 or the network card 39-. 3. Therefore, in FIG. 14, the personal computer on the receiving side will be described as a personal computer 11-1, and the personal computer on the transmitting side will be described as a personal computer 11-2.

ステップS1において、パーソナルコンピュータ11−1のCPU31は、例えば、ユーザの操作入力が一定時間以上なかったか否か、または、休眠状態(スリープモード)への以降が指令されたか否か名度を各種設定により判断して、休眠状態へ移行されるか否かを判断する。ステップS1において、休眠状態へ移行されないと判断された場合、ステップS1の処理が繰り返される。   In step S1, the CPU 31 of the personal computer 11-1 sets various names, for example, whether or not the user's operation input has been performed for a predetermined time or more, or whether or not the user has been instructed to enter the sleep state (sleep mode). To determine whether or not to shift to the sleep state. If it is determined in step S1 that the sleep state is not shifted, the process of step S1 is repeated.

ステップS1において、休眠状態へ移行されたと判断された場合、ステップS2において、パーソナルコンピュータ11−1のCPU31は、ネットワークカード39−2またはネットワークカード39−3のPS Manager71に、休眠中に休眠解除データ列を検知した場合には休眠解除を行うことを許可する命令を送る。   If it is determined in step S1 that the computer has transitioned to the sleep state, in step S2, the CPU 31 of the personal computer 11-1 sends the sleep release data during sleep to the PS Manager 71 of the network card 39-2 or the network card 39-3. If a row is detected, a command is sent that permits sleep cancellation.

ステップS3において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、CPU31から、休眠解除を行うことを許可する命令を受けたか否かを判断する。ステップS3において、休眠解除を行うことを許可する命令を受けなかったと判断された場合、休眠解除を行うことを許可する命令を受けたと判断されるまで、ステップS3の処理が繰り返される。   In step S <b> 3, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 determines whether or not a command for permitting sleep release is received from the CPU 31. If it is determined in step S3 that an instruction for permitting sleep release is not received, the process of step S3 is repeated until it is determined that an instruction for permitting sleep release is received.

ステップS3において、休眠解除を行うことを許可する命令を受けたと判断された場合、ステップS4において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、内部バッファに休眠解除Enableフラグをセットする。   If it is determined in step S3 that an instruction for permitting sleep release is received, in step S4, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 is stored in the internal buffer. Set the dormancy release enable flag.

ステップS5において、パーソナルコンピュータ11−1のCPU31は、ネットワークカード39−2またはネットワークカード39−3に休眠命令を送出する。   In step S5, the CPU 31 of the personal computer 11-1 sends a sleep command to the network card 39-2 or the network card 39-3.

ステップS6において、パーソナルコンピュータ11−1のCPU31は、例えば、ネットワークカード39によるデータ受信機能以外の消費電力を削減することができる状態、すなわち、いわゆる、休眠状態、スリープモード、パワーセーブモード、スリープ状態などと称される状態に移行する。   In step S6, the CPU 31 of the personal computer 11-1 can reduce, for example, power consumption other than the data reception function by the network card 39, that is, a so-called sleep state, sleep mode, power save mode, sleep state. And so on.

ステップS7において、CPU31から送出された休眠命令を受けたパーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、休眠解除Enableフラグがセットされているか否かを判断する。ステップS7において、休眠解除Enableフラグがセットされていないと判断された場合、処理は、ステップS3に戻り、それ以降の処理が繰り返される。   In step S 7, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 that has received the sleep command sent from the CPU 31 determines whether or not the sleep release enable flag is set. . If it is determined in step S7 that the dormancy release enable flag is not set, the process returns to step S3, and the subsequent processes are repeated.

ステップS7において、休眠解除Enableフラグがセットされていると判断された場合、ステップS8において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、休眠解除データ列検出部72を起動する。   If it is determined in step S7 that the sleep cancel enable flag is set, in step S8, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 detects the sleep cancel data string. The unit 72 is activated.

なお、このとき、PS Manager71は、スリープモードにおいてネットワーク12を介して情報が送信されることはないので、休眠解除データ列の検出にかかわる部位以外、すなわち、PHY63およびXGMII62の受信側の機能並びに休眠解除データ列検出部72の機能以外、すなわち、データ送信の機構などをすべて休眠させるようにしてもよい。この場合、休眠中の更なる省電力化が可能となる。   At this time, since the PS Manager 71 does not transmit information via the network 12 in the sleep mode, functions other than those related to detection of the sleep release data sequence, that is, functions on the receiving side of the PHY 63 and the XGMII 62, and sleep Other than the function of the release data string detection unit 72, that is, all data transmission mechanisms may be put to sleep. In this case, further power saving during sleep can be achieved.

ステップS9において、パーソナルコンピュータ11−2のCPU31は、ネットワーク上の休眠中ネットワークノードを遠隔操作で起動させることが指令されたか否かを判断する。ステップS9において、指令されていないと判断された場合、ネットワーク上の休眠中ネットワークノードを遠隔操作で起動させることが指令されたと判断されるまで、ステップS9の処理が繰り返される。   In step S9, the CPU 31 of the personal computer 11-2 determines whether or not it has been commanded to remotely activate a dormant network node on the network. If it is determined in step S9 that no command has been given, the process in step S9 is repeated until it is determined that a command has been given to remotely activate a dormant network node on the network.

ステップS9において、休眠中ネットワークノードを遠隔操作で起動させることが指令されたと判断された場合、ステップS10において、パーソナルコンピュータ11−2のCPU31は、休眠解除データ列を生成させて、それを所定の休眠中ネットワークノード(ここでは、パーソナルコンピュータ11−1)に送信させるための制御信号をネットワークカード39−1またはネットワークカード39−3に供給する。ネットワークカード39−1またはネットワークカード39−3の休眠解除データ列生成部64は、図15および図16、または、図21を用いて後述する休眠解除データ列を生成し、XGMII62に供給する。   If it is determined in step S9 that it has been instructed to remotely activate the dormant network node, in step S10, the CPU 31 of the personal computer 11-2 generates a dormancy release data string and stores it in a predetermined format. A control signal to be transmitted to the sleeping network node (in this case, the personal computer 11-1) is supplied to the network card 39-1 or the network card 39-3. The sleep release data string generation unit 64 of the network card 39-1 or the network card 39-3 generates a sleep release data string, which will be described later with reference to FIG. 15, FIG. 16, or FIG. 21, and supplies it to the XGMII 62.

ステップS11において、パーソナルコンピュータ11−2のXGMII62は、供給された休眠解除データ列をPHY63にパラレル転送する。PHY63は、XGMII62から供給されたデジタル信号列の休眠解除データ列を、光ファイバなどの媒体を使用して送信可能な信号に変換して、ネットワーク12を介して、パーソナルコンピュータ11−1に送信する。   In step S <b> 11, the XGMII 62 of the personal computer 11-2 transfers the supplied sleep release data string to the PHY 63 in parallel. The PHY 63 converts the dormancy release data sequence of the digital signal sequence supplied from the XGMII 62 into a signal that can be transmitted using a medium such as an optical fiber, and transmits the signal to the personal computer 11-1 via the network 12. .

ステップS12において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPHY63は、マルチキャストやブロードキャストを含むなんらかのデータが受信されたか否かを判断する。ステップS12において、データが受信されていないと判断された場合、データが受信されたと判断されるまで、ステップS12の処理が繰り返される。   In step S12, the network card 39-2 of the personal computer 11-1 or the PHY 63 of the network card 39-3 determines whether any data including multicast or broadcast has been received. If it is determined in step S12 that no data has been received, the process in step S12 is repeated until it is determined that data has been received.

ステップS12において、データが受信されたと判断された場合、ステップS13において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPHY63は、受信されたデータを休眠解除データ列検出部72へ転送する。休眠解除データ列検出部72は、PHY63から受信されたデータを4レーンまたは8レーンで取得する。   If it is determined in step S12 that data has been received, in step S13, the network card 39-2 of the personal computer 11-1 or the PHY 63 of the network card 39-3 converts the received data into a dormancy release data string detection unit. 72. The dormancy release data string detection unit 72 acquires the data received from the PHY 63 in 4 lanes or 8 lanes.

ステップS14において、図25を用いて後述する休眠解除データ列照合処理が実行される。   In step S14, a sleep release data string collation process, which will be described later with reference to FIG. 25, is executed.

ステップS15において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、休眠解除データ列が検出されたか否かを判断する。ステップS15において、休眠解除データ列が検出されていないと判断された場合、処理は、ステップS12に戻り、それ以降の処理が繰り返される。   In step S15, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 determines whether or not a sleep release data string is detected. In step S15, when it is determined that the dormancy release data string has not been detected, the process returns to step S12, and the subsequent processes are repeated.

ステップS15において、休眠解除データ列が検出されたと判断された場合、ステップS16において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、PCIe61、入出力インターフェース35、および、バス34を介して、CPU31に休眠解除を通知する。   If it is determined in step S15 that a dormancy release data string has been detected, in step S16, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 receives the PCIe 61, the input / output interface 35, Further, the CPU 31 is notified of cancellation of sleep through the bus 34.

ステップS17において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3のPS Manager71は、休眠解除データ列検出部72を停止させる。休眠解除データ列検出部72は、PS Manager71の制御に基づいて、機能を停止させる。   In step S17, the network card 39-2 of the personal computer 11-1 or the PS Manager 71 of the network card 39-3 stops the sleep release data string detection unit 72. The sleep release data string detection unit 72 stops the function based on the control of the PS Manager 71.

ステップS18において、パーソナルコンピュータ11−1のCPU31は、休眠状態を終了して、処理が終了される。   In step S18, the CPU 31 of the personal computer 11-1 ends the sleep state, and the process is ended.

このような処理により、リモードウェイクアップのための休眠解除データ列がネットワーク12を介して授受される。   Through such processing, a sleep release data string for re-wake wakeup is exchanged via the network 12.

休眠解除データ列生成部64は、図15に示されるMACアドレスを有する10Gbit Ethernet(登録商標)カードであるネットワークカード39−2またはネットワークカード39−3へ送信される休眠解除データ列を、4レーン時と8レーン時とにおいてそれぞれ生成する。図15において、データを示す、a0乃至a5と記載された枠(箱)は、それぞれ1バイトを示す。また、図15で示されるa0はMACアドレスの最下位バイトを示し、順にa1、a3と続き、a5は最上位バイトを示す。   The sleep release data string generation unit 64 generates a sleep release data string transmitted to the network card 39-2 or the network card 39-3, which is a 10 Gbit Ethernet (registered trademark) card having the MAC address shown in FIG. Generated at the time of 8 hours and 8 lanes, respectively. In FIG. 15, frames (boxes) indicated as a0 to a5 indicating data each indicate 1 byte. Further, a0 shown in FIG. 15 indicates the least significant byte of the MAC address, and in order, a1 and a3, and a5 indicates the most significant byte.

図16に、4レーン方式における休眠解除データ列を示す。図16においても、データを示す枠(箱)は、それぞれ1バイトを示す。休眠解除データ列は、n個の前置データと、m個の主データと、p個の後置データとで構成される。まず、前置データは、すべての数がFFhである4バイトのデータであり、所定のn回(例えば、4回)繰り返される。つぎに、主データは、MACアドレスの最下位バイトであるa0が4バイト、MACアドレスの第2バイト目に当たるa1が4バイト、a2が4バイト、a3が4バイト、a4が4バイト、そして最上位バイトであるa5が4バイトずつ続いて構成され、この主データが、所定のm回(例えば、8回)繰り返される。そして、最後に、後置データは、すべての数がFFhである4バイトのデータであり、所定のp回(例えば、3回)続いて構成される。   FIG. 16 shows a dormancy release data string in the 4-lane method. Also in FIG. 16, the frame (box) indicating data indicates 1 byte. The sleep release data string is composed of n prefix data, m main data, and p suffix data. First, the prefix data is 4-byte data in which all the numbers are FFh, and is repeated a predetermined n times (for example, 4 times). Next, the main data consists of 4 bytes for the least significant byte of the MAC address, a1 for the second byte of the MAC address, 4 bytes for a2, 4 bytes for a2, 4 bytes for a3, 4 bytes for a4, and The upper byte a5 is composed of 4 bytes each, and this main data is repeated a predetermined m times (for example, 8 times). Lastly, the postfix data is 4-byte data in which all the numbers are FFh, and is constituted by continuing predetermined p times (for example, 3 times).

図16を用いて説明した休眠解除データ列が、ネットワークカード39−2またはネットワークカード39−3を有するパーソナルコンピュータ11において、4レーンで受信された場合の受信データ列について、図17乃至図19を用いて説明する。   FIG. 17 to FIG. 19 show the received data string when the sleep release data string described with reference to FIG. 16 is received in four lanes in the personal computer 11 having the network card 39-2 or the network card 39-3. It explains using.

図17に示されるように、レーン0乃至レーン3では、先頭n回のFFh、m回のMACアドレス、p回のFFhという並びの、それぞれ同一のデータ列が受信される。図16を用いて説明した固定データとしての休眠解除データ列は、任意の部分に挿入されるが、図18に示されるように、休眠解除データ列の先頭がレーン0以外のレーンから受信された場合であっても、各レーンにおいては同一のレーン休眠解除データ列が受信される。以下の説明においては、1レーンにおいてそれぞれ受信される、図19に示されるデータ列をレーン休眠解除データ列と称するものとする。   As shown in FIG. 17, in Lane 0 to Lane 3, the same data string in the order of the first n FFhs, m MAC addresses, and p FFhs is received. The sleep release data string as fixed data described with reference to FIG. 16 is inserted in an arbitrary part, but as shown in FIG. 18, the head of the sleep release data string is received from a lane other than lane 0. Even in this case, the same lane dormancy release data string is received in each lane. In the following description, the data sequence shown in FIG. 19 that is received in each lane is referred to as a lane sleep release data sequence.

図20を参照して、4レーンにおける場合の休眠解除データ列の検出について説明する。図20は、休眠解除データ列検出部72による4レーンでの休眠解除データ列の検出機能を実現するための機能構成例を示す図である。休眠解除データ列検出部72は、同一構成のレーン検出回路91−1乃至91―4を用いて休眠解除データ列を検出する。   With reference to FIG. 20, a description will be given of detection of a dormancy release data string in the case of four lanes. FIG. 20 is a diagram illustrating a functional configuration example for realizing the function of detecting the sleep release data string in 4 lanes by the sleep release data string detection unit 72. The sleep release data string detection unit 72 detects the sleep release data string using the lane detection circuits 91-1 to 91-4 having the same configuration.

レーン検出回路91−1乃至91―4は、それぞれ受信されたデータ列を保持可能な、少なくともレーン休眠解除データ列よりもデータ要領の大きなバッファを有するとともに、受信されるべきレーン休眠解除データ列(図19)を固定のデータテーブルとして保持している。レーン検出回路91−1乃至91―4は、バッファに保持されている受信データ列と、データテーブルとして保持されているレーン休眠解除データ列とを比較することでレーン毎の休眠解除データ列の検出を行い、それぞれの結果を、論理和回路92に供給する(レーン検出回路91−1乃至91―4において休眠解除データ列が検出された場合、1が論理和回路92に供給される)。そして、それぞれのレーンにおける検出結果が論理和回路92により合成(論理和が出力)されることで休眠解除データ列が検出される。具体的には、レーン検出回路91−1乃至91―4は、各レーンのバッファと固定のデータテーブルであるレーン休眠解除データ列を比較して一致した場合、検出フラグをセットし、全レーンにおいて検出フラグがセットされていた場合、論理和回路92の出力は1となるので、休眠解除データ列が検出される。   Each of the lane detection circuits 91-1 to 91-4 includes a buffer having a data amount larger than at least the lane dormancy release data string, which can hold the received data string, and the lane dormancy release data string to be received ( FIG. 19) is held as a fixed data table. The lane detection circuits 91-1 to 91-4 detect the sleep release data string for each lane by comparing the received data string held in the buffer with the lane sleep release data string held as the data table. Each result is supplied to the logical sum circuit 92 (when the sleep detection data string is detected in the lane detection circuits 91-1 to 91-4, 1 is supplied to the logical sum circuit 92). Then, the detection result in each lane is synthesized (logical sum is output) by the logical sum circuit 92, so that the sleep canceling data string is detected. Specifically, the lane detection circuits 91-1 to 91-4 compare the buffers of each lane with the lane dormancy release data string that is a fixed data table, and set a detection flag when all match, When the detection flag is set, the output of the OR circuit 92 is 1, so that the sleep cancel data string is detected.

図21に、8レーン時の休眠解除データ列を示す。図21においても、データを示す枠(箱)は、それぞれ1バイトを示す。休眠解除データ列は、n´個の前置データと、m´個の主データと、p´個の後置データとで構成される。まず、前置データは、すべての数がFFhである8バイトのデータであり、所定のn´回(例えば、4回)繰り返される。つぎに、主データは、MACアドレスの最下位バイトであるa0が8バイト、MACアドレスの第2バイト目に当たるa1が8バイト、a2が8バイト、a3が8バイト、a4が8バイト、そして最上位バイトであるa5が8バイトずつ続いて構成され、この主データが、所定のm´回(例えば、8回)繰り返される。そして、最後に、後置データは、すべての数がFFhである8バイトのデータであり、所定のp´回(例えば、3回)続いて構成される。   FIG. 21 shows a dormancy release data string for 8 lanes. Also in FIG. 21, a frame (box) indicating data indicates 1 byte. The sleep release data string is composed of n ′ prefix data, m ′ main data, and p ′ suffix data. First, the prefix data is 8-byte data in which all the numbers are FFh, and is repeated a predetermined n ′ times (for example, 4 times). Next, the main data consists of 8 bytes for the lowest byte of the MAC address, a1 for the second byte of the MAC address, 8 bytes for a2, 8 bytes for a2, 8 bytes for a3, 8 bytes for a4, The upper byte a5 is composed of 8 bytes each, and this main data is repeated a predetermined m ′ times (for example, 8 times). Finally, the postfix data is 8-byte data in which all the numbers are FFh, and is configured to continue for a predetermined p 'times (for example, 3 times).

図21を用いて説明した8レーンにおける場合の休眠解除データ列が、ネットワークカード39−2またはネットワークカード39−3を有するパーソナルコンピュータ11において、8レーンで受信された場合の受信データ列について、図22を用いて説明する。   FIG. 21 is a diagram illustrating a received data string when the dormancy release data string in the case of 8 lanes described with reference to FIG. 21 is received in 8 lanes in the personal computer 11 having the network card 39-2 or the network card 39-3. 22 will be described.

図22に示されるように、レーン0乃至レーン7では、先頭n´回のFFh、m´回のMACアドレス、p´回のFFhという並びの、それぞれ同一のデータ列が受信される。図21を用いて説明した固定データも、任意の部分に挿入されるが、図18を用いて説明した場合と同様に、休眠解除データ列の先頭がレーン0以外のレーンから受信された場合であっても、各レーンにおいては同一のレーン休眠解除データ列が受信される。   As shown in FIG. 22, in Lane 0 to Lane 7, the same data string in the order of first n ′ FFh, m ′ MAC address, and p ′ FFh is received. The fixed data described with reference to FIG. 21 is also inserted into an arbitrary part. However, as in the case described with reference to FIG. 18, when the head of the dormancy release data string is received from a lane other than lane 0. Even in this case, the same lane dormancy release data string is received in each lane.

図23を参照して、8レーンにおける場合の休眠解除データ列の検出について説明する。図23は、休眠解除データ列検出部72による8レーンでの休眠解除データ列の検出機能を実現するための機能構成例を示す図である。休眠解除データ列検出部72は、同一構成のレーン検出回路91−1乃至91−8を用いて各レーンのバッファと固定のデータテーブルであるレーン休眠解除データ列を比較することでレーン毎の休眠解除データ列の検出を行い、それぞれの結果を、論理和回路101により合成することで休眠解除データ列を検出する。   With reference to FIG. 23, a description will be given of detection of a dormancy release data string in the case of 8 lanes. FIG. 23 is a diagram illustrating an example of a functional configuration for realizing a sleep cancellation data string detection function in 8 lanes by the sleep cancellation data string detection unit 72. The dormancy release data string detection unit 72 uses the lane detection circuits 91-1 to 91-8 having the same configuration to compare the buffer of each lane with the lane dormancy release data string that is a fixed data table, thereby making the dormancy for each lane. The release data string is detected, and each result is synthesized by the OR circuit 101 to detect the sleep release data string.

なお、これ以降、特に、レーン検出回路91−1乃至91−4、または、レーン検出回路91−1乃至91−8をここに区別する必要のない場合、単に、レーン検出回路91と称するものとする。   Hereinafter, in particular, when it is not necessary to distinguish the lane detection circuits 91-1 to 91-4 or the lane detection circuits 91-1 to 91-8, they are simply referred to as the lane detection circuit 91. To do.

ところで、上述した休眠解除データ列においては、4レーンにおける場合と8レーンにおける場合のいずれの場合においても、その前置データおよび後置データのデータ長はレーン数の整数倍のバイト長でよく、またそのデータの内容もあらかじめ決められた任意のデータでよい。また、主データの作成に関しても、まず、元となるデータはあらかじめ決められた任意の固定データでよく、また各バイトを連続させる数はレーン数の整数倍のバイト長でよい。また、前置データ、主データ、後置データの繰り返しは誤検出を防ぐものであり、それぞれの繰り返し回数は誤検出を招かないような十分な長さで、パケット長の規定に従う長さであればよい。   By the way, in the dormancy cancellation data string described above, the data length of the front data and the rear data may be a byte length that is an integral multiple of the number of lanes in both cases of 4 lanes and 8 lanes. The content of the data may be any predetermined data. Regarding the creation of the main data, first, the original data may be arbitrary fixed data determined in advance, and the number of consecutive bytes may be a byte length that is an integral multiple of the number of lanes. In addition, repetition of the prefix data, main data, and postfix data is to prevent false detection, and the number of repetitions of each is sufficiently long so as not to cause false detection and should be in accordance with the packet length regulations. That's fine.

したがって、以上では、実施の例として、4レーンおよび8レーンの2例の休眠解除データ列を述べたが、8レーンの休眠解除データ列を4レーンの休眠解除データ列に使用するようにしてもよいことはいうまでもない。この場合、図24に示されるように、それぞれのレーンで受信される休眠解除データ列は、上述した4レーンのレーン休眠解除データ列のそれぞれのバイトを2倍したものとなり、レーン0乃至レーン3では、先頭n回のデータ列α(FFh×2)、m回のデータ列β(MACアドレスのそれぞれのバイト×2)、p回のデータ列γ(FFh×2)という並びの、それぞれ同一のデータ列が受信される。   Therefore, in the above, as an example, two examples of the sleep release data string of 4 lanes and 8 lanes have been described. However, the sleep release data string of 8 lanes may be used as the sleep release data string of 4 lanes. Needless to say, it is good. In this case, as shown in FIG. 24, the dormancy release data sequence received in each lane is obtained by doubling each byte of the above-described 4-lane lane dormancy release data sequence. The first n data strings α (FFh × 2), m data strings β (each MAC address byte × 2), and p data strings γ (FFh × 2) are the same. A data string is received.

次に、図25のフローチャートを参照して、図14のステップS14において実行された、休眠解除データ列照合処理について説明する。   Next, with reference to the flowchart of FIG. 25, the sleep canceling data string collation process executed in step S14 of FIG. 14 will be described.

ステップS41において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3の休眠解除データ列検出部72は、供給される受信データにおいて、MACフレームのスタートコードを検出したか否かを判断する。ステップS41において、MACフレームのスタートコードを検出していないと判断された場合、MACフレームのスタートコードを検出したと判断されるまで、ステップS41の処理が繰り返される。   In step S41, the network card 39-2 of the personal computer 11-1 or the dormancy release data string detection unit 72 of the network card 39-3 detects whether or not a start code of the MAC frame has been detected in the supplied reception data. to decide. If it is determined in step S41 that the start code of the MAC frame has not been detected, the process of step S41 is repeated until it is determined that the start code of the MAC frame has been detected.

ステップS41において、MACフレームのスタートコードを検出したと判断された場合、ステップS42において、図25を用いて後述するレーン検出処理が実行される。   If it is determined in step S41 that the start code of the MAC frame has been detected, a lane detection process to be described later with reference to FIG. 25 is executed in step S42.

ステップS43において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3の休眠解除データ列検出部72は、全レーンで、検出フラグがセットされたか否かを判断する。すなわち、休眠解除データ列検出部72は、図21のレーン検出回路91−1乃至91−4の全てで、または、図23のレーン検出回路91−1乃至91−8の全てで、それぞれ、図19に示されるレーン休眠解除データ列が検出されたか否かを判断する。   In step S43, the network card 39-2 of the personal computer 11-1 or the sleep release data string detection unit 72 of the network card 39-3 determines whether or not the detection flag is set in all lanes. That is, the dormancy cancellation data string detection unit 72 is illustrated in all of the lane detection circuits 91-1 to 91-4 in FIG. 21 or in all of the lane detection circuits 91-1 to 91-8 in FIG. It is determined whether or not the lane dormancy cancellation data string shown in 19 is detected.

ステップS43において、全レーンで、検出フラグがセットされたと判断された場合、ステップS43において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3の休眠解除データ列検出部72は、休眠解除データ列が検出されたことをPS Manager71に通知して、処理が終了される。   If it is determined in step S43 that the detection flag has been set for all lanes, in step S43, the network card 39-2 of the personal computer 11-1 or the sleep release data string detection unit 72 of the network card 39-3 The PS Manager 71 is notified that the dormancy release data string has been detected, and the process is terminated.

上述したように、PS Manager71は、CPU31に、休眠解除データ列を検出したことを通知する。CPU11は、パーソナルコンピュータ11の状態を、スリープモードから通常の状態に遷移させる。そして、PS Manager71は、休眠解除データ列検出部72の処理を終了させて、送受信データがXGMII62とPCIe61とで授受されるように制御する(図14のステップS16乃至ステップS18の処理が実行される)。   As described above, the PS Manager 71 notifies the CPU 31 that the sleep release data string has been detected. The CPU 11 changes the state of the personal computer 11 from the sleep mode to the normal state. Then, the PS Manager 71 terminates the process of the dormancy release data string detection unit 72 and controls the transmission / reception data to be exchanged between the XGMII 62 and the PCIe 61 (the processes of steps S16 to S18 in FIG. 14 are executed). ).

ステップS43において、全レーンで、検出フラグがセットされていないと判断された場合、ステップS43において、パーソナルコンピュータ11−1のネットワークカード39−2またはネットワークカード39−3の休眠解除データ列検出部72は、休眠解除データ列が検出されていないことをPS Manager71に通知して処理が終了される。   If it is determined in step S43 that the detection flag has not been set in all lanes, the sleep release data string detection unit 72 of the network card 39-2 of the personal computer 11-1 or the network card 39-3 is determined in step S43. Notifies the PS Manager 71 that the sleep release data string has not been detected, and the process is terminated.

上述したように、PS Manager71は、(図14において、ステップS15からステップS12に処理が進み)ひき続き、PHY63により受信された受信データ列を、XGMII62を介して、休眠解除データ列検出部72に供給させて、休眠解除データ列の検出を行わせ、処理が終了される。   As described above, the PS Manager 71 continues (the process proceeds from step S15 to step S12 in FIG. 14), and the received data string received by the PHY 63 is sent to the dormancy cancellation data string detection unit 72 via the XGMII 62. Then, the dormancy canceling data string is detected, and the process is terminated.

次に、図26のフローチャートを参照して、図25のステップS42において実行された、レーン検出処理について説明する。   Next, the lane detection process executed in step S42 of FIG. 25 will be described with reference to the flowchart of FIG.

ステップS61において、休眠解除データ列検出部72は、図21のレーン検出回路91−1乃至91−4の全てにおいて、または、図23のレーン検出回路91−1乃至91−8の全てにおいて、検出フラグをクリアする。   In step S61, the dormancy cancellation data string detection unit 72 detects in all of the lane detection circuits 91-1 to 91-4 in FIG. 21 or in all of the lane detection circuits 91-1 to 91-8 in FIG. Clear the flag.

ステップS62において、休眠解除データ列検出部72のレーン検出回路91のそれぞれは、データ列の供給を受ける。   In step S62, each of the lane detection circuits 91 of the dormancy release data string detection unit 72 is supplied with the data string.

ステップS63において、休眠解除データ列検出部72のレーン検出回路91のそれぞれは、受信データ列を保持するバッファと固定のデータテーブルに保持されているレーン休眠解除データ列を比較することにより、受信したデータ列は、レーン休眠解除データ列であるか否かを判断する。   In step S63, each of the lane detection circuits 91 of the dormancy cancellation data string detection unit 72 receives the data by comparing the buffer holding the reception data string with the lane dormancy cancellation data string held in the fixed data table. It is determined whether or not the data string is a lane sleep release data string.

ステップS63において、受信したデータ列は、レーン休眠解除データ列であると判断した休眠解除データ列検出部72のレーン検出回路91は、ステップS64において、検出フラグをセットし、処理は、図25のステップS42に戻り、ステップS43に進む。   In step S63, the lane detection circuit 91 of the dormancy cancellation data string detection unit 72 that has determined that the received data string is a lane dormancy cancellation data string sets a detection flag in step S64. It returns to step S42 and progresses to step S43.

ステップS63において、受信したデータ列は、レーン休眠解除データ列ではないと判断した休眠解除データ列検出部72のレーン検出回路91は、ステップS65において、MACフレームのエンドコードが検出されたか否かを判断する。   In step S63, the lane detection circuit 91 of the dormancy cancellation data string detection unit 72, which has determined that the received data string is not the lane dormancy cancellation data string, determines whether or not the end code of the MAC frame has been detected in step S65. to decide.

ステップS65において、MACフレームのエンドコードが検出されていないと判断された場合、処理は、ステップS62に戻り、それ以降の処理が繰り返される。ステップS65において、MACフレームのエンドコードが検出されたと判断された場合、処理は、図25のステップS42に戻り、ステップS43に進む。   If it is determined in step S65 that the end code of the MAC frame has not been detected, the process returns to step S62, and the subsequent processes are repeated. If it is determined in step S65 that the end code of the MAC frame has been detected, the process returns to step S42 in FIG. 25 and proceeds to step S43.

すなわち、休眠解除データ列検出部72は、MACフレームのEnd Codeを検出した場合、それぞれのレーン検出回路91の検出フラグを参照して、全レーンで検出フラグがセットされたか否かを判断(図25のステップS43の処理)する。   That is, when detecting the end code of the MAC frame, the dormancy cancellation data string detection unit 72 refers to the detection flag of each lane detection circuit 91 and determines whether or not the detection flag is set in all lanes (see FIG. 25 step S43).

このような処理により、レーン休眠解除データ列の照合がレーンごとに行われて、全レーンで、レーン休眠解除データ列が検出された場合、休眠解除データ列が検出されたと判断される。   By such processing, the lane dormancy release data string is collated for each lane, and if the lane dormancy release data string is detected in all lanes, it is determined that the dormancy release data string has been detected.

ここでは、実施例として、XGMIIに準拠した10Gbit Ethernet(登録商標)カードであるネットワークカード39の処理について説明したが、ネットワークが、10Gbit Ethernet(登録商標)でない場合においても、本発明は適用可能であり、また、XGMII以外であっても、一般的に物理層とデータリンク層とのインターフェースにパラレル転送が使われ、複数バイトの送信を行うようになされている場合、本発明は適用可能である。   Here, as an embodiment, the processing of the network card 39, which is a 10 Gbit Ethernet (registered trademark) card compliant with XGMII, has been described, but the present invention is applicable even when the network is not 10 Gbit Ethernet (registered trademark). In addition, even in cases other than XGMII, the present invention is applicable when parallel transfer is generally used for the interface between the physical layer and the data link layer to transmit a plurality of bytes. .

また、送受信データのレーン数が、例えば、16レーンなど、4レーンや8レーン以外のものであっても、上述した場合と同様にして、最適な休眠解除データ列を決定することができる。例えば、x(xは2以上の正の整数)レーンが用いられた場合、休眠解除データ列を生成するネットワークカード39は、前置データ、主データ、および、後置データのそれぞれを構成するデータとして、同一バイトのデータをx回繰り返したものとした休眠解除データ列を生成するようにすればよく、また、休眠解除データ列を受信するネットワークカード39においても、レーン休眠解除データ列を検出するレーン検出回路91をx個備えるようにすればよい。   Further, even when the number of lanes of transmission / reception data is other than 4 lanes or 8 lanes, for example, 16 lanes, the optimum sleep release data string can be determined in the same manner as described above. For example, when x (x is a positive integer greater than or equal to 2) lane is used, the network card 39 that generates the dormancy release data string is data constituting each of the front data, main data, and rear data. As described above, it is sufficient to generate a dormancy release data sequence in which data of the same byte is repeated x times, and the network card 39 that receives the dormancy release data sequence also detects the lane dormancy release data sequence. X lane detection circuits 91 may be provided.

また、本実施形態における例では、1レーンを1バイトとしたが、1レーンを例えば2バイト、または3バイトなど、処理能力などに合わせて、複数バイトにしてもよいことは言うまでもない。この場合、本実施例で示したバイト列を複数バイト列と(例えば2バイト列などと)することにより上述した場合と同様の処理を行うことが可能である。   In the example of this embodiment, one lane is set to 1 byte, but it is needless to say that one lane may be set to a plurality of bytes according to the processing capability such as 2 bytes or 3 bytes. In this case, the same processing as described above can be performed by converting the byte sequence shown in the present embodiment into a plurality of byte sequences (for example, a 2-byte sequence).

また、本実施形態における例では、休眠解除データ列はMACフレーム上にあるデータとしたが、パケット単位の転送が可能でパケットフレームの先頭と最終がわかるプロトコルであれば、本発明を適用可能であることはいうまでもない。   In the example of the present embodiment, the dormancy release data string is data on the MAC frame. However, the present invention can be applied to any protocol that can transfer in units of packets and can identify the beginning and end of the packet frame. Needless to say.

このように、本発明によれば、通信のデータリンク層と物理層とのインターフェースがパラレル転送であるネットワークノードに対して、比較的規模が小さな、単純な回路構成により、遠隔地からの休眠解除(リモートウェイクアップ)の機能を提供することが可能となる。   As described above, according to the present invention, a dormancy release from a remote place is achieved by a relatively small and simple circuit configuration for a network node whose communication data link layer and physical layer interface is parallel transfer. (Remote wakeup) function can be provided.

これにより、10Gbit Ethernet(登録商標)などの高速通信に対応するためにパラレル通信を行うようになされているXGMII対応のLANコントローラにおいて、受信パケットのペイロード内の任意の位置に挿入されているMagic Packetを認識しようとして、各レーンのデータを組み合わせてパターンを認識するといった複雑なロジックを用いた場合と比較して、回路構成が単純化し、規模が小さくなることから、休眠解除データ列の検出回路の価格および消費電力のコストを低減することができる。さらに、単純なデータ列の比較によって、休眠解除データ列を検出することができるようにしたので、10Gbit Ethernet(登録商標)などの高速通信における休眠解除データ列の検出処理が高速化され、更に、本発明を用いたシステムの検証時の検証項目が低減し、発生するバグも低減することが期待される。   As a result, in a XGMII-compatible LAN controller that performs parallel communication to support high-speed communication such as 10Gbit Ethernet (registered trademark), the Magic Packet inserted at an arbitrary position in the payload of the received packet Compared to the case of using complicated logic such as recognizing patterns by combining data of each lane, the circuit configuration is simplified and the scale is reduced. Price and power consumption can be reduced. Furthermore, since it has become possible to detect a dormancy release data string by a simple comparison of data strings, the detection process of the dormancy release data string in high-speed communication such as 10Gbit Ethernet (registered trademark) has been speeded up. It is expected that the verification items at the time of verification of the system using the present invention are reduced, and bugs that are generated are also reduced.

上述した一連の処理は、ソフトウェアにより実行することもできる。そのソフトウェアは、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。   The series of processes described above can also be executed by software. The software is a computer in which a program constituting the software is incorporated in dedicated hardware, or a various personal computer capable of executing various functions by installing various programs. For example, it is installed from a recording medium.

この記録媒体は、図7に示すように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク(MD(Mini-Disk)(商標)を含む)、もしくは半導体メモリなどよりなるリムーバブルメディア41などにより構成される。   As shown in FIG. 7, the recording medium is distributed to provide a program to the user separately from the computer, and includes a magnetic disk (including a flexible disk) on which the program is recorded, an optical disk (CD-ROM ( Removable media 41 including a compact disk-read only memory (DVD) (including a digital versatile disk (DVD)), a magneto-optical disk (including an MD (mini-disk) (trademark)), or a semiconductor memory.

また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。   Further, in the present specification, the step of describing the program recorded on the recording medium is not limited to the processing performed in chronological order according to the described order, but may be performed in parallel or It also includes processes that are executed individually.

なお、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。   In the present specification, the term “system” represents the entire apparatus constituted by a plurality of apparatuses.

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiment of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

IEEE802.3規格のMACフレームについて説明するための図である。It is a figure for demonstrating the MAC frame of IEEE802.3 standard. XGMIIの受信処理について説明するための図である。It is a figure for demonstrating the reception process of XGMII. Magic PacketをXGMII対応のLANコントローラで受信した場合の不具合について説明するための図である。It is a figure for demonstrating the malfunction at the time of receiving Magic Packet with the LAN controller corresponding to XGMII. Magic PacketをXGMII対応のLANコントローラで受信した場合の不具合について説明するための図である。It is a figure for demonstrating the malfunction at the time of receiving Magic Packet with the LAN controller corresponding to XGMII. Magic PacketをXGMII対応のLANコントローラで受信した場合の不具合について説明するための図である。It is a figure for demonstrating the malfunction at the time of receiving Magic Packet with the LAN controller corresponding to XGMII. 本発明を適用したネットワークシステムについて説明するための図である。It is a figure for demonstrating the network system to which this invention is applied. 図6のパーソナルコンピュータの構成を示すブロック図である。It is a block diagram which shows the structure of the personal computer of FIG. 図7のネットワークカードの第1の構成例を示すブロック図である。It is a block diagram which shows the 1st structural example of the network card of FIG. 図8のXGMIのデータ送受信処理について説明するための図である。FIG. 9 is a diagram for explaining XGMI data transmission / reception processing of FIG. 8; 4レーン方式について説明するための図である。It is a figure for demonstrating a 4 lane system. 8レーン方式について説明するための図である。It is a figure for demonstrating an 8 lane system. 図7のネットワークカードの第2の構成例を示すブロック図である。It is a block diagram which shows the 2nd structural example of the network card of FIG. 図7のネットワークカードの第3の構成例を示すブロック図である。It is a block diagram which shows the 3rd structural example of the network card of FIG. リモートウェイクアップ処理について説明するためのフローチャートである。It is a flowchart for demonstrating a remote wakeup process. MACアドレスについて説明するための図である。It is a figure for demonstrating a MAC address. 4レーン方式における休眠解除データ列について説明するための図である。It is a figure for demonstrating the dormancy cancellation | release data sequence in a 4 lane system. 図16の休眠解除データ列が受信された場合の受信データ列について説明するための図である。It is a figure for demonstrating the received data sequence when the dormancy cancellation | release data sequence of FIG. 16 is received. 図16の休眠解除データ列が受信された場合の受信データ列について説明するための図である。It is a figure for demonstrating the received data sequence when the dormancy cancellation | release data sequence of FIG. 16 is received. レーン休眠解除データ列について説明するための図である。It is a figure for demonstrating a lane dormancy cancellation | release data string. 4レーンにおける場合の休眠解除データ列の検出について説明するための図である。It is a figure for demonstrating the detection of the dormancy cancellation | release data sequence in the case of 4 lanes. 8レーン方式における休眠解除データ列について説明するための図である。It is a figure for demonstrating the dormancy cancellation | release data sequence in an 8-lane system. 図21の休眠解除データ列が受信された場合の受信データ列について説明するための図である。It is a figure for demonstrating the received data sequence when the dormancy cancellation | release data sequence of FIG. 21 is received. 8レーンにおける場合の休眠解除データ列の検出について説明するための図である。It is a figure for demonstrating the detection of the dormancy cancellation | release data sequence in the case of 8 lanes. 8レーンの休眠解除データ列を4レーンの休眠解除データ列に使用する場合について説明するための図である。It is a figure for demonstrating the case where the sleep release data sequence of 8 lanes is used for the sleep release data sequence of 4 lanes. 休眠解除データ列照合処理について説明するためのフローチャートである。It is a flowchart for demonstrating a dormancy cancellation | release data string collation process. レーン検出処理について説明するためのフローチャートである。It is a flowchart for demonstrating a lane detection process.

符号の説明Explanation of symbols

11 パーソナルコンピュータ, 12 ネットワーク, 39 ネットワークカード, 61 PCIe, 62 XGMII, 63 PHY, 64 休眠解除データ列生成部, 71 PS Manager, 72 休眠解除データ列検出部, 91 レーン検出回路, 92,101 論理和回路   11 Personal Computer, 12 Network, 39 Network Card, 61 PCIe, 62 XGMII, 63 PHY, 64 Dormant Release Data Sequence Generation Unit, 71 PS Manager, 72 Dormant Release Data Sequence Detection Unit, 91 Lane Detection Circuit, 92, 101 OR circuit

Claims (22)

休眠解除データ列を送信する第1の情報処理装置と、
休眠状態において前記休眠解除データ列を受信した場合、前記休眠状態を解除する第2の情報処理装置と
で構成される情報処理システムにおいて、
前記第1の情報処理装置は、
前記休眠解除データ列を生成する休眠解除データ列生成手段と、
前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、前記第2の情報処理装置に送信する送信手段と
を備え、
前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、
前記第2の情報処理装置は、
前記所定のネットワークを介して、前記第1の情報処理装置から送信された前記休眠解除データ列を受信する受信手段と、
プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受する第1のインターフェース手段と、
前記受信手段により受信され、前記第1のインターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段と
を備え、
前記第1のインターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、
前記検出手段は、nレーン分のレーン検出手段を備え、
前記レーン検出手段は、前記第1のインターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する
情報処理システム。
A first information processing device that transmits a dormancy release data sequence;
In the information processing system configured with the second information processing device that releases the sleep state when the sleep release data string is received in the sleep state,
The first information processing apparatus includes:
A sleep release data string generating means for generating the sleep release data string;
Transmitting means for transmitting the dormancy release data string generated by the dormancy release data string generation means to the second information processing apparatus via a predetermined network;
The dormancy release data sequence generated by the dormancy release data sequence generation unit includes a plurality of data configured by repeating predetermined byte data n times when n is a predetermined integer equal to or greater than 2. And
The second information processing apparatus
Receiving means for receiving the dormancy release data string transmitted from the first information processing apparatus via the predetermined network;
First interface means for exchanging data between the physical layer and the data link layer of the protocol stack by parallel communication;
Detecting means for detecting the dormancy release data string received by the receiving means and supplied via the first interface means, and
The first interface unit distributes a data string supplied from the data link layer to the physical layer to n lanes that are predetermined integers of 2 or more for each predetermined byte,
The detection means includes lane detection means for n lanes,
The lane detection unit receives supply of a data string of one lane among n lanes distributed by the first interface unit, and the supplied data string is composed of non-repeated data of the predetermined bytes. It is detected whether or not the data string has a data length of 1 / n of the dormancy release data string, and in the lane detection means for n lanes, the supplied data string is 1 / n of the dormancy release data string An information processing system that determines that the dormancy release data string has been detected when the data string matches the data length of the data length of.
前記第1の情報処理装置は、
プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受する第2のインターフェース手段を更に備え、
前記第2のインターフェース手段は、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換し、
前記送信手段は、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記第2の情報処理装置に送信する
請求項1に記載の情報処理システム。
The first information processing apparatus includes:
A second interface means for exchanging data between the physical layer of the protocol stack and the data link layer by parallel communication;
The second interface means converts an n-lane data string supplied from the data link layer to the physical layer into a data format suitable for the physical layer,
The transmission means receives the supply of the dormancy release data string generated by the dormancy release data string generation means via the interface means, and transmits the supply to the second information processing apparatus via a predetermined network. The information processing system according to claim 1.
前記第2の情報処理装置は、前記検出手段により前記休眠解除データ列が検出された場合、前記休眠状態を解除する休眠状態解除手段を更に備える
請求項1に記載の情報処理システム。
The information processing system according to claim 1, wherein the second information processing apparatus further includes a sleep state canceling unit that cancels the sleep state when the sleep canceling data string is detected by the detection unit.
前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成される
請求項1に記載の情報処理システム。
The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times The information processing system according to claim 1, comprising:
前記所定のネットワークは、10GbitのEthernet(登録商標)である
請求項1に記載の情報処理システム。
The information processing system according to claim 1, wherein the predetermined network is 10 Gbit Ethernet (registered trademark).
前記第1のインターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受する
請求項1に記載の情報処理システム。
The information processing system according to claim 1, wherein the first interface means exchanges data based on a standard of XGMII (10 Gigabit Media Independent Interface).
前記所定のネットワークを介して、他の情報処理装置から送信された休眠解除データ列を受信する受信手段と、
プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェース手段と、
前記受信手段により受信され、前記インターフェース手段を介して供給された前記休眠解除データ列を検出する検出手段と
を備え、
前記受信手段により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを含んで構成され、
前記インターフェース手段は、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、
前記検出手段は、nレーン分のレーン検出手段を備え、
前記レーン検出手段は、前記インターフェース手段により分配されたnレーンのうちの1レーンのデータ列の供給を受け、供給されたデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、nレーン分のレーン検出手段において、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する
情報処理装置。
Receiving means for receiving a dormancy release data string transmitted from another information processing apparatus via the predetermined network;
Interface means for transferring data between the physical layer and the data link layer of the protocol stack by parallel communication;
Detecting means for detecting the dormancy release data string received by the receiving means and supplied via the interface means, and
The dormancy release data sequence received by the receiving means is configured to include data configured by repeating data of a predetermined byte n times when n is a predetermined integer equal to or greater than 2.
The interface means distributes a data string supplied from the data link layer to the physical layer to n lanes that are predetermined integers of 2 or more for each predetermined byte,
The detection means includes lane detection means for n lanes,
The lane detection means receives supply of a data string of one lane among n lanes distributed by the interface means, and the supplied data string includes the non-repeated data of the predetermined bytes. In the lane detection means for n lanes, it is detected whether or not the supplied data string is 1 / n data length of the dormancy release data string. An information processing apparatus that determines that the dormancy release data string is detected when the data string matches the data string of
前記検出手段により前記休眠解除データ列が検出された場合、休眠状態を解除する休眠状態解除手段を更に備える
請求項7に記載の情報処理装置。
The information processing apparatus according to claim 7, further comprising a sleep state canceling unit that cancels a sleep state when the sleep canceling data string is detected by the detection unit.
前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成される
請求項7に記載の情報処理装置。
The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times The information processing apparatus according to claim 7, comprising:
前記所定のネットワークは、10GbitのEthernet(登録商標)である
請求項7に記載の情報処理装置。
The information processing apparatus according to claim 7, wherein the predetermined network is 10 Gbit Ethernet (registered trademark).
前記インターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受する
請求項7に記載の情報処理装置。
The information processing apparatus according to claim 7, wherein the interface unit transmits and receives data based on a standard of XGMII (10 Gigabit Media Independent Interface).
休眠状態において休眠解除データ列を受信した場合、休眠状態を解除する情報処理装置の情報処理方法において、
前記所定のネットワークを介して、他の情報処理装置から送信されたデータ列を受信する受信ステップと、
前記受信ステップの処理により受信された前記データ列を、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送する転送ステップと、
前記転送ステップの処理により転送された前記データ列が前記休眠解除データ列であるか否かを検出する検出ステップと、
前記検出ステップの処理により前記データ列が前記休眠解除データ列であることが検出された場合、休眠状態を解除する解除ステップと
を含み、
前記受信ステップの処理により受信される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、
前記転送ステップの処理では、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配し、
前記検出ステップの処理では、前記転送ステップの処理により分配されたnレーンのうちの1レーンのデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する
情報処理方法。
In the information processing method of the information processing apparatus for releasing the sleep state when the sleep release data string is received in the sleep state,
A receiving step of receiving a data string transmitted from another information processing apparatus via the predetermined network;
A transfer step of transferring the data string received by the processing of the reception step via an interface that exchanges data between a physical layer and a data link layer of a protocol stack by parallel communication;
A detection step of detecting whether or not the data sequence transferred by the processing of the transfer step is the dormancy release data sequence;
A release step for releasing the sleep state when the data sequence is detected to be the sleep release data sequence by the detection step;
The dormancy cancellation data sequence received by the processing of the reception step includes a plurality of data configured by repeating predetermined bytes of data n times when n is a predetermined integer equal to or greater than 2.
In the process of the transfer step, the data string supplied from the data link layer to the physical layer is distributed to n lanes that are predetermined integers of 2 or more for each predetermined byte.
In the process of the detection step, the data sequence of one lane among the n lanes distributed by the process of the transfer step is 1 / n of the dormancy release data sequence composed of non-repeated data of the predetermined bytes. It is detected whether or not the data string matches the data string of the data length, and when the supplied data string matches the data string having a data length of 1 / n of the dormancy cancellation data string, the dormancy cancellation data string is detected. Information processing method.
休眠状態において休眠解除データ列を受信した場合、休眠状態を解除する処理をコンピュータに実行させるためのプログラムであって、
前記所定のネットワークを介して、他の情報処理装置から送信されたデータ列の受信を制御する受信制御ステップと、
前記受信制御ステップの処理により受信が制御された前記データ列を、プロトコルスタックの物理層とデータリンク層の間のデータをパラレル通信で授受するインターフェースを介して転送する処理を制御する転送制御ステップと、
前記転送制御ステップの処理により転送が制御された前記データ列が前記休眠解除データ列であるか否かを検出する検出ステップと、
前記検出ステップの処理により前記データ列が前記休眠解除データ列であることが検出された場合、休眠状態を解除する解除ステップと
を含み、
前記受信制御ステップの処理により受信が制御される前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成され、
前記転送制御ステップの処理では、前記データリンク層から前記物理層に供給されるデータ列を、所定バイトごとに、2以上の所定の整数であるnレーンに分配するように転送を制御し、
前記検出ステップの処理では、前記転送制御ステップの処理により分配されたnレーンのうちの1レーンのデータ列が、前記所定バイトの繰り返されないデータにより構成される前記休眠解除データ列の1/nのデータ長のデータ列と合致するか否かを検出し、供給されたデータ列が、前記休眠解除データ列の1/nのデータ長のデータ列と合致した場合、前記休眠解除データ列が検出されたと判断する
処理をコンピュータに実行させるプログラム。
A program for causing a computer to execute a process of releasing a sleep state when a sleep release data string is received in a sleep state,
A reception control step for controlling reception of a data string transmitted from another information processing apparatus via the predetermined network;
A transfer control step for controlling a process of transferring the data string, the reception of which is controlled by the process of the reception control step, via an interface that exchanges data between a physical layer and a data link layer of the protocol stack by parallel communication; ,
A detection step of detecting whether or not the data string whose transfer is controlled by the process of the transfer control step is the dormancy release data string;
A release step for releasing the sleep state when the data sequence is detected to be the sleep release data sequence by the detection step;
The dormancy cancellation data string whose reception is controlled by the process of the reception control step includes a plurality of data configured by repeating data of a predetermined byte n times when n is a predetermined integer of 2 or more. Configured,
In the process of the transfer control step, the transfer is controlled so that the data string supplied from the data link layer to the physical layer is distributed to n lanes that are two or more predetermined integers for each predetermined byte.
In the process of the detection step, 1 / n of the dormancy release data string in which the data string of one lane among the n lanes distributed by the process of the transfer control step is composed of non-repeated data of the predetermined bytes. If the supplied data string matches a data string with a data length of 1 / n of the dormancy release data string, the dormancy release data string is detected. A program that causes a computer to execute a process that determines that an error has occurred.
請求項13に記載のプログラムが記録されている記録媒体。   A recording medium on which the program according to claim 13 is recorded. 休眠解除データ列を生成する休眠解除データ列生成手段と、
前記休眠解除データ列生成手段により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する送信手段と
を備え、
前記休眠解除データ列生成手段により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される
情報処理装置。
A dormancy release data string generating means for generating a dormancy release data string;
Transmission means for transmitting the sleep release data string generated by the sleep release data string generation means to another information processing apparatus via a predetermined network;
The dormancy release data sequence generated by the dormancy release data sequence generation unit includes a plurality of data configured by repeating predetermined byte data n times when n is a predetermined integer equal to or greater than 2. Information processing device.
プロトコルスタックの前記物理層と前記データリンク層の間のデータをパラレル通信で授受するインターフェース手段を更に備え、
前記インターフェース手段は、前記データリンク層から前記物理層に供給されるnレーンのデータ列を前記物理層に適合するデータ形式に変換し、
前記送信手段は、前記インターフェース手段を介して、前記休眠解除データ列生成手段により生成された前記休眠解除データ列の供給を受け、所定のネットワークを介して、前記休眠解除データ列を前記他の情報処理装置に送信する
請求項15記載の情報処理装置。
Interface means for exchanging data between the physical layer of the protocol stack and the data link layer by parallel communication;
The interface means converts an n-lane data string supplied from the data link layer to the physical layer into a data format compatible with the physical layer,
The transmission means receives the sleep release data string generated by the sleep release data string generation means via the interface means, and sends the sleep release data string to the other information via a predetermined network. The information processing apparatus according to claim 15, which is transmitted to the processing apparatus.
前記インターフェース手段は、XGMII(10 Gigabit Media Independent Interface)の規格に基づいて、データを授受する
請求項16に記載の情報処理装置。
The information processing apparatus according to claim 16, wherein the interface means transmits and receives data based on a standard of XGMII (10 Gigabit Media Independent Interface).
前記休眠解除データ列は、a,b,c、dのそれぞれが1以上の所定の整数である場合において、第1の所定バイトのデータがn×a回繰り返された前置データ、d種類の第2の所定バイトのデータがそれぞれn回繰り返されたものが、更に、b回繰り返されて構成される主データ、および、第3の所定バイトのデータがn×c回繰り返された後置データにより構成される
請求項15に記載の情報処理装置。
The dormancy release data sequence includes a prefix data obtained by repeating data of a first predetermined byte n × a times, and d types of data when a, b, c, and d are each a predetermined integer of 1 or more. The main data constituted by repeating the data of the second predetermined byte n times each further b times, and the postfix data in which the data of the third predetermined byte is repeated n × c times The information processing apparatus according to claim 15.
前記所定のネットワークは、10GbitのEthernet(登録商標)である
請求項15に記載の情報処理装置。
The information processing apparatus according to claim 15, wherein the predetermined network is 10 Gbit Ethernet (registered trademark).
休眠解除データ列を送信する情報処理装置の情報処理方法において、
前記休眠解除データ列を生成する休眠解除データ列生成ステップと、
前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する送信ステップと
を含み、
前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される
情報処理方法。
In the information processing method of the information processing apparatus for transmitting the dormancy release data string,
A sleep release data sequence generating step for generating the sleep release data sequence;
A transmission step of transmitting the sleep release data string generated by the process of the sleep release data string generation step to another information processing apparatus via a predetermined network;
The dormancy cancellation data sequence generated by the process of the dormancy cancellation data sequence generation step includes a plurality of data configured by repeating data of a predetermined byte n times when n is a predetermined integer equal to or greater than 2. An information processing method comprising:
休眠解除データ列を送信する処理をコンピュータに実行させるプログラムであって、
前記休眠解除データ列を生成する休眠解除データ列生成ステップと、
前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列を、所定のネットワークを介して、他の情報処理装置に送信する処理を制御する送信制御ステップと
を含み、
前記休眠解除データ列生成ステップの処理により生成された前記休眠解除データ列は、nが2以上の所定の整数である場合において、所定バイトのデータがn回繰り返されて構成されるデータを複数含んで構成される
処理をコンピュータに実行させるプログラム。
A program for causing a computer to execute a process of transmitting a dormancy release data string,
A sleep release data sequence generating step for generating the sleep release data sequence;
A transmission control step for controlling a process of transmitting the sleep release data string generated by the process of the sleep release data string generation step to another information processing apparatus via a predetermined network,
The dormancy cancellation data sequence generated by the process of the dormancy cancellation data sequence generation step includes a plurality of data configured by repeating data of a predetermined byte n times when n is a predetermined integer equal to or greater than 2. A program that causes a computer to execute a process consisting of
請求項21に記載のプログラムが記録されている記録媒体。   A recording medium on which the program according to claim 21 is recorded.
JP2006030484A 2006-02-08 2006-02-08 Information processing system, information processing apparatus, information processing method, program, and recording medium Expired - Fee Related JP4752527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030484A JP4752527B2 (en) 2006-02-08 2006-02-08 Information processing system, information processing apparatus, information processing method, program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030484A JP4752527B2 (en) 2006-02-08 2006-02-08 Information processing system, information processing apparatus, information processing method, program, and recording medium

Publications (3)

Publication Number Publication Date
JP2007214730A true JP2007214730A (en) 2007-08-23
JP2007214730A5 JP2007214730A5 (en) 2008-11-27
JP4752527B2 JP4752527B2 (en) 2011-08-17

Family

ID=38492803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030484A Expired - Fee Related JP4752527B2 (en) 2006-02-08 2006-02-08 Information processing system, information processing apparatus, information processing method, program, and recording medium

Country Status (1)

Country Link
JP (1) JP4752527B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645668B2 (en) 2007-01-11 2014-02-04 Sony Corporation Information processing apparatus, information processing method and computer program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154044A (en) * 1996-11-22 1998-06-09 Advantest Corp Transfer data compression and expansion system and transfer data compressing and expanding device
JP2003008733A (en) * 2001-06-26 2003-01-10 Hitachi Electronics Service Co Ltd Portable telephone
JP2003029954A (en) * 2001-07-16 2003-01-31 Seiko Instruments Inc Sleep mode canceling method for electronic equipment, computer and program
JP2005217850A (en) * 2004-01-30 2005-08-11 Fuji Xerox Co Ltd Data conversion apparatus and data conversion program
JP2005284373A (en) * 2004-03-26 2005-10-13 Canon Inc Information processing unit and driver installation control method in the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154044A (en) * 1996-11-22 1998-06-09 Advantest Corp Transfer data compression and expansion system and transfer data compressing and expanding device
JP2003008733A (en) * 2001-06-26 2003-01-10 Hitachi Electronics Service Co Ltd Portable telephone
JP2003029954A (en) * 2001-07-16 2003-01-31 Seiko Instruments Inc Sleep mode canceling method for electronic equipment, computer and program
JP2005217850A (en) * 2004-01-30 2005-08-11 Fuji Xerox Co Ltd Data conversion apparatus and data conversion program
JP2005284373A (en) * 2004-03-26 2005-10-13 Canon Inc Information processing unit and driver installation control method in the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645668B2 (en) 2007-01-11 2014-02-04 Sony Corporation Information processing apparatus, information processing method and computer program

Also Published As

Publication number Publication date
JP4752527B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
US20180060269A1 (en) Systems and techniques for remote bus enable
EP3055779B1 (en) Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus
US6556580B1 (en) Multi-function transmit packet buffer
CN100476779C (en) Bus conversion device, system and method
JP4186940B2 (en) Data transfer control device and electronic device
TWI417703B (en) Clock-synchronized method for universal serial bus (usb)
EP3465453B1 (en) Reduced pin count interface
JP2006195871A (en) Communication device, electronic equipment and image forming device
JP2012104105A (en) Recording apparatus and operation setting method
WO2000025215A1 (en) Data transfer controller and electronic device
JP2016194562A (en) Display driver, display device, and display device system
US6938040B2 (en) Pattern matching in communications network where first memory stores set of patterns, and second memory stores mask data identifying patterns in the first memory
JP2006270329A (en) Data transfer controller and electronic equipment
JP5151176B2 (en) Data communication apparatus, image processing system, and data communication method
JP4924560B2 (en) Data transfer control device and electronic device
US7007115B2 (en) Removing lane-to-lane skew
JP2007058787A (en) Bridge and error notification method thereof
JP2003069603A (en) Packet communication controller
JP4752527B2 (en) Information processing system, information processing apparatus, information processing method, program, and recording medium
JP2006344159A (en) Communication controller for common bus connecting device
JP2005323159A (en) Image system
US6978327B1 (en) Data transfer control device and electronic equipment for performing data
JP2005332316A (en) Data distribution device, data transfer device and image processing device
JP2006198794A (en) Power consumption control method of printer and printer
JP3871177B2 (en) Data communication apparatus and data communication method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees